【０００１】
【発明の属する技術分野】
本発明は、例えば携帯電話等の移動体通信機器や車載用機器、医療用機器等に用いられる弾性表面波素子及びその製造方法に関するものである。
【０００２】
【従来の技術】
弾性表面波共振器や弾性表面波フィルタ等の弾性表面波装置は、マイクロ波帯を利用する各種無線通信機器や車載用機器、医療用機器等に幅広く用いられている。
【０００３】
かかる従来の弾性表面波装置に用いられる弾性表面波素子としては、圧電性基板の一主面上に、櫛歯状電極を対向配置させてなるＩＤＴ（インタデジタル・トランスデューサ）電極やその両側に反射器電極等を被着・形成した構造のものが知られており、前記ＩＤＴ電極に所定の電力を印加し、圧電性基板の一主面上でＩＤＴ電極の電極指ピッチに対応した所定の弾性表面波を発生させることによって弾性表面波素子として機能するようになっている。
【０００４】
また、このような従来の弾性表面波素子は、以下のような“多数個どり”の手法にて製造するのが一般的であった。
【０００５】
まず、複数の区画を有する、圧電性を有する母基板（以下、圧電性母基板と称する）の一主面を複数の区画に区分するとともに、該各区画内に、少なくとも一つのＩＤＴ電極を含む電極パターンを形成し、次に、前記圧電性母基板を隣接する区画の境界に沿ってブレードでダイシングすることにより個々の圧電性基板毎に分割する。これにより、各区画と一対一に対応する複数個の弾性表面波素子が同時に得られる。
【０００６】
ところが、上述した従来の弾性表面波素子は、その製造工程において以下のような問題を有していた。
【０００７】
即ち、弾性表面波素子に用いられる圧電性母基板には、例えばタンタル酸リチウム単結晶、ニオブ酸リチウム単結晶、四ホウ酸リチウム単結晶、水晶等の圧電性の単結晶や、チタン酸鉛、ジルコン酸鉛等の圧電セラミクスが用いられる。しかし、いずれも延性が小さく、塑性変形を起こしにくい材料であるため、圧電性母基板をダイシングして各弾性表面波素子に分割する際に、切断部にチッピングが生じやすい。
【０００８】
よって、チッピングによる電極パターンの損傷を防ぐために、切断部と電極パターンとの間に大きなスペースが必要となり、弾性表面波素子が大型化するという問題があった。また、チッピングによって生じた大きな破片が飛散し、ＩＤＴ電極を損傷するという問題もあった。
【０００９】
故に、圧電性母基板をダイシングする際に発生するチッピングを抑制すべく、弾性表面波素子の構造及び製造工程において様々な試みがなされてきた。
【００１０】
例えば、圧電性母基板のダイシング位置にダイシングブレードより幅広の切断パターンを設け、切断パターンを介して圧電性母基板をダイシングするもの（例えば、特許文献１参照）や、圧電性母基板に、ダイシングされる領域を避けて吸音材を塗布するもの（例えば、特許文献２参照）や、圧電性母基板全体に感光性樹脂を塗布し、感光性樹脂膜を介して圧電性母基板をダイシングするもの（例えば、特許文献３参照）等が知られている。
【００１１】
【特許文献１】
特開平５−１５２８７９号公報 （図１）
【特許文献２】
特開平９−２７０６５４号公報 （図１）
【特許文献３】
特開平９−１９９９６６号公報 （図１）
【００１２】
【発明が解決しようとする課題】
しかしながら、上述したチッピングの抑制方法は、それぞれ問題を有していた。
【００１３】
即ち、特許文献１に記載の弾性表面波素子の製造方法においては、切断パターン上をダイシングすることにより、表面に導電性を有する切断パターンが付着した破片が飛散する。そのため、飛散した破片がＩＤＴ電極に接触すると、異なる電位の電極指同士が短絡することによりショート不良が発生する欠点を有していた。
【００１４】
また、特許文献２に記載の弾性表面波素子の製造方法は、ダンピング樹脂が必要なトランスバーサル型フィルタには適用可能であるが、それ以外の、ダンピング樹脂を必要としない弾性表面波装置には適用不可能であった。
【００１５】
更に、特許文献３に記載の弾性表面波素子の製造方法においては、感光性樹脂膜が弾性表面波を励振するＩＤＴ電極上にも形成される。それ故、チッピング抑制作用を向上させるために感光性樹脂膜の厚みを厚くすると、ＩＤＴ電極上で弾性表面波が減衰されて電気特性が悪化し、逆に、感光性樹脂膜の厚みを薄くすると、弾性表面波の減衰による電気特性の劣化は回避できるが、チッピングを抑制する効果が不十分になってしまい、チッピング抑制効果と電気特性とを両立させることが困難であった。
【００１６】
本発明は上述の課題に鑑みて案出されたものであり、その目的は、圧電性母基板をダイシングして個々の弾性表面波素子に分割する際に発生するチッピングを新たな問題を生じることなく有効に抑制し、小型で高性能かつ信頼性の高い弾性表面波素子及びその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明の弾性表面波素子は、圧電性基板の一主面に少なくとも一つのＩＤＴ電極を含む電極パターンを被着させてなる弾性表面波素子において、前記圧電性基板の一主面上で、前記電極パターンの形成領域よりも外側に、圧電性基板の外周縁より離間して配されるチッピング抑制パターンを該外周縁に沿って被着させたことを特徴とするものである。
【００１８】
また、本発明の弾性表面波素子は、前記チッピング抑制パターン材料の延性並びに靭性が前記圧電性基板材料の延性並びに靭性に比し大となしてあることを特徴とするものである。
【００１９】
更に、本発明の弾性表面波素子は、前記チッピング抑制パターンと、前記電極パターンの少なくとも一部とが、同質の導電材料により形成されていることを特徴とするものである。
【００２０】
また更に、本発明の弾性表面波素子は、前記圧電性基板の一主面に、前記電極パターン及び前記チッピング抑制パターンを被覆する保護膜が被着され、該保護膜が前記チッピング抑制パターンよりも外側の領域で前記圧電性基板の主面に対し被着されていることを特徴とするものである。
【００２１】
更にまた、本発明の弾性表面波素子は、前記チッピング抑制パターンが前記電極パターンを囲繞するように形成されていることを特徴とするものである。
【００２２】
また更に、本発明の弾性表面波素子は、前記チッピング抑制パターンが２重もしくは３重に形成されていることを特徴とするものである。
【００２３】
そして本発明の弾性表面波素子の製造方法において、複数の区画を有する圧電性母基板の一主面上で、各区画の内側に、少なくとも一つのＩＤＴ電極を含む電極パターンと、該電極パターンの形成領域の外側に、隣接する区画の境界より所定の距離だけ離間させて配したチッピング抑制パターンとを被着させる工程Ａと、前記圧電性母基板を隣接する区画の境界に沿ってブレードでダイシングすることにより区画毎に分割し、該区画と１対１に対応する複数個の弾性表面波素子を同時に得る工程Ｂと、を含むことを特徴とするものである。
【００２４】
また、本発明の弾性表面波素子の製造方法は、前記工程Ａにおいて、前記電極パターンと前記チッピング抑制パターンとが、同一の薄膜プロセスもしくは厚膜プロセスにて同時に形成されることを特徴とするものである。
【００２５】
【作用】
本発明によれば、圧電性基板の外周縁より離間してチッピング抑制パターンを形成するようにしたことから、ダイシング時に導電性パターンが付着した破片が飛散することは殆どなく、これによってＩＤＴ電極にショート不良が発生するのを有効に防止することができる。
【００２６】
また、本発明によれば、チッピング抑制パターン材料の延性並びに靭性を圧電性基板材料に比べて高く設定しておくことにより、ダイシング時に発生する亀裂の先端にて塑性変形を生じさせ、塑性領域でエネルギーを吸収することにより亀裂の進展を抑制することができ、これによってチッピングの発生を効果的に抑制することができる。
【００２７】
更に、本発明によれば、チッピング抑制パターンと、電極パターンの少なくとも一部とを同質の導電材料で形成することにより、電極パターンと同時にチッピング抑制パターンを形成することが可能となり、工数の増加を防止することができる。
【００２８】
また更に、本発明によれば、圧電性基板の一主面に設けられる電極パターン及びチッピング抑制パターンを保護膜で被覆するとともに、該保護膜を前記チッピング抑制パターンよりも外側の領域で前記圧電性基板の一主面に対し被着させている。この場合、保護膜と圧電性基板との密着強度は、保護膜とチッピング抑制パターンとの密着強度に比して大きいことから、保護膜の剥離が発生しやすい弾性表面波素子の外周縁部において保護膜の剥離が有効に防止されるようになり、保護膜を長期にわたって下地に対し良好に被着させておくことができる。
【００２９】
更にまた、本発明によれば、チッピング抑制パターンで電極パターンを囲繞するように配置させておくことにより、弾性表面波素子の全外周縁においてチッピングの発生を確実に抑制することができる。
【００３０】
また更に、本発明によれば、チッピング抑制パターンを２重もしくは３重に形成しておくことにより、弾性表面波素子を“多数個どり”の手法によって製作する場合に圧電性母基板のダイシング位置が若干ずれたとしても対応することができる。
【００３１】
更にまた、本発明によれば、圧電性母基板の各区画に電極パターンとチッピング抑制パターンとを被着させる工程Ａと、圧電性母基板を区画の境界に沿ってダイシングして複数個の弾性表面波素子を同時に得る工程Ｂと、によって弾性表面波素子を製造するようにしており、これによってチッピングの少ない小型・高性能・高信頼性の弾性表面波素子を効率よく製造することができる。
【００３２】
また更に、本発明によれば、チッピング抑制パターンと、電極パターンの少なくとも一部とを同一の薄膜プロセスもしくは厚膜プロセスにて同時に形成することにより、チッピングの少ない小型・高性能・高信頼性の弾性表面波素子を、工数を増加させることなく製造することができ、弾性表面波素子の生産性を高く維持することができる。
【００３３】
【発明の実施の形態】
以下、本発明を図面に基づいて詳細に説明する。
図１は本発明の一実施形態に係る弾性表面波素子を模式的に示す平面図であり、同図に示す弾性表面波素子１０は、圧電性基板２０ａと、圧電性基板２０ａの一主面上に形成される電極パターン３０と、チッピング抑制パターン４０と、保護膜（図示せず）とから構成される。
【００３４】
前記圧電性基板２０ａは、例えばタンタル酸リチウム単結晶、ニオブ酸リチウム単結晶、四ホウ酸リチウム単結晶等の圧電性の単結晶、或いはチタン酸鉛、ジルコン酸鉛等の圧電セラミックスから成り、その一主面で電極パターン３０、チッピング抑制パターン４０、保護膜等を支持する支持母材として機能するとともに、電極パターン３０を介して圧電性基板２０ａに電力が印加されると、その一主面で所定の弾性表面波を発生させる作用を為す。
【００３５】
また、前記電極パターン３０は、アルミニウムもしくはアルミニウムを主成分とする合金から成り、弾性表面波を励振するＩＤＴ電極３０ａ、弾性表面波の伝搬方向に沿ってＩＤＴ電極３０ａの両側に配置される反射器電極３０ｂ、ＩＤＴ電極３０ａに接続される外部接続用のパッド電極３０ｃ等によって構成される。
【００３６】
前記ＩＤＴ電極３０ａは、各々が帯状の共通電極と該共通電極に対し直交する方向に延びる複数の電極指とで形成されている一対の櫛歯状電極を、その共通電極同士が平行に配置され、且つ両共通電極の対向領域内で各櫛歯状電極の電極指が弾性表面波の伝搬方向に交互に配置されるようにかみ合わせて対向配置させてなり、かかるＩＤＴ電極３０ａに所定の電力を印加することによって、圧電性基板１の一主面に電極指の配列ピッチに対応した所定の弾性表面波、具体的には、電極指の配列ピッチを１／４波長とする弾性表面波を発生するようになっている。
【００３７】
一方、前記反射器電極３０ｂは、ＩＤＴ電極３０ａの形成領域内で発生する弾性表面波を一対の反射器電極３０ｂ間に閉じ込めて定在波を良好に発生させるためのものであり、例えば、ＩＤＴ電極３０ａの外側に、ＩＤＴ電極３０ａの電極指の配列ピッチとほぼ同じ間隔だけ離れて配置され、そのパターン形状はＩＤＴ電極３０ａの電極指と同じ配列ピッチのすだれ状パターンをなしている。
【００３８】
このような一対の反射器電極３０ｂと、その間に配置されるＩＤＴ電極３０ａとで一端子対共振器３１ａが構成される。
【００３９】
尚、前記パッド電極３０ｃは、外部回路との接続性を向上させるために、複数の材料を積層して構成することが好ましい。例えば、弾性表面波素子１０と外部回路とを半田接合により接続する場合には、アルミニウム等から成る電極パターンの上にクロム、ニッケル等の半田の拡散を抑制する金属によるバリア層を形成し、更にその上に白金、金等の酸化されにくく半田ぬれ性の良い金属を薄く被着させておけば、そのボンディング性を良好となすことができる。
【００４０】
そして、前記チッピング抑制パターン４０は、圧電性基板２０ａの一主面上で、各種電極パターン３０の形成領域よりも外側に、圧電性基板２０ａの外周縁より所定の距離だけ離間して形成されている。
【００４１】
前記チッピング抑制パターン４０は、圧電性基板２０ａの外形加工を行う際等に、外力の印加に伴なって圧電性基板２０ａのエッジにチッピングを生じたとしても、該チッピングがチッピング抑制パターン４０の内側まで及ぼうとするのを有効に防止するためのものであり、かかるチッピング抑制パターン４０にてチッピングの広がりを止めることにより、その内側に設けられている電極パターン３０を良好な状態に保つことができる。
【００４２】
しかも、前記チッピング抑制パターン４０は圧電性基板２０ａの外周より離間して設けられており、チッピング抑制パターン４０の存在しない箇所でダイシングされるようになっていることから、圧電性基板２０ａの外形加工を行う際に、ダイシングによってチッピング抑制パターン４０の破片が飛散したりすることはなく、ＩＤＴ電極３０ａ等にショート不良が発生するのも有効に防止される。
【００４３】
尚、前記チッピング抑制パターン４０の形成位置、形状、寸法などは、圧電性基板２０ａの材質、ダイシングブレードの種類、ダイシング条件、ダイシング位置の精度などを考慮して決定される。
【００４４】
また、このようなチッピング抑制パターン４０の材料としては、圧電性基板２０ａより延性及び靭性の高い材料を用いるのがことが好ましく、特に金属材料は適度の延性と強度を有し、圧電性基板２０ａを形成する圧電材料に比べて靭性が高いので、圧電性基板２０ａの外形加工を行う際に圧電性母基板のダイシング等に伴なって発生する亀裂の先端にて塑性変形を生じさせ、塑性領域でエネルギーを吸収することにより亀裂の進展を抑制することができ、これによってチッピングの発生をより効果的に抑制することができる。
【００４５】
更にこの場合、前記チッピング抑制パターン４０を電極パターン３０と同質の金属材料によって形成するようにすれば、電極パターン３０を形成する工程でチッピング抑制パターン４０も同時に形成することができ、弾性表面波素子１０の製造に必要な工数の増加させることなく、その生産性を高く維持することができる。したがって、前記チッピング抑制パターン４０を電極パターン３０と同質の金属材料によって形成することが好ましい。
【００４６】
また更に、前記チッピング抑制パターン４０は、電極パターン３０を囲繞するように配置させておくことが好ましく、かかる構成となしておくことにより、電極パターン３０の形成領域全体にわたり圧電性基板２０ａのチッピングをより確実に防止することができる。
【００４７】
そして、このようなチッピング抑制パターン４０や先に述べた電極パターン３０上には保護膜が被着・形成される。
前記保護膜は、圧電性基板２０の一主面上に、パッド電極３０ｃの一部を露出し、且つ電極パターン３０やチッピング抑制パターン４０を被覆するようにして被着・形成されており、その外周部はチッピング抑制パターン４０よりも外側の領域まで延在され、この延在部で圧電性基板２０ａの一主面に対して直に被着されている。
【００４８】
前記保護膜は、酸化ケイ素等の電気絶縁性材料によって薄く形成されており、ＩＤＴ電極３０ａを大気中に含まれている水分等の接触による腐食から保護したり、或いは、導電性異物等の付着による短絡不良の発生等を有効に防止する作用を為す。
【００４９】
ここで、前記保護膜は、チッピング抑制パターン４０の外側まで延在されるとともに、該延在部で圧電性基板２０ａに対して直に密着させてあり、両者の密着強度は保護膜−チッピング抑制パターン４０の密着強度に比して大きいことから、保護膜剥離が発生しやすい弾性表面波素子の外周縁部にあっても保護膜を下地に対して良好に被着させておくことができる。
【００５０】
かくして、上述した弾性表面波素子１０は、パッド電極３０ｃに導電性接着剤やＡｕバンプ，金属細線等を介して外部回路の接続パッドにボンディングされ、外部回路と電気的に接続される。
【００５１】
次に、上述した弾性表面波素子の製造方法について図２を用いて説明する。
図２は圧電性母基板２０のダイシング前の状態を模式的に示す平面図であり、破線が各区画の境界を示す。
【００５２】
（工程Ａ）まず、複数の区画を有する圧電性母基板２０の一主面上で、各区画の内側に、弾性表面波を用いて機能する各種電極を構成する電極パターン３０と、チッピング抑制パターン４０とを形成する。電極パターン３０及びチッピング抑制パターン４０の形成には、蒸着、スパッタ等による成膜と、フォトリソグラフィーによるパターン加工が好適に用いられる。
このとき、チッピング抑制パターン４０を電極パターン３０の少なくとも一部と同質の金属材料によって形成するようにすれば、両者を同一のプロセスにて同時に形成することができ、工数の増加を防止することが可能である。
【００５３】
その後、パッド電極３０ｃの少なくとも一部を露出して圧電性母基板２０の一主面を被覆する保護膜が形成される。保護膜の形成も電極パターン３０及びチッピング抑制パターン４０と同様の方法、具体的には、蒸着、スパッタ等による成膜と、フォトリソグラフィーによるパターン加工を経て所定厚み、所定パターンをなすように形成される。
【００５４】
（工程Ｂ）次に、圧電性母基板２０を隣接する区画の境界に沿ってブレードでダイシングすることにより区画毎に分割する。これによって、各区画と１対１に対応する複数個の弾性表面波素子１０が同時に得られ、弾性表面波素子１０が完成する。
【００５５】
このとき、チッピング抑制パターン４０は、各区画の内側に、隣接する区画の境界より離間して形成されていることから、ダイシングに際して圧電性基板２０ａのエッジにチッピングを生じたとしても、該チッピングがチッピング抑制パターン４０の内側まで及ぼうとするのを有効に防止することができ、チッピング抑制パターン４０の内側に設けられている電極パターン３０は良好な状態に保たれる。
【００５６】
また、上述のダイシングはチッピング抑制パターン４０の存在しない隣接する区画の境界部で行なわれることから、かかるダイシングによってチッピング抑制パターン４０の破片が飛散したりすることは殆どなく、チッピング抑制パターン４０の内側に設けられているＩＤＴ電極３０ａ等にショート不良が発生するのを有効に防止することができる。
【００５７】
よって、以上のような工程を経て弾性表面波素子を製造することにより、チッピングの少ない小型・高性能・高信頼性の弾性表面波素子１０を極めて効率よく製造することができる。
【００５８】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更・改良などが可能である。
【００５９】
例えば、上述の実施形態においては、圧電性基板２０ａの全周にわたって連続環状のチッピング抑制パターン４０を形成するようにしたが、必ずしも連続環状である必要はなく、また、必ずしも全周にわたって形成する必要もない。
【００６０】
更に、上述の実施形態においては、チッピング抑制パターン４０を電極パターン３０の周囲に１重だけ形成するようにしたが、これに代えて、図３に示すように、チッピング抑制パターンを電極パターン３０の周囲に２重もしくは３重に形成しても良く、この場合、圧電性母基板２０のダイシング位置が若干ずれたとしても対応可能である。
【００６１】
また、上述の実施形態においては、本発明を一端子対共振器に適用した例について説明したが、それ以外にも、トランスバーサル型やラダー型などの弾性表面波フィルタ、あるいはデュプレクサ等の他の弾性表面波素子にも本発明が適用可能であることはいうまでもない。
【００６２】
【実施例】
次に、本発明の実施例について図４を用いて説明する。
図４は弾性表面波素子の製造プロセスを模式的に示す断面図である。なお、製造にはステッパー（縮小投影露光機）及びＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置を用いフォトリソグラフィーを行った。
【００６３】
本発明品の弾性表面波素子サンプルは、以下の工程、条件にて製作した。
（１）まず、圧電性母基板２０（ＳＴカット水晶）にアセトン・ＩＰＡ等を使用して超音波洗浄を施し、有機成分の除去を行った。次に、クリーンオーブンによって充分に乾燥を行った後、圧電性母基板２０の一方主面に電極（最終的に電極パターン３０及びチッピング抑制パターン４０となる導体で、便宜上電極６０と付す）の成膜を行った。尚、電極６０の材料にはアルミニウムを、成膜には蒸着装置を使用し、膜厚は約２４００Åとした（図４（ａ）参照）。
【００６４】
（２）次にレジスト８０を全面にスピンコートし（図４（ｂ）参照）、その後、ステッパーにより所望形状に露光して、現像装置にて不要部分のレジスト８０をアルカリ現像液で溶解・除去することによって所望のレジストパターンを形成した（図４（ｃ）参照）。
【００６５】
（３）次いで、レジスト８０を除去した部分の電極６０を、ＲＩＥ装置にてエッチング除去し（図４（ｄ）参照）、その後、レジスト８０を剥離して、電極６０のパターニングを終了し、これにより電極パターン３０及びチッピング抑制パターン４０を同時に形成した（図４（ｅ）参照）。
【００６６】
（４）次に、ＳｉＯ２から成る保護膜５０をＣＶＤ装置にて２００Åの厚みに成膜し（図４（ｆ）参照）、レジスト８０を全面に再度塗布した（図４（ｇ）参照）後、パッド電極３０ｃの上に位置する部分のレジスト８０を感光させて除去し（図４（ｈ）参照）、更に、レジスト８０を除去した部分の保護膜５０をＣＤＥにより除去し（図４（ｉ）参照）、レジスト８０を剥離した（図４（ｊ）参照）。
【００６７】
（５）そして最後に、圧電性母基板２０をダイシングして分割し、弾性表面波素子１０を得た（図４（ｋ）参照）。
【００６８】
以上のようにして製作した本発明品の弾性表面波素子サンプルと、チッピング抑制パターン４０を形成しなかった従来品（比較例）とを用いてチッピング抑制パターン４０の効果を検証した。
尚、チッピング抑制パターン４０は、ダイシング位置から１００μｍ離間して幅２０μｍのパターンを全周にわたって形成した。また、ダイシングにはレジンボンドタイプのブレードを使用した。
【００６９】
また、試験方法としては、本発明品の製造に用いる圧電性母基板２０と、従来品の製造に用いる圧電性母基板２０とをそれぞれ３枚ずつ準備し、各圧電性母基板２０に対してダイシングを行った。
【００７０】
次に、それぞれの圧電性母基板２０上の、異なる５つの領域から一つずつ弾性表面波素子１０を取り出し、各弾性表面波素子１０の外周縁について外観検査を行った。弾性表面波素子１０の外周縁（切断面）からチッピングの先端までの長さをチッピングサイズとし、各弾性表面波素子１０について、最も大きいチッピングサイズを記録した。
その結果を表１に示す。
【００７１】
【表１】
【００７２】
チッピング抑制パターン４０を形成した本発明品の弾性表面波素子サンプルでは、チッピング抑制パターンを形成しなかった従来品の弾性表面波素子サンプルに比べて、チッピングサイズが平均値で約４０％減少した。
【００７３】
以上のような試験結果からも、チッピング抑制には、圧電性基板の一主面上に、その外周に沿ってチッピング抑制パターン４０を形成しておくことが重要であることが判る。
【００７４】
尚、本実施例では電極パターン３０及びチッピング抑制パターン４０をアルミニウムの単層にて形成したが、電極パターン３０を複数材料による積層体で形成しても良い。この場合、チッピング抑制パターン４０は、複数材料による積層体としても良いし、電極パターン３０を形成する材料のいずれかによる単層としても良い。また、保護膜５０は、酸化シリコン以外に、窒化シリコンなどの絶縁性材料を用いても良いし、シリコンなどの半導電性材料を用いても良い。
【００７５】
【発明の効果】
本発明によれば、圧電性基板の外周縁より離間してチッピング抑制パターンを形成するようにしたことから、ダイシング時に導電性パターンが付着した破片が飛散することは殆どなく、これによってＩＤＴ電極にショート不良が発生するのを有効に防止することができる。
【００７６】
また、本発明によれば、チッピング抑制パターン材料の延性並びに靭性を圧電性基板材料に比べて高く設定しておくことにより、ダイシング時に発生する亀裂の先端にて塑性変形を生じさせ、塑性領域でエネルギーを吸収することにより亀裂の進展を抑制することができ、これによってチッピングの発生を効果的に抑制することができる。
【００７７】
更に、本発明によれば、チッピング抑制パターンと、電極パターンの少なくとも一部とを同質の導電材料で形成することにより、電極パターンと同時にチッピング抑制パターンを形成することが可能となり、工数の増加を防止することができる。
【００７８】
また更に、本発明によれば、圧電性基板の一主面に設けられる電極パターン及びチッピング抑制パターンを保護膜で被覆するとともに、該保護膜を前記チッピング抑制パターンよりも外側の領域で前記圧電性基板の一主面に対し被着させている。この場合、保護膜と圧電性基板との密着強度は、保護膜とチッピング抑制パターンとの密着強度に比して大きいことから、保護膜の剥離が発生しやすい弾性表面波素子の外周縁部において保護膜の剥離が有効に防止されるようになり、保護膜を長期にわたって下地に対し良好に被着させておくことができる。
【００７９】
更にまた、本発明によれば、チッピング抑制パターンで電極パターンを囲繞するように配置させておくことにより、弾性表面波素子の全外周縁においてチッピングの発生を確実に抑制することができる。
【００８０】
また更に、本発明によれば、チッピング抑制パターンを２重もしくは３重に形成しておくことにより、弾性表面波素子を“多数個どり”の手法によって製作する場合に圧電性母基板のダイシング位置が若干ずれたとしても対応することができる。
【００８１】
更にまた、本発明によれば、圧電性母基板の各区画に電極パターンとチッピング抑制パターンとを被着させる工程Ａと、圧電性母基板を区画の境界に沿ってダイシングして複数個の弾性表面波素子を同時に得る工程Ｂと、によって弾性表面波素子を製造するようにしており、これによってチッピングの少ない小型・高性能・高信頼性の弾性表面波素子を効率よく製造することができる。
【００８２】
また更に、本発明によれば、チッピング抑制パターンと、電極パターンの少なくとも一部とを同一の薄膜プロセスもしくは厚膜プロセスにて同時に形成することにより、チッピングの少ない小型・高性能・高信頼性の弾性表面波素子を、工数を増加させることなく製造することができ、弾性表面波素子の生産性を高く維持することができる。
【図面の簡単な説明】
【図１】本発明の弾性表面波素子を模式的に示す平面図である。
【図２】本発明の弾性表面波素子のダイシング前の状態を模式的に示す平面図である。
【図３】本発明の別の実施形態の弾性表面波素子を模式的に示す平面図である。
【図４】（ａ）〜（ｋ）は、それぞれ本発明の弾性表面波素子の製造工程を模式的に示す断面図である。
【符号の説明】
１０：弾性表面波素子
２０ａ：圧電性基板
３０ａ： ＩＤＴ電極
３０ｂ：反射器電極
３０ｃ：パッド電極
４０：チッピング抑制パターン[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a surface acoustic wave device used for mobile communication devices such as mobile phones, in-vehicle devices, medical devices, and the like, and a method for manufacturing the same.
[0002]
[Prior art]
Surface acoustic wave devices such as surface acoustic wave resonators and surface acoustic wave filters are widely used in various wireless communication devices using microwave bands, in-vehicle devices, medical devices, and the like.
[0003]
As a surface acoustic wave element used in such a conventional surface acoustic wave device, an IDT (interdigital transducer) electrode having a comb-shaped electrode arranged on one main surface of a piezoelectric substrate and reflection on both sides thereof. A structure in which a device electrode or the like is attached and formed is known. A predetermined power is applied to the IDT electrode, and a predetermined elasticity corresponding to the electrode finger pitch of the IDT electrode is formed on one main surface of the piezoelectric substrate. By generating a surface acoustic wave, it functions as a surface acoustic wave element.
[0004]
In addition, such a conventional surface acoustic wave element is generally manufactured by the following “many piece” method.
[0005]
First, one main surface of a piezoelectric mother substrate having a plurality of sections (hereinafter, referred to as a piezoelectric mother substrate) is divided into a plurality of sections, and each section includes at least one IDT electrode. An electrode pattern is formed, and then the piezoelectric mother substrate is divided into individual piezoelectric substrates by dicing with a blade along boundaries of adjacent sections. Thereby, a plurality of surface acoustic wave elements corresponding to each section one-to-one can be obtained at the same time.
[0006]
However, the above-described conventional surface acoustic wave device has the following problems in its manufacturing process.
[0007]
That is, for the piezoelectric mother substrate used for the surface acoustic wave element, for example, lithium tantalate single crystal, lithium niobate single crystal, lithium tetraborate single crystal, piezoelectric single crystal such as quartz, lead titanate, Piezoelectric ceramics such as lead zirconate are used. However, since each of them is a material having low ductility and hardly causing plastic deformation, chipping is likely to occur at a cut portion when the piezoelectric mother substrate is diced and divided into surface acoustic wave elements.
[0008]
Therefore, in order to prevent the electrode pattern from being damaged by chipping, a large space is required between the cut portion and the electrode pattern, and there is a problem that the surface acoustic wave element becomes large. There is also a problem that large fragments generated by chipping are scattered and damage the IDT electrode.
[0009]
Therefore, various attempts have been made in the structure and manufacturing process of the surface acoustic wave element in order to suppress chipping that occurs when dicing the piezoelectric mother substrate.
[0010]
For example, a cutting pattern wider than a dicing blade is provided at a dicing position of a piezoelectric mother substrate, and the piezoelectric mother substrate is diced through the cutting pattern (for example, see Patent Document 1). A method in which a sound-absorbing material is applied to avoid the area to be covered (for example, see Patent Document 2), or a method in which a photosensitive resin is applied to the entire piezoelectric mother substrate and the piezoelectric mother substrate is diced through the photosensitive resin film (See, for example, Patent Document 3).
[0011]
[Patent Document 1]
JP-A-5-152879 (FIG. 1)
[Patent Document 2]
JP 9-270654 A (FIG. 1)
[Patent Document 3]
JP-A-9-199966 (FIG. 1)
[0012]
[Problems to be solved by the invention]
However, each of the above-described methods for suppressing chipping has a problem.
[0013]
That is, in the method of manufacturing a surface acoustic wave device described in Patent Document 1, dicing on a cutting pattern causes fragments having a conductive cutting pattern attached to the surface to be scattered. Therefore, when the scattered fragments come into contact with the IDT electrode, short-circuiting occurs between electrode fingers having different potentials, thereby causing a short-circuit defect.
[0014]
Further, the method for manufacturing a surface acoustic wave element described in Patent Document 2 is applicable to a transversal type filter that requires a damping resin, but is applicable to other surface acoustic wave devices that do not require a damping resin. Not applicable.
[0015]
Further, in the method of manufacturing a surface acoustic wave device described in Patent Document 3, a photosensitive resin film is also formed on an IDT electrode that excites a surface acoustic wave. Therefore, when the thickness of the photosensitive resin film is increased in order to improve the chipping suppressing effect, the surface acoustic waves are attenuated on the IDT electrode, and the electrical characteristics are deteriorated. Conversely, when the thickness of the photosensitive resin film is reduced, Deterioration of electrical characteristics due to attenuation of surface acoustic waves can be avoided, but the effect of suppressing chipping becomes insufficient, making it difficult to achieve both the effect of suppressing chipping and electrical characteristics.
[0016]
The present invention has been devised in view of the above-described problems, and an object thereof is to generate a new problem of chipping that occurs when a piezoelectric mother substrate is diced and divided into individual surface acoustic wave elements. Another object of the present invention is to provide a small, high-performance, and highly reliable surface acoustic wave element that can be effectively suppressed without any problem and a method of manufacturing the same.
[0017]
[Means for Solving the Problems]
The surface acoustic wave element of the present invention is a surface acoustic wave element in which an electrode pattern including at least one IDT electrode is attached to one main surface of a piezoelectric substrate. The invention is characterized in that a chipping suppressing pattern, which is disposed apart from the outer peripheral edge of the piezoelectric substrate, is attached along the outer peripheral edge outside the region where the electrode pattern is formed.
[0018]
The surface acoustic wave device according to the present invention is characterized in that the ductility and toughness of the chipping suppressing pattern material are greater than the ductility and toughness of the piezoelectric substrate material.
[0019]
Further, the surface acoustic wave device according to the present invention is characterized in that the chipping suppressing pattern and at least a part of the electrode pattern are formed of the same conductive material.
[0020]
Still further, in the surface acoustic wave device of the present invention, a protective film covering the electrode pattern and the chipping suppressing pattern is attached to one main surface of the piezoelectric substrate, and the protective film is more than the chipping suppressing pattern. The piezoelectric substrate is attached to a main surface of the piezoelectric substrate in an outer region.
[0021]
Still further, the surface acoustic wave element according to the present invention is characterized in that the chipping suppressing pattern is formed so as to surround the electrode pattern.
[0022]
Still further, the surface acoustic wave device according to the present invention is characterized in that the chipping suppressing pattern is formed double or triple.
[0023]
In the method of manufacturing a surface acoustic wave device according to the present invention, an electrode pattern including at least one IDT electrode on one principal surface of a piezoelectric mother substrate having a plurality of sections, inside each section, A step A of applying a chipping suppressing pattern arranged at a predetermined distance from the boundary of the adjacent section outside the formation area, and dicing the piezoelectric mother substrate with a blade along the boundary of the adjacent section. And a step B of simultaneously obtaining a plurality of surface acoustic wave elements corresponding to the respective sections in a one-to-one manner.
[0024]
In the method of manufacturing a surface acoustic wave device according to the present invention, in the step A, the electrode pattern and the chipping suppressing pattern are simultaneously formed in the same thin film process or thick film process. It is.
[0025]
[Action]
According to the present invention, since the chipping suppressing pattern is formed at a distance from the outer peripheral edge of the piezoelectric substrate, debris to which the conductive pattern adheres during dicing is scarcely scattered. It is possible to effectively prevent occurrence of short-circuit failure.
[0026]
Further, according to the present invention, by setting the ductility and toughness of the chipping suppressing pattern material higher than that of the piezoelectric substrate material, plastic deformation occurs at the tip of a crack generated at the time of dicing, and in the plastic region. By absorbing energy, the growth of cracks can be suppressed, and thereby the occurrence of chipping can be effectively suppressed.
[0027]
Further, according to the present invention, by forming the chipping suppressing pattern and at least a part of the electrode pattern with the same conductive material, it is possible to form the chipping suppressing pattern simultaneously with the electrode pattern. Can be prevented.
[0028]
Still further, according to the present invention, the electrode pattern and the chipping suppressing pattern provided on one main surface of the piezoelectric substrate are covered with a protective film, and the piezoelectric film is formed in a region outside the chipping suppressing pattern. It is attached to one main surface of the substrate. In this case, since the adhesion strength between the protection film and the piezoelectric substrate is larger than the adhesion strength between the protection film and the chipping suppression pattern, the outer peripheral edge of the surface acoustic wave element where peeling of the protection film easily occurs. The peeling of the protective film is effectively prevented, and the protective film can be satisfactorily adhered to the base for a long time.
[0029]
Furthermore, according to the present invention, by arranging the chip pattern so as to surround the electrode pattern with the chipping suppressing pattern, it is possible to reliably suppress the occurrence of chipping at the entire outer peripheral edge of the surface acoustic wave element.
[0030]
Still further, according to the present invention, by forming the chipping suppressing pattern in a double or triple form, the dicing position of the piezoelectric mother substrate can be reduced when the surface acoustic wave element is manufactured by the "many" method. Can be dealt with even if they are slightly shifted.
[0031]
Still further, according to the present invention, a step A of applying an electrode pattern and a chipping suppressing pattern to each section of the piezoelectric mother substrate is performed. The surface acoustic wave element is manufactured by the step B of obtaining the surface acoustic wave element at the same time, so that a small, high-performance, and highly reliable surface acoustic wave element with little chipping can be efficiently manufactured.
[0032]
Still further, according to the present invention, by simultaneously forming the chipping suppressing pattern and at least a part of the electrode pattern in the same thin film process or thick film process, a small-sized, high-performance, and high-reliability chipping is suppressed. The surface acoustic wave device can be manufactured without increasing the number of steps, and the productivity of the surface acoustic wave device can be maintained high.
[0033]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the drawings.
FIG. 1 is a plan view schematically showing a surface acoustic wave device according to an embodiment of the present invention. A surface acoustic wave device 10 shown in FIG. 1 includes a piezoelectric substrate 20a and one principal surface of the piezoelectric substrate 20a. It comprises an electrode pattern 30 formed thereon, a chipping suppressing pattern 40, and a protective film (not shown).
[0034]
The piezoelectric substrate 20a is made of, for example, a piezoelectric single crystal such as lithium tantalate single crystal, lithium niobate single crystal, lithium tetraborate single crystal, or a piezoelectric ceramic such as lead titanate or lead zirconate. One main surface functions as a supporting base material for supporting the electrode pattern 30, the chipping suppressing pattern 40, the protective film and the like, and when power is applied to the piezoelectric substrate 20a via the electrode pattern 30, the one main surface is It functions to generate a predetermined surface acoustic wave.
[0035]
The electrode pattern 30 is made of aluminum or an alloy containing aluminum as a main component, and has an IDT electrode 30a for exciting a surface acoustic wave, and reflectors arranged on both sides of the IDT electrode 30a along the propagation direction of the surface acoustic wave. It is composed of an electrode 30b, a pad electrode 30c for external connection connected to the IDT electrode 30a, and the like.
[0036]
The IDT electrode 30a has a pair of comb-shaped electrodes each formed by a strip-shaped common electrode and a plurality of electrode fingers extending in a direction orthogonal to the common electrode, and the common electrodes are arranged in parallel. In addition, the electrode fingers of the comb-tooth-shaped electrodes are engaged and arranged so as to be alternately arranged in the propagation direction of the surface acoustic wave in the opposed region of both common electrodes, and a predetermined power is applied to the IDT electrode 30a. By applying the same, a predetermined surface acoustic wave corresponding to the arrangement pitch of the electrode fingers, specifically, a surface acoustic wave having an arrangement pitch of the electrode fingers of 波長 wavelength is generated on one main surface of the piezoelectric substrate 1. It is supposed to.
[0037]
On the other hand, the reflector electrode 30b is for confining the surface acoustic wave generated in the region where the IDT electrode 30a is formed between the pair of reflector electrodes 30b to generate a standing wave satisfactorily. The IDT electrode 30a is arranged outside the electrode 30a at an interval substantially equal to the arrangement pitch of the electrode fingers of the IDT electrode 30a, and its pattern shape is an interdigital pattern having the same arrangement pitch as the electrode fingers of the IDT electrode 30a.
[0038]
The pair of reflector electrodes 30b and the IDT electrode 30a disposed therebetween constitute a one-port pair resonator 31a.
[0039]
The pad electrode 30c is preferably formed by laminating a plurality of materials in order to improve the connectivity with an external circuit. For example, when the surface acoustic wave element 10 and an external circuit are connected by soldering, a barrier layer made of a metal such as chromium or nickel that suppresses the diffusion of solder is formed on an electrode pattern made of aluminum or the like. If a thin metal such as platinum or gold which is hardly oxidized and has good solder wettability is applied thereon, the bonding property can be improved.
[0040]
The chipping suppressing pattern 40 is formed on one principal surface of the piezoelectric substrate 20a, outside the region where the various electrode patterns 30 are formed, at a predetermined distance from the outer peripheral edge of the piezoelectric substrate 20a. I have.
[0041]
The chipping suppressing pattern 40 is formed inside the chipping suppressing pattern 40 even when chipping occurs at the edge of the piezoelectric substrate 20a due to the application of an external force, for example, when processing the outer shape of the piezoelectric substrate 20a. The chipping suppression pattern 40 stops the spread of chipping, thereby keeping the electrode pattern 30 provided inside the chip in a good state. it can.
[0042]
Moreover, since the chipping suppressing pattern 40 is provided at a distance from the outer periphery of the piezoelectric substrate 20a and is diced at a portion where the chipping suppressing pattern 40 does not exist, the outer shape processing of the piezoelectric substrate 20a is performed. In this case, the chips of the chipping suppressing pattern 40 are not scattered by dicing, and the occurrence of a short circuit in the IDT electrode 30a or the like is effectively prevented.
[0043]
The position, shape, size, and the like of the chipping suppression pattern 40 are determined in consideration of the material of the piezoelectric substrate 20a, the type of dicing blade, dicing conditions, the accuracy of the dicing position, and the like.
[0044]
It is preferable to use a material having higher ductility and toughness than the piezoelectric substrate 20a as a material of such a chipping suppressing pattern 40. In particular, a metal material has appropriate ductility and strength, and the piezoelectric substrate 20a Since the toughness is higher than that of the piezoelectric material forming the piezoelectric substrate, when the outer shape of the piezoelectric substrate 20a is processed, plastic deformation occurs at the tip of a crack generated due to dicing or the like of the piezoelectric mother substrate. By absorbing the energy, the growth of cracks can be suppressed, and thereby the occurrence of chipping can be suppressed more effectively.
[0045]
Further, in this case, if the chipping suppressing pattern 40 is formed of a metal material having the same quality as that of the electrode pattern 30, the chipping suppressing pattern 40 can be simultaneously formed in the step of forming the electrode pattern 30, and the surface acoustic wave element The productivity can be maintained high without increasing the number of steps required for manufacturing the No. 10. Therefore, it is preferable that the chipping suppressing pattern 40 is formed of the same metal material as the electrode pattern 30.
[0046]
Further, it is preferable that the chipping suppressing pattern 40 is disposed so as to surround the electrode pattern 30. By adopting such a configuration, chipping of the piezoelectric substrate 20a can be performed over the entire formation region of the electrode pattern 30. This can be more reliably prevented.
[0047]
Then, a protective film is deposited and formed on the chipping suppressing pattern 40 and the electrode pattern 30 described above.
The protective film is formed on one main surface of the piezoelectric substrate 20 so as to expose a part of the pad electrode 30c and cover the electrode pattern 30 and the chipping suppressing pattern 40. The outer peripheral portion extends to a region outside the chipping suppressing pattern 40, and is directly attached to one main surface of the piezoelectric substrate 20a at this extended portion.
[0048]
The protective film is thinly formed of an electrically insulating material such as silicon oxide, and protects the IDT electrode 30a from corrosion due to contact with moisture or the like contained in the air, or adheres to a conductive foreign substance or the like. The effect of effectively preventing the occurrence of short-circuit failures due to the above is achieved.
[0049]
Here, the protective film extends to the outside of the chipping suppressing pattern 40 and is directly adhered to the piezoelectric substrate 20a at the extending portion. Since the strength is larger than the adhesion strength of the pattern 40, the protective film can be satisfactorily adhered to the underlayer even at the outer peripheral edge of the surface acoustic wave element where the protective film is easily peeled.
[0050]
Thus, the above-described surface acoustic wave device 10 is bonded to the connection pad of the external circuit via the conductive adhesive, the Au bump, the thin metal wire, or the like on the pad electrode 30c, and is electrically connected to the external circuit.
[0051]
Next, a method for manufacturing the above-described surface acoustic wave device will be described with reference to FIG.
FIG. 2 is a plan view schematically showing a state before the dicing of the piezoelectric mother substrate 20, and broken lines indicate boundaries between the sections.
[0052]
(Step A) First, on one main surface of the piezoelectric mother substrate 20 having a plurality of sections, inside each section, an electrode pattern 30 constituting various electrodes functioning using surface acoustic waves, and a chipping suppressing pattern 40 are formed. For forming the electrode pattern 30 and the chipping suppressing pattern 40, a film formation by vapor deposition, sputtering, or the like, and a pattern processing by photolithography are preferably used.
At this time, if the chipping suppressing pattern 40 is formed of a metal material of the same quality as at least a part of the electrode pattern 30, both can be formed simultaneously in the same process, and an increase in the number of steps can be prevented. It is possible.
[0053]
Thereafter, a protective film that exposes at least a part of the pad electrode 30c and covers one main surface of the piezoelectric mother substrate 20 is formed. The protective film is formed in the same manner as the electrode pattern 30 and the chipping suppressing pattern 40, specifically, is formed to have a predetermined thickness and a predetermined pattern through film formation by vapor deposition, sputtering, and the like, and pattern processing by photolithography. You.
[0054]
(Step B) Next, the piezoelectric mother substrate 20 is divided into sections by dicing with a blade along boundaries of adjacent sections. As a result, a plurality of surface acoustic wave elements 10 corresponding to each section one by one are obtained at the same time, and the surface acoustic wave element 10 is completed.
[0055]
At this time, since the chipping suppressing pattern 40 is formed inside each section and separated from the boundary between adjacent sections, even if chipping occurs at the edge of the piezoelectric substrate 20a at the time of dicing, the chipping is prevented. It can be effectively prevented from reaching the inside of the chipping suppression pattern 40, and the electrode pattern 30 provided inside the chipping suppression pattern 40 is kept in a good state.
[0056]
Further, since the above-mentioned dicing is performed at the boundary between adjacent sections where the chipping suppression pattern 40 does not exist, fragments of the chipping suppression pattern 40 hardly scatter due to such dicing, and the inside of the chipping suppression pattern 40 is It is possible to effectively prevent a short circuit from occurring in the IDT electrode 30a and the like provided in the semiconductor device.
[0057]
Therefore, by manufacturing the surface acoustic wave device through the above-described steps, a small, high-performance, and highly reliable surface acoustic wave device 10 with little chipping can be manufactured extremely efficiently.
[0058]
Note that the present invention is not limited to the above-described embodiment, and various changes and improvements can be made without departing from the gist of the present invention.
[0059]
For example, in the above-described embodiment, the continuous annular chipping suppressing pattern 40 is formed over the entire circumference of the piezoelectric substrate 20a. However, it is not always necessary to form the continuous annular chipping pattern. Nor.
[0060]
Further, in the above-described embodiment, the chipping suppression pattern 40 is formed only once around the electrode pattern 30. Alternatively, as shown in FIG. A double or triple layer may be formed around the periphery. In this case, even if the dicing position of the piezoelectric mother substrate 20 is slightly shifted, it is possible to cope with the deviation.
[0061]
Further, in the above-described embodiment, an example in which the present invention is applied to a one-port pair resonator has been described. Needless to say, the present invention can be applied to a surface acoustic wave device.
[0062]
【Example】
Next, an embodiment of the present invention will be described with reference to FIG.
FIG. 4 is a sectional view schematically showing a manufacturing process of the surface acoustic wave device. In the production, photolithography was performed using a stepper (reduction projection exposure machine) and a RIE (Reactive Ion Etching) apparatus.
[0063]
The sample of the surface acoustic wave device of the present invention was manufactured by the following steps and conditions.
(1) First, ultrasonic cleaning was performed on the piezoelectric mother substrate 20 (ST cut quartz) using acetone, IPA or the like to remove organic components. Next, after being sufficiently dried by a clean oven, an electrode (a conductor which will eventually become the electrode pattern 30 and the chipping suppressing pattern 40 and is referred to as an electrode 60 for convenience) is formed on one main surface of the piezoelectric mother substrate 20. The membrane was made. In addition, aluminum was used as the material of the electrode 60, and a deposition apparatus was used for film formation, and the film thickness was about 2400 ° (see FIG. 4A).
[0064]
(2) Next, the entire surface of the resist 80 is spin-coated (see FIG. 4B), and then exposed to a desired shape by a stepper, and unnecessary portions of the resist 80 are dissolved and removed with an alkali developing solution by a developing device. Thus, a desired resist pattern was formed (see FIG. 4C).
[0065]
(3) Next, the portion of the electrode 60 from which the resist 80 has been removed is removed by etching using an RIE apparatus (see FIG. 4D). Thereafter, the resist 80 is peeled off, and the patterning of the electrode 60 is completed. Thus, the electrode pattern 30 and the chipping suppressing pattern 40 were simultaneously formed (see FIG. 4E).
[0066]
(4) Next, SiO 2 A protective film 50 of 200 mm thick is formed by a CVD apparatus (see FIG. 4F), and a resist 80 is applied again on the entire surface (see FIG. 4G), and then on the pad electrode 30c. The exposed portion of the resist 80 is exposed to light and removed (see FIG. 4H). Further, the protective film 50 in the portion where the resist 80 is removed is removed by CDE (see FIG. 4I), and the resist 80 is removed. Peeled off (see FIG. 4 (j)).
[0067]
(5) And finally, the piezoelectric mother substrate 20 was diced and divided to obtain the surface acoustic wave device 10 (see FIG. 4 (k)).
[0068]
The effect of the chipping suppressing pattern 40 was verified using the surface acoustic wave device sample of the present invention manufactured as described above and the conventional product (comparative example) in which the chipping suppressing pattern 40 was not formed.
In addition, the chipping suppressing pattern 40 was formed at a distance of 100 μm from the dicing position and a pattern having a width of 20 μm over the entire circumference. A resin bond type blade was used for dicing.
[0069]
In addition, as a test method, three piezoelectric mother substrates 20 used for manufacturing the product of the present invention and three piezoelectric mother substrates 20 used for manufacturing the conventional product are prepared, and three piezoelectric mother substrates 20 are prepared. Dicing was performed.
[0070]
Next, one surface acoustic wave element 10 was taken out from each of the five different regions on each piezoelectric mother substrate 20, and the outer peripheral edge of each surface acoustic wave element 10 was subjected to an appearance inspection. The length from the outer peripheral edge (cut surface) of the surface acoustic wave device 10 to the tip of chipping was defined as the chipping size, and the largest chipping size was recorded for each surface acoustic wave device 10.
Table 1 shows the results.
[0071]
[Table 1]
[0072]
In the surface acoustic wave device sample of the present invention in which the chipping suppressing pattern 40 was formed, the chipping size was reduced by about 40% on average compared to the conventional surface acoustic wave device sample in which the chipping suppressing pattern was not formed.
[0073]
From the above test results, it can be understood that it is important to form the chipping suppressing pattern 40 on one main surface of the piezoelectric substrate along the outer periphery thereof in order to suppress chipping.
[0074]
In this embodiment, the electrode pattern 30 and the chipping suppressing pattern 40 are formed of a single layer of aluminum. However, the electrode pattern 30 may be formed of a laminate of a plurality of materials. In this case, the chipping suppressing pattern 40 may be a laminate of a plurality of materials or a single layer of any of the materials forming the electrode pattern 30. Further, for the protective film 50, an insulating material such as silicon nitride or a semiconductive material such as silicon may be used instead of silicon oxide.
[0075]
【The invention's effect】
According to the present invention, since the chipping suppressing pattern is formed at a distance from the outer peripheral edge of the piezoelectric substrate, debris to which the conductive pattern adheres during dicing is scarcely scattered. It is possible to effectively prevent occurrence of short-circuit failure.
[0076]
Further, according to the present invention, by setting the ductility and toughness of the chipping suppressing pattern material higher than that of the piezoelectric substrate material, plastic deformation occurs at the tip of a crack generated at the time of dicing, and in the plastic region. By absorbing energy, the growth of cracks can be suppressed, and thereby the occurrence of chipping can be effectively suppressed.
[0077]
Further, according to the present invention, by forming the chipping suppressing pattern and at least a part of the electrode pattern with the same conductive material, it is possible to form the chipping suppressing pattern simultaneously with the electrode pattern. Can be prevented.
[0078]
Still further, according to the present invention, the electrode pattern and the chipping suppressing pattern provided on one main surface of the piezoelectric substrate are covered with a protective film, and the piezoelectric film is formed in a region outside the chipping suppressing pattern. It is attached to one main surface of the substrate. In this case, since the adhesion strength between the protection film and the piezoelectric substrate is larger than the adhesion strength between the protection film and the chipping suppression pattern, the outer peripheral edge of the surface acoustic wave element where peeling of the protection film easily occurs. The peeling of the protective film is effectively prevented, and the protective film can be satisfactorily adhered to the base for a long time.
[0079]
Furthermore, according to the present invention, by arranging the chip pattern so as to surround the electrode pattern with the chipping suppressing pattern, it is possible to reliably suppress the occurrence of chipping at the entire outer peripheral edge of the surface acoustic wave element.
[0080]
Still further, according to the present invention, by forming the chipping suppressing pattern in a double or triple form, the dicing position of the piezoelectric mother substrate can be reduced when the surface acoustic wave element is manufactured by the "many" method. Can be dealt with even if they are slightly shifted.
[0081]
Still further, according to the present invention, a step A of applying an electrode pattern and a chipping suppressing pattern to each section of the piezoelectric mother substrate is performed. The surface acoustic wave element is manufactured by the step B of obtaining the surface acoustic wave element at the same time, so that a small, high-performance, and highly reliable surface acoustic wave element with little chipping can be efficiently manufactured.
[0082]
Still further, according to the present invention, by simultaneously forming the chipping suppressing pattern and at least a part of the electrode pattern in the same thin film process or thick film process, a small-sized, high-performance, and high-reliability chipping is suppressed. The surface acoustic wave device can be manufactured without increasing the number of steps, and the productivity of the surface acoustic wave device can be maintained high.
[Brief description of the drawings]
FIG. 1 is a plan view schematically showing a surface acoustic wave device of the present invention.
FIG. 2 is a plan view schematically showing a state before dicing of the surface acoustic wave device of the present invention.
FIG. 3 is a plan view schematically showing a surface acoustic wave device according to another embodiment of the present invention.
FIGS. 4A to 4K are cross-sectional views schematically showing manufacturing steps of a surface acoustic wave device according to the present invention.
[Explanation of symbols]
10: Surface acoustic wave element
20a: Piezoelectric substrate
30a: IDT electrode
30b: reflector electrode
30c: Pad electrode
40: Chipping suppression pattern
