JP2004229301A - インターフェースノードのネットワークの動作方法、およびインターフェース装置 - Google Patents
インターフェースノードのネットワークの動作方法、およびインターフェース装置 Download PDFInfo
- Publication number
- JP2004229301A JP2004229301A JP2004014772A JP2004014772A JP2004229301A JP 2004229301 A JP2004229301 A JP 2004229301A JP 2004014772 A JP2004014772 A JP 2004014772A JP 2004014772 A JP2004014772 A JP 2004014772A JP 2004229301 A JP2004229301 A JP 2004229301A
- Authority
- JP
- Japan
- Prior art keywords
- information
- data
- interface
- self
- binding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
- G06F1/206—Cooling means comprising thermal management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40071—Packet processing; Packet format
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40078—Bus configuration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40117—Interconnection of audio or video/imaging devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/20218—Modifications to facilitate cooling, ventilating, or heating using a liquid coolant without phase change in electronic enclosures
- H05K7/20272—Accessories for moving fluid, for expanding fluid, for connecting fluid conduits, for distributing fluid, for removing gas or for preventing leakage, e.g. pumps, tanks or manifolds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thermal Sciences (AREA)
- Human Computer Interaction (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
Abstract
【課題】とりわけ、いわゆるリセット動作ストームの場合に、すなわち多数のリセット動作が短時間にデータバス上で行われる際に、データバス上のリセット動作の結果として形成された、ネットワーク内の各インターフェースノードに対するセルフID情報をより効率的に使用できるようにするための、インターフェースノードのネットワークの動作方法およびインターフェース装置を提供することである。
【解決手段】前記課題は、別のインターフェースノードによって受信されたセルフID情報に対して、インターフェースノードのうち少なくとも1つにおいて、結合ヘッダデータおよび結合IDデータを有する結合情報を形成して、該少なくとも1つのインターフェースノード内の記憶装置に記憶することによって解決される。
【選択図】図4
【解決手段】前記課題は、別のインターフェースノードによって受信されたセルフID情報に対して、インターフェースノードのうち少なくとも1つにおいて、結合ヘッダデータおよび結合IDデータを有する結合情報を形成して、該少なくとも1つのインターフェースノード内の記憶装置に記憶することによって解決される。
【選択図】図4
Description
本発明は、インターフェースノードのネットワークの動作方法、およびインターフェース装置に関する。該ネットワーク動作方法およびインターフェースノードはとりわけ、IEEE1394インターフェースに関連する。
インターフェースは、電気装置/電子装置と関連して使用され、これによって個々の装置が電子的に通信し、とりわけ電子データを送受信することができる。この電子データは一般的に、装置に接続されたデータバスを介して伝送される。インターフェース構成のために種々の標準規格が存在し、これらは、使用されるデータバスと、データバスに接続されている電気装置/電子装置とに依存する。現在特にますます注目を集めている1つのインターフェース標準規格が、IEEE1394標準規格である。IEEE1394は、とりわけ任意の型式のマルチメディア装置間におけるデータ交換を支援するのに適した標準規格である。IEEE1394標準規格に従って構成されたデータバスは、プリンタ、スキャナ、CD‐RWドライブおよびハードディスク等のコンピュータの周辺装置にも、ビデオカメラまたはテレビジョン等の家庭用電子装置にも接続することができる。それゆえこの標準規格に対しては、電子装置のデジタル化に多大な影響を与えることが期待されている。
IEEE1394標準規格では、電子装置がデータバスに接続された場合、または電子装置がデータバスから接続解除された場合、またはデータバスに接続されているインターフェースノードの数が増加した場合、リセット動作(バスリセット)がデータバス上で実行される。リセット動作がデータバスで実行されると、データバスに接続された各IEEE1394インターフェースノードが、セルフID情報(ID識別)を別のインターフェースノードへ送信する。こうすることにより、データバスを介して接続されたインターフェースノードのネットワーク内の各インターフェースノードに対し、別のインターフェースノードのうちどれが該ネットワークに接続されているかが確実に伝達される。セルフID情報は各インターフェースノードによって、自身をネットワーク内の別のインターフェースノードに対して区別するために使用される。別の各インターフェースノードによって受信されたセルフID情報により、ネットワーク内の各インターフェースノードがいわゆるインターフェースノードリストを形成し、記憶装置に記憶することができる。この記憶装置は、特定のインターフェースノードに所属している。記憶されたこの情報はその後、データバスを介して送受信されるデータパケットの管理のために、各インターフェースノードのためのドライバプログラムによって処理される。
比較的多数のインターフェースノードがデータバスに接続され、各電気装置/電子装置を接続するために使用されると、データバス上でのリセット動作の数が増加してしまう。というのも、装置がデータバスに接続され、データバスから接続解除される頻度が比較的高くなってしまうからである。このような動作それぞれにより、データバス上で特殊なリセット動作が引き起こされる。短時間で行われる多数のリセット動作は「リセット動作ストーム」とも称され、このような動作はたとえば、インターフェースノードのうち1つにおいて発生されたチャタリング接続の結果として引き起こされる。その原因は、チャタリング接続によって、関連する装置が逐次的にインターフェースノードを介して接続および接続解除されることにより、そのたびにリセット動作が開始されてしまうことにある。しかし、コンフィギュレーション段階でルートノードとして設定できない場合、2回またはそれ以上連続してバスリセット動作を開始させるようにプログラミングされた装置も存在する。このような装置がネットワークに配置されている場合、「リセット動作ストーム」が発生するおそれがある。IEEE1394標準規格に関しては、データバス上で行われる各リセット動作により、接続されたインターフェースノードのすべてによってセルフID情報データパケットの伝送が開始されるので、各リセット動作に対して多数のセルフID情報項目を、各インターフェースノードで受信および記憶しなければならなくなる。
データ伝送制御装置をIEEE1394標準規格に基づいて動作させるための方法が、EP1120936A1から公知である。この公知の方法では、データ伝送制御装置は識別情報を形成し、これによって、受信されたデータパケットおよびその後受信されたデータパケットが、異なるリセット動作がデータバス上で行われた時点で受信されたか否かが検出される。データ伝送制御装置によって受信された各データパケットは、記憶装置で形成された識別情報とともに記憶される。受信および記憶されたデータパケットが逐次的にアクセスされると、識別情報は、どのリセット動作が各データパケットの受信中に実行されたかという情報を提供する。この情報は、データパケットの処理中に使用され、その際にはたとえばファームウェアが使用される。しかし他方では、この公知の方法によって、記憶されるデータの数が増加してしまう。
インターフェースノードのネットワーク中にある各インターフェースノードは関連のメモリに、データバス上で別のインターフェースノードからリセット動作のイベント時に受信されたセルフID情報を記憶しているので、各インターフェースノードのためのドライバプログラムは順次、記憶されたセルフID情報にアクセスし、データパケットの送受信中にこのセルフID情報を考慮することができる。
受信されたセルフID情報が記憶される際、この場合一般的には、ヘッダデータおよびセルフIDデータが各セルフID情報項目ごとに記憶される。このことは図1に概略的に示されている。図1に示されているように、各セルフIDデータ項目は第1のデータワードおよび第2のデータワードを有しており、これらの各データワードは4バイト(quadlets)のデータワード長を有する。第2のデータワードは第1のデータワードの補数であり、目的をチェックするために使用される。
2つまたはそれ以上のリセット動作がデータバス上で短時間に行われると、受信されたセルフID情報項目の2つまたはそれ以上のグループが、ネットワークのインターフェースノードにある各記憶装置に記憶され、各グループは、データバス上の特定のリセット動作に関連づけられる。しかし一般的には、最後のリセット動作以後に受信されたセルフID情報だけを、インターフェースノードのためのドライバプログラムによって考慮するだけでよい。記憶されたセルフID情報を評価するため、ドライバプログラムは、記憶装置に記憶されたセルフID情報全体を、アドレスの昇順で探索する。しかしこのようにすると、ドライバプログラムは、該セルフID情報項目が関連のインターフェースノードに対する最後のセルフID情報ではないことを把握せずに、すべてのセルフID情報項目を処理してしまう。このようなプロシージャは、計算能力の損失につながってしまう。というのも、各個別のセルフID情報項目を、ネットワーク中の各インターフェースノードごとに処理しなければならないからである。
択一的にドライバプログラムは、記憶装置内のセルフID情報をアドレスの降順で探索することもある。しかしこの場合、ドライバプログラムをさらに複雑に設計しなければならなくなる。このように記憶装置全体を探索することで、複雑さがより要求されるようになる。双方の可能なプロシージャは、リセット動作が頻繁にデータバス上で行われると、各インターフェースノードのための記憶装置が多数のセルフID情報項目によって占有されてしまうという共通の特徴を有する。
それゆえ本発明の課題は、とりわけ、いわゆるリセット動作ストームの場合に、すなわち多数のリセット動作が短時間にデータバス上で行われる際に、データバス上のリセット動作の結果として形成された、ネットワーク内の各インターフェースノードに対するセルフID情報をより効率的に使用できるようにするための、インターフェースノードのネットワークの動作方法およびインターフェース装置を提供することである。
前記課題は、別のインターフェースノードによって受信されたセルフID情報に対して、インターフェースノードのうち少なくとも1つにおいて、結合ヘッダデータおよび結合IDデータを有する結合情報を形成して、該少なくとも1つのインターフェースノード内の記憶装置に記憶することを特徴とする方法と、送信手段によってセルフID情報が、インターフェース装置のネットワーク内にある別のインターフェース装置へ送信され、受信手段によって、データバス上のリセット動作後、各セルフID情報が、インターフェース装置のネットワーク内にある別のインターフェース装置から受信され、各セルフID情報は、セルフIDデータを有し、処理手段によって、結合ヘッダデータおよび結合IDデータを有する結合情報が、別のインターフェース装置から受信されたセルフID情報に基づいて形成され、書き込み手段によって、該結合情報が記憶装置に書き込まれるように構成されていることを特徴とするインタフェース装置とによって解決される。
本発明は、データバス上のリセット動作後にインターフェースノードによって受信されたセルフID情報項目に対する結合ヘッダデータおよび結合IDデータを有する結合情報を形成し、この結合情報をインターフェースノードの記憶装置に記憶するという思想に基づいている。こうすることにより、受信されたセルフID情報項目をコンパイルして、この目的のために必要な所要メモリと、該結合情報を関連のインターフェースノードのためのドライバプログラムによって逐次的に処理するために必要な計算能力とに関して最適化された結合情報を形成することができる。この場合最適化は、セルフIDデータに関して各セルフID情報項目に対して実行される。このようにして、関連のインターフェースノードのための記憶装置における所要メモリを低減することができる。結合情報を記憶装置に記憶することにより、関連のインターフェースノードのためのドライバプログラムに対し、可能な限り効率的に、結合情報の処理中にネットワークのその時点のインターフェースノード構成が通知される。
本発明の1つの有利な改善形態により、各セルフID情報に対する次のようなセルフIDデータが供給される。すなわち、第1のデータワードおよび第2のデータワードを有し、該第2のデータワードは該第1のデータワードの補数であり、該第2のデータワードはインターフェースノードのうち少なくとも1つにおいて、逐次的な動作モード中に(オンザフライで)処理されて第1のデータワードをエラー検査するために使用され、該第2のデータワードの検査中にエラーが発見されなかった場合、その都度該第1のデータワードが結合IDデータへ伝送されるように構成されたセルフIDデータが供給される。これによって、エラー検査のために使用される、第2のデータワードのための所要メモリを結合情報の記憶時に削減することができる。
インターフェースノードのためのドライバプログラムに対し、可能な限り、ネットワークに接続されたインターフェースノードの構成に関する結合情報の更新を、全く遅延せずに通知するため、本発明の1つの実施形態では、結合情報を記憶装置に書き込む処理が完了すると、結合情報の書き込み処理の完了に関する情報が、前記少なくとも1つのインターフェースノードのためのドライバプログラムへ伝送され、該結合情報が前記ドライバプログラムによる処理のために開放されるように構成されている。
2つまたはそれ以上のリセット動作が、データバス上でインターフェースノードの動作中に短時間に行われると、結合情報の形成および/または先行するリセット動作のための記憶装置への結合情報の書き込みが完了する前に、先行するリセット動作に後続する別のリセット動作と、それに関連するセルフID情報とが別のインターフェースノードによって受信されるという事態が発生するおそれがある。本発明の1つの改善形態では、結合情報の形成および/または記憶装置への結合情報の書き込みは、前記少なくとも1つのインターフェースノードがデータバス上の別のリセット動作に関する情報を、結合情報が形成される間、および/または結合情報が記憶装置に書き込まれる間に受信すると、終了されるように構成されている。このことにより、計算能力およびメモリが、逐次的なリセット動作の受信後に、もはや最新のものではない先行のリセット動作に関連する結合情報のために使用されることが阻止される。
必要とされる所要メモリを低減するため、本発明の1つの有利な発展形態では、当該結合情報が記憶装置に書き込まれる際、先行する結合情報が上書きされるように構成されている。この先行する結合情報は、当該結合情報の書き込み処理以前に少なくとも部分的に記憶装置に書き込まれた結合情報である。このようにして、逐次的なリセット動作に関する結合情報の書き込み中に、先行するリセット動作に関する結合情報が上書きされ、当該結合情報を記憶するために必要とされる所要メモリが最小になる。
これに相応して、インターフェース装置の独立請求項の発展形態の構成は、該方法に関する独立請求項の関連の構成に関連して言及されている特徴の利点を有する。
図2には、娯楽用電子装置を有するIEEE1394ネットワークの一例が示されている。参照番号10はカムコーダを示しており、参照番号11はDVDプレーヤを示している。参照番号12は衛星受信器を示しており、参照番号13はデジタルビデオレコーダを示している。このデジタルビデオレコーダは、図示されているケースではDVHSレコーダである。参照番号14はテレビジョンを示している。バスリセット処理後の自己識別データパケット伝送のシーケンスは、IEEE1394ネットワークによる標準規格として定められている。図示された構造では、バスはまずカムコーダ10に対して割り当てられ、その後DVDプレーヤ11に割り当てられる。その後、バスは衛星受信器12に割り当てられ、その後DVHSレコーダ13に割り当てられる。最後に、バスはテレビジョン14に割り当てられる。ノード識別番号NID0〜NID4を有する各自己識別データパケットの伝送のシーケンスもまた、図2に示されている。
図3には、図2に示されたネットワークの実施例に対する2つまたはそれ以上の逐次的なリセット処理が行われる様子が示されている。すべての自己識別データパケットが、順番に第2のリセット処理RESET1後に伝送されたにもかかわらず、DVHSレコーダのためのファームウェアが別のリセット処理RESET2を開始する。しかし、いわゆるサブアクション間隔にわたって待機した後は、これは標準的に実現される。というのも、娯楽用電子装置はルート装置として動作することができないからである。DVHS装置はこの実施例では、別のリセット処理が何の結果もなしに、すなわちリセット処理RESET N後に実行完了されるまで、前記権利を放棄しない。
図4には、2つまたはそれ以上の装置2が各インターフェースノード3を介してデータバス1に接続されているネットワークが概略的に示されている。この構成により、データパケットがデータバス1を介して送受信される。各インターフェースノード3はIEEE1394インターフェースノードの形態であり、このインターフェースノードによってとりわけ、装置2が接続/接続解除され、データバス1に接続された装置2間でデータパケットが交換される。インターフェース装置はハードウェア手段4と、該ハードウェア手段4の動作のためのソフトウェア手段5とを有する。ハードウェア手段4はとりわけ、データパケットをデータバス1を介して送受信するために使用される。ソフトウェア手段5はとりわけ、ハードウェア手段4の動作のためのドライバプログラムを有し、これによってインターフェースノード3の機能が供給される。ソフトウェア手段5は典型的には、IEEE1394ソフトウェアスタックから構成されている。このソフトウェアスタックは、データ通信のためのOSI/ISO参照モデルによる異なったレイヤのために構成されている。
それぞれ装置2にインストールされているアプリケーションソフトウェア6はインターフェースノード3により、データパケットをデータバス1を介して送受信するために使用される。
IEEE1394標準規格によるインターフェースの設計および構成に関する詳細は、当業者には既知であるため、ここでは詳細に説明されない。たとえば、IEEE1394インターフェースは、OSI/ISO参照モデルの2つの下位のレイヤのためのハードウェア手段を有している。これらは、ビット伝送層(物理層)および保護層(データリンク層)である。この標準規格では、これら2つの下位のレイヤ間においてDC分離が定められているので、通常は2つの別個のICがこのために、すなわち物理層ICおよびデータリンク層ICのために使用される。上位のレイヤは、ソフトウェア手段によって構成される。
図5には、図1に示されたネットワーク内の各インターフェースノード3の動作を説明するための概略図が示されている。リセット動作(バスリセット)がデータバス1上で行われると、データバス1に接続されたすべての装置2が、データバス1を介してセルフID情報を、該データバス1に接続された別の装置2へ送信する。データバス1上で行われるリセット動作は、とりわけ、装置2のうち1つがデータバス1から接続解除されるか、またはデータバス1に接続された場合に開始される。それぞれセルフID情報を送信する目的は、データバス1に接続されたすべてのインターフェースノード3に対して常に最新で、どのインターフェースノード3がデータバス1に接続されているかを通知することである。こうすることにより、データバス1に接続されたインターフェースノード3へデータパケットを送信し、これらから受信することができる。
図5には、ネットワークインターフェース3のブロック図が示されている。このネットワークインターフェース3には、上記の2つのIC、物理層IC20(略してPHY‐IC)およびリンク層25(略してLINK‐IC)が設けられている。本発明で重要な部分は、LINK‐IC25の中に含まれている。それゆえPHY‐IC20の構造は、以下の明細書で詳細に説明されない。このためには、市販のPHY‐ICが使用される。LINK‐IC25の構造は、テキサスインスツルメンツの番号TSB 12LV01Aを有するLINK‐ICの構造を基礎としている。したがってこの構造の開示に関しては、特にデータシート中の該ICの説明を参照する。LINK‐IC25は、ビット伝送層のためのインターフェース31(物理層インターフェース)を有する。このICも同様に、外部のアプリケーションプロセッサのためのインターフェース32を有する。さらに、このICは別のインターフェースを有しており、これはAVインターフェース33として示されている。このインターフェースを介して、オーディオデータおよびビデオデータがアプリケーション処理からICへ伝送される。内部メモリは参照番号30によって示されており、これは3つの部分に下位分類される。各部分はFIFOの形態である。これらの部分のうち2つは、データ送信のためのメモリとして使用され、1つの領域だけが、データパケットを受信するために使用される。したがって、送信ユニット34および受信ユニット35もLINK‐IC25に設けられている。サイクルカウンタ37も示されており、これは別個のユニットとして設けられている。サイクルカウンタ37のカウントはその都度、監視回路38によって監視され、送信すべきデータソースパケットに対するタイムマーカが形成される。さらに、検査回路39も設けられており、この検査回路39によってたとえば、バスパケットが受信された場合にCRCコードが評価されるか、バスパケットを送信すべき場合に関連のCRCコードが計算される。またこのIC全体には、構成/状態レジスタ36が設けられており、これによって、専用のプロセッサを使用せずに該ICを制御することができる。
セルフID情報データパケットは、インターフェースノード3において受信ユニット35によって受信される。その後、2つまたはそれ以上のセルフID情報項目は処理手段21によって処理される。その際には、各セルフID情報パケット内のセルフIDデータが組み合わされて、結合ヘッダデータおよび結合IDデータを有する結合データが、メモリ30の相応に確保された領域内に形成される。この場合、各セルフID情報パケット内のセルフIDデータには通常、ヘッダ部だけでなく、第1のデータワードおよび第2のデータワードも含まれている。これらのデータワードはそれぞれ4バイトを有する。第2データワードは第1データワードの補数であり、第1データワードのエラー検査のために使用される。セルフID情報パケットが処理手段21によって処理される間、セルフIDデータ中の各第2データワードが、逐次的な動作モード中に(オンザフライで)エラー検査するために使用される。第2データワードが検査ユニット39によって検査された際にエラーが発見されなかった場合、関連の第1データワードが、結合情報中の結合IDデータへ伝送される。
さらに、結合ヘッダデータが処理手段21によってコンパイルされる。その後、この結合ヘッダデータおよび結合IDデータは結合情報として、LINK‐IC25のための記憶装置30に書き込まれる。こうすることによって最終的には、結合ヘッダデータおよび結合IDデータを有する大きなパケットが形成される。結合ヘッダデータにはたとえば、該結合情報の有効範囲および長さに関する情報と、該結合ヘッダデータにセルフIDデータが後続するという情報とが含まれる(識別子)。
結合情報は、逐次的に形成されて記憶装置23に書き込まれるか、または少なくとも部分的に、時間的に並列的に形成されて記憶装置23に書き込まれる。結合情報は常に、各インターフェースノード3から受信され、かつデータバス1上で行われるリセット動作に関連するセルフID情報に対してコンパイルされる。結合情報の形成中および/または結合情報が記憶装置30に書き込まれる間に、別のリセット動作がインターフェースノード3から受信されると、当該結合情報を形成/書き込みするために実行されていた処理が終了される。その後、別のリセット動作後に受信されたセルフID情報が考慮されて、新たな結合情報が処理手段21によって供給される。結合情報を形成/書き込みするための現在の動作は、LINK‐IC25内の割り込み手段24によって終了される。結合情報項目が完全に形成され、完全に記憶装置30に記憶されると、指示手段26が自動的に電子的な終了情報を形成し、この終了情報はドライバプログラム5へ送信される。完全に記憶された結合情報は、次の処理のためにドライバプログラム5によって開放される。前記終了情報はたとえば、割り込みの形態で形成される。可能な処理中に、ドライバプログラム5は結合ヘッダデータを使用して、とりわけ、この結合ヘッダデータが有効な情報であることを検出する。
図5に示されているように、LINK‐IC25は送信ユニット34を有する。これを使用することにより、リセット動作がデータバス1上で行われた場合、インターフェースノード3からのセルフID情報がデータバス1を介して送信される。受信ユニット35、処理手段21、記憶装置30、割り込み手段24、指示手段26、送信ユニット34および検査ユニット39は、LINK‐IC25内にソフトウェアコンポーネントおよび/またはハードウェアコンポーネントによって具現化される。
図6には、記憶装置30のためのメモリ編成が概略的に示されている。ここでは、インターフェースノード3から受信されたセルフID情報が、図4に関連して説明されたように処理されて結合情報が形成され、その後記憶装置30に書き込まれる。図6に示されているように、記憶装置30は2つまたはそれ以上のアドレスを有する。結合情報は、アドレスxから開始して記憶される。結合情報は、4バイトを有する結合ヘッダデータ40から開始する。結合データ40には結合IDデータ41が後続し、この結合IDデータには、インターフェースノード3から受信されたセルフIDデータの第1データワードが含まれている。結合IDデータ41に含まれている各データワードは、関連のインターフェースノードがデータバス1上のリセット動作後に受信したセルフID情報パケットのうち1つと関連づけられている。図6に示されているように、同様に各セルフID情報を有する第2データワードを記憶するための規定が設けられていないので、メモリ空間は、図1に示された上記の公知メモリ編成と比較して削減される。
さらに、図6に示されているように、最近のリセット動作に関連する唯一の結合情報項目が、結合ヘッダデータおよび結合IDデータとともに記憶装置30(図1参照)に記憶される。このデータは処理手段21によってまとめられ、バスリセットが行われると、受信されたセルフID情報パケットの第1データワードがその都度、アドレスx+1から開始してメモリ30に書き込まれる。リセット段階が完了し、かつメモリ30内のアドレスに書き込まれるまで、結合ヘッダデータ情報は照合されない。結合ヘッダデータ情報は、これがセルフID情報データであるというステートメントだけでなく、セルフIDデータ情報を有する被照合パケットの長さに関するステートメントも含む。図1に示されたメモリ編成とは異なり、現在のリセット動作に関する情報のみが、記憶装置30において突き止められる。こうすることにより、記憶装置30における所要メモリがさらに低減され、パフォーマンスが向上される。
インターフェースノードの上記動作方法も、本方法を実施するためのインターフェース装置も、IEEE1394標準規格に関連して記載されている。しかし、この動作方法およびインターフェース装置は、IEEE1394と類似する構成を備えたインターフェース標準規格であれば、どの所望のインターフェース標準規格と関連しても使用することができる。このようにして、説明された利点を得ることができる。ユーザに関しては、コンピュータ、プリンタ、スキャナ、CDドライブ、ハードディスク等のどの所望の電気装置/電子装置に対しても、ビデオカメラまたはテレビジョン等のどの所望の家庭用電子装置に対しても、本動作方法およびインターフェース装置によってIEEE1394標準規格または類似の標準規格が改善される。
1 データバス
2 装置
3 インターフェースノード
4 ハードウェア手段
5 ソフトウェア手段
6 アプリケーションソフトウェア
20 物理層IC
21 処理手段
24 割り込み手段
30 記憶手段
31 ビット伝送層のためのインターフェース
32 外部のアプリケーションプロセッサのためのインターフェース
33 AVインターフェース
34 送信ユニット
35 受信ユニット
36 構成/状態レジスタ
37 サイクルカウンタ
38 監視回路
39 検査回路
40 結合ヘッダデータ
41 結合IDデータ
2 装置
3 インターフェースノード
4 ハードウェア手段
5 ソフトウェア手段
6 アプリケーションソフトウェア
20 物理層IC
21 処理手段
24 割り込み手段
30 記憶手段
31 ビット伝送層のためのインターフェース
32 外部のアプリケーションプロセッサのためのインターフェース
33 AVインターフェース
34 送信ユニット
35 受信ユニット
36 構成/状態レジスタ
37 サイクルカウンタ
38 監視回路
39 検査回路
40 結合ヘッダデータ
41 結合IDデータ
Claims (9)
- インターフェースノード(3)のネットワークの動作方法において、
前記インターフェースノード(3)は、たとえばIEEE1394インタフェースノードであり、
該ネットワークでは、インターフェースノード(3)はデータバス(1)を介して接続されており、
前記インターフェースノード(3)のうち少なくとも1つは、データバス(1)上におけるリセット動作後、その都度、別のインターフェースノード(3)からセルフID情報を受信し、
各セルフID情報項目は、セルフIDデータを有している形式の方法において、
別のインターフェースノード(3)によって受信されたセルフID情報に対して、インターフェースノード(3)のうち少なくとも1つにおいて、結合ヘッダデータおよび結合IDデータを有する結合情報を形成して、該少なくとも1つのインターフェースノード(3)内の記憶装置(23)に記憶することを特徴とする方法。 - 各セルフID情報に対するセルフIDデータは、第1のデータワードおよび第2のデータワードを有し、
該第2のデータワードは、該第1のデータワードの補数であり、
該第2のデータワードをインターフェースノード(3)のうち少なくとも1つにおいて、現在の動作モード時に処理し、該第1のデータワードをエラー検査するため、該第2のデータワードを使用し、
該第2のデータワードの検査時にエラーが発見されなかった場合、該第1のデータワードをその都度、結合IDデータへ伝送し、結合情報を形成する、請求項1記載の方法。 - 該結合情報を記憶装置(23)に書き込む処理を完了させた後、該結合情報を書き込む処理の完了に関する情報を、該少なくとも1つのインターフェースノード(3)のためのドライバプログラム(5)へ伝送して、該ドライバプログラム(5)による処理のために、該結合情報を開放する、請求項1または2記載の方法。
- 該少なくとも1つのインターフェースノード(3)が、データバス(1)上の別のリセット動作に関する情報を、結合情報が形成される間および/または結合情報が記憶装置(30)へ書き込まれる間に受信した場合、結合情報の形成および/または記憶装置(30)への結合情報の書き込みを終了させる、請求項1から3までのいずれか1項記載の方法。
- 結合情報を記憶装置(30)に書き込む際、先行する結合情報を上書きし、
該先行する結合情報は、当該結合情報を書き込む処理以前に少なくとも部分的に記憶装置(30)に書き込まれた結合情報である、請求項1から4までのいずれか1項記載の方法。 - インターフェース装置(3)であって、
該インターフェース装置(3)はたとえば、IEEE1394インターフェースであり、
該インターフェース装置(3)は、データバス(1)に接続されている形式のものにおいて、
送信手段(34)と、受信手段(35)と、処理手段(21)と、書き込み手段とが設けられており、
前記送信手段(34)はセルフID情報を、インターフェース装置のネットワーク内にある別のインターフェース装置へ送信し、
前記受信手段(35)は、データバス(1)上のリセット動作後、各セルフID情報を、インターフェース装置のネットワーク内にある別のインターフェース装置から受信し、
各セルフID情報は、セルフIDデータを有し、
前記処理手段(21)は、結合ヘッダデータおよび結合IDデータを有する結合情報を、別のインターフェース装置から受信されたセルフID情報に基づいて形成し、
前記書き込み手段は、該結合情報を記憶装置(30)に書き込むように構成されていることを特徴とするインタフェース装置。 - 各セルフID情報内のセルフIDデータは、第1のデータワードおよび第2のデータワードを有し、
該第2のデータワードは、該第1のデータワードの補数であり、
前記処理手段(21)には関連の検査手段(39)が設けられており、
前記検査手段(39)は逐次的な動作モード時に、該第1のデータワードをエラー検査するために使用される、請求項6記載のインターフェース装置。 - 指示手段(25)が設けられており、
該指示手段(25)は、結合情報を記憶装置(30)に書き込む処理が完了した後、終了情報を形成してドライバプログラム(5)へ伝送するために使用され、ドライバプログラム(5)による処理のために該結合情報が開放されるように構成されている、請求項6または7記載のインターフェース装置。 - 割り込み手段(24)が設けられており、
前記割り込み手段(24)は、データバス(1)上の別のリセット動作に関する情報が、処理手段(21)による当該結合情報の形成中に受信された場合、結合情報の形成および/または記憶装置(30)への結合情報の書き込みに対して割り込むために使用される、請求項6から8までのいずれか1項記載のインターフェース装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10302363A DE10302363A1 (de) | 2003-01-22 | 2003-01-22 | Verfahren zum Betreiben eines Netzwerks von Schnittstellenknoten und Schnittstelleneinrichtung |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004229301A true JP2004229301A (ja) | 2004-08-12 |
Family
ID=32520063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004014772A Withdrawn JP2004229301A (ja) | 2003-01-22 | 2004-01-22 | インターフェースノードのネットワークの動作方法、およびインターフェース装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20040177185A1 (ja) |
EP (1) | EP1441286A1 (ja) |
JP (1) | JP2004229301A (ja) |
KR (1) | KR20040067936A (ja) |
CN (1) | CN1518293A (ja) |
DE (1) | DE10302363A1 (ja) |
MX (1) | MXPA04000605A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100567309B1 (ko) * | 2004-06-15 | 2006-04-04 | 삼성전자주식회사 | 데이터 헤더 오류 체크를 통한 버스 사용 효율 향상 방법 |
US20070038787A1 (en) * | 2005-03-30 | 2007-02-15 | Logitech Europe S.A. | Interface device and method for networking legacy consumer electronics devices |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6519268B1 (en) * | 1996-03-07 | 2003-02-11 | Sony Corporation | Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure |
US5883621A (en) * | 1996-06-21 | 1999-03-16 | Sony Corporation | Device control with topology map in a digital network |
US6219697B1 (en) * | 1997-05-02 | 2001-04-17 | 3Com Corporation | Method and apparatus for operating the internet protocol over a high-speed serial bus |
US6038625A (en) * | 1998-01-06 | 2000-03-14 | Sony Corporation Of Japan | Method and system for providing a device identification mechanism within a consumer audio/video network |
US6366964B1 (en) * | 1998-10-22 | 2002-04-02 | Sony Corporation | Method of and apparatus for dynamically enumerating objects representing devices within an IEEE 1394 serial bus networking |
JP3494042B2 (ja) * | 1998-10-27 | 2004-02-03 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
JP3543647B2 (ja) * | 1998-10-27 | 2004-07-14 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
JP3539287B2 (ja) * | 1999-07-15 | 2004-07-07 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
JP3721502B2 (ja) * | 2000-06-12 | 2005-11-30 | 沖電気工業株式会社 | シリアルバスデータ転送制御装置 |
DE10062545A1 (de) * | 2000-12-15 | 2002-06-20 | Bosch Gmbh Robert | Verfahren zur Überprüfung eines Netzwerkes und Netzwerk hierzu |
EP1255377A1 (en) * | 2001-05-02 | 2002-11-06 | Deutsche Thomson-Brandt Gmbh | Interface circuit |
-
2003
- 2003-01-22 DE DE10302363A patent/DE10302363A1/de not_active Withdrawn
- 2003-11-10 EP EP03300207A patent/EP1441286A1/en not_active Withdrawn
-
2004
- 2004-01-12 CN CNA2004100020209A patent/CN1518293A/zh active Pending
- 2004-01-16 KR KR1020040003368A patent/KR20040067936A/ko not_active Application Discontinuation
- 2004-01-20 US US10/761,529 patent/US20040177185A1/en not_active Abandoned
- 2004-01-20 MX MXPA04000605A patent/MXPA04000605A/es unknown
- 2004-01-22 JP JP2004014772A patent/JP2004229301A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20040177185A1 (en) | 2004-09-09 |
KR20040067936A (ko) | 2004-07-30 |
EP1441286A1 (en) | 2004-07-28 |
CN1518293A (zh) | 2004-08-04 |
MXPA04000605A (es) | 2005-02-17 |
DE10302363A1 (de) | 2004-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6964006B2 (en) | Network error display apparatus and error detection display method | |
KR100405250B1 (ko) | 데이터 전송 제어 장치 및 전자 기기 | |
JP2003198550A (ja) | 通信装置及び通信方法 | |
US6823408B2 (en) | Electronic equipment, and method for controlling state of physical layer circuit therefor | |
JP3599048B2 (ja) | データ転送制御システム、電子機器、プログラム及びデータ転送制御方法 | |
US20020004711A1 (en) | Control device and control method | |
EP1120936B1 (en) | Data transfer control device and electronic apparatus | |
EP1033658B1 (en) | Communication apparatus with means for allocating alternate designation information to each function unit, and communication system with two such communication apparatus | |
US6457072B1 (en) | System and method for effectively performing physical direct memory access operations | |
JP2004229301A (ja) | インターフェースノードのネットワークの動作方法、およびインターフェース装置 | |
TW511351B (en) | Data transmission controller and electronic machine | |
US20010028656A1 (en) | Information signal processing apparatus and method | |
JPH1117710A (ja) | シリアルインタフェース回路 | |
JP4546960B2 (ja) | 分散された複数の局のネットワークのためのネットワーク加入者局及び該ネットワーク加入者局を操作するための方法 | |
US20020067741A1 (en) | Information control method, information processing apparatus, and information control system | |
JP3610982B2 (ja) | データ転送制御装置及び電子機器 | |
JP3598922B2 (ja) | データ転送制御装置、情報記憶媒体及び電子機器 | |
JP2006324869A (ja) | ネットワークシステムにおける通信処理方法および通信機器 | |
JP2002217999A (ja) | 通信装置、通信システム、制御方法、及び記憶媒体 | |
JP2004118704A (ja) | インターフェイス装置およびインターフェイス装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070122 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070509 |