JP2004222298A - トランシーバ - Google Patents

Abstract

【課題】ホストが、ＥＥＰＲＯＭへの直接接続をすることなく、かつ高速でＥＥＰＲＯＭをアクセスできるトランシーバを提供する
【解決手段】トランシーバ（１２０）は、コントローラ（１２６）と、第１の情報を含む第１のメモリ（１４６）と、ホスト（１１０）によるアクセスが可能な第２のメモリ（１３４）とを具備し、前記コントローラが前記第１の情報を前記第１のメモリから前記第２のメモリへコピーするように構成されている。
【選択図】図１

Description

本発明は一般に光学トランシーバに関するものであり、特にトランシーバにおけるＥＥＰＲＯＭエミュレーションに関する。

製造者、又はその他の組織が協力して電子デバイス等についての様々なデバイス標準を作ることがある。これらの標準は、１つのデバイスに対して広い範囲の設計基準を設定する場合がある。基準は物理的、機械的、及び／又は電気的仕様を含む。デバイスをある標準に適合、又は準拠させるには、一般に全ての物理的、機械的、及び／又は電気的規格の要求にデバイスを合致させるものである。

電子記憶装置産業における標準を設定する為に構成された組織の１つに、Ｓｍａｌｌ Ｆｏｒｍ Ｆａｃｔｏｒ（ＳＦＦ）委員会がある。ＳＦＦ委員会のホームページはｈｔｔｐ：／／ｗｗｗ．ｓｆｆｃｏｍｍｉｔｔｅｅ．ｃｏｍ．である。この委員会が設けた標準規格の一群にＳｍａｌｌ ｆｏｒｍ ｆａｃｔｏｒ ｐｌｕｇｇａｂｌｅ（ＳＦＰ）トランシーバが含まれる。これらの標準には、Ｓｍａｌｌ Ｆｏｒｍ Ｆａｃｔｏｒ Ｐｌｕｇｇａｂｌｅ Ｔｒａｎｓｃｅｉｖｅｒ ＭｕｌｔｉＳｏｕｒｃｅ Ａｇｒｅｅｍｅｎｔ（ＳＦＰ ＭＳＡ）、ＳＦＰ（Ｓｍａｌｌ Ｆｏｒｍ Ｆａｃｔｏｒ Ｐｌｕｇｇａｂｌｅ）トランシーバ用ＳＦＦ−８０７４ｉ仕様、そして光学トランシーバ用ディジタル診断監視インターフェイス用のＳＦＦ−８４７２仕様が含まれる。

これらのＳＦＰ標準に準拠して製造されたトランシーバには、トランシーバに結合するホストによるアクセスが可能なＥＥＰＲＯＭが含まれる。特に、ＳＦＰ標準はホストによるアクセス方法及びＥＥＰＲＯＭ中の情報の更新方法と共に、ＥＥＰＲＯＭ中に格納される情報の種類と量を指定するものである。トランシーバはホストに対してＥＥＰＲＯＭへの直接接続を提供することは出来るが、しかし他の設計目的及び制約によりこのような直接接続が好ましくない、或いは非現実的である場合がある。特に、トランシーバがファームウエア又は他のソフトウエアで作動するコントローラを含んでいる場合、ＥＥＰＲＯＭとホストとの間の直接接続は好ましくない場合がある。このようなトランシーバにおいては、ホストによるＥＥＰＲＯＭアクセスは、ハードウエアコントローラを含むトランシーバよりも大幅に長い時間がかかってしまう。

したがって、ホストが、ＥＥＰＲＯＭへの直接接続をすることなく、かつ高速でＥＥＰＲＯＭをアクセスできるトランシーバを提供することが本発明の目的である。

本発明は、コントローラ、第１の情報を含む第１のメモリ、そしてホストによるアクセスが可能な第２のメモリを含むトランシーバを提供するものである。コントローラは、第１のメモリからの第１の情報を第２のメモリへコピーするように構成されている。

以下の実施例の詳細説明においては、本願の一部を構成する添付図を参照するが、これらは本発明を実施することが可能な特定の実施例を説明する目的で示したものである。言うまでもなく、本発明の範囲から離れることなく他の実施例を使用したり、構造的、又は論理的変更を加えたりすることが可能である。従って以下の詳細説明は限定的なものではなく、本発明の範囲は請求項により定義されるものである。

外部ホストに対してＥＥＰＲＯＭをエミュレーションするように構成されたトランシーバについて以下に説明する。トランシーバは外部ホストからＥＥＰＲＯＭをアクセスするように設定されたトランザクションを受信するように構成されている。トランシーバはＥＥＰＲＯＭ中に格納された情報のコピーを記憶するように構成されたキャッシュを含んでいる。ホストからのＥＥＰＲＯＭ読み出しトランザクションに応答した場合、情報はキャッシュからホストへ提供される。ＥＥＰＲＯＭ書き込みトランザクションに応答した場合、情報はホストから受信され、キャッシュ中に記憶される。情報はＥＥＰＲＯＭ中にも記憶される。トランシーバ内部部品からのＥＥＰＲＯＭ内部更新に応答した場合、更新に関連する情報はＥＥＰＲＯＭ及びキャッシュの両方に記憶される。

図１はホスト１１０に対してＥＥＰＲＯＭをエミュレートするように構成されたトランシーバ１２０を含むシステム１００の一実施例を示すブロック図である。図１に示されるように、ホスト１１０はトランシーバ１２０に結合している。トランシーバ１２０は送信機１２２、受信機１２４、コントローラ１２６及び光インターフェイス１２８を含む。送信機１２２はレーザ１３０、キャッシュ１３４、インターフェイス１３６及びＤＡ変換器（ＤＡＣ）１３８を含む。受信機１２４はＡＤ変換器（ＡＤＣ）１４０を含む。コントローラ１２６はファームウエア１４２、メモリ１４４及びＥＥＰＲＯＭ１４６を含む。

ホスト１１０はトランシーバ１２０と共に作動するように構成されたいずれの有線又は無線デバイスであっても良い。ホスト１１０はトランシーバ１２０の外部にある。このようなデバイスの例としては、テストシステム、サーバーコンピュータシステム、パーソナルコンピュータシステム、ラップトップコンピュータシステム、ハンドヘルドコンピュータシステム、パーソナルディジタルアシスタント、及び形態電話が含まれる。

トランシーバ１２０は、下記に更に詳細に説明するように、電気信号を送受信することによりホスト１１０と通信を行うように構成された光トランシーバを含む。トランシーバ１２０はまた、光インターフェイス１２８を使って光信号の送受信を行うことにより他のデバイス（図示せず）とも通信を行う。光インターフェイス１２８は光ファイバチャネルインターフェイス、或いは他の種類の光インターフェイスであっても良い。

一実施例においては、トランシーバ１２０はＳｍａｌｌ Ｆｏｒｍ Ｆａｃｔｏｒ Ｐｌｕｇｇａｂｌｅ Ｔｒａｎｓｃｅｉｖｅｒ ＭｕｌｔｉＳｏｕｒｃｅ Ａｇｒｅｅｍｅｎｔ（ＳＦＰ ＭＳＡ）、ＳＦＰ（Ｓｍａｌｌ Ｆｏｒｍ Ｆａｃｔｏｒ Ｐｌｕｇｇａｂｌｅ）トランシーバ用ＳＦＦ−８０７４ｉ仕様、そして光学トランシーバ用ディジタル診断監視インターフェイス用のＳＦＦ−８４７２仕様に準拠したものである。ＳＦＰ ＭＳＡ、ＳＦＦ−８０７４ｉ仕様、及びＳＦＦ−８４７２仕様は、ｈｔｔｐ：／／ｗｗｗ．ｓｆｆｃｏｍｍｉｔｔｅｅ．ｃｏｍ 又はｆｔｐ：／／ｆｔｐ．ｓｅａｇａｔｅ．ｃｏｍ／ｓｆｆ／で見ることが出来る。他の実施例においては、トランシーバ１２０は他の使用に準拠したものであっても良い。

作動あたっては、送信機１２２は接続１５２を使ってホスト１１０からディジタル出力信号を受信するように構成された光学送信機を含んでいる。ＤＡＣ１３８はディジタル出力信号をアナログ出力信号へ変換し、このアナログ出力信号をレーザ１３０へ供給する。ディジタル出力信号及びアナログ出力信号は電気信号を備える。レーザ１３０はアナログ出力信号に応答して光出力信号を生成し、接続１５４を使ってこの光出力信号を光インターフェイス１２８へ供給する。

受信機１２４は接続１５６を使って光インターフェイス１２８から光入力信号を受信するように構成された光学受信機を含んでいる。ＡＤＣ１４０は光入力信号を、アナログ入力信号からディジタル入力信号へ変換し、接続１５８を通じてこのディジタル入力信号をホスト１１０へ供給する。ディジタル出力信号及びアナログ出力信号は電気信号を備える。

トランシーバ１２０はまた、電気接続１６０を通じてホスト１１０とも通信を行う。特に、トランシーバ１２０は接続１６０を通じて制御信号をホスト１１０から受信する。更にトランシーバ１２０は接続１６０を使って情報をホスト１１０へ供給する。図１の実施例においては、電気接続１６０はホスト１１０を送信機１２２へ結合するものであり、シリアル接続でもパラレル接続でも適切に選択して良い。好適な接続の１つとしてはＩ２Ｃ接続があげられるが、これはＰｈｉｌｉｐｓ Ｓｅｍｉｃｏｎｄｕｃｃｔｏｒｓ社から入手可能なＩ２Ｃバス仕様が提供するものである。接続１６０がＩ２Ｃ接続である場合の実施例においては、インターフェイス１３６はＩ２Ｃバスインターフェイスである。更に接続１６０及びインターフェイス１３６は、ＡＴＭＥＬ ＡＴ２４Ｃ０１Ａ／０２／０４データシート（ｈｔｔｐ：／／ｗｗｗ．ａｔｍｅｌ．ｃｏｍ／ａｔｍｅｌ／ａｃｒｏｂａｔ／ｄｏｃ０１８０．ｐｄｆ参照）が提供するようなＡＴＭＥＬ ＡＴ２４Ｃ０１Ａ／０２／０４系の部品用に定義された２線シリアルＣＭＯＳ ＥＥＰＲＯＭプロトコルに準拠したものであっても良い。

インターフェイス１３６はハードウエア、或いはハードウエアとソフトウエア要素の組み合わせを含むものであっても良い。キャッシュ１３４は、情報を記憶するように構成された揮発性または不揮発性メモリとすることが出来る。図１の一実施例においては、キャッシュ１３４はＳＲＡＭを含む。

コントローラ１２６は制御信号を提供し、そして接続１６４を使って送信機１２２及び受信機１２４からフィードバック信号を受信する。接続１６４はいずれの好適なシリアル又はパラレル接続であっても良い。好適な接続の１つとして、Ｐｈｉｌｉｐｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ社から出されたＩ２Ｃバス仕様の提供するＩ２Ｃ接続があげられる。接続１６４をＩ２Ｃ接続とした実施例においては、コントローラ１２６がマスタとして動作し、送信機１２２及び受信機１２４がスレーブとして動作する。

コントローラ１２６は、制御信号の生成、そしてフィードバック信号の受信及び処理を生じさせる為にコントローラ１２６による実行が可能なファームウエア１４２を含んでいる。メモリ１４４は、レジスタ、フラッシュメモリ、或いはＲＡＭを含む揮発性及び不揮発性記憶装置のどのタイプのものであっても、或いはそれらの組み合わせであっても良い。他の実施例においては、コントローラ１２６は本願に記載した機能を実行する上で、他のハードウエア及び／又はファームウエア又はソフトウエアの組み合わせを使ったものでも良い。

図１の実施例においては、ＥＥＰＲＯＭ１４６はＥＥＰＲＯＭメモリを含む。他の実施例においては、ＥＥＰＲＯＭ１４６は他種の不揮発性メモリであっても良い。

図１の実施例においては、ＥＥＰＲＯＭ１４６はコントローラ１２６の一部として含まれている。他の実施例においては、ＥＥＰＲＯＭ１４６はコントローラ１２６からは離れて位置して（即ち、コントローラに含まれていなくて）おり、かつ／又、他の実施例におけるトランシーバ１２０の他の部品に含まれていても良い。ＥＥＰＲＯＭ１４６をコントローラ１２６から分離した場合の実施例においては、ＥＥＰＲＯＭ１４６は上述したＡＴＭＥＬ ＡＴ２４Ｃ０１Ａ／０２／０４データシートに記載されたＡＴＭＥＬ ＡＴ２４Ｃ０１Ａ／０２／０４系部品のＥＥＰＲＯＭとすることが出来る。

ＥＥＰＲＯＭ１４６に記憶可能な情報は、上述したＳＦＰ ＭＳＡ、ＳＦＦ−８０７４ｉ仕様、及びＳＦＦ−８４７２仕様に記載されている。図２及び図３はこの情報の概要を示すものである。

図２は、第１のメモリマップ２００の一実施例を説明する表である。メモリマップ２００はＥＥＰＲＯＭ１４６中に記憶されており、デバイスアドレスＡ０ｈを使ってホスト１１０がアクセスするものである。メモリマップ２００は２５６バイトの情報を含んでおり、バイト０〜バイト９５はブロック２０２に示されるようにＳＦＰ ＭＳＡの定義するシリアル識別（ＩＤ）情報用であり、バイト９６〜バイト１２７はブロック２０４に示されるように業者別情報用であり、そしてバイト１２８〜バイト２５５はブロック２０６に示されるようにＳＦＰ ＭＳＡにより留保されている。

図３は第２のメモリマップ３００の一実施例を示す表である。メモリマップ３００はＥＥＰＲＯＭ１４６中に記憶されており、デバイスアドレスＡ２ｈを使ってホスト１１０がアクセスするものである。メモリマップ３００は２５６バイトの情報を含んでおり、バイト０〜バイト５５はブロック３０２に示されるようにアラーム及び警告閾値情報用であり、バイト５６〜バイト９５はブロック３０４に示されるように校正定数用であり、バイト９６〜バイト１１９はブロック３０６に示されるようにリアルタイム診断インターフェイス情報用であり、バイト１２０〜バイト１２７はブロック３０８に示されるように業者別情報用であり、バイト１２８〜バイト２４７はブロック３１０に示されるようにユーザー書き込み可能ＥＥＰＲＯＭ領域用であり、そしてバイト２４８〜バイト２５５はブロック３１２に示されるように業者別情報用である。

図２及び図３に示したメモリマップ２００及び３００各々についての更なる詳細は、上述したＳＦＰ ＭＳＡ、ＳＦＦ−８０７４ｉ仕様、及びＳＦＦ−８４７２仕様に記載されている。他の実施例においては、トランシーバ１２０は図２及び図３に示したものとは別のメモリマップを記憶してもよい。

ＳＦＰ ＭＳＡ、ＳＦＦ−８０７４ｉ仕様、及びＳＦＦ−８４７２仕様に記載されているように、トランシーバ１２０は、ＥＥＰＲＯＭ１４６から情報を読み出す能力及び情報を書き込む能力をホスト１１０に提供するように構成されている。トランシーバ１２０はコントローラ１２６、インターフェイス１３６、ＥＥＰＲＯＭ１４６及びキャッシュ１３４を使ってこれらの機能を発揮する。特に、コントローラ１２６は電源投入時、又はリセット時にＥＥＰＲＯＭから情報がキャッシュ１３４へコピーようににする。ホスト１１０からの読み出しトランザクションに呼応して、インターフェイス１３６は接続１６１を使ってキャッシュ１３４からホスト１１０へ該読み出しトランザクションに関係する情報を提供する。ホスト１１０からＥＥＰＲＯＭ１４６への書き込みトランザクションに呼応して、インターフェイス１３６は接続１６１を使って書き込みトランザクションに関係する情報がキャッシュ１３４へ記憶されるようにする。インターフェイス１３６は更に、接続１６２を使ってコントローラ１２６へ信号（割り込み信号又はコントローラ１２６がポーリングするフラグ等）を提供することによりＥＥＰＲＯＭ１４６中に情報が記憶されるようにもする。インターフェイス１３６からの信号に応答して、コントローラ１２６はキャッシュ１３４から情報を受信し、これをＥＥＰＲＯＭ１４６中に記憶する。コントローラ１２６は更に、トランシーバ１２０の内部部品により生成されたＥＥＰＲＯＭ１４６への更新がキャッシュ１３４へコピーされることになるようにもする。コントローラ１２６、インターフェイス１３６、ＥＥＰＲＯＭ１４６及びキャッシュ１３４の動作の更なる詳細について、図４〜図９を参照しつつ以下に説明する。

図４はトランシーバにおいてＥＥＰＲＯＭエミュレーションを行うための方法の一実施例を説明するフローチャートである。図４の方法の実施例を、図１を参照しつつ説明する。図４においては、ブロック４０２に示されるようにトランシーバ１２０に電源が投入される（即ち、トランシーバ１２０が起動される）。電源投入に呼応して、トランシーバ１２０はブロック４０４に示したようにＥＥＰＲＯＭ１４６からキャッシュ１３４へ情報がコピーされるように動作する。図１の実施例においては、コントローラ１２６は情報がＥＥＰＲＯＭ１４６からキャッシュ１３４へコピーされるように動作するものである。他の実施例においては、トランシーバ１２０の他の部品がこの機能を発生させるようにしても良い。

ブロック４０６に示すように、ＥＥＰＲＯＭ１４６への内部書き込みが受信されたかどうかが判定される。内部書き込みとは、ＥＥＰＲＯＭ１４６への情報記憶を生じるように構成されたトランシーバ１２０部品（例えば送信機１２２又は受信機１２４）から受信されたいずれのタイプのトランザクションであっても良い。ＥＥＰＲＯＭへの内部書き込みが受信されていた場合、ブロック４０８に示すように書き込みトランザクションに関係する情報がＥＥＰＲＯＭ１４６へ記憶される。この情報は更に、ブロック４１０に示すようにキャッシュ１３４にも記憶される。ブロック４０８及びブロック４１０に示した機能はどのような順序で実行されても良いが、図１の実施例においては、ブロック４０８の機能がブロック４１０の機能の前に実行され得るようになっている。ＥＥＰＲＯＭへの内部書き込みが受信されていない場合、方法はブロック４１２へ続く。

ブロック４１２においては、ＥＥＰＲＯＭへの外部書き込みが受信されたかどうかが判定される。外部書き込みとは、ＥＥＰＲＯＭ１４６への情報記憶が生じるように構成された、ホスト１１０等の外部ホストから受信されたいずれのタイプのトランザクションであっても良い。ＥＥＰＲＯＭへの外部書き込みが受信されていた場合、ブロック４１４に示されるように書き込みトランザクションに関わる情報がキャッシュ１３４へ記憶される。ブロック４１６に示したように、情報はＥＥＰＲＯＭ１４６へ記憶される。ブロック４１４及びブロック４１６に示した機能はどのような順序で実行されても良いものであるが、図１の実施例においては、ブロック４１４の機能がブロック４１６の機能の前に実行され得るようになっている。ＥＥＰＲＯＭへの外部書き込みが受信されなかった場合、方法はブロック４１８へ続く。

ブロック４１８においては、ＥＥＰＲＯＭからの外部読み出しが受信されたかどうかが判定される。外部読み出しとは、ＥＥＰＲＯＭ１４６からの情報の読み出しを生じるように構成された、ホスト１１０等の外部ホストから受信されたいかなるタイプのトランザクションであっても良い。ＥＥＰＲＯＭからの外部読み出しが受信されていた場合、読み出しトランザクションに関連する情報がキャッシュ１３４からからホスト１１０へ提供される。ＥＥＰＲＯＭからの外部読み出しが受信されなかった場合、方法はブロック４０６の機能を繰り返し実行する。

方法はブロック４０６の機能を繰り返すことで継続する。

図５及び図６は、それぞれにＥＥＰＲＯＭ１４６からの読み出し及び書き込み時に生じるホスト１１０の動作を説明するものである。

図５は、トランシーバのＥＥＰＲＯＭからの情報を外部ホストにより受信する為の方法の一実施例を説明するフローチャートである。図５の方法の実施例を、図１を参照しつつ説明する。図５においては、ブロック５０２に示されるように、ホスト１１０はＥＥＰＲＯＭ１４６からトランシーバ１２０へ読み出しを行うように構成されたトランザクションを提供する。ブロック５０４に示したように、ホスト１１０はトランシーバ１２０からの読み出しトランザクションに関連する情報を受信する。先に図４の説明でも述べたように、情報はキャッシュ１３４からホスト１１０へ提供される。

図６はトランシーバのＥＥＰＲＯＭへ情報を提供する為の方法の実施例を説明するフローチャートである。図６の方法の実施例を、図１を参照しつつ説明する。図６においては、ブロック６０２に示したように、ホスト１１０はＥＥＰＲＯＭ１４６中の情報をトランシーバ１２０へ記憶するように構成されたトランザクションを提供する。ホスト１１０はブロック６０４に示したようにトランシーバ１２０から書き込みトランザクションの確認を受信する。ブロック６０４の機能は、特定の実施例においては省略することも出来る。先に図４の説明において述べたように、トランシーバ１２０はＥＥＰＲＯＭ１４６中への情報の記憶に加えてキャッシュ１３４中にも情報を記憶する。

図７は、ＥＥＰＲＯＭへ内部情報を書き込む為の方法の一実施例を説明するフローチャートである。図７の方法の実施例を、図１を参照しつつ説明する。図７においては、ブロック７０２に示されるように、コントローラ１２６がトランシーバ１２０の部品からトランザクションを受信したかどうかが判定される。コントローラ１２６がトランシーバ１２０の部品からトランザクションを受信していない場合、該方法はその後ブロック７０２の機能を繰り返し実行する。コントローラ１２６がトランシーバ１２０の部品からトランザクションを受信していた場合、ブロック７０４に示したように、そのトランザクションがＥＥＰＲＯＭ１４６への書き込みであるかどうかが判定される。トランザクションがＥＥＰＲＯＭ１４６への書き込みではない場合、ブロック７０６に示したように、コントローラ１２６がそのトランザクションの要求に応じて対応する。

トランザクションがＥＥＰＲＯＭ１４６への書き込みであった場合（情報をＥＥＰＲＯＭ１４６へ記憶するように構成されたトランザクションの場合）、ブロック７０８に示したように、コントローラ１２６はその部品からのトランザクションに関連する情報を受信する。コントローラ１２６はブロック７１０に示したように情報をＥＥＰＲＯＭ１４６へ記憶する。コントローラ１２６は更に、ブロック７１２に示したようにキャッシュ１３４にもその情報を記憶する。

図８は、ＥＥＰＲＯＭへ外部情報を書き込む為の方法の一実施例を説明するフローチャートである。図８の方法の実施例を、図１を参照しつつ説明する。図８においては、ブロック８０２に示したように、コントローラ１２６がホスト１１０からトランザクションを受信したかどうかが判定される。図９を参照しつつ後述するように、トランザクションはコントローラ１２６により受信される前にインターフェイス１３６により取り扱われるようになっていても良い。特に、コントローラ１２６は、インターフェイス１３６からの信号を検出することにより、ホスト１１０からのトランザクションを受信したことを判定することが出来る。この信号は、割り込み信号、コントローラ１２６がポーリングする、インターフェイス１３６が設定したフラグ、或いは他のいずれの好適な信号であっても良い。コントローラ１２６がホスト１１０からトランザクションを受信していない場合、方法はその後ブロック８０２の機能を繰り返し実行する。

コントローラ１２６がホスト１１０からトランザクションを受信していた場合、ブロック８０４において、そのトランザクションがＥＥＰＲＯＭ１４６への書き込みであるかどうかが判定される。トランザクションがＥＥＰＲＯＭ１４６への書き込みではなかった場合、ブロック８０６に示したように、そのトランザクションに応じてコントローラ１２６が対応する。トランザクションがＥＥＰＲＯＭ１４６への書き込みであった場合、コントローラ１２６はブロック８０８に示したように、キャッシュ１３４からそのトランザクションに関連する情報を受信する。次いでコントローラ１２６はブロック８１０に示したように、その情報をＥＥＰＲＯＭ１４６中に記憶する。この情報の記憶に呼応してコントローラ１２６がインターフェイス１３６及び／又はホスト１１０へ確認信号を提供するようになっていても良い。

図９はホストからのＥＥＰＲＯＭトランザクションを処理する為の方法の一実施例を説明するフローチャートである。図９の方法の実施例を、図１を参照しつつ説明する。図９においては、ブロック９０２に示すように、インターフェイス１３６がホスト１１０からのＥＥＰＲＯＭアクセスを受信したかどうかが判定される。ＥＥＰＲＯＭアクセスとは、ＥＥＰＲＯＭ１４６から情報を読み出す、あるいはＥＥＰＲＯＭ１４６へ情報を記憶するように構成されたいずれのトランザクションであっても良い。インターフェイス１３６がＥＥＰＲＯＭアクセスをホスト１１０から受信していない場合、その後ブロック９０２の機能が繰り返される。

インターフェイス１３６がホスト１１０からＥＥＰＲＯＭアクセスを受信していた場合、ブロック９０４に示されるように、そのアクセスがＥＥＰＲＯＭ１４６への書き込みを行うように構成されたトランザクションであるかどうかが判定される。その要求がＥＥＰＲＯＭ１４６へ書き込みを実施するように構成されたトランザクションではない場合、そのアクセスはＥＥＰＲＯＭ１４６からの読み出しを実施するように構成されたトランザクションということであり、ブロック９０６に示したように、インターフェイスはそのアクセスに関係する情報がキャッシュ１３４からホスト１１０へ提供されることになるように動作する。

その要求がＥＥＰＲＯＭ１４６へ書き込みを実施するように構成されたトランザクションであった場合、ブロック９０８に示したように、インターフェイス１３６はホスト１１０からのアクセスに関連する情報を受信する。ブロック９１０に示したように、インターフェイス１３６はその情報をキャッシュ１３４中に記憶する。ブロック９１２においては、図８に関する説明で上述したようにインターフェイス１３６は信号をコントローラ１２６へ提供する。コントローラ１２６はブロック８１０において上述したように、ＥＥＰＲＯＭ１４６中にその情報を記憶する。キャッシュ１３４への情報の記憶に呼応して、インターフェイス１３６がホスト１１０へ確認信号を供給するようになっていても良い。インターフェイス１３６がこの確認信号を生成するものであっても、或いはコントローラ１２６から受信するようになっているものであっても良い。

上述した図４〜図９によれば、ホスト１１０側の観点からは、トランシーバ１２０はホスト１１０にＥＥＰＲＯＭ１４６への直接アクセスを提供しているかのように見えているものの、実際には、情報はトランシーバ１２０とホスト１１０との間でキャッシュ１３４を用いて交換されていることがわかる。

図１０はＥＥＰＲＯＭをエミュレーションするように構成されたトランシーバ１２０を含むシステム１００の他の実施例を描いたブロック図である。図１０の実施例は、図２〜図９を参照しつつ説明した図１の実施例と実質的に同様の方法で作動するものである。しかしながら、図１０においては、キャッシュ１３４及びインターフェイス１３６が送信機１２２に含まれていない。この実施例は、キャッシュ１３４及びインターフェイス１３６をトランシーバ１２０の他のいずれの部分に含んでも良いことを説明するためのものである。

本願においては推奨される実施例を説明する目的で特定の実施例を図示及び説明してきたが、当業者には明らかなように、本発明の範囲から離れることなく図示及び説明した特定の実施例に代えて同じ目的を達成するように計算された、多岐にわたる様々な他の、及び／又は同等の実施例が可能である。化学、機械、電気機械、電気及びコンピュータ分野における当業者には容易に明らかであるように、本発明は、下記に一部を例示するが、広い範囲にわたる実施態様で実現することが出来る。本願は、ここに説明した推奨される実施例のいかなる変更形態或いは改変形態をも包含することを意図したものである。従って本発明は厳に請求項及びこれに相当するものによってのみ限定することを意図したものである。

（実施態様１）：コントローラ（１２６）と、第１の情報を含む第１のメモリ（１４６）と、ホスト（１１０）によるアクセスが可能な第２のメモリ（１３４）とを具備し、前記コントローラが前記第１の情報を前記第１のメモリから前記第２のメモリへコピーするように構成されたことを特徴とするトランシーバ（１２０）。

（実施態様２）：前記第１のメモリがＥＥＰＲＯＭを含むものであることを特徴とする実施態様１に記載のトランシーバ。

（実施態様３）：前記第２のメモリがキャッシュを含むものであることを特徴とする実施態様１に記載のトランシーバ。

（実施態様４）：前記第２のメモリに結合するインターフェイス（１３６）を更に具備し、前記インターフェイスが、第２の情報が前記ホストから前記第１のメモリ中に記憶されるように構成されたトランザクションを受信するように構成されており、かつ、前記インターフェイスが、前記第２の情報が前記第２のメモリ中に記憶されるように構成されていることを特徴とする実施態様１に記載のトランシーバ。

（実施態様５）：前記インターフェイスが前記トランザクションに呼応して前記コントローラへ信号を供給するように構成されており、前記コントローラが前記第１のメモリ中に前記第２の情報を記憶させるように構成されていることを特徴とする実施態様４に記載のトランシーバ。

（実施態様６）：前記第２のメモリに結合するインターフェイス（１３６）を更に具備し、該インターフェイスが、前記第１のメモリから第２の情報がホストへ読み出されるように構成されたトランザクションを受信するように構成されており、かつ、前記インターフェイスが、前記第２のメモリから前記第２の情報を前記ホストへ提供するように構成されていることを特徴とする実施態様１に記載のトランシーバ。

（実施態様７）：前記コントローラが、前記トランシーバの一部品から前記第１のメモリへ第２の情報が記憶されるように構成されたトランザクションを受信するように構成されており、前記コントローラが、前記第２の情報が前記第２のメモリ中に記憶されるように構成されていることを特徴とする実施態様１に記載のトランシーバ。

（実施態様８）：前記コントローラが、前記第２の情報が前記第１のメモリ中に記憶されるように構成されている実施態様７に記載のトランシーバ。

（実施態様９）：トランシーバ（１２０）内の第１のメモリ（１４６）に第１の情報が記憶されるように構成された第１のトランザクションを受信するステップと、前記トランザクションの受信に応答して、前記第１の情報を前記トランシーバ内の第２のメモリ（１３４）中に記憶するステップと、そして前記第１の情報を前記トランシーバ中の第１のメモリ中に記憶するステップとを有する方法。

（実施態様１０）：前記第１のトランザクションをホスト（１１０）から受信するステップを更に有する実施態様９に記載の方法。

（実施態様１１）：前記第１のメモリから前記ホストへ第２の情報の読み出しが生じるように構成された第２のトランザクションを受信するステップと、前記第２の情報を前記第２のメモリから前記ホストへ提供するステップとを更に有する実施態様１０に記載の方法。

（実施態様１２）：前記第１のトランザクションを前記トランシーバの一部品（１２２／１２４）から受信するステップを更に有する実施態様９に記載の方法。

ＥＥＰＲＯＭのエミュレーションを行うように構成されたトランシーバを含むシステムの一実施例を描いたブロック図である。 第１のメモリマップの実施例を説明するための図である。 第２のメモリマップの実施例を説明するための図である。 トランシーバにおけるＥＥＰＲＯＭエミュレーション法の一実施例を説明するフローチャートである。 トランシーバのＥＥＰＲＯＭから情報を受ける方法の一実施例を説明するフローチャートである。 トランシーバのＥＥＰＲＯＭへ情報を提供する方法の一実施例を説明するフローチャートである。 ＥＥＰＲＯＭに内部情報を書き込む方法の一実施例を説明するフローチャートである。 ＥＥＰＲＯＭに外部情報を書き込む方法の一実施例を説明するフローチャートである。 ホストからＥＥＰＲＯＭトランザクションを操作する方法の一実施例を説明するフローチャートである。 ＥＥＰＲＯＭをエミュレーションするように構成されたトランシーバを含むシステムの他の実施例を描いたブロック図である。

符号の説明

１１０ ホスト
１２０ トランシーバ
１２２、１２４ トランシーバ部品
１２６ コントローラ
１３４ 第２のメモリ
１４６ 第１のメモリ

Claims (1)

1. コントローラと、第１の情報を含む第１のメモリと、ホストによるアクセスが可能な第２のメモリとを具備し、前記コントローラが前記第１の情報を前記第１のメモリから前記第２のメモリへコピーするように構成されているトランシーバ。

Images