JP2004221653A

JP2004221653A - Transmitter

Info

Publication number: JP2004221653A
Application number: JP2003003251A
Authority: JP
Inventors: Katsuhiro Asano; 勝洋浅野; Masashi Naito; 昌志内藤
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2003-01-09
Filing date: 2003-01-09
Publication date: 2004-08-05

Abstract

<P>PROBLEM TO BE SOLVED: To provide a transmitter for acquiring a modulation signal from a signal of a transmission object with a simple configuration that compensates e.g., a DC offset. <P>SOLUTION: A modulation circuit 5 applies modulation to an input signal to acquire the modulation signal, DC offset correction circuits 3a, 3b having a correction transmission object signal output means and a correction signal output means output a result of summing the signal of the transmission object and a correction signal to correct the DC offset or the correction signal to the modulation circuit 5, a DC offset related value detection means 6 detects a value related to the DC offset on the basis of the modulation signal acquired by the modulation circuit 5 using the correction signal to modulate the input signal, and a correction signal control means 7 controls the correction signal so as to decrease the DC offset after the correction by the correction signal on the basis of the detected value. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、送信対象となる信号から変調信号を取得する送信機に関し、特に、直流（ＤＣ：ＤｉｒｅｃｔＣｕｒｒｅｎｔ）オフセットを補償する送信機に関する。
【０００２】
【従来の技術】
例えば、無線通信システムで用いられる送信機では、ＱＰＳＫ（ＱｕａｄｒａｔｕｒｅＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）や多値ＱＡＭ（ＱｕａｄｒａｔｕｒｅＡｍｐｌｉｔｕｄｅＭｏｄｕｌａｔｉｏｎ）などのデジタル変調方式が使用されている。このようなデジタル変調方式では、送信対象となるベースバンド信号に対して搬送波信号との直交変調を行うことにより、変調波の信号（変調信号）を生成することが行われる。
【０００３】
図６には、直交変調回路を備えた送信機の構成例を示してある。
同図に示した送信機では、まず、シンボルマッピング回路２１において、送信データを変調方式に応じた信号空間のシンボル点に配置するように、Ｉ相成分とＱ相成分に分離されたベースバンド信号を生成する。次に、シンボルマッピング回路２１から出力されるＩ相成分とＱ相成分に分離されたベースバンド信号を、それぞれの成分の波形整形フィルタ２２ａ、２２ｂにより必要に応じて帯域制限した後に、それぞれの成分のＤ／Ａ（ＤｉｇｉｔａｌｔｏＡｎａｌｏｇ）変換回路２３ａ、２３ｂによりデジタル信号からアナログ信号へ変換して、直交変調回路２４へ出力する。そして、直交変調回路２４において、アナログ信号に変換されたＩ相成分及びＱ相成分のベースバンド信号に対してＩ相成分及びＱ相成分の搬送波信号を用いて直交変調処理を行う。
【０００４】
ここで、直交変調を実現する構成としては、例えば、ミキサと合成器を備えて、Ｉ相成分やＱ相成分のベースバンド信号とＩ相成分やＱ相成分の搬送波信号とをミキサによりアナログ的に乗算し、これら２つの成分の乗算結果を合成器により加算するような構成などが用いられる。
また、上記図６では、波形整形フィルタ２２ａ、２２ｂがデジタル信号処理により帯域制限を行う構成を示したが、他の構成例として、Ｄ／Ａ変換回路２３ａ、２３ｂの後段の位置にアナログフィルタを備えることも可能である。
【０００５】
しかしながら、上記のような送信機において直交変調を行う場合、例えば、回路を構成する個々の部品の電気的特性の偏差や、温度や、電源電圧や、経年変化などの変動要因に起因して、不要な直流成分が発生してしまうことがある。このような直流成分はそのままベースバンド信号に重畳されることとなり、これにより、ベースバンド信号に直流オフセットが生じてしまう。この結果、直交変調回路２４により得られる変調信号には直流オフセットに起因するキャリアリークが現れてしまい、これにより、変調精度の著しい劣化が引き起こされてしまう。
【０００６】
このような問題を防ぐためには、送信機に備えられる変調回路２４の入力における直流オフセットが最小となるように調整を行う機能が必要となる。特に、多値ＱＡＭなどのように信号シンボル点間の空間距離が小さい変調方式が採用される場合には、直流オフセットによる影響が大きいため、高精度な調整が必要となってしまう。
【０００７】
従来では、一般に、上記図６に示されるような送信機には直流オフセットを除去するための直流オフセット調整回路が備えられるが、直流オフセット調整回路自体もアナログ回路であるため、例えば、一時的に直流オフセットを除去することができても、回路部品の電気的特性の時間的な変化などに起因して直流オフセットが漸増してしまって、結局は上記のような直流オフセットの問題が発生してしまう。
また、直流オフセットの大きさについては個々の装置で偏差があるため、それぞれの装置で別々な調整が必要となり、使い勝手が悪いといった問題があった。
【０００８】
また、直流オフセットに対する対策に関する従来技術の例として、「直交変調装置及び直交変調誤差検出方法」では、直交変調器により入力変調信号を直交変調し、当該直交変調された信号を帰還して直交復調し、当該直交復調の結果と入力変調信号とを比較して直交変調誤差を検出し、当該検出された直交変調誤差により入力変調信号の直交変調誤差を補正することにより、アナログ直交変調器の回路素子の偏差により発生する直交変調誤差を検出して補償することが行われている（例えば、特許文献１参照。）。なお、この装置では、回路規模が大きくなる。
【０００９】
【特許文献１】
特開２００１−３３９４５２号公報
【００１０】
【発明が解決しようとする課題】
上記従来例で述べたように、従来の送信機では、変調処理に影響を与える直流オフセットを低減するための種々な検討がなされてきたが、更に良好な技術の開発が望まれていた。特に、例えば簡易な構成で、直流オフセットを補償するような技術が要求されていた。
【００１１】
本発明は、このような従来の事情に鑑みなされたもので、送信対象となる信号から変調信号を取得するに際して、例えば簡易な構成で、直流オフセットを補償することができる送信機を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る送信機では、送信対象となる信号から変調信号を取得するに際して、次のようにして、直流オフセットを補償する。
すなわち、変調回路が、入力される信号により変調を行って、変調信号を取得する。補正送信対象信号出力手段が、送信対象となる信号と直流オフセットを補正するための補正信号とを加算した結果を、変調回路へ出力する。
【００１３】
また、補正信号出力手段が、補正送信対象信号出力手段により用いるための補正信号を、変調回路へ出力する。直流オフセット関連値検出手段が、変調回路により補正信号出力手段から入力される補正信号により変調が行われて取得される変調信号に基づいて、直流オフセットに関連する値（直流オフセット関連値）を検出する。補正信号制御手段が、直流オフセット関連値検出手段により検出される値に基づいて、補正信号による補正後の直流オフセットが小さくなるように、補正信号を制御する。
【００１４】
従って、変調回路により補正信号により変調が行われて取得される変調信号に基づく直流オフセット関連値に基づいて、補正後の直流オフセットが小さくなるように補正信号が制御されることにより、直流オフセットを精度よく補償することができる。このように補正信号を用いた構成とすることにより、例えば、装置の簡易化を図ることや、直流オフセットの補償の高精度化を図ることができる。例えば、補正信号の制御においては、送信対象となる信号が用いられないため、送信対象となる信号の変動により直流オフセットの補償精度が影響を受けてしまうようなことがない。
【００１５】
ここで、送信対象となる信号としては、種々な信号が用いられてもよく、例えば、送信対象となるデータを表す信号が用いられ、Ｉ相成分とＱ相成分からなるベースバンド信号が用いられる。
また、変調回路により行われる変調の方式としては、種々な方式が用いられてもよく、例えば、デジタル直交変調方式などが用いられる。
【００１６】
また、変調回路では、入力される信号について変調が行われ、例えば、送信対象となる信号と補正信号とを加算した結果について変調が行われる場合や、補正信号のみについて変調が行われる場合がある。
なお、送信対象となる信号と補正信号とを加算した結果に関して、当該加算としては、例えば、いずれか一方の極性（±）を反転させて加算するような態様、つまり、送信対象となる信号と補正信号とで減算を行う態様が用いられてもよく、本発明は、このような態様も包含する。
【００１７】
また、直流オフセットとは、例えば、変調回路による変調に影響を与えてしまう、送信対象となる信号の直流的なずれ（オフセット）のことである。
また、補正信号としては、種々な信号が用いられてもよい。なお、補正信号は、例えば、回路において発生する直流オフセットと加算されることにより、当該直流オフセットを打ち消して、当該補正信号による補正後に残る直流オフセットを低減する役割を有している。
【００１８】
また、直流オフセット関連値としては、種々な値が検出されてもよく、例えば、補正信号による補正後に残る直流オフセットの大きさを表すような値が用いられ、この場合、当該値が小さくなるほど補正信号による補正後の直流オフセットが小さくなる。
【００１９】
また、補正信号を制御する仕方としては、種々な仕方が用いられてもよい。なお、例えば、直流オフセット関連値の時間的な平均値や時間的な積分値に基づいて補正信号を制御するような仕方が用いられてもよい。
また、通常は、補正信号による補正後の直流オフセットがゼロであること或いはゼロに近い値であることが好ましい。
【００２０】
また、本発明に係る送信機では、一構成例として、次のような構成とした。
すなわち、送信対象となる信号を送信する信号送信期間と、送信対象となる信号が無送信である（つまり、送信対象となる信号が送信されない）信号無送信期間が存在する。そして、信号送信期間には、タイミング制御手段が、変調回路により補正送信対象信号出力手段から入力される加算結果（つまり、送信対象となる信号と補正信号とを加算した結果）により変調が行われるように制御する。一方、信号無送信期間には、タイミング制御手段が、変調回路により補正信号出力手段から入力される補正信号により変調が行われて、当該変調により取得される変調信号に基づいて直流オフセット関連値検出手段により直流オフセットに関連する値（直流オフセット関連値）が検出されて、当該検出される値に基づいて補正信号制御手段により補正信号が制御されるように制御する。
【００２１】
従って、信号送信期間には、通常の送信処理として、補正信号の変更が行われずに、補正信号により直流オフセットが補償されて、送信対象となる信号について変調が行われる一方、信号無送信期間には、補正信号の制御として、送信対象となる信号について変調が行われずに、補正信号を適した値へ調整することが行われるため、直流オフセットの補償を効率的に行うことができる。
【００２２】
ここで、信号送信期間の長さやタイミングなどや、信号無送信期間の長さやタイミングなどとしては、種々なものが用いられてもよい。
また、例えば、ＴＤＤ（ＴｉｍｅＤｉｖｉｓｉｏｎＤｕｐｌｅｘ）方式やＴＤＭＡ（ＴｉｍｅＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅＡｃｃｅｓｓ）方式などでは、信号送信期間や信号無送信期間が存在し得るため、これを利用することが可能である。
また、例えば、本発明に係る処理のために、信号送信期間や信号無送信期間を設けることも可能である。
【００２３】
また、本発明に係る送信機では、一構成例として、次のような構成とした。
すなわち、送信対象となる信号は、Ｉ相成分及びＱ相成分から構成されるベースバンド信号である。変調回路は、Ｉ相成分及びＱ相成分に基づいて直交変調を行う直交変調回路である。補正信号として、Ｉ相成分の直流オフセットを補正するためのＩ相成分補正信号と、Ｑ相成分の直流オフセットを補正するためのＱ相成分補正信号が用いられる。
【００２４】
従って、Ｉ相成分及びＱ相成分から構成されるベースバンド信号について直交変調が行われるに際して、直交変調に影響を与える直流オフセットを補正信号により補償することにより、補正信号による補正後の直流オフセットを低減することができる。
【００２５】
以下で、更に、本発明に係る送信機の構成例を示す。
本発明に係る送信機では、一構成例として、信号無送信期間には、Ｉ相成分補正信号を制御するためのＩ相成分制御期間と、Ｑ相成分補正信号を制御するためのＱ相成分制御期間が設けられる。タイミング制御手段は、Ｉ相成分制御期間には、補正信号制御手段によりＩ相成分補正信号による補正後のＩ相成分の直流オフセットが小さくなるようにＩ相成分補正信号が制御されるように制御し、Ｑ相成分制御期間には、補正信号制御手段によりＱ相成分補正信号による補正後のＱ相成分の直流オフセットが小さくなるようにＱ相成分補正信号が制御されるように制御する。
ここで、Ｉ相成分制御期間の長さやタイミングなどや、Ｑ相成分制御期間の長さやタイミングなどとしては、種々なものが用いられてもよい。
【００２６】
また、本発明に係る送信機では、一構成例として、補正信号制御手段は、補正信号の制御として、補正信号のレベルを増加或いは減少させる。また、Ｉ相成分補正信号とＱ相成分補正信号が用いられる場合には、補正信号制御手段は、Ｉ相成分補正信号のレベルとＱ相成分補正信号のレベルをそれぞれ別個に増加或いは減少させる、或いは、Ｉ相成分補正信号のレベルとＱ相成分補正信号のレベルをまとめて増加或いは減少させる。
【００２７】
ここで、補正信号のレベルを増加或いは減少させる態様としては、種々な態様が用いられてもよく、例えば、補正信号による補正後の直流オフセットの大きさに基づいて、補正信号のレベルを連続的に或いは段階的に増加や減少させて、補正信号のレベルを適したレベルへ調整するような態様が用いられる。
【００２８】
また、本発明に係る送信機では、一構成例として、次のような構成（以下で、構成Ａと言う）とした。
すなわち、本構成Ａでは、送信対象となるデータのシンボルマッピングを行うシンボルマッピング回路と、シンボルマッピング回路によるシンボルマッピングにより取得されるＩ相成分のベースバンド信号を波形整形するＩ相成分波形整形フィルタと、シンボルマッピング回路によるシンボルマッピングにより取得されるＱ相成分のベースバンド信号を波形整形するＱ相成分波形整形フィルタを備えた。
【００２９】
また、本構成Ａでは、Ｉ相成分波形整形フィルタにより波形整形されたＩ相成分とＩ相成分補正信号とを加算した結果を出力する機能及びＩ相成分補正信号を出力する機能を有するＩ相成分直流オフセット補正回路と、Ｑ相成分波形整形フィルタにより波形整形されたＱ相成分とＱ相成分補正信号とを加算した結果を出力する機能及びＱ相成分補正信号を出力する機能を有するＱ相成分直流オフセット補正回路と、Ｉ相成分直流オフセット補正回路から出力される信号をデジタル信号からアナログ信号へ変換するＩ相成分Ｄ／Ａ変換回路と、Ｑ相成分直流オフセット補正回路から出力される信号をデジタル信号からアナログ信号へ変換するＱ相成分Ｄ／Ａ変換回路を備えた。
【００３０】
また、本構成Ａでは、Ｉ相成分Ｄ／Ａ変換回路によりＤ／Ａ変換されたＩ相成分に関するアナログ信号（つまり、Ｉ相成分とＩ相成分補正信号とを加算した結果、或いは、Ｉ相成分補正信号）及びＱ相成分Ｄ／Ａ変換回路によりＤ／Ａ変換されたＱ相成分に関するアナログ信号（つまり、Ｑ相成分とＱ相成分補正信号とを加算した結果、或いは、Ｑ相成分補正信号）に基づいて直交変調を行う直交変調回路を備えた。
【００３１】
また、本構成Ａでは、Ｉ相成分補正信号及びＱ相成分補正信号に基づいて直交変調回路により直交変調が行われて取得される変調信号に基づいてＲＳＳＩ（ＲｅｃｅｉｖｅｄＳｉｇｎａｌＳｔｒｅｎｇｔｈＩｎｄｉｃａｔｏｒ）の値を検出するＲＳＳＩ検出回路と、ＲＳＳＩ検出回路により検出されるＲＳＳＩの値が小さくなるようにＩ相成分直流オフセット補正回路で用いられるＩ相成分補正信号のレベル及びＱ相成分直流オフセット補正回路で用いられるＱ相成分補正信号のレベルを制御する直流オフセット補正値算出回路を備えた。
【００３２】
また、本構成Ａでは、信号送信期間には、Ｉ相成分直流オフセット補正回路によりＩ相成分に関する加算結果が出力されるとともにＱ相成分直流オフセット補正回路によりＱ相成分に関する加算結果が出力されるように制御する一方、信号無送信期間には、Ｉ相成分直流オフセット補正回路によりＩ相成分補正信号が出力されるとともにＱ相成分直流オフセット補正回路によりＱ相成分補正信号が出力されて、直流オフセット補正値算出回路によりＩ相成分補正信号のレベルやＱ相成分補正信号のレベルが制御されるように制御する制御回路を備えた。
【００３３】
ここで、送信対象となるデータとしては、種々なデータが用いられてもよい。
また、Ｉ相成分波形整形フィルタや、Ｑ相成分波形整形フィルタとしては、種々なフィルタが用いられてもよい。
また、Ｉ相成分波形整形フィルタやＱ相成分波形整形フィルタによる波形整形では、例えば、信号の周波数帯域を制限すること（帯域制限）が行われる。
【００３４】
また、直交変調回路としては、種々な回路が用いられてもよい。
また、ＲＳＳＩ検出回路により検出されるＲＳＳＩの値では、例えば、補正信号による補正後の直流オフセットの電力の大きさが表される。
【００３５】
また、本発明に係る送信機は、一構成例として、信号を送信する送信機及び信号を受信する受信機を備えた通信装置に適用される。また、通信装置は、例えば、通信システムに設けられる。
また、本発明に係る送信機は、一構成例として、信号を無線により送信する無線送信機及び信号を無線により受信する無線受信機を備えた無線通信装置に適用される。また、無線通信装置は、例えば、無線通信システムに設けられる。
【００３６】
ここで、有線或いは無線の送信機や、有線或いは無線の受信機や、有線或いは無線の通信装置や、有線或いは無線の通信システムとしては、種々な構成のものが用いられてもよい。
また、通信方式としては、種々な通信方式が用いられてもよい。
また、無線通信システムとしては、例えば、携帯電話システムや、簡易型携帯電話システム（ＰＨＳ：ＰｅｒｓｏｎａｌＨａｎｄｙｐｈｏｎｅＳｙｓｔｅｍ）などを用いることができる。
また、無線通信装置としては、例えば、移動局装置や、基地局装置や、中継局装置などを用いることができる。
【００３７】
【発明の実施の形態】
本発明に係る一実施例を図面を参照して説明する。
図１には、本発明に係る送信機の一構成例を示してある。
本例の送信機には、シンボルマッピング回路１と、Ｉ相成分の波形整形フィルタ２ａ及びＱ相成分の波形整形フィルタ２ｂと、Ｉ相成分の直流オフセット補正回路３ａ及びＱ相成分の直流オフセット補正回路３ｂと、Ｉ相成分のＤ／Ａ変換回路４ａ及びＱ相成分のＤ／Ａ変換回路４ｂと、直交変調回路５と、ＲＳＳＩ検出回路６と、直流オフセット補正値算出回路７と、制御回路８とが備えられている。
【００３８】
シンボルマッピング回路１は、送信対象となるデータ（送信データ）を入力し、入力した送信データを変調方式に応じたシンボル点に情報を割り当てるようにＩ相成分及びＱ相成分からなるデジタルのベースバンド信号へ変換し、Ｉ相成分のデジタルベースバンド信号をＩ相成分の波形整形フィルタ２ａへ出力し、Ｑ相成分のデジタルベースバンド信号をＱ相成分の波形整形フィルタ２ｂへ出力する。
【００３９】
Ｉ相成分の波形整形フィルタ２ａは、入力されるＩ相成分のデジタルベースバンド信号を帯域制限してＩ相成分の直流オフセット補正回路３ａへ出力する。
Ｑ相成分の波形整形フィルタ２ｂは、入力されるＱ相成分のデジタルベースバンド信号を帯域制限してＱ相成分の直流オフセット補正回路３ｂへ出力する。
【００４０】
Ｉ相成分の直流オフセット補正回路３ａは、制御回路８から入力される制御信号Ｚ１に従ったタイミングで、Ｉ相成分の波形整形フィルタ２ａから入力されるＩ相成分のデジタルベースバンド信号と直流オフセット補正値算出回路７から入力されるＩ相成分の補正信号Ｙ１（Ｉ相成分のオフセット値）とを加算して当該加算結果の信号（つまり、直流オフセット補正後のＩ相成分のデジタルベースバンド信号）をＩ相成分のＤ／Ａ変換回路４ａへ出力する処理と、直流オフセット補正値算出回路７から入力されるＩ相成分の補正信号Ｙ１のみをＩ相成分のＤ／Ａ変換回路４ａへ出力する処理とを切り替えて行う。
【００４１】
Ｑ相成分の直流オフセット補正回路３ｂは、制御回路８から入力される制御信号Ｚ１に従ったタイミングで、Ｑ相成分の波形整形フィルタ２ｂから入力されるＱ相成分のデジタルベースバンド信号と直流オフセット補正値算出回路７から入力されるＱ相成分の補正信号Ｙ２（Ｑ相成分のオフセット値）とを加算して当該加算結果の信号（つまり、直流オフセット補正後のＱ相成分のデジタルベースバンド信号）をＱ相成分のＤ／Ａ変換回路４ｂへ出力する処理と、直流オフセット補正値算出回路７から入力されるＱ相成分の補正信号Ｙ２のみをＱ相成分のＤ／Ａ変換回路４ｂへ出力する処理とを切り替えて行う。
【００４２】
Ｉ相成分のＤ／Ａ変換回路４ａは、Ｉ相成分の直流オフセット補正回路３ａから入力されるＩ相成分に関する信号（加算結果の信号、或いは、補正信号Ｙ１）をデジタル信号からアナログ信号へ変換して直交変調回路５へ出力する。
Ｑ相成分のＤ／Ａ変換回路４ｂは、Ｑ相成分の直流オフセット補正回路３ｂから入力されるＱ相成分に関する信号（加算結果の信号、或いは、補正信号Ｙ２）をデジタル信号からアナログ信号へ変換して直交変調回路５へ出力する。
【００４３】
直交変調回路５は、２つの成分のＤ／Ａ変換回路４ａ、４ｂから入力されるＩ相成分のアナログベースバンド信号及びＱ相成分のアナログベースバンド信号に対してＩ相成分の搬送波信号及びＱ相成分の搬送波信号を用いてアナログの直交変調を行い、これにより取得される変調波の信号（変調信号）を出力する。直交変調回路５から出力される変調信号は、送信処理されるとともに、当該変調信号の一部がＲＳＳＩ検出回路６へ出力される。
【００４４】
ＲＳＳＩ検出回路６は、直交変調回路５から出力される変調信号（本例では、その一部）の電力を検出してＲＳＳＩの値を直流オフセット補正値算出回路７へ出力する。ここで、ＲＳＳＩ検出回路６の回路素子としては、一般に、対数増幅器（ＬＯＧアンプ）などを用いて構成される。
【００４５】
直流オフセット補正値算出回路７は、Ｉ相成分の補正信号Ｙ１をＩ相成分の直流オフセット補正回路３ａへ出力するとともに、Ｑ相成分の補正信号Ｙ２をＱ相成分の直流オフセット補正回路３ｂへ出力する。なお、本例では、それぞれの成分の補正信号Ｙ１、Ｙ２はデジタル値から構成される。
【００４６】
また、直流オフセット補正値算出回路７は、直交変調回路５から出力される変調信号に送信対象となるベースバンド信号（送信データ）に関する成分が含まれない状態において、つまり、２つの成分の直流オフセット補正回路３ａ、３ｂから補正信号Ｙ１、Ｙ２のみが出力される状態において、ＲＳＳＩ検出回路６から入力されるＲＳＳＩの値が最小になるように、Ｉ相成分の直流オフセット補正回路３ａへ出力するＩ相成分の補正信号Ｙ１及びＱ相成分の直流オフセット補正回路３ｂへ出力するＱ相成分の補正信号Ｙ２を計算により制御する。このような直流オフセット補正値算出回路７による補正信号Ｙ１、Ｙ２の制御は、制御回路８から入力される制御信号Ｚ２に従ったタイミングで行われる。
【００４７】
制御回路８は、本例の送信機が用いられるシステムにおいて本例の送信機により補正信号Ｙ１、Ｙ２の調整を行うことが可能な時間を調整して、２つの成分の直流オフセット補正回路３ａ、３ｂの動作及び直流オフセット補正値算出回路７の動作を制御する。具体的には、制御回路８は、送信データを送信するタイミングに関する情報（送信タイミング）を入力し、当該入力情報に基づいて、２つの成分の直流オフセット補正回路３ａ、３ｂの動作のタイミングを制御するための制御信号Ｚ１をそれぞれの成分の直流オフセット補正回路３ａ、３ｂへ出力するとともに、直流オフセット補正値算出回路７の動作のタイミングを制御するための制御信号Ｚ２を当該直流オフセット補正値算出回路７へ出力する。
【００４８】
次に、本例の送信機により直流オフセットを補正する動作について詳しく説明する。
まず、補正信号Ｙ１、Ｙ２の調整動作を行うタイミングについて説明する。
図２（ａ）には、複信方式としてＴＤＤ方式が用いられる場合について、無線フレームの構成例と調整動作のタイミングとの関係の一例を示してある。ＴＤＤ方式の通信では、受信（“受信区間”）と送信（“送信区間”）とが交互に繰り返されるタイムスロットの構成となっており、送信機を備える無線局が受信動作を行っている時間帯には、当該送信機をデータ送信以外の目的で使用することが可能である。
【００４９】
また、図２（ｂ）には、接続方式としてＴＤＭＡ方式が用いられる場合について、無線フレームの構成例と調整動作のタイミングとの関係の一例を示してある。ＴＤＭＡ方式の通信では、各無線局において送信を行う時間（“自局の送信区間”）と送信を行わない時間（“他局の送信区間”）がシステム的に存在しており、送信機を備える無線局以外の無線局が送信動作を行っている時間帯には、当該送信機をデータ送信以外の目的で使用することが可能である。
【００５０】
そこで、本例の送信機では、上記図２（ａ）に示した“受信区間”や、上記図２（ｂ）に示した“他局の送信区間”を、直流オフセットを補正するための補正信号Ｙ１、Ｙ２を調整する時間として利用する。
【００５１】
なお、一般的には、１つの送信機が常時において対向する受信機に対してデータを送信することが必要なシステムは少ない。また、例えば、１つの送信機が常時において対向する受信機に対してデータを送信することが必要なシステムにおいても、送信区間の一部に無送信区間（送信を行わない区間）を挿入することなどにより、補正信号Ｙ１、Ｙ２を調整する時間を設けることが可能である。
【００５２】
次に、直流オフセットを補正する動作及び補正信号Ｙ１、Ｙ２を調整する動作の手順を説明する。
図３には、横軸を時間軸として、（ａ）本例の送信機の状態と、（ｂ）送信タイミングと、（ｃ）２つの成分の直流オフセット補正回路３ａ、３ｂに対する制御信号Ｚ１と、（ｄ）直流オフセット補正値算出回路７に対する制御信号Ｚ２と、（ｅ）Ｉ相成分の補正信号Ｙ１と、（ｆ）Ｑ相成分の補正信号Ｙ２について、タイミングの一例を示してある。なお、ｔ０、ｔ１、ｔ２、ｔ３、ｔ４、・・・は等しい時間間隔で並んだ時刻を表す。
【００５３】
同図の例では、時刻ｔ０〜ｔ１の時間帯と時刻ｔ３〜ｔ４の時間帯に、送信データを用いて取得される変調信号を送信し、この場合、送信タイミングはハイ（Ｈ：Ｈｉｇｈ）の状態となり、制御回路８は２つの成分の直流オフセット補正回路３ａ、３ｂに対する制御信号Ｚ１を“０”値の信号とし、制御回路８は直流オフセット補正値算出回路７に対する制御信号Ｚ２を“０”値の信号とする。また、この場合、直流オフセット補正値算出回路７は前回の調整動作が終了した時点における補正信号Ｙ１、Ｙ２を固定的に保持して出力し、それぞれの成分の直流オフセット補正回路３ａ、３ｂはそれぞれの成分のベースバンド信号とそれぞれの成分の補正信号Ｙ１、Ｙ２とを加算した結果を出力する。
【００５４】
また、同図の例では、時刻ｔ１〜ｔ３の時間帯に補正信号Ｙ１、Ｙ２の調整を行うこととし、この場合、送信タイミングはロウ（Ｌ：Ｌｏｗ）の状態となり、制御回路８は２つの成分の直流オフセット補正回路３ａ、３ｂに対する制御信号Ｚ１を“１”値の信号とする。
【００５５】
また、時刻ｔ１〜ｔ２の時間帯には、制御回路８は直流オフセット補正値算出回路７に対する制御信号Ｚ２を“１”値の信号とし、この場合、直流オフセット補正値算出回路７はＱ相成分の補正信号Ｙ２を固定してＩ相成分の補正信号Ｙ１を調整するための計算を行い、また、それぞれの成分の直流オフセット補正回路３ａ、３ｂはそれぞれの成分の補正信号Ｙ１、Ｙ２を出力する。
【００５６】
また、時刻ｔ２〜ｔ３の時間帯には、制御回路８は直流オフセット補正値算出回路７に対する制御信号Ｚ２を“２”値の信号とし、この場合、直流オフセット補正値算出回路７はＩ相成分の補正信号Ｙ１を固定してＱ相成分の補正信号Ｙ２を調整するための計算を行い、また、それぞれの成分の直流オフセット補正回路３ａ、３ｂはそれぞれの成分の補正信号Ｙ１、Ｙ２を出力する。
【００５７】
このように、直流オフセットの補正はＩ相成分のベースバンド信号とＱ相成分のベースバンド信号とのそれぞれについて独立に行うのが好ましいため、同図の例では、Ｉ相成分の補正信号Ｙ１の計算を前半の時間区間ｔ１〜ｔ２に割り当てて行うとともにＱ相成分の補正信号Ｙ２の計算を後半の時間区間ｔ２〜ｔ３に割り当てて行うように、時間を配分している。
【００５８】
また、制御回路８は、直流オフセット補正値算出回路７に対する制御信号Ｚ２を“１”値と“２”値とで切り替えることにより、Ｉ相成分とＱ相成分とのいずれの成分の補正信号Ｙ１、Ｙ２を計算するかを区別して指示している。
また、直流オフセット補正値算出回路７は、制御回路８から入力される制御信号Ｚ２が“１”値である場合には、Ｉ相成分の補正信号Ｙ１の計算を実行しながら出力するとともに、前回の調整動作が終了した時点におけるＱ相成分の補正信号Ｙ２を保持して出力し、また、制御回路８から入力される制御信号Ｚ２が“２”値である場合には、前回の調整動作が終了した時点におけるＩ相成分の補正信号Ｙ１を保持して出力するとともに、Ｑ相成分の補正信号Ｙ２の計算を実行しながら出力する。
【００５９】
ここで、図４（ａ）には、Ｉ相成分やＱ相成分の直流オフセット補正回路３ａ、３ｂとして用いられる回路の構成例として、加算器１１と出力選択回路１２を備えた回路を示してある。
この回路では、Ｉ相成分或いはＱ相成分について、加算器１１が波形整形フィルタ２ａ、２ｂからのベースバンド信号と直流オフセット補正値算出回路７からの補正信号Ｙ１、Ｙ２とを加算し、出力選択回路１２が制御回路８からの制御信号Ｚ１に従ったタイミングで当該加算結果と補正信号Ｙ１、Ｙ２とのいずれかを選択的に切り替えて出力する。
【００６０】
図４（ｂ）に示されるように、通常送信の動作状態では、制御信号Ｚ１は“０”値となり、それぞれの成分の直流オフセット補正回路３ａ、３ｂからはベースバンド信号と補正信号Ｙ１、Ｙ２との加算結果が出力され、また、補正信号Ｙ１、Ｙ２の調整状態では、制御信号Ｚ１は“１”値となり、それぞれの成分の直流オフセット補正回路３ａ、３ｂからは補正信号Ｙ１、Ｙ２が出力される。
【００６１】
次に、数式を用いて説明する。
例えば、Ｉ相成分の補正信号Ｙ１による補正量をΔＩとし、Ｑ相成分の補正信号Ｙ２による補正量をΔＱとすると、補正信号Ｙ１、Ｙ２を調整する状態において、ＲＳＳＩ検出回路６により検出される電力値（ＲＳＳＩの値）は、直流オフセットが無いとすると、ＳＱＲＴ（ΔＩ^２＋ΔＱ^２）となる。また、回路において直流オフセットが発生する場合には、Ｉ相成分の直流オフセットの量とＩ相成分の補正量ΔＩとが加算された量をΔＩ’とし、Ｑ相成分の直流オフセットの量とＱ相成分の補正量ΔＱとが加算された量をΔＱ’とすると、補正信号Ｙ１、Ｙ２を調整する状態において、ＲＳＳＩ検出回路６により検出される電力値（ＲＳＳＩの値）はＳＱＲＴ（ΔＩ’^２＋ΔＱ’^２）となる。
【００６２】
そして、上記図３に示した前半の時間帯ｔ１〜ｔ２では、Ｑ相成分の補正量ΔＱを固定して、Ｉ相成分の補正量ΔＩを調整することにより、ＲＳＳＩ値ＳＱＲＴ（ΔＩ’^２＋ΔＱ’^２）が最小となるように制御する。また、上記図３に示した後半の時間帯ｔ２〜ｔ３では、Ｉ相成分の補正量ΔＩを固定して、Ｑ相成分の補正量ΔＱを調整することにより、ＲＳＳＩ値ＳＱＲＴ（ΔＩ’^２＋ΔＱ’^２）が最小となるように制御する。
【００６３】
図５には、直流オフセット補正値算出回路７により補正信号Ｙ１、Ｙ２を調整してＲＳＳＩ値ＳＱＲＴ（ΔＩ’^２＋ΔＱ’^２）を最小とする処理の手順の一例として、簡易なアルゴリズムを用いた場合の例を示してある。
なお、本例の処理では、例えば複数であるＮ個のＲＳＳＩ値のサンプルを用いて１回分の調整処理が行われ、このような１回分の調整処理が繰り返して或いは必要に応じたタイミングで行われる。また、このようなサンプルの間隔としては、前回のＲＳＳＩ値のサンプルに基づいて調整した補正信号Ｙ１、Ｙ２が今回のＲＳＳＩ値に反映されるのに十分な時間間隔が用いられる。
【００６４】
また、本例では、ＲＳＳＩ値をＸ（ｎ）で表し、１回分の調整処理を行うために用いるＲＳＳＩ値の総サンプル数をＮで表し、また、ｎはサンプル番号を表す（ｎ＝１〜Ｎ）。また、サンプル毎のＲＳＳＩ値Ｘ（ｎ）を保持する変数をＲｄで表す。
【００６５】
本例の処理では、まず、初期的な設定として、変数の初期化を行う（ステップＳ１）。具体的には、補正値Ｙ（補正信号Ｙ１或いは補正信号Ｙ２）を、１回目の調整処理では“０”とし、２回目以降の調整処理では前回の結果を保持する値とする。また、制御の幅ｓｔｅｐを初期値とする。なお、制御の幅ｓｔｅｐの最小単位としては、例えば、デジタルベースバンド信号の１ビットに相当する値が用いられる。また、補正値Ｙの変更を行うか否かを判定するための閾値Ｒｔｈｒを初期値とする。また、制御方向の履歴を表す変数（制御履歴）ＰＣＯＮＴを“＋１”或いは“−１”のいずれかの初期値とする。また、補正値Ｙを変更した時点で得られるＲＳＳＩ値Ｘ（ｎ）＝Ｒｄを保持する変数（制御結果）ＲＤＣを、１回目の調整処理では“０”値とし、２回目以降の調整処理では前回の結果を保持する値とする。また、サンプル番号ｎを“１”とし、総サンプル数Ｎを初期値とする。
【００６６】
次に、サンプルタイミングを待機して、サンプルタイミングとなった場合には（ステップＳ２）、以下の処理を行う（ステップＳ３〜ステップＳ１２）。なお、以下の処理（ステップＳ３〜ステップＳ１２）は、各サンプル毎に行われる。
すなわち、まず、ＲＳＳＩ値Ｘ（ｎ）を検出して当該検出値をＲｄに読み込み（ステップＳ３）、読み込んだＲｄが閾値Ｒｔｈｒと比べて大きいか否かを判定する（ステップＳ４）。
【００６７】
この判定の結果（ステップＳ４）、Ｒｄが閾値Ｒｔｈｒ以下である場合には補正値Ｙを変更せずにサンプル番号ｎを１だけ増加して（ステップＳ１１）、当該増加後のサンプル番号ｎがＮに達したら今回の調整処理を終了する一方でＮに達していなければ再び上記したサンプルタイミングを待機する処理以降の処理（ステップＳ２〜ステップＳ１２）を行う（ステップＳ１２）。
【００６８】
一方、この判定の結果（ステップＳ４）、Ｒｄが閾値Ｒｔｈｒと比べて大きい場合には、次のようにして補正値Ｙを更新する処理を行う（ステップＳ５〜ステップＳ１２）。
すなわち、今回のＲＳＳＩ値Ｘ（ｎ）＝Ｒｄが前回のＲＳＳＩ値ＲＤＣと比べて小さいか否かを判定して（ステップＳ５）、今回のＲＳＳＩ値Ｘ（ｎ）＝Ｒｄが前回のＲＳＳＩ値ＲＤＣと比べて小さい場合には、増減の制御方向ＰＣＯＮＴの極性（±）を反転する一方（ステップＳ６）、そうでない場合には、増減の制御方向ＰＣＯＮＴの極性をそのまま保持する。
【００６９】
次に、増減の制御方向ＰＣＯＮＴが“＋１”である場合には（ステップＳ７）、増減の制御方向ＰＣＯＮＴの極性を“−１”へ変更するとともに補正値Ｙを制御幅ｓｔｅｐだけ減少させる一方（ステップＳ８）、増減の制御方向ＰＣＯＮＴが“−１”である場合には（ステップＳ７）、増減の制御方向ＰＣＯＮＴの極性を“＋１”へ変更するとともに補正値Ｙを制御幅ｓｔｅｐだけ増加させる（ステップＳ９）。
【００７０】
次いで、今回のＲＳＳＩ値Ｘ（ｎ）＝Ｒｄを制御結果ＲＤＣに格納する（ステップＳ１０）。
そして、サンプル番号ｎを１だけ増加して（ステップＳ１１）、当該増加後のサンプル番号ｎがＮに達したら今回の調整処理を終了する一方でＮに達していなければ再び上記したサンプルタイミングを待機する処理以降の処理（ステップＳ２〜ステップＳ１２）を行う（ステップＳ１２）。
【００７１】
このような処理手順を用いて、Ｉ相成分の補正信号Ｙ１とＱ相成分の補正信号Ｙ２とのそれぞれについての調整処理を繰り返して行うことにより、補正信号Ｙ１、Ｙ２を自動的に調整して、送信機において発生する直交変調に影響を与える直流オフセットを自動的に補償することができる。具体的には、本例の処理では、補償対象となる直流オフセットを精度よく補償することができるように補正信号Ｙ１、Ｙ２の増減の制御方向ＰＣＯＮＴを制御することにより、検出されるＲＳＳＩ値を例えば“０”値に或いは“０”値の近傍の値に収束させることができる。
【００７２】
以上のように、本例の送信機では、Ｉ相成分及びＱ相成分のベースバンド信号に対して直交変調を施すに際して、Ｉ相成分及びＱ相成分のベースバンド信号に対して変調信号の直流オフセットを補正するための補正信号Ｙ１、Ｙ２を加算することを行い、また、送信データを変調信号として出力しない時間帯を利用するようにタイミングを制御して、補正信号Ｙ１、Ｙ２から取得される変調信号のＲＳＳＩ値に基づいて、補正後に残る直流オフセットが最小となってキャリアリークが最小となるように、補正信号Ｙ１、Ｙ２の値を調整することを行う。
【００７３】
従って、本例の送信機では、例えば簡易な回路の構成により、送信信号（ベースバンド信号）の直流オフセットの大きさを検出することや、当該検出結果に基づいて補正信号Ｙ１、Ｙ２を適した値へ調整することができ、これにより、直交変調回路５に対して送信機で発生する直流オフセットを補償することができる。また、本例の送信機では、例えば、補正信号Ｙ１、Ｙ２の調整処理や直流オフセットの補償処理が自動的に行われることから、作業者により直流オフセットの調整作業を行う必要をなくすことが可能であり、また、素子毎に固有な偏差や、温度の変化や、電源電圧の変化や、経年変化などに起因する直流オフセットの変動に追従して補償を行うことが可能である。
【００７４】
なお、本例の送信機では、直交変調回路５の機能により変調回路が構成されており、直流オフセット補正回路３ａ、３ｂの機能により補正送信対象信号出力手段や補正信号出力手段が構成されており、ＲＳＳＩ検出回路６の機能により直流オフセット関連値検出手段が構成されており、直流オフセット補正値算出回路７の機能により補正信号制御手段が構成されており、制御回路８の機能によりタイミング制御手段が構成されている。また、本例の送信機では、直流オフセット関連値として、ＲＳＳＩの値が用いられている。
【００７５】
ここで、本発明に係る送信機などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。なお、本発明は、例えば本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムなどとして提供することも可能である。また、本発明は、例えば、変調装置や、通信装置や、通信システムなどとして提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
【００７６】
また、本発明に係る送信機などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（ＣｏｍｐａｃｔＤｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【００７７】
【発明の効果】
以上説明したように、本発明に係る送信機によると、送信対象となる信号と直流オフセットを補正するための補正信号とを加算した結果を変調回路へ出力し、変調回路が入力される信号により変調を行って、送信対象となる信号から変調信号を取得するに際して、例えば送信対象となる信号の変調が行われないときに、補正信号を変調回路へ出力し、変調回路により補正信号により変調が行われて取得される変調信号に基づいて直流オフセットに関連する値を検出し、当該検出される値に基づいて補正信号による補正後の直流オフセットが小さくなるように補正信号を制御するようにしたため、例えば簡易な構成により、直流オフセットを効率的に補償することができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る送信機の構成例を示す図である。
【図２】無線フレームの構成例と補正信号を調整するタイミングとの関係の例を示す図であり、（ａ）はＴＤＤ方式を採用する場合を示す図であり、（ｂ）はＴＤＭＡ方式を採用する場合を示す図である。
【図３】直流オフセットの補償に関する処理のタイミングの一例を示す図である。
【図４】直流オフセット補正回路に関する図であり、（ａ）は直流オフセット補正回路の構成例を示す図であり、（ｂ）は直流オフセット補正回路からの出力値及び動作状態の一例を示す図である。
【図５】補正信号による直流オフセットの補正量を計算により調整する処理の手順の一例を示す図である。
【図６】従来例に係る送信機の構成例を示す図である。
【符号の説明】
１・・シンボルマッピング回路、２ａ、２ｂ・・波形整形フィルタ、
３ａ、３ｂ・・直流オフセット補正回路、４ａ、４ｂ・・Ｄ／Ａ変換回路、
５・・直交変調回路、６・・ＲＳＳＩ検出回路、
７・・直流オフセット補正値算出回路、８・・制御回路、１１・・加算器、
１２・・出力選択回路、[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a transmitter that obtains a modulated signal from a signal to be transmitted, and more particularly to a transmitter that compensates for a direct current (DC) offset.
[0002]
[Prior art]
For example, a transmitter used in a wireless communication system uses a digital modulation scheme such as QPSK (Quadrature Phase Shift Keying) or multi-level QAM (Quadrature Amplitude Modulation). In such a digital modulation method, a modulated wave signal (modulated signal) is generated by performing quadrature modulation of a baseband signal to be transmitted with a carrier signal.
[0003]
FIG. 6 shows a configuration example of a transmitter including a quadrature modulation circuit.
In the transmitter shown in the figure, first, in a symbol mapping circuit 21, a baseband signal separated into an I-phase component and a Q-phase component so that transmission data is arranged at a symbol point in a signal space according to a modulation scheme. Generate Next, the baseband signal separated into the I-phase component and the Q-phase component output from the symbol mapping circuit 21 is band-limited as necessary by the waveform shaping filters 22a and 22b of the respective components. (D / A) (Digital to Analog) conversion circuits 23a and 23b convert digital signals into analog signals and output the signals to the quadrature modulation circuit 24. Then, the quadrature modulation circuit 24 performs quadrature modulation processing on the I-phase component and Q-phase component baseband signals converted into analog signals using the I-phase component and Q-phase component carrier signals.
[0004]
Here, as a configuration for realizing the quadrature modulation, for example, a mixer and a combiner are provided, and the baseband signal of the I-phase component and the Q-phase component and the carrier signal of the I-phase component and the Q-phase component are analogized by the mixer. , And the result of multiplication of these two components is added by a combiner.
Although FIG. 6 shows the configuration in which the waveform shaping filters 22a and 22b perform band limiting by digital signal processing, as another configuration example, an analog filter is provided at a position subsequent to the D / A conversion circuits 23a and 23b. It is also possible to provide.
[0005]
However, when performing quadrature modulation in the transmitter as described above, for example, deviation of the electrical characteristics of the individual components constituting the circuit, temperature, power supply voltage, due to fluctuation factors such as aging, Unnecessary DC components may be generated. Such a DC component is superimposed on the baseband signal as it is, thereby causing a DC offset in the baseband signal. As a result, a carrier leak due to a DC offset appears in the modulated signal obtained by the quadrature modulation circuit 24, which causes a significant deterioration in modulation accuracy.
[0006]
In order to prevent such a problem, a function of adjusting the DC offset at the input of the modulation circuit 24 provided in the transmitter is required to be minimized. In particular, when a modulation scheme with a small spatial distance between signal symbol points such as multi-level QAM is employed, the effect of the DC offset is large, and thus high-precision adjustment is required.
[0007]
Conventionally, a transmitter as shown in FIG. 6 is generally provided with a DC offset adjustment circuit for removing a DC offset, but the DC offset adjustment circuit itself is also an analog circuit. Even if the DC offset can be removed, the DC offset gradually increases due to temporal changes in the electrical characteristics of the circuit components, and eventually, the above-described problem of the DC offset occurs. I will.
In addition, since there is a deviation in the magnitude of the DC offset in each device, it is necessary to separately adjust each device, and there is a problem that usability is poor.
[0008]
In addition, as an example of the related art relating to countermeasures against DC offset, in the “quadrature modulation device and quadrature modulation error detection method”, a quadrature modulator modulates an input modulation signal by quadrature and feeds back the quadrature modulated signal to perform quadrature demodulation The quadrature demodulation circuit detects the quadrature modulation error by comparing the quadrature demodulation result with the input modulation signal, and corrects the quadrature modulation error of the input modulation signal by the detected quadrature modulation error. 2. Description of the Related Art Detecting and compensating for a quadrature modulation error generated by a deviation of an element is performed (for example, see Patent Document 1). In this device, the circuit scale becomes large.
[0009]
[Patent Document 1]
JP 2001-339452 A
[0010]
[Problems to be solved by the invention]
As described in the above-mentioned conventional example, in the conventional transmitter, various studies have been made to reduce the DC offset which affects the modulation processing. However, it has been desired to develop a better technique. In particular, for example, a technique for compensating for a DC offset with a simple configuration has been required.
[0011]
The present invention has been made in view of such a conventional situation, and provides a transmitter capable of compensating for a DC offset with a simple configuration when acquiring a modulation signal from a signal to be transmitted. With the goal.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, a transmitter according to the present invention compensates for a DC offset when acquiring a modulated signal from a signal to be transmitted as follows.
That is, the modulation circuit modulates with the input signal to obtain a modulation signal. The corrected transmission target signal output means outputs the result of adding the signal to be transmitted and the correction signal for correcting the DC offset to the modulation circuit.
[0013]
The correction signal output means outputs a correction signal to be used by the correction transmission target signal output means to the modulation circuit. DC offset related value detection means detects a value related to DC offset (DC offset related value) based on a modulation signal obtained by performing modulation by a correction signal input from a correction signal output means by a modulation circuit. I do. The correction signal control means controls the correction signal based on the value detected by the DC offset related value detection means such that the DC offset after the correction by the correction signal becomes small.
[0014]
Therefore, the correction signal is controlled based on the DC offset related value based on the modulation signal obtained by performing the modulation with the correction signal by the modulation circuit, so that the DC offset after correction is reduced. It is possible to compensate with high accuracy. By adopting the configuration using the correction signal in this way, for example, the device can be simplified and the DC offset can be compensated with high accuracy. For example, in the control of the correction signal, since the signal to be transmitted is not used, the compensation accuracy of the DC offset is not affected by the fluctuation of the signal to be transmitted.
[0015]
Here, various signals may be used as the signal to be transmitted, for example, a signal representing data to be transmitted is used, and a baseband signal including an I-phase component and a Q-phase component is used. .
Further, as a modulation method performed by the modulation circuit, various methods may be used, for example, a digital quadrature modulation method or the like is used.
[0016]
In the modulation circuit, modulation is performed on an input signal. For example, modulation may be performed on a result of adding a signal to be transmitted and a correction signal, or modulation may be performed only on a correction signal. .
In addition, regarding the result of adding the signal to be transmitted and the correction signal, the addition is performed, for example, in a mode in which one of the polarities (±) is inverted and then added, that is, the signal to be transmitted is added to the signal to be transmitted. A mode of performing subtraction with the correction signal may be used, and the present invention includes such a mode.
[0017]
Further, the DC offset is, for example, a DC offset (offset) of a signal to be transmitted, which affects modulation by a modulation circuit.
Various signals may be used as the correction signal. The correction signal, for example, is added to a DC offset generated in the circuit, thereby canceling the DC offset and reducing the DC offset remaining after correction by the correction signal.
[0018]
Various values may be detected as the DC offset related value. For example, a value representing the magnitude of the DC offset remaining after the correction by the correction signal is used. In this case, the smaller the value, the more the correction is performed. The DC offset after the correction by the signal becomes smaller.
[0019]
Further, various methods may be used to control the correction signal. Note that, for example, a method of controlling the correction signal based on a temporal average value or a temporal integral value of the DC offset related value may be used.
Normally, it is preferable that the DC offset after the correction by the correction signal is zero or a value close to zero.
[0020]
Further, the transmitter according to the present invention has the following configuration as one configuration example.
That is, there is a signal transmission period in which a signal to be transmitted is transmitted, and a signal non-transmission period in which the signal to be transmitted is non-transmitted (that is, the signal to be transmitted is not transmitted). Then, during the signal transmission period, the timing control unit performs modulation based on the addition result (that is, the result of adding the signal to be transmitted and the correction signal) input from the correction transmission target signal output unit by the modulation circuit. Control. On the other hand, during the signal non-transmission period, the timing control means performs modulation by the correction signal input from the correction signal output means by the modulation circuit, and detects the DC offset related value based on the modulation signal obtained by the modulation. A value related to the DC offset (DC offset related value) is detected by the means, and control is performed such that the correction signal is controlled by the correction signal control means based on the detected value.
[0021]
Accordingly, during the signal transmission period, as a normal transmission process, the correction signal is not changed, the DC offset is compensated by the correction signal, and the signal to be transmitted is modulated. Since the correction signal is adjusted to an appropriate value without performing modulation on the signal to be transmitted as the control of the correction signal, the DC offset can be compensated efficiently.
[0022]
Here, various types may be used as the length and timing of the signal transmission period and the length and timing of the signal non-transmission period.
Further, for example, in a TDD (Time Division Duplex) method, a TDMA (Time Division Multiple Access) method, or the like, a signal transmission period or a signal non-transmission period can exist, and thus it can be used.
Further, for example, a signal transmission period or a signal non-transmission period can be provided for the processing according to the present invention.
[0023]
Further, the transmitter according to the present invention has the following configuration as one configuration example.
That is, the signal to be transmitted is a baseband signal composed of the I-phase component and the Q-phase component. The modulation circuit is a quadrature modulation circuit that performs quadrature modulation based on the I-phase component and the Q-phase component. As the correction signal, an I-phase component correction signal for correcting the DC offset of the I-phase component and a Q-phase component correction signal for correcting the DC offset of the Q-phase component are used.
[0024]
Therefore, when quadrature modulation is performed on the baseband signal composed of the I-phase component and the Q-phase component, the DC offset affecting the quadrature modulation is compensated by the correction signal, so that the DC offset after the correction by the correction signal is corrected. Can be reduced.
[0025]
Hereinafter, a configuration example of the transmitter according to the present invention will be further described.
In the transmitter according to the present invention, as one configuration example, during the signal non-transmission period, an I-phase component control period for controlling the I-phase component correction signal and a Q-phase component for controlling the Q-phase component correction signal are provided. A control period is provided. The timing control means controls the I-phase component correction signal so that the DC offset of the I-phase component after the correction by the I-phase component correction signal is reduced by the correction signal control means during the I-phase component control period. During the Q-phase component control period, the correction signal control means controls the Q-phase component correction signal so that the DC offset of the Q-phase component after the correction by the Q-phase component correction signal is reduced.
Here, various things may be used as the length and timing of the I-phase component control period, and the length and timing of the Q-phase component control period.
[0026]
In the transmitter according to the present invention, as one configuration example, the correction signal control unit increases or decreases the level of the correction signal as control of the correction signal. When the I-phase component correction signal and the Q-phase component correction signal are used, the correction signal control means increases or decreases the level of the I-phase component correction signal and the level of the Q-phase component correction signal, respectively. Alternatively, the level of the I-phase component correction signal and the level of the Q-phase component correction signal are increased or decreased collectively.
[0027]
Here, various modes may be used as a mode of increasing or decreasing the level of the correction signal. For example, the level of the correction signal is continuously adjusted based on the magnitude of the DC offset after correction by the correction signal. The level of the correction signal is adjusted to an appropriate level by increasing or decreasing the level in a stepwise manner.
[0028]
Further, the transmitter according to the present invention has the following configuration (hereinafter, referred to as configuration A) as one configuration example.
That is, in the present configuration A, a symbol mapping circuit that performs symbol mapping of data to be transmitted, an I-phase component waveform shaping filter that shapes the baseband signal of the I-phase component obtained by the symbol mapping by the symbol mapping circuit, And a Q-phase component waveform shaping filter that shapes the waveform of the baseband signal of the Q-phase component obtained by the symbol mapping by the symbol mapping circuit.
[0029]
Further, in the present configuration A, an I-phase component having a function of outputting a result obtained by adding the I-phase component whose waveform is shaped by the I-phase component waveform shaping filter and the I-phase component correction signal and a function of outputting the I-phase component correction signal A component DC offset correction circuit, a Q-phase component having a function of outputting a result obtained by adding a Q-phase component whose waveform has been shaped by a Q-phase component waveform shaping filter and a Q-phase component correction signal, and a function of outputting a Q-phase component correction signal Component DC offset correction circuit, I-phase component D / A conversion circuit for converting a signal output from the I-phase component DC offset correction circuit from a digital signal to an analog signal, and a signal output from the Q-phase component DC offset correction circuit Is provided with a Q-phase component D / A conversion circuit that converts a digital signal into a analog signal.
[0030]
Further, in the present configuration A, an analog signal relating to the I-phase component that has been D / A-converted by the I-phase component D / A conversion circuit (that is, the result of adding the I-phase component and the I-phase component correction signal, or Component correction signal) and an analog signal related to the Q-phase component D / A-converted by the Q-phase component D / A conversion circuit (that is, the result of adding the Q-phase component and the Q-phase component correction signal, or the Q-phase component correction). Signal) to perform orthogonal modulation.
[0031]
In the configuration A, the value of the RSSI (Received Signal Strength Indicator) is detected based on the modulated signal obtained by performing the quadrature modulation by the quadrature modulation circuit based on the I-phase component correction signal and the Q-phase component correction signal. And the level of the I-phase component correction signal used in the I-phase component DC offset correction circuit and the Q level used in the Q-phase component DC offset correction circuit so that the RSSI value detected by the RSSI detection circuit becomes smaller. A DC offset correction value calculation circuit for controlling the level of the phase component correction signal is provided.
[0032]
In the configuration A, during the signal transmission period, the I-phase component DC offset correction circuit outputs the addition result regarding the I-phase component, and the Q-phase component DC offset correction circuit outputs the addition result regarding the Q-phase component. On the other hand, during the signal non-transmission period, the I-phase component DC offset correction circuit outputs the I-phase component correction signal and the Q-phase component DC offset correction circuit outputs the Q-phase component correction signal. A control circuit is provided for controlling the level of the I-phase component correction signal and the level of the Q-phase component correction signal by the offset correction value calculation circuit.
[0033]
Here, various data may be used as data to be transmitted.
Various filters may be used as the I-phase component waveform shaping filter and the Q-phase component waveform shaping filter.
In the waveform shaping by the I-phase component waveform shaping filter and the Q-phase component waveform shaping filter, for example, a frequency band of a signal is limited (band limitation).
[0034]
Various circuits may be used as the quadrature modulation circuit.
The RSSI value detected by the RSSI detection circuit indicates, for example, the magnitude of the DC offset power after correction by the correction signal.
[0035]
Further, the transmitter according to the present invention is applied to a communication device including a transmitter for transmitting a signal and a receiver for receiving a signal, as one configuration example. The communication device is provided in, for example, a communication system.
Further, the transmitter according to the present invention is applied to a wireless communication device including, as an example of a configuration, a wireless transmitter that wirelessly transmits a signal and a wireless receiver that wirelessly receives a signal. The wireless communication device is provided in, for example, a wireless communication system.
[0036]
Here, various configurations may be used as a wired or wireless transmitter, a wired or wireless receiver, a wired or wireless communication device, or a wired or wireless communication system.
Also, various communication methods may be used as the communication method.
In addition, as the wireless communication system, for example, a mobile phone system, a simplified mobile phone system (PHS: Personal Handy phone System), or the like can be used.
In addition, as the wireless communication device, for example, a mobile station device, a base station device, a relay station device, or the like can be used.
[0037]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment according to the present invention will be described with reference to the drawings.
FIG. 1 shows a configuration example of a transmitter according to the present invention.
The transmitter of this embodiment includes a symbol mapping circuit 1, an I-phase component waveform shaping filter 2a and a Q-phase component waveform shaping filter 2b, an I-phase component DC offset correction circuit 3a, and a Q-phase component DC offset correction. A circuit 3b, an I / D component D / A conversion circuit 4a and a Q / phase component D / A conversion circuit 4b, a quadrature modulation circuit 5, an RSSI detection circuit 6, a DC offset correction value calculation circuit 7, and a control circuit 8 are provided.
[0038]
The symbol mapping circuit 1 inputs data to be transmitted (transmission data), and assigns the input transmission data to a digital baseband composed of an I-phase component and a Q-phase component so as to allocate information to symbol points according to a modulation scheme. The digital baseband signal of the I-phase component is output to the waveform shaping filter 2a of the I-phase component, and the digital baseband signal of the Q-phase component is output to the waveform shaping filter 2b of the Q-phase component.
[0039]
The I-phase component waveform shaping filter 2a band-limits the input I-phase component digital baseband signal and outputs it to the I-phase component DC offset correction circuit 3a.
The Q-phase component waveform shaping filter 2b band-limits the input Q-phase component digital baseband signal and outputs the resulting signal to the Q-phase component DC offset correction circuit 3b.
[0040]
The I-phase component DC offset correction circuit 3a outputs the I-phase component digital baseband signal input from the I-phase component waveform shaping filter 2a and the DC offset at a timing according to the control signal Z1 input from the control circuit 8. It adds the I-phase component correction signal Y1 (the offset value of the I-phase component) input from the correction value calculation circuit 7 and adds the resultant signal (ie, the digital baseband signal of the I-phase component after DC offset correction). ) To the I-phase component D / A conversion circuit 4a, and outputs only the I-phase component correction signal Y1 input from the DC offset correction value calculation circuit 7 to the I-phase component D / A conversion circuit 4a. And the processing to be performed.
[0041]
The Q-phase component DC offset correction circuit 3b outputs the Q-phase component digital baseband signal input from the Q-phase component waveform shaping filter 2b and the DC offset at a timing according to the control signal Z1 input from the control circuit 8. It adds the Q-phase component correction signal Y2 (the offset value of the Q-phase component) input from the correction value calculating circuit 7 and adds the resultant signal (that is, the digital baseband signal of the Q-phase component after DC offset correction). ) To the Q-phase component D / A conversion circuit 4b and only the Q-phase component correction signal Y2 input from the DC offset correction value calculation circuit 7 to the Q-phase component D / A conversion circuit 4b. And the processing to be performed.
[0042]
The I-phase component D / A conversion circuit 4a converts a signal (addition result signal or correction signal Y1) related to the I-phase component input from the I-phase component DC offset correction circuit 3a from a digital signal to an analog signal. And outputs the result to the quadrature modulation circuit 5.
The Q-phase component D / A conversion circuit 4b converts a signal (addition result signal or correction signal Y2) related to the Q-phase component input from the Q-phase component DC offset correction circuit 3b from a digital signal to an analog signal. And outputs the result to the quadrature modulation circuit 5.
[0043]
The quadrature modulation circuit 5 converts the carrier signal of the I-phase component and the Q signal of the analog baseband signal of the I-phase component and the analog baseband signal of the Q-phase component input from the two-component D / A conversion circuits 4a and 4b. Analog quadrature modulation is performed using the carrier wave signal of the phase component, and a signal of a modulated wave (modulated signal) obtained by this is output. The modulated signal output from the quadrature modulation circuit 5 is subjected to transmission processing, and a part of the modulated signal is output to the RSSI detection circuit 6.
[0044]
The RSSI detection circuit 6 detects the power of the modulation signal (part of the signal in this example) output from the quadrature modulation circuit 5 and outputs the RSSI value to the DC offset correction value calculation circuit 7. Here, a circuit element of the RSSI detection circuit 6 is generally configured using a logarithmic amplifier (LOG amplifier) or the like.
[0045]
The DC offset correction value calculation circuit 7 outputs the I-phase component correction signal Y1 to the I-phase component DC offset correction circuit 3a and outputs the Q-phase component correction signal Y2 to the Q-phase component DC offset correction circuit 3b. I do. In this example, the correction signals Y1 and Y2 of the respective components are formed from digital values.
[0046]
Further, the DC offset correction value calculation circuit 7 performs the DC offset of the two components in a state where the modulation signal output from the quadrature modulation circuit 5 does not include a component relating to the baseband signal (transmission data) to be transmitted. In a state where only the correction signals Y1 and Y2 are output from the correction circuits 3a and 3b, the I-phase component is output to the DC offset correction circuit 3a so that the value of the RSSI input from the RSSI detection circuit 6 becomes minimum. The phase component correction signal Y1 and the Q phase component correction signal Y2 output to the Q phase component DC offset correction circuit 3b are controlled by calculation. The control of the correction signals Y1 and Y2 by the DC offset correction value calculation circuit 7 is performed at a timing according to the control signal Z2 input from the control circuit 8.
[0047]
The control circuit 8 adjusts the time during which the correction signals Y1 and Y2 can be adjusted by the transmitter of the present example in a system using the transmitter of the present example, and adjusts the DC offset correction circuits 3a and 3a of the two components. 3b and the operation of the DC offset correction value calculation circuit 7 are controlled. Specifically, the control circuit 8 inputs information (transmission timing) regarding the transmission timing of the transmission data, and controls the operation timing of the two-component DC offset correction circuits 3a and 3b based on the input information. Control signal Z1 for controlling the operation of the DC offset correction value calculation circuit 7 and the control signal Z2 for controlling the operation timing of the DC offset correction value calculation circuit 7 for the respective components. 7 is output.
[0048]
Next, the operation of correcting the DC offset by the transmitter of this embodiment will be described in detail.
First, the timing for performing the adjustment operation of the correction signals Y1 and Y2 will be described.
FIG. 2A shows an example of a relationship between a configuration example of a radio frame and timing of an adjustment operation in a case where a TDD scheme is used as a duplex scheme. The TDD communication has a time slot configuration in which reception (“reception section”) and transmission (“transmission section”) are alternately repeated, and the time during which a wireless station equipped with a transmitter performs a reception operation. For the band, the transmitter can be used for purposes other than data transmission.
[0049]
FIG. 2B shows an example of the relationship between a configuration example of a radio frame and the timing of an adjustment operation when the TDMA scheme is used as the connection scheme. In the communication of the TDMA system, there is a systematic time during which transmission is performed at each wireless station (“transmission section of its own station”) and a time period during which transmission is not performed (“transmission section of another station”). During a time period when a wireless station other than the equipped wireless station is performing a transmission operation, the transmitter can be used for a purpose other than data transmission.
[0050]
Therefore, in the transmitter of this example, the “reception section” shown in FIG. 2A and the “transmission section of another station” shown in FIG. 2B are corrected for correcting the DC offset. The signals Y1 and Y2 are used as time for adjustment.
[0051]
In general, there are few systems in which one transmitter always needs to transmit data to an opposing receiver. Further, for example, even in a system in which one transmitter always needs to transmit data to an opposing receiver, a non-transmission section (a section in which transmission is not performed) is inserted in a part of a transmission section. For example, it is possible to provide a time for adjusting the correction signals Y1 and Y2.
[0052]
Next, the procedure of the operation for correcting the DC offset and the operation for adjusting the correction signals Y1 and Y2 will be described.
FIG. 3 shows, with the horizontal axis as the time axis, (a) the state of the transmitter of this example, (b) the transmission timing, and (c) the control signal Z1 for the DC offset correction circuits 3a and 3b of two components. , (D) a control signal Z2 for the DC offset correction value calculation circuit 7, (e) a correction signal Y1 for the I-phase component, and (f) a correction signal Y2 for the Q-phase component. Note that t0, t1, t2, t3, t4,... Represent times arranged at equal time intervals.
[0053]
In the example shown in the figure, a modulated signal obtained by using transmission data is transmitted in the time period from time t0 to t1 and in the time period from time t3 to t4. In this case, the transmission timing is high (H: High). In this state, the control circuit 8 sets the control signal Z1 for the two components of the DC offset correction circuits 3a and 3b to a "0" value signal, and the control circuit 8 sets the control signal Z2 for the DC offset correction value calculation circuit 7 to "0". Value signal. In this case, the DC offset correction value calculation circuit 7 fixedly holds and outputs the correction signals Y1 and Y2 at the time when the previous adjustment operation is completed, and the DC offset correction circuits 3a and 3b of the respective components respectively The result of adding the baseband signal of the component and the correction signals Y1 and Y2 of the respective components is output.
[0054]
Further, in the example of the figure, the correction signals Y1 and Y2 are adjusted during the time period from time t1 to t3. In this case, the transmission timing is in a low (L: Low) state, and the control circuit 8 The control signal Z1 for the component DC offset correction circuits 3a and 3b is a signal of "1" value.
[0055]
In the time period from time t1 to time t2, the control circuit 8 sets the control signal Z2 to the DC offset correction value calculation circuit 7 to a signal of "1" value. In this case, the DC offset correction value calculation circuit 7 Are performed to adjust the correction signal Y1 of the I-phase component by fixing the correction signal Y2 of the above, and the DC offset correction circuits 3a and 3b of the respective components output the correction signals Y1 and Y2 of the respective components. .
[0056]
In the time period from the time t2 to the time t3, the control circuit 8 sets the control signal Z2 to the DC offset correction value calculation circuit 7 to a signal of "2" value. In this case, the DC offset correction value calculation circuit 7 Is performed to adjust the correction signal Y2 of the Q-phase component by fixing the correction signal Y1 of the first component, and the DC offset correction circuits 3a and 3b of the respective components output the correction signals Y1 and Y2 of the respective components. .
[0057]
As described above, the correction of the DC offset is preferably performed independently for each of the baseband signal of the I-phase component and the baseband signal of the Q-phase component. Therefore, in the example of FIG. The time is allocated so that the calculation is performed by allocating it to the first half time sections t1 to t2 and the calculation of the Q-phase component correction signal Y2 is performed by allocating it to the second half time section t2 to t3.
[0058]
Further, the control circuit 8 switches the control signal Z2 to the DC offset correction value calculation circuit 7 between the “1” value and the “2” value, thereby obtaining the correction signal Y1 of either the I-phase component or the Q-phase component. , Y2 to be calculated.
When the control signal Z2 input from the control circuit 8 is “1”, the DC offset correction value calculation circuit 7 outputs the correction signal Y1 of the I-phase component while executing the calculation, and outputs the correction signal Y1 at the previous time. Holds and outputs the correction signal Y2 of the Q-phase component at the time when the adjustment operation of the above is completed, and when the control signal Z2 input from the control circuit 8 has the value of "2", the previous adjustment operation The correction signal Y1 of the I-phase component at the time of termination is held and output, and the correction signal Y2 of the Q-phase component is output while being calculated.
[0059]
Here, FIG. 4A shows a circuit including an adder 11 and an output selection circuit 12 as a configuration example of a circuit used as the DC offset correction circuits 3a and 3b for the I-phase component and the Q-phase component. is there.
In this circuit, the adder 11 adds the baseband signals from the waveform shaping filters 2a and 2b and the correction signals Y1 and Y2 from the DC offset correction value calculation circuit 7 for the I-phase component or the Q-phase component, and selects the output. The circuit 12 selectively switches the addition result and one of the correction signals Y1 and Y2 at a timing according to the control signal Z1 from the control circuit 8 and outputs the result.
[0060]
As shown in FIG. 4B, in the normal transmission operation state, the control signal Z1 has a value of “0”, and the DC offset correction circuits 3a and 3b of the respective components output the baseband signal and the correction signals Y1 and Y2. Is output, and when the correction signals Y1 and Y2 are adjusted, the control signal Z1 has a value of "1", and the DC offset correction circuits 3a and 3b of the respective components output the correction signals Y1 and Y2. Is done.
[0061]
Next, a description will be given using mathematical expressions.
For example, assuming that the correction amount by the I-phase component correction signal Y1 is ΔI and the correction amount by the Q-phase component correction signal Y2 is ΔQ, the RSSI detection circuit 6 detects the correction signals Y1 and Y2 in a state where the correction signals Y1 and Y2 are adjusted. Assuming that there is no DC offset, the power value (RSSI value) is SQRT (ΔI ² + ΔQ ² ). When a DC offset occurs in the circuit, the amount obtained by adding the amount of the DC offset of the I-phase component and the correction amount ΔI of the I-phase component is ΔI ′, and the amount of the DC offset of the Q-phase component and Q Assuming that the amount obtained by adding the correction amount ΔQ of the phase component is ΔQ ′, the power value (the RSSI value) detected by the RSSI detection circuit 6 is SQRT (ΔI ′) in a state where the correction signals Y1 and Y2 are adjusted. ² + ΔQ ' ² ).
[0062]
In the first half time period t1 to t2 shown in FIG. 3, the correction amount ΔQ of the Q-phase component is fixed and the correction amount ΔI of the I-phase component is adjusted, so that the RSSI value SQRT (ΔI ′) is obtained. ² + ΔQ ' ² ) Is controlled to be minimum. In the latter half of the time period t2 to t3 shown in FIG. 3, the correction amount ΔI of the I-phase component is fixed and the correction amount ΔQ of the Q-phase component is adjusted, so that the RSSI value SQRT (ΔI ′) is obtained. ² + ΔQ ' ² ) Is controlled to be minimum.
[0063]
FIG. 5 shows that the correction signals Y1 and Y2 are adjusted by the DC offset correction value calculation circuit 7 so that the RSSI value SQRT (ΔI ′ ² + ΔQ ' ² As an example of the processing procedure for minimizing (), an example in which a simple algorithm is used is shown.
In the process of this example, one adjustment process is performed using, for example, a plurality of N RSSI value samples, and such one adjustment process is repeatedly performed or performed at a necessary timing. Is As such an interval between the samples, a time interval sufficient for the correction signals Y1 and Y2 adjusted based on the sample of the previous RSSI value to be reflected in the current RSSI value is used.
[0064]
In this example, the RSSI value is represented by X (n), the total number of RSSI samples used for performing one adjustment process is represented by N, and n represents a sample number (n = 1 to 1). N). A variable that holds the RSSI value X (n) for each sample is represented by Rd.
[0065]
In the process of this example, first, variables are initialized as initial settings (step S1). Specifically, the correction value Y (the correction signal Y1 or the correction signal Y2) is set to “0” in the first adjustment processing, and is set to a value holding the previous result in the second and subsequent adjustment processing. Also, the control width step is set as an initial value. As a minimum unit of the control width step, for example, a value corresponding to one bit of a digital baseband signal is used. The threshold value Rthr for determining whether to change the correction value Y is set as an initial value. Also, a variable (control history) PCONT representing the history of the control direction is set to an initial value of either “+1” or “−1”. Further, a variable (control result) RDC that holds the RSSI value X (n) = Rd obtained when the correction value Y is changed is set to the value “0” in the first adjustment process, and is set to “0” in the second and subsequent adjustment processes. A value that retains the previous result. Further, the sample number n is set to “1”, and the total number of samples N is set as an initial value.
[0066]
Next, after waiting for the sample timing, when the sample timing comes (step S2), the following processing is performed (steps S3 to S12). The following processing (steps S3 to S12) is performed for each sample.
That is, first, the RSSI value X (n) is detected, and the detected value is read into Rd (step S3), and it is determined whether the read Rd is larger than the threshold Rthr (step S4).
[0067]
As a result of this determination (step S4), if Rd is equal to or smaller than the threshold value Rthr, the sample number n is increased by 1 without changing the correction value Y (step S11), and the sample number n after the increase becomes N If the number has reached, the current adjustment processing ends, and if the number has not reached N, the processing after the above-described processing of waiting for the sample timing (steps S2 to S12) is performed again (step S12).
[0068]
On the other hand, if the result of this determination (step S4) indicates that Rd is greater than the threshold value Rthr, processing for updating the correction value Y is performed as follows (steps S5 to S12).
That is, it is determined whether or not the current RSSI value X (n) = Rd is smaller than the previous RSSI value RDC (step S5), and the current RSSI value X (n) = Rd is compared with the previous RSSI value RDC. If smaller than, the polarity (±) of the increase / decrease control direction PCONT is inverted (step S6), otherwise, the polarity of the increase / decrease control direction PCONT is held as it is.
[0069]
Next, when the increase / decrease control direction PCONT is "+1" (step S7), the polarity of the increase / decrease control direction PCONT is changed to "-1" and the correction value Y is decreased by the control width step ( In step S8), if the increase / decrease control direction PCONT is "-1" (step S7), the polarity of the increase / decrease control direction PCONT is changed to "+1" and the correction value Y is increased by the control width step (step S8). Step S9).
[0070]
Next, the current RSSI value X (n) = Rd is stored in the control result RDC (step S10).
Then, the sample number n is increased by 1 (step S11). When the sample number n after the increase reaches N, the current adjustment process is terminated, while if the sample number n has not reached N, the above-described sample timing is again waited. The processing (step S2 to step S12) after the processing to be performed is performed (step S12).
[0071]
By using such a processing procedure to repeatedly perform the adjustment process for each of the I-phase component correction signal Y1 and the Q-phase component correction signal Y2, the correction signals Y1 and Y2 are automatically adjusted. In addition, the DC offset affecting the quadrature modulation generated in the transmitter can be automatically compensated. Specifically, in the process of this example, the detected RSSI value is controlled by controlling the control direction PCONT for increasing or decreasing the correction signals Y1 and Y2 so that the DC offset to be compensated can be accurately compensated. For example, it can be made to converge to a “0” value or a value near the “0” value.
[0072]
As described above, in the transmitter of this example, when performing orthogonal modulation on the baseband signals of the I-phase component and the Q-phase component, the direct-current modulation of the baseband signal of the I-phase component and the Q-phase component is performed. The correction signals Y1 and Y2 for correcting the offset are added, and the timing is controlled so as to use a time zone in which the transmission data is not output as a modulation signal, and is obtained from the correction signals Y1 and Y2. Based on the RSSI value of the modulation signal, the values of the correction signals Y1 and Y2 are adjusted so that the DC offset remaining after the correction is minimized and the carrier leak is minimized.
[0073]
Therefore, in the transmitter of the present example, the magnitude of the DC offset of the transmission signal (baseband signal) is detected by a simple circuit configuration, and the correction signals Y1 and Y2 are suitable based on the detection result. It can be adjusted to a value, whereby the DC offset generated in the transmitter with respect to the quadrature modulation circuit 5 can be compensated. Further, in the transmitter of the present example, for example, since the adjustment processing of the correction signals Y1 and Y2 and the compensation processing of the DC offset are automatically performed, it is possible to eliminate the need for the operator to perform the DC offset adjustment work. In addition, it is possible to perform compensation by following a deviation unique to each element, a change in temperature, a change in power supply voltage, a change in DC offset caused by aging, and the like.
[0074]
In the transmitter of this example, a modulation circuit is configured by the function of the quadrature modulation circuit 5, and a corrected transmission target signal output unit and a correction signal output unit are configured by the functions of the DC offset correction circuits 3a and 3b. , The function of the RSSI detection circuit 6 constitutes a DC offset related value detection means, the function of the DC offset correction value calculation circuit 7 constitutes a correction signal control means, and the function of the control circuit 8 controls the timing control means. It is configured. Further, in the transmitter of this example, the value of RSSI is used as the DC offset related value.
[0075]
Here, the configuration of the transmitter and the like according to the present invention is not necessarily limited to the configuration described above, and various configurations may be used. Note that the present invention can be provided, for example, as a method or a method for executing the processing according to the present invention, or a program for realizing such a method or method. Further, the present invention can be provided as, for example, a modulation device, a communication device, a communication system, or the like.
Further, the application field of the present invention is not necessarily limited to the above-described fields, and the present invention can be applied to various fields.
[0076]
The various processes performed in the transmitter and the like according to the present invention include, for example, control performed by the processor executing a control program stored in a ROM (Read Only Memory) in a hardware resource including a processor and a memory. Alternatively, for example, each functional unit for executing the processing may be configured as an independent hardware circuit.
Further, the present invention can be understood as a computer-readable recording medium such as a floppy (registered trademark) disk or a CD (Compact Disc) -ROM storing the above-mentioned control program or the program (the program itself). The processing according to the present invention can be performed by inputting the program from the recording medium to the computer and causing the processor to execute the program.
[0077]
【The invention's effect】
As described above, according to the transmitter according to the present invention, the result of adding the signal to be transmitted and the correction signal for correcting the DC offset is output to the modulation circuit. When acquiring a modulated signal from a signal to be transmitted by performing modulation, for example, when the signal to be transmitted is not modulated, a correction signal is output to a modulation circuit, and the modulation circuit modulates the signal with the correction signal. Because the value related to the DC offset is detected based on the modulation signal obtained and obtained, and the correction signal is controlled so that the DC offset after correction by the correction signal is reduced based on the detected value. For example, with a simple configuration, the DC offset can be efficiently compensated.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a configuration example of a transmitter according to an embodiment of the present invention.
2A and 2B are diagrams illustrating an example of a relationship between a configuration example of a radio frame and timing for adjusting a correction signal, where FIG. 2A is a diagram illustrating a case where a TDD scheme is adopted, and FIG. It is a figure showing the case where it is adopted.
FIG. 3 is a diagram illustrating an example of a timing of a process related to compensation of a DC offset.
4A and 4B are diagrams illustrating a DC offset correction circuit, FIG. 4A is a diagram illustrating a configuration example of a DC offset correction circuit, and FIG. 4B is a diagram illustrating an example of an output value from a DC offset correction circuit and an operation state; It is.
FIG. 5 is a diagram illustrating an example of a procedure of a process of adjusting a correction amount of a DC offset by a correction signal by calculation.
FIG. 6 is a diagram illustrating a configuration example of a transmitter according to a conventional example.
[Explanation of symbols]
1. Symbol mapping circuit 2a, 2b Waveform shaping filter
3a, 3b ··· DC offset correction circuit, 4a, 4b · · · D / A conversion circuit,
5 ··· Quadrature modulation circuit, 6 ··· RSSI detection circuit,
7 DC offset correction value calculation circuit 8 Control circuit 11 Adder
12 ··· Output selection circuit

Claims

In a transmitter that obtains a modulated signal from a signal to be transmitted,
A modulation circuit that modulates with an input signal to obtain a modulation signal,
Corrected transmission target signal output means for outputting the result of adding the signal to be transmitted and the correction signal for correcting the DC offset to the modulation circuit,
Correction signal output means for outputting a correction signal for use by the correction transmission target signal output means to the modulation circuit,
DC offset related value detection means for detecting a value related to DC offset based on a modulation signal obtained by performing modulation by a correction signal input from a correction signal output means by a modulation circuit,
Correction signal control means for controlling the correction signal such that the DC offset after correction by the correction signal is reduced based on the value detected by the DC offset related value detection means,
A transmitter comprising:

The transmitter according to claim 1,
There is a signal transmission period for transmitting a signal to be transmitted, and a signal non-transmission period in which the signal to be transmitted is non-transmission,
During the signal transmission period, the modulation circuit controls so that the modulation is performed based on the addition result input from the corrected transmission target signal output unit, and during the signal non-transmission period, the modulation circuit inputs the correction signal from the correction signal output unit. Modulation is performed by the correction signal, a value related to the DC offset is detected by the DC offset related value detection means based on the modulation signal obtained by the modulation, and the correction signal control means is controlled based on the detected value. Comprising timing control means for controlling the correction signal to be controlled by
A transmitter characterized by the above-mentioned.

In the transmitter according to claim 1 or 2,
The signal to be transmitted is a baseband signal composed of an I-phase component and a Q-phase component,
The modulation circuit is a quadrature modulation circuit that performs quadrature modulation based on the I-phase component and the Q-phase component,
As the correction signal, an I-phase component correction signal for correcting the DC offset of the I-phase component and a Q-phase component correction signal for correcting the DC offset of the Q-phase component are used.
A transmitter characterized by the above-mentioned.