JP2007158931A - Transmitter - Google Patents

Transmitter Download PDF

Info

Publication number
JP2007158931A
JP2007158931A JP2005353581A JP2005353581A JP2007158931A JP 2007158931 A JP2007158931 A JP 2007158931A JP 2005353581 A JP2005353581 A JP 2005353581A JP 2005353581 A JP2005353581 A JP 2005353581A JP 2007158931 A JP2007158931 A JP 2007158931A
Authority
JP
Japan
Prior art keywords
signal
offset
value
correction value
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005353581A
Other languages
Japanese (ja)
Other versions
JP4574531B2 (en
Inventor
Yasuhiro Takeuchi
靖裕 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2005353581A priority Critical patent/JP4574531B2/en
Publication of JP2007158931A publication Critical patent/JP2007158931A/en
Application granted granted Critical
Publication of JP4574531B2 publication Critical patent/JP4574531B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To properly perform correction even when there is a nonlinear point in a transmitter which corrects a DC offset generated in a signal to be transmitted. <P>SOLUTION: An arithmetic means 14, 17 computes a correction value of a DC offset for a signal and a detection means detects a quantity reflected with the corrected DC offset. A control means iteratively defines a signal point with a minimum quantity to be detected when a value corresponding to each of signal points as a correction value as a next reference signal point among a plurality of signal points disposed at intervals of a step size to a reference signal point and the signal point and changes the step size into a smaller value in accordance with reduction of a quantity to be detected, thereby setting a value with a small quantity to be detected as a correction value. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、送信対象となる信号に発生するDCオフセットの成分を補正する送信機に関し、特に、D/Aコンバータに不連続ポイントがあるような場合においても、DCオフセットの成分を適切に補正する送信機に関する。   The present invention relates to a transmitter that corrects a DC offset component generated in a signal to be transmitted, and particularly corrects the DC offset component appropriately even when there is a discontinuous point in a D / A converter. Regarding the transmitter.

例えば、移動通信システムの基地局装置や移動局装置などでは、無線送信機により信号を無線送信することや、無線受信機により信号を無線受信することが行われる。
無線送信機は、一例として、公知でない特願2005−198591号に記載されたものと同様の構成を有する。ここでは、説明の便宜上から、後述する本発明の実施例を説明する図1を参照し、図1に示されるのと同一の符号を用いて説明するが、本発明を限定する意図は無い。
For example, in a base station apparatus or mobile station apparatus of a mobile communication system, a signal is wirelessly transmitted by a wireless transmitter, or a signal is wirelessly received by a wireless receiver.
As an example, the wireless transmitter has a configuration similar to that described in Japanese Patent Application No. 2005-198591 which is not publicly known. Here, for convenience of explanation, reference is made to FIG. 1 for explaining an embodiment of the present invention to be described later, and the same reference numerals as those shown in FIG. 1 are used for explanation, but there is no intention to limit the present invention.

無線送信機では、デジタル処理された信号がD/A(Digital to Analog)コンバータ2、3を通ってアナログ信号へ変換される際に直流成分(D/A変換におけるDCオフセット)が発生し、また、当該アナログ信号がアナログの直交変調器(AQM)4を通って直交変調される際に基準周波数の漏れ(キャリアリーク)が発生する。本例では、これらの2つを総称してDCオフセットと呼ぶ。
制御部7は、キャリアリーク補正回路1におけるDCオフセット補正値を変化させることにより、DCオフセットの成分を除去することができる。
In a wireless transmitter, when a digitally processed signal is converted into an analog signal through D / A (Digital to Analog) converters 2 and 3, a DC component (DC offset in D / A conversion) is generated. When the analog signal is quadrature-modulated through the analog quadrature modulator (AQM) 4, a reference frequency leak (carrier leak) occurs. In this example, these two are collectively referred to as a DC offset.
The controller 7 can remove the DC offset component by changing the DC offset correction value in the carrier leak correction circuit 1.

図5(a)〜(d)には、低レベル送信時に制御部7が行うキャリアリークキャンセルのアルゴリズムの一例を示してある。なお、信号はI相(同相)の成分とQ相(直交)の成分から構成される。
本例では、IQ平面上の或る1点と、そこからI軸方向に±1、Q軸方向に±1にある点の範囲を考え、これら5点を順々にDCオフセット補正値としてキャリアリーク補正回路1に設定し、これら5点の中からフィードバック信号の電力値(残存するDCオフセットの電力値)が最小となる点を見つけ、次にその点を中心とした同様な5点を考えて同じ動作を繰り返して行い、これにより、残存するDCオフセットの電力値が最小となるDCオフセット補正値を探す。ここで、前記した±1の幅をステップサイズと呼ぶ。
FIGS. 5A to 5D show an example of a carrier leak cancellation algorithm performed by the control unit 7 during low-level transmission. The signal is composed of an I-phase (in-phase) component and a Q-phase (orthogonal) component.
In this example, a certain point on the IQ plane and a range of points that are ± 1 in the I-axis direction and ± 1 in the Q-axis direction are considered, and these five points are used as DC offset correction values in order. Set in the leak correction circuit 1, find a point where the power value of the feedback signal (remaining DC offset power value) is the minimum among these five points, and then consider the same five points centered on that point. The same operation is repeated, and a DC offset correction value that minimizes the remaining DC offset power value is searched for. Here, the width of ± 1 described above is called a step size.

具体的には、図5(a)に示されるように、IQ平面上で各点間距離が1となる5点のそれぞれについて、各点をキャリアリーク補正回路1に設定したときに残存するDCオフセットの電力値を測定し、当該電力値が最小となる点を次の中心点とする。次に、図5(b)に示されるように、当該次の中心点を基準とした同様な5点について同様に最小電力となる点を検索し、図5(c)に示されるように、その点を次の中心点とする。同様な検索を繰り返して行うことにより、図5(d)に示されるように、残存するDCオフセットの電力値が最も小さくなる点(正解値の点)を検索することができる。   Specifically, as shown in FIG. 5 (a), the DC remaining when each point is set in the carrier leak correction circuit 1 for each of the five points where the distance between the points is 1 on the IQ plane. The power value of the offset is measured, and the point where the power value is minimum is set as the next center point. Next, as shown in FIG. 5 (b), the point where the same minimum power is obtained for the same five points with the next center point as a reference is searched, and as shown in FIG. 5 (c), Let that point be the next center point. By repeating the same search, as shown in FIG. 5D, it is possible to search for a point (correct answer value) at which the remaining DC offset power value is the smallest.

しかしながら、無線送信機では、図5(a)〜(d)に示されるようなアルゴリズムを用いても、DCオフセットの成分を適切に除去することができない状況があるといった問題があった。
図6には、I相のDCオフセット補正値は正解値であるがQ相のDCオフセット補正値が非線形ポイントから抜け出せないときにおける周波数スペクトルの一例を示してある。同図の横軸は周波数、縦軸はレベル(パワー)を示している。同図に示されるように、残存するDCオフセットによるキャリアリークが大きく残ってしまう。
However, the wireless transmitter has a problem in that there is a situation in which the DC offset component cannot be appropriately removed even when an algorithm as shown in FIGS. 5A to 5D is used.
FIG. 6 shows an example of a frequency spectrum when the I-phase DC offset correction value is a correct value but the Q-phase DC offset correction value cannot escape from the nonlinear point. In the figure, the horizontal axis represents frequency and the vertical axis represents level (power). As shown in the figure, a large amount of carrier leakage due to the remaining DC offset remains.

このような問題のある状況では、I相又はQ相のうちの少なくとも一方のDCオフセット補正値が正解値ではなく0或いはその付近で停滞する現象が発生している。これは、例えば、D/Aコンバータ2、3の非線形特性によって、残存するDCオフセットの電力値が最小となるDCオフセット補正値を誤って検出するために発生する。
D/Aコンバータの非線形特性は、例えば、各ビットの重みが正確に2のべき乗の関係になっていないことによるもので、バイポーラ出力時のゼロ出力付近に発生するものが最も深刻である。
図7には、補正値対キャリアリーク特性の一例を示してある。同図の横軸はQ相のDCオフセット補正値を示しており、縦軸はリークしたキャリアの電力値の測定値(測定電力値)を示している。
In such a problematic situation, a phenomenon occurs in which the DC offset correction value of at least one of the I-phase and the Q-phase stagnates at or near 0 instead of the correct value. This occurs because, for example, the DC offset correction value that minimizes the power value of the remaining DC offset is erroneously detected due to the non-linear characteristics of the D / A converters 2 and 3.
The non-linear characteristic of the D / A converter is because, for example, the weight of each bit is not exactly a power of two, and the one that occurs near the zero output at the bipolar output is the most serious.
FIG. 7 shows an example of the correction value versus carrier leak characteristic. The horizontal axis of the figure shows the Q-phase DC offset correction value, and the vertical axis shows the measured value (measured power value) of the leaked carrier power value.

なお、この測定電力値としては、直交変調器4からの出力信号を増幅器5及びA/D(Analog to Digital)コンバータ6を介してフィードバックした信号の電力値つまり送信電力値そのものを用いている。フィードバック信号を例えば、デジタル直交復調し、I相及びQ相の2乗和(Ii+Qi)の平均が測定電力値となり、キャリアリーク補正回路1への入力が無いか十分に小さければ、測定電力値はキャリアリークの電力値を十分に反映したものとなる。 As the measured power value, the power value of the signal obtained by feeding back the output signal from the quadrature modulator 4 via the amplifier 5 and the A / D (Analog to Digital) converter 6, that is, the transmission power value itself is used. A feedback signal, for example, a digital quadrature demodulation, the average of the sum of squares of the I-phase and Q-phase (Ii 2 + Qi 2) becomes the measured power values, if either sufficiently small input to the carrier leak compensation circuit 1 is no, the measurement The power value sufficiently reflects the power value of carrier leak.

キャリアリークは小さい程良いので、図7の例では、Q相のDCオフセット補正値の正解値は図において左方向にあるが、前述のアルゴリズムでは補正値=0における極小点(非線形ポイント)から抜け出せないために、正解値に到達することができず、DCオフセットの成分を適切に補正することができない。
本発明は、このような従来の課題を解決するために為されたもので、例えば非線形ポイントがあるような場合においても、DCオフセットの成分を適切に補正することができる送信機を提供することを目的とする。
The smaller the carrier leak, the better. In the example of FIG. 7, the correct value of the Q-phase DC offset correction value is in the left direction in the figure, but with the algorithm described above, it is possible to escape from the minimum point (nonlinear point) at the correction value = 0. Therefore, the correct value cannot be reached, and the DC offset component cannot be appropriately corrected.
The present invention has been made to solve such a conventional problem, and provides a transmitter capable of appropriately correcting a DC offset component even when there is a nonlinear point, for example. With the goal.

上記目的を達成するため、本発明に係る送信機では、次のような構成により、送信対象となる信号に発生するDCオフセットを補正する。
すなわち、演算手段が、前記信号に対してDCオフセットの補正値を演算する。検出手段が、前記演算手段により前記補正値が演算された後であって前記DCオフセットが発生した後における信号についてDCオフセットを反映する量(キャリアリークのレベル)を検出する。制御手段が、基準となる信号点及び当該信号点に対してステップサイズの間隔で配置される信号点からなる複数の信号点の中で、それぞれの信号点に対応する値を前記演算手段により演算するDCオフセットの補正値として用いた場合に前記検出手段により検出される量が最小となる信号点を次の基準となる信号点とすることを繰り返して行い、且つ、この場合に前記検出手段により検出される量が小さくなったことに応じて前記ステップサイズを小さい値へ変更することを実行して、前記検出手段により検出される量が小さくなる値を前記演算手段により演算するDCオフセットの補正値として設定する。
In order to achieve the above object, the transmitter according to the present invention corrects a DC offset generated in a signal to be transmitted with the following configuration.
That is, the calculation means calculates a DC offset correction value for the signal. The detecting means detects an amount (carrier leak level) reflecting the DC offset in the signal after the correction value is calculated by the calculating means and after the DC offset is generated. The control unit calculates a value corresponding to each signal point by the calculation unit among a plurality of signal points including a reference signal point and a signal point arranged at a step size interval with respect to the signal point. When the correction value of the DC offset is used, the signal point that minimizes the amount detected by the detection means is repeatedly set as the next reference signal point, and in this case, the detection means A DC offset correction in which the step size is changed to a small value in response to a decrease in the detected amount, and a value with a small amount detected by the detection unit is calculated by the calculation unit. Set as a value.

従って、基準となる信号点及びステップサイズにより設定される周囲の信号点からなる複数の信号点の中でDCオフセットの補正値として用いた場合にDCオフセットが最も良好に補正される信号点を次の基準とすることを繰り返し行ってDCオフセットの補正値を検索し、当該検索したDCオフセットの補正値を設定して送信対象となる信号に対して演算するに際して、補正後のDCオフセットの残量が大きいときには大きいステップサイズを用いて、補正後のDCオフセットの残量が小さくなったときに小さいステップサイズへ切り替えることにより、例えば、非線形ポイントがあるような場合においても、DCオフセットの成分を適切に補正することができる。   Therefore, the signal point that corrects the DC offset best when it is used as a DC offset correction value among a plurality of signal points consisting of a reference signal point and surrounding signal points set by the step size is the following. When the DC offset correction value is searched by repeatedly performing the above-described reference, and the calculated DC offset correction value is set and calculated for the signal to be transmitted, the remaining amount of the DC offset after correction is calculated. For example, even when there is a non-linear point, the DC offset component is set appropriately by switching to a smaller step size when the remaining amount of the DC offset after correction becomes smaller using a larger step size. Can be corrected.

ここで、補正の対象となるDCオフセットとしては、種々な処理部で発生するものが対象とされてもよく、例えば、D/Aコンバータや直交変調器で発生するものを対象とすることができる。
また、DCオフセットの補正値の演算後で且つDCオフセットの発生後では、キャリアリークのレベルを検出することにより、発生したDCオフセットが補正により低減された程度(残量)を把握することができる。
なお、DCオフセットの補正値を演算する処理部とDCオフセットが発生する処理部との接続順序(処理の順序)としては、任意であってもよく、全体的には、発生したDCオフセットが補正値により補正されることになる。
また、DCオフセットを反映する量(評価値)としては、リークしたキャリアの電力若しくは振幅のレベルを用いることが望ましいが、残留しているDCオフセットに対して単調に変化する量であれば|I|+|Q|の平均値、或いはI/Qを正しく分離できる状態であれば各相の平均値(直流成分)を用いることができる。
Here, the DC offset to be corrected may be generated by various processing units, for example, can be generated by a D / A converter or a quadrature modulator. .
Further, after the calculation of the correction value of the DC offset and after the occurrence of the DC offset, it is possible to grasp the extent (remaining amount) by which the generated DC offset is reduced by detecting the carrier leak level. .
The connection order (processing order) between the processing unit that calculates the correction value of the DC offset and the processing unit that generates the DC offset may be arbitrary, and the generated DC offset is corrected overall. It will be corrected by the value.
Further, as the amount (evaluation value) reflecting the DC offset, it is desirable to use the power or amplitude level of the leaked carrier. However, if the amount changes monotonously with the remaining DC offset, | I The average value of | + | Q | or the average value (DC component) of each phase can be used as long as I / Q can be correctly separated.

また、基準となる信号点の初期値としては、例えば、初期値とする信号点が予め設定される、又は、過去に良好であるとして検索された信号点が初期値として用いられる、などの態様を用いることができる。
また、基準となる信号点に対してステップサイズの間隔で配置される信号点としては、種々なものが用いられてもよく、例えば、基準となる信号点に対して上下左右のうちの1つ以上についてそれぞれステップサイズだけ離れた信号点を用いることができる。
また、信号点を検索する範囲となる複数の信号点の数としては、種々な数が用いられてもよい。
また、信号点の検索を繰り返して行う回数としては、任意の回数が用いられてもよい。
In addition, as an initial value of a reference signal point, for example, a signal point as an initial value is set in advance, or a signal point searched as good in the past is used as an initial value. Can be used.
Various signal points may be used as the signal points arranged at the step size intervals with respect to the reference signal point. For example, one of the upper, lower, left, and right of the reference signal point is used. In the above, signal points separated by a step size can be used.
In addition, various numbers may be used as the number of the plurality of signal points that are a range for searching for signal points.
Further, an arbitrary number of times may be used as the number of times the signal point search is repeatedly performed.

また、最終的に検索される信号点(DCオフセットの補正値)としては、例えば、補正後のキャリアリークのレベルつまり残留しているDCオフセットが最小となる信号点が用いられるのが好ましいが、実用上で有効な程度で補正後のキャリアリークのレベルが小さくなる信号点が用いられてもよく、一例として、補正後のキャリアリークのレベルが所定の閾値以下(又は、未満)となる信号点を用いることができる。
また、信号点(DCオフセットの補正値)の検索は、例えば、通信相手に対して実際に送信する対象となる信号を用いて行われてもよく、或いは、当該検索を行うために予め規定された信号を送信対象となる信号として用いて当該検索が行われて、最終的に検索された信号点(DCオフセットの補正値)が設定された後に通信相手に対して実際に信号が送信されてもよい。
Further, as a signal point to be finally searched (DC offset correction value), for example, a signal point at which the level of carrier leak after correction, that is, the residual DC offset is minimized is preferably used. A signal point at which the level of carrier leak after correction is reduced to a practically effective level may be used. As an example, a signal point at which the level of carrier leak after correction is equal to or less than a predetermined threshold value (or less). Can be used.
In addition, the search for signal points (DC offset correction values) may be performed using, for example, a signal that is actually transmitted to a communication partner, or specified in advance for performing the search. The signal is actually transmitted to the communication partner after the signal point (DC offset correction value) is finally set after the search is performed using the received signal as the signal to be transmitted. Also good.

また、補正後のDCオフセットを反映する量が小さくなったときにステップサイズの値を小さく切り替える回数としては、種々な回数が用いられてもよい。
一例として、前記回数を1回として、初めは大きい値のステップサイズを用いて、補正後のキャリアリークのレベルが所定の閾値以下(又は、未満)となったときにステップサイズを小さい値へ切り替えるような態様を用いることができる。
また、前記回数を2回以上として、2つ以上の閾値について、補正後のキャリアリークのレベルがそれぞれの閾値以下(又は、未満)となったときにそれぞれに対応した値へステップサイズを切り替えるような態様を用いることができる。
他の例として、回数を特に限定せず、補正の都度、DCオフセットのレベルに比例定数を乗じ(例えば、切り上げ等で整数化し)た値をステップサイズとしてもよい。
In addition, various times may be used as the number of times the step size value is switched to a small value when the amount that reflects the corrected DC offset becomes small.
As an example, the number of times is set to one time, and a large step size is initially used, and the step size is switched to a small value when the corrected carrier leak level is equal to or less than a predetermined threshold value (or less). Such an embodiment can be used.
Further, the number of times is set to two times or more, and the step size is switched to a value corresponding to each of the two or more threshold values when the corrected carrier leak level is equal to or less than (or less than) the respective threshold value. Embodiments can be used.
As another example, the number of times is not particularly limited, and a value obtained by multiplying the DC offset level by a proportionality constant (for example, converting it to an integer by rounding up) for each correction may be used as the step size.

本発明に係る送信機では、一構成例として、次のような構成とした。
すなわち、前記DCオフセットを反映する量は、前記送信対象となる信号の大きさより大きい。つまり、前記送信対象となる信号が小さい。ここで、送信対象となる信号の大きさとしては、DCオフセットを反映する量と同じ単位が用いられ、例えば、電力や振幅絶対値などの単位を用いることができる。
また、前記送信対象となる信号はI相成分とQ相成分からなる。前記信号点はIQ平面上の信号点である。前記DCオフセットの補正値はI相成分とQ相成分からなる。前記演算手段は、前記信号のI相成分に対して前記DCオフセットの補正値のI相成分を加算(或いは、減算)する手段と、前記信号のQ相成分に対して前記DCオフセットの補正値のQ相成分を加算(或いは、減算)する手段を有する。
当該送信機は、前記演算手段により前記DCオフセットの補正値が演算された信号をD/A変換するD/A変換手段と、前記D/A変換手段によりD/A変換された信号を直交変調する直交変調手段を備える。
前記検出手段は、前記直交変調手段より後段の信号についてDCオフセットを反映する量を検出する。
The transmitter according to the present invention has the following configuration as one configuration example.
That is, the amount reflecting the DC offset is larger than the magnitude of the signal to be transmitted. That is, the signal to be transmitted is small. Here, as the magnitude of the signal to be transmitted, the same unit as the amount reflecting the DC offset is used. For example, units such as power and absolute amplitude can be used.
The signal to be transmitted consists of an I-phase component and a Q-phase component. The signal point is a signal point on the IQ plane. The DC offset correction value includes an I-phase component and a Q-phase component. The computing means adds (or subtracts) the I-phase component of the DC offset correction value to the I-phase component of the signal, and the DC offset correction value to the Q-phase component of the signal. Means for adding (or subtracting) the Q-phase components.
The transmitter includes a D / A converter that performs D / A conversion on the signal for which the DC offset correction value is calculated by the calculator, and a quadrature modulation of the signal that is D / A converted by the D / A converter. Quadrature modulation means.
The detection means detects an amount reflecting a DC offset for a signal subsequent to the quadrature modulation means.

従って、送信対象となる信号がI相成分及びQ相成分からなるデジタル信号である場合に、D/A変換手段や直交変調手段で発生するDCオフセットを良好に補正することができる。   Therefore, when the signal to be transmitted is a digital signal composed of an I-phase component and a Q-phase component, it is possible to satisfactorily correct the DC offset generated by the D / A conversion unit and the quadrature modulation unit.

以上説明したように、本発明に係る送信機によると、送信対象となる信号に発生するDCオフセットを補正するに際して、前記信号に対してDCオフセットの補正値を演算する機能と、前記補正値が演算された後であって前記DCオフセットが発生した後における信号についてDCオフセットを反映する量を検出する機能を有し、基準となる信号点及び当該信号点に対してステップサイズの間隔で配置される信号点からなる複数の信号点の中で、それぞれの信号点に対応する値を前記演算するDCオフセットの補正値として用いた場合に前記検出される量が最小となる信号点を次の基準となる信号点とすることを繰り返して行い、且つ、この場合に前記検出される量が小さくなったことに応じて前記ステップサイズを小さい値へ変更することを実行して、前記検出される量が小さくなる値を前記演算するDCオフセットの補正値として設定するようにしたため、例えば、非線形ポイントがあるような場合においても、このような非線形ポイントを抜け出して、DCオフセットの成分を適切に補正することができる。   As described above, according to the transmitter of the present invention, when correcting the DC offset generated in the signal to be transmitted, the function of calculating the DC offset correction value for the signal, and the correction value It has a function of detecting the amount that reflects the DC offset in the signal after the calculation and after the DC offset is generated, and is arranged at a step size interval with respect to the reference signal point and the signal point. Among the plurality of signal points, the signal point at which the detected amount is minimum when the value corresponding to each signal point is used as the correction value of the DC offset to be calculated is the following reference In this case, the step size is changed to a smaller value when the detected amount becomes smaller. As a result, the value that decreases the detected amount is set as the correction value of the DC offset to be calculated. For example, even when there is a nonlinear point, The DC offset component can be corrected appropriately.

本発明に係る実施例を図面を参照して説明する。
図1には、本発明の一実施例に係る無線送信機の構成例を示してある。
本例の無線送信機は、キャリアリーク補正回路1と、I相のD/Aコンバータ2と、Q相のD/Aコンバータ3と、アナログの直交変調器(AQM)4と、例えば電力増幅器(PA)から構成された増幅器5と、A/Dコンバータ6と、制御部7を備えている。
キャリアリーク補正回路1は、乗算器11と、加算器12と、乗算器13と、加算器14と、乗算器15と、乗算器16と、加算器17から構成されている。
Embodiments according to the present invention will be described with reference to the drawings.
FIG. 1 shows a configuration example of a wireless transmitter according to an embodiment of the present invention.
The wireless transmitter of this example includes a carrier leak correction circuit 1, an I-phase D / A converter 2, a Q-phase D / A converter 3, an analog quadrature modulator (AQM) 4, and a power amplifier ( PA 5), an A / D converter 6, and a control unit 7.
The carrier leak correction circuit 1 includes a multiplier 11, an adder 12, a multiplier 13, an adder 14, a multiplier 15, a multiplier 16, and an adder 17.

本例の無線送信機において行われる動作の一例を示す。
送信対象となるデジタル信号のI相成分(同相成分)とQ相成分(直交成分)がキャリアリーク補正回路1に入力される。
乗算器11は、入力されたQ相成分に対して直交度(IQの直交度)を補正するための補正値(直交度補正値)としてtanθを乗算し、当該乗算結果を加算器12へ出力する。
加算器12は、直交度(IQの直交度)を補正するために、入力されたI相成分と乗算器11から入力された乗算結果とを加算し、当該加算結果を乗算器13へ出力する。
乗算器13は、加算器12から入力された加算結果に対してI相のゲイン(IQのゲイン比)を補正するための補正値(I相ゲイン補正値)を乗算し、当該乗算結果を加算器14へ出力する。
加算器14は、乗算器13から入力された乗算結果とI相のDCオフセットを補正するための補正値(I相DCオフセット補正値)とを加算し、当該加算結果をD/Aコンバータ2へ出力する。
An example of the operation performed in the wireless transmitter of this example is shown.
The I-phase component (in-phase component) and Q-phase component (orthogonal component) of the digital signal to be transmitted are input to the carrier leak correction circuit 1.
The multiplier 11 multiplies tan θ as a correction value (orthogonality correction value) for correcting the orthogonality (orthogonality of IQ) with respect to the input Q-phase component, and outputs the multiplication result to the adder 12. To do.
The adder 12 adds the input I-phase component and the multiplication result input from the multiplier 11 to correct the orthogonality (IQ orthogonality), and outputs the addition result to the multiplier 13. .
The multiplier 13 multiplies the addition result input from the adder 12 by a correction value (I-phase gain correction value) for correcting the I-phase gain (IQ gain ratio), and adds the multiplication result. Output to the device 14.
The adder 14 adds the multiplication result input from the multiplier 13 and a correction value (I-phase DC offset correction value) for correcting the I-phase DC offset, and sends the addition result to the D / A converter 2. Output.

乗算器15は、入力されたQ相成分に対して直交度(IQの直交度)を補正するための補正値(直交度補正値)として(1/cosθ)を乗算し、当該乗算結果を乗算器16へ出力する。
乗算器16は、乗算器15から入力された乗算結果に対してQ相のゲイン(IQのゲイン比)を補正するための補正値(Q相ゲイン補正値)を乗算し、当該乗算結果を加算器17へ出力する。
加算器17は、乗算器16から入力された乗算結果とQ相のDCオフセットを補正するための補正値(Q相DCオフセット補正値)とを加算し、当該加算結果をD/Aコンバータ3へ出力する。
The multiplier 15 multiplies the input Q-phase component by (1 / cos θ) as a correction value (orthogonality correction value) for correcting the orthogonality (orthogonality of IQ), and multiplies the multiplication result. To the device 16.
The multiplier 16 multiplies the multiplication result input from the multiplier 15 by a correction value (Q-phase gain correction value) for correcting the Q-phase gain (IQ gain ratio), and adds the multiplication result. To the device 17.
The adder 17 adds the multiplication result input from the multiplier 16 and a correction value (Q-phase DC offset correction value) for correcting the Q-phase DC offset, and sends the addition result to the D / A converter 3. Output.

D/Aコンバータ2は、加算器14から入力された補正後のI相成分の信号をデジタル信号からアナログ信号へ変換して直交変調器4へ出力する。
D/Aコンバータ3は、加算器17から入力された補正後のQ相成分の信号をデジタル信号からアナログ信号へ変換して直交変調器4へ出力する。
直交変調器4は、D/Aコンバータ2から入力されたI相成分及びD/Aコンバータ3から入力されたQ相成分について直交変調を行い、当該直交変調結果の信号を増幅器5へ出力する。
The D / A converter 2 converts the corrected I-phase component signal input from the adder 14 from a digital signal to an analog signal and outputs the converted signal to the quadrature modulator 4.
The D / A converter 3 converts the corrected Q-phase component signal input from the adder 17 from a digital signal to an analog signal and outputs the converted signal to the quadrature modulator 4.
The quadrature modulator 4 performs quadrature modulation on the I-phase component input from the D / A converter 2 and the Q-phase component input from the D / A converter 3, and outputs a signal of the quadrature modulation result to the amplifier 5.

増幅器5は、直交変調器4から入力された信号を増幅して出力する。この出力信号は、例えば、アンテナ(図示せず)から無線により送信される。
また、増幅器5から出力された信号の一部は、フィードバックのために、結合器(カプラ)などにより取得されて、A/Dコンバータ6に入力される。
A/Dコンバータ6は、入力されたフィードバック信号をアナログ信号からデジタル信号へ変換する。なお、A/Dコンバータ6への入力は適宜、IFに変換されたものであるが、その中心周波数は、D/Aコンバータ2、3が出力するIFのそれとは異なるように設定する。これによりDCオフセットがどちらで発生したものか区別できる。
The amplifier 5 amplifies the signal input from the quadrature modulator 4 and outputs the amplified signal. This output signal is transmitted by radio from an antenna (not shown), for example.
A part of the signal output from the amplifier 5 is acquired by a coupler (coupler) or the like for feedback and input to the A / D converter 6.
The A / D converter 6 converts the input feedback signal from an analog signal to a digital signal. The input to the A / D converter 6 is appropriately converted to IF, but the center frequency is set to be different from that of the IF output by the D / A converters 2 and 3. As a result, it is possible to distinguish which DC offset has occurred.

制御部7は、A/Dコンバータ6により取得されたデジタルのフィードバック信号の電力値を、補正後に残存するDCオフセットを反映する量として測定により検出する。
本例では、前記制御部により、このようにして検出される量が小さくなるように、キャリアリーク補正回路1におけるI相DCオフセット補正値及びQ相DCオフセット補正値を変化させて(更新して)いき、当該電力値が最小となるI相DCオフセット補正値及びQ相DCオフセット補正値を設定する。
The control unit 7 detects the power value of the digital feedback signal acquired by the A / D converter 6 as a quantity reflecting the DC offset remaining after correction.
In this example, the control unit changes (updates) the I-phase DC offset correction value and the Q-phase DC offset correction value in the carrier leak correction circuit 1 so as to reduce the amount detected in this way. ) Then, an I-phase DC offset correction value and a Q-phase DC offset correction value that minimize the power value are set.

ここで、本例では、デジタル処理された信号がD/Aコンバータ2、3を通ってアナログ信号へ変換される際に発生する直流成分(D/A変換におけるDCオフセット)と、当該アナログ信号がアナログの直交変調器(AQM)4を通って直交変調される際に発生する基準周波数の漏れ(キャリアリーク)との2つによる直流成分のオフセット(ずれ)を総称してDCオフセットと呼ぶ。
なお、本例の無線送信機では、I相及びQ相のDCオフセット補正値の設定に係る構成に主な特徴点があるため、直交度補正値やI相或いはQ相のゲイン補正値の設定については詳しい説明を省略するが、種々な態様が用いられてもよい。
Here, in this example, a DC component (DC offset in D / A conversion) generated when a digitally processed signal is converted into an analog signal through the D / A converters 2 and 3, and the analog signal is The offset (shift) of the direct current component due to the leak of the reference frequency (carrier leak) that occurs when the quadrature modulation is performed through the analog quadrature modulator (AQM) 4 is generically called a DC offset.
In the wireless transmitter of this example, since there is a main feature point in the configuration related to the setting of the DC offset correction value of the I phase and the Q phase, the setting of the orthogonality correction value and the gain correction value of the I phase or the Q phase is set. Although detailed explanation is omitted, various modes may be used.

次に、本例の無線送信機においてDCオフセットの成分を補正により除去するアルゴリズムについて説明する。
本例では、I相DCオフセット補正値及びQ相DCオフセット補正値を変化させていくに際して、その変化の幅となるステップサイズを±(プラスマイナス)1に固定するのではなく、フィードバック信号から得られる残存するDCオフセットの大きさに応じてステップサイズの大きさを変更する。
Next, an algorithm for removing the DC offset component by correction in the wireless transmitter of this example will be described.
In this example, when changing the I-phase DC offset correction value and the Q-phase DC offset correction value, the step size that is the width of the change is not fixed to ± (plus or minus) 1, but is obtained from the feedback signal. The step size is changed according to the remaining DC offset.

図2には、ステップサイズと非線形ポイント抜け出し可否との関係の一例を示してある。同図の横軸はQ相DCオフセット補正値を示しており、縦軸は残存するキャリアリークの測定電力値を示している。
図2に示されるように、ステップサイズを±1のように小さい値とすると、検索の途中で非線形ポイントを越えて補正値が変化させられることがないため、補正値が非線形ポイントから抜け出すことができず、誤った補正値を検出してしまう。これに対して、ステップサイズを±5のように大きい値とすると、検索の途中で非線形ポイントを越えて補正値が変化させられることがあるため、補正値が非線形ポイントから抜け出すことができ、正しい補正値を検出することが可能となる。なお、ここでいう1のステップサイズとは、D/Aコンバータ2、3の最小分解能(最下位ビットの重み)に相当し、扱うことのできる量の最小単位である。従って5はその最小単位の5倍である。
FIG. 2 shows an example of the relationship between the step size and whether or not the nonlinear point can be removed. The horizontal axis in the figure shows the Q-phase DC offset correction value, and the vertical axis shows the measured power value of the remaining carrier leak.
As shown in FIG. 2, if the step size is set to a small value such as ± 1, the correction value is not changed beyond the non-linear point in the middle of the search. It is not possible to detect an incorrect correction value. On the other hand, if the step size is set to a large value such as ± 5, the correction value may be changed beyond the non-linear point in the middle of the search. It becomes possible to detect the correction value. The step size of 1 here corresponds to the minimum resolution (the weight of the least significant bit) of the D / A converters 2 and 3, and is the minimum unit of the amount that can be handled. Therefore, 5 is 5 times the minimum unit.

また、例えば大きいステップサイズを用いて非線形ポイントを抜け出した後に、補正値が正解値に近づいたときにもステップサイズが大きいままであると、変動幅が大きいために、正解値付近でも検出されるDCオフセットの電力値が大きく変動してしまうことになる。そこで、通常は、補正値が正解値に近いほど残存するDCオフセット成分の電力が小さくなり、補正値が正解値から離れるほど残存するDCオフセット成分の電力が大きくなることに着目して、本例では、検出したDCオフセットの電力値の大きさによってステップサイズの大きさを変化させるようにした。   In addition, for example, when the correction value approaches the correct value after exiting the nonlinear point using a large step size, if the step size remains large, the fluctuation range is large, so that it is detected even near the correct value. The power value of the DC offset will fluctuate greatly. In view of this, the present example focuses on the fact that the power of the remaining DC offset component decreases as the correction value is closer to the correct value, and the power of the remaining DC offset component increases as the correction value is farther from the correct value. Then, the step size is changed according to the detected power value of the DC offset.

図3(a)〜(d)には、本例の無線送信機において用いられる、低レベル送信時におけるキャリアリークキャンセルのアルゴリズムの一例を示してある。
本例では、IQ平面上の或る1点と、そこからI軸方向に±z、Q軸方向に±zにある点の範囲を考え、これら5点を順々にDCオフセット補正値としてキャリアリーク補正回路1に設定し、これら5点の中からフィードバック信号の電力値(残存するDCオフセットの電力値)が最小となる点を見つけ、次にその点を中心とした同様な5点を考えて同様な動作を繰り返して行い、これにより、残存するDCオフセットの電力値が最小となるDCオフセット補正値を探す。また、これに際して、フィードバック信号の電力値(残存するキャリアリークの電力値)が大きい値から小さい値へ変化するのに応じて、ステップサイズzの大きさを大きい値から小さい値へ変更する。
FIGS. 3A to 3D show an example of an algorithm for carrier leak cancellation at the time of low level transmission used in the wireless transmitter of this example.
In this example, a certain point on the IQ plane and a range of points that are ± z in the I-axis direction and ± z in the Q-axis direction are considered, and these five points are used as DC offset correction values in order. Set in the leak correction circuit 1, find a point where the power value of the feedback signal (remaining DC offset power value) is the minimum among these five points, and then consider the same five points centered on that point. The same operation is repeated to search for a DC offset correction value that minimizes the remaining DC offset power value. At this time, the step size z is changed from a large value to a small value as the power value (remaining carrier leak power value) of the feedback signal changes from a large value to a small value.

具体的には、図3(a)に示されるように、初期において又は或る途中の時点において、IQ平面上に設定された中心点及びそれに対して点間距離がX(=ステップサイズz)となる4点の総じて5点のそれぞれについて、各点をキャリアリーク補正回路1に設定したときに残存するDCオフセットの電力値を測定し、当該電力値が最小となる点を次の中心点とする。ここで、Xは1より大きい値である(X>1)とする。また、初期の中心点は例えば予め設定されており、初期以外の途中の時点の中心点は前回の検索で決定された点である。
また、これらの5点は、IQ平面上における中心点の座標が(x0、y0)であるとすると、点(x0、y0)、点(x0−X、y0)、点(x0+X、y0)、点(x0、y−X0)、点(x0、y0+X)となる。
また、IQ平面上の点(x、y)をキャリアリーク補正回路1に設定する場合には、I相DCオフセット補正値としてxの値を設定し、Q相DCオフセット補正値としてyの値を設定する。
Specifically, as shown in FIG. 3A, at the initial stage or at a certain point in time, the center point set on the IQ plane and the distance between the points are X (= step size z). For each of the four points in total, the DC offset power value remaining when each point is set in the carrier leak correction circuit 1 is measured, and the point at which the power value is minimum is defined as the next central point. To do. Here, X is a value greater than 1 (X> 1). The initial center point is set in advance, for example, and the center point at a point other than the initial point is a point determined by the previous search.
Further, these five points are assumed to have the coordinates of the center point on the IQ plane (x0, y0), point (x0, y0), point (x0-X, y0), point (x0 + X, y0), A point (x0, y−X0) and a point (x0, y0 + X) are obtained.
When the point (x, y) on the IQ plane is set in the carrier leak correction circuit 1, the value x is set as the I-phase DC offset correction value and the value y is set as the Q-phase DC offset correction value. Set.

次に、図3(a)において検出された前記次の中心点における電力値(最小電力の値)が例えば予め設定された閾値より小さいか否かを判定する。本例では、当該最小電力値が当該閾値以上であるとし、このため、ステップサイズzの大きさとして前記したXを用いることとする。
図3(b)に示されるように、ステップサイズX(=z)を用いて、前記次の中心点を基準とした上記と同様な5点について上記と同様に最小電力となる点を検索して、次の中心点とする。
Next, it is determined whether or not the power value (minimum power value) at the next center point detected in FIG. 3A is smaller than a preset threshold value, for example. In this example, it is assumed that the minimum power value is greater than or equal to the threshold value, and therefore, X described above is used as the step size z.
As shown in FIG. 3 (b), the step size X (= z) is used to search for the point where the minimum power is obtained in the same manner as described above with respect to the same five points with respect to the next center point. The next center point.

次に、図3(b)において検出された前記次の中心点における電力値(最小電力の値)が例えば予め設定された閾値より小さいか否かを判定する。本例では、当該最小電力値が当該閾値より小さくなったとし、このため、ステップサイズzの大きさを前記したXより小さくして、ステップサイズzとして1を用いることとする。
図3(c)に示されるように、ステップサイズ1(=z)を用いて、前記次の中心点を基準とした上記と同様な5点(但し、ステップサイズは異なる)について上記と同様に最小電力となる点を検索して、次の中心点とする。
Next, it is determined whether or not the power value (minimum power value) at the next center point detected in FIG. 3B is smaller than a preset threshold value, for example. In this example, it is assumed that the minimum power value is smaller than the threshold value. For this reason, the step size z is set to be smaller than X and 1 is used as the step size z.
As shown in FIG. 3C, using the step size 1 (= z), the same five points as described above (however, the step sizes are different) with the next center point as a reference are the same as above. The point with the minimum power is searched for as the next center point.

上記と同様な検索を繰り返して行うことにより、検出される最小電力の値が次第に小さくなっていき、最小値へ収束していく。
このようにして、図3(d)に示されるように、残存するDCオフセットの電力値が最も小さくなる点(正解値の点)を検索することができる。このような正解値の点の値をキャリアリーク補正回路1のI相DCオフセット補正値及びQ相DCオフセット補正値に設定することにより、DCオフセットの成分を精度よく除去することができる。
By repeatedly performing a search similar to the above, the detected minimum power value gradually decreases and converges to the minimum value.
In this way, as shown in FIG. 3D, it is possible to search for a point where the power value of the remaining DC offset is the smallest (correct value point). By setting such correct value point values as the I-phase DC offset correction value and the Q-phase DC offset correction value of the carrier leak correction circuit 1, the DC offset component can be accurately removed.

図4には、本例の無線送信機により行われる低レベル送信時におけるキャリアリークキャンセルのアルゴリズムの動作結果の一例を示してある。同図の横軸は周波数を示しており、縦軸は残存するDCオフセットによるキャリアリークのレベルを示している。
ノイズフロアとほぼ同レベルまでキャリアリークが抑圧されているのが分かる。
FIG. 4 shows an example of the operation result of the carrier leak cancellation algorithm at the time of low-level transmission performed by the wireless transmitter of this example. In the figure, the horizontal axis indicates the frequency, and the vertical axis indicates the level of carrier leak due to the remaining DC offset.
It can be seen that the carrier leak is suppressed to almost the same level as the noise floor.

以上のように、本例の無線送信機では、D/Aコンバータ2、3の非線形特性などに起因して送信対象となる信号に発生するDCオフセットを補正するための補正値(I相DCオフセット補正値及びQ相DCオフセット補正値)を設定する構成を工夫することにより、D/Aコンバータ2、3の非線形特性などの影響を回避して、DCオフセットの成分を精度よく補正して除去することができ、通信の品質を向上させることができる。   As described above, in the wireless transmitter of this example, the correction value (I-phase DC offset) for correcting the DC offset generated in the signal to be transmitted due to the nonlinear characteristics of the D / A converters 2 and 3 and the like. By devising a configuration for setting the correction value and the Q-phase DC offset correction value), the influence of the nonlinear characteristics of the D / A converters 2 and 3 is avoided, and the DC offset component is accurately corrected and removed. Communication quality can be improved.

特に、トーン信号であるキャリアリークは通常の変調信号(送信信号)に比べ同じ電力でも大きな振幅が安定して検出できるので、キャリアリークを含めた送信電力そのものを最小化する様にDCオフセットの補正値を設定する本例では、低レベル送信時でも正常に収束するアルゴリズムを実現できる。   In particular, the carrier leak, which is a tone signal, can be detected with a large amplitude stably even with the same power as the normal modulation signal (transmission signal). Therefore, the DC offset is corrected so as to minimize the transmission power itself including the carrier leak. In this example of setting a value, an algorithm that normally converges even at low-level transmission can be realized.

なお、本例の無線送信機では、キャリアリーク補正回路1の加算器14、17の機能によりDCオフセットの補正値を演算する演算手段が構成されており、制御部7がA/Dコンバータ6を介して補正後のDCオフセットを反映する量を検出する機能により検出手段が構成されており、制御部7が当該検出される量に基づいて良好なDCオフセットの補正値(信号点)を検索や設定する機能により制御手段が構成されており、D/Aコンバータ2、3の機能によりD/A変換手段が構成されており、直交変調部4の機能により直交変調手段が構成されている。   In the wireless transmitter of this example, the calculation means for calculating the correction value of the DC offset is configured by the functions of the adders 14 and 17 of the carrier leak correction circuit 1, and the control unit 7 controls the A / D converter 6. The detecting means is configured by the function of detecting the amount that reflects the corrected DC offset via the control unit 7, and the control unit 7 searches for a good correction value (signal point) of the DC offset based on the detected amount. A control unit is configured by the function to be set, a D / A conversion unit is configured by the function of the D / A converters 2 and 3, and an orthogonal modulation unit is configured by the function of the orthogonal modulation unit 4.

本発明の一実施例に係るキャリアリーク補正回路を備えた無線送信機の構成例を示す図である。It is a figure which shows the structural example of the radio | wireless transmitter provided with the carrier leak correction circuit which concerns on one Example of this invention. ステップサイズと非線形ポイント抜け出し可否の関係の一例を示す図である。It is a figure which shows an example of the relationship between step size and non-linear point omission possibility. (a)〜(d)は本発明の一実施例に係る低レベル送信時におけるキャリアリークキャンセルのアルゴリズムの一例を説明するための図である。(A)-(d) is a figure for demonstrating an example of the algorithm of the carrier leak cancellation at the time of the low level transmission which concerns on one Example of this invention. 本発明の一実施例に係る低レベル送信時におけるキャリアリークキャンセルのアルゴリズムの動作結果の一例を示す図である。It is a figure which shows an example of the operation result of the algorithm of the carrier leak cancellation at the time of the low level transmission which concerns on one Example of this invention. 低レベル送信時におけるキャリアリークキャンセルのアルゴリズムの一例を説明するための図である。It is a figure for demonstrating an example of the algorithm of the carrier leak cancellation at the time of low level transmission. 補正値が非線形ポイントから抜け出せないときにおける周波数スペクトルの一例を示す図である。It is a figure which shows an example of a frequency spectrum when a correction value cannot escape from a nonlinear point. 補正値対キャリアリーク特性の一例を示す図である。It is a figure which shows an example of a correction value versus carrier leak characteristic.

符号の説明Explanation of symbols

1・・キャリアリーク補正回路、 2、3・・D/Aコンバータ、 4・・直交変調器、 5・・増幅器、 6・・A/Dコンバータ、 7・・制御部、 11、13、15、16・・乗算器、 12、14、17・・加算器、   1 ·· Carrier leak correction circuit 2 · 3 ·· D / A converter 4 ·· Quadrature modulator 5 ·· Amplifier 6 ·· A / D converter 7 ·· Control unit 11, 13, 15 16 .... multiplier, 12, 14, 17 ... adder,

Claims (2)

送信対象となる信号に発生するDCオフセットを補正する送信機において、
前記信号に対してDCオフセットの補正値を演算する演算手段と、
前記演算手段により前記補正値が演算された後であって前記DCオフセットが発生した後における信号についてDCオフセットを反映する量を検出する検出手段と、
基準となる信号点及び当該信号点に対してステップサイズの間隔で配置される信号点からなる複数の信号点の中で、それぞれの信号点に対応する値を前記演算手段により演算するDCオフセットの補正値として用いた場合に前記検出手段により検出される量が最小となる信号点を次の基準となる信号点とすることを繰り返して行い、且つ、この場合に前記検出手段により検出される量が小さくなったことに応じて前記ステップサイズを小さい値へ変更することを実行して、前記検出手段により検出される量が小さくなる値を前記演算手段により演算するDCオフセットの補正値として設定する制御手段と、
を備えたことを特徴とする送信機。
In a transmitter for correcting a DC offset generated in a signal to be transmitted,
Computing means for computing a correction value of a DC offset for the signal;
Detecting means for detecting an amount reflecting the DC offset in a signal after the correction value is calculated by the calculating means and after the DC offset is generated;
Among a plurality of signal points including a reference signal point and signal points arranged at step size intervals with respect to the signal point, a value corresponding to each signal point is calculated by the calculation means. When used as a correction value, the signal point that minimizes the amount detected by the detection means is repeatedly set as the next reference signal point, and in this case, the amount detected by the detection means The step size is changed to a smaller value in response to a decrease in the value, and a value with a smaller amount detected by the detection means is set as a DC offset correction value calculated by the calculation means. Control means;
A transmitter characterized by comprising:
請求項1に記載の送信機において、
前記DCオフセットを反映する量は、前記送信対象となる信号の大きさより大きく、
前記送信対象となる信号はI相成分とQ相成分からなり、
前記信号点はIQ平面上の信号点であり、
前記DCオフセットの補正値はI相成分とQ相成分からなり、
前記演算手段は、前記信号のI相成分に対して前記DCオフセットの補正値のI相成分を加算或いは減算する手段と、前記信号のQ相成分に対して前記DCオフセットの補正値のQ相成分を加算或いは減算する手段を有し、
当該送信機は、前記演算手段により前記DCオフセットの補正値が演算された信号をD/A変換するD/A変換手段と、
前記D/A変換手段によりD/A変換された信号を直交変調する直交変調手段と、を備え、
前記検出手段は、前記直交変調手段より後段の信号についてDCオフセットを反映する量を検出する、
ことを特徴とする送信機。
The transmitter of claim 1, wherein
The amount reflecting the DC offset is larger than the magnitude of the signal to be transmitted,
The signal to be transmitted consists of an I-phase component and a Q-phase component,
The signal point is a signal point on the IQ plane,
The correction value of the DC offset is composed of an I-phase component and a Q-phase component,
The computing means adds or subtracts the I-phase component of the DC offset correction value with respect to the I-phase component of the signal, and the Q-phase of the DC offset correction value with respect to the Q-phase component of the signal. Means for adding or subtracting components;
The transmitter includes a D / A conversion unit that D / A converts a signal in which the correction value of the DC offset is calculated by the calculation unit;
Orthogonal modulation means for orthogonally modulating the signal D / A converted by the D / A conversion means,
The detection means detects an amount reflecting a DC offset for a signal subsequent to the quadrature modulation means.
A transmitter characterized by that.
JP2005353581A 2005-12-07 2005-12-07 Transmitter Expired - Fee Related JP4574531B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005353581A JP4574531B2 (en) 2005-12-07 2005-12-07 Transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005353581A JP4574531B2 (en) 2005-12-07 2005-12-07 Transmitter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008067298A Division JP2008167494A (en) 2008-03-17 2008-03-17 Transmitter

Publications (2)

Publication Number Publication Date
JP2007158931A true JP2007158931A (en) 2007-06-21
JP4574531B2 JP4574531B2 (en) 2010-11-04

Family

ID=38242678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005353581A Expired - Fee Related JP4574531B2 (en) 2005-12-07 2005-12-07 Transmitter

Country Status (1)

Country Link
JP (1) JP4574531B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011024200A (en) * 2009-07-20 2011-02-03 Advantest Corp Modulation apparatus, test apparatus, and correction method
JP2011103541A (en) * 2009-11-10 2011-05-26 Mitsubishi Electric Corp Transmitter

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690264A (en) * 1992-09-08 1994-03-29 Fujitsu Ltd Automatic carrier adjustment circuit
JPH0758791A (en) * 1993-08-10 1995-03-03 Nec Corp Carrier leakage reducing circuit
JP2001007869A (en) * 1999-06-18 2001-01-12 Fujitsu General Ltd Carrier leak suppression circuit
JP2003142959A (en) * 2001-10-31 2003-05-16 Fujitsu Ltd Device and method for distortion compensation
JP2003249822A (en) * 2002-02-22 2003-09-05 Anritsu Corp Method of detecting carrier leakage adjusting point in orthogonal modulator, method of adjusting the carrier leakage, and orthogonal modulation device
JP2004221653A (en) * 2003-01-09 2004-08-05 Hitachi Kokusai Electric Inc Transmitter
WO2005025168A1 (en) * 2003-09-05 2005-03-17 Fujitsu Limited Offset compensation device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690264A (en) * 1992-09-08 1994-03-29 Fujitsu Ltd Automatic carrier adjustment circuit
JPH0758791A (en) * 1993-08-10 1995-03-03 Nec Corp Carrier leakage reducing circuit
JP2001007869A (en) * 1999-06-18 2001-01-12 Fujitsu General Ltd Carrier leak suppression circuit
JP2003142959A (en) * 2001-10-31 2003-05-16 Fujitsu Ltd Device and method for distortion compensation
JP2003249822A (en) * 2002-02-22 2003-09-05 Anritsu Corp Method of detecting carrier leakage adjusting point in orthogonal modulator, method of adjusting the carrier leakage, and orthogonal modulation device
JP2004221653A (en) * 2003-01-09 2004-08-05 Hitachi Kokusai Electric Inc Transmitter
WO2005025168A1 (en) * 2003-09-05 2005-03-17 Fujitsu Limited Offset compensation device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011024200A (en) * 2009-07-20 2011-02-03 Advantest Corp Modulation apparatus, test apparatus, and correction method
JP2011103541A (en) * 2009-11-10 2011-05-26 Mitsubishi Electric Corp Transmitter

Also Published As

Publication number Publication date
JP4574531B2 (en) 2010-11-04

Similar Documents

Publication Publication Date Title
KR101011748B1 (en) Internal calibration system for a radio frequency rf transmitter
US20080030264A1 (en) Amplitude Error Compensating Device and Quadrature Skew Error Compensating Device
US9537520B2 (en) Method and apparatus for calibrating distortion of signals
EP1560391A2 (en) Apparatus and method for adjusting quadrature modulator, communication apparatus and program
US8059757B2 (en) Signal processing device and method
EP2154852B1 (en) DC Offset correction in a transmitter
JP2019057878A (en) Carrier leak compensation method in orthogonal modulator
US7212584B2 (en) Distortion compensator
JP3576410B2 (en) Receiving apparatus, transmitting / receiving apparatus and method
JP4574531B2 (en) Transmitter
US7564921B2 (en) DC offset correction apparatus and method
JP2002252663A (en) Digital radio device
JP5228723B2 (en) Distortion compensation apparatus and method
KR100535774B1 (en) Apparatus for compensation DC offset and I/Q gain and phase imbalance and compensation system using it
JP2004221653A (en) Transmitter
JP5263081B2 (en) Transmitter circuit
JP2008167494A (en) Transmitter
JP2001007869A (en) Carrier leak suppression circuit
US8724735B2 (en) Quadrature modulator, signal generating device, and quadrature modulation method
KR101303938B1 (en) Method and apparatus for correcting phase errors in power amplifiers
JP3869976B2 (en) High frequency power amplifier
JP2007235643A (en) Iq offset adjuster, program, and adjuster of quadrature modulator
US20060029154A1 (en) Distortion compensation device and distortion compensation method
JP5217968B2 (en) Transmitter
JP5464112B2 (en) Nonlinear distortion compensation amplifying apparatus and nonlinear distortion compensation method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070928

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140827

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees