JP2004221432A - Circuit board and interlayer connection method of multilayer wiring circuit board - Google Patents
Circuit board and interlayer connection method of multilayer wiring circuit board Download PDFInfo
- Publication number
- JP2004221432A JP2004221432A JP2003008832A JP2003008832A JP2004221432A JP 2004221432 A JP2004221432 A JP 2004221432A JP 2003008832 A JP2003008832 A JP 2003008832A JP 2003008832 A JP2003008832 A JP 2003008832A JP 2004221432 A JP2004221432 A JP 2004221432A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- insulating layer
- conductive paste
- hole
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
この発明は、例えば多層配線構造のプリント基板すなわち多層配線回路基板を構成するのに利用可能な回路基板と、多層配線回路基板の層間接続方法に関するものである。
【0002】
【従来の技術】
一般に、多層配線回路基板の隣接する回路層間の接続を導電性樹脂を用いて行うペーストIVH(Interstitial Via Hole)は、従来のメッキ法(PTH、LVH)に比べて、低コストでかつ短納期で多層配線回路基板が製造できるうえ、ビア・オン・ビア(Via on Via)、パッド・オン・ビア(Pad on Via)構造を可能とし、配線および実装の高密度化におおいに寄与している。
【0003】
図12に、ペーストIVHを用いた多層配線回路基板220の製造プロセスの一例を示す。図12に示すように、絶縁層222の片面に回路層223を備える積層板221の絶縁層222に回路層223を底面とする穴(IVH)225をあけ、この穴(IVH)225に導電性ペースト227を充填し、この穴どうしが上下に重なり合うように複数枚の積層板221を積層してプレスしながら加熱処理することで、各積層板221の導電性ペースト227を介して回路層223、223、…間の導通をとるものである。
【0004】
【特許文献1】
特開2002−94233号公報
【0005】
【特許文献2】
特開平7−147464号公報
【0006】
【発明が解決しようとする課題】
しかしながら、積層・加熱工程前の導電性ペースト227は未硬化状態にあり、高さ方向には穴(IVH)225の内周面としか接触していないため、とくに搬送プロセスでは不安定な挙動を示し、例えば図13に示すように、穴(IVH)225に充填された導電性ペースト227の上方部分が一部脱落してしまいやすい。そして、このように導電性ペースト227が一部でも脱落すると、回路層223、223、…間の導通をとるのに必要な導電性ペースト227の分量が不足するため、プレス・加熱後の接続不良の原因となるという問題があった。
【0007】
この発明の課題は、上記従来のもののもつ問題点を排除して、加熱工程前の未硬化状態にある導電性ペーストが容易に脱落せず、それにより、絶縁層の両面に配置される導体どうしを相互に確実に電気的に接続することのできる回路基板、および、回路層間の確実な導通をとることのできる多層配線回路基板の層間接続方法を提供することにある。
【0008】
【課題を解決するための手段】
この発明は上記課題を解決するものであって、請求項1に係る発明は、絶縁層に形成した貫通孔を挟んで当該絶縁層の両面に配置される導体を、前記貫通孔内に充填して硬化させた導電性ペーストを介して相互に電気的に接続する回路基板において、前記貫通孔内に、少なくとも一方の前記導体に接するコア部材を設けた回路基板である。
【0009】
請求項2に係る発明は、片面に回路層を備える絶縁層に当該回路層の導体に接する貫通孔を形成して導電性ペーストを充填し、前記貫通孔の開放端に別の導体を重ねて前記導電性ペーストを硬化させることで当該導電性ペーストを介して前記両導体を電気的に接続する回路基板において、前記貫通孔内に、前記回路層の導体に接するコア部材を設けた回路基板である。
【0010】
請求項3に係る発明は、請求項1または請求項2記載の発明において、前記コア部材は、前記絶縁層の厚さに実質的に等しい高さに形成される回路基板である。
【0011】
請求項4に係る発明は、絶縁層の片面に回路層を備える積層板を少なくとも2層積層する多層配線回路基板の回路層間を接続する方法であって、前記積層板の絶縁層に、回路層を底面とし、中央付近にコアを有する環状穴を形成し、前記環状穴に導電性ペーストをその上面が絶縁層の上面より高くなるまで充填し、前記環状穴の開放端に別の積層板の回路層を積層し、両積層板をプレスしながら加熱処理することで、前記環状穴内で硬化する導電性ペーストを介して回路層間を電気的に接続する多層配線回路基板の層間接続方法である。
【0012】
請求項5に係る発明は、絶縁層の片面に回路層を備える積層板を少なくとも2層積層する多層配線回路基板の回路層間を接続する方法であって、前記積層板の絶縁層に、回路層を底面とし、中央付近に当該絶縁層の厚さに実質的に等しい高さのコアを有する環状穴を形成し、前記環状穴に導電性ペーストをその上面が絶縁層の上面より高くなるまで充填することで前記コアの上面にも導電性ペーストを配置し、前記環状穴の開放端に別の積層板の回路層を積層し、両積層板をプレスしながら加熱処理することで、前記環状穴内および前記コア上面で硬化する導電性ペーストを介して回路層間を電気的に接続する多層配線回路基板の層間接続方法である。
【0013】
【発明の実施の形態】
この発明の実施の形態を、図面を参照して説明する。
図1は、この発明による回路基板の一実施の形態を示す説明図であり、この回路基板1は、絶縁層2に形成した貫通孔5を挟んでその絶縁層2の両面に配置される導体8、9を、貫通孔5内に充填して硬化させた導電性ペースト7を介して相互に電気的に接続するものであり、貫通孔5内に、少なくとも一方の導体8に接するコア部材6を設けたものである。
【0014】
具体的には図2、図3に示すように、回路基板1は、片面に回路層3を備える絶縁層2にその回路層3の導体8に接する貫通孔5を形成して導電性ペースト7を充填し、貫通孔5の開放端に別の導体9を重ねて導電性ペースト7を硬化させることで、導電性ペースト7を介して両導体8、9を電気的に接続するものであり、貫通孔5内に、回路層3の導体8に接するコア部材6を設けたものである。コア部材6は、好ましくは絶縁層2の厚さに実質的に等しい高さに形成されるが、これよりやや低くてもよい。また、貫通孔5に導電性ペースト7を充填する際には、絶縁層2の上面およびコア部材6の上面にPET(ポリエチレンテレフタレート)製マスキングテープなどのフィルム10を貼っておき、充填後にこのフィルム10を剥がすことで、導電性ペースト7をその上面が絶縁層2の上面より高くなるまで充填する。そして、この導電性ペースト7の上面に別の導体9を重ねてプレスしながら、加熱処理することで導電性ペースト7を硬化させるものである。
【0015】
このように、回路基板1は、貫通孔5内にコア部材6を設けてあるため、貫通孔5およびコア部材6を総称して環状穴4とすることができる。そのため、回路基板1の絶縁層2には、回路層3を底面とし、かつ、貫通孔5およびコア部材6からなる環状穴4を形成してあるということができる。
【0016】
絶縁層2にこのような環状穴4を形成するには、図4に示すように、レーザなどの機械加工またはエッチングなどのケミカルな加工によって、中央付近にコア部材6を残したまま環状穴4を直接(貫通孔5の形成後にコア部材6を形成するのではなく)形成することが可能である。この場合、加工前に、絶縁層2の表面にPET(ポリエチレンテレフタレート)製マスキングテープなどのフィルム10を貼っておけば、環状穴4の加工工程でフィルム10にも環状の穴が形成されるから、これをそのまま、導電性ペースト7を充填する際のフィルム10として利用することができる。
【0017】
絶縁層2に環状穴4を形成するには、また、図5に示すように、適宜の加工によって絶縁層2にまず貫通孔5を形成し、これに感光性樹脂11を塗布して露光・現像処理することで、感光性樹脂11からなるコア部材6を貫通孔5内の所定位置に形成することが可能である。また、図6に示すように、感光性樹脂11を用いてそれを露光・現像処理することで、絶縁層2自体を構成するのと同時に環状穴4を直接形成することも可能である。
【0018】
絶縁層2に環状穴4を形成するには、さらに、図7に示すように、適宜の加工によって絶縁層2にまず貫通孔5を形成し、パンチングなどで形成した円柱状の樹脂からなるコア部材6を、貫通孔5内の所定位置において回路層3に貼り付けることが可能である。
【0019】
このような回路基板1は単独で構成して、例えば電子部品の実装などに適用することができるほか、何層か積層することで多層配線回路基板を構成することができる。そこで、多層配線回路基板の層間接続方法について以下に説明し、併せて回路基板1の製造方法についても、図2を用いた上記記載と一部重複するが説明することとする。
【0020】
図8は、回路基板1を用いた多層配線回路基板の層間接続方法の一例を示す説明図であり、この多層配線回路基板20は、回路基板1と実質的に同一の積層板21を少なくとも2層積層するものである。
【0021】
すなわち、積層板21は、絶縁層22の片面に回路層23を備えるもので、まず、この積層板21の絶縁層22に、回路層23を底面とし、中央付近にコア(コア部材)26を有する環状穴24を形成する。貫通孔25およびコア部材26からなるこの環状穴24の形成には、図4〜図7に示すような方法を用いることができる。
【0022】
つぎに、環状穴24に導電性ペースト27をその上面が絶縁層22の上面より高くなるまで充填する。具体的には、絶縁層22の上面およびコア(コア部材)26の上面に、PET(ポリエチレンテレフタレート)製マスキングテープなどのフィルム30を貼り、この状態で環状穴24に導電性ペースト27を充填したのち、フィルム30を剥がすことで、フィルム30の厚さ相当分だけ絶縁層22の上面より高く充填することができる。このことは、回路基板1の環状穴4に導電性ペースト7を充填する場合も同様である。
【0023】
このようにして準備ができた積層板21の上から、環状穴24の開放端に別の積層板21の回路層23を位置決めして積層し、両積層板21、21をプレスしながら加熱処理することで、環状穴24内で硬化する導電性ペースト27を介して回路層23、23間を電気的に接続する。このことは、回路基板1の環状穴4の開放端に別の導体9を重ねて導電性ペースト7を介して両導体8、9を電気的に接続する場合も同様である。
【0024】
そして、環状穴24に充填された導電性ペースト27は、貫通孔25の内周面に接触しているだけでなくコア(コア部材)26の外周面にも接触しているから、貫通孔25の内周面にだけ接触している場合に比べて積層板21との接触面積が大きく、そのため、例えば搬送プロセスでもその挙動は安定を保ち、その上方部分が一部脱落するような不都合は実質的に回避される。これにより、回路層23、23間の電気的接続(層間接続)は確実に実現する。このことは、回路基板1の導電性ペースト7による両導体8、9の電気的接続の場合も同様である。
【0025】
また、回路層23、23間の電気的接続(層間接続)を実現するのに必要な導電性ペースト27の量は、絶縁層22の上面から突き出た導電性ペースト27の高さ(すなわちフィルム30の厚さ)によって決定されるから、用いるフィルム30の厚さを適正に選択することで、回路層23、23の層間接続の確実性が保証される。このことは、回路基板1の絶縁層2の上面から突き出た導電性ペースト7の高さ(使用するフィルム10の厚さ)、および、両導体8、9の電気的接続の確実性についても同様である。
【0026】
図9は、多層配線回路基板の層間接続方法の他の例を示す説明図であり、この多層配線回路基板120は、出来上がり姿は図8の多層配線回路基板20とほぼ同様であるが、層間接続の確実性がより優れたものである。そのため、この多層配線回路基板120に用いる積層板121と実質的に同一の回路基板101を構成することで、回路基板1に比べて両導体108、109の電気的接続の確実性をより高めることが可能である。このような回路基板101の製造方法と併せて、多層配線回路基板120の層間接続方法を説明する。
【0027】
この多層配線回路基板120は、絶縁層122の片面に回路層123を備える積層板121を少なくとも2層積層するもので、まず、この積層板121の絶縁層122に、回路層123を底面とし、中央付近に絶縁層122の厚さに実質的に等しい高さのコア(コア部材)126を有する環状穴124を形成する。貫通孔125およびコア部材126からなるこの環状穴124の形成には、図4〜図7に示すような方法を用いることができる。
【0028】
つぎに、環状穴124に導電性ペースト127をその上面が絶縁層122の上面より高くなるまで充填する。具体的には、コア(コア部材)126を除く絶縁層122の上面に、PET(ポリエチレンテレフタレート)製マスキングテープなどのフィルム130を貼り、この状態で環状穴124に導電性ペースト127を充填する。このときコア(コア部材)126の上面にはフィルム130が貼ってないから、導電性ペースト127は環状穴124およびその上方のフィルム厚さ相当分だけでなく、コア(コア部材)126の上面にもフィルム130の厚さ相当分だけ絶縁層122の上面より高く充填される。そのため、環状穴124の貫通孔125内には、コア(コア部材)126の上面にフィルム厚さ相当分の導電性ペースト127による突起Aが形成される。しかも、コア(コア部材)126の高さは絶縁層122の厚さに実質的に等しく形成してあるから、コア(コア部材)126上の導電性ペースト127による突起Aは、絶縁層122の上面から上方へ確実に突出することとなる。このことは、回路基板101の環状穴104に導電性ペースト107を充填する場合も同様である。
【0029】
このようにして導電性ペースト127の充填が終わったらフィルム130を剥がし、積層板121の上から、環状穴124の開放端に別の積層板121の回路層123を位置決めして積層し、両積層板121、121をプレスしながら加熱処理することで、環状穴124内およびコア(コア部材)126の上面で硬化する導電性ペースト127を介して回路層123、123間を電気的に接続する。このとき、環状穴124に充填された導電性ペースト127は、貫通孔125の内周面に接触しているだけでなくコア部材126の外周面にも接触しているから、貫通孔125の内周面にだけ接触している場合に比べて積層板121との接触面積が大きく、そのため、例えば搬送プロセスでもその挙動は安定を保ち、その上方部分が一部脱落するような不都合は実質的に回避される。そのうえ、絶縁層122の上面から上方へ突出しているコア(コア部材)126上の導電性ペースト127による突起Aが、積層される別の積層板121の回路層123と確実かつ緊密に接合するため、コア(コア部材)126上の導電性ペースト127が存在しない場合に比べて導電率が大幅に向上し、そのため、例えば搬送プロセスが急激な動作を伴うなどによって、万一、図11に示すように環状穴124の上方に位置する導電性ペースト127が一部脱落するような不都合を生じた場合であっても、コア(コア部材)126上の導電性ペースト127による突起Aがある限り、回路層123、123間の電気的接続(層間接続)の確実性が保証される。このことは、コア部材106上の導電性ペースト107による突起Aが絶縁層102の上面から上方へ突出している回路基板101の場合も同様である。
【0030】
【発明の効果】
この発明は以上のように、絶縁層に形成した貫通孔を挟んで当該絶縁層の両面に配置される導体を、貫通孔内に充填して硬化させた導電性ペーストを介して相互に電気的に接続する回路基板において、貫通孔内に少なくとも一方の導体に接するコア部材を設けた構成としたので、加熱工程前の未硬化状態にある導電性ペーストが容易に脱落せず、それにより、絶縁層の両面に配置される導体どうしを相互に確実に電気的に接続することができる効果がある。
【0031】
またこの発明は、絶縁層の片面に回路層を備える積層板の絶縁層に、回路層を底面とし、中央付近にコアを有する環状穴を形成し、環状穴に導電性ペーストをその上面が絶縁層の上面より高くなるまで充填し、環状穴の開放端に別の積層板の回路層を積層し、両積層板をプレスしながら加熱処理することで、環状穴内で硬化する導電性ペーストを介して回路層間を電気的に接続するように構成したので、加熱工程前の未硬化状態にある導電性ペーストが容易に脱落せず、それにより、回路層間の確実な導通をとることができる効果がある。
【図面の簡単な説明】
【図1】この発明による回路基板の一実施の形態を一部展開した断面で示す説明図である。
【図2】図1の回路基板を製造プロセスとともに具体的に示す断面図である。
【図3】図2の回路基板の製造プロセスにおける平面図である。
【図4】環状穴の形成方法を示す断面図である。
【図5】環状穴の他の形成方法を示す断面図である。
【図6】環状穴のさらの他の形成方法を示す断面図である。
【図7】環状穴の別の形成方法を示す断面図である。
【図8】この発明による多層配線回路基板の層間接続方法の一例を断面で示す説明図である。
【図9】この発明による多層配線回路基板の層間接続方法の他の例を断面で示す説明図であり、それに用いる積層板と実質的に同一の回路基板の製造プロセスを併せて示す。
【図10】図9の積層板/回路基板の製造プロセスにおける平面図である。
【図11】図9の積層板/回路基板の製造プロセスで導電性ペーストが一部脱落した場合を想定した断面図である。
【図12】従来の多層配線回路基板の層間接続方法の一例を断面で示す説明図である。
【図13】図12の積層板の製造プロセスで導電性ペーストが一部脱落した状態を示す断面図である。
【符号の説明】
1,101 回路基板
2,22,102,122 絶縁層
3,23,103,123 回路層
4,24,104,124 環状穴
5,25,105,125 貫通孔
6,26,106,126 コア(コア部材)
7,27,107,127 導電性ペースト
8, 9,108,109 導体
10,30,110,130 フィルム
11 感光性樹脂
20,120 多層配線回路基板
21,121 積層板[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a circuit board that can be used to form, for example, a printed circuit board having a multilayer wiring structure, that is, a multilayer wiring circuit board, and to an interlayer connection method for the multilayer wiring circuit board.
[0002]
[Prior art]
Generally, paste IVH (Interstitial Via Hole), which uses a conductive resin to connect between adjacent circuit layers of a multilayer wiring circuit board, is lower in cost and shorter delivery time than a conventional plating method (PTH, LVH). A multilayer wiring circuit board can be manufactured, and a via-on-via (Via on Via) and pad-on-via (Pad on Via) structure can be realized, which greatly contributes to higher density of wiring and mounting.
[0003]
FIG. 12 shows an example of a manufacturing process of the multilayer
[0004]
[Patent Document 1]
JP-A-2002-94233 [0005]
[Patent Document 2]
Japanese Patent Application Laid-Open No. 7-147664
[Problems to be solved by the invention]
However, the
[0007]
An object of the present invention is to eliminate the above-mentioned problems of the conventional one, and the conductive paste in the uncured state before the heating step does not easily fall off, thereby allowing the conductors arranged on both surfaces of the insulating layer to be separated. To provide a circuit board capable of reliably and electrically connecting the circuit boards to each other, and a method for connecting layers of a multilayer wiring circuit board capable of ensuring reliable conduction between circuit layers.
[0008]
[Means for Solving the Problems]
The present invention solves the above-mentioned problem, and the invention according to claim 1 fills a conductor disposed on both surfaces of the insulating layer with a through-hole formed in the insulating layer therebetween in the through-hole. A circuit board electrically connected to each other via a conductive paste cured by curing, wherein a core member in contact with at least one of the conductors is provided in the through hole.
[0009]
The invention according to
[0010]
The invention according to
[0011]
The invention according to
[0012]
The invention according to
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is an explanatory view showing an embodiment of a circuit board according to the present invention. The circuit board 1 has conductors arranged on both sides of an
[0014]
Specifically, as shown in FIGS. 2 and 3, the circuit board 1 is formed by forming a through-
[0015]
As described above, since the
[0016]
In order to form such an
[0017]
In order to form the
[0018]
To form the
[0019]
Such a circuit board 1 can be configured independently and can be applied to, for example, mounting of electronic components and the like, and a multilayer wiring circuit board can be configured by stacking several layers. Therefore, a method of connecting the layers of the multilayer wiring circuit board will be described below, and a method of manufacturing the circuit board 1 will also be described, although the method partially overlaps the above description using FIG.
[0020]
FIG. 8 is an explanatory view showing an example of a method for connecting layers of a multilayer wiring circuit board using the circuit board 1. The multilayer
[0021]
That is, the
[0022]
Next, the
[0023]
The
[0024]
The
[0025]
Further, the amount of the
[0026]
FIG. 9 is an explanatory view showing another example of the interlayer connection method of the multilayer wiring circuit board. This multilayer
[0027]
This multilayer
[0028]
Next, the
[0029]
When the filling of the
[0030]
【The invention's effect】
As described above, according to the present invention, the conductors arranged on both surfaces of the insulating layer with the through hole formed in the insulating layer therebetween are electrically connected to each other via the conductive paste filled in the through hole and cured. In the circuit board to be connected to, the core member in contact with at least one of the conductors is provided in the through hole, so that the conductive paste in an uncured state before the heating step does not easily fall off, thereby There is an effect that the conductors arranged on both sides of the layer can be reliably electrically connected to each other.
[0031]
The present invention also provides an insulating layer of a laminate having a circuit layer on one surface of an insulating layer, wherein the circuit layer is formed as a bottom surface, an annular hole having a core is formed near the center, and a conductive paste is insulated on the annular hole. Filled to a level higher than the upper surface of the layer, laminated the circuit layer of another laminated board on the open end of the annular hole, and heat-treated while pressing both laminated boards, through the conductive paste that hardens in the annular hole As a result, the conductive paste in an uncured state before the heating step does not easily fall off, thereby providing an effect that reliable conduction between the circuit layers can be obtained. is there.
[Brief description of the drawings]
FIG. 1 is an explanatory view showing a partially expanded cross section of an embodiment of a circuit board according to the present invention.
FIG. 2 is a sectional view specifically showing the circuit board of FIG. 1 together with a manufacturing process.
FIG. 3 is a plan view of the circuit board of FIG. 2 in a manufacturing process.
FIG. 4 is a cross-sectional view illustrating a method of forming an annular hole.
FIG. 5 is a cross-sectional view showing another method for forming an annular hole.
FIG. 6 is a sectional view showing still another method of forming the annular hole.
FIG. 7 is a cross-sectional view showing another method for forming an annular hole.
FIG. 8 is an explanatory diagram showing in cross section an example of a method of connecting layers of a multilayer wiring circuit board according to the present invention.
FIG. 9 is an explanatory view showing a cross section of another example of the interlayer connection method of the multilayer wiring circuit board according to the present invention, and also shows a manufacturing process of a circuit board substantially the same as the laminated board used therein.
FIG. 10 is a plan view of the manufacturing process of the laminate / circuit board of FIG. 9;
FIG. 11 is a cross-sectional view assuming that a part of the conductive paste has dropped off in the manufacturing process of the laminate / circuit board of FIG. 9;
FIG. 12 is an explanatory view showing in cross section an example of a conventional interlayer connection method for a multilayer wiring circuit board.
FIG. 13 is a cross-sectional view showing a state in which a conductive paste has partially dropped off in the manufacturing process of the laminated board of FIG.
[Explanation of symbols]
1,101
7, 27, 107, 127
Claims (5)
前記貫通孔内に、少なくとも一方の前記導体に接するコア部材を設けたことを特徴とする回路基板。A circuit board that electrically connects conductors disposed on both surfaces of the insulating layer with a through hole formed in the insulating layer therebetween through a conductive paste that is filled into the through hole and cured.
A circuit board, wherein a core member in contact with at least one of the conductors is provided in the through hole.
前記貫通孔内に、前記回路層の導体に接するコア部材を設けたことを特徴とする回路基板。Forming a through-hole in contact with a conductor of the circuit layer in an insulating layer having a circuit layer on one side, filling the conductive paste, and overlaying another conductor on the open end of the through-hole to cure the conductive paste. In a circuit board that electrically connects the two conductors via the conductive paste,
A circuit board, wherein a core member in contact with a conductor of the circuit layer is provided in the through hole.
前記積層板の絶縁層に、回路層を底面とし、中央付近にコアを有する環状穴を形成し、
前記環状穴に導電性ペーストをその上面が絶縁層の上面より高くなるまで充填し、
前記環状穴の開放端に別の積層板の回路層を積層し、両積層板をプレスしながら加熱処理することで、前記環状穴内で硬化する導電性ペーストを介して回路層間を電気的に接続する、
ことを特徴とする多層配線回路基板の層間接続方法。A method for connecting between circuit layers of a multilayer wiring circuit board in which at least two laminated boards each having a circuit layer on one surface of an insulating layer are laminated,
In the insulating layer of the laminate, the circuit layer is a bottom surface, an annular hole having a core near the center is formed,
Fill the annular hole with conductive paste until its upper surface is higher than the upper surface of the insulating layer,
By laminating a circuit layer of another laminated board on the open end of the annular hole, and heating the two laminated boards while pressing them, the circuit layers are electrically connected via a conductive paste which hardens in the annular hole. Do
An interlayer connection method for a multilayer wiring circuit board, characterized in that:
前記積層板の絶縁層に、回路層を底面とし、中央付近に当該絶縁層の厚さに実質的に等しい高さのコアを有する環状穴を形成し、
前記環状穴に導電性ペーストをその上面が絶縁層の上面より高くなるまで充填することで前記コアの上面にも導電性ペーストを配置し、
前記環状穴の開放端に別の積層板の回路層を積層し、両積層板をプレスしながら加熱処理することで、前記環状穴内および前記コア上面で硬化する導電性ペーストを介して回路層間を電気的に接続する、
ことを特徴とする多層配線回路基板の層間接続方法。A method for connecting between circuit layers of a multilayer wiring circuit board in which at least two laminated boards each having a circuit layer on one surface of an insulating layer are laminated,
In the insulating layer of the laminate, the circuit layer is formed as a bottom surface, and an annular hole having a core having a height substantially equal to the thickness of the insulating layer is formed near the center,
By filling the annular hole with conductive paste until the upper surface thereof is higher than the upper surface of the insulating layer, the conductive paste is also arranged on the upper surface of the core,
By laminating a circuit layer of another laminated board on the open end of the annular hole, and by performing a heat treatment while pressing both laminated boards, between the circuit layers via a conductive paste that is cured in the annular hole and on the upper surface of the core. Electrical connection,
An interlayer connection method for a multilayer wiring circuit board, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003008832A JP2004221432A (en) | 2003-01-16 | 2003-01-16 | Circuit board and interlayer connection method of multilayer wiring circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003008832A JP2004221432A (en) | 2003-01-16 | 2003-01-16 | Circuit board and interlayer connection method of multilayer wiring circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004221432A true JP2004221432A (en) | 2004-08-05 |
Family
ID=32898505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003008832A Pending JP2004221432A (en) | 2003-01-16 | 2003-01-16 | Circuit board and interlayer connection method of multilayer wiring circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004221432A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190044420A (en) * | 2017-10-20 | 2019-04-30 | 삼성전기주식회사 | Printed circuit board |
-
2003
- 2003-01-16 JP JP2003008832A patent/JP2004221432A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190044420A (en) * | 2017-10-20 | 2019-04-30 | 삼성전기주식회사 | Printed circuit board |
KR102483613B1 (en) * | 2017-10-20 | 2023-01-02 | 삼성전기주식회사 | Printed circuit board |
TWI793139B (en) * | 2017-10-20 | 2023-02-21 | 南韓商三星電機股份有限公司 | Printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI363411B (en) | Embedded chip substrate and fabrication method thereof | |
JP5289832B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US9560769B2 (en) | Printed wiring board | |
JP2003347748A (en) | Multilayer wiring board and its manufacturing method | |
JP2002064271A (en) | Composite wiring board and manufacturing method therefor | |
KR20030005054A (en) | Multilayer circuit board and method for manufacturing multilayer circuit board | |
JPH09321439A (en) | Lamination circuit board | |
JPH1056099A (en) | Multilayer circuit board and manufacture thereof | |
JP2001332866A (en) | Circuit board and method of production | |
JP4994988B2 (en) | Wiring board manufacturing method | |
WO2004017689A1 (en) | Multilayer printed wiring board and production method therefor | |
JP2006313945A (en) | Manufacturing method of multilayer wiring board, component for connection between wiring films, and its manufacturing method | |
JP2017028024A (en) | Component mounted board, component built-in board, manufacturing method of component mounted board and manufacturing method of component built-in board | |
JPH0794868A (en) | Multilayered wiring board and its manufacture | |
JP2004104045A (en) | Multilayer circuit wiring board | |
JP2008166456A (en) | Wiring board and its manufacturing method | |
JP2004221432A (en) | Circuit board and interlayer connection method of multilayer wiring circuit board | |
JP2007123578A (en) | Semiconductor device and its manufacturing method | |
JP5766387B2 (en) | Electronic component built-in type two-layer wiring board and electronic component built-in type two-layer wiring board | |
JP2011151348A (en) | Laminated wiring board and method of manufacturing the same | |
WO2006016474A1 (en) | Method for manufacturing multilayer flex rigid wiring board | |
JP2004221433A (en) | Circuit board and interlayer connection method of multilayer wiring circuit board | |
JP4503698B2 (en) | Wiring board manufacturing method | |
JP6735793B2 (en) | Composite substrate and rigid substrate | |
JP2005260012A (en) | Method for manufacturing double-sided wiring board and multilayer wiring board |