JP2004219308A

JP2004219308A - 実験チップ及び実験チップの製造方法

Info

Publication number: JP2004219308A
Application number: JP2003008200A
Authority: JP
Inventors: Jun Rogerio Mizuno; 純ホジェリオ水野; Katsura Masunishi; 桂増西; Akihiro Kaneko; 明裕金子; Takahide Maguchi; 挙秀間口
Original assignee: Pentax Corp
Current assignee: Pentax Corp
Priority date: 2003-01-16
Filing date: 2003-01-16
Publication date: 2004-08-05

Abstract

【課題】半導体基板を用いて実験チップを製造する。
【解決手段】シリコン基板２０の表面にエッチングによりキャピラリチャンネル及びリザーバ１２Ａ、１２Ｂとなる溝２２を形成する。溝２２が形成されたシリコン基板２０の表面にスパッタリングによりＳｉＯ_２の薄膜層２３を形成する。溝２２のうちリザーバ１２Ａ、１２Ｂの底面に対応する位置にＡｕの薄膜電極１４Ａ、１４Ｂを形成する。シリコン基板２０の底面を溝２２の薄膜層２３に達するまで研磨する。リザーバの開口部を除くチップ表面及び溝２２のうちキャピラリチャンネルの上部に対応する領域２５ＣにＳｉＯ_２の薄膜層２５を形成する。チップ表面のリザーバ開口部に隣接してＡｕ薄膜電極１５Ａ、１５Ｂを形成する。Ａｕ薄膜電極１４Ａ、１５Ａと１４Ｂ、１５Ｂをボンディングワイヤで接続する。
【選択図】図１３

Description

【０００１】
【発明の属する技術分野】
本発明は、電気泳動、化学反応、細胞培養や分離検出などのラボプロセスをチップ上で行う反応チップや実験チップに関する。
【０００２】
【従来の技術】
平板ガラスチップ、プラスチックチップ、あるいはシリコンチップにフォトリソグラフィを用いて微細な流路、すなわちキャピラリチャンネルを形成し、電気泳動、化学反応、細胞培養、あるいは分離検出等のラボプロセスを集積化させた反応チップ・実験チップ（Ｌａｂｏｎａｃｈｉｐ， μ−ＴＡＳ）が知られている。
【０００３】
使い捨を前提として低コストを目的とする場合には、チップの材料としてガラスやプラスチックを用いることが好ましい。例えば、現在電気泳動チップに関しては、ガラスやプラスチック（ポリジメチルシロキサンやポリメタクリル酸メチルアクリル等）を使用したものが主流である。
【０００４】
【特許文献１】
特許第２９３７０６４号公報
【特許文献２】
特許第３０７７６０９号公報
【特許文献３】
特開平１０−１００８８号公報
【特許文献４】
特開２０００−３１０６１４号公報
【特許文献５】
特開２０００−３３８０８５号公報
【特許文献６】
特開２００１−１５７８５５号公報
【０００５】
【発明が解決しようとする課題】
しかし、反応チップ・実験チップ（以下単に実験チップと言う）にガラスやプラスチックを使用した場合、マイクロマシニング技術を用いてマイクロポンプ等の高機能デバイスを付加することは困難である。マイクロマシニング技術を応用する場合シリコンが好適ではあるがシリコンは不透明の半導体であるため、キャピラリに光を透過または反射させてパターンの検出を行うＤＮＡ解析や、キャピラリが絶縁体である必要がある電気泳動にシリコンチップを用いることは困難である。
【０００６】
本発明は、半導体を用いた実験チップ及びその製造方法を提供することを目的としている。特に、光及び電気泳動を用いた検出に好適な実験チップ、及びその製造方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】
本発明の実験チップは半導体基板上に形成される実験チップであって、半導体基板の表面に流路を形成するために形成され、半導体基板上面と下面とを連通する溝と、赤外線から紫外線にかけたいずれかの波長域の電磁波を透過する絶縁体からなり、溝の側面を被膜しかつ流路の底面を形成する下部薄膜層と、流路の上部を覆い、赤外線から紫外線にかけたいずれかの波長域の電磁波を透過する絶縁体からなる上部薄膜層とを備えたことを特徴としている。
【０００８】
半導体基板の表面に流路に連結されるリザーバを形成するための凹部を有し、このリザーバが下部薄膜層により被覆されていることが好ましく、リザーバの底面の下部薄膜層上に、導電性の薄膜からなる第１の電極が形成されることが好ましい。これにより、簡単に電気泳動用の実験チップを得ることができる。また、実験チップの耐久性の点からは、第１の電極は耐食性を有する素材からなることが好ましい。
【０００９】
実験チップの上面のリザーバに隣接する位置に第１の電極と電気的に接続される導電性の薄膜からなる第２の電極が形成されることが好ましい。これにより、より簡単に電気泳動用の第１の電極に電力を供給することができる。このとき第１の電極と第２の電極の電気的な接続は例えばボンディングワイヤにより行われる。またあるいは、第１の電極と第２の電極は、例えばステップカバー電極として接続される。
【００１０】
上部薄膜層は、例えばガラス状物質からなる。また、例えば上部薄膜層は二酸化珪素またはシリコンナイトライドからなる。
【００１１】
本発明の実験チップ製造方法は、半導体基板表面に流路となる溝及び溝に連結されリザーバとなる凹部を形成する第１のエッチングステップと、溝及び凹部が形成された半導体基板の表面に絶縁体からなる下部薄膜層を形成する下部薄膜層形成ステップと、下部薄膜層形成ステップ終了後、半導体基板の底面を溝に達する高さまで取り除く基板底部除去ステップと、下部薄膜層が形成された表面全体にレジストを塗布して平らなレジスト層を形成するレジスト層形成ステップと、溝及び凹部に対応する領域のレジスト層を残して、その周りのレジスト層を剥離する第１のレジスト剥離ステップと、レジスト剥離ステップ終了後の表面全体に、赤外線から紫外線にかけたいずれかの波長域の電磁波を透過し絶縁体からなる上部薄膜層を形成する上部薄膜層形成ステップと、凹部に対応する領域の上部薄膜層をエッチングする第２のエッチングステップと、レジスト剥離ステップにおいて残されたレジスト層を剥離する第２のレジスト剥離ステップとを有したことを特徴としている。
【００１２】
実験チップ製造方法は、より好ましくは、下部薄膜層形成ステップ終了後に、下部薄膜層に被覆された凹部の底面に導電性の薄膜からなる第１の電極を形成する第１の電極形成ステップを有する。
【００１３】
また、実験チップ製造方法は、上部薄膜層形成ステップ終了後に、上部薄膜層表面上の凹部に隣接する位置に導電性の薄膜からなる第２の電極を形成する第２の電極形成ステップを有することが好ましい。このとき実験チップ製造方法は、第２のレジスト剥離ステップ終了後に、第１及び第２の電極を連結する電極連結ステップを有することが好ましい。
【００１４】
【発明の実施の形態】
以下、本発明が適用された実験チップの一実施形態について、図面を参照して説明する。
図１は、本実施形態の実験チップの概略的な構造を示す平面図であり、図２〜図１２は図１のＡ−Ａ線沿った実験チップの断面図であり、製造工程の各段階に沿って時系列に示される。
【００１５】
本実施形態の実験チップ１０は、例えば電気泳動用のマイクロチップである。実験チップ１０にはコア材としてシリコン基板を用い、シリコン基板には例えば異方性エッチング用方位「１００」のシリコンが用いられる。図１に示すように、シリコンを基板として構成される実験チップ１０には、例えば実験チップ１０の上面に開口部を有する２つのリザーバ１２Ａ、１２Ｂが形成されており、リザーバ１２Ａ、１２Ｂは各々キャピラリ１３により連通される。リザーバ１２Ａ、１２Ｂの底面には、それぞれ電極（第１の電極）１４Ａ、１４Ｂが設けられる。実験チップ１０の上面において、リザーバ１２Ａ、１２Ｂの各々に隣接する位置には電極（第２の電極）１５Ａ、１５Ｂが設けられる。電極１４Ａと電極１５Ａは、例えばボンディングワイヤ１６Ａにより電気的に接続される。同様に、電極１４Ｂと電極１５Ｂもボンディングワイヤ１６Ｂにより電気的に接続される。
【００１６】
次に図２〜図１２を参照して、本実施形態の実験チップ１０の製造方法について説明する。
【００１７】
図２に示すように、第１の工程ではシリコン基板２０の上面に、キャピラリチャンネル（キャピラリ１３の底面及び両側壁を形作る微細流路）１３Ｃ、及びリザーバ１２Ａ、１２Ｂを形成するためのパターンがレジスト層２１として貼着される。すなわち、シリコン基板２０の上面は、略図１におけるリザーバ１２Ａ、１２Ｂの円形周縁と破線で示されたキャピラリ１３とで囲まれる領域を残してレジスト層により被覆される。
【００１８】
第２の工程では、第１の工程でレジストパターニングされたシリコン基板２０に対しドライ又はウェットエッチングが施され、レジスト層２１で形成されたパターンに対応した溝２２が形成される。図３にエッチング処理が終了し、貼着したレジスト層を剥離した状態を示す。なお、溝２２はリザーバ１２Ａ、１２Ｂ及びキャピラリチャンネル１３Ｃの底面及び壁面を形成する。
【００１９】
第３の工程では、シリコン基板２０の上面及び溝２２にスパッタリング等を用いて、赤外、可視光、または紫外線等を透過するとともに絶縁体からなる薄膜層（下部薄膜層）２３が形成される。薄膜層２３の素材としては、ガラス（例えばＳｉＯ_２）やシリコンナイトライド等が１例として挙げられる。薄膜層２３形成後の状態を図４に示す。
【００２０】
第４の工程では、従来周知のリフトオフ加工（目的とするパターンの逆パターンを、基板上に金属、フォトレジストなどで構成し、目的薄膜を蒸着後、不用部分を金属、フォトレジストと共に除去し目的とするパターンを残す方法）を用いて、図５に示されるように、薄膜層２３で被覆されたリザーバ１２Ａ、１２Ｂの底面に対応する部分に電極１４Ａ、１４Ｂが形成される。電極１４Ａ、１４Ｂは導電性の薄膜層からなり、例えば金属薄膜（例えばＡｕ、Ａｇ、Ｐｔの耐食性を有する素材が好ましい）やカーボン薄膜等からなる。電極１４Ａ、１４Ｂは、パターニングの後、例えばスパッタリング、イオンプレーティグ等の蒸着工法等を用いて薄膜層２３上に形成される。また、例えば電極Ａｕ薄膜とＳｉＯ２膜との密着性が悪い場合には、Ａｕ薄膜の下にＳｉＯ２膜との密着性の良い下地の金属膜を形成してもよい。なお、図５では、パターニングに用いたマスクキング層が既に取り除かれ、リフトオフ加工が終了した状態が示されている。
【００２１】
第５の工程では、図６に示すようにシリコン基板２０の底面側が溝２２の薄膜層２３に達するまで研磨（例えば化学研磨）される。すなわち、シリコン基板２０に形成され、リザーバ１２Ａ、１２Ｂ及びキャピラリチャンネル１３Ｃを構成する溝２２は、シリコン基板２０の上下面を連通し、薄膜層２３が溝２２の底面を構成する。
【００２２】
第６の工程では、薄膜層２３及び電極１４Ａ、１４Ｂが形成されたシリコン基板２０の上面全体にレジスト層２４ａ、２４ｂが形成され、その上に溝２２の形状に象られたマスキング（図示せず）が施され露光される。図７では、レジスト層２４ａ、２４ｂにポジティブレジストを用いた場合が示されており、レジスト層２４ａはマスキングにより感光されていない領域を示し、これは溝２２に対応する。また、レジスト層２４ｂは感光される領域を示し、溝２２の外側の領域に対応する。
【００２３】
第７の工程では、現像液等を用いて現像処理が施され、図８に示されるように、溝２２に対応した像がシリコン基板２０の上面の溝２２に対応した位置にレジスト層２４ａによって形成される。
【００２４】
第８の工程では、薄膜層２３、電極１４Ａ、１４Ｂ、及び溝２２に対応したレジスト層２４ａが形成されたシリコン基板２０の上面に、第３の工程と同様に、スパッタリング等を用いて赤外、可視光、または紫外線等を透過するとともに絶縁体である薄膜層（上部薄膜層）２５が形成される。薄膜層２５の素材の一例としては、ガラス（例えばＳｉＯ_２）やシリコンナイトライド等が挙げられる。薄膜層２５形成後の状態を図９に示す。
【００２５】
第９の工程では、第４の工程と同様に、図１０に示されるように、薄膜層２５で被覆されたシリコン基板２０の最上面に電極１５Ａ、１５Ｂがリフトオフ加工を用いて形成される。電極１５Ａ、１５Ｂは導電性の薄膜層からなり、例えば金属薄膜（例えばＡｕ、Ａｇ、Ｐｔ、Ａｌ、Ｃｕ）やカーボン、導電性樹脂等からなる。電極１５Ａ、１５Ｂは、パターニングの後、例えばスパッタリング、イオンプレーティグ等の蒸着工法等を用いて薄膜層２５上に形成される。なお、図１０には、パターニングに用いたマスクキング層が既に取り除かれ、リフトオフ加工が終了した状態が示される。
【００２６】
第１０の工程では、薄膜層２５にリザーバ１２Ａ、１２Ｂの開口部を形成する。すなわち、リザーバ１２Ａ、１２Ｂの円形開口に対応する位置を残してレジスト層２６によるマスキング（パターニング）が施され、その後ドライエッチングを施すことにより薄膜層２５のリザーバ１２Ａ、１２Ｂに対応する位置に円形開口２７Ａ、２７Ｂが形成される。なお、このときキャピラリ１３を形成するためキャピラリチャンネル１３Ｃの上の薄膜層２５（領域２５Ｃ）が残される。
【００２７】
第１１の工程では、第１０の工程のマスキングに用いられたレジスト層２６及びレジスト層２４ａが剥離され、図１２で示される状態となる。
【００２８】
第１２の工程では、図１３に示されるように、電極１４Ａと電極１５Ａとの間にボンディングによりリード線（ボンディングワイヤ）１６Ａが形成され、同様に電極１４Ｂと電極１５Ｂとの間にボンディングによりリード線１６Ｂが形成される。これにより、本実施形態における電気泳動用マイクロチップである実験チップ１０は完成する。
【００２９】
以上のように、本実施形態によれば、半導体基板上に電気泳動用のマイクロチップを形成することができる。すなわち、半導体基板上に形成されたキャピラリは絶縁体からなる薄膜層により取り囲まれているので電気泳動に用いることができる。また、キャピラリの上面及び底面は、可視光、あるいは赤外線や紫外線を透過する素材から形成されるので、キャピラリに光を照射して、その透過光を検出することにより、電気泳動パターンを検出することができる。
【００３０】
また、本実施形態の実験用チップは、半導体基板を用いて形成されるので、半導体製造プロセスにおけるマイクロマシニング技術を用いて、ナノファブリケーション、ナノデバイス等を容易に実験チップ上に形成することができ、マイクロポンプやバルブ、あるいはその他の半導体回路との集積化を容易に行うことができる。また更に、本実施形態の実験チップは、半導体ウエハを用いて大量生産が可能であるため製造コストを著しく低減することができる。
【００３１】
次に図１４を参照して本実施形態の変形例について説明する。上記実施形態では、電極１４Ａと電極１５Ａ、及び電極１４Ｂと電極１５Ｂとの間をボンディングによりリード線を用いて接続したが、変形例では、電極１４Ａ、１４Ｂと電極１５Ａ、１５Ｂはステップカバー電極２８Ａ、２８Ｂにより接続される。この変形例においても上記実施形態と同様の効果を得ることができる。
【００３２】
なお、本実施形態及びその変形例では、リザーバ内に電気泳動用の電極を設け、チップ上面に接続用の電極を設けたが、外部から直接リザーバ内に電極を挿入して利用することもできる。この場合には実験チップに電極を設ける必要はない。
【００３３】
本実施形態の実験チップは、１本のキャピラリチャンネルである流路と、この流路の両端に配置された２つリザーバのみを備えたが、流路は複数あってもよいし、分岐していてもよく、リザーバも３つ以上であってもよい。
【００３４】
また、本実施形態において第４の工程で行われた薄膜電極の形成は、本実施形態の第３の工程が終了した後に行われればよく、第９の工程で行われた薄膜電極の形成は、本実施形態の第８の工程が終了した後に行われればよい。例えばそれぞれの電極の形成を本実施形態における第１１の工程と第１２の工程の間に行ってもよい。
【００３５】
本実施形態では、シリコン基板の研磨を第５の工程で行ったが、この研磨工程は、第４の工程が終了した後であれば何時行ってもよい。
【００３６】
【発明の効果】
以上のように、本発明によれば、半導体を用いた実験チップ及びその製造方法が提供される。
【図面の簡単な説明】
【図１】本発明を電気泳動用実験チップに適用した本実施形態における実験チップの概略的な構造を示す平面図である。
【図２】本実施形態の実験チップの第１の工程における図１のＡ−Ａ線に沿った立断面図である。
【図３】実験チップの第２の工程におけるＡ−Ａ線に沿った立断面図である。
【図４】実験チップの第３の工程におけるＡ−Ａ線に沿った立断面図である。
【図５】実験チップの第４の工程におけるＡ−Ａ線に沿った立断面図である。
【図６】実験チップの第５の工程におけるＡ−Ａ線に沿った立断面図である。
【図７】実験チップの第６の工程におけるＡ−Ａ線に沿った立断面図である。
【図８】実験チップの第７の工程におけるＡ−Ａ線に沿った立断面図である。
【図９】実験チップの第８の工程におけるＡ−Ａ線に沿った立断面図である。
【図１０】実験チップの第９の工程におけるＡ−Ａ線に沿った立断面図である。
【図１１】実験チップの第１０の工程におけるＡ−Ａ線に沿った立断面図である。
【図１２】実験チップの第１１の工程におけるＡ−Ａ線に沿った立断面図である。
【図１３】実験チップの第１２の工程におけるＡ−Ａ線に沿った立断面図である。
【図１４】図１〜図１３に示された実験チップの変形例であり、完成時のＡ−Ａ線に沿った立断面図である。
【符号の説明】
１０実験チップ
１２Ａ、１２Ｂリザーバ
１３キャピラリ
１３Ｃキャピラリチャンネル
１４Ａ、１４Ｂ、１５Ａ、１５Ｂ電極
２０シリコン基板
２２溝
２３薄膜層（下部薄膜層）
２５薄膜層（上部薄膜層）

Claims

半導体基板上に形成される実験チップであって、
前記半導体基板の表面に流路を形成するために形成され、前記半導体基板上面と下面とを連通する溝と、
赤外線から紫外線にかけたいずれかの波長域の電磁波を透過する絶縁体からなり、前記溝の側面を被膜しかつ前記流路の底面を形成する下部薄膜層と、
前記流路の上部を覆い、赤外線から紫外線にかけたいずれかの波長域の電磁波を透過する絶縁体からなる上部薄膜層と
を備えることを特徴とする実験チップ。
前記半導体基板の表面に前記流路に連結されるリザーバを形成するための凹部を有し、前記リザーバが前記下部薄膜層により被覆されていることを特徴とする請求項１に記載の実験チップ。
前記リザーバの底面の前記下部薄膜層上に、導電性の薄膜からなる第１の電極が形成されることを特徴とする請求項２に記載の実験チップ。
前記第１の電極が耐食性を有する素材からなることを特徴とする請求項３に記載の実験チップ。
前記実験チップの上面の前記リザーバに隣接する位置に前記第１の電極と電気的に接続される導電性の薄膜からなる第２の電極が形成されることを特徴とする請求項３に記載の実験チップ。
前記第１の電極と前記第２の電極の電気的な接続がボンディングワイヤにより行われることを特徴とする請求項５に記載の実験チップ。
前記第１の電極と前記第２の電極がステップカバー電極として接続されることを特徴とする請求項５に記載の実験チップ。
前記上部薄膜層がガラス状物質からなることを特徴とする請求項１に記載の実験チップ。
前記上部薄膜層が二酸化珪素またはシリコンナイトライドからなることを特徴とする請求項１に記載の実験チップ。
半導体基板表面に流路となる溝及び前記溝に連結されリザーバとなる凹部を形成する第１のエッチングステップと、
前記溝及び凹部が形成された前記半導体基板の表面に絶縁体からなる下部薄膜層を形成する下部薄膜層形成ステップと、
前記下部薄膜層形成ステップ終了後、前記半導体基板の底面を前記溝に達する高さまで取り除く基板底部除去ステップと、
前記下部薄膜層が形成された表面全体にレジストを塗布して平らなレジスト層を形成するレジスト層形成ステップと、
前記溝及び凹部に対応する領域のレジスト層を残して、その周りの前記レジスト層を剥離する第１のレジスト剥離ステップと、
前記レジスト剥離ステップ終了後の表面全体に、赤外線から紫外線にかけたいずれかの波長域の電磁波を透過し絶縁体からなる上部薄膜層を形成する上部薄膜層形成ステップと、
前記凹部に対応する領域の前記上部薄膜層をエッチングする第２のエッチングステップと、
前記レジスト剥離ステップにおいて残されたレジスト層を剥離する第２のレジスト剥離ステップと
を有することを特徴とする実験チップ製造方法。
前記下部薄膜層形成ステップ終了後に、前記下部薄膜層に被覆された前記凹部の底面に導電性の薄膜からなる第１の電極を形成する第１の電極形成ステップを有することを特徴とする請求項１０に記載の実験チップ製造方法。
前記上部薄膜層形成ステップ終了後に、前記上部薄膜層表面上の前記凹部に隣接する位置に導電性の薄膜からなる第２の電極を形成する第２の電極形成ステップを有することを特徴とする請求項１１に記載の実験チップ製造方法。
前記第２のレジスト剥離ステップ終了後に、前記第１及び第２の電極を連結する電極連結ステップを有することを特徴とする請求項１２に記載の実験チップ製造方法。