JP2004215138A - フレーム信号処理方法 - Google Patents
フレーム信号処理方法 Download PDFInfo
- Publication number
- JP2004215138A JP2004215138A JP2003001849A JP2003001849A JP2004215138A JP 2004215138 A JP2004215138 A JP 2004215138A JP 2003001849 A JP2003001849 A JP 2003001849A JP 2003001849 A JP2003001849 A JP 2003001849A JP 2004215138 A JP2004215138 A JP 2004215138A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- byte
- frame signal
- idle
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】本発明は並列信号のパラレル数を変換した場合にアイドルカラムの存在しないインターフレームギャップにアイドルカラムを形成することが可能なフレーム信号処理方法を提供することを目的とする。
【解決手段】フレーム信号がＭレーンに割り当てられた並列バイト列として入力される場合に前記フレーム信号を処理してＭよりも大きいＫ個の伝送チャネルに割り当てられるＫレーンの並列バイト列に並べ替えて出力するためのフレーム信号処理方法において、入力されるフレーム信号のクロックよりも周波数が大きい内部クロック信号を生成しフレーム信号のインターフレームギャップに対して所定以上の数のアイドルバイトを新たに挿入しフレーム信号を一時的に蓄積するために配置されるバッファの信号蓄積量を監視し、検出した信号蓄積量の増減に応じて、前記インターフレームギャップに対するアイドルバイトの挿入又は抜き取りを実施することを特徴とする。
【選択図】 図１
【解決手段】フレーム信号がＭレーンに割り当てられた並列バイト列として入力される場合に前記フレーム信号を処理してＭよりも大きいＫ個の伝送チャネルに割り当てられるＫレーンの並列バイト列に並べ替えて出力するためのフレーム信号処理方法において、入力されるフレーム信号のクロックよりも周波数が大きい内部クロック信号を生成しフレーム信号のインターフレームギャップに対して所定以上の数のアイドルバイトを新たに挿入しフレーム信号を一時的に蓄積するために配置されるバッファの信号蓄積量を監視し、検出した信号蓄積量の増減に応じて、前記インターフレームギャップに対するアイドルバイトの挿入又は抜き取りを実施することを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、高速のデータを所定フレームを用いて伝送する場合に利用されるフレーム信号処理方法に関する。
【０００２】
【従来の技術】
高速のＥｔｈｅｒｎｅｔ（登録商標：以下、標準規格ネットワークと記載）に関する従来技術は、非特許文献１及び非特許文献２に開示されている。
非特許文献１に示されているように、１０ギガビット／秒の高速データを伝送する標準規格ネットワークにおいては、４つの通信チャネルを同時に利用し、各チャネルに対応する４つのレーンにそれぞれデータ信号を割り当てて４つの信号を並行して処理している。従って、１レーン当たりのデータのビットレートは１／４に低下する。
【０００３】
高速の信号を処理する回路においては、回路の消費電力の増大が避けられない。従って、中継装置などにおいて回路の消費電力を抑制するためには、回路中で扱うデータのビットレートを下げるのが望ましい。
使用するレーン数を増やすことにより、１レーン当たりのデータ速度を更に下げることができる。例えば、データの並びを変換し、４レーンの信号を８レーンに変換すれば１レーン当たりのデータのビットレートは更に１／２に低下する。
【０００４】
１レーン当たりのデータ速度を下げるために、図１１の例では、Ｍレーンに割り当てられた並列信号を入力して、Ｋ個のレーンに割り当てられた並列信号を出力する場合（Ｍ＜Ｋ）を想定している。このような変換により、１レーン当たりの信号のビットレートを下げることができる。
データを処理する場合には、通常は１バイト毎に処理されるので、図中ではデータは１バイト毎に区切って表してある。全レーンにまたがる図中縦方向の各列はカラムと呼ばれている。
【０００５】
実際に伝送される信号は、所定のデータフレームを構成しており、互いに隣接する２つのデータフレームの間にはインターフレームギャップ（ＩＦＧ）が配置される。インターフレームギャップは、予め定められたアイドルバイト（Ｉ）で構成される。
また、データフレームの先頭位置には予め定められた信号（Ｓ）が配置され、データフレームの最後尾には予め定められた信号（Ｔ）が配置される。データフレームの本体を表す各データは（ｄ）で表されている。
【０００６】
インターフレームギャップの長さ、すなわち連続するアイドルバイト（Ｉ）のバイト数については、最小バイト数が規定されている。
例えば、１０ギガビット標準規格ネットワークのＸＧＭＩＩの信号は４レーンを使用する４パラレル信号（Ｍ＝４）であり、ビットレートは３１２．５Ｍｂ／ｓである。この４パラレル信号を８レーンを使用する８パラレル信号（Ｋ＝８）に変換すると、変換後のビットレートは次のようになる。
【０００７】
３１２．５（Ｍｂ／ｓ）×４／８＝１５６．２５（Ｍｂ／ｓ）
つまり、この変換によりビットレートを１／２に低速化できる。元の信号のビットレートをＢｒとすると、変換後のビットレートＢｏｕｔは一般に次式で表される。
Ｂｏｕｔ＝Ｂｒ×Ｍ／Ｋ
このように、扱う信号のパラレル数をＭからＫに増やすように変換すれば、信号のビットレートが低下するため、その信号を処理する回路の消費電力を抑制できる。しかも、低速化により回路を安価なデバイスを用いて構成できるので、伝送装置のコスト削減が可能になる。
【０００８】
図１１の例では、レーン（０），レーン（１），レーン（２），・・・，レーン（Ｋ−１）の順番にデータを並べてある。レーン（０）が先頭レーン、すなわち基準レーンである。
【非特許文献１】
「１０ギガビットＥｔｈｅｒｎｅｔ 教科書」，Ｐ１６９，石田修，瀬戸康一郎 監修（ＩＤＧジャパン），２００２年４月２０日発行。
【非特許文献２】
「ｈｔｔｐ：／／ｗｗｗ．ｉｅｅｅ８０２．３．ｏｒｇ／３／ａｅ／ｐｕｂｌｉｃ／ｊｕ１００／ｆｒａｚｉｅｒ＿１＿０７００．ｐｄｆ」
【０００９】
【発明が解決しようとする課題】
具体例として、１０ギガビット／秒の標準規格ネットワークで規定されているＸＧＭＩＩの信号を扱う場合を想定する。この信号では、インターフレームギャップの長さ、すなわち連続するアイドルバイト（Ｉ）のバイト数は最小値が１２になるように規定されている。但し、この最小値は状況に応じて瞬間的には１２±３の範囲で変動することが許されている。変換後においても、インターフレームギャップの長さは規定された値に合わせる必要がある。
【００１０】
ところが、信号のパラレル数の変換を実施するとフレームの先頭位置、つまり信号（Ｓ）の割り当てられるレーンの位置が変化してしまう。しかし、例えば６４Ｂ／６６Ｂ符号において「フレームの先頭は必ずレーン（０）になければならない」という制約がある。
そこで、例えば図１１に示すように各インターフレームギャップを構成するアイドルバイト（Ｉ）の数を増減し、信号（Ｓ）の位置をレーン（０）に移動する必要がある。
【００１１】
但し、インターフレームギャップの長さは平均的に１２（バイト）になるように制御しなければならない。
ところが、例えば図１１に示すインターフレームギャップＩＦＧ（２）の場合には、アイドルバイト数を調整した後のインターフレームギャップ長は７（バイト）になるため、８レーン全てがアイドルバイトで構成されるアイドルカラムはこのインターフレームギャップには存在しない。
【００１２】
ところで、一般的に信号伝送においては、同期に用いられるクロックを修正して信号のタイミングを調整しなければならない場合がある。また、パラレル信号を伝送する場合には、実際の伝送に用いられる複数のケーブルや複数の配線の長さの違いなどの影響により、互いに同期すべき並列の信号の間にタイミングのずれ（スキュー）が生じる場合がある。
【００１３】
このようなクロックのタイミングの修正やスキューの調整を行うためには、各レーンの信号を時間軸に対してずらす必要がある。図１１に示すインターフレームギャップＩＦＧ（１）のように、アイドルバイトだけで構成されるアイドルカラムが存在する場合には、フレーム信号の内容に影響のないアイドルカラムの時間を利用して、１つのアイドルカラムを抜き取ったり挿入したりしてクロックのタイミングを修正したり、アイドルカラムの一部のレーンのアイドルバイトを抜き取ったり挿入したりしてスキューの調整を行うことができる。
【００１４】
しかし、図１１に示すインターフレームギャップＩＦＧ（２）のようにアイドルカラムの存在しないインターフレームギャップが形成されると、その区間ではクロック調整のためのアイドルカラムの抜き差しや、スキュー調整ができなくなってしまう。
本発明は、並列信号のパラレル数を変換した場合に、アイドルカラムの存在しないインターフレームギャップにアイドルカラムを形成することが可能なフレーム信号処理方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
請求項１は、互いに隣接するフレームの間にインターフレームギャップが配置され、インターフレームギャップが複数のアイドルバイトで構成されるフレーム信号が、Ｍ個の複数の伝送チャネルを表すＭレーンに割り当てられた並列バイト列として入力される場合に、前記フレーム信号を処理してＭよりも大きいＫ個の伝送チャネルに割り当てられるＫレーンの並列バイト列に並べ替えて出力するためのフレーム信号処理方法において、入力されるフレーム信号のクロックよりも周波数が大きい内部クロック信号を生成し、フレーム信号のインターフレームギャップに対して、所定以上の数のアイドルバイトを新たに挿入し、フレーム信号を一時的に蓄積するために配置されるバッファの信号蓄積量を監視し、検出した信号蓄積量の増減に応じて、前記インターフレームギャップに対するアイドルバイトの挿入又は抜き取りを実施することを特徴とする。
【００１６】
アイドルカラムの存在しないインターフレームギャップにアイドルカラムを形成するためには、そのインターフレームギャップに新たなアイドルバイトを挿入すればよい。しかし、アイドルバイトを挿入すると、信号全体の情報量が増えることになり、信号のビットレートが変化する。
請求項１においては、入力されるフレーム信号のクロックよりも周波数が大きい内部クロック信号を生成するので、アイドルバイトの挿入に伴うビットレートの上昇に対しては、内部クロック信号を用いることで対応できる。
【００１７】
実際には、連続的に現れる信号のインターフレームギャップにアイドルバイトを挿入するためには、ＦＩＦＯ（ファーストイン・ファーストアウト）のようなバッファを用いることになる。
また、クロックの周波数を固定する場合には、信号のフレーム長の変動に伴ってバッファに蓄積されている情報量が変動し、蓄積情報量の過不足が発生する。蓄積情報量が過多の場合には、バッファが溢れる可能性があり、蓄積情報量が不足し情報量が０になると、出力信号に不連続が生じることになる。
【００１８】
バッファの信号蓄積量を監視し、検出した信号蓄積量の増減に応じて、インターフレームギャップに対するアイドルバイトの挿入又は抜き取りを実施することにより、信号のフレーム長の変動の影響を吸収することができる。
請求項２は、請求項１のフレーム信号処理方法において、Ｋレーンの並列バイト列に並べ替えられたフレーム信号上で、各フレームの先頭を表すスタートバイトが所定の基準レーンに移動するように挿入するアイドルバイトの数を調整することを特徴とする。
【００１９】
入力信号をＭレーンの並列バイト列からＫレーンの並列バイト列に変換すると、スタートバイト（Ｓ）の位置が基準レーン（レーン（０））から他のレーンに移動する場合が多い。しかし、インターフレームギャップに新たに挿入するアイドルバイトの数を調整することにより、スタートバイトを基準レーンに移動させることができる。
【００２０】
請求項３は、請求項１のフレーム信号処理方法において、入力されるフレーム信号をＫレーンの並列バイト列に並べ替えた後で、インターフレームギャップに対するアイドルバイトの挿入を実施し、前記バッファの信号蓄積量を予め定めた上限値及び下限値と比較し、その比較結果に応じて、蓄積不足の場合には蓄積不足でなくなるまでアイドルバイトの挿入を実施し、蓄積過多の場合には蓄積過多でなくなるまでアイドルバイトの抜き取りを実施することを特徴とする。
【００２１】
請求項３においては、クロックの周波数を予め固定する場合であっても、信号のフレーム長の変動の影響を吸収し、バッファの信号蓄積量を適正値に維持することができる。
請求項４は、請求項３のフレーム信号処理方法において、Ｋレーンの並列バイト列に並べ替えられたフレーム信号上で、各フレームの先頭を表すスタートバイトが所定の基準レーンに移動するように挿入するアイドルバイトの数を調整することを特徴とする。
【００２２】
請求項４においては、インターフレームギャップに新たに挿入するアイドルバイトの数を調整することにより、スタートバイトを基準レーンに移動させることができる。
請求項５は、請求項１のフレーム信号処理方法において、Ｍレーンの並列バイト列のフレーム信号に対してインターフレームギャップにアイドルバイトの挿入を実施し、その処理が終了した後でＭレーンの並列バイト列をＫレーンの並列バイト列に並べ替えることを特徴とする。
【００２３】
請求項６は、請求項２のフレーム信号処理方法において、スタートバイトを基準レーンに配置するために、
ＩＮＳＢ＝（Ｐａ＋Ｐｂ）Ｋ−１−ＩＮ
Ｐｂ＝ＩＧ−Ｐａ＋１
Ｐａ＝１：スタートバイトと終端バイトが同一カラムにある場合
Ｐａ＝２：スタートバイトが終端バイトの次のカラムにある場合
Ｐａ＝３：スタートバイトが終端バイトの次の次のカラムにある場合
ＩＮ：入力のインターフレームギャップのアイドルバイト数の最小値
ＩＧ：最低アイドルカラム数設計値
とする場合に、（ＩＮＳＢ＋１−Ｋ）以上かつＩＮＳＢ以下の数のアイドルバイトをインターフレームギャップに挿入し、内部クロック信号の周波数Ｂｒｏｕｔを次式で決定する
Ｂｒｏｕｔ＝α・Ｂｒｉｎ
Ｂｒｉｎ：入力のクロック周波数
α＝（ＩＮＳＢ＋ＩＮ＋最小フレーム長）／（ＩＮ＋最小フレーム長）
ことを特徴とする。
【００２４】
請求項６においては、内部クロック信号の周波数Ｂｒｏｕｔを計算式で求めた値に固定することができ、スタートバイトを基準レーンに配置することができる。
請求項７は、請求項６のフレーム信号処理方法において、Ｍレーンの並列バイト列のフレーム信号に対してインターフレームギャップにアイドルバイトの挿入を実施し、その処理が終了した後でＭレーンの並列バイト列をＫレーンの並列バイト列に並べ替えることを特徴とする。
【００２５】
請求項８は、請求項６のフレーム信号処理方法において、入力されるフレーム信号が４レーンの並列バイト列であり、１０ギガビット標準規格ネットワークのＸＧＭＩＩの伝送フレーム構成を有する場合に、スタートバイトを基準レーンに配置するために、
ＩＮＳＢ＝（Ｐａ＋Ｐｂ）Ｋ−１−ＩＮ
Ｐｂ＝ＩＧ−Ｐａ＋１
Ｐａ＝１：スタートバイトと終端バイトが同一カラムにある場合
Ｐａ＝２：スタートバイトが終端バイトの次のカラムにある場合
Ｐａ＝３：スタートバイトが終端バイトの次の次のカラムにある場合
ＩＮ：入力のインターフレームギャップのアイドルバイト数の最小値
ＩＧ：最低アイドルカラム数設計値
とする場合に、（ＩＮＳＢ＋１−Ｋ）以上かつＩＮＳＢ以下の数のアイドルバイトをインターフレームギャップに挿入し、内部クロック信号の周波数Ｂｒｏｕｔを次式で決定する
Ｂｒｏｕｔ＝α・Ｂｒｉｎ
Ｂｒｉｎ：入力のクロック周波数
α＝（ＩＮＳＢ＋ＩＮ＋最小フレーム長）／（ＩＮ＋最小フレーム長）
ことを特徴とする。
【００２６】
請求項８においては、ＸＧＭＩＩの信号を扱う場合に、内部クロック信号の周波数Ｂｒｏｕｔを計算式で求めた値に固定することができ、スタートバイトを基準レーンに配置することができる。
請求項９は、請求項６のフレーム信号処理方法において、入力されるフレーム信号が４レーンの並列バイト列であり、１０ギガビット標準規格ネットワークのＸＧＭＩＩの伝送フレーム構成を有する場合に、出力信号を８レーンの並列バイト列に変換するとともに、スタートバイトを基準レーンに配置するために、ＩＮＳＢ＝１４とし、内部クロック信号の周波数Ｂｒｏｕｔを次式で決定する
Ｂｒｏｕｔ＝（９５／８１）Ｂｒｉｎ
Ｂｒｉｎ：入力のクロック周波数
ことを特徴とする。
【００２７】
請求項９においては、ＸＧＭＩＩの信号を扱い、８レーンの並列バイト列として信号を出力する場合に、内部クロック信号の周波数Ｂｒｏｕｔを計算式で求めた値に固定することができ、スタートバイトを基準レーンに配置することができる。
請求項１０は、請求項６のフレーム信号処理方法において、入力されるフレーム信号が４レーンの並列バイト列であり、１０ギガビット標準規格ネットワークのＸＧＭＩＩの伝送フレーム構成を有する場合に、出力信号を１０レーンの並列バイト列に変換するとともに、スタートバイトを基準レーンに配置するために、ＩＮＳＢ＝２０とし、内部クロック信号の周波数Ｂｒｏｕｔを次式で決定する
Ｂｒｏｕｔ＝（１０１／８１）Ｂｒｉｎ
Ｂｒｉｎ：入力のクロック周波数
ことを特徴とするフレーム信号処理方法。
【００２８】
請求項１０においては、ＸＧＭＩＩの信号を扱い、１０レーンの並列バイト列として信号を出力する場合に、内部クロック信号の周波数Ｂｒｏｕｔを計算式で求めた値に固定することができ、スタートバイトを基準レーンに配置することができる。
【００２９】
【発明の実施の形態】
本発明の実施の形態について、図１〜図１１を参照して説明する。この形態は全ての請求項に対応する。
【００３０】
図１は中継装置の主要部の構成（１）を示すブロック図である。図２はアイドルバイト制御回路の動作例（１）を示すフローチャートである。図３は中継装置の主要部の構成（２）を示すブロック図である。図４は中継装置の主要部の構成（３）を示すブロック図である。
【００３１】
図５はアイドルバイト制御回路の動作例（２）を示すフローチャートである。図６はＩＮＳＢの決定手順を示すフローチャートである。図７は信号処理の具体例（１）を示すタイムチャートである。図８は信号処理の具体例（２）を示すタイムチャートである。
図９は入力信号のフレームギャップのパターンとＰａとの関係を示す模式図である。図１０はアイドルバイトの挿入必要数の具体例を示す模式図である。図１１はフレーム信号の変換例を示すタイムチャートである。
【００３２】
図１に示す中継装置は、アイドルバイト検出回路１０，アイドルバイト制御回路２０，処理ユニット３０，タイミング調整スキュー修正装置４０，クロック生成回路５０及びパラレル数変換回路６０を備えている。また、処理ユニット３０にはＦＩＦＯバッファ３１，セレクタ回路３２及びアイドルバイト発生回路３３が含まれている。
【００３３】
図１に示す中継装置の入力には、図１１の上側に示すようなフレーム信号ＦＬＭ１とそのデータのタイミングを表すクロック信号ＣＬＫ１とが入力される。このフレーム信号ＦＬＭ１は、データフレームと隣接するデータフレーム間に配置されるインターフレームギャップＩＦＧとで構成されている。インターフレームギャップＩＦＧは、予め定めたアイドルバイト（Ｉ）のみで構成される。
【００３４】
また、このフレーム信号ＦＬＭ１はＭパラレル信号であり、Ｍ個のチャネルに相当する各レーン（０〜Ｍ−１）に割り当てられている。
データを処理する場合には、通常は１バイト毎に処理されるので、図中ではフレーム信号ＦＬＭ１のデータは１バイト毎に区切って表してある。全レーンにまたがる図中縦方向の各列はカラムと呼ばれている。
【００３５】
また、データフレームの先頭位置には予め定められたスタートバイト（Ｓ）が配置され、データフレームの最後尾には予め定められた終端バイト（Ｔ）が配置される。データフレームの本体を表す各データは（ｄ）で表されている。なお、スタートバイト（Ｓ）と終端バイト（Ｔ）とが同じカラムには存在しないことを想定している。
【００３６】
インターフレームギャップの長さ、すなわち連続するアイドルバイト（Ｉ）のバイト数は、ＸＧＭＩＩの信号を扱う場合を想定すると最小値が１２になるように規定されている。但し、この最小値は状況に応じて瞬間的には１２±３の範囲で変動することが許されている。
１０ギガビットの標準規格ネットワークにおいては、４レーンに割り当てられた４パラレル信号を扱っているが、この形態では扱う信号を更に低速化するために、８レーンや１０レーンのチャネルを用いて伝送することを想定している。
【００３７】
そのために、図１に示す中継装置にはパラレル数変換回路６０が設けてある。パラレル数変換回路６０は、Ｍ個のレーンを使用するＭパラレル信号（ＦＬＭ１）を入力しＫ個のレーン（Ｋ＝８，１０など）を使用するＫパラレル信号に並び替える。
このようなフレーム信号ＦＬＭ１の並び替えを実施すると、データフレームの先頭を表すスタートバイト（Ｓ）が基準となるレーン（０）以外に移動する場合が多い。また、図１１の下側に示されたインターフレームギャップＩＦＧ（２）のようにアイドルカラムの存在しないインターフレームギャップが形成される場合もある。アイドルカラムとは、アイドルバイトだけで構成されるカラムのことである。
【００３８】
アイドルカラムが存在しないインターフレームギャップにおいては、図１のタイミング調整スキュー修正装置４０においてカラム単位でタイミングやスキューを調整することができない。
そこで、図１に示す処理ユニット３０においては、入力されるフレーム信号のインターフレームギャップに新たなアイドルバイトを挿入する。また、アイドルバイトの挿入によって情報量が入力よりも増えるためビットレートを変える必要がある。
【００３９】
そのためにクロック生成回路５０が設けてある。クロック生成回路５０は、入力のクロック信号ＣＬＫ１に基づいて、それよりも周波数の大きい内部クロックＣＬＫＥＸＴを生成する。この内部クロックＣＬＫＥＸＴは、処理ユニット３０及びタイミング調整スキュー修正装置４０の入力に印可される。
アイドルバイト検出回路１０は、フレーム信号のインターフレームギャップのタイミングを検出するために、フレーム信号を監視してアイドルバイト（Ｉ）が現れたか否かを識別する。そして、アイドルバイトを検出すると検出信号ＩＤＤＥＴを出力する。
【００４０】
インターフレームギャップに対するアイドルバイトの挿入や抜き取りを実現するために、処理ユニット３０にはＦＩＦＯバッファ３１が設けてある。ＦＩＦＯバッファ３１は、アイドルバイト制御回路２０から出力される信号ＩＤＣＮＴに従って、アイドルバイトの挿入や抜き取りを実施する。
ＦＩＦＯバッファ３１は所定量の情報を一時的に蓄積することができる。入力され蓄積された信号は、入力された順番と同じ順番で出力される。また、ＦＩＦＯバッファ３１は、それに蓄積されている情報量を予め定めた上限値及び下限値と比較し、それらの結果を信号ＩＤＳＴＯＣＫとして出力する。
【００４１】
アイドルバイト制御回路２０は、アイドルバイト検出回路１０が出力する信号ＩＤＤＥＴ及びＦＩＦＯバッファ３１が出力する信号ＩＤＳＴＯＣＫに従って制御信号ＩＤＣＮＴを生成する。
アイドルバイト制御回路２０が出力する制御信号ＩＤＣＮＴは、ＦＩＦＯバッファ３１及びセレクタ回路３２に入力される。
【００４２】
アイドルバイト発生回路３３は、アイドルバイトの信号を出力する。セレクタ回路３２は、アイドルバイト制御回路２０から出力される制御信号ＩＤＣＮＴに従って、ＦＩＦＯバッファ３１の出力とアイドルバイト発生回路３３の出力との何れか一方を選択的に信号ＦＬＭ４として出力する。
【００４３】
例えば、ＦＩＦＯバッファ３１の出力の代わりにアイドルバイト発生回路３３の出力を１バイト分だけセレクタ回路３２で選択して出力すれば１バイトのアイドルバイトをフレーム信号のインターフレームギャップに挿入することができる。その場合、ＦＩＦＯバッファ３１の内部で蓄積されたデータを１バイトだけ後方にシフトする必要がある。
【００４４】
また、ＦＩＦＯバッファ３１の内部で蓄積されたデータを１バイトだけ前方にシフトすれば、１バイトのアイドルバイトをフレーム信号から抜き取ることもできる。
アイドルバイト制御回路２０の動作例（１）について、図２を参照しながら説明する。
【００４５】
ステップＳ１１では、アイドルバイト検出回路１０が出力する信号ＩＤＤＥＴを参照し、アイドルバイトを検出したか否か、すなわちインターフレームギャップが現れたか否かを識別する。
アイドルバイトを検出すると、次のステップＳ１２で制御信号ＩＤＣＮＴを出力し、Ｎ個のアイドルバイトを新たに挿入するようにＦＩＦＯバッファ３１及びセレクタ回路３２を制御する。挿入するアイドルバイトの数Ｎについては、所定時間ｔの間の出力フレーム信号ＦＬＭ４が所定値以上のアイドルカラムを含むように決定される。
【００４６】
ステップＳ１３では、ＦＩＦＯバッファ３１が出力する信号ＩＤＳＴＯＣＫを監視し、ＦＩＦＯバッファ３１における信号蓄積量の過不足を調べる。信号蓄積量が不足の場合、すなわちフレーム長の変動に伴って信号蓄積量が下限値以下のになった場合にはステップＳ１４に進む。また、信号蓄積量が過剰の場合、すなわち信号蓄積量が上限値以上の場合にはステップＳ１６に進む。
【００４７】
ステップＳ１４では、制御信号ＩＤＣＮＴを出力し、新たなアイドルバイトをカラム単位で挿入する。
ステップＳ１６では、制御信号ＩＤＣＮＴを出力し、ＦＩＦＯバッファ３１に保持されているフレーム信号からカラム単位でアイドルバイトを抜き取る。
従って、ＦＩＦＯバッファ３１における信号蓄積量が過多の場合には、それが適正になるまでアイドルバイトの抜き取りが実施され、信号蓄積量が不足の場合にはそれが適正になるまでアイドルバイトの挿入が実施される。
【００４８】
なお、図１に示す中継装置においてはパラレル数変換回路６０でフレーム信号をのパラレル数をＭからＫに変換した後でアイドルバイトの挿入を実施しているが、図３に示すように処理ユニット３０の後方にパラレル数変換回路６０を配置し、アイドルバイトの挿入を実施した後でパラレル数をＭからＫに変換することもできる。
【００４９】
また、図４に示すように構成を変更することもできる。すなわち、図１のアイドルバイト検出回路１０の代わりに終端バイト検出回路１１及びスタートバイト検出回路１２を設ければ、インターフレームギャップの始まり及び終わりのタイミングを検出することができる。
アイドルバイト制御回路２０の動作については、図５に示すように変更しても良い。図５の例では、図４に示す終端バイト検出回路１１が出力する信号ＴＤＥＴ及びスタートバイト検出回路１２が出力する信号ＳＤＥＴを監視する場合を想定している。
【００５０】
終端バイト検出回路１１は、終端バイト（Ｔ）を検出した場合に信号ＴＤＥＴを出力する。また、スタートバイト検出回路１２はスタートバイト（Ｓ）を検出した場合に信号ＳＤＥＴを出力する。
次に、挿入するアイドルバイトの数Ｎや内部クロックＣＬＫＥＸＴの周波数の決定方法について具体的に説明する。
【００５１】
フレーム信号のパラレル数のみを変換し、新たなアイドルバイトをインターフレームギャップに挿入する前の信号については、図９に示すような３種類のパターンが考えられる。そこで、これらのパターンの種類をパラメータＰａで次のように定義する。
Ｐａ＝１：スタートバイトと終端バイトが同一カラムにある場合
Ｐａ＝２：スタートバイトが終端バイトの次のカラムにある場合
Ｐａ＝３：スタートバイトが終端バイトの次の次のカラムにある場合
また、出力のフレーム信号におけるアイドルギャップ内の最低アイドルカラム数設計値ＩＧを用いてパラメータＰｂを次のように定義する。
【００５２】
Ｐｂ＝ＩＧ−Ｐａ＋１ ・・・（１）
出力のフレーム信号におけるアイドルギャップ内にアイドルカラムが最低でもＩＧ個存在するために挿入すべきアイドルバイトの数ＩＮＳＢは、次式で表される。
ＩＮＳＢ＝（Ｐａ＋Ｐｂ）Ｋ−１−ＩＮ ・・・（２）
ＩＮ：入力信号のアイドルギャップに存在するアイドルバイト数の最小値
すなわち、図６に示す手順によりＩＮＳＢが求められる。
【００５３】
また、内部クロックＣＬＫＥＸＴに必要とされる周波数Ｂｒｏｕｔは次式で表される。
Ｂｒｏｕｔ＝α・Ｂｒｉｎ ・・・（３）
α＝（ＩＮＳＢ＋ＩＮ＋最小フレーム長）／（ＩＮ＋最小フレーム長）
Ｂｒｉｎ：入力信号のクロック周波数
従って、入力のクロック信号ＣＬＫ１の周波数が一定であれば、クロック生成回路５０が生成する内部クロックＣＬＫＥＸＴの周波数も予め決定して固定することができる。
【００５４】
図５に示すステップＳ２３においては、前記第（２）式に基づいてＩＮＳＢの値を計算する。また、ステップＳ２４では、（ＩＮＳＢ＋１−Ｋ）以上でかつＩＮＳＢ以下の範囲で挿入するアイドルバイトの数Ｎを決定する。これにより、スタートバイトを先頭レーン（レーン（０））に移動することができる。
ＩＮＳＢ及び周波数Ｂｒｏｕｔについては、条件が一定であれば、予め求めた値を用いることもできる。
【００５５】
具体例として、入力されるフレーム信号ＦＬＭ１が４レーンのバイトパラレル信号であり、１０ギガビット標準規格ネットワークで用いられるＸＧＭＩＩ規格の伝送フレーム構成である場合に、パラレル数変換回路６０の出力側パラレル数Ｋを８に固定し、出力信号のインターフレームギャップに存在するアイドルカラム数を２とし、（ＩＮ＝９）とする場合を想定する。
【００５６】
この場合、
ＩＮ＝９
Ｋ＝８
Ｐａ＝２
であり、挿入処理前の出力信号に存在するアイドルカラムは１カラムであるので、次式が成立する。
【００５７】
Ｐｂ＝ＩＧ−Ｐａ＋１＝２−２＋１＝１ ・・・（４）
ＩＮＳＢ＝（２＋１）８−１−９＝１４ ・・・（５）
また、最小フレーム長が７２バイトである場合を想定すると次式が成立する。
Ｂｒｏｕｔ＝（ＩＮＳＢ＋ＩＮ＋７２）／（ＩＮ＋７２）・Ｂｒｉｎ＝（９５／８１）・Ｂｒｉｎ ・・・（６）
もう１つの具体例を示す。ここでは、入力されるフレーム信号ＦＬＭ１が４レーンのバイトパラレル信号であり、１０ギガビット標準規格ネットワークで用いられるＸＧＭＩＩ規格の伝送フレーム構成である場合に、パラレル数変換回路６０の出力側パラレル数Ｋを１０に固定し、出力信号のインターフレームギャップに存在するアイドルカラム数を２とし、（ＩＮ＝９）とする場合を想定する。
【００５８】
この場合、
ＩＮ＝９
Ｋ＝１０
Ｐａ＝２
であり、挿入処理前の出力信号に存在するアイドルカラムは１カラムであるので、次式が成立する。
【００５９】
Ｐｂ＝ＩＧ−Ｐａ＋１＝２−２＋１＝１ ・・・（７）
ＩＮＳＢ＝（２＋１）１０−１−９＝２０ ・・・（８）
また、最小フレーム長が７２バイトである場合を想定すると次式が成立する。
Ｂｒｏｕｔ＝（ＩＮＳＢ＋ＩＮ＋７２）／（ＩＮ＋７２）・Ｂｒｉｎ＝（１０１／８１）・Ｂｒｉｎ ・・・（９）
従って、挿入するアイドルバイトのバイト数ＩＮＳＢ及び生成する内部クロックの周波数Ｂｒｏｕｔを予め決定することができる。
【００６０】
なお、本発明は、１０ギガビット規格の信号伝送だけでなく、超高速信号を伝送する場合にも適用できる。
【００６１】
【発明の効果】
例えばＸＧＭＩＩ規格の入力信号を扱う場合には、インターフレームギャップにおけるアイドルバイト数の最小値が９になる。この信号を例えば４バイトパラレルから８バイトパラレルに拡張すると、３つのインターフレームギャップの中でアイドルカラムが存在するのが１つのインターフレームギャップだけになる場合もある。しかし、本発明を適用することにより、それぞれのインターフレームギャップにアイドルカラムを設けることができる。従って、クロックの調整やスキューの修正を頻繁に行うことが可能になる。
【図面の簡単な説明】
【図１】中継装置の主要部の構成（１）を示すブロック図である。
【図２】アイドルバイト制御回路の動作例（１）を示すフローチャートである。
【図３】中継装置の主要部の構成（２）を示すブロック図である。
【図４】中継装置の主要部の構成（３）を示すブロック図である。
【図５】アイドルバイト制御回路の動作例（２）を示すフローチャートである。
【図６】ＩＮＳＢの決定手順を示すフローチャートである。
【図７】信号処理の具体例（１）を示すタイムチャートである。
【図８】信号処理の具体例（２）を示すタイムチャートである。
【図９】入力信号のフレームギャップのパターンとＰａとの関係を示す模式図である。
【図１０】アイドルバイトの挿入必要数の具体例を示す模式図である。
【図１１】フレーム信号の配列の変換例を示すタイムチャートである。
【符号の説明】
１０ アイドルバイト検出回路
１１ 終端バイト検出回路
１２ スタートバイト検出回路
２０ アイドルバイト制御回路
３０ 処理ユニット
３１ ＦＩＦＯバッファ
３２ セレクタ回路
３３ アイドルバイト発生回路
４０ タイミング調整スキュー修正装置
５０ クロック生成回路
６０ パラレル数変換回路
【発明の属する技術分野】
本発明は、高速のデータを所定フレームを用いて伝送する場合に利用されるフレーム信号処理方法に関する。
【０００２】
【従来の技術】
高速のＥｔｈｅｒｎｅｔ（登録商標：以下、標準規格ネットワークと記載）に関する従来技術は、非特許文献１及び非特許文献２に開示されている。
非特許文献１に示されているように、１０ギガビット／秒の高速データを伝送する標準規格ネットワークにおいては、４つの通信チャネルを同時に利用し、各チャネルに対応する４つのレーンにそれぞれデータ信号を割り当てて４つの信号を並行して処理している。従って、１レーン当たりのデータのビットレートは１／４に低下する。
【０００３】
高速の信号を処理する回路においては、回路の消費電力の増大が避けられない。従って、中継装置などにおいて回路の消費電力を抑制するためには、回路中で扱うデータのビットレートを下げるのが望ましい。
使用するレーン数を増やすことにより、１レーン当たりのデータ速度を更に下げることができる。例えば、データの並びを変換し、４レーンの信号を８レーンに変換すれば１レーン当たりのデータのビットレートは更に１／２に低下する。
【０００４】
１レーン当たりのデータ速度を下げるために、図１１の例では、Ｍレーンに割り当てられた並列信号を入力して、Ｋ個のレーンに割り当てられた並列信号を出力する場合（Ｍ＜Ｋ）を想定している。このような変換により、１レーン当たりの信号のビットレートを下げることができる。
データを処理する場合には、通常は１バイト毎に処理されるので、図中ではデータは１バイト毎に区切って表してある。全レーンにまたがる図中縦方向の各列はカラムと呼ばれている。
【０００５】
実際に伝送される信号は、所定のデータフレームを構成しており、互いに隣接する２つのデータフレームの間にはインターフレームギャップ（ＩＦＧ）が配置される。インターフレームギャップは、予め定められたアイドルバイト（Ｉ）で構成される。
また、データフレームの先頭位置には予め定められた信号（Ｓ）が配置され、データフレームの最後尾には予め定められた信号（Ｔ）が配置される。データフレームの本体を表す各データは（ｄ）で表されている。
【０００６】
インターフレームギャップの長さ、すなわち連続するアイドルバイト（Ｉ）のバイト数については、最小バイト数が規定されている。
例えば、１０ギガビット標準規格ネットワークのＸＧＭＩＩの信号は４レーンを使用する４パラレル信号（Ｍ＝４）であり、ビットレートは３１２．５Ｍｂ／ｓである。この４パラレル信号を８レーンを使用する８パラレル信号（Ｋ＝８）に変換すると、変換後のビットレートは次のようになる。
【０００７】
３１２．５（Ｍｂ／ｓ）×４／８＝１５６．２５（Ｍｂ／ｓ）
つまり、この変換によりビットレートを１／２に低速化できる。元の信号のビットレートをＢｒとすると、変換後のビットレートＢｏｕｔは一般に次式で表される。
Ｂｏｕｔ＝Ｂｒ×Ｍ／Ｋ
このように、扱う信号のパラレル数をＭからＫに増やすように変換すれば、信号のビットレートが低下するため、その信号を処理する回路の消費電力を抑制できる。しかも、低速化により回路を安価なデバイスを用いて構成できるので、伝送装置のコスト削減が可能になる。
【０００８】
図１１の例では、レーン（０），レーン（１），レーン（２），・・・，レーン（Ｋ−１）の順番にデータを並べてある。レーン（０）が先頭レーン、すなわち基準レーンである。
【非特許文献１】
「１０ギガビットＥｔｈｅｒｎｅｔ 教科書」，Ｐ１６９，石田修，瀬戸康一郎 監修（ＩＤＧジャパン），２００２年４月２０日発行。
【非特許文献２】
「ｈｔｔｐ：／／ｗｗｗ．ｉｅｅｅ８０２．３．ｏｒｇ／３／ａｅ／ｐｕｂｌｉｃ／ｊｕ１００／ｆｒａｚｉｅｒ＿１＿０７００．ｐｄｆ」
【０００９】
【発明が解決しようとする課題】
具体例として、１０ギガビット／秒の標準規格ネットワークで規定されているＸＧＭＩＩの信号を扱う場合を想定する。この信号では、インターフレームギャップの長さ、すなわち連続するアイドルバイト（Ｉ）のバイト数は最小値が１２になるように規定されている。但し、この最小値は状況に応じて瞬間的には１２±３の範囲で変動することが許されている。変換後においても、インターフレームギャップの長さは規定された値に合わせる必要がある。
【００１０】
ところが、信号のパラレル数の変換を実施するとフレームの先頭位置、つまり信号（Ｓ）の割り当てられるレーンの位置が変化してしまう。しかし、例えば６４Ｂ／６６Ｂ符号において「フレームの先頭は必ずレーン（０）になければならない」という制約がある。
そこで、例えば図１１に示すように各インターフレームギャップを構成するアイドルバイト（Ｉ）の数を増減し、信号（Ｓ）の位置をレーン（０）に移動する必要がある。
【００１１】
但し、インターフレームギャップの長さは平均的に１２（バイト）になるように制御しなければならない。
ところが、例えば図１１に示すインターフレームギャップＩＦＧ（２）の場合には、アイドルバイト数を調整した後のインターフレームギャップ長は７（バイト）になるため、８レーン全てがアイドルバイトで構成されるアイドルカラムはこのインターフレームギャップには存在しない。
【００１２】
ところで、一般的に信号伝送においては、同期に用いられるクロックを修正して信号のタイミングを調整しなければならない場合がある。また、パラレル信号を伝送する場合には、実際の伝送に用いられる複数のケーブルや複数の配線の長さの違いなどの影響により、互いに同期すべき並列の信号の間にタイミングのずれ（スキュー）が生じる場合がある。
【００１３】
このようなクロックのタイミングの修正やスキューの調整を行うためには、各レーンの信号を時間軸に対してずらす必要がある。図１１に示すインターフレームギャップＩＦＧ（１）のように、アイドルバイトだけで構成されるアイドルカラムが存在する場合には、フレーム信号の内容に影響のないアイドルカラムの時間を利用して、１つのアイドルカラムを抜き取ったり挿入したりしてクロックのタイミングを修正したり、アイドルカラムの一部のレーンのアイドルバイトを抜き取ったり挿入したりしてスキューの調整を行うことができる。
【００１４】
しかし、図１１に示すインターフレームギャップＩＦＧ（２）のようにアイドルカラムの存在しないインターフレームギャップが形成されると、その区間ではクロック調整のためのアイドルカラムの抜き差しや、スキュー調整ができなくなってしまう。
本発明は、並列信号のパラレル数を変換した場合に、アイドルカラムの存在しないインターフレームギャップにアイドルカラムを形成することが可能なフレーム信号処理方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
請求項１は、互いに隣接するフレームの間にインターフレームギャップが配置され、インターフレームギャップが複数のアイドルバイトで構成されるフレーム信号が、Ｍ個の複数の伝送チャネルを表すＭレーンに割り当てられた並列バイト列として入力される場合に、前記フレーム信号を処理してＭよりも大きいＫ個の伝送チャネルに割り当てられるＫレーンの並列バイト列に並べ替えて出力するためのフレーム信号処理方法において、入力されるフレーム信号のクロックよりも周波数が大きい内部クロック信号を生成し、フレーム信号のインターフレームギャップに対して、所定以上の数のアイドルバイトを新たに挿入し、フレーム信号を一時的に蓄積するために配置されるバッファの信号蓄積量を監視し、検出した信号蓄積量の増減に応じて、前記インターフレームギャップに対するアイドルバイトの挿入又は抜き取りを実施することを特徴とする。
【００１６】
アイドルカラムの存在しないインターフレームギャップにアイドルカラムを形成するためには、そのインターフレームギャップに新たなアイドルバイトを挿入すればよい。しかし、アイドルバイトを挿入すると、信号全体の情報量が増えることになり、信号のビットレートが変化する。
請求項１においては、入力されるフレーム信号のクロックよりも周波数が大きい内部クロック信号を生成するので、アイドルバイトの挿入に伴うビットレートの上昇に対しては、内部クロック信号を用いることで対応できる。
【００１７】
実際には、連続的に現れる信号のインターフレームギャップにアイドルバイトを挿入するためには、ＦＩＦＯ（ファーストイン・ファーストアウト）のようなバッファを用いることになる。
また、クロックの周波数を固定する場合には、信号のフレーム長の変動に伴ってバッファに蓄積されている情報量が変動し、蓄積情報量の過不足が発生する。蓄積情報量が過多の場合には、バッファが溢れる可能性があり、蓄積情報量が不足し情報量が０になると、出力信号に不連続が生じることになる。
【００１８】
バッファの信号蓄積量を監視し、検出した信号蓄積量の増減に応じて、インターフレームギャップに対するアイドルバイトの挿入又は抜き取りを実施することにより、信号のフレーム長の変動の影響を吸収することができる。
請求項２は、請求項１のフレーム信号処理方法において、Ｋレーンの並列バイト列に並べ替えられたフレーム信号上で、各フレームの先頭を表すスタートバイトが所定の基準レーンに移動するように挿入するアイドルバイトの数を調整することを特徴とする。
【００１９】
入力信号をＭレーンの並列バイト列からＫレーンの並列バイト列に変換すると、スタートバイト（Ｓ）の位置が基準レーン（レーン（０））から他のレーンに移動する場合が多い。しかし、インターフレームギャップに新たに挿入するアイドルバイトの数を調整することにより、スタートバイトを基準レーンに移動させることができる。
【００２０】
請求項３は、請求項１のフレーム信号処理方法において、入力されるフレーム信号をＫレーンの並列バイト列に並べ替えた後で、インターフレームギャップに対するアイドルバイトの挿入を実施し、前記バッファの信号蓄積量を予め定めた上限値及び下限値と比較し、その比較結果に応じて、蓄積不足の場合には蓄積不足でなくなるまでアイドルバイトの挿入を実施し、蓄積過多の場合には蓄積過多でなくなるまでアイドルバイトの抜き取りを実施することを特徴とする。
【００２１】
請求項３においては、クロックの周波数を予め固定する場合であっても、信号のフレーム長の変動の影響を吸収し、バッファの信号蓄積量を適正値に維持することができる。
請求項４は、請求項３のフレーム信号処理方法において、Ｋレーンの並列バイト列に並べ替えられたフレーム信号上で、各フレームの先頭を表すスタートバイトが所定の基準レーンに移動するように挿入するアイドルバイトの数を調整することを特徴とする。
【００２２】
請求項４においては、インターフレームギャップに新たに挿入するアイドルバイトの数を調整することにより、スタートバイトを基準レーンに移動させることができる。
請求項５は、請求項１のフレーム信号処理方法において、Ｍレーンの並列バイト列のフレーム信号に対してインターフレームギャップにアイドルバイトの挿入を実施し、その処理が終了した後でＭレーンの並列バイト列をＫレーンの並列バイト列に並べ替えることを特徴とする。
【００２３】
請求項６は、請求項２のフレーム信号処理方法において、スタートバイトを基準レーンに配置するために、
ＩＮＳＢ＝（Ｐａ＋Ｐｂ）Ｋ−１−ＩＮ
Ｐｂ＝ＩＧ−Ｐａ＋１
Ｐａ＝１：スタートバイトと終端バイトが同一カラムにある場合
Ｐａ＝２：スタートバイトが終端バイトの次のカラムにある場合
Ｐａ＝３：スタートバイトが終端バイトの次の次のカラムにある場合
ＩＮ：入力のインターフレームギャップのアイドルバイト数の最小値
ＩＧ：最低アイドルカラム数設計値
とする場合に、（ＩＮＳＢ＋１−Ｋ）以上かつＩＮＳＢ以下の数のアイドルバイトをインターフレームギャップに挿入し、内部クロック信号の周波数Ｂｒｏｕｔを次式で決定する
Ｂｒｏｕｔ＝α・Ｂｒｉｎ
Ｂｒｉｎ：入力のクロック周波数
α＝（ＩＮＳＢ＋ＩＮ＋最小フレーム長）／（ＩＮ＋最小フレーム長）
ことを特徴とする。
【００２４】
請求項６においては、内部クロック信号の周波数Ｂｒｏｕｔを計算式で求めた値に固定することができ、スタートバイトを基準レーンに配置することができる。
請求項７は、請求項６のフレーム信号処理方法において、Ｍレーンの並列バイト列のフレーム信号に対してインターフレームギャップにアイドルバイトの挿入を実施し、その処理が終了した後でＭレーンの並列バイト列をＫレーンの並列バイト列に並べ替えることを特徴とする。
【００２５】
請求項８は、請求項６のフレーム信号処理方法において、入力されるフレーム信号が４レーンの並列バイト列であり、１０ギガビット標準規格ネットワークのＸＧＭＩＩの伝送フレーム構成を有する場合に、スタートバイトを基準レーンに配置するために、
ＩＮＳＢ＝（Ｐａ＋Ｐｂ）Ｋ−１−ＩＮ
Ｐｂ＝ＩＧ−Ｐａ＋１
Ｐａ＝１：スタートバイトと終端バイトが同一カラムにある場合
Ｐａ＝２：スタートバイトが終端バイトの次のカラムにある場合
Ｐａ＝３：スタートバイトが終端バイトの次の次のカラムにある場合
ＩＮ：入力のインターフレームギャップのアイドルバイト数の最小値
ＩＧ：最低アイドルカラム数設計値
とする場合に、（ＩＮＳＢ＋１−Ｋ）以上かつＩＮＳＢ以下の数のアイドルバイトをインターフレームギャップに挿入し、内部クロック信号の周波数Ｂｒｏｕｔを次式で決定する
Ｂｒｏｕｔ＝α・Ｂｒｉｎ
Ｂｒｉｎ：入力のクロック周波数
α＝（ＩＮＳＢ＋ＩＮ＋最小フレーム長）／（ＩＮ＋最小フレーム長）
ことを特徴とする。
【００２６】
請求項８においては、ＸＧＭＩＩの信号を扱う場合に、内部クロック信号の周波数Ｂｒｏｕｔを計算式で求めた値に固定することができ、スタートバイトを基準レーンに配置することができる。
請求項９は、請求項６のフレーム信号処理方法において、入力されるフレーム信号が４レーンの並列バイト列であり、１０ギガビット標準規格ネットワークのＸＧＭＩＩの伝送フレーム構成を有する場合に、出力信号を８レーンの並列バイト列に変換するとともに、スタートバイトを基準レーンに配置するために、ＩＮＳＢ＝１４とし、内部クロック信号の周波数Ｂｒｏｕｔを次式で決定する
Ｂｒｏｕｔ＝（９５／８１）Ｂｒｉｎ
Ｂｒｉｎ：入力のクロック周波数
ことを特徴とする。
【００２７】
請求項９においては、ＸＧＭＩＩの信号を扱い、８レーンの並列バイト列として信号を出力する場合に、内部クロック信号の周波数Ｂｒｏｕｔを計算式で求めた値に固定することができ、スタートバイトを基準レーンに配置することができる。
請求項１０は、請求項６のフレーム信号処理方法において、入力されるフレーム信号が４レーンの並列バイト列であり、１０ギガビット標準規格ネットワークのＸＧＭＩＩの伝送フレーム構成を有する場合に、出力信号を１０レーンの並列バイト列に変換するとともに、スタートバイトを基準レーンに配置するために、ＩＮＳＢ＝２０とし、内部クロック信号の周波数Ｂｒｏｕｔを次式で決定する
Ｂｒｏｕｔ＝（１０１／８１）Ｂｒｉｎ
Ｂｒｉｎ：入力のクロック周波数
ことを特徴とするフレーム信号処理方法。
【００２８】
請求項１０においては、ＸＧＭＩＩの信号を扱い、１０レーンの並列バイト列として信号を出力する場合に、内部クロック信号の周波数Ｂｒｏｕｔを計算式で求めた値に固定することができ、スタートバイトを基準レーンに配置することができる。
【００２９】
【発明の実施の形態】
本発明の実施の形態について、図１〜図１１を参照して説明する。この形態は全ての請求項に対応する。
【００３０】
図１は中継装置の主要部の構成（１）を示すブロック図である。図２はアイドルバイト制御回路の動作例（１）を示すフローチャートである。図３は中継装置の主要部の構成（２）を示すブロック図である。図４は中継装置の主要部の構成（３）を示すブロック図である。
【００３１】
図５はアイドルバイト制御回路の動作例（２）を示すフローチャートである。図６はＩＮＳＢの決定手順を示すフローチャートである。図７は信号処理の具体例（１）を示すタイムチャートである。図８は信号処理の具体例（２）を示すタイムチャートである。
図９は入力信号のフレームギャップのパターンとＰａとの関係を示す模式図である。図１０はアイドルバイトの挿入必要数の具体例を示す模式図である。図１１はフレーム信号の変換例を示すタイムチャートである。
【００３２】
図１に示す中継装置は、アイドルバイト検出回路１０，アイドルバイト制御回路２０，処理ユニット３０，タイミング調整スキュー修正装置４０，クロック生成回路５０及びパラレル数変換回路６０を備えている。また、処理ユニット３０にはＦＩＦＯバッファ３１，セレクタ回路３２及びアイドルバイト発生回路３３が含まれている。
【００３３】
図１に示す中継装置の入力には、図１１の上側に示すようなフレーム信号ＦＬＭ１とそのデータのタイミングを表すクロック信号ＣＬＫ１とが入力される。このフレーム信号ＦＬＭ１は、データフレームと隣接するデータフレーム間に配置されるインターフレームギャップＩＦＧとで構成されている。インターフレームギャップＩＦＧは、予め定めたアイドルバイト（Ｉ）のみで構成される。
【００３４】
また、このフレーム信号ＦＬＭ１はＭパラレル信号であり、Ｍ個のチャネルに相当する各レーン（０〜Ｍ−１）に割り当てられている。
データを処理する場合には、通常は１バイト毎に処理されるので、図中ではフレーム信号ＦＬＭ１のデータは１バイト毎に区切って表してある。全レーンにまたがる図中縦方向の各列はカラムと呼ばれている。
【００３５】
また、データフレームの先頭位置には予め定められたスタートバイト（Ｓ）が配置され、データフレームの最後尾には予め定められた終端バイト（Ｔ）が配置される。データフレームの本体を表す各データは（ｄ）で表されている。なお、スタートバイト（Ｓ）と終端バイト（Ｔ）とが同じカラムには存在しないことを想定している。
【００３６】
インターフレームギャップの長さ、すなわち連続するアイドルバイト（Ｉ）のバイト数は、ＸＧＭＩＩの信号を扱う場合を想定すると最小値が１２になるように規定されている。但し、この最小値は状況に応じて瞬間的には１２±３の範囲で変動することが許されている。
１０ギガビットの標準規格ネットワークにおいては、４レーンに割り当てられた４パラレル信号を扱っているが、この形態では扱う信号を更に低速化するために、８レーンや１０レーンのチャネルを用いて伝送することを想定している。
【００３７】
そのために、図１に示す中継装置にはパラレル数変換回路６０が設けてある。パラレル数変換回路６０は、Ｍ個のレーンを使用するＭパラレル信号（ＦＬＭ１）を入力しＫ個のレーン（Ｋ＝８，１０など）を使用するＫパラレル信号に並び替える。
このようなフレーム信号ＦＬＭ１の並び替えを実施すると、データフレームの先頭を表すスタートバイト（Ｓ）が基準となるレーン（０）以外に移動する場合が多い。また、図１１の下側に示されたインターフレームギャップＩＦＧ（２）のようにアイドルカラムの存在しないインターフレームギャップが形成される場合もある。アイドルカラムとは、アイドルバイトだけで構成されるカラムのことである。
【００３８】
アイドルカラムが存在しないインターフレームギャップにおいては、図１のタイミング調整スキュー修正装置４０においてカラム単位でタイミングやスキューを調整することができない。
そこで、図１に示す処理ユニット３０においては、入力されるフレーム信号のインターフレームギャップに新たなアイドルバイトを挿入する。また、アイドルバイトの挿入によって情報量が入力よりも増えるためビットレートを変える必要がある。
【００３９】
そのためにクロック生成回路５０が設けてある。クロック生成回路５０は、入力のクロック信号ＣＬＫ１に基づいて、それよりも周波数の大きい内部クロックＣＬＫＥＸＴを生成する。この内部クロックＣＬＫＥＸＴは、処理ユニット３０及びタイミング調整スキュー修正装置４０の入力に印可される。
アイドルバイト検出回路１０は、フレーム信号のインターフレームギャップのタイミングを検出するために、フレーム信号を監視してアイドルバイト（Ｉ）が現れたか否かを識別する。そして、アイドルバイトを検出すると検出信号ＩＤＤＥＴを出力する。
【００４０】
インターフレームギャップに対するアイドルバイトの挿入や抜き取りを実現するために、処理ユニット３０にはＦＩＦＯバッファ３１が設けてある。ＦＩＦＯバッファ３１は、アイドルバイト制御回路２０から出力される信号ＩＤＣＮＴに従って、アイドルバイトの挿入や抜き取りを実施する。
ＦＩＦＯバッファ３１は所定量の情報を一時的に蓄積することができる。入力され蓄積された信号は、入力された順番と同じ順番で出力される。また、ＦＩＦＯバッファ３１は、それに蓄積されている情報量を予め定めた上限値及び下限値と比較し、それらの結果を信号ＩＤＳＴＯＣＫとして出力する。
【００４１】
アイドルバイト制御回路２０は、アイドルバイト検出回路１０が出力する信号ＩＤＤＥＴ及びＦＩＦＯバッファ３１が出力する信号ＩＤＳＴＯＣＫに従って制御信号ＩＤＣＮＴを生成する。
アイドルバイト制御回路２０が出力する制御信号ＩＤＣＮＴは、ＦＩＦＯバッファ３１及びセレクタ回路３２に入力される。
【００４２】
アイドルバイト発生回路３３は、アイドルバイトの信号を出力する。セレクタ回路３２は、アイドルバイト制御回路２０から出力される制御信号ＩＤＣＮＴに従って、ＦＩＦＯバッファ３１の出力とアイドルバイト発生回路３３の出力との何れか一方を選択的に信号ＦＬＭ４として出力する。
【００４３】
例えば、ＦＩＦＯバッファ３１の出力の代わりにアイドルバイト発生回路３３の出力を１バイト分だけセレクタ回路３２で選択して出力すれば１バイトのアイドルバイトをフレーム信号のインターフレームギャップに挿入することができる。その場合、ＦＩＦＯバッファ３１の内部で蓄積されたデータを１バイトだけ後方にシフトする必要がある。
【００４４】
また、ＦＩＦＯバッファ３１の内部で蓄積されたデータを１バイトだけ前方にシフトすれば、１バイトのアイドルバイトをフレーム信号から抜き取ることもできる。
アイドルバイト制御回路２０の動作例（１）について、図２を参照しながら説明する。
【００４５】
ステップＳ１１では、アイドルバイト検出回路１０が出力する信号ＩＤＤＥＴを参照し、アイドルバイトを検出したか否か、すなわちインターフレームギャップが現れたか否かを識別する。
アイドルバイトを検出すると、次のステップＳ１２で制御信号ＩＤＣＮＴを出力し、Ｎ個のアイドルバイトを新たに挿入するようにＦＩＦＯバッファ３１及びセレクタ回路３２を制御する。挿入するアイドルバイトの数Ｎについては、所定時間ｔの間の出力フレーム信号ＦＬＭ４が所定値以上のアイドルカラムを含むように決定される。
【００４６】
ステップＳ１３では、ＦＩＦＯバッファ３１が出力する信号ＩＤＳＴＯＣＫを監視し、ＦＩＦＯバッファ３１における信号蓄積量の過不足を調べる。信号蓄積量が不足の場合、すなわちフレーム長の変動に伴って信号蓄積量が下限値以下のになった場合にはステップＳ１４に進む。また、信号蓄積量が過剰の場合、すなわち信号蓄積量が上限値以上の場合にはステップＳ１６に進む。
【００４７】
ステップＳ１４では、制御信号ＩＤＣＮＴを出力し、新たなアイドルバイトをカラム単位で挿入する。
ステップＳ１６では、制御信号ＩＤＣＮＴを出力し、ＦＩＦＯバッファ３１に保持されているフレーム信号からカラム単位でアイドルバイトを抜き取る。
従って、ＦＩＦＯバッファ３１における信号蓄積量が過多の場合には、それが適正になるまでアイドルバイトの抜き取りが実施され、信号蓄積量が不足の場合にはそれが適正になるまでアイドルバイトの挿入が実施される。
【００４８】
なお、図１に示す中継装置においてはパラレル数変換回路６０でフレーム信号をのパラレル数をＭからＫに変換した後でアイドルバイトの挿入を実施しているが、図３に示すように処理ユニット３０の後方にパラレル数変換回路６０を配置し、アイドルバイトの挿入を実施した後でパラレル数をＭからＫに変換することもできる。
【００４９】
また、図４に示すように構成を変更することもできる。すなわち、図１のアイドルバイト検出回路１０の代わりに終端バイト検出回路１１及びスタートバイト検出回路１２を設ければ、インターフレームギャップの始まり及び終わりのタイミングを検出することができる。
アイドルバイト制御回路２０の動作については、図５に示すように変更しても良い。図５の例では、図４に示す終端バイト検出回路１１が出力する信号ＴＤＥＴ及びスタートバイト検出回路１２が出力する信号ＳＤＥＴを監視する場合を想定している。
【００５０】
終端バイト検出回路１１は、終端バイト（Ｔ）を検出した場合に信号ＴＤＥＴを出力する。また、スタートバイト検出回路１２はスタートバイト（Ｓ）を検出した場合に信号ＳＤＥＴを出力する。
次に、挿入するアイドルバイトの数Ｎや内部クロックＣＬＫＥＸＴの周波数の決定方法について具体的に説明する。
【００５１】
フレーム信号のパラレル数のみを変換し、新たなアイドルバイトをインターフレームギャップに挿入する前の信号については、図９に示すような３種類のパターンが考えられる。そこで、これらのパターンの種類をパラメータＰａで次のように定義する。
Ｐａ＝１：スタートバイトと終端バイトが同一カラムにある場合
Ｐａ＝２：スタートバイトが終端バイトの次のカラムにある場合
Ｐａ＝３：スタートバイトが終端バイトの次の次のカラムにある場合
また、出力のフレーム信号におけるアイドルギャップ内の最低アイドルカラム数設計値ＩＧを用いてパラメータＰｂを次のように定義する。
【００５２】
Ｐｂ＝ＩＧ−Ｐａ＋１ ・・・（１）
出力のフレーム信号におけるアイドルギャップ内にアイドルカラムが最低でもＩＧ個存在するために挿入すべきアイドルバイトの数ＩＮＳＢは、次式で表される。
ＩＮＳＢ＝（Ｐａ＋Ｐｂ）Ｋ−１−ＩＮ ・・・（２）
ＩＮ：入力信号のアイドルギャップに存在するアイドルバイト数の最小値
すなわち、図６に示す手順によりＩＮＳＢが求められる。
【００５３】
また、内部クロックＣＬＫＥＸＴに必要とされる周波数Ｂｒｏｕｔは次式で表される。
Ｂｒｏｕｔ＝α・Ｂｒｉｎ ・・・（３）
α＝（ＩＮＳＢ＋ＩＮ＋最小フレーム長）／（ＩＮ＋最小フレーム長）
Ｂｒｉｎ：入力信号のクロック周波数
従って、入力のクロック信号ＣＬＫ１の周波数が一定であれば、クロック生成回路５０が生成する内部クロックＣＬＫＥＸＴの周波数も予め決定して固定することができる。
【００５４】
図５に示すステップＳ２３においては、前記第（２）式に基づいてＩＮＳＢの値を計算する。また、ステップＳ２４では、（ＩＮＳＢ＋１−Ｋ）以上でかつＩＮＳＢ以下の範囲で挿入するアイドルバイトの数Ｎを決定する。これにより、スタートバイトを先頭レーン（レーン（０））に移動することができる。
ＩＮＳＢ及び周波数Ｂｒｏｕｔについては、条件が一定であれば、予め求めた値を用いることもできる。
【００５５】
具体例として、入力されるフレーム信号ＦＬＭ１が４レーンのバイトパラレル信号であり、１０ギガビット標準規格ネットワークで用いられるＸＧＭＩＩ規格の伝送フレーム構成である場合に、パラレル数変換回路６０の出力側パラレル数Ｋを８に固定し、出力信号のインターフレームギャップに存在するアイドルカラム数を２とし、（ＩＮ＝９）とする場合を想定する。
【００５６】
この場合、
ＩＮ＝９
Ｋ＝８
Ｐａ＝２
であり、挿入処理前の出力信号に存在するアイドルカラムは１カラムであるので、次式が成立する。
【００５７】
Ｐｂ＝ＩＧ−Ｐａ＋１＝２−２＋１＝１ ・・・（４）
ＩＮＳＢ＝（２＋１）８−１−９＝１４ ・・・（５）
また、最小フレーム長が７２バイトである場合を想定すると次式が成立する。
Ｂｒｏｕｔ＝（ＩＮＳＢ＋ＩＮ＋７２）／（ＩＮ＋７２）・Ｂｒｉｎ＝（９５／８１）・Ｂｒｉｎ ・・・（６）
もう１つの具体例を示す。ここでは、入力されるフレーム信号ＦＬＭ１が４レーンのバイトパラレル信号であり、１０ギガビット標準規格ネットワークで用いられるＸＧＭＩＩ規格の伝送フレーム構成である場合に、パラレル数変換回路６０の出力側パラレル数Ｋを１０に固定し、出力信号のインターフレームギャップに存在するアイドルカラム数を２とし、（ＩＮ＝９）とする場合を想定する。
【００５８】
この場合、
ＩＮ＝９
Ｋ＝１０
Ｐａ＝２
であり、挿入処理前の出力信号に存在するアイドルカラムは１カラムであるので、次式が成立する。
【００５９】
Ｐｂ＝ＩＧ−Ｐａ＋１＝２−２＋１＝１ ・・・（７）
ＩＮＳＢ＝（２＋１）１０−１−９＝２０ ・・・（８）
また、最小フレーム長が７２バイトである場合を想定すると次式が成立する。
Ｂｒｏｕｔ＝（ＩＮＳＢ＋ＩＮ＋７２）／（ＩＮ＋７２）・Ｂｒｉｎ＝（１０１／８１）・Ｂｒｉｎ ・・・（９）
従って、挿入するアイドルバイトのバイト数ＩＮＳＢ及び生成する内部クロックの周波数Ｂｒｏｕｔを予め決定することができる。
【００６０】
なお、本発明は、１０ギガビット規格の信号伝送だけでなく、超高速信号を伝送する場合にも適用できる。
【００６１】
【発明の効果】
例えばＸＧＭＩＩ規格の入力信号を扱う場合には、インターフレームギャップにおけるアイドルバイト数の最小値が９になる。この信号を例えば４バイトパラレルから８バイトパラレルに拡張すると、３つのインターフレームギャップの中でアイドルカラムが存在するのが１つのインターフレームギャップだけになる場合もある。しかし、本発明を適用することにより、それぞれのインターフレームギャップにアイドルカラムを設けることができる。従って、クロックの調整やスキューの修正を頻繁に行うことが可能になる。
【図面の簡単な説明】
【図１】中継装置の主要部の構成（１）を示すブロック図である。
【図２】アイドルバイト制御回路の動作例（１）を示すフローチャートである。
【図３】中継装置の主要部の構成（２）を示すブロック図である。
【図４】中継装置の主要部の構成（３）を示すブロック図である。
【図５】アイドルバイト制御回路の動作例（２）を示すフローチャートである。
【図６】ＩＮＳＢの決定手順を示すフローチャートである。
【図７】信号処理の具体例（１）を示すタイムチャートである。
【図８】信号処理の具体例（２）を示すタイムチャートである。
【図９】入力信号のフレームギャップのパターンとＰａとの関係を示す模式図である。
【図１０】アイドルバイトの挿入必要数の具体例を示す模式図である。
【図１１】フレーム信号の配列の変換例を示すタイムチャートである。
【符号の説明】
１０ アイドルバイト検出回路
１１ 終端バイト検出回路
１２ スタートバイト検出回路
２０ アイドルバイト制御回路
３０ 処理ユニット
３１ ＦＩＦＯバッファ
３２ セレクタ回路
３３ アイドルバイト発生回路
４０ タイミング調整スキュー修正装置
５０ クロック生成回路
６０ パラレル数変換回路
Claims (10)
- 互いに隣接するフレームの間にインターフレームギャップが配置され、インターフレームギャップが複数のアイドルバイトで構成されるフレーム信号が、Ｍ個の複数の伝送チャネルを表すＭレーンに割り当てられた並列バイト列として入力される場合に、前記フレーム信号を処理してＭよりも大きいＫ個の伝送チャネルに割り当てられるＫレーンの並列バイト列に並べ替えて出力するためのフレーム信号処理方法において、
入力されるフレーム信号のクロックよりも周波数が大きい内部クロック信号を生成し、
フレーム信号のインターフレームギャップに対して、所定以上の数のアイドルバイトを新たに挿入し、
フレーム信号を一時的に蓄積するために配置されるバッファの信号蓄積量を監視し、検出した信号蓄積量の増減に応じて、前記インターフレームギャップに対するアイドルバイトの挿入又は抜き取りを実施する
ことを特徴とするフレーム信号処理方法。 - 請求項１のフレーム信号処理方法において、Ｋレーンの並列バイト列に並べ替えられたフレーム信号上で、各フレームの先頭を表すスタートバイトが所定の基準レーンに移動するように挿入するアイドルバイトの数を調整することを特徴とするフレーム信号処理方法。
- 請求項１のフレーム信号処理方法において、
入力されるフレーム信号をＫレーンの並列バイト列に並べ替えた後で、インターフレームギャップに対するアイドルバイトの挿入を実施し、
前記バッファの信号蓄積量を予め定めた上限値及び下限値と比較し、その比較結果に応じて、蓄積不足の場合には蓄積不足でなくなるまでアイドルバイトの挿入を実施し、蓄積過多の場合には蓄積過多でなくなるまでアイドルバイトの抜き取りを実施する
ことを特徴とするフレーム信号処理方法。 - 請求項３のフレーム信号処理方法において、Ｋレーンの並列バイト列に並べ替えられたフレーム信号上で、各フレームの先頭を表すスタートバイトが所定の基準レーンに移動するように挿入するアイドルバイトの数を調整することを特徴とするフレーム信号処理方法。
- 請求項１のフレーム信号処理方法において、
Ｍレーンの並列バイト列のフレーム信号に対してインターフレームギャップにアイドルバイトの挿入を実施し、その処理が終了した後でＭレーンの並列バイト列をＫレーンの並列バイト列に並べ替える
ことを特徴とするフレーム信号処理方法。 - 請求項２のフレーム信号処理方法において、スタートバイトを基準レーンに配置するために、
ＩＮＳＢ＝（Ｐａ＋Ｐｂ）Ｋ−１−ＩＮ
Ｐｂ＝ＩＧ−Ｐａ＋１
Ｐａ＝１：スタートバイトと終端バイトが同一カラムにある場合
Ｐａ＝２：スタートバイトが終端バイトの次のカラムにある場合
Ｐａ＝３：スタートバイトが終端バイトの次の次のカラムにある場合
ＩＮ：入力のインターフレームギャップのアイドルバイト数の最小値
ＩＧ：最低アイドルカラム数設計値
とする場合に、（ＩＮＳＢ＋１−Ｋ）以上かつＩＮＳＢ以下の数のアイドルバイトをインターフレームギャップに挿入し、
内部クロック信号の周波数Ｂｒｏｕｔを次式で決定する
Ｂｒｏｕｔ＝α・Ｂｒｉｎ
Ｂｒｉｎ：入力のクロック周波数
α＝（ＩＮＳＢ＋ＩＮ＋最小フレーム長）／（ＩＮ＋最小フレーム長）
ことを特徴とするフレーム信号処理方法。 - 請求項６のフレーム信号処理方法において、
Ｍレーンの並列バイト列のフレーム信号に対してインターフレームギャップにアイドルバイトの挿入を実施し、その処理が終了した後でＭレーンの並列バイト列をＫレーンの並列バイト列に並べ替える
ことを特徴とするフレーム信号処理方法。 - 請求項６のフレーム信号処理方法において、
入力されるフレーム信号が４レーンの並列バイト列であり、１０ギガビット標準規格ネットワークのＸＧＭＩＩの伝送フレーム構成を有する場合に、スタートバイトを基準レーンに配置するために、
ＩＮＳＢ＝（Ｐａ＋Ｐｂ）Ｋ−１−ＩＮ
Ｐｂ＝ＩＧ−Ｐａ＋１
Ｐａ＝１：スタートバイトと終端バイトが同一カラムにある場合
Ｐａ＝２：スタートバイトが終端バイトの次のカラムにある場合
Ｐａ＝３：スタートバイトが終端バイトの次の次のカラムにある場合
ＩＮ：入力のインターフレームギャップのアイドルバイト数の最小値
ＩＧ：最低アイドルカラム数設計値
とする場合に、（ＩＮＳＢ＋１−Ｋ）以上かつＩＮＳＢ以下の数のアイドルバイトをインターフレームギャップに挿入し、
内部クロック信号の周波数Ｂｒｏｕｔを次式で決定する
Ｂｒｏｕｔ＝α・Ｂｒｉｎ
Ｂｒｉｎ：入力のクロック周波数
α＝（ＩＮＳＢ＋ＩＮ＋最小フレーム長）／（ＩＮ＋最小フレーム長）
ことを特徴とするフレーム信号処理方法。 - 請求項６のフレーム信号処理方法において、
入力されるフレーム信号が４レーンの並列バイト列であり、１０ギガビット標準規格ネットワークのＸＧＭＩＩの伝送フレーム構成を有する場合に、
出力信号を８レーンの並列バイト列に変換するとともに、スタートバイトを基準レーンに配置するために、
ＩＮＳＢ＝１４とし、
内部クロック信号の周波数Ｂｒｏｕｔを次式で決定する
Ｂｒｏｕｔ＝（９５／８１）Ｂｒｉｎ
Ｂｒｉｎ：入力のクロック周波数
ことを特徴とするフレーム信号処理方法。 - 請求項６のフレーム信号処理方法において、
入力されるフレーム信号が４レーンの並列バイト列であり、１０ギガビット標準規格ネットワークのＸＧＭＩＩの伝送フレーム構成を有する場合に、
出力信号を１０レーンの並列バイト列に変換するとともに、スタートバイトを基準レーンに配置するために、
ＩＮＳＢ＝２０とし、
内部クロック信号の周波数Ｂｒｏｕｔを次式で決定する
Ｂｒｏｕｔ＝（１０１／８１）Ｂｒｉｎ
Ｂｒｉｎ：入力のクロック周波数
ことを特徴とするフレーム信号処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003001849A JP3950419B2 (ja) | 2003-01-08 | 2003-01-08 | フレーム信号処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003001849A JP3950419B2 (ja) | 2003-01-08 | 2003-01-08 | フレーム信号処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004215138A true JP2004215138A (ja) | 2004-07-29 |
| JP3950419B2 JP3950419B2 (ja) | 2007-08-01 |
Family
ID=32819761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003001849A Expired - Fee Related JP3950419B2 (ja) | 2003-01-08 | 2003-01-08 | フレーム信号処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3950419B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004289567A (ja) * | 2003-03-24 | 2004-10-14 | Nippon Telegr & Teleph Corp <Ntt> | フレーム信号符号化通信方法及び符号化装置並びに符号化送信装置及び符号化受信装置 |
| JP2009239609A (ja) * | 2008-03-27 | 2009-10-15 | Opnext Japan Inc | 伝送システム及びデータ伝送方法 |
| WO2014178275A1 (ja) * | 2013-04-30 | 2014-11-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 連続データをパケットにより無線通信する送信装置、受信装置、通信装置、プログラム、送信方法、及び、受信方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01314042A (ja) * | 1988-06-13 | 1989-12-19 | Mitsubishi Electric Corp | データ伝送装置におけるデータスリツプ吸収回路 |
| JP2002223245A (ja) * | 2001-01-26 | 2002-08-09 | Nippon Telegr & Teleph Corp <Ntt> | パケット通信方法及び通信装置、中継開始ノード装置及び中継開始方法、中継ノード装置及び中継方法、中継終了ノード装置及び中継終了方法 |
| JP2004180215A (ja) * | 2002-11-29 | 2004-06-24 | Nippon Telegr & Teleph Corp <Ntt> | フレーム信号処理方法及び中継装置 |
-
2003
- 2003-01-08 JP JP2003001849A patent/JP3950419B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01314042A (ja) * | 1988-06-13 | 1989-12-19 | Mitsubishi Electric Corp | データ伝送装置におけるデータスリツプ吸収回路 |
| JP2002223245A (ja) * | 2001-01-26 | 2002-08-09 | Nippon Telegr & Teleph Corp <Ntt> | パケット通信方法及び通信装置、中継開始ノード装置及び中継開始方法、中継ノード装置及び中継方法、中継終了ノード装置及び中継終了方法 |
| JP2004180215A (ja) * | 2002-11-29 | 2004-06-24 | Nippon Telegr & Teleph Corp <Ntt> | フレーム信号処理方法及び中継装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004289567A (ja) * | 2003-03-24 | 2004-10-14 | Nippon Telegr & Teleph Corp <Ntt> | フレーム信号符号化通信方法及び符号化装置並びに符号化送信装置及び符号化受信装置 |
| JP2009239609A (ja) * | 2008-03-27 | 2009-10-15 | Opnext Japan Inc | 伝送システム及びデータ伝送方法 |
| WO2014178275A1 (ja) * | 2013-04-30 | 2014-11-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 連続データをパケットにより無線通信する送信装置、受信装置、通信装置、プログラム、送信方法、及び、受信方法 |
| JP6021132B2 (ja) * | 2013-04-30 | 2016-11-09 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 連続データをパケットにより無線通信する送信装置、受信装置、通信装置、プログラム、送信方法、及び、受信方法 |
| US9794877B2 (en) | 2013-04-30 | 2017-10-17 | International Business Machines Corporation | Transmitting device, receiving device, communication device, programs, transmission method, and receiving method for wireless communication of continuous data in the form of packets |
| US9860838B2 (en) | 2013-04-30 | 2018-01-02 | International Business Machines Corporation | Transmitting device, receiving device, communication device, programs, transmission method, and receiving method for wireless communication of continuous data in the form of packets |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3950419B2 (ja) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3758953B2 (ja) | スキュー補正装置 | |
| US8041853B2 (en) | Adjustable elasticity FIFO buffer with preload value having a number of storage cells equal to frequency offset times between data units in a data stream | |
| JP4165587B2 (ja) | 信号処理装置及び信号処理方法 | |
| US9276874B1 (en) | High bandwidth GFP demapper | |
| JP5062661B2 (ja) | 映像信号出力装置及び方法 | |
| US11082539B2 (en) | System and method for performing interpacket gap repair for lossy protocols | |
| KR20040031523A (ko) | 디지털 방송 송신 시스템에서의 널 패킷 삽입 방법 및 그장치 | |
| JP2008148250A (ja) | 送信装置および受信装置 | |
| EP1579612B1 (en) | Frame synchronizing device and method | |
| US20070223391A1 (en) | Packet transmission system | |
| CN110275851B (zh) | 一种数据串并转换装置、延时器及数据处理方法 | |
| JP3950419B2 (ja) | フレーム信号処理方法 | |
| JP3875948B2 (ja) | フレーム信号処理方法及び中継装置 | |
| JP3437518B2 (ja) | デジタル信号伝送方法及び装置 | |
| JP5993776B2 (ja) | データ伝送システム及び受信装置 | |
| US11729030B2 (en) | De-skew circuit, de-skew method, and receiver | |
| US20150016466A1 (en) | Network device and method for outputting data to bus with data bus width at each cycle by generating end of packet and start of packet at different cycles | |
| CN210927604U (zh) | 一种数据串并转换装置、延时器及信号转换处理器 | |
| JP2009206696A (ja) | 伝送システム | |
| JP2004228906A (ja) | フレーム信号処理方法及びフレーム信号処理装置 | |
| US20010021201A1 (en) | Bit rate converter with controlled stuffing rate | |
| JP5409525B2 (ja) | パケット多重化装置 | |
| JP2011040992A (ja) | Ｓｄｈ／ｓｏｎｅｔ−パケット変換伝送装置 | |
| EP2533440A1 (en) | Method and device for sequencing members of multiple virtual concatenation groups | |
| JP2011239059A (ja) | デジタルデータ送信装置、受信装置、送信方法、受信方法及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |