JP2004213144A - 電力変換器用半導体装置の設計支援方法、設計支援装置、設計支援プログラム、設計支援プログラムの記録媒体及び電力変換器用半導体装置開発システム - Google Patents
電力変換器用半導体装置の設計支援方法、設計支援装置、設計支援プログラム、設計支援プログラムの記録媒体及び電力変換器用半導体装置開発システム Download PDFInfo
- Publication number
- JP2004213144A JP2004213144A JP2002379215A JP2002379215A JP2004213144A JP 2004213144 A JP2004213144 A JP 2004213144A JP 2002379215 A JP2002379215 A JP 2002379215A JP 2002379215 A JP2002379215 A JP 2002379215A JP 2004213144 A JP2004213144 A JP 2004213144A
- Authority
- JP
- Japan
- Prior art keywords
- power converter
- simulation
- semiconductor device
- unit
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Conversion In General (AREA)
Abstract
【課題】電力変換器用半導体装置の開発において、プロセス仕様から電力変換器特性までを一貫してシミュレーションすることにより、開発期間を短縮する。
【解決手段】電力変換器を構成する少なくとも２個の半導体装置（デバイス）と、制御系、回路系の構成要素を含む電力変換器の特性を、半導体装置についてはプロセスシミュレーション部１３において有限要素法を用い、その他については電力変換器シミュレーション部１７において数式モデルで近似してシミュレーションすることにより、半導体装置の製造仕様から電力変換器の特性までの一貫したシミュレーションを短時間で実行する。また、顧客との情報交換に利用することで、顧客サイドにおける電力変換器の開発期間を短縮することも可能とする。
【選択図】 図１
【解決手段】電力変換器を構成する少なくとも２個の半導体装置（デバイス）と、制御系、回路系の構成要素を含む電力変換器の特性を、半導体装置についてはプロセスシミュレーション部１３において有限要素法を用い、その他については電力変換器シミュレーション部１７において数式モデルで近似してシミュレーションすることにより、半導体装置の製造仕様から電力変換器の特性までの一貫したシミュレーションを短時間で実行する。また、顧客との情報交換に利用することで、顧客サイドにおける電力変換器の開発期間を短縮することも可能とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電力変換器用半導体装置の設計支援方法、設計支援装置、設計支援プログラム、設計支援プログラムの記録媒体及び電力変換器用半導体装置開発システムに関する。
【０００２】
【従来の技術】
従来、スイッチング電源等の電力変換器の開発は、図１５のフローチャートにその開発手法を示すように、制御、回路、デバイス、実装等の分野毎の目標仕様を決め、それぞれの分野で開発（検討：ステップＳ１５２、Ｓ１５５、Ｓ１５８、シミュレーション：ステップＳ１５３、Ｓ１５６、Ｓ１５９、目標仕様との比較：ステップＳ１５４、Ｓ１５７、Ｓ１６０）が終了したときに電源効率を評価する手法がとられてきた。例えば、半導体装置（デバイス）の開発手法の一例は特許文献１に、回路の開発手法の一例は特許文献２に開示されている。なお、電力変換器の構成部品である半導体装置の開発には、電流導通時の抵抗や寄生容量といった半導体素子特性が開発目標仕様として割り振られる。
【０００３】
【特許文献１】
特許第２６６４１９０号公報（〔実施例〕、［第１図］、［第２図］等参照）
【特許文献２】
特許第２７１５９３１号公報（段落［００１１］、［図１］等参照）
【０００４】
【発明が解決しようとする課題】
しかしながら、前記開発手法によれば、電力変換器用半導体装置の開発は、半導体装置の特性を目標仕様としているため、電力変換器としての特性評価は、半導体装置及び半導体装置以外の制御系、電気系、機械系の要素開発が終了し、電力変換器として組み立てた後に初めて可能となる。電力変換器の特性を決める半導体装置の特性項目は多岐に渡り、半導体装置の開発前に全ての特性項目を挙げることは困難である。従って、実際の設計では、図１５に示すように、電力変換器に半導体装置を組み込んで測定し（ステップＳ１６１）、その測定値を目標仕様と比較した（ステップＳ１６２）結果、目標仕様を達成していなければ（ステップＳ１６２のＮｏ）、半導体装置の開発仕様を検討し直す（ステップＳ１５１）という手法が採られており、開発期間が長期化するという問題があった。
【０００５】
そこで、本発明の目的は、前記問題に鑑み、電力変換器用半導体装置の開発において、製造プロセス仕様から電力変換器特性までを一貫してシミュレーションすることで開発期間を短縮する方法等を提供することにある。
【０００６】
【課題を解決するための手段】
上記した課題を解決するために、電力変換器用半導体装置の開発において、製造プロセス仕様から電力変換器特性までを一貫してシミュレーションを実施する場合、デバイス、回路、制御の全てを有限要素法により解くことができれば理想的である。ところが、有限要素法は、計算時間が長い、計算の収束性が悪いという問題があり、前記有限要素の全てに適用することは現実的ではない。そこで、本発明における電力変換器用半導体装置の設計支援方法においては、主回路の半導体装置に有限要素法を用いる。なお、半導体装置以外は、他の数式モデルで近似してシミュレーションするものとする。
【０００７】
【発明の実施の形態】
≪第１実施形態≫
以下、図面を参照して本発明の実施形態について説明する。図１は本発明の第１実施形態に係る電力変換器用設計支援装置のブロック構成を示す図であり、図２はその処理手順を示すフローチャートである。なお、本実施形態で説明する電力変換器とは、少なくとも２個以上のスイッチング半導体装置と受動部品、制御回路を備えるものとし、具体的には、スイッチング電源やモーター制御用インバータ等を指す。電力変換器の容量としては、出力電力が１Ｗ以上、入力電圧が５Ｖ以上を有し、信号処理系と比較してより大きいものを想定している。
図１に示すように、電力変換器用設計支援装置は、プロセス仕様入力部１１と、プロセス仕様記憶部１２と、プロセスシミュレーション部１３と、デバイス状態記憶部１４と、電力変換器仕様記憶部１５と、電力変換器仕様入力部１６と、電力変換器シミュレーション部１７と、電力変換器特性記憶部１８と、電力変換器特性解析部１９と、電力変換器特性出力部２０と、プロセス仕様修正部２１とで構成される。
【０００８】
図１及び図２を参照しながら、電力変換器用設計支援装置の処理手順について説明する。前記構成において、まず、設計者は、プロセス仕様入力部１１を介して半導体装置の製造プロセス仕様を入力し、プロセス仕様記憶部１２に記憶する（ステップＳ２１）。プロセス仕様記憶部１２に記憶する内容は、図５に示されるように、半導体装置の製造工程の順序と各工程の温度、時間、圧力等の工程条件である。図１及び図２に戻って説明を続ける。次に、プロセスシミュレーション部１３において、プロセス仕様記憶部１２から工程順に製造プロセス仕様が読み込まれ、プロセスシミュレーションが実施され（ステップＳ２２）、その結果がデバイス状態記憶部１４に記憶される。なお、ステップＳ２２のプロセスシミュレーションは、「連続体を有限個の小部分（要素）に分割し、各要素の特性を簡単な数学モデル（要素方程式）で近似し、それぞれを纏めて全体的モデルを構成して解く」数値解析手法である「有限要素法」が用いられる。
【０００９】
一方、設計者は、電力変換器仕様入力部１６を介して、制御、回路、実装等の仕様から成る電力変換器仕様を入力し（ステップＳ２３）、デバイス状態記憶部１４に格納されたプロセスシミュレーションの結果である半導体装置の情報と組み合わせ、その結果を電力変換器仕様記憶部１５に記憶する。ここで、回路の入力条件（電気系の仕様）としては、少なくとも１個のインダクタンスを含むものとする。次に、電力変換器シミュレーション部１７は、電力変換器仕様記憶部１５から情報を読み込んで電力変換器シミュレーションを実施し（ステップＳ２４）、その結果を電力変換器特性記憶部１８に記憶する。この電力変換器シミュレーションでは主回路の半導体素子を対象にして１周期以上有限要素法を用いる。
【００１０】
そして、電力変換器特性解析部１９は、電力変換器特性記憶部１８から電力変換器シミュレーションの結果情報（時系列情報）を読み込み、電力変換器の特性を表す指標を導出すると同時に、その結果を電力変換器特性出力部２０に出力する。電力変換器特性が目標仕様を満足した場合は（ステップＳ２５のＹｅｓ）、ここで作業を終了する。目標仕様に満たない場合は（ステップＳ２５のＮｏ）、プロセス仕様修正部２１で製造プロセス仕様を修正し（ステップＳ２６）、プロセス仕様記憶部１２にその修正結果を記憶し、ステップＳ２２以降の処理を繰り返す。
【００１１】
第１実施形態によれば、製造プロセス仕様の入力から電力変換器特性まで一貫したシミュレーションを実施することで、試作により電力変換器を評価するという従来の開発方法と比べて開発期間を大幅に短縮することができる。
【００１２】
≪第２実施形態≫
次に、本発明の第２実施形態に係る電力変換器としてスイッチング電源を適用した場合について説明する。図３は本発明の第２実施形態に係る電力変換器用設計支援装置のブロック構成を示す図であり、図４はその処理手順を示すフローチャートである。ここで、第２実施形態が第１実施形態と異なる点は、電力変換器として広く捉えていた部分を、スイッチング電源に限定したことで、電力変換器の特性として電源効率を選んだことである。
【００１３】
具体的には、図３に示すブロック構成において、電力変換器仕様入力部１６を回路仕様入力部３６とし、電力変換器仕様記憶部１５を電源仕様記憶部３５とし、電力変換器シミュレーション部１７を電源シミュレーション部３７とし、電力変換器特性記憶部１８を電源効率特性記憶部３８とし、電力変換器特性解析部１９を電源効率特性解析部３９とし、電力変換器特性出力部２０を電源効率特性出力部４０とした。他は同様である。また、図４に示すフローチャートにおいて、電力変換器仕様入力（ステップＳ２３）を回路仕様入力（ステップＳ４３）に、電力変換器シミュレーション（ステップＳ２４）を電源シミュレーション（ステップＳ４４）に、「電力変換器目標仕様達成」の判定（ステップＳ２５）を「電源効率目標仕様達成」の判定（ステップＳ４５）に変更した。他は図２に示すフローチャートと同様である。
【００１４】
第２実施形態によれば、製造プロセス仕様の入力から電源効率の評価まで一貫したシミュレーションを実施することで、試作により電源効率を評価するという従来の開発方法と比べて開発期間を大幅に短縮することができる。
【００１５】
次に、図６を用いて、本発明の第２実施形態として非絶縁型ＤＣ／ＤＣコンバータを適用した例について説明する。図６に一例として示す非絶縁型ＤＣ／ＤＣコンバータは、ｎチャンネルのＭＯＳＦＥＴ３２を備えており、ＭＯＳＦＥＴ３２のドレイン端子には直流電源３１のプラス側端子が接続されている。ＭＯＳＦＥＴ３２のソース端子には、チョークコイル３４の一端及びｎチャンネルＭＯＳＦＥＴ３３のドレイン端子が、また、チョークコイル３４の他端は、コンデンサ３５の一端及び負荷３６の一端に接続されている。そして、コンデンサ３５の他端及び負荷３６の他端はグランド端子に接続されている。ＭＯＳＦＥＴ３２のゲート電圧は制御回路３７からドライバ回路３８を介して制御され、ＭＯＳＦＥＴ３３は制御回路３７からドライバ回路３９を介して制御される。
電源シミュレーション（ステップＳ４４）において、スイッチング半導体装置のＭＯＳＦＥＴ３２及びＭＯＳＦＥＴ３３には有限要素法を用いる。また、直流電源、受動部品、制御回路及びドライバ回路には有限要素法以外の短時間で計算可能な演算式を用いる。図７は、図６に示すＭＯＳＦＥＴ３２のゲート酸化膜の厚さ（横軸）と電源効率（縦軸）との関係をグラフで示した図である。この図からゲート酸化膜厚が４０ｎｍ付近に最適値があることが分かる。ゲート酸化膜厚が４０ｎｍ以下で、酸化膜が薄くなるに従い効率が低下するのはゲート容量が増加しスイッチング時の損失が増加するためであり、酸化膜が厚くなるに従い効率が低下するのは導通時の損失が大きくなるためである。このように、本発明を用いれば、ゲート酸化膜の厚さ等のプロセス条件と電源効率の関係を求めることができる。
【００１６】
本発明の第２実施形態としては、前記非絶縁型ＤＣ／ＤＣコンバータの他に、絶縁型ＤＣ／ＤＣコンバータを適用することもできる。図８は、絶縁型ＤＣ／ＤＣコンバータの一例を示しており、トランス５６の１次側がフルブリッジ、２次側がカレントダブラーの回路構成をとる。図８において、直流電源５１のプラス端子側にｎチャンネルＭＯＳＦＥＴ５２とＭＯＳＦＥＴ５４のドレイン端子が接続されている。ＭＯＳＦＥＴ５２のソース端子にはＭＯＳＦＥＴ５３のドレイン端子及びトランス５６の１次巻線５６ａの一端が、ＭＯＳＦＥＴ５４のソース端子にはＭＯＳＦＥＴ５５のドレイン端子及びトランスの１次巻線５６ａの他端が、ＭＯＳＦＥＴ５３とＭＯＳＦＥＴ５５のソース端子はグランドに接続されている。また、トランス５６の２次巻線５６ｂの一端はＭＯＳＦＥＴ５７のドレイン端子及びチョークコイル５９の一端に、トランス５６の２次巻線５６ｂの他端は、ＭＯＳＦＥＴ５８のドレイン端子及びチョークコイル６０の一端に、ＭＯＳＦＥＴ５７のソース端子はＭＯＳＦＥＴ５８のソース端子及びトランス５６の２次側グランドに接続されている。
【００１７】
一方、出力コンデンサ６１の一端は、チョークコイル５９の他端及びチョークコイル６０の他端及び負荷６２の一端に、出力コンデンサ６１の他端及び負荷６２の他端は、２次側グランドに接続されている。また、制御回路６９は、ドライバ回路７０とパルストランス６３、６４、６５、６６を介して、それぞれ１次側のＭＯＳＦＥＴ５２、５３、５４、５５のゲートを駆動し、ドライバ回路７１とパルストランス６７、６８を介して２次側のＭＯＳＦＥＴ５７、５８のゲートを駆動する。絶縁型ＤＣ／ＤＣコンバータに対しても本発明を適用することができる。
【００１８】
≪第３実施形態≫
続いて、本発明の第３実施形態について説明する。ここで、第３実施形態が第２実施形態と異なる点は、プロセスシミュレーションの結果をデバイス状態記憶部１４に記憶した後、有限要素法のメッシュ（分割要素）を修正する点である。メッシュの修正は、新たに追加されるデバイス状態修正部９０によって行われる。他は同様である。具体的な構成と手順について図９及び図１０を用いて説明する。図９は本発明の第３実施形態に係る電圧変換器用設計支援装置のブロック構成を示す図であり、図１０はその処理手順を示すフローチャートである。電源シミュレーション（ステップＳ４４）において収束性が悪い、又は、計算に膨大な時間を要するといった問題は、スイッチング半導体装置の有限要素のメッシュ数が多いことに起因する。このような問題は絶縁型ＤＣ／ＤＣコンバータ等のように半導体素子数が多い場合に顕著となり、その対策法として次のような手法が考えられる。
【００１９】
すなわち、デバイス状態記憶部１４からデータを読み込み、収束の有無をチェックして収束性が悪い場合に（ステップＳ１０１のＮｏ）、デバイス状態修正部９０は、デバイスの有限要素法のメッシュ数を削減する（ステップＳ１０２）。プロセスシミュレーション（ステップＳ２２）では、半導体基板の化学反応を含むため、多くのメッシュ数が必要となるが、電流や電圧を扱う電源シミュレーション（ステップＳ４４）はプロセスシミュレーション（ステップＳ２２）ほど多くのメッシュ数を必要としない。従って、プロセスシミュレーション（ステップＳ２２）より、電源シミュレーション（ステップＳ４４）のメッシュ数を低減することは、シミュレーションの精度を低下させることなく計算時間を短縮することを可能とする。
【００２０】
≪その他の実施形態≫
以上、本発明の実施形態として電源を対象に説明してきたが、本発明は電源に限定されるものではない。以下に、本発明をインバータ用半導体装置の開発に適用した例について説明する。
図１１は、ＭＯＳＦＥＴを搭載したモータを駆動する電力変換器の一例を示す。この電力変換器は、ＭＯＳＦＥＴ１１２、１１３、１１４、１１５、１１６、１１７と、これらを駆動するためのドライバ回路１１９、１２０、１２１、１２２、１２３、１２４及び制御回路１１８で構成されている。スイッチング半導体素子は、ＭＯＳＦＥＴ１１２、１１３、１１４、１１５、１１６、１１７であり、電力変換器シミュレーションにおいて有限要素法を用いる。直流電源１１１、ドライバ回路１１９、１２０、１２１、１２２、１２３、１２４、制御回路１１８等の電気系、モータ１３０等の電気・機械系には有限要素法より計算時間が短い手法、例えば回路モデルを用いる。モータ制御用のインバータにおいて、効率は冷却系を設計する上で重要な特性であり、本発明の開発方法を用いれば試作前に効率を見積ることができる。
【００２１】
次に、顧客との関係において、電力変換器用半導体装置の設計支援方法を利用した半導体装置開発システムの例について述べる。図１２乃至図１４に示すフローチャートは、半導体装置開発の工程を示す。以下、図１２乃至図１４を参照しながら本発明の実施形態に係る電力変換器用半導体開発システムについて説明する。
まず、市場・需要調査（ステップＳ２０１）は、市場や需要動向を見ながら仕様を定め、新製品提案のトリガーとなるものである。次の企画仕様検討（ステップＳ２０２）において、企画部門が仕様を検討し、開発部門はこの企画仕様を受けて開発仕様を検討する（ステップＳ２０３）。その後、開発仕様に基づき設計試作を実施し（ステップＳ２０４）、特性が確認できたら生産試作に入る（ステップＳ２０５）。
電力変換器用半導体装置の設計支援方法は、半導体装置メーカーの企画仕様検討（ステップＳ２０２）、開発仕様検討（ステップＳ２０３）の段階で利用することを想定したものである。これによれば、製造プロセス仕様入力から電力変換器特性の出力まで短時間で処理できるため、顧客に対し、企画仕様検討（ステップＳ２０２）、開発仕様検討（ステップＳ２０３）の段階で、企画仕様、開発仕様を公開し、顧客情報を取り入れ製品の開発に反映することができる。
【００２２】
図１２は、本発明の実施形態に係る製品開発手順の第１例を示すフローチャートである。図１２のフローチャートによれば、顧客要望検討（ステップＳ２０６）において、例えば、顧客が半導体装置メーカーに対し要求仕様を提示し、半導体装置メーカーは、半導体製造プロセス仕様及び電力変換器の特性を顧客に回答する。顧客がその内容を了承すれば開発仕様検討（ステップＳ２０６）が完了したことになり、設計試作（ステップＳ２０４）、生産試作（ステップＳ２０５）の各工程に進む。
このように開発段階で顧客と情報を交換することで、顧客の使用方法に適した半導体装置を開発することができる。顧客からの要求仕様として、電源効率、入力電圧、出力電圧、出力電流、動作周波数等が考えられる。
【００２３】
図１３は、本発明の実施形態に係る製品開発手順の第２例を示すフローチャートである。図１３に示すフローチャートによれば、設計試作（ステップＳ２０４）が完了した段階で顧客へ試作品を提供し（ステップＳ２１１）、顧客評価（ステップＳ２１２）により顧客要求が満足されなかった場合、原因を解析し、対策を提案する。この対策に半導体装置の変更が必要なければ生産試作（ステップＳ２０５）に入るが、半導体装置の修正が伴う場合は、企画仕様検討（ステップＳ２０２）、開発仕様検討（ステップＳ２０３）に遡って仕様の修正を行い、再度設計試作する必要がある。
このように、顧客が試作品を評価する際にも電力変換器用半導体装置開発システムを活用できる。
【００２４】
次に、不特定多数の顧客に対し、インターネット経由のオンラインシミュレータとして提供する例について、図１４のフローチャートを参照して説明する。図１４は、本発明の実施形態に係る製品開発手順の第３例を示すフローチャートである。
半導体装置メーカーにおいて、企画仕様検討（ステップＳ２０２）、開発仕様検討（ステップＳ２０３）の過程で有限要素法の半導体装置モデルが生成される。この半導体装置モデルをオンラインシミュレータに登録し、インターネットを経由し不特定多数の顧客に公開する（ステップＳ２２１）。顧客は、前記半導体装置モデルに、電気系、機械系の仕様を加えてシミュレーションし、半導体部品及び半導体装置以外の部品について顧客の条件に適した仕様のものを発注することもできる（ステップＳ２２２）。
【００２５】
従来、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ）等の回路シミュレーションでは、デバイスパラメータをインターネット経由で顧客が入手し評価することができた。しかし、回路シミュレーションの半導体装置モデルは物理現象を近似した数式モデルを用いるため、シミュレーションと実際の測定結果との誤差が大きい。スイッチング半導体素子に有限要素法を用いることで、シミュレーションと実際の測定結果との誤差を小さくすることができる。
【００２６】
以上の説明のように本発明は、電力変換器用半導体装置の開発において、製造プロセス仕様から電力変換器特性までを一貫してシミュレーションすることにより、開発期間を短縮するものである。
【００２７】
なお、図１、図３、図９に示すプロセス仕様入力部１１、プロセスシミュレーション部１３、電力変換器仕様入力部１６、電力変換器シミュレーション部１７、電力変換器特性解析部１９、電力変換器特性出力部２０、プロセス仕様修正部２１、回路仕様入力部３６、電源シミュレーション部３７、電源効率特性解析部３９、電源効率特性出力部４０、デバイス状態修正部９０のそれぞれで実行されるプログラムをコンピュータによる読み取り可能な記録媒体に記録し、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、本発明の実施形態に係る電力変換器用半導体装置の設計支援装置及び電力変換器用半導体開発システムが実現されるものとする。ここでいうコンピュータシステムとは、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）等のソフトウエアや周辺機器等のハードウェアを含むものである。
ここで、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境や表示環境等を含むものとする。「コンピュータによる読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいうが、更に、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のシステムやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。
【００２８】
また、前記プログラムは、そのプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、又は、伝送媒体中の伝送波によって、他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワークや電話回線等の通信回線のように情報を伝送する機能を有する媒体のことをいう。
【００２９】
【発明の効果】
以上説明のように本発明によれば、電源等の電力変換器において、半導体素子を有限要素法で、その他の回路、制御系部品を数式モデルで表現し、これらを連成して解析することで、半導体装置の製造プロセス仕様から電力変換器特性までを一貫してシミュレーションすることができるので、半導体装置の開発期間を大幅に短縮することができる。また、顧客との間で本発明の電力変換器用半導体装置開発システムを用いれば、顧客における電力変換器の開発効率も向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電力変換器用設計支援装置のブロック構成を示す図である。
【図２】本発明の第１実施形態に係る電力変換器用設計支援装置の処理手順を示すフローチャートである。
【図３】本発明の第２実施形態に係る電力変換器用設計支援装置のブロック構成を示す図である。
【図４】本発明の第２実施形態に係る電力変換器用設計支援装置の処理手順を示すフローチャートである。
【図５】本発明の実施形態に係る半導体の製造プロセス仕様の一例を示す図である。
【図６】本発明の第２実施形態に係るシミュレーションの対象とする非絶縁型ＤＣ／ＤＣコンバータの一例を示す図である。
【図７】本発明の第２実施形態に係るＭＯＳＦＥＴのゲート酸化膜厚と電源効率の関係を示す図である。
【図８】本発明の第２実施形態に係るシミュレーションの対象とする非絶縁型ＤＣ／ＤＣコンバータの一例を示す図である。
【図９】本発明の第３実施形態に係る電力変換器用設計支援装置のブロック構成を示す図である。
【図１０】本発明の第３実施形態に係る電力変換器用設計支援装置の処理手順を示すフローチャートである。
【図１１】本発明の実施形態に係るＭＯＳＦＥＴを搭載したモータを駆動する電力変換器の一例を示す図である。
【図１２】本発明の実施形態に係る製品開発手順の第１例を示すフローチャートである。
【図１３】本発明の実施形態に係る製品開発手順の第２例を示すフローチャートである。
【図１４】本発明の実施形態に係る製品開発手順の第３例を示すフローチャートである。
【図１５】従来の電力変換器用半導体装置の開発手法を説明するフローチャートである。
【符号の説明】
１１…プロセス仕様入力部
１２…プロセス仕様記憶部
１３…プロセスシミュレーション部
１４…デバイス状態記憶部
１５…電力変換器仕様記憶部
１６…電力変換器仕様入力部
１７…電力変換器シミュレーション部
１８…電力変換器特性記憶部
１９…電力変換器特性解析部
２０…電力変換器特性出力部
２１…プロセス仕様修正部
【発明の属する技術分野】
本発明は、電力変換器用半導体装置の設計支援方法、設計支援装置、設計支援プログラム、設計支援プログラムの記録媒体及び電力変換器用半導体装置開発システムに関する。
【０００２】
【従来の技術】
従来、スイッチング電源等の電力変換器の開発は、図１５のフローチャートにその開発手法を示すように、制御、回路、デバイス、実装等の分野毎の目標仕様を決め、それぞれの分野で開発（検討：ステップＳ１５２、Ｓ１５５、Ｓ１５８、シミュレーション：ステップＳ１５３、Ｓ１５６、Ｓ１５９、目標仕様との比較：ステップＳ１５４、Ｓ１５７、Ｓ１６０）が終了したときに電源効率を評価する手法がとられてきた。例えば、半導体装置（デバイス）の開発手法の一例は特許文献１に、回路の開発手法の一例は特許文献２に開示されている。なお、電力変換器の構成部品である半導体装置の開発には、電流導通時の抵抗や寄生容量といった半導体素子特性が開発目標仕様として割り振られる。
【０００３】
【特許文献１】
特許第２６６４１９０号公報（〔実施例〕、［第１図］、［第２図］等参照）
【特許文献２】
特許第２７１５９３１号公報（段落［００１１］、［図１］等参照）
【０００４】
【発明が解決しようとする課題】
しかしながら、前記開発手法によれば、電力変換器用半導体装置の開発は、半導体装置の特性を目標仕様としているため、電力変換器としての特性評価は、半導体装置及び半導体装置以外の制御系、電気系、機械系の要素開発が終了し、電力変換器として組み立てた後に初めて可能となる。電力変換器の特性を決める半導体装置の特性項目は多岐に渡り、半導体装置の開発前に全ての特性項目を挙げることは困難である。従って、実際の設計では、図１５に示すように、電力変換器に半導体装置を組み込んで測定し（ステップＳ１６１）、その測定値を目標仕様と比較した（ステップＳ１６２）結果、目標仕様を達成していなければ（ステップＳ１６２のＮｏ）、半導体装置の開発仕様を検討し直す（ステップＳ１５１）という手法が採られており、開発期間が長期化するという問題があった。
【０００５】
そこで、本発明の目的は、前記問題に鑑み、電力変換器用半導体装置の開発において、製造プロセス仕様から電力変換器特性までを一貫してシミュレーションすることで開発期間を短縮する方法等を提供することにある。
【０００６】
【課題を解決するための手段】
上記した課題を解決するために、電力変換器用半導体装置の開発において、製造プロセス仕様から電力変換器特性までを一貫してシミュレーションを実施する場合、デバイス、回路、制御の全てを有限要素法により解くことができれば理想的である。ところが、有限要素法は、計算時間が長い、計算の収束性が悪いという問題があり、前記有限要素の全てに適用することは現実的ではない。そこで、本発明における電力変換器用半導体装置の設計支援方法においては、主回路の半導体装置に有限要素法を用いる。なお、半導体装置以外は、他の数式モデルで近似してシミュレーションするものとする。
【０００７】
【発明の実施の形態】
≪第１実施形態≫
以下、図面を参照して本発明の実施形態について説明する。図１は本発明の第１実施形態に係る電力変換器用設計支援装置のブロック構成を示す図であり、図２はその処理手順を示すフローチャートである。なお、本実施形態で説明する電力変換器とは、少なくとも２個以上のスイッチング半導体装置と受動部品、制御回路を備えるものとし、具体的には、スイッチング電源やモーター制御用インバータ等を指す。電力変換器の容量としては、出力電力が１Ｗ以上、入力電圧が５Ｖ以上を有し、信号処理系と比較してより大きいものを想定している。
図１に示すように、電力変換器用設計支援装置は、プロセス仕様入力部１１と、プロセス仕様記憶部１２と、プロセスシミュレーション部１３と、デバイス状態記憶部１４と、電力変換器仕様記憶部１５と、電力変換器仕様入力部１６と、電力変換器シミュレーション部１７と、電力変換器特性記憶部１８と、電力変換器特性解析部１９と、電力変換器特性出力部２０と、プロセス仕様修正部２１とで構成される。
【０００８】
図１及び図２を参照しながら、電力変換器用設計支援装置の処理手順について説明する。前記構成において、まず、設計者は、プロセス仕様入力部１１を介して半導体装置の製造プロセス仕様を入力し、プロセス仕様記憶部１２に記憶する（ステップＳ２１）。プロセス仕様記憶部１２に記憶する内容は、図５に示されるように、半導体装置の製造工程の順序と各工程の温度、時間、圧力等の工程条件である。図１及び図２に戻って説明を続ける。次に、プロセスシミュレーション部１３において、プロセス仕様記憶部１２から工程順に製造プロセス仕様が読み込まれ、プロセスシミュレーションが実施され（ステップＳ２２）、その結果がデバイス状態記憶部１４に記憶される。なお、ステップＳ２２のプロセスシミュレーションは、「連続体を有限個の小部分（要素）に分割し、各要素の特性を簡単な数学モデル（要素方程式）で近似し、それぞれを纏めて全体的モデルを構成して解く」数値解析手法である「有限要素法」が用いられる。
【０００９】
一方、設計者は、電力変換器仕様入力部１６を介して、制御、回路、実装等の仕様から成る電力変換器仕様を入力し（ステップＳ２３）、デバイス状態記憶部１４に格納されたプロセスシミュレーションの結果である半導体装置の情報と組み合わせ、その結果を電力変換器仕様記憶部１５に記憶する。ここで、回路の入力条件（電気系の仕様）としては、少なくとも１個のインダクタンスを含むものとする。次に、電力変換器シミュレーション部１７は、電力変換器仕様記憶部１５から情報を読み込んで電力変換器シミュレーションを実施し（ステップＳ２４）、その結果を電力変換器特性記憶部１８に記憶する。この電力変換器シミュレーションでは主回路の半導体素子を対象にして１周期以上有限要素法を用いる。
【００１０】
そして、電力変換器特性解析部１９は、電力変換器特性記憶部１８から電力変換器シミュレーションの結果情報（時系列情報）を読み込み、電力変換器の特性を表す指標を導出すると同時に、その結果を電力変換器特性出力部２０に出力する。電力変換器特性が目標仕様を満足した場合は（ステップＳ２５のＹｅｓ）、ここで作業を終了する。目標仕様に満たない場合は（ステップＳ２５のＮｏ）、プロセス仕様修正部２１で製造プロセス仕様を修正し（ステップＳ２６）、プロセス仕様記憶部１２にその修正結果を記憶し、ステップＳ２２以降の処理を繰り返す。
【００１１】
第１実施形態によれば、製造プロセス仕様の入力から電力変換器特性まで一貫したシミュレーションを実施することで、試作により電力変換器を評価するという従来の開発方法と比べて開発期間を大幅に短縮することができる。
【００１２】
≪第２実施形態≫
次に、本発明の第２実施形態に係る電力変換器としてスイッチング電源を適用した場合について説明する。図３は本発明の第２実施形態に係る電力変換器用設計支援装置のブロック構成を示す図であり、図４はその処理手順を示すフローチャートである。ここで、第２実施形態が第１実施形態と異なる点は、電力変換器として広く捉えていた部分を、スイッチング電源に限定したことで、電力変換器の特性として電源効率を選んだことである。
【００１３】
具体的には、図３に示すブロック構成において、電力変換器仕様入力部１６を回路仕様入力部３６とし、電力変換器仕様記憶部１５を電源仕様記憶部３５とし、電力変換器シミュレーション部１７を電源シミュレーション部３７とし、電力変換器特性記憶部１８を電源効率特性記憶部３８とし、電力変換器特性解析部１９を電源効率特性解析部３９とし、電力変換器特性出力部２０を電源効率特性出力部４０とした。他は同様である。また、図４に示すフローチャートにおいて、電力変換器仕様入力（ステップＳ２３）を回路仕様入力（ステップＳ４３）に、電力変換器シミュレーション（ステップＳ２４）を電源シミュレーション（ステップＳ４４）に、「電力変換器目標仕様達成」の判定（ステップＳ２５）を「電源効率目標仕様達成」の判定（ステップＳ４５）に変更した。他は図２に示すフローチャートと同様である。
【００１４】
第２実施形態によれば、製造プロセス仕様の入力から電源効率の評価まで一貫したシミュレーションを実施することで、試作により電源効率を評価するという従来の開発方法と比べて開発期間を大幅に短縮することができる。
【００１５】
次に、図６を用いて、本発明の第２実施形態として非絶縁型ＤＣ／ＤＣコンバータを適用した例について説明する。図６に一例として示す非絶縁型ＤＣ／ＤＣコンバータは、ｎチャンネルのＭＯＳＦＥＴ３２を備えており、ＭＯＳＦＥＴ３２のドレイン端子には直流電源３１のプラス側端子が接続されている。ＭＯＳＦＥＴ３２のソース端子には、チョークコイル３４の一端及びｎチャンネルＭＯＳＦＥＴ３３のドレイン端子が、また、チョークコイル３４の他端は、コンデンサ３５の一端及び負荷３６の一端に接続されている。そして、コンデンサ３５の他端及び負荷３６の他端はグランド端子に接続されている。ＭＯＳＦＥＴ３２のゲート電圧は制御回路３７からドライバ回路３８を介して制御され、ＭＯＳＦＥＴ３３は制御回路３７からドライバ回路３９を介して制御される。
電源シミュレーション（ステップＳ４４）において、スイッチング半導体装置のＭＯＳＦＥＴ３２及びＭＯＳＦＥＴ３３には有限要素法を用いる。また、直流電源、受動部品、制御回路及びドライバ回路には有限要素法以外の短時間で計算可能な演算式を用いる。図７は、図６に示すＭＯＳＦＥＴ３２のゲート酸化膜の厚さ（横軸）と電源効率（縦軸）との関係をグラフで示した図である。この図からゲート酸化膜厚が４０ｎｍ付近に最適値があることが分かる。ゲート酸化膜厚が４０ｎｍ以下で、酸化膜が薄くなるに従い効率が低下するのはゲート容量が増加しスイッチング時の損失が増加するためであり、酸化膜が厚くなるに従い効率が低下するのは導通時の損失が大きくなるためである。このように、本発明を用いれば、ゲート酸化膜の厚さ等のプロセス条件と電源効率の関係を求めることができる。
【００１６】
本発明の第２実施形態としては、前記非絶縁型ＤＣ／ＤＣコンバータの他に、絶縁型ＤＣ／ＤＣコンバータを適用することもできる。図８は、絶縁型ＤＣ／ＤＣコンバータの一例を示しており、トランス５６の１次側がフルブリッジ、２次側がカレントダブラーの回路構成をとる。図８において、直流電源５１のプラス端子側にｎチャンネルＭＯＳＦＥＴ５２とＭＯＳＦＥＴ５４のドレイン端子が接続されている。ＭＯＳＦＥＴ５２のソース端子にはＭＯＳＦＥＴ５３のドレイン端子及びトランス５６の１次巻線５６ａの一端が、ＭＯＳＦＥＴ５４のソース端子にはＭＯＳＦＥＴ５５のドレイン端子及びトランスの１次巻線５６ａの他端が、ＭＯＳＦＥＴ５３とＭＯＳＦＥＴ５５のソース端子はグランドに接続されている。また、トランス５６の２次巻線５６ｂの一端はＭＯＳＦＥＴ５７のドレイン端子及びチョークコイル５９の一端に、トランス５６の２次巻線５６ｂの他端は、ＭＯＳＦＥＴ５８のドレイン端子及びチョークコイル６０の一端に、ＭＯＳＦＥＴ５７のソース端子はＭＯＳＦＥＴ５８のソース端子及びトランス５６の２次側グランドに接続されている。
【００１７】
一方、出力コンデンサ６１の一端は、チョークコイル５９の他端及びチョークコイル６０の他端及び負荷６２の一端に、出力コンデンサ６１の他端及び負荷６２の他端は、２次側グランドに接続されている。また、制御回路６９は、ドライバ回路７０とパルストランス６３、６４、６５、６６を介して、それぞれ１次側のＭＯＳＦＥＴ５２、５３、５４、５５のゲートを駆動し、ドライバ回路７１とパルストランス６７、６８を介して２次側のＭＯＳＦＥＴ５７、５８のゲートを駆動する。絶縁型ＤＣ／ＤＣコンバータに対しても本発明を適用することができる。
【００１８】
≪第３実施形態≫
続いて、本発明の第３実施形態について説明する。ここで、第３実施形態が第２実施形態と異なる点は、プロセスシミュレーションの結果をデバイス状態記憶部１４に記憶した後、有限要素法のメッシュ（分割要素）を修正する点である。メッシュの修正は、新たに追加されるデバイス状態修正部９０によって行われる。他は同様である。具体的な構成と手順について図９及び図１０を用いて説明する。図９は本発明の第３実施形態に係る電圧変換器用設計支援装置のブロック構成を示す図であり、図１０はその処理手順を示すフローチャートである。電源シミュレーション（ステップＳ４４）において収束性が悪い、又は、計算に膨大な時間を要するといった問題は、スイッチング半導体装置の有限要素のメッシュ数が多いことに起因する。このような問題は絶縁型ＤＣ／ＤＣコンバータ等のように半導体素子数が多い場合に顕著となり、その対策法として次のような手法が考えられる。
【００１９】
すなわち、デバイス状態記憶部１４からデータを読み込み、収束の有無をチェックして収束性が悪い場合に（ステップＳ１０１のＮｏ）、デバイス状態修正部９０は、デバイスの有限要素法のメッシュ数を削減する（ステップＳ１０２）。プロセスシミュレーション（ステップＳ２２）では、半導体基板の化学反応を含むため、多くのメッシュ数が必要となるが、電流や電圧を扱う電源シミュレーション（ステップＳ４４）はプロセスシミュレーション（ステップＳ２２）ほど多くのメッシュ数を必要としない。従って、プロセスシミュレーション（ステップＳ２２）より、電源シミュレーション（ステップＳ４４）のメッシュ数を低減することは、シミュレーションの精度を低下させることなく計算時間を短縮することを可能とする。
【００２０】
≪その他の実施形態≫
以上、本発明の実施形態として電源を対象に説明してきたが、本発明は電源に限定されるものではない。以下に、本発明をインバータ用半導体装置の開発に適用した例について説明する。
図１１は、ＭＯＳＦＥＴを搭載したモータを駆動する電力変換器の一例を示す。この電力変換器は、ＭＯＳＦＥＴ１１２、１１３、１１４、１１５、１１６、１１７と、これらを駆動するためのドライバ回路１１９、１２０、１２１、１２２、１２３、１２４及び制御回路１１８で構成されている。スイッチング半導体素子は、ＭＯＳＦＥＴ１１２、１１３、１１４、１１５、１１６、１１７であり、電力変換器シミュレーションにおいて有限要素法を用いる。直流電源１１１、ドライバ回路１１９、１２０、１２１、１２２、１２３、１２４、制御回路１１８等の電気系、モータ１３０等の電気・機械系には有限要素法より計算時間が短い手法、例えば回路モデルを用いる。モータ制御用のインバータにおいて、効率は冷却系を設計する上で重要な特性であり、本発明の開発方法を用いれば試作前に効率を見積ることができる。
【００２１】
次に、顧客との関係において、電力変換器用半導体装置の設計支援方法を利用した半導体装置開発システムの例について述べる。図１２乃至図１４に示すフローチャートは、半導体装置開発の工程を示す。以下、図１２乃至図１４を参照しながら本発明の実施形態に係る電力変換器用半導体開発システムについて説明する。
まず、市場・需要調査（ステップＳ２０１）は、市場や需要動向を見ながら仕様を定め、新製品提案のトリガーとなるものである。次の企画仕様検討（ステップＳ２０２）において、企画部門が仕様を検討し、開発部門はこの企画仕様を受けて開発仕様を検討する（ステップＳ２０３）。その後、開発仕様に基づき設計試作を実施し（ステップＳ２０４）、特性が確認できたら生産試作に入る（ステップＳ２０５）。
電力変換器用半導体装置の設計支援方法は、半導体装置メーカーの企画仕様検討（ステップＳ２０２）、開発仕様検討（ステップＳ２０３）の段階で利用することを想定したものである。これによれば、製造プロセス仕様入力から電力変換器特性の出力まで短時間で処理できるため、顧客に対し、企画仕様検討（ステップＳ２０２）、開発仕様検討（ステップＳ２０３）の段階で、企画仕様、開発仕様を公開し、顧客情報を取り入れ製品の開発に反映することができる。
【００２２】
図１２は、本発明の実施形態に係る製品開発手順の第１例を示すフローチャートである。図１２のフローチャートによれば、顧客要望検討（ステップＳ２０６）において、例えば、顧客が半導体装置メーカーに対し要求仕様を提示し、半導体装置メーカーは、半導体製造プロセス仕様及び電力変換器の特性を顧客に回答する。顧客がその内容を了承すれば開発仕様検討（ステップＳ２０６）が完了したことになり、設計試作（ステップＳ２０４）、生産試作（ステップＳ２０５）の各工程に進む。
このように開発段階で顧客と情報を交換することで、顧客の使用方法に適した半導体装置を開発することができる。顧客からの要求仕様として、電源効率、入力電圧、出力電圧、出力電流、動作周波数等が考えられる。
【００２３】
図１３は、本発明の実施形態に係る製品開発手順の第２例を示すフローチャートである。図１３に示すフローチャートによれば、設計試作（ステップＳ２０４）が完了した段階で顧客へ試作品を提供し（ステップＳ２１１）、顧客評価（ステップＳ２１２）により顧客要求が満足されなかった場合、原因を解析し、対策を提案する。この対策に半導体装置の変更が必要なければ生産試作（ステップＳ２０５）に入るが、半導体装置の修正が伴う場合は、企画仕様検討（ステップＳ２０２）、開発仕様検討（ステップＳ２０３）に遡って仕様の修正を行い、再度設計試作する必要がある。
このように、顧客が試作品を評価する際にも電力変換器用半導体装置開発システムを活用できる。
【００２４】
次に、不特定多数の顧客に対し、インターネット経由のオンラインシミュレータとして提供する例について、図１４のフローチャートを参照して説明する。図１４は、本発明の実施形態に係る製品開発手順の第３例を示すフローチャートである。
半導体装置メーカーにおいて、企画仕様検討（ステップＳ２０２）、開発仕様検討（ステップＳ２０３）の過程で有限要素法の半導体装置モデルが生成される。この半導体装置モデルをオンラインシミュレータに登録し、インターネットを経由し不特定多数の顧客に公開する（ステップＳ２２１）。顧客は、前記半導体装置モデルに、電気系、機械系の仕様を加えてシミュレーションし、半導体部品及び半導体装置以外の部品について顧客の条件に適した仕様のものを発注することもできる（ステップＳ２２２）。
【００２５】
従来、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ）等の回路シミュレーションでは、デバイスパラメータをインターネット経由で顧客が入手し評価することができた。しかし、回路シミュレーションの半導体装置モデルは物理現象を近似した数式モデルを用いるため、シミュレーションと実際の測定結果との誤差が大きい。スイッチング半導体素子に有限要素法を用いることで、シミュレーションと実際の測定結果との誤差を小さくすることができる。
【００２６】
以上の説明のように本発明は、電力変換器用半導体装置の開発において、製造プロセス仕様から電力変換器特性までを一貫してシミュレーションすることにより、開発期間を短縮するものである。
【００２７】
なお、図１、図３、図９に示すプロセス仕様入力部１１、プロセスシミュレーション部１３、電力変換器仕様入力部１６、電力変換器シミュレーション部１７、電力変換器特性解析部１９、電力変換器特性出力部２０、プロセス仕様修正部２１、回路仕様入力部３６、電源シミュレーション部３７、電源効率特性解析部３９、電源効率特性出力部４０、デバイス状態修正部９０のそれぞれで実行されるプログラムをコンピュータによる読み取り可能な記録媒体に記録し、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、本発明の実施形態に係る電力変換器用半導体装置の設計支援装置及び電力変換器用半導体開発システムが実現されるものとする。ここでいうコンピュータシステムとは、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）等のソフトウエアや周辺機器等のハードウェアを含むものである。
ここで、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境や表示環境等を含むものとする。「コンピュータによる読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいうが、更に、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のシステムやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。
【００２８】
また、前記プログラムは、そのプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、又は、伝送媒体中の伝送波によって、他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワークや電話回線等の通信回線のように情報を伝送する機能を有する媒体のことをいう。
【００２９】
【発明の効果】
以上説明のように本発明によれば、電源等の電力変換器において、半導体素子を有限要素法で、その他の回路、制御系部品を数式モデルで表現し、これらを連成して解析することで、半導体装置の製造プロセス仕様から電力変換器特性までを一貫してシミュレーションすることができるので、半導体装置の開発期間を大幅に短縮することができる。また、顧客との間で本発明の電力変換器用半導体装置開発システムを用いれば、顧客における電力変換器の開発効率も向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電力変換器用設計支援装置のブロック構成を示す図である。
【図２】本発明の第１実施形態に係る電力変換器用設計支援装置の処理手順を示すフローチャートである。
【図３】本発明の第２実施形態に係る電力変換器用設計支援装置のブロック構成を示す図である。
【図４】本発明の第２実施形態に係る電力変換器用設計支援装置の処理手順を示すフローチャートである。
【図５】本発明の実施形態に係る半導体の製造プロセス仕様の一例を示す図である。
【図６】本発明の第２実施形態に係るシミュレーションの対象とする非絶縁型ＤＣ／ＤＣコンバータの一例を示す図である。
【図７】本発明の第２実施形態に係るＭＯＳＦＥＴのゲート酸化膜厚と電源効率の関係を示す図である。
【図８】本発明の第２実施形態に係るシミュレーションの対象とする非絶縁型ＤＣ／ＤＣコンバータの一例を示す図である。
【図９】本発明の第３実施形態に係る電力変換器用設計支援装置のブロック構成を示す図である。
【図１０】本発明の第３実施形態に係る電力変換器用設計支援装置の処理手順を示すフローチャートである。
【図１１】本発明の実施形態に係るＭＯＳＦＥＴを搭載したモータを駆動する電力変換器の一例を示す図である。
【図１２】本発明の実施形態に係る製品開発手順の第１例を示すフローチャートである。
【図１３】本発明の実施形態に係る製品開発手順の第２例を示すフローチャートである。
【図１４】本発明の実施形態に係る製品開発手順の第３例を示すフローチャートである。
【図１５】従来の電力変換器用半導体装置の開発手法を説明するフローチャートである。
【符号の説明】
１１…プロセス仕様入力部
１２…プロセス仕様記憶部
１３…プロセスシミュレーション部
１４…デバイス状態記憶部
１５…電力変換器仕様記憶部
１６…電力変換器仕様入力部
１７…電力変換器シミュレーション部
１８…電力変換器特性記憶部
１９…電力変換器特性解析部
２０…電力変換器特性出力部
２１…プロセス仕様修正部
Claims (10)
- 電力変換器を構成する電力変換器用半導体装置の設計支援方法であって、
外部から入力される前記電力変換器用半導体装置の製造プロセス仕様に基づき、順次有限要素法によってプロセスシミュレーションを行う工程と、
前記プロセスシミュレーションの結果及び外部から入力される電力変換器仕様に基づき、前記電力変換器を構成する少なくとも２個の前記電力変換器用半導体装置を１周期以上有限要素法によって電力変換器シミュレーションを行う工程と、
前記電力変換器シミュレーションによって出力される時系列情報を解析して電力変換器特性を導出する工程と、
前記導出された電力変換器特性が、目標仕様を満たしていれば全工程を終了し、前記目標仕様に未達であれば前記製造プロセス仕様を修正して前記プロセスシミュレーションを再実施することを指示する工程と、
を有することを特徴とする電力変換器用半導体装置の設計支援方法。 - 前記プロセスシミュレーションを行った後、前記電力変換器用半導体装置の有限要素数を削減して、前記電力変換器シミュレーションを行うことを特徴とする請求項１に記載の電力変換器用半導体装置の設計支援方法。
- 前記電力変換器シミュレーションの対象となる前記電力変換器の入力電圧及び出力電力は、信号処理系に使用される電力変換器と比較して大きい値を持つことを特徴とする請求項１又は請求項２に記載の電力変換器用半導体装置の設計支援方法。
- 前記外部から入力される電力変換器仕様は、少なくとも１個のインダクタンスを含む電気系の仕様であることを特徴とする請求項１乃至請求項３のいずれか一項に記載の電力変換器用半導体装置の設計支援方法。
- 電力変換器を構成する電力変換器用半導体装置の設計支援装置であって、
外部から入力される前記電力変換器用半導体装置の製造プロセス仕様に基づき、順次有限要素法によってプロセスシミュレーションを行うプロセスシミュレーション部と、
前記プロセスシミュレーションの結果及び外部から入力される電力変換器仕様に基づき、前記電力変換器を構成する少なくとも２個の前記電力変換器用半導体装置を１周期以上有限要素法によって電力変換器シミュレーションを行い時系列情報として出力する電力変換器シミュレーション部と、
前記時系列情報を解析して電力変換器特性を導出する電力変換器特性解析部と、
前記導出された電力変換器特性が、目標仕様を満たしていれば全処理を終了し、前記目標仕様に未達であれば前記製造プロセス仕様を修正して前記プロセスシミュレーション部による前記プロセスシミュレーションを再実施することを指示するプロセス仕様修正部と、
を備えたことを特徴とする電力変換器用半導体装置の設計支援装置。 - 電力変換器を構成する電力変換器用半導体装置の設計支援装置に、
外部から入力される前記電力変換器用半導体装置の製造プロセス仕様に基づき、順次有限要素法によってプロセスシミュレーションを行う手順と、
前記プロセスシミュレーションの結果及び外部から入力される電力変換器仕様に基づき、前記電力変換器を構成する少なくとも２個の前記電力変換器用半導体装置を１周期以上有限要素法によって電力変換器シミュレーションを行い時系列情報として出力する手順と、
前記時系列情報を解析して電力変換器特性を導出する手順と、
前記導出された電力変換器特性が、目標仕様を満たしていれば全手順を終了し、前記目標仕様に未達であれば前記製造プロセス仕様を修正して前記プロセスシミュレーションを再実施することを指示する手順と、
を実行させるための設計支援プログラム。 - 電力変換器を構成する電力変換器用半導体装置の設計支援装置に、
外部から入力される前記電力変換器用半導体装置の製造プロセス仕様に基づき、有限要素法によってプロセスシミュレーションを行う手順と、
前記プロセスシミュレーションの結果及び外部から入力される電力変換器仕様に基づき、前記電力変換器を構成する少なくとも２個の前記電力変換器用半導体装置を１周期以上有限要素法によってシミュレーションを行い時系列情報として出力する手順と、
前記時系列情報を解析して電力変換器特性を導出する手順と、
前記導出された電力変換器特性が、目標仕様を満たしていれば全手順を終了し、前記目標仕様に未達であれば前記製造プロセス仕様を修正して前記プロセスシミュレーションを再実施することを指示する手順と、
を実行させるための設計支援プログラムを記録したコンピュータによる読み取り可能な記録媒体。 - 電力変換器用半導体装置の開発仕様を定義する際に、顧客の要求仕様を取り込み、以下の（ａ）〜（ｊ）の各工程を実施することによって得られる電力変換器特性を顧客へ提供することを特徴とする電力変換器用半導体装置開発システム
（ａ）前記要求仕様が反映された半導体装置の製造プロセス仕様をプロセス仕様記憶部に記憶する工程
（ｂ）前記プロセス仕様記憶部から順次前記製造プロセス仕様を呼び出し、プロセスシミュレーション部において有限要素法によりシミュレーションを行う工程
（ｃ）前記プロセスシミュレーション部によるシミュレーション結果をデバイス状態記憶部に記憶する工程
（ｄ）前記デバイス状態記憶部に記憶されたシミュレーション結果に、少なくとも電気系の仕様を追加して電力変換器仕様記憶部に記憶する工程
（ｅ）前記電力変換器仕様記憶部に記憶された情報を読み込み、電力変換器シミュレーション部において、少なくとも１周期以上、かつ、少なくとも２個以上の電力変換器用半導体装置の時系列情報を有限要素法により計算する工程
（ｆ）前記電力変換器シミュレーション部により計算された時系列情報を電力変換器特性記憶部に記憶する工程
（ｇ）前記電力変換器特性記憶部に記憶された時系列情報から電力変換機特性解析部において電力変換器特性を導出する工程
（ｈ）前記電力変換器特性解析部により導出された電力変換器特性が、目標仕様を満たしていれば全工程を終了し、目標仕様に未達であればプロセス仕様修正部で前記半導体装置の製造プロセス仕様を修正する工程
（ｉ）前記プロセス仕様修正部による製造プロセス仕様の修正結果を前記プロセス仕様記憶部に記憶する工程
（ｊ）前記目標仕様を満たすまで前記（ｂ）工程〜（ｉ）工程を繰り返す工程。 - 電力変換器用半導体装置の開発仕様を定義するために顧客に試作品を提供して得られる評価結果を取り込み、以下の（ａ）〜（ｊ）の各工程を実施することによって得られる電力変換器特性を顧客へ提供することを特徴とする電力変換器用半導体装置開発システム
（ａ）前記評価結果が反映された半導体装置の製造プロセス仕様をプロセス仕様記憶部に記憶する工程
（ｂ）前記プロセス仕様記憶部から順次前記製造プロセス仕様を呼び出し、プロセスシミュレーション部において有限要素法によりシミュレーションを行う工程（ｃ）前記プロセスシミュレーション部によるシミュレーション結果をデバイス状態記憶部に記憶する工程
（ｄ）前記デバイス状態記憶部に記憶されたシミュレーション結果に、少なくとも電気系の仕様を追加して電力変換器仕様記憶部に記憶する工程
（ｅ）前記電力変換器仕様記憶部に記憶された情報を読み込み、電力変換器シミュレーション部において、少なくとも１周期以上、かつ、少なくとも２個以上の電力変換器用半導体装置の時系列情報を有限要素法により計算する工程
（ｆ）前記電力変換器シミュレーション部により計算された時系列情報を電力変換器特性記憶部に記憶する工程
（ｇ）前記電力変換器特性記憶部に記憶された時系列情報から電力変換機特性解析部において電力変換器特性を導出する工程
（ｈ）前記電力変換器特性解析部により導出された電力変換器特性が、目標仕様を満たしていれば全工程を終了し、目標仕様に未達であればプロセス仕様修正部で前記半導体装置の製造プロセス仕様を修正する工程
（ｉ）前記プロセス仕様修正部による製造プロセス仕様の修正結果を前記プロセス仕様記憶部に記憶する工程
（ｊ）前記目標仕様を満たすまで前記（ｂ）工程〜（ｉ）工程を繰り返す工程。 - 以下の（ａ）〜（ｊ）に示す各工程から成る電力変換器用半導体装置の設計支援方法をネットワーク上に公開し、顧客が端末装置を操作することによって入力される設計条件に従って電力変換器のシミュレーションを行い、そのシミュレーション結果を、前記ネットワークを介して顧客の端末装置に提供することを特徴とする電力変換器用半導体装置開発システム
（ａ）前記電力変換器用半導体装置の製造プロセス仕様をプロセス仕様記憶部に記憶する工程
（ｂ）前記プロセス仕様記憶部から順次前記製造プロセス仕様を呼び出し、プロセスシミュレーション部において有限要素法によりシミュレーションを行う工程（ｃ）前記プロセスシミュレーション部によるシミュレーション結果をデバイス状態記憶部に記憶する工程
（ｄ）前記デバイス状態記憶部に記憶されたシミュレーション結果に、少なくとも電気系の仕様を追加して電力変換器仕様記憶部に記憶する工程
（ｅ）前記電力変換器仕様記憶部に記憶された情報を読み込み、電力変換器シミュレーション部において、少なくとも１周期以上、かつ、少なくとも２個以上の電力変換器用半導体装置の時系列情報を有限要素法により計算する工程
（ｆ）前記電力変換器シミュレーション部により計算された時系列情報を電力変換器特性記憶部に記憶する工程
（ｇ）前記電力変換器特性記憶部に記憶された時系列情報から電力変換機特性解析部において電力変換器特性を導出する工程
（ｈ）前記電力変換器特性解析部により導出された電力変換器特性が、目標仕様を満たしていれば全工程を終了し、目標仕様に未達であればプロセス仕様修正部で前記半導体装置の製造プロセス仕様を修正する工程
（ｉ）前記プロセス仕様修正部による製造プロセス仕様の修正結果を前記プロセス仕様記憶部に記憶する工程
（ｊ）前記目標仕様を満たすまで前記（ｂ）工程〜（ｉ）工程を繰り返す工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002379215A JP4102182B2 (ja) | 2002-12-27 | 2002-12-27 | 電力変換器用半導体素子の設計支援方法、設計支援装置、設計支援プログラム、設計支援プログラムの記録媒体及び電力変換器用半導体装置開発システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002379215A JP4102182B2 (ja) | 2002-12-27 | 2002-12-27 | 電力変換器用半導体素子の設計支援方法、設計支援装置、設計支援プログラム、設計支援プログラムの記録媒体及び電力変換器用半導体装置開発システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004213144A true JP2004213144A (ja) | 2004-07-29 |
| JP4102182B2 JP4102182B2 (ja) | 2008-06-18 |
Family
ID=32815778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002379215A Expired - Fee Related JP4102182B2 (ja) | 2002-12-27 | 2002-12-27 | 電力変換器用半導体素子の設計支援方法、設計支援装置、設計支援プログラム、設計支援プログラムの記録媒体及び電力変換器用半導体装置開発システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4102182B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009303340A (ja) * | 2008-06-11 | 2009-12-24 | National Institute Of Advanced Industrial & Technology | 電力変換装置の最適設計方法および最適設計シミュレータ |
| JP2010092434A (ja) * | 2008-10-10 | 2010-04-22 | Chuo Univ | アナログ回路の数値演算によるシミュレーション方法、およびスイッチング電源回路の数値演算によるシミュレーション方法 |
| JP2022535684A (ja) * | 2019-06-05 | 2022-08-10 | エックス デベロップメント エルエルシー | 物理デバイスの製造および設計の最適化のためのカスケードモデル |
-
2002
- 2002-12-27 JP JP2002379215A patent/JP4102182B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009303340A (ja) * | 2008-06-11 | 2009-12-24 | National Institute Of Advanced Industrial & Technology | 電力変換装置の最適設計方法および最適設計シミュレータ |
| JP2010092434A (ja) * | 2008-10-10 | 2010-04-22 | Chuo Univ | アナログ回路の数値演算によるシミュレーション方法、およびスイッチング電源回路の数値演算によるシミュレーション方法 |
| JP2022535684A (ja) * | 2019-06-05 | 2022-08-10 | エックス デベロップメント エルエルシー | 物理デバイスの製造および設計の最適化のためのカスケードモデル |
| JP7223879B2 (ja) | 2019-06-05 | 2023-02-16 | エックス デベロップメント エルエルシー | 物理デバイスの製造および設計の最適化のためのカスケードモデル |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4102182B2 (ja) | 2008-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lin et al. | A particle swarm optimization approach to nonlinear rational filter modeling | |
| Gao et al. | Exact and heuristic approaches to input vector control for leakage power reduction | |
| US8850375B2 (en) | Integrated circuit design and simulation | |
| Sjöberg et al. | Initializing Wiener–Hammerstein models based on partitioning of the best linear approximation | |
| Maricau et al. | Efficient variability-aware NBTI and hot carrier circuit reliability analysis | |
| JP5121757B2 (ja) | 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法 | |
| JP2016110523A (ja) | インバータのスイッチング波形の計算方法、および回路計算用モデル | |
| US20080244488A1 (en) | Method for laying out decoupling cells and apparatus for laying out decoupling cells | |
| US8594989B2 (en) | Compensating for variations in device characteristics in integrated circuit simulation | |
| JP2010267570A (ja) | 特性解析装置 | |
| Li et al. | A thermal twin modeling method of press pack IGBT based on power loss | |
| JP4966331B2 (ja) | 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体 | |
| JP4102182B2 (ja) | 電力変換器用半導体素子の設計支援方法、設計支援装置、設計支援プログラム、設計支援プログラムの記録媒体及び電力変換器用半導体装置開発システム | |
| Zheng et al. | MPSoC-based dynamic adjustable time-stepping scheme with switch event oversampling technique for real-time HIL simulation of power converters | |
| Gong et al. | A Model Review for Controller-hardware-in-the-loop Simulation in EV Powertrain Application | |
| US20100262412A1 (en) | Integrated circuit modeling based on empirical test data | |
| WO2012131863A1 (ja) | 設計支援方法、設計支援プログラムおよび設計支援装置 | |
| Qu et al. | Extraction of low-order non-linear inductor models from a high-order physics-based representation | |
| Li et al. | Receding horizon D-optimal input design for identification of wireless power transfer systems | |
| Kindrachuk et al. | A Fourier transformation‐based method for gradient‐enhanced modeling of fatigue | |
| JP5399938B2 (ja) | 推定用多項式生成装置、推定装置、推定用多項式生成方法および推定方法 | |
| CN114365413A (zh) | 一种温度的预测方法以及装置 | |
| JP7415089B1 (ja) | ノイズ解析装置、ノイズ解析方法、及び、プログラム | |
| Fard et al. | Digital Twin Health Monitoring of Five-Level ANPC Power Converter based on Estimation of Semiconductor On-State Resistance | |
| JP2007328688A (ja) | 半導体デバイス特性シミュレーション方法、半導体デバイス特性シミュレーション装置および半導体デバイス特性シミュレーションプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070727 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080321 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |