JP2004201352A - 水平偏向装置 - Google Patents

水平偏向装置 Download PDF

Info

Publication number
JP2004201352A
JP2004201352A JP2004108323A JP2004108323A JP2004201352A JP 2004201352 A JP2004201352 A JP 2004201352A JP 2004108323 A JP2004108323 A JP 2004108323A JP 2004108323 A JP2004108323 A JP 2004108323A JP 2004201352 A JP2004201352 A JP 2004201352A
Authority
JP
Japan
Prior art keywords
deflection
retrace
transistor
winding
aspect ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004108323A
Other languages
English (en)
Other versions
JP3669439B2 (ja
Inventor
Edouaruto Hafuaaru Peeta
エドウアルト ハフアール ペータ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Licensing Corp
Original Assignee
RCA Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Licensing Corp filed Critical RCA Licensing Corp
Publication of JP2004201352A publication Critical patent/JP2004201352A/ja
Application granted granted Critical
Publication of JP3669439B2 publication Critical patent/JP3669439B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22Circuits for controlling dimensions, shape or centering of picture on screen
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H04N3/233Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Television Scanning (AREA)
  • Television Systems (AREA)

Abstract

【目的】 アスペクト比が選択可能な陰極線管表示システムに使用して、選択されたアスペクト比に適合するように水平偏向幅と偏向補正パラメータとを制御する。
【構成】 偏向巻線(Lh)と、この偏向巻線に偏向電流(iL)を供給する手段(Q2)と、水平偏向の幅を制御するために上記偏向巻線に選択的に結合されるインダクタンス(Wb)と、偏向巻線に結合された第1のリトレース・キャパシタンス(C2、C3、C4)と、第1のリトレース・キャパシタンスに選択的に結合されて、水平偏向の幅が変更されたときリトレース期間を実質的に一定に維持する第2のリトレース・キャパシタンス(C5)と、を具備している。
【選択図】 図2

Description

この発明は、偏向電流制御、及び、画像内容を幾何学的に変形させたり消失させたりすることなく、あるいは、線時間画像圧縮を生じさせることなく、種々のアスペクト比の画像を表示することができる水平偏向装置に関するものである。
16:9のアスペクト比の映像管が導入されて、表示の幅と高さを、表示されるべき画像のフォーマットに適合させる方法が必要となった。即ち、4:3のアスペクト比の画像を16:9の映像管で表示する時は、表示幅を縮めなければならない。この表示幅の減縮は、適当なデジタルビデオ信号処理によって、あるいは、単に偏向電流の振幅を小さくすることによって行うことができる。水平走査の幅を減少させるようにすると、アスペクト比4:3の信号をアスペクト比16:9の管で表示するに先立って、デジタル処理する(縮める)必要がなくなる。
この発明によれば、水平走査幅を25%減じるスイッチイング構成が提供される。この減縮率はアスペクト比4:3のビデオ信号源を幾何学的歪みを生じさせることなく、16:9のビデオ表示器で表示できるようにするために必要なものである。
この回路は接地されたヨークを有するラスタ補正された水平偏向回路を利用している。この回路の構成により、1つのトランジスタスイッチによって、例えば、偏向電流の振幅、リトレース時間、ラスタ補正、S字修正等の偏向に関する全てのパラメータが制御されるという、費用のあまりかからない解決法が提供される。
発明の概要
陰極線管表示システムは、陰極線管とこの陰極線管に取り付けられ、かつ、陰極線管のスクリーン上にラスタが走査されるようにする偏向電流を発生させる偏向手段に結合されたヨークとを含んでいる。少なくとも2つの選択可能な偏向状態が設定される。第1の偏向状態では、第1のアスペクト比に対応する水平偏向の幅と偏向補正パラメータを持ったラスタが生成される。第2の選択可能な偏向状態では、第2のアスペクト比に対応する水平偏向の幅と偏向補正パラメータを持ったラスタが生成される。
実施形態において、偏向手段が接地点に分路結合されたヨークを駆動して、水平偏向幅及び水平偏向歪みの補正パラメータを、選択されたアスペクト比に適合させて簡単に制御することができる水平偏向装置を提供することができ、この水平偏向装置は、偏向巻線(Lh)と、この偏向巻線に結合された偏向電流(iL)の源(Q2)と、上記偏向巻線に結合されたS字修正キャパシタンスであって、上記偏向巻線とある共振周波数を呈する上記S字修正キャパシタンス(Cs)と、上記偏向巻線をインダクタンス(Wb)に結合して水平偏向の幅を変化させる第1のスイッチング手段(Q3)と、この第1のスイッチング手段に応答して上記共振周波数およびS字修正の量を変化させる第2のスイッチング手段(D2、D3)と、を具備している。
この発明の特徴によれば、選択されたアスペクト比に特有の偏向補正を与える選択可能な付加的な水平偏向歪みの補正パラメータを設定することができる水平偏向装置を提供することができ、この水平偏向装置は、偏向巻線(Lh)と、その偏向巻線に偏向電流(iL)を供給する手段(Q2)と、水平偏向の幅を制御するためにその偏向巻線に選択的に結合されるインダクタンス(Wb)と、その偏向巻線に結合された第1のリトレース・キャパシタンス(C2、C3、C4)と、その第1のリトレース・キャパシタンスに選択的に結合されて、水平偏向の幅が変更されたときリトレース期間を実質的に一定に維持する第2のリトレース・キャパシタンス(C5)と、を具えている。
図1Aは、順次走査表示に必要な水平周波数の2倍で動作する、水平偏向回路1000により駆動される水平偏向巻線を有する、例えば、VideoColor(ビデオカラー)社製16:9映像管A86 ECT 13×10型のような、陰極線管(CRT)3000を示す。垂直偏向回路2000が垂直偏向巻線に結合されている。図1BはCRT3000の表示面と2種類のラスタ幅とを示す。16:9のアスペクト比のラスタが参照番号3100で示されており、参照番号3200は4:3のアスペクト比のラスタを示す。
図2において、水平発振器100は入力ビデオ水平同期信号に位相ロックされており、駆動段は出力トランジスタQ2のベースに結合されている。トランジスタQ2のコレクタは、E−W(左右)スイッチングMOSトランジスタQ1とフライバック変成器T1の1次巻線W1との直列接続回路を通してB+電源に接続されている。トランジスタQ2のコレクタ端子は、E−W制御回路200の入力と、偏向リトレース時間を決めるキャパシタC2、C3、C4及びC5にも結合されている。このE−W制御回路200の動作は米国特許第5,115,171号に詳細に説明されている。
トランジスタQ2のコレクタは、更に、S字補正を施すキャパシタCsと抵抗R10によって分路されている直線性コイルLlinとを介して偏向ヨークLhに結合されている。偏向ヨークLhは、16:9フォーマットのラスタを表示する時には、トランジスタQ3によって接地される。
4:3のアスペクト比の画像を表示するためには、単巻変成器L1の巻線WbがヨークLhと交流接地を与えるキャパシタC6とに直列に接続される。トランジスタQ1は、リトレースの前半部の可変期間中にT1の1次巻線からの必要なエネルギを偏向回路に供給し、リトレースの残りの部分はターンオフする。このように、Q2の両端間のリトレース電圧はQ1によって制御される。従って、フライバック変成器のリトレース時間はキャパシタC1によって決められる。偏向回路とフライバック変成器は5.8μ秒という同じリトレース時間を持つように選定されている。
フライバック変成器T1は2つの2次巻線、W2とW3とを有し、巻線W2は走査適合回路300のための制御電圧とトランジスタQ3のベース駆動電流とを生成し、巻線W3はアルタ電源EHTのためのリトレースパルスを生成する。
フライバック変成器と出力トランジスタQ2の間にE−W補正回路によって与えられる分離により、アルタ電源EHTが、偏向システムの変動、例えば、水平偏向の幅の変化に対し、実質的に不感になる。
Q2のコレクタと接地点との間に結合されたキャパシタC2とC3により形成される容量性分圧器によって、ヨークリトレース電圧サンプルが供給される。この電圧サンプルはダイオードD1によって接地電位にクランプされ、水平発振器に帰還されて、発振器をビデオ信号水平同期信号に同期させるための入力を供給する。水平発振器用の位相ロック入力としてヨークリトレースパルスを用いることにより、水平発振器をビーム電流に関係させて位相変調する必要がなくなる。
クランプされたヨークリトレース電圧パルスはE−W制御回路200用の帰還信号を供給する。E−W制御回路には、偏向歪み補正に適した種々の波形を生成するように整形される垂直周波数の波形が供給されている。E−W制御回路はトランジスタQ1のターンオフ時間を、処理された垂直周波数波形によって変調する。従って、偏向回路に流入するエネルギが振幅変調され、その結果、トランジスタQ2の両端間のリトレース電圧、及び、ヨークを流れるヨーク電流が変調される。その結果、E−Wラスタ歪み、例えば、ピンクッション歪みや台形歪みが補正される。
走査適合回路300は、単巻変成器L1に結合されたトランジスタスイッチQ3を含んでいる。単巻変成器L1は2つの巻線WaとWbとを有し、巻線Wbはヨーク延長コイル、あるいは、インダクタを構成し、巻線Waは逓昇単巻変成器を形成する。キャパシタC6がヨーク延長コイルWbに対し、接地のための低い交流インピーダンスを与える。リトレース・キャパシタンスは、単巻変成器の巻線Waを介してトランジスタスイッチQ3に結合されているダイオードD2とD3によって切り換えられる。スイッチトランジスタQ3は、トランジスタQ5によって駆動されるMOSトランジスタQ4に結合されている。トランジスタQ5はアスペクト比表示選択スイッチS1に結合されている。
16:9モードが選択されると、水平偏向ヨークLhの低電圧側は、飽和したスイッチトランジスタQ3のコレクタによって、この実施例では接地電位である基準電位に接続される。トランジスタQ3のコレクタは、このトランジスタQ3が飽和した時に接地される、単巻変成器L1の巻線WaとWbの相互接続点にも接続されている。巻線Wbの他方の端部は10μFのキャパシタC6によって交流的に短絡されている。従って、変成器作用によって、巻線WaはダイオードD3の陰極を接地電位にクランプする短絡回路を提供する。ダイオードD2とD3はキャパシタC4とC5の相互接続点を接地電位にクランプする。従って、キャパシタC5はダイオードD2とD3によって短絡され、偏向回路のリトレース時間は、キャパシタC4に並列に接続されたキャパシタC2とC3の直列接続体によって決まる。画像幅とラスタ補正は、16:9モードでは、スクリーン全面を用いた16:9表示が得られるように、E−W制御回路を介して調整される。
4:3表示モードでは、トランジスタQ3はターンオフされて、偏向電流がヨーク延長巻線WbとキャパシタC6とを通って流れるようにし、その結果、偏向電流振幅が減少する。巻線WaとWbの接続点に於けるリトレース電圧は巻線Waによって逓昇され、リトレース中に、ダイオードD3の両端間に逆バイアスを生成する。従って、ダイオードD3がオフになって、キャパシタC5がキャパシタC4と直列になるように切り換えられ、全体としてのリトレース・キャパシタンスが減少する。このようにリトレース・キャパシタンスが減少することにより、偏向ヨークL1に直列に巻線Wbが付加されたことによる偏向回路のインダクタンスの増大が補償される。これらの総合的な結果として、16:9と4:3の間でアスペクト比が切り換えられる時、一定したリトレース時間が得られる。
直列接続されたリトレース・キャパシタC2とC3を用いたので、インダクタンスの切り換えを補償するために必要なリトレース・キャパシタンスの変化によって、キャパシタC4とC5の直列接続が形成する分圧器は、巻線WbとヨークLhの相互接続点に現れるリトレースパルス振幅よりも大きいリトレースパルス振幅を生成する。
リトレースのピークでダイオードD3が導通することがないようにするためには、ダイオードD3の陰極に対し、より大きな逆バイアスリトレースパルスを供給する必要がある。そこで、巻線(Wa+Wb)/Wbによって形成される逓昇単巻変成器L1が、ダイオードD3を逆バイアスするに充分な約150%のパルス振幅を生成する。このリトレース電圧の違いを図3に示す。波形AはキャパシタC4とC5の相互接続点Aにおけるリトレース電圧波形を、波形Bは巻線WaとWbの相互接続点Bにおけるリトレース電圧を示す。両波形に付されている陰影はE−Wパラボラ振幅変調があることを示している。
トランジスタQ3の両端間に負の電圧が発生しないようにするために、巻線WaとWbの相互接続点のトレース電圧をダイオードD2とD3及びトランジスタQ3内の集積ダイオードによってクランプすることにより、キャパシタC6が正に充電される。これによって、約60ボルトの正の直流電圧がキャパシタC6の両端間に生成される。
巻線Wbを挿入したことと、リトレース・キャパシタンスの低下による循環エネルギの低下によって、4:3アスペクト比においては、偏向電流振幅が低下する。S字整形の量は、巻線Wbの挿入による偏向電流の減少に応じて減少する。別の説明のしかたをすると、付加されたインダクタンスが、S字キャパシタCsと偏向ヨークLhにより形成される直列偏向回路の同調を低下させ、それによって、周波数補正波形の低下を生じる。即ち、波形の両端における湾曲が小さい、即ち、S字修正量の小さい波形が生じる。
図4は16:9と4:3の両方の偏向幅の時の偏向電流iLを示す。トランジスタQ2の両端間のリトレース電圧は、16:9から4:3へ切り換えられる時も変化しないので、ラスタ補正の相対的な量は一定のままである。従って、ピーク−ピークラスタ補正電流は偏向電流の減少に伴って減少する。その結果、16:9と4:3の間で偏向が切り換えられても、ラスタの幾何学は正しい形に維持されるという利点がある。
偏向感度は映像管の端部に向かうにつれて増大し、偏向電流のS字整形を必要とする。16:9のアスペクト比から4:3のアスペクト比への切り換えのためには、走査振幅を25%減少させることが必要である。しかし、この特定の管に必要とされるS字修正のために、偏向電流は18%だけ減少させられる。従って、延長コイルWbの図示の値は、ヨークLhと飽和していない直線性コイルLlinのインダクタンスの和の18%である。
4:3のアスペクト比の表示モードで動作する時は、偏向幅が減少するために、水平走査の開始は水平過走査によってぼやけることはなくなる。従って、どのような走査リンギングであれ他の乱れであれ、それは画像の左端に垂直の縞として目に見えることになろう。
図2の回路部分400は、偏向ヨークと共振して、リトレースパルスの終了後にリトレース電流を流れさせてしまう浮遊キャパシタンスの影響を補償する。この浮遊キャパシタンスは偏向ヨークとそれに隣接する他の素子との間に存在するものである。回路400の構成は他のアスペクト比での動作にも等しく適用でき、その場合、より小さい水平過走査を採用することが可能で、それによって、ぼやけが少なく、かつ、明るい画像を得ることができる。
16:9のアスペクト比モードでは、トランジスタQ3を飽和させるに必要なベース電流はフライバック変成器T1の巻線W2によって生成される。巻線W2からの正のリトレースパルスはダイオードD5、抵抗R6、インダクタL2、及び飽和したトランジスタQ4を介してトランジスタQ3のベース・エミッタ接合に結合される。インダクタL2は、トレース期間中はダイオードD4とトランジスタQ4を介してトランジスタQ3のベース電流を提供する、リトレース電流からのエネルギを蓄積する。インダクタL2はダイオードD4とトランジスタQ3によって、トレース中、ほぼ短絡される。従って、トレース期間中の電流の減衰は小さい。連続するリトレースパルスがインダクタL2中のエネルギを補給し、その結果、2アンペアの直流ベース電流が生じる。
4:3のアスペクト比のモードでは、アスペクト比選択スイッチS1が開かれ、抵抗R9がキャパシタC8を正の電圧に充電して、トランジスタQ5を飽和させる。トランジスタQ5が飽和している状態では、コレクタにおける接地電位に近い電位が抵抗R7を介してMOSトランジスタQ4に供給され、トランジスタQ4はターンオフされる。トランジスタQ4のソースは抵抗R5を介して接地されており、また、バイポーラトランジスタQ3のベースにも結合されており、トランジスタQ3も遮断される。
抵抗R4はトランジスタQ4の両端間の電圧ピークを防止するために、インダクタL2に対してダンピング作用を行う。キャパシタC6の両端間の電圧がダイオードD5を逆バイアスする。抵抗R1とR2が、それぞれ、キャパシタC5とC6に対する放電路を提供し、それらに加えられる直流電圧を規定する。ダンピング回路網の抵抗R3とキャパシタC7が、水平偏向ヨークLhと単巻変成器L1の相互接続点における寄生発振を防止する。
16:9アスペクト比表示モードでは、アスペクト比選択スイッチS1は閉じられ、フライバック変成器の巻線W2を、トランジスタQ5をターンオフする負の電位を生成するダイオードD7とキャパシタC8に結合する。トランジスタQ5のコレクタは抵抗R8を介して正の電源に結合されており、さらに、ツエナーダイオードD6の陰極と抵抗R7の相互接続点にも結合されている。抵抗R7はMOSトランジスタQ4のゲート電極に結合されている。従って、トランジスタQ5がオフの時、正の電源から抵抗R8を介してツエナーダイオードD6に電流が供給され、それによって抵抗R7を介してトランジスタQ4のゲートに正の電圧が供給され、トランジスタQ4は飽和する。
飽和したトランジスタQ4は、キャパシタC6の正の電位を抵抗R4を介して、抵抗R5とスイッチトランジスタQ3のベースの相互接続点に結合して、トランジスタQ3を飽和させ、水平偏向ヨークと単巻変成器L1のタップの相互接続点を実効的に接地する。
単巻変成器L1のタップの接地は、トランジスタQ3のベース電流の電流源であるキャパシタC6に対して放電路を提供する。しかし、トランジスタQ3のベース電流は巻線W2からの整流されたリトレースパルスによって保持される。これらの整流されたリトレースパルスは抵抗R6、ダイオードD5及びインダクタL2を介して供給される。トレース期間中、インダクタL2に蓄積されていたエネルギが、ダイオードD4、抵抗R5及びトランジスタQ4を介してトランジスタQ3のベース電流を維持する。
フォーマット間のスムースな切り換えはトランジスタQ3の制御によって行われる。4:3アスペクト比モードにおいて、キャパシタC6はダイオードD2、D3とトランジスタQ3の逆並列ダイオードを介してトレース電圧によって正に充電される。4:3表示フォーマットから16:9表示フォーマットに切り換える時、スイッチS1が閉じられ、前述したように、ベース電流が制御される。キャパシタC6は抵抗R10とトランジスタQ3及びQ4によって完全に放電する。
スイッチS1は、番組フォーマット識別回路によって生成された、あるいは、この回路によって取り出された制御信号によって付勢されるような電子スイッチとすることもできる。
以上説明した、この発明の構成は他のテレビジョン走査周波数及び/または他の任意のアスペクト比あるいは不足走査構成にも適用できる。
図1Aは映像管、ヨーク及び偏向系を示し、図1Bは16:9と4:3のアスペクト比のラスタの両方を示した16:9のアスペクト比の陰極線管の表示面を示す図である。 この発明の走査適合回路の構成によるラスタ補正された水平偏向回路の回路図である。 図2の回路点AとBにおけるリトレース電圧波形を示す図である。 偏向ヨークLhを流れる電流iLを示す図である。
符号の説明
Lh 偏向ヨーク
Q2 偏向手段
Cs S字修正キャパシタンス
Wb インダクタンス(偏向電流振幅制御手段)
Q2 偏向電流源
Q3 第1のスイッチング手段
D2、D3 第2のスイッチング手段
C2、C3、C4 第1のリトレース・キャパシタンスを構成するキャパシタ
C2、C3、C4、C5 第2のリトレース・キャパシタンス構成するキャパシタ

Claims (1)

  1. 偏向巻線と、
    上記偏向巻線に偏向電流を供給する手段と、
    水平偏向の幅を制御するために上記偏向巻線に選択的に結合されるインダクタンスと、
    上記偏向巻線に結合された第1のリトレース・キャパシタンスと、
    上記第1のリトレース・キャパシタンスに選択的に結合されて、水平偏向の幅が変更されたときリトレース期間を実質的に一定に維持する第2のリトレース・キャパシタンスと、
    を具える、水平偏向装置。

JP2004108323A 1991-08-28 2004-03-31 水平偏向装置 Expired - Lifetime JP3669439B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB919118425A GB9118425D0 (en) 1991-08-28 1991-08-28 Adapting horizontal scan to picture format

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002099844A Division JP3701253B2 (ja) 1991-08-28 2002-04-02 水平偏向装置

Publications (2)

Publication Number Publication Date
JP2004201352A true JP2004201352A (ja) 2004-07-15
JP3669439B2 JP3669439B2 (ja) 2005-07-06

Family

ID=10700569

Family Applications (3)

Application Number Title Priority Date Filing Date
JP25396192A Expired - Fee Related JP3464496B2 (ja) 1991-08-28 1992-08-27 陰極線管表示システム
JP2002099844A Expired - Lifetime JP3701253B2 (ja) 1991-08-28 2002-04-02 水平偏向装置
JP2004108323A Expired - Lifetime JP3669439B2 (ja) 1991-08-28 2004-03-31 水平偏向装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP25396192A Expired - Fee Related JP3464496B2 (ja) 1991-08-28 1992-08-27 陰極線管表示システム
JP2002099844A Expired - Lifetime JP3701253B2 (ja) 1991-08-28 2002-04-02 水平偏向装置

Country Status (6)

Country Link
US (1) US5287042A (ja)
JP (3) JP3464496B2 (ja)
KR (1) KR100287035B1 (ja)
CN (1) CN1035650C (ja)
GB (1) GB9118425D0 (ja)
MY (1) MY109416A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2269955B (en) * 1992-08-07 1996-02-14 British Broadcasting Corp Method of showing 16:9 pictures on 4:3 displays
KR0144941B1 (ko) * 1994-09-30 1998-07-15 김광호 와이드 비젼 디스플레이 장치
GB9508289D0 (en) * 1995-04-24 1995-06-14 Rca Thomson Licensing Corp Deflection circuits for changing display format on wide screen picture tubes
KR0164579B1 (en) * 1995-11-07 1999-03-20 Samsung Electronics Co Ltd Semi-wide tv
JP4718763B2 (ja) * 2002-04-15 2011-07-06 マイクロソフト コーポレーション ビデオ・レンダラーとグラフィックス・デバイス・ドライバの間の相互作用を促進すること
US7219352B2 (en) * 2002-04-15 2007-05-15 Microsoft Corporation Methods and apparatuses for facilitating processing of interlaced video images for progressive video displays
US7643675B2 (en) * 2003-08-01 2010-01-05 Microsoft Corporation Strategies for processing image information using a color information data structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4081852A (en) * 1974-10-03 1978-03-28 Westinghouse Electric Corporation Ground fault circuit breaker
US4516058A (en) * 1981-05-11 1985-05-07 Rca Corporation Linearity corrected horizontal deflection circuit
GB8304754D0 (en) * 1983-02-21 1983-03-23 Rca Corp Variable picture size circuit
US4588929A (en) * 1983-05-25 1986-05-13 Rca Corporation Power supply and deflection circuit providing multiple scan rates
JPH0813094B2 (ja) * 1985-04-19 1996-02-07 日本ビクター株式会社 水平偏向回路
GB2177270A (en) * 1985-06-19 1987-01-14 Philips Electronic Associated Line output circuit for generating a sawtooth current at two frequencies
US4709193A (en) * 1986-05-30 1987-11-24 Rca Corporation S-capacitance switching circuit for a video display
FR2603442B1 (fr) * 1986-09-02 1988-11-10 Radiotechnique Ind & Comm Circuit de balayage lignes avec correction dynamique de s
US4761586A (en) * 1986-12-23 1988-08-02 Rca Licensing Corporation Linearity correction for multiple frequency video apparatus
US4868659A (en) * 1987-04-30 1989-09-19 Rca Licensing Corporation Deflection circuit for non-standard signal source

Also Published As

Publication number Publication date
MY109416A (en) 1997-01-31
CN1071037A (zh) 1993-04-14
KR100287035B1 (ko) 2001-04-16
JP3669439B2 (ja) 2005-07-06
US5287042A (en) 1994-02-15
GB9118425D0 (en) 1991-10-16
KR930004915A (ko) 1993-03-23
CN1035650C (zh) 1997-08-13
JP3464496B2 (ja) 2003-11-10
JP3701253B2 (ja) 2005-09-28
JPH05219398A (ja) 1993-08-27
JP2002325184A (ja) 2002-11-08

Similar Documents

Publication Publication Date Title
US5399945A (en) Raster distortion correction circuit
EP0626669A2 (en) Deflection apparatus for raster scanned CRT displays
JP3669439B2 (ja) 水平偏向装置
US5194784A (en) Raster correction circuit
EP0642261B1 (en) Voltage regulator for CRT electrode supply
US4649325A (en) Scanning CRT control system
US5111121A (en) Voltage booster for CRT electrode supply
US4779030A (en) Television line output circuit
GB2278985A (en) Deflection apparatus for raster scanned CRT displays
EP0530809B1 (en) Deflection current generating circuits
EP0178737B1 (en) Line output circuit for generating a line frequency sawtooth current
EP1257116A2 (en) Raster distortion correction circuit
US5648704A (en) Method and apparatus for digital control of raster shift in CRT displays
EP0493824A1 (en) Raster distortion correction circuit
EP1091569A2 (en) Raster distortion correction circuit
JP2519733B2 (ja) 水平出力回路
EP1289277A2 (en) Dynamic horizontal linearity correction
WO1998049829A1 (en) Charge controlled raster correction circuit
JPH0568180A (ja) テレビジヨン受像機の電圧供給回路
JPH0817449B2 (ja) ラスタ走査型陰極線管表示装置の偏向装置
JPH01309469A (ja) 水平偏向直線性補正回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050405

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080422

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100422

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120422

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120422

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130422

Year of fee payment: 8

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130422

Year of fee payment: 8