JP2004193221A - Semiconductor circuit elements/optical element mixed hybrid module and method of manufacturing the same - Google Patents

Semiconductor circuit elements/optical element mixed hybrid module and method of manufacturing the same Download PDF

Info

Publication number
JP2004193221A
JP2004193221A JP2002357069A JP2002357069A JP2004193221A JP 2004193221 A JP2004193221 A JP 2004193221A JP 2002357069 A JP2002357069 A JP 2002357069A JP 2002357069 A JP2002357069 A JP 2002357069A JP 2004193221 A JP2004193221 A JP 2004193221A
Authority
JP
Japan
Prior art keywords
optical
semiconductor circuit
main surface
layer
electric wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002357069A
Other languages
Japanese (ja)
Other versions
JP4042555B2 (en
Inventor
Takeshi Ogawa
剛 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002357069A priority Critical patent/JP4042555B2/en
Publication of JP2004193221A publication Critical patent/JP2004193221A/en
Application granted granted Critical
Publication of JP4042555B2 publication Critical patent/JP4042555B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce parasitic capacitance by shortening electrical wiring and realize high speed and large capacity signal transmission. <P>SOLUTION: The hybrid module is formed of an element sealing block body 2 in which semiconductor circuit element 5 and optical elements 6, 7 are sealed and integrated with an insulating resin layer 8, so that the forming surfaces of the input/output portions are set to the same surface; and an electrical wiring block body 3 including a light guiding member 24 for optically connecting an electric wiring layer 17 for electrically connecting the semiconductor circuit element 5 and optical elements 6, 7 and the optical elements 6, 7. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体回路素子と光学素子とを混載して電気信号と光学信号との伝送を可能として情報信号等の高速、高容量伝送化を図る半導体回路素子・光学素子混載ハイブリットモジュール及びその製造方法に関する。
【０００２】
【従来の技術】
例えば、パーソナルコンピュータ、携帯電話機、ビデオ機器、オーディオ機器等の各種デジタル電子機器には、各種のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）素子やＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）素子、メモリ素子等の複数個の半導体回路素子を配線基板上に搭載したマルチチップモジュールが備えられている。マルチチップモジュールにおいては、配線パターンの微細化、ＩＣパッケージの小型化や集積規模の飛躍的向上、多ピン化或いはＣＳＰ（ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）等の実装方法の改善によって高機能化、複合化が図られるとともに、小型軽量化或いは薄型化が図られている。また、マルチチップモジュールにおいては、半導体回路素子の動作速度の大幅な向上、大容量化等に伴って高性能化、高機能化、多機能化、高速処理化等が図られている。
【０００３】
従来のマルチチップモジュールにおいては、一般にボード内に搭載された半導体回路素子間等のように比較的短い距離の信号伝送が、電気配線による電気信号によって行われていた。マルチチップモジュールは、情報信号の高速伝送化や信号パターンの高密度化等によってさらなる性能の向上が図られているが、電気配線による対応ではその限界があるために実現が困難であった。マルチチップモジュールにおいては、配線パターン内において発生するＣＲ（Ｃａｐａｃｉｔａｎｃｅ−Ｒｅｓｉｓｔａｎｃｅ）時定数による信号伝送の遅延、ＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）ノイズやＥＭＣ（Ｅｌｅｃｔｏｒｏｍａｇｎｅｔｉｃ Ｃｏｍｐａｔｉｂｉｌｉｔｙ）或いは各配線パターン間のクロストーク等の問題に対する対応が必要となる。
【０００４】
マルチチップモジュールにおいては、上述した電気配線による電気信号の伝送方式の問題を解決するために、光学配線や光学インターコネクション等によって構成される光学配線技術の採用が注目されている。光学配線技術は、機器間や機器に搭載されたボード間或いはボード内の各半導体回路素子間に伝送される情報信号等を高速で伝送することを可能とする。光学配線技術は、特に半導体回路素子間のように短距離の信号伝送を行う場合に、半導体回路素子を実装した配線基板上に光学信号伝送路を形成することによって、この光学信号伝送路を伝送路として光学信号を高速かつ大容量を以って伝送し、情報伝送システムを好適に構築する。
【０００５】
【発明が解決しようとする課題】
ところで、マルチチップモジュールにおいては、高速、高容量化されたＬＳＩ等の半導体回路素子間の信号伝送を上述した光学配線技術を用いた光学バスによって行うようにしたハイブリット型で構成する場合に、各半導体回路素子からの電気的入出力信号が光学素子によって光学的入出力信号に変換される。ハイブリットモジュールには、出力側の光学素子として半導体レーザや発光ダイオード等の発光素子が用いられ、入力側の光学素子としてフォトディテクタ等の受光素子が用いられる。
【０００６】
すなわち、ハイブリットモジュールにおいては、送信側において半導体回路素子からの信号出力が印加されて駆動される発光素子から、信号出力を変換した光学信号が光学バスに送出される。ハイブリットモジュールにおいては、受信側において光学バスを伝送された光学信号を受光素子で受信し、この受光素子によって電気信号に変換して半導体回路素子に供給する。したがって、ハイブリットモジュールにおいては、光学バスとともに半導体回路素子と光学素子との電気的接続を行う電気配線パターンも形成される。
【０００７】
ハイブリットモジュールにおいては、光学バスを介して信号伝送が高速化されるほど、電気配線パターンの上述したＣＲ時定数による信号伝送の遅延、ＥＭＩノイズやＥＭＣ等を低減して低寄生容量化を図った構造が極めて重要となる。また、ハイブリットモジュールにおいては、従来回路基板に対して半導体回路素子と光学素子とが個別に実装されていたが、実装工程が複雑化するとともに歩留まりも悪いといった問題があった。ハイブリットモジュールにおいては、半導体回路素子と光学素子とを個別実装することにより、これらを電気的に接続する素子間電気配線パターンの接続容量によって低寄生容量化の実現が困難であった。
【０００８】
したがって、本発明は、半導体回路素子と光学素子とを搭載して電気配線を短縮化して寄生容量を低減し、信号伝送の高速化或いは高容量化を図る半導体回路素子・光学素子混載ハイブリットモジュール及びその製造方法を提供することを目的に提案されたものである。
【０００９】
【課題を解決するための手段】
上述した目的を達成する本発明にかかる半導体回路素子・光学素子混載ハイブリットモジュールは、半導体回路素子と光学素子とが封止されてなる素子封止ブロック体と、少なくとも半導体回路素子と光学素子とを電気的に接続する素子間配線パターンと光学素子の光学信号入出力部と対向して形成された導光部とを有する電気配線ブロック体とからなる。半導体回路素子・光学素子混載ハイブリットモジュールは、素子封止ブロック体が、半導体回路素子と光学素子とをそれぞれの入出力部の形成面を、第１の主面に対して同一平面を構成するように露出させて絶縁樹脂材によって封止してなる。半導体回路素子・光学素子混載ハイブリットモジュールは、電気配線ブロック体が、絶縁樹脂層内に素子間配線パターンを含む１層若しくは多層の電気配線パターンと、第１の主面に形成されて電気配線パターンと接続される端子パターンと、光学素子の光学信号入出力部と対向して形成された導光部とを有してなる。半導体回路素子・光学素子混載ハイブリットモジュールは、素子封止ブロックの第１の主面上に、電気配線ブロックが第１の主面を積層面として半導体回路素子及び光学素子の入出力電極に端子パターンを接続されて積層形成されてなる。
【００１０】
以上のように構成された本発明にかかる半導体回路素子・光学素子混載ハイブリットモジュールは、半導体回路素子と光学素子とを一体化した素子封止ブロック体に、電気配線パターンと導光部を有する電気配線ブロック体が積層形成される。半導体回路素子・光学素子混載ハイブリットモジュールによれば、素子封止ブロック体の主面にそれぞれの入出力部が同一面を構成して露出された半導体回路素子と光学素子とが、電気配線ブロック体に形成した素子間配線パターンにより精密かつ最短で電気的に接続されるとともに光学素子と導光部との光学的接続も行われる。半導体回路素子・光学素子混載ハイブリットモジュールによれば、半導体回路素子と光学素子とが低寄生容量化が図られて接続されるとともに光学素子を介しての光学信号の伝送が行われることから、信号伝送の高速化及び高容量化が図られる。
【００１１】
上述した目的を達成する本発明にかかる半導体回路素子・光学素子混載ハイブリットモジュールの製造方法は、ダミー基板製作工程と、素子搭載工程と、素子封止工程と、素子封止ブロック体製作工程と、絶縁層形成工程と、電気配線ブロック体製作工程とを有している。ダミー基板製作工程は、シリコン基板やガラス基板を用いるダミー基板の平坦な主面上に、全面に亘って剥離層を形成する。素子搭載工程は、ダミー基板の剥離層上に、半導体回路素子と光学素子とをそれぞれの入出力部の形成面を搭載面として位置決めして搭載する。素子封止工程は、ダミー基板の剥離層上に、絶縁樹脂材からなる封止層によって半導体回路素子と光学素子とを封止する。素子封止ブロック体製作工程は、剥離層を介して半導体回路素子と光学素子とを封止した封止層をダミー基板から剥離することによって、第１の主面となる剥離面において半導体回路素子と光学素子とがそれぞれの入出力部の形成面を封止層の主面と同一平面を構成するように露出されてなる素子封止ブロック体を製作する。絶縁層形成工程は、素子封止ブロック体の第１の主面上に、半導体回路素子及び光学素子の入出力部にそれぞれ設けられた入出力電極を露出させるビアホールを有する絶縁樹脂層を形成する。電気配線ブロック製作工程は、ビアホールに導電処理を施しかつ絶縁樹脂層に電気配線パターンを形成するとともに、光学素子の光学信号入出力部と対向して導光部を形成する。
【００１２】
以上の工程を有する本発明にかかる半導体回路素子・光学素子混載ハイブリットモジュールの製造方法によれば、素子封止ブロック体をダミー基板の平坦な主面上で製作することから、その主面上に精密な電気配線ブロック体を積層形成することが可能となる。半導体回路素子・光学素子混載ハイブリットモジュールの製造方法によれば、半導体回路素子と光学素子の入出力部とが精密に同一平面を構成することから、半導体回路素子と光学素子とが電気配線ブロック体に形成された精密な素子間配線パターンによって最短で電気的に接続されるとともに光学素子と導光部との光学的接続も精密に行われる半導体回路素子・光学素子混載ハイブリットモジュールを製造する。したがって、半導体回路素子・光学素子混載ハイブリットモジュールの製造方法によれば、半導体回路素子と光学素子とが低寄生容量化が図られて接続されるとともに光学素子を介しての光学信号の伝送が行われ、信号伝送の高速化及び高容量化が図られる半導体回路素子・光学素子混載ハイブリットモジュールを製造することが可能となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施の形態として示した半導体回路素子・光学素子混載ハイブリットモジュール（以下、ハイブリットモジュールと略称する。）１は、詳細を後述するように電気配線と光配線とが混載され、伝送速度が低速でも比較的支障が無い制御信号や電源供給等の伝送を電気配線によって行うとともに、比較的短距離間で高速、大容量化による情報信号等の伝送を光配線によって行う。
【００１４】
ハイブリットモジュール１は、詳細を後述する製造工程を経て製作され、図１に示すように平坦化された第１の主面２ａを有する素子封止ブロック体２と、第１の主面２ａ上に積層形成された電気配線ブロック体３とから構成される。ハイブリットモジュール１は、例えばインタポーザやマザー基板等の実装ボード４に電気的かつ光学的な接続が行われて実装されてハイブリットモジュール基板２７を構成する。
【００１５】
ハイブリットモジュール１は、素子封止ブロック体２に、詳細を省略するが高速化或いは高容量化が図られた多ピンのＬＳＩ等の半導体回路素子５と、半導体レーザや発光ダイオード等の発光素子６と、フォトディテクタ等の受光素子７とを備え、これら各素子５〜７を絶縁樹脂材によって成形した絶縁樹脂層８によって封止してなる。素子封止ブロック体２は、第１の主面２ａに、半導体回路素子５と、発光素子６及び受光素子７とを、それぞれの信号入出力部形成面５ａ、６ａ、７ａを絶縁樹脂層８の表面と互いに同一面を構成するようにしてこの絶縁樹脂層８によって封止している。
【００１６】
なお、ハイブリットモジュール１は、上述したように素子５〜７が各１個ずつ備えるようにしたが、多数個の素子５〜７を備えるようにしてもよいことは勿論である。ハイブリットモジュール１は、半導体回路素子５に対してそれぞれ発光素子６と受光素子７とを対となるように組合せたり、１個の半導体回路素子５に対して複数個の発光素子６と受光素子７とを組み合わせたり、或いは複数個の半導体回路素子５に対して１組の発光素子６と受光素子７とを対となるように組合せたりしてもよい。
【００１７】
絶縁樹脂層８は、チップ等を封装するために一般的に用いられている例えば液状のエポキシ系樹脂やポリイミド樹脂等の絶縁樹脂材を塗布してこれを硬化させて形成したり、セラミック材によって形成される。また、絶縁樹脂層８は、機械的強度を保持するために、例えばシリカ系のフィラー等を含有させた絶縁樹脂材によって形成するようにしてもよい。
【００１８】
半導体回路素子５は、信号入出力部形成面５ａに多数個の接続電極９ａ〜９ｎが形成され、これら接続電極９ａ〜９ｎが第１の主面２ａから露出されて絶縁樹脂層８に封止されている。半導体回路素子５は、後述するように電気配線ブロック体３を介して発光素子６及び受光素子７と電気的に接続されており、出力電極９ａから発光素子６に電気信号を出力するとともに受光素子７から供給される電気信号を入力して所定の処理を行う。
【００１９】
発光素子６は、信号入出力部形成面６ａに、電源電極１０ａと、半導体回路素子５の出力電極９ａと接続されて電気的信号が入力されるための入力電極１０ｂと、光学的信号を出力する出射部１０ｃとが形成されており、これら電極１０ａ、１０ｂと出射部１０ｃとが第１の主面２ａから露出されて絶縁樹脂層８に封止されている。発光素子６は、電気配線ブロック体３を介して電源電極１０ａに駆動電源が供給されるとともに、半導体回路素子５からの電気的信号出力を光学信号に変換して出射部１０ｃから出射する。
【００２０】
受光素子７は、信号入出力部形成面７ａに、電源電極１１ａと、半導体回路素子５の入力電極９ｎと接続されて電気的信号を供給するための出力電極１１ｂと、光学的信号を入力する入射部１１ｃとが形成されており、これら電極１１ａ、１１ｂと入射部１１ｃとが第１の主面２ａから露出されて絶縁樹脂層８に封止されている。受光素子７は、電気配線ブロック体３を介して電源電極１１ａに駆動電源が供給されるとともに、入射部１１ｃから入射した光学的信号を電気的信号に変換して出力電極１１ｂを介して半導体回路素子５に供給する。
【００２１】
ハイブリットモジュール１は、後述する工程を経て製作される電気配線ブロック体３が、絶縁樹脂材によって形成された第１の絶縁層１２と第２の絶縁層１３とからなる絶縁層１４と、第１の電気配線層１５と第２の電気配線層１６とからなる電気配線層１７とから構成される。電気配線ブロック体３は、電気配線層１７が、上述したように多ピン化が図られた半導体回路素子５の接続電極９ａ〜９ｎ或いは発光素子６の電極１０ａ、１０ｂや受光素子７の電極１１ａ、１１ｂと直接接続が図られる。電気配線ブロック体３は、このために素子封止ブロック体２の平坦化された第１の主面２ａ上に後述する工程を経て精密に形成される。
【００２２】
電気配線ブロック体３は、絶縁層１４が例えばポリイミド樹脂、エポキシ系樹脂、アクリル系樹脂、ポリオレフィン系樹脂或いはゴム系樹脂等の導光性を有する絶縁樹脂材によって成形され、素子封止ブロック体２に封装された発光素子６や受光素子７に入出力される光学信号の導光部を構成する。また、電気配線ブロック体３は、ハイブリットモジュール１を実装ボード４上に実装してハイブリットモジュール基板２７を製作するための接続部位として作用する。なお、電気配線ブロック体３は、電気配線層１７をさらに多層の配線層によって構成するようにしてもよく、また層内に例えば適宜の配線パターンや機能素子等を形成するようにしてもよい。
【００２３】
電気配線ブロック体３は、素子封止ブロック体２の第１の主面２ａ上に成膜形成された第１の絶縁層１２に第１の電気配線層１５が形成されるとともに、第１の絶縁層１２上に成膜形成された第２の絶縁層１３に第２の電気配線層１６が形成されている。第１の絶縁層１２には、半導体回路素子５の接続電極９ａ〜９ｎ、発光素子６の電極１０ａ、１０ｂ或いは受光素子７の電極１１ａ、１１ｂとそれぞれ接続される多数個のビア１８ａ〜１８ｍが形成されている。
【００２４】
第１の電気配線層１５は、素子封止ブロック体２の第１の主面２ａと対向する第１の絶縁層１２の主面１２ａにそれぞれ開口された各ビア１８ａ〜１８ｍ間を適宜接続するとともに接続電極を有する配線パターンからなる。第１の電気配線層１５は、例えば第１の絶縁層１２の主面１２ａにホトリソグラフィック処理やエッチング処理を施して適宜のパターン溝を形成するとともに、銅めっき処理等によってパターン溝内の銅層を形成してなる。第１の電気配線層１５は、配線パターンが高周波帯域において損失が小さい銅配線層によって形成される。
【００２５】
第１の電気配線層１５は、第１の絶縁層１２が素子封止ブロック体２の平坦化された第１の主面２ａに高精度の膜厚を以って形成されることから、高精度に形成することが可能である。第１の電気配線層１５には、第１の絶縁層１２の第１の主面２ａに達して、例えば化学−機械研磨処理（ＣＭＰ：Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）が施されて平坦化が図られる。
【００２６】
なお、第１の電気配線層１５は、上述したパターン溝と銅めっき処理とによる形成方法に限定されず種々の配線パターン形成方法により形成される。第１の電気配線層１５は、例えば第１の絶縁層１２にスパッタ法や蒸着法等によって金属薄膜層を形成し、この金属薄膜層にエッチング処理を施して配線パターンを形成する。また、第１の電気配線層１５は、めっきレジスト層を塗布形成し、このめっきレジスト層のパターニングを行った後に電解めっき法や無電解めっき法により配線パターンを形成する。
【００２７】
第１の電気配線層１５には、第１の絶縁層１２とともに平坦化された主面上に第２の絶縁層１３が成膜形成され、この第２の絶縁層１３を貫通して多数個のビア１９ａ〜１９ｋが形成されている。各ビア１９ａ〜１９ｋは、第１の電気配線層１５にパターン形成された接続電極とそれぞれ接続され、第２の絶縁層１３の主面１３ａにおいて第２の電気配線層１６を構成する。
【００２８】
第２の電気配線層１６は、各ビア１９ａ〜１９ｋの開口部及び必要に応じて第２の絶縁層１３の主面１３ａ上に形成された多数個の電極パッド２０ａ〜２０ｊによって構成される。各電極パッド２０ａ〜２０ｊは、銅パターンに対して金めっきや錫めっき或いは半田めっき等を施して、実装ボード４との実装法に適合した端子構造に形成されてなる。なお、各電極パッド２０ａ〜２０ｊは、例えば所定位置に電解めっき法や無電解めっき法を施して銅バンプを形成し、この銅バンプにニッケル−金めっきや半田めっきを施して形成してもよい。なお、第２の電気配線層１６は、各電極パッド２０ａ〜２０ｊを外方に露出させて全面を保護層によって被覆するようにしてもよい。
【００２９】
電気配線ブロック体３は、上述したように導光性樹脂材によって成形された絶縁層１４に電気配線層１７が形成されてなる。電気配線ブロック体３は、図１において２点鎖線で示すように発光素子６から出射された光学信号が内部を透過して第２の絶縁層１３の主面１３ａに導光することによって絶縁層１４を導光部として構成するとともに、主面１３ａに光学信号の出射部２１を構成する。
【００３０】
電気配線ブロック体３は、第２の絶縁層１３の主面１３ａに、詳細を後述する実装ボード４側から供給される光学信号を内部へと入射させる入射部２２が構成されるとともに、絶縁層１４を導光部として光学信号を素子封止ブロック体２の第１の主面２ａに導光して受光素子７へと入射させる。なお、電気配線ブロック体３は、光学信号の出射部２１や入射部２２と対向する絶縁層１４に、ビアや配線パターン或いは接続パッドが形成されないようにする。
【００３１】
以上のように構成されたハイブリットモジュール１は、電気配線ブロック体３の第２の絶縁層１３の主面１３ａを実装面として、実装ボード４の主面４ａ上に実装されてハイブリットモジュール基板２７を製作する。実装ボード４は、例えば一般的なプリント配線プロセスによって比較的廉価に製作された多層配線基板からなり、詳細を省略するが絶縁基板の表裏主面上にそれぞれ１層或いは多層の配線層が形成されている。実装ボード４には、詳細を省略するが、主面４ａに各電極パッド２０ａ〜２０ｊに対応して多数個の電極パッド２３ａ〜２３ｊが形成されている。実装ボード４には、詳細を省略するが、主面４ａ或いは内層に光学信号の出射部２１や入射部２２と光学的に接続される入出力部が形成された導光部材２４が設けられている。
【００３２】
ハイブリットモジュール１は、実装ボード４の主面４ａ上に位置決めされて載置されることにより、各電極パッド２０ａ〜２０ｊが相対する各電極パッド２３ａ〜２３ｊにそれぞれ対応位置されるとともに、出射部２１や入射部２２が導光部材２４の入出力部と対向される。ハイブリットモジュール１は、実装ボード４に適宜の実装工程、例えばリフロー半田処理が施されることによって、相対する各電極パッド２０ａ〜２０ｊが各電極パッド２３ａ〜２３ｊに半田付けされて実装ボード４上に実装されてハイブリットモジュール基板２７を完成する。実装工程には、例えば金パッドの溶着接続、フリップチップ実装等の適宜のフェースダウン実装方法が採用される。
【００３３】
ハイブリットモジュール１は、実装ボード４との間にアンダーフィル２５が充填されて各接続部位が固定される。アンダーフィル２５は、この場合にハイブリットモジュール１と実装ボード４との間に光学信号を導光させる必要があることから、導光性を有する絶縁樹脂材が用いられる。
【００３４】
ハイブリットモジュール１は、素子封止ブロック体２内に半導体回路素子５と発光素子６及び受光素子７とを一体化するとともに、各素子５〜７を電気的に接続する電気配線パターンが形成された電気配線ブロック体３を素子封止ブロック体２に一体に積層形成してなる。ハイブリットモジュール１は、素子封止ブロック体２の平坦化された第１の主面２ａ上に電気配線ブロック体３を積層形成することによって、微細で高精度の電気配線ブロック体３を形成することが可能である。ハイブリットモジュール１は、高速化或いは高容量化が図られた多ピンの半導体回路素子５や発光素子６或いは受光素子７を混載したモジュール化を可能とする。
【００３５】
ハイブリットモジュール１は、半導体回路素子５と発光素子６或いは受光素子７との、電気的或いは光学的な接続間隔を簡易化するとともに短距離化を図るようにする。ハイブリットモジュール１は、電気的配線の簡易化と短距離化とにより寄生容量の低減を図り、また光学的配線による情報信号の伝送により高速、高容量伝送化が図られるようにする。
【００３６】
以上のように構成されたハイブリットモジュール１の製造工程について、図２乃至図１１を参照して詳細に説明する。ハイブリットモジュール１は、ダミー基板３０を用いて素子封止ブロック体２を製作するとともに、ダミー基板３０から素子封止ブロック体２を剥離し、素子封止ブロック体２に電気配線ブロック体３を積層形成する。ハイブリットモジュール１の製造工程は、ダミー基板製作工程と、素子搭載工程と、素子封止工程と、剥離工程と、電気配線ブロック体形成工程とを有する。
【００３７】
ハイブリットモジュール１の製造工程においては、図２に示したダミー基板３０が製作されて供給される。ダミー基板３０には、絶縁性、耐熱性或いは耐薬品性を有しかつ高精度の平坦面を形成可能なシリコン基板やガラス基板等のベース基板３１が用いられ、このベース基板３１の平坦化された主面３１ａ上に剥離層３２が形成される。ダミー基板３０は、複数個のハイブリットモジュール１を同時に形成することが可能な大きさを有している。
【００３８】
剥離層３２は、ベース基板３１の主面３１ａ上に成膜形成され、後述する工程を経て製作された素子封止ブロック中間体２をダミー基板３０から剥離する作用を奏する。剥離層３２は、所定の温度以上の加熱処理或いは紫外線照射等によって剥離特性が生じる樹脂材や、酸性溶液或いはアルカリ溶液により溶解する金属膜等によって形成される。剥離層３２は、詳細には図２に示すようにベース基板３１の主面３１ａ上に形成された金属薄膜層３３と樹脂層３４とからなる。金属薄膜層３３は、例えばスパッタ法やＣＶＤ法等の薄膜形成法によって均一な厚みで成膜形成された銅やアルミニウムの金属薄膜からなる。樹脂層３４は、金属薄膜層３３の表面に、例えばスピンコート法によって均一な厚みで成膜形成されたポリイミド樹脂層からなる。
【００３９】
ハイブリットモジュール１の製造工程においては、素子搭載工程によって図３に示すようにダミー基板３０の主面を構成する剥離層３２の樹脂層３４上に半導体回路素子５と発光素子６及び受光素子７が搭載される。素子搭載工程においては、ダミー基板３０に複数個の半導体回路素子５（図においては２個の半導体回路素子５Ａ、５Ｂ）と複数個の発光素子６（図においては２個の発光素子６Ａ、６Ｂ）及び複数個の受光素子７（図においては２個の受光素子７Ａ、７Ｂ）が搭載される。なお、ハイブリットモジュール１の製造工程においては、詳細にはダミー基板３０上に複数個の素子封止ブロック体２が連設された素子封止ブロック中間体を製作した後に、１個ずつに切り分けて素子封止ブロック体２を製作するが、説明の便宜上、この素子封止ブロック中間体を素子封止ブロック体２と表現する。
【００４０】
素子搭載工程は、位置決めされたダミー基板３０に対して、例えば適宜の実装機を用いて各素子５〜７を樹脂層３４上に位置決めして順次載置する。素子搭載工程は、上述したように複数個分のハイブリットモジュール１に対応した数の各素子５〜７をダミー基板３０に搭載する。各素子５〜７は、樹脂層３４に対してそれぞれの信号入出力部形成面５ａ、６ａ、７ａを実装面とするいわゆるフェイスダウン方法により載置される。各素子５〜７は、上述したように平坦化されたダミー基板３０の主面上にそれぞれ載置されることで、各信号入出力部形成面５ａ、６ａ、７ａが樹脂層３４上において精密に同一面を構成する。
【００４１】
ところで、ダミー基板３０は、各素子５〜７を搭載して次工程へと搬送されることから、搬送途中で衝撃や振動が加えられると各素子５〜７に位置ズレを生じさせる虞がある。また、ダミー基板３０は、後述する次工程の素子封止工程において各素子５〜７の樹脂封止が行われる際に、各素子５〜７に位置ズレを生じさせる虞がある。したがって、ダミー基板３０は、例えば粘着材を添加した樹脂材によって樹脂層３４を成膜成形したり、半硬化状態で各素子５〜７の搭載が行われるようにして樹脂層３４に粘着性を付与することによって各素子５〜７を仮保持するようにしてもよい。
【００４２】
ハイブリットモジュール１の製造工程においては、素子封止工程によって、図４に示すようにダミー基板３０上に載置された半導体回路素子５と発光素子６及び受光素子７が絶縁樹脂層８により封止されて素子封止ブロック体２が製作される。素子封止工程は、上述したように液状の絶縁樹脂材をダミー基板３０上に全面に亘って塗布した後にこれを硬化させて絶縁樹脂層８を成膜形成する。絶縁樹脂層８は、各素子５〜７を封止するとともに、ダミー基板３０の主面上においてそれぞれの信号入出力部形成面５ａ、６ａ、７ａと同一面となって素子封止ブロック体２の高精度に平坦化された第１の主面２ａを構成する。
【００４３】
素子封止工程においては、必要に応じて絶縁樹脂層８に研磨処理を施して素子封止ブロック体２を薄型化するようにしてもよい。絶縁樹脂層８は、第１の主面２ａと対向する第２の主面２ｂ側がグラインダ等による機械研磨或いはエッチング研磨法等の適宜の研磨方法によって、図４鎖線で示すように所定の厚みを有する研磨領域８Ａの研磨が行われる。研磨処理は、後述するように素子封止ブロック体２がダミー基板３０から剥離されて電気配線ブロック体３の形成工程等が施されることから、搬送等のハンドリングに支障の無い機械的剛性を保持する範囲で研磨領域８Ａを研磨する。
【００４４】
なお、研磨処理は、絶縁樹脂層８とともに発光素子６や受光素子７よりも大型の半導体回路素子５についても機能を損なわない範囲で研磨処理を施して薄型化を図るようにしてもよい。研磨処理は、素子封止ブロック体２がダミー基板３０上に保持されており、機械的剛性を有することで精密な研磨が行われるとともに各素子５〜７の信号入出力部形成面５ａ、６ａ、７ａが封止された状態で行うことが好ましい。また、研磨処理は、必要に応じてダミー基板３０から剥離した後に行うようにしてもよく、さらに電気配線ブロック体３の形成工程後において行うようにしてもよい。
【００４５】
ハイブリットモジュール１の製造工程においては、剥離工程が施されて、図５に示すようにダミー基板３０から素子封止ブロック体２が剥離される。剥離工程においては、例えば剥離層３２の樹脂層３４に剥離性が生じる温度以上の加熱処理や、酸性溶液或いはアルカリ溶液に浸漬する処理を施すことによって、剥離層３２を介して素子封止ブロック体２がダミー基板３０から剥離される。剥離工程は、例えば剥離層３２が銅薄膜の金属薄膜層３３と樹脂層３４とを積層して形成した場合に、ダミー基板３０を硝酸溶液に浸漬する。ダミー基板３０は、硝酸溶液によって銅薄膜が溶解することにより、金属薄膜層３３と樹脂層３４との界面で剥離現象が進行し、剥離層３２を介して素子封止ブロック体２を剥離させる。
【００４６】
なお、素子封止ブロック体２は、剥離面となる第１の主面２ａに樹脂層３４が添着した状態で剥離される。したがって、素子封止ブロック体２には、例えば酸素プラズマによるドライエッチング等が施されることによって、第１の主面２ａに添着した樹脂層３４が除去される。素子封止ブロック体２には、ダミー基板３０の主面が転写されることによって高精度に平坦化された第１の主面２ａに、半導体回路素子５と、発光素子６及び受光素子７とがそれぞれの信号入出力部形成面５ａ、６ａ、７ａが同一面を構成して露出される。
【００４７】
ダミー基板３０については、素子封止ブロック体２を剥離した後にベース基板３１が回収され、必要に応じて主面３１ａを研磨した後に剥離層３２が再形成される。ダミー基板３０は、比較的高価なシリコン基板等を用いる場合でも、再利用によりコスト低減が図られる。
【００４８】
ハイブリットモジュール１の製造工程においては、素子封止ブロック体２に対して電気配線ブロック体３を形成する製作工程が施される。電気配線ブロック体３の製作工程においては、図６に示すように素子封止ブロック体２の第１の主面２ａに、絶縁樹脂材を例えばスピンコート法やディップ法等によって塗布して第１の絶縁層１２が形成される。第１の絶縁層１２は、上述したように素子封止ブロック体２の第１の主面２ａが高精度の平坦面として形成されていることによって、均一な厚みを以って形成される。
【００４９】
電気配線ブロック体３の製作工程においては、ビア１８ａ〜１８ｍを形成するための多数個のビアホール孔３５ａ〜３５ｍが第１の絶縁層１２を貫通して素子封止ブロック体２の第１の主面２ａに達するようにして形成される。第１の絶縁層１２には、例えばフォトリソグラフ法やレーザ照射が施されることにより、図７に示すように、素子封止ブロック体２側の第１の主面２ａに配列された半導体回路素子５の接続電極９ａ〜９ｎや、発光素子６の電極１０ａ、１０ｂ或いは受光素子７の電極１１ａ、１１ｂをそれぞれ臨ませるビアホール孔３５ａ〜３５ｍが形成される。
【００５０】
電気配線ブロック体３の製作工程においては、各ビアホール孔３５ａ〜３５ｍにデスミア処理を施すとともに例えば無電解銅めっき法等による孔内の導通処理や蓋形成処理とを行って、図８に示すようにビア１８ａ〜１８ｍを形成する。ビア１８ａ〜１８ｍは、相対する半導体回路素子５の接続電極９ａ〜９ｎや、発光素子６の電極１０ａ、１０ｂ或いは受光素子７の電極１１ａ、１１ｂとそれぞれ電気的に接続され、第１の絶縁層１２の第１の主面１２ａに引き出しする。
【００５１】
電気配線ブロック体３の製作工程においては、上述したビア１８ａ〜１８ｍの形成とともに、第１の主面１２ａ上に第１の配線層１５が形成される。第１の配線層１５の形成工程は、例えば各ビア１８ａ〜１８ｍに蓋形成が行われた第１の絶縁層１２の第１の主面１２ａ上にめっきレジストによるパターンニングを行った後に無電解銅めっき法等により銅配線パターンを形成し、さらに不要なめっきレジストを除去して形成する。なお、電気配線ブロック体３の製作工程においては、上述したビア１８ａ〜１８ｍや第１の配線層１５が上述した方法によって形成することに限定されるものではなく、一般的に行われている種々の形成方法によっても形成されることは勿論である。
【００５２】
電気配線ブロック体３の製作工程においては、第１の配線層１５を形成した第１の絶縁層１２の第１の主面１２ａ上に、第２の絶縁層１６を形成する。第２の絶縁層１６も、導光性を有する絶縁樹脂材をスピンコート法等によって平坦な第１の絶縁層１２上に塗布することで、均一な厚みを以って形成される。
【００５３】
電気配線ブロック体３の製作工程においては、第２の絶縁層１６に第１の配線層１５の所定のパターンをそれぞれ臨ませるビアホール孔が形成される。電気配線ブロック体３の製作工程においては、各ビアホール孔にデスミア処理を施すとともに無電解銅めっき法等による孔内の導通処理や蓋形成処理を行って、図９に示すように多数個のビア１９ａ〜１９ｋを形成する。各ビア１９ａ〜１９ｋは、上述したようにビア１８ａ〜１８ｍと第１の配線層１５とを介して、半導体回路素子５の接続電極９ａ〜９ｎや、発光素子６の電極１０ａ、１０ｂ或いは受光素子７の電極１１ａ、１１ｂと適宜接続され、第２の絶縁層１３の主面１３ａにおいて第２の電気配線層１６を構成する。
【００５４】
電気配線ブロック体３の製作工程においては、第２の絶縁層１３の主面１３ａ上にめっきレジストによるパターンニングを行った後に無電解銅めっき法等により銅配線パターンを形成し、さらに不要なめっきレジストを除去して第２の電気配線層１６を形成する。電気配線ブロック体３の製作工程においては、第２の電気配線層１６に形成された所定のパターンに金めっき等の電極形成処理を施すことによって、図１０に示すように電極パッド２０ａ〜２０ｊを形成する。
【００５５】
ハイブリットモジュール１の製造工程においては、上述した工程を経て製作した複数個を一体に連設したハイブリットモジュール１Ａ、１Ｂをダイシング等の切分け装置に搬送して切り分けが行われる。ハイブリットモジュール１の製造工程においては、図１１に示すようにカッタ３６によってハイブリットモジュール１Ａ、１Ｂをそれぞれ１個ずつに切り分けて完成する。
【００５６】
素子封止ブロック体２は、上述したように半導体回路素子５と発光素子６及び受光素子７を絶縁樹脂層８によって封止した構造であることから、ある程度の機械的剛性を有している。したがって、素子封止ブロック体２は、単独の状態でも次工程に搬送して所定の処理を施すことが可能である。上述した実施の形態においては、ハイブリットモジュール１の切分け工程を最終工程で行ったが、例えば図１２及び図１３に示すようにダミー基板３０上で先行して素子封止ブロック体２の切り分けを行うようにしてもよい。
【００５７】
ダミー基板３０は、複数個の素子封止ブロック体２Ａ、２Ｂを連設して形成した後に、ダイシング等の切分け装置へとダミー基板３０に搬送される。切分け工程は、図１２に示すようにダミー基板３０上においてカッタ３６によって素子封止ブロック体２Ａ、２Ｂをそれぞれ１個ずつに切り分ける。
【００５８】
ダミー基板３０は、切り分けられた各素子封止ブロック体２を主面上に保持した状態のまま剥離処理が施されることによって、図１３に示すように１個ずつ分離された素子封止ブロック体２Ａ、２Ｂが製作される。なお、各素子封止ブロック体２には、上述した各工程を経て第１の主面２ａ上に電気配線ブロック体３が積層形成される。
【００５９】
以上の工程を経て製作されたハイブリットモジュール１は、１個或いは複数個数が図１４に示すように光・電気配線混載基板４１の主面上に、例えばフリップチップ実装等によって実装されることによってマルチハイブリットモジュール基板４０を構成する。マルチハイブリットモジュール基板４０は、後述するように光・電気配線混載基板４１の内部に光配線部４２と多層の電気配線部４３とが形成されており、各ハイブリットモジュール１Ａ、１Ｂに備えられた半導体回路素子５と発光素子６及び受光素子７との間を光学的かつ電気的に接続する。
【００６０】
光・電気配線混載基板４１は、図１５に示すように電気配線部４３に光配線部４２が積層形成されてなる。電気配線部４３は、詳細を省略するが従来一般的に行われている多層配線基板技術によって製作され、絶縁樹脂層内に、多層の電気配線パターン４４ａ〜４４ｃが形成されるとともにビア４５を介して各電気配線パターン４４ａ〜４４ｃが適宜接続されている。電気配線部４３には、第２の主面４３ｂに電気配線パターン４４ｄが形成されるとともに、マルチハイブリットモジュール基板４０をさらに図示しない実装ボード等に実装するための電極パッド４６が適宜形成されている。
【００６１】
光配線部４２は、電気配線部４３の第１の主面４３ａ上に、例えば導光性を有する絶縁樹脂材によって形成される。光配線部４２には、第１の主面４２ａに各ハイブリットモジュール１Ａ、１Ｂに形成された電極パッド２３ａ〜２３ｊとそれぞれ相対向される多数個の電極パッド４７ａ〜４７ｊが形成されている。光配線部４２には、各電極パッド４７ａ〜４７ｊと電気配線部４３の電気配線パターン４４ａとを接続する多数個のビア４８が形成されている。
【００６２】
光配線部４２には、実装されたハイブリットモジュール１Ａ、１Ｂ間を光学的に接続する光学信号伝送路４９が層内に形成されている。光学信号伝送路４９は、詳細を省略するがコア材がクラッド材によって封装されて形成され、両端部に光学信号の入出力部４９ａ、４９ｂが形成されている。光学信号伝送路４９は、例えば図１４に示すようにハイブリットモジュール１Ａ側の受光素子７の入射部７ｃに一方の入出力部４９ａが対向され、ハイブリットモジュール１Ｂ側の発光素子６の出射部６ｃに他方の入出力部４９ｂが対向される。
【００６３】
以上のように構成されたマルチハイブリットモジュール基板４０においては、ハイブリットモジュール１Ａ、１Ｂに対して光・電気配線混載基板４１側から電気配線を介して制御信号や電源の供給が行われる。マルチハイブリットモジュール基板４０においては、例えばハイブリットモジュール１Ｂが動作して半導体回路素子５から電気情報信号が発光素子６に供給されると、発光素子６においてこの電気情報信号を光学情報信号に変換して出射部６ｃから光・電気配線混載基板４１側に出射する。マルチハイブリットモジュール基板４０においては、光・電気配線混載基板４１に入射された光学情報信号を、入出力部４９ｂを介して光学信号伝送路４９内に導光する。
【００６４】
マルチハイブリットモジュール基板４０においては、光学信号伝送路４９内を導光された光学情報信号が、他端側の入出力部４９ａを介して出射されて光・電気配線混載基板４１側からハイブリットモジュール１Ａに入射する。マルチハイブリットモジュール基板４０においては、光学情報信号が入射部７ｃを介して受光素子７に入射され、受光素子７によりこの光学情報信号を電気情報信号に変換する。マルチハイブリットモジュール基板４０においては、受光素子７を介して電気情報信号が半導体回路素子５に供給される。
【００６５】
マルチハイブリットモジュール基板４０においては、上述したように光学配線と電気配線とを混載した光・電気配線混載基板４１にハイブリットモジュール１Ａ、１Ｂを一般的な実装方法によって実装してなる。マルチハイブリットモジュール基板４０においては、制御信号や電源供給を電気配線によって行うとともに例えばハイブリットモジュール１Ａ、１Ｂにそれぞれ搭載された半導体回路素子５、５間の情報信号の伝送を光学配線によって行う。
【００６６】
したがって、マルチハイブリットモジュール基板４０においては情報信号を高速かつ大容量で伝送することを可能とする。また、マルチハイブリットモジュール基板４０においては、ハイブリットモジュール１Ａ、１Ｂ間の電気配線が短縮化されることによって寄生容量の低減が図られ、半導体回路素子５、５間の動作速度の大幅な向上、大容量化等に伴う高性能化、高機能化、多機能化、高速処理化等の対応が図られる。
【００６７】
ハイブリットモジュール１は、上述したように電気配線ブロック体３の絶縁層１２、１３を導光性を有する絶縁樹脂材によって形成して導光部として作用させるようにしたがかかる構成に限定されるものでは無い。第２の実施の形態として図１６に示したマルチハイブリットモジュール５０は、素子封止ブロック体５１と電気配線ブロック体５２とを積層して一体化した基本的な構成を上述したハイブリットモジュール１と同様とするが、電気配線ブロック体５２内に光学信号伝送路５３を形成した構成に特徴を有している。
【００６８】
マルチハイブリットモジュール５０は、素子封止ブロック体５１内に、第１の半導体回路素子５４と第２の半導体回路素子５５及びこれら半導体回路素子５４、５５の光学的入出力部を構成する第１の発光素子５６と第１の受光素子５７及び第２の発光素子５８と第２１の受光素子５９とが絶縁樹脂層６０によって封止されている。なお、各素子５４〜５９は、上述した各素子５〜７と同様の部材であり、説明を省略する。
【００６９】
マルチハイブリットモジュール５０は、素子封止ブロック体５１内において各素子５４〜５９が上述した素子封止ブロック体２と同等に、それぞれの信号入出力部が互いに同一面を構成して絶縁樹脂層６０によって封止されている。マルチハイブリットモジュール５０は、各半導体回路素子５４、５５を挟んで第１の発光素子５６と第１の受光素子５７及び第２の発光素子５８と第２１の受光素子５９とがそれぞれ対をなして配置されている。マルチハイブリットモジュール５０は、第１の半導体回路素子５４側の第１の受光素子５７と第２の半導体回路素子５５側の第２の発光素子５８とが隣り合って配置されている。
【００７０】
なお、マルチハイブリットモジュール５０は、素子封止ブロック体５１内にさらに多数個の半導体回路素子や発光素子及び受光素子を搭載するようにしてもよい。また、マルチハイブリットモジュール５０は、各素子５４〜５９を上述した配置例に限定されるものでも無い。マルチハイブリットモジュール５０は、素子封止ブロック体５１が上述した素子封止ブロック体２と同様に平坦化された主面を有するダミー基板を利用して製作されることで、各素子５４〜５９の信号入出力部を露出させる主面５１ａが高精度の平坦面として形成されている。
【００７１】
マルチハイブリットモジュール５０は、素子封止ブロック体５１の主面５１ａ上に電気配線ブロック体５２が高精度に形成されている。電気配線ブロック体５２は、導光性と絶縁性とを有する第１のクラッド層６１と第２のクラッド層６２にコア材を封装して光学信号伝送路５３を構成するとともに、多数個のビア６３が形成される。電気配線ブロック体５２は、各ビア６３が各素子５４〜５９に形成された詳細を省略する電極パッドにそれぞれ相対して第１のクラッド層６１と第２のクラッド層６２を貫通して形成され、主面５２ａにおいて各ビア６３の開口部に電極パッドが形成されている。なお、電気配線ブロック体５２は、上述した電気配線ブロック体３と同様に多層化して構成してもよい。
【００７２】
光学信号伝送路５３は、例えば導光樹脂材によって形成されたコア材を屈折率を異にするクラッド材によって封装したいわゆる光閉込め型光学信号伝送路によって構成してなる。光学信号伝送路５３は、例えばポリイミド樹脂、エポキシ系樹脂、アクリル系樹脂、ポリオレフィン系樹脂或いはゴム系樹脂等の導光性を有する樹脂材によって形成される。光学信号伝送路５３は、これら樹脂の混合材或いはフッ素を添加した高分子材料によって形成される。
【００７３】
光学信号伝送路５３は、第１の半導体回路素子５４と第２の半導体回路素子５５とを光学的に接続する。光学信号伝送路５３は、第１の半導体回路素子５４側の第１の発光素子５６と第２の半導体回路素子５５側の第２の受光素子５９とに跨って形成されている。光学信号伝送路５３は、第１の発光素子５６と対向する一端部が入力部５３ａを構成するとともに、第２の受光素子５９と対向する他端部が出力部５３ｂを構成する。光学信号伝送路５３は、入力部５３ａ及び出力部５３ｂを構成する両端部がそれぞれ４５°の傾斜面として形成されており、入射光や出射光の光路を９０°変換するミラー面として作用する。
【００７４】
電気配線ブロック体５２の製作工程について、図１７乃至図２０を参照して説明する。製作工程は、図１７に示すように素子封止ブロック体５１の主面５１ａ上に上述した樹脂材を全面に塗布して第１のクラッド層６１を形成する。第１のクラッド層６１は、平坦な素子封止ブロック体５１の主面５１ａ上に、例えばスピンコート法等によって樹脂材が均一に塗布されて形成される。
【００７５】
製作工程においては、図１８に示すように、第１のクラッド層６１上に、クラッド材と屈折率を異にする導光樹脂材によってコア６４がパターン形成される。コア６４は、第１の半導体回路素子５４側の第１の発光素子５６と第２の半導体回路素子５５側の第２の受光素子５９とに跨るようにしてパターン形成されてなる。コア６４は、この場合に第１のクラッド層６１にパターニングによって光学信号伝送路形成溝を形成し、この光学信号伝送路形成溝内にコア材を充填して３次元光閉込め型の光学信号伝送路５３を形成する。
【００７６】
なお、コア６４は、シート状の第１のクラッド層６１に接合することによってスラブ型光閉込め型の光学信号伝送路５３を形成する。なお、電気配線ブロック体５２の製作工程においては、コア材やクラッド材として、液状状態から硬化させて形成したものやフィルム状のものが用いられる。
【００７７】
製作工程においては、図１９に示すように、コア６４を封止するようにして第１のクラッド層６１上に第２のクラッド層６２が形成される。製作工程においては、図２０に示すように、第２のクラッド層６２の主面側から各素子５４〜５９の信号入出力部に形成された各電極をそれぞれ臨ませる多数個のビアホール６６が形成される。製作工程においては、各ビアホール６６の内部に導通処理を施してビア形成が行われる。ビア６３は、一部が光学信号伝送路５３を貫通して形成される。
【００７８】
以上の工程を経て製作されたマルチハイブリットモジュール５０は、図２１に示すように、実装ボード４にフェースダウン実装されてマルチハイブリットモジュール基板７０を製作する。マルチハイブリットモジュール基板７０は、マルチハイブリットモジュール５０が、実装ボード６６側の電極パッドとそれぞれ接続されたビア６３を介して制御信号や電源の供給を受ける。マルチハイブリットモジュール基板７０は、マルチハイブリットモジュール５０内において、第１の半導体回路素子５４と第２の半導体回路素子５５との間の光学情報信号の伝送が電気配線ブロック体５２に形成された光学信号伝送路５３を介して行われる。したがって、マルチハイブリットモジュール基板７０は、光損失の低減が図られて効率的な信号伝送が行われるとともに、電気配線の短縮化による寄生容量の低減が図られる。
【００７９】
【発明の効果】
以上詳細に説明したように本発明によれば、半導体回路素子と光学素子とを一体化した素子封止ブロック体に、電気配線パターンと導光部を有する電気配線ブロック体を積層形成したことから、素子封止ブロック体の主面にそれぞれの入出力部が同一面を構成して露出された半導体回路素子と光学素子とが、電気配線ブロック体に形成した素子間配線パターンにより精密かつ最短で電気的に接続されるとともに光学素子と導光部との光学的接続も行われる。したがって、本発明によれば、半導体回路素子と光学素子とが低寄生容量化が図られて接続されるとともに光学素子を介しての光学信号の伝送が行われることから、信号伝送の高速化及び高容量化が図られる。
【図面の簡単な説明】
【図１】本発明の実施の形態として示すハイブリットモジュールの縦断面図である。
【図２】ハイブリットモジュールを製作するベース基板の縦断面図である。
【図３】ハイブリットモジュールの製作工程図を示し、素子搭載工程を説明する縦断面図である。
【図４】素子封止工程を説明する縦断面図である。
【図５】素子封止ブロック体の剥離工程を説明する縦断面図である。
【図６】素子封止ブロック体に絶縁層を形成する工程を説明する縦断面図である。
【図７】絶縁層にビアホールを形成する工程を説明する縦断面図である。
【図８】ビア形成工程を説明する縦断面図である。
【図９】第２の絶縁層を形成する工程を説明する縦断面図である。
【図１０】電極パッドを形成する工程を説明する縦断面図である。
【図１１】ハイブリットモジュールの切分け工程を説明する縦断面図である。
【図１２】他の切分け工程を説明する縦断面図である。
【図１３】素子封止ブロック体の剥離工程を説明する縦断面図である。
【図１４】ハイブリットモジュールを搭載したマルチハイブリットモジュール基板の縦断面図である。
【図１５】光・電気配線混載基板の縦断面図である。
【図１６】本発明の第２の実施の形態として示すマルチハイブリットモジュールの縦断面図である。
【図１７】素子封止ブロック体に第１のクラッド層を形成する工程を説明する縦断面図である。
【図１８】光学信号伝送路を構成するコア材の形成工程を説明する縦断面図である。
【図１９】第２のクラッド層形成工程を説明する縦断面図である。
【図２０】ビアホールの形成工程を説明する縦断面図である。
【図２１】マルチハイブリットモジュール基板の縦断面図である。
【符号の説明】
１ ハイブリットモジュール、２ 素子封止ブロック体、３ 電気配線ブロック体、４ 実装ボード、５ 半導体回路素子、６ 発光素子、７ 受光素子、８絶縁樹脂層、１４ 絶縁層、１７ 電気配線層、１８，１９ ビア、２１ 入射部、２２ 出射部、２４ 導光部材、２７ ハイブリットモジュール基板、３０ ダミー基板、３１ ベース基板、３２ 剥離層、４０ マルチハイブリットモジュール基板、４１ 光・電気配線混載基板、４２ 光配線部、４３ 電気配線部、４９ 光学信号伝送路、５０ マルチハイブリットモジュール、５１ 素子封止ブロック体、５２ 電気配線ブロック体、５３ 光学信号伝送路、５４，５５ 半導体回路素子、５６，５８ 発光素子、５７，５９ 受光素子、６０ 絶縁樹脂層、６１，６２ クラッド層、６４ コア、７０ マルチハイブリットモジュール基板[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a hybrid semiconductor module / optical element hybrid module which combines an optical element with a semiconductor circuit element to enable transmission of an electric signal and an optical signal to achieve high-speed and high-capacity transmission of an information signal and the like, and its manufacture. About the method.
[0002]
[Prior art]
For example, various digital electronic devices such as personal computers, mobile phones, video devices, and audio devices include a plurality of semiconductor circuit devices such as various integrated circuit (IC) devices, large scale integration (LSI) devices, and memory devices. A multi-chip module mounted on a wiring board is provided. Multi-chip modules are becoming more sophisticated and complex due to the miniaturization of wiring patterns, the miniaturization of IC packages, the dramatic improvement in integration scale, the increase in the number of pins, and the improvement in mounting methods such as CSP (chip size package). At the same time, the size and weight or the thickness have been reduced. In a multi-chip module, high performance, high functionality, multi-function, high-speed processing, and the like are being pursued in accordance with a significant improvement in operation speed and a large capacity of a semiconductor circuit element.
[0003]
In a conventional multichip module, signal transmission over a relatively short distance, such as between semiconductor circuit elements mounted on a board, is generally performed by electric signals through electric wiring. The multichip module has been further improved in performance by increasing the speed of transmitting information signals and increasing the density of signal patterns, but it has been difficult to realize the multichip module due to its limitations in electrical wiring. In a multi-chip module, delays in signal transmission due to a CR (Capacitance-Resistence) time constant occurring in a wiring pattern, EMI (Electromagnetic Interference) noise, EMC (Electromagnetic Compatibility), and crosstalk between wiring patterns or the like are solved. Action is required.
[0004]
In the multi-chip module, in order to solve the above-described problem of the electric signal transmission method using electric wiring, attention has been paid to adoption of an optical wiring technology configured by optical wiring, optical interconnection, and the like. Optical wiring technology enables high-speed transmission of information signals and the like transmitted between devices, between boards mounted on the devices, or between semiconductor circuit elements in the boards. The optical wiring technology transmits an optical signal transmission path by forming an optical signal transmission path on a wiring board on which the semiconductor circuit element is mounted, particularly when performing signal transmission over a short distance such as between semiconductor circuit elements. An optical signal is transmitted at a high speed and with a large capacity as a path, and an information transmission system is suitably constructed.
[0005]
[Problems to be solved by the invention]
By the way, in a multi-chip module, when a high-speed, high-capacity LSI is configured by a hybrid type in which signal transmission between semiconductor circuit elements such as an LSI is performed by an optical bus using the above-described optical wiring technique, An electrical input / output signal from the semiconductor circuit element is converted into an optical input / output signal by the optical element. In the hybrid module, a light-emitting element such as a semiconductor laser or a light-emitting diode is used as an output-side optical element, and a light-receiving element such as a photodetector is used as an input-side optical element.
[0006]
That is, in the hybrid module, a signal output from the semiconductor circuit element is applied on the transmission side, and an optical signal whose signal output is converted is transmitted to the optical bus from a light emitting element driven. In the hybrid module, a light receiving element receives an optical signal transmitted through an optical bus on a receiving side, converts the optical signal into an electric signal by the light receiving element, and supplies the electric signal to a semiconductor circuit element. Therefore, in the hybrid module, an electric wiring pattern for electrically connecting the semiconductor circuit element and the optical element is formed together with the optical bus.
[0007]
In the hybrid module, as the signal transmission speed is increased via the optical bus, the signal transmission delay due to the above-described CR time constant of the electric wiring pattern, EMI noise, EMC, and the like are reduced to reduce the parasitic capacitance. Structure becomes extremely important. In the hybrid module, the semiconductor circuit element and the optical element are conventionally individually mounted on the circuit board. However, there are problems that the mounting process becomes complicated and the yield is low. In the hybrid module, it is difficult to realize a low parasitic capacitance by separately mounting the semiconductor circuit element and the optical element, and by a connection capacitance of an electric wiring pattern between elements for electrically connecting the semiconductor circuit element and the optical element.
[0008]
Therefore, the present invention provides a hybrid circuit module that includes a semiconductor circuit element and an optical element in which a semiconductor circuit element and an optical element are mounted to shorten an electric wiring to reduce a parasitic capacitance, and to speed up or increase a signal transmission. It has been proposed for the purpose of providing the manufacturing method.
[0009]
[Means for Solving the Problems]
A hybrid module incorporating a semiconductor circuit element and an optical element according to the present invention that achieves the object described above includes an element sealing block in which the semiconductor circuit element and the optical element are sealed, and at least the semiconductor circuit element and the optical element. The electrical wiring block includes an element-to-element wiring pattern to be electrically connected and a light guide section formed to face the optical signal input / output section of the optical element. In the hybrid module including the semiconductor circuit element and the optical element, the element sealing block forms the semiconductor circuit element and the optical element on the same plane with respect to the first main surface, on which the input / output portions are formed. And sealed with an insulating resin material. In the hybrid module incorporating a semiconductor circuit element and an optical element, an electric wiring block is formed on a first main surface of a single-layer or multi-layer electric wiring pattern including an inter-element wiring pattern in an insulating resin layer. And a light guide portion formed opposite to the optical signal input / output portion of the optical element. In the hybrid module including the semiconductor circuit element and the optical element, the electric wiring block has a first main surface as a laminated surface on the first main surface of the element sealing block, and terminal patterns are formed on input / output electrodes of the semiconductor circuit element and the optical element. Are connected and laminated.
[0010]
The hybrid circuit module incorporating the semiconductor circuit element and the optical element according to the present invention configured as described above is an electric module having an electric wiring pattern and a light guide section in an element sealing block in which the semiconductor circuit element and the optical element are integrated. A wiring block body is formed by lamination. According to the hybrid module in which the semiconductor circuit element and the optical element are mixed, the semiconductor circuit element and the optical element whose respective input / output portions constitute the same surface and are exposed on the main surface of the element encapsulation block are connected to the electric wiring block. In addition to the precise and shortest electrical connection by the inter-element wiring pattern formed in the above, the optical connection between the optical element and the light guide is also performed. According to the hybrid module in which the semiconductor circuit element and the optical element are mixed, the semiconductor circuit element and the optical element are connected with low parasitic capacitance, and the optical signal is transmitted through the optical element. High speed transmission and high capacity are achieved.
[0011]
A method for manufacturing a hybrid circuit module incorporating semiconductor circuit elements and optical elements according to the present invention that achieves the above-described object includes a dummy substrate manufacturing step, an element mounting step, an element sealing step, an element sealing block body manufacturing step, The method includes an insulating layer forming step and an electric wiring block body manufacturing step. In the dummy substrate manufacturing process, a release layer is formed over the entire surface of a flat main surface of a dummy substrate using a silicon substrate or a glass substrate. In the element mounting step, the semiconductor circuit element and the optical element are positioned and mounted on the peeling layer of the dummy substrate with the respective input / output portion forming surfaces as mounting surfaces. In the element sealing step, the semiconductor circuit element and the optical element are sealed with a sealing layer made of an insulating resin material on the release layer of the dummy substrate. In the element sealing block manufacturing process, the semiconductor circuit element is separated from the dummy substrate by sealing the semiconductor circuit element and the optical element through the separation layer from the dummy substrate. And an optical element are manufactured so as to expose an input / output section forming surface of the element so as to be flush with a main surface of the sealing layer. In the insulating layer forming step, an insulating resin layer having via holes exposing input / output electrodes provided in input / output portions of the semiconductor circuit element and the optical element is formed on the first main surface of the element sealing block. . In the electric wiring block manufacturing process, a conductive treatment is performed on the via hole, an electric wiring pattern is formed on the insulating resin layer, and a light guide portion is formed facing the optical signal input / output portion of the optical element.
[0012]
According to the method for manufacturing a hybrid circuit module incorporating semiconductor circuit elements and optical elements according to the present invention having the above steps, since the element sealing block body is manufactured on the flat main surface of the dummy substrate, A precise electric wiring block body can be formed by lamination. According to the method of manufacturing a hybrid module in which the semiconductor circuit element and the optical element are mixed, the semiconductor circuit element and the input / output portion of the optical element form a precisely coplanar plane. A hybrid circuit module in which a semiconductor circuit element and an optical element are mixed, in which the electrical connection between the optical element and the light guide section is precisely performed while the optical connection between the optical element and the light guide section is accurately performed by the precise inter-element wiring pattern formed in the semiconductor device. Therefore, according to the method of manufacturing a hybrid module in which a semiconductor circuit element and an optical element are mixed, the semiconductor circuit element and the optical element are connected with low parasitic capacitance, and an optical signal is transmitted through the optical element. Thus, it becomes possible to manufacture a hybrid module in which a semiconductor circuit element and an optical element are mixed, which achieves high-speed and high-capacity signal transmission.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The hybrid module 1 (hereinafter, simply referred to as a hybrid module) 1 in which a semiconductor circuit element and an optical element are mixed as described in the embodiment has electric wiring and optical wiring mixed therein as described later in detail, and can be compared even if the transmission speed is low. Transmission of control signals, power supply, etc., which does not cause any trouble, is performed by electric wiring, and transmission of information signals and the like by relatively high speed and large capacity is performed by optical wiring over a relatively short distance.
[0014]
The hybrid module 1 is manufactured through a manufacturing process described in detail later, and has an element sealing block body 2 having a flattened first main surface 2a as shown in FIG. And an electric wiring block 3 formed in a laminated manner. The hybrid module 1 is electrically and optically connected to and mounted on a mounting board 4 such as an interposer or a mother board to form a hybrid module board 27.
[0015]
The hybrid module 1 includes a semiconductor circuit element 5 such as a multi-pin LSI and a light emitting element 6 such as a semiconductor laser or a light emitting diode, which are not described in detail but whose speed or capacity is increased. And a light-receiving element 7 such as a photodetector. Each of these elements 5 to 7 is sealed with an insulating resin layer 8 formed of an insulating resin material. The element sealing block body 2 includes a semiconductor circuit element 5, a light emitting element 6, and a light receiving element 7 on the first main surface 2a, and a signal input / output portion forming surface 5a, 6a, 7a formed on an insulating resin layer 8 And is sealed with this insulating resin layer 8 so as to form the same plane as the surface of the substrate.
[0016]
Although the hybrid module 1 is provided with one element 5 to 7 as described above, it is needless to say that a plurality of elements 5 to 7 may be provided. The hybrid module 1 is configured such that the light emitting element 6 and the light receiving element 7 are combined with the semiconductor circuit element 5 so as to form a pair, or a plurality of the light emitting elements 6 and the light receiving element 7 are provided for one semiconductor circuit element 5. Or a combination of the light emitting element 6 and the light receiving element 7 with respect to the plurality of semiconductor circuit elements 5 may be combined.
[0017]
The insulating resin layer 8 is formed by applying and curing an insulating resin material such as a liquid epoxy resin or a polyimide resin which is generally used for sealing chips or the like, or by using a ceramic material. It is formed. Further, the insulating resin layer 8 may be formed of an insulating resin material containing, for example, a silica-based filler in order to maintain mechanical strength.
[0018]
In the semiconductor circuit element 5, a large number of connection electrodes 9a to 9n are formed on a signal input / output portion formation surface 5a, and these connection electrodes 9a to 9n are exposed from the first main surface 2a and sealed in the insulating resin layer 8. Have been. The semiconductor circuit element 5 is electrically connected to the light emitting element 6 and the light receiving element 7 through the electric wiring block body 3 as described later, and outputs an electric signal from the output electrode 9a to the light emitting element 6 and receives the light receiving element. The predetermined processing is performed by inputting the electric signal supplied from the control unit 7.
[0019]
The light emitting element 6 has a signal input / output portion forming surface 6a, a power supply electrode 10a, an input electrode 10b connected to an output electrode 9a of the semiconductor circuit element 5 for inputting an electric signal, and outputting an optical signal. An emission portion 10c is formed, and the electrodes 10a and 10b and the emission portion 10c are exposed from the first main surface 2a and sealed with the insulating resin layer 8. The light-emitting element 6 is supplied with drive power to the power supply electrode 10a via the electric wiring block 3, converts an electrical signal output from the semiconductor circuit element 5 into an optical signal, and emits the signal from the emission section 10c.
[0020]
The light receiving element 7 inputs the power signal 11a, the output electrode 11b connected to the input electrode 9n of the semiconductor circuit element 5 to supply an electric signal, and the optical signal to the signal input / output portion forming surface 7a. An incident portion 11c is formed, and the electrodes 11a and 11b and the incident portion 11c are exposed from the first main surface 2a and sealed with the insulating resin layer 8. The light receiving element 7 is supplied with drive power to the power supply electrode 11a via the electric wiring block 3, converts an optical signal incident from the incident portion 11c into an electric signal, and converts the optical signal into an electric signal via the output electrode 11b. Supply to element 5.
[0021]
The hybrid module 1 includes an electric wiring block 3 manufactured through a process to be described later and an insulating layer 14 including a first insulating layer 12 and a second insulating layer 13 formed of an insulating resin material. And an electric wiring layer 17 including the second electric wiring layer 16. The electric wiring block body 3 has a structure in which the electric wiring layer 17 has connection pins 9a to 9n of the semiconductor circuit element 5 or the electrodes 10a and 10b of the light emitting element 6 and the electrode 11a of the light receiving element 7 in which the number of pins is increased as described above. , 11b. For this purpose, the electric wiring block body 3 is precisely formed on the flattened first main surface 2a of the element sealing block body 2 through a process described later.
[0022]
In the electric wiring block 3, the insulating layer 14 is formed of a light-guiding insulating resin such as a polyimide resin, an epoxy resin, an acrylic resin, a polyolefin resin or a rubber resin. It constitutes a light guide for optical signals input / output to / from the light emitting element 6 and the light receiving element 7 which are encapsulated. Further, the electric wiring block 3 functions as a connection portion for mounting the hybrid module 1 on the mounting board 4 and manufacturing the hybrid module substrate 27. In the electric wiring block 3, the electric wiring layer 17 may be constituted by a multi-layered wiring layer, or an appropriate wiring pattern, functional element, or the like may be formed in the layer.
[0023]
In the electric wiring block 3, a first electric wiring layer 15 is formed on a first insulating layer 12 formed on the first main surface 2a of the element sealing block 2, and a first electric wiring layer 15 is formed. A second electric wiring layer 16 is formed on a second insulating layer 13 formed on the insulating layer 12. In the first insulating layer 12, a large number of vias 18a to 18m connected to the connection electrodes 9a to 9n of the semiconductor circuit element 5, the electrodes 10a and 10b of the light emitting element 6, or the electrodes 11a and 11b of the light receiving element 7, respectively. Is formed.
[0024]
The first electric wiring layer 15 appropriately connects the vias 18 a to 18 m opened on the main surface 12 a of the first insulating layer 12 facing the first main surface 2 a of the element sealing block 2. And a wiring pattern having connection electrodes. The first electric wiring layer 15 is formed, for example, by subjecting the main surface 12a of the first insulating layer 12 to a photolithographic process or an etching process to form an appropriate pattern groove, and forming a copper groove in the pattern groove by a copper plating process or the like. A layer is formed. The first electric wiring layer 15 is formed of a copper wiring layer whose wiring pattern has a small loss in a high frequency band.
[0025]
The first electric wiring layer 15 has a high precision because the first insulating layer 12 is formed with a high-precision film thickness on the flattened first main surface 2 a of the element sealing block 2. It is possible to form with high precision. The first electric wiring layer 15 reaches the first main surface 2a of the first insulating layer 12, and is subjected to, for example, a chemical-mechanical polishing (CMP) to be planarized. .
[0026]
The first electric wiring layer 15 is not limited to the above-described method of forming the pattern groove and the copper plating process, but is formed by various wiring pattern forming methods. The first electric wiring layer 15 is formed by forming a metal thin film layer on the first insulating layer 12 by, for example, a sputtering method or a vapor deposition method, and performing an etching process on the metal thin film layer to form a wiring pattern. The first electrical wiring layer 15 is formed by applying a plating resist layer, patterning the plating resist layer, and then forming a wiring pattern by an electrolytic plating method or an electroless plating method.
[0027]
On the first electric wiring layer 15, a second insulating layer 13 is formed and formed on the planarized main surface together with the first insulating layer 12. Vias 19a to 19k are formed. Each of the vias 19 a to 19 k is connected to a connection electrode patterned on the first electric wiring layer 15, and forms a second electric wiring layer 16 on the main surface 13 a of the second insulating layer 13.
[0028]
The second electric wiring layer 16 is formed by openings of the vias 19a to 19k and, if necessary, a plurality of electrode pads 20a to 20j formed on the main surface 13a of the second insulating layer 13. Each of the electrode pads 20a to 20j is formed by applying gold plating, tin plating, solder plating, or the like to a copper pattern to form a terminal structure suitable for a mounting method with the mounting board 4. The electrode pads 20a to 20j may be formed by, for example, forming copper bumps at predetermined positions by electrolytic plating or electroless plating, and applying nickel-gold plating or solder plating to the copper bumps. . The second electric wiring layer 16 may be configured such that the electrode pads 20a to 20j are exposed outward and the entire surface is covered with a protective layer.
[0029]
The electric wiring block 3 is formed by forming the electric wiring layer 17 on the insulating layer 14 formed of the light-guiding resin material as described above. The electric wiring block body 3 forms an insulating layer by transmitting an optical signal emitted from the light emitting element 6 to the main surface 13a of the second insulating layer 13 as shown by a two-dot chain line in FIG. 14 is configured as a light guide section, and an emission section 21 for an optical signal is configured on the main surface 13a.
[0030]
The electric wiring block body 3 includes an incident portion 22 for injecting an optical signal supplied from the mounting board 4, which will be described in detail later, into the main surface 13 a of the second insulating layer 13. The optical signal is guided to the first main surface 2a of the element sealing block 2 by using the light guide 14 as a light guide, and is incident on the light receiving element 7. The electric wiring block 3 is configured such that no via, wiring pattern, or connection pad is formed on the insulating layer 14 that faces the optical signal output section 21 or the optical signal input section 22.
[0031]
The hybrid module 1 configured as described above is mounted on the main surface 4a of the mounting board 4 with the main surface 13a of the second insulating layer 13 of the electric wiring block 3 as a mounting surface, and the hybrid module substrate 27 To manufacture. The mounting board 4 is formed of a multilayer wiring board manufactured at a relatively low cost by, for example, a general printed wiring process. Although details are omitted, one or multiple wiring layers are respectively formed on the front and back main surfaces of the insulating substrate. ing. Although not described in detail, the mounting board 4 has a large number of electrode pads 23a to 23j formed on the main surface 4a corresponding to the electrode pads 20a to 20j. Although not described in detail, the mounting board 4 is provided with a light guide member 24 having an input / output unit formed on the main surface 4a or an inner layer to be optically connected to the emission unit 21 and the incidence unit 22 of the optical signal. I have.
[0032]
The hybrid module 1 is positioned and mounted on the main surface 4a of the mounting board 4, so that each of the electrode pads 20a to 20j is positioned corresponding to each of the corresponding electrode pads 23a to 23j, and the emission unit 21 is provided. And the incident part 22 is opposed to the input / output part of the light guide member 24. In the hybrid module 1, by performing an appropriate mounting process, for example, a reflow soldering process on the mounting board 4, the corresponding electrode pads 20 a to 20 j are soldered to the respective electrode pads 23 a to 23 j, and are mounted on the mounting board 4. The mounting is completed to complete the hybrid module substrate 27. In the mounting step, for example, an appropriate face-down mounting method such as welding connection of a gold pad and flip chip mounting is adopted.
[0033]
The underfill 25 is filled between the hybrid module 1 and the mounting board 4, and each connection portion is fixed. Since the underfill 25 needs to guide an optical signal between the hybrid module 1 and the mounting board 4 in this case, an insulating resin material having a light guiding property is used.
[0034]
In the hybrid module 1, the semiconductor circuit element 5, the light emitting element 6, and the light receiving element 7 are integrated in the element sealing block 2, and an electric wiring pattern for electrically connecting the elements 5 to 7 is formed. The electric wiring block 3 is integrally formed on the element sealing block 2. The hybrid module 1 forms the fine and highly accurate electric wiring block 3 by laminating the electric wiring block 3 on the flattened first main surface 2 a of the element sealing block 2. Is possible. The hybrid module 1 enables a module in which a high-speed or high-capacity multi-pin semiconductor circuit element 5, light-emitting element 6, or light-receiving element 7 is mounted.
[0035]
The hybrid module 1 simplifies the electrical or optical connection interval between the semiconductor circuit element 5 and the light emitting element 6 or the light receiving element 7 and shortens the distance. The hybrid module 1 reduces the parasitic capacitance by simplifying the electrical wiring and shortening the distance, and achieves high-speed and high-capacity transmission by transmitting information signals by optical wiring.
[0036]
Manufacturing steps of the hybrid module 1 configured as described above will be described in detail with reference to FIGS. In the hybrid module 1, the element sealing block 2 is manufactured using the dummy substrate 30, the element sealing block 2 is separated from the dummy substrate 30, and the electric wiring block 3 is laminated on the element sealing block 2. Form. The manufacturing process of the hybrid module 1 includes a dummy substrate manufacturing process, a device mounting process, a device sealing process, a peeling process, and an electric wiring block forming process.
[0037]
In the manufacturing process of the hybrid module 1, the dummy substrate 30 shown in FIG. 2 is manufactured and supplied. As the dummy substrate 30, a base substrate 31 such as a silicon substrate or a glass substrate having an insulating property, heat resistance, or chemical resistance and capable of forming a high-precision flat surface is used, and the base substrate 31 is flattened. The release layer 32 is formed on the main surface 31a. The dummy substrate 30 has such a size that a plurality of hybrid modules 1 can be formed at the same time.
[0038]
The release layer 32 is formed as a film on the main surface 31 a of the base substrate 31, and has an effect of separating the element sealing block intermediate 2 manufactured through a process described later from the dummy substrate 30. The peeling layer 32 is formed of a resin material whose peeling property is generated by heat treatment at a predetermined temperature or higher, ultraviolet irradiation, or the like, a metal film dissolved by an acidic solution or an alkaline solution, or the like. The release layer 32 includes a metal thin film layer 33 and a resin layer 34 formed on the main surface 31a of the base substrate 31, as shown in detail in FIG. The metal thin film layer 33 is made of a metal thin film of copper or aluminum formed with a uniform thickness by a thin film forming method such as a sputtering method or a CVD method. The resin layer 34 is formed of a polyimide resin layer formed on the surface of the metal thin film layer 33 to have a uniform thickness by, for example, a spin coating method.
[0039]
In the manufacturing process of the hybrid module 1, the semiconductor circuit element 5, the light emitting element 6, and the light receiving element 7 are formed on the resin layer 34 of the release layer 32 constituting the main surface of the dummy substrate 30 by the element mounting step as shown in FIG. Be mounted. In the element mounting step, a plurality of semiconductor circuit elements 5 (two semiconductor circuit elements 5A and 5B in the figure) and a plurality of light emitting elements 6 (two light emitting elements 6A and 6B in the figure) are mounted on the dummy substrate 30. ) And a plurality of light receiving elements 7 (two light receiving elements 7A and 7B in the figure). In the manufacturing process of the hybrid module 1, in detail, after manufacturing an element sealing block intermediate body in which a plurality of element sealing block bodies 2 are continuously provided on the dummy substrate 30, the intermediate module is cut into individual pieces. The element sealing block 2 is manufactured, and for convenience of description, this element sealing block intermediate is referred to as the element sealing block 2.
[0040]
In the element mounting step, the elements 5 to 7 are positioned and sequentially mounted on the resin layer 34 on the positioned dummy substrate 30 by using, for example, an appropriate mounting machine. In the element mounting step, a plurality of elements 5 to 7 corresponding to a plurality of hybrid modules 1 are mounted on the dummy substrate 30 as described above. Each of the elements 5 to 7 is mounted on the resin layer 34 by a so-called face-down method using the signal input / output portion forming surfaces 5a, 6a, and 7a as mounting surfaces. Each of the elements 5 to 7 is mounted on the main surface of the dummy substrate 30 flattened as described above, so that the signal input / output portion forming surfaces 5a, 6a, and 7a are precisely formed on the resin layer 34. Constitute the same surface.
[0041]
By the way, since the dummy substrate 30 is mounted on each of the elements 5 to 7 and transported to the next step, there is a possibility that the elements 5 to 7 may be displaced if an impact or vibration is applied during the transport. . In addition, when the resin sealing of each of the elements 5 to 7 is performed in the subsequent element sealing step described later, there is a possibility that the dummy substrates 30 may be displaced from each other. Therefore, in the dummy substrate 30, for example, the resin layer 34 is formed with a resin material to which an adhesive is added, or the elements 5 to 7 are mounted in a semi-cured state so that the resin layer 34 has an adhesive property. The elements 5 to 7 may be temporarily held by providing.
[0042]
In the manufacturing process of the hybrid module 1, the semiconductor circuit element 5, the light emitting element 6, and the light receiving element 7 mounted on the dummy substrate 30 are sealed by the insulating resin layer 8 as shown in FIG. Thus, the element sealing block 2 is manufactured. In the element sealing step, as described above, a liquid insulating resin material is applied over the entire surface of the dummy substrate 30 and then cured to form the insulating resin layer 8. The insulating resin layer 8 seals the respective elements 5 to 7 and, on the main surface of the dummy substrate 30, is flush with the respective signal input / output portion forming surfaces 5a, 6a and 7a, and becomes an element sealing block 2 Of the first principal surface 2a which is flattened with high precision.
[0043]
In the element sealing step, the insulating resin layer 8 may be polished as necessary to make the element sealing block 2 thin. The insulating resin layer 8 has a predetermined thickness as shown by a chain line in FIG. 4 on the second main surface 2b side facing the first main surface 2a by a suitable polishing method such as mechanical polishing or etching polishing using a grinder or the like. Is polished. In the polishing process, as described later, the element sealing block 2 is peeled off from the dummy substrate 30 and the step of forming the electric wiring block 3 is performed, so that mechanical rigidity that does not hinder handling such as transport is provided. The polishing area 8A is polished within the holding range.
[0044]
In the polishing process, the semiconductor resin element 5 larger than the light emitting element 6 and the light receiving element 7 together with the insulating resin layer 8 may be polished within a range that does not impair the function, so as to reduce the thickness. In the polishing process, the element sealing block body 2 is held on the dummy substrate 30 and has high mechanical rigidity so that precise polishing is performed and the signal input / output portion forming surfaces 5a and 6a of the elements 5 to 7 are formed. , 7a in a sealed state. Further, the polishing treatment may be performed after peeling from the dummy substrate 30 as necessary, or may be performed after the step of forming the electric wiring block 3.
[0045]
In the manufacturing process of the hybrid module 1, a peeling step is performed, and the element sealing block 2 is peeled from the dummy substrate 30 as shown in FIG. In the peeling step, for example, a heat treatment at a temperature higher than the temperature at which the resin layer 34 of the peeling layer 32 is peelable, or a treatment of dipping in an acidic solution or an alkaline solution, is carried out. 2 is peeled off from the dummy substrate 30. In the peeling step, for example, when the peeling layer 32 is formed by laminating a metal thin film layer 33 of a copper thin film and a resin layer 34, the dummy substrate 30 is immersed in a nitric acid solution. When the copper thin film is dissolved by the nitric acid solution in the dummy substrate 30, the peeling phenomenon proceeds at the interface between the metal thin film layer 33 and the resin layer 34, and the element sealing block 2 is peeled off via the peeling layer 32.
[0046]
The element sealing block 2 is peeled off with the resin layer 34 attached to the first main surface 2a serving as the peeling surface. Accordingly, the resin layer 34 attached to the first main surface 2a is removed from the element sealing block 2 by performing, for example, dry etching using oxygen plasma. A semiconductor circuit element 5, a light emitting element 6, and a light receiving element 7 are formed on the first main surface 2a, which is flattened with high precision by transferring the main surface of the dummy substrate 30 to the element sealing block body 2. Are exposed while the respective signal input / output portion forming surfaces 5a, 6a, 7a constitute the same surface.
[0047]
As for the dummy substrate 30, the base substrate 31 is recovered after the element sealing block 2 is peeled off, and the peeling layer 32 is formed again after polishing the main surface 31a as necessary. Even when a relatively expensive silicon substrate or the like is used for the dummy substrate 30, the cost can be reduced by reuse.
[0048]
In the manufacturing process of the hybrid module 1, a manufacturing process of forming the electric wiring block 3 on the element sealing block 2 is performed. In the manufacturing process of the electric wiring block body 3, as shown in FIG. 6, an insulating resin material is applied to the first main surface 2a of the element sealing block body 2 by, for example, a spin coating method or a dip method to form the first. Is formed. The first insulating layer 12 is formed with a uniform thickness because the first main surface 2a of the element sealing block 2 is formed as a high-precision flat surface as described above.
[0049]
In the manufacturing process of the electric wiring block 3, a large number of via hole holes 35 a to 35 m for forming the vias 18 a to 18 m penetrate the first insulating layer 12 and form the first main hole of the element sealing block 2. It is formed so as to reach the surface 2a. The first insulating layer 12 is subjected to, for example, photolithography or laser irradiation, so that the semiconductor circuits arranged on the first main surface 2a on the element sealing block 2 side as shown in FIG. Via hole holes 35a to 35m are formed to face the connection electrodes 9a to 9n of the element 5, the electrodes 10a and 10b of the light emitting element 6, or the electrodes 11a and 11b of the light receiving element 7, respectively.
[0050]
In the manufacturing process of the electric wiring block body 3, desmear processing is performed on each of the via hole holes 35a to 35m, conduction processing in the holes by, for example, electroless copper plating or the like, and lid formation processing are performed, as shown in FIG. Then, vias 18a to 18m are formed. The vias 18a to 18m are electrically connected to the opposite connection electrodes 9a to 9n of the semiconductor circuit element 5, the electrodes 10a and 10b of the light emitting element 6, or the electrodes 11a and 11b of the light receiving element 7, respectively. 12 to the first main surface 12a.
[0051]
In the manufacturing process of the electric wiring block 3, the first wiring layer 15 is formed on the first main surface 12a together with the formation of the vias 18a to 18m described above. The step of forming the first wiring layer 15 is performed, for example, by performing patterning with a plating resist on the first main surface 12a of the first insulating layer 12 in which the lids are formed in the vias 18a to 18m, and then electrolessly. A copper wiring pattern is formed by a copper plating method or the like, and an unnecessary plating resist is removed to form a copper wiring pattern. In the manufacturing process of the electric wiring block 3, the vias 18a to 18m and the first wiring layer 15 described above are not limited to being formed by the above-described method. It is needless to say that it is also formed by the method of forming.
[0052]
In the manufacturing process of the electric wiring block 3, a second insulating layer 16 is formed on the first main surface 12a of the first insulating layer 12 on which the first wiring layer 15 is formed. The second insulating layer 16 is also formed with a uniform thickness by applying a light-guiding insulating resin material onto the flat first insulating layer 12 by spin coating or the like.
[0053]
In the manufacturing process of the electric wiring block 3, via holes are formed in the second insulating layer 16 so as to face predetermined patterns of the first wiring layer 15, respectively. In the manufacturing process of the electric wiring block 3, a desmear process is performed on each via hole and a conduction process and a lid forming process are performed in the holes by electroless copper plating or the like, so that a large number of via holes are formed as shown in FIG. 19a to 19k are formed. The vias 19a to 19k are connected to the connection electrodes 9a to 9n of the semiconductor circuit element 5, the electrodes 10a and 10b of the light emitting element 6, or the light receiving element via the vias 18a to 18m and the first wiring layer 15 as described above. The second electric wiring layer 16 is formed on the main surface 13 a of the second insulating layer 13 by being appropriately connected to the electrodes 11 a and 11 b of the second insulating layer 13.
[0054]
In the manufacturing process of the electric wiring block 3, a copper wiring pattern is formed on the main surface 13a of the second insulating layer 13 by a plating resist and the like, and then an unnecessary plating is performed. The second electrical wiring layer 16 is formed by removing the resist. In the manufacturing process of the electric wiring block 3, the electrode pads 20 a to 20 j are formed as shown in FIG. 10 by performing an electrode forming process such as gold plating on a predetermined pattern formed on the second electric wiring layer 16. Form.
[0055]
In the manufacturing process of the hybrid module 1, a plurality of hybrid modules 1A and 1B manufactured through the above-described processes are conveyed to a separating device such as dicing to perform cutting. In the manufacturing process of the hybrid module 1, as shown in FIG. 11, the hybrid modules 1A and 1B are cut into one by a cutter 36 and completed.
[0056]
The element sealing block 2 has a certain degree of mechanical rigidity because it has a structure in which the semiconductor circuit element 5, the light emitting element 6, and the light receiving element 7 are sealed with the insulating resin layer 8 as described above. Therefore, the element sealing block 2 can be transported to the next step and subjected to a predetermined process even in a single state. In the above-described embodiment, the step of separating the hybrid module 1 is performed in the final step. For example, as illustrated in FIGS. 12 and 13, the separation of the element sealing block 2 is performed on the dummy substrate 30 in advance. It may be performed.
[0057]
The dummy substrate 30 is conveyed to the dummy substrate 30 to a separating device such as dicing after forming a plurality of element sealing block bodies 2A and 2B in a row. In the cutting step, as shown in FIG. 12, the element sealing block bodies 2A and 2B are cut on the dummy substrate 30 by the cutter 36 one by one.
[0058]
The dummy substrate 30 is subjected to a peeling process while holding the cut element sealing block bodies 2 on the main surface, thereby separating the element sealing blocks 2 one by one as shown in FIG. The bodies 2A, 2B are manufactured. In each element sealing block body 2, an electric wiring block body 3 is formed on the first main surface 2a through the above-described steps.
[0059]
The hybrid module 1 manufactured through the above steps is mounted on the main surface of the optical / electrical wiring hybrid board 41 by, for example, flip chip mounting or the like, as shown in FIG. The hybrid module substrate 40 is configured. The multi-hybrid module board 40 has an optical wiring section 42 and a multilayer electric wiring section 43 formed inside an optical / electric wiring mixed board 41 as described later, and a semiconductor provided in each of the hybrid modules 1A and 1B. The circuit element 5 is optically and electrically connected between the light emitting element 6 and the light receiving element 7.
[0060]
The optical / electrical wiring hybrid board 41 is formed by laminating an optical wiring section 42 on an electric wiring section 43 as shown in FIG. The electrical wiring section 43 is manufactured by a multilayer wiring board technique generally used in the related art, although not described in detail. In the insulating resin layer, multilayer electrical wiring patterns 44 a to 44 c are formed and via electric vias 45. Thus, the electric wiring patterns 44a to 44c are appropriately connected. In the electric wiring section 43, an electric wiring pattern 44d is formed on the second main surface 43b, and an electrode pad 46 for mounting the multi-hybrid module substrate 40 on a mounting board (not shown) is appropriately formed. .
[0061]
The optical wiring section 42 is formed on the first main surface 43a of the electric wiring section 43 by, for example, an insulating resin material having a light guiding property. In the optical wiring section 42, a large number of electrode pads 47a to 47j are formed on the first main surface 42a so as to be opposed to the electrode pads 23a to 23j formed on each of the hybrid modules 1A and 1B. A large number of vias 48 are formed in the optical wiring section 42 to connect each of the electrode pads 47 a to 47 j and the electric wiring pattern 44 a of the electric wiring section 43.
[0062]
In the optical wiring section 42, an optical signal transmission path 49 for optically connecting the mounted hybrid modules 1A and 1B is formed in a layer. Although not described in detail, the optical signal transmission path 49 is formed by sealing a core material with a clad material, and has optical signal input / output portions 49a and 49b formed at both ends. As shown in FIG. 14, for example, the optical signal transmission path 49 has one input / output section 49a opposed to the incident section 7c of the light receiving element 7 on the hybrid module 1A side and the output section 6c of the light emitting element 6 on the hybrid module 1B side. The other input / output unit 49b is opposed.
[0063]
In the multi-hybrid module board 40 configured as described above, control signals and power are supplied to the hybrid modules 1A and 1B from the optical / electrical wiring board 41 side via electric wiring. In the multi-hybrid module board 40, for example, when the hybrid module 1B operates and an electric information signal is supplied from the semiconductor circuit element 5 to the light emitting element 6, the electric information signal is converted into an optical information signal in the light emitting element 6. The light is emitted from the emission unit 6c to the optical / electrical wiring board 41 side. In the multi-hybrid module board 40, the optical information signal incident on the mixed optical / electrical wiring board 41 is guided into the optical signal transmission path 49 via the input / output unit 49b.
[0064]
In the multi-hybrid module board 40, the optical information signal guided in the optical signal transmission path 49 is emitted through the input / output unit 49a on the other end side, and the hybrid module 1A from the optical / electrical wiring hybrid board 41 side. Incident on. In the multi-hybrid module board 40, an optical information signal is incident on the light receiving element 7 via the incident part 7c, and the optical information signal is converted into an electric information signal by the light receiving element 7. In the multi-hybrid module substrate 40, an electric information signal is supplied to the semiconductor circuit element 5 via the light receiving element 7.
[0065]
In the multi-hybrid module substrate 40, as described above, the hybrid modules 1A and 1B are mounted on the optical / electrical wiring mixed substrate 41 in which the optical wiring and the electric wiring are mixed by a general mounting method. In the multi-hybrid module board 40, control signals and power supply are performed by electric wiring, and information signals are transmitted between the semiconductor circuit elements 5 and 5 mounted on the hybrid modules 1A and 1B by optical wiring, for example.
[0066]
Therefore, the multi-hybrid module substrate 40 can transmit information signals at high speed and with large capacity. In the multi-hybrid module substrate 40, the electrical capacitance between the hybrid modules 1A and 1B is shortened to reduce the parasitic capacitance, and the operating speed between the semiconductor circuit elements 5 and 5 is greatly improved. High performance, high functionality, multi-function, high-speed processing, etc. due to capacity increase and the like are achieved.
[0067]
In the hybrid module 1, as described above, the insulating layers 12 and 13 of the electric wiring block body 3 are formed of an insulating resin material having a light-guiding property to function as a light-guiding unit. However, the hybrid module 1 is limited to such a configuration. Not. The multi-hybrid module 50 shown in FIG. 16 as the second embodiment has the same basic configuration as the hybrid module 1 described above in that the element sealing block body 51 and the electric wiring block body 52 are laminated and integrated. However, it is characterized in that the optical signal transmission path 53 is formed in the electric wiring block 52.
[0068]
The multi-hybrid module 50 includes a first semiconductor circuit element 54, a second semiconductor circuit element 55, and first input / output portions of these semiconductor circuit elements 54 and 55 in an element sealing block body 51. The light emitting element 56 and the first light receiving element 57 and the second light emitting element 58 and the twenty-first light receiving element 59 are sealed by the insulating resin layer 60. The elements 54 to 59 are the same members as the elements 5 to 7 described above, and the description is omitted.
[0069]
In the multi-hybrid module 50, in the element sealing block 51, each of the elements 54 to 59 has the same signal input / output portions as the above-described element sealing block 2 and the insulating resin layer 60. Is sealed by. In the multi-hybrid module 50, the first light-emitting element 56 and the first light-receiving element 57 and the second light-emitting element 58 and the twenty-first light-receiving element 59 form a pair with the semiconductor circuit elements 54 and 55 interposed therebetween. Are located. In the multi-hybrid module 50, a first light receiving element 57 on the first semiconductor circuit element 54 side and a second light emitting element 58 on the second semiconductor circuit element 55 side are arranged adjacent to each other.
[0070]
Note that the multi-hybrid module 50 may have a larger number of semiconductor circuit elements, light-emitting elements, and light-receiving elements mounted in the element sealing block 51. Further, the multi-hybrid module 50 is not limited to the above-described arrangement example of the elements 54 to 59. The multi-hybrid module 50 is manufactured by using the dummy substrate having the planarized main surface in the same manner as the element sealing block body 2 described above, so that each of the elements 54 to 59 is formed. The main surface 51a exposing the signal input / output unit is formed as a high-precision flat surface.
[0071]
In the multi-hybrid module 50, an electric wiring block 52 is formed on the main surface 51a of the element sealing block 51 with high precision. The electric wiring block body 52 forms an optical signal transmission path 53 by sealing a core material in a first cladding layer 61 and a second cladding layer 62 having a light guiding property and an insulating property. 63 is formed. The electric wiring block body 52 is formed by penetrating the first clad layer 61 and the second clad layer 62 so as to face the electrode pads in which the vias 63 are formed in the elements 54 to 59, respectively. An electrode pad is formed in the opening of each via 63 on the main surface 52a. In addition, the electric wiring block body 52 may be configured as a multilayer like the electric wiring block body 3 described above.
[0072]
The optical signal transmission line 53 is constituted by a so-called optical confinement type optical signal transmission line in which a core material formed of, for example, a light-guiding resin material is sealed with a clad material having a different refractive index. The optical signal transmission path 53 is formed of a light-guiding resin material such as a polyimide resin, an epoxy resin, an acrylic resin, a polyolefin resin, or a rubber resin. The optical signal transmission path 53 is formed of a mixed material of these resins or a polymer material to which fluorine is added.
[0073]
The optical signal transmission line 53 optically connects the first semiconductor circuit element 54 and the second semiconductor circuit element 55. The optical signal transmission path 53 is formed across a first light emitting element 56 on the first semiconductor circuit element 54 side and a second light receiving element 59 on the second semiconductor circuit element 55 side. In the optical signal transmission path 53, one end facing the first light emitting element 56 forms an input section 53a, and the other end facing the second light receiving element 59 forms an output section 53b. In the optical signal transmission line 53, both ends constituting the input section 53a and the output section 53b are formed as inclined surfaces of 45 °, respectively, and function as mirror surfaces for converting the optical paths of the incident light and the output light by 90 °.
[0074]
The manufacturing process of the electric wiring block 52 will be described with reference to FIGS. In the manufacturing process, as shown in FIG. 17, the above-described resin material is applied on the entire main surface 51a of the element sealing block body 51 to form the first clad layer 61. The first cladding layer 61 is formed by uniformly applying a resin material on the main surface 51a of the flat element sealing block body 51 by, for example, a spin coating method or the like.
[0075]
In the manufacturing process, as shown in FIG. 18, a core 64 is patterned on the first cladding layer 61 with a light-guiding resin material having a different refractive index from the cladding material. The core 64 is patterned so as to straddle the first light emitting element 56 on the first semiconductor circuit element 54 side and the second light receiving element 59 on the second semiconductor circuit element 55 side. In this case, the core 64 forms an optical signal transmission path forming groove by patterning in the first cladding layer 61 and fills the optical signal transmission path forming groove with a core material to form a three-dimensional optical confinement type optical signal. The transmission path 53 is formed.
[0076]
The core 64 is joined to the sheet-like first cladding layer 61 to form a slab type optical confinement type optical signal transmission path 53. In the manufacturing process of the electric wiring block 52, a material formed by curing from a liquid state or a film-like material is used as a core material or a clad material.
[0077]
In the manufacturing process, as shown in FIG. 19, the second clad layer 62 is formed on the first clad layer 61 so as to seal the core 64. In the manufacturing process, as shown in FIG. 20, a large number of via holes 66 are formed from the main surface of the second cladding layer 62 so as to face the respective electrodes formed in the signal input / output portions of the elements 54 to 59. Is done. In the manufacturing process, via formation is performed by performing conduction processing inside each via hole 66. The via 63 is partially formed through the optical signal transmission path 53.
[0078]
The multi-hybrid module 50 manufactured through the above steps is face-down mounted on the mounting board 4 to manufacture the multi-hybrid module substrate 70 as shown in FIG. In the multi-hybrid module substrate 70, the multi-hybrid module 50 receives control signals and power supply via the vias 63 connected to the electrode pads on the mounting board 66 side, respectively. The multi-hybrid module substrate 70 is configured such that the transmission of the optical information signal between the first semiconductor circuit element 54 and the second semiconductor circuit element 55 in the multi-hybrid module 50 This is performed via the transmission line 53. Therefore, in the multi-hybrid module substrate 70, light loss is reduced, efficient signal transmission is performed, and parasitic capacitance is reduced by shortening the electric wiring.
[0079]
【The invention's effect】
As described above in detail, according to the present invention, since an electric wiring block having an electric wiring pattern and a light guide portion is laminated on an element sealing block in which a semiconductor circuit element and an optical element are integrated, The semiconductor circuit element and the optical element whose respective input / output sections constitute the same surface on the main surface of the element sealing block body are exposed to each other with a precise and shortest distance due to the inter-element wiring pattern formed on the electric wiring block body. While being electrically connected, optical connection between the optical element and the light guide is also performed. Therefore, according to the present invention, since the semiconductor circuit element and the optical element are connected with low parasitic capacitance and the optical signal is transmitted via the optical element, the speed of signal transmission is increased and High capacity is achieved.
[Brief description of the drawings]
FIG. 1 is a longitudinal sectional view of a hybrid module shown as an embodiment of the present invention.
FIG. 2 is a longitudinal sectional view of a base substrate for producing a hybrid module.
FIG. 3 is a longitudinal sectional view illustrating a manufacturing process of the hybrid module and illustrating an element mounting process.
FIG. 4 is a longitudinal sectional view illustrating an element sealing step.
FIG. 5 is a vertical cross-sectional view illustrating a peeling step of the element sealing block body.
FIG. 6 is a longitudinal sectional view illustrating a step of forming an insulating layer on the element sealing block.
FIG. 7 is a longitudinal sectional view illustrating a step of forming a via hole in an insulating layer.
FIG. 8 is a longitudinal sectional view illustrating a via forming step.
FIG. 9 is a longitudinal sectional view illustrating a step of forming a second insulating layer.
FIG. 10 is a longitudinal sectional view illustrating a step of forming an electrode pad.
FIG. 11 is a longitudinal sectional view for explaining a step of separating the hybrid module.
FIG. 12 is a longitudinal sectional view for explaining another dividing step.
FIG. 13 is a longitudinal sectional view for explaining a peeling step of the element sealing block body.
FIG. 14 is a longitudinal sectional view of a multi-hybrid module board on which a hybrid module is mounted.
FIG. 15 is a longitudinal sectional view of an optical / electrical wiring mixed board.
FIG. 16 is a longitudinal sectional view of a multi-hybrid module shown as a second embodiment of the present invention.
FIG. 17 is a longitudinal sectional view illustrating a step of forming a first cladding layer on the element sealing block.
FIG. 18 is a vertical cross-sectional view illustrating a step of forming a core material forming the optical signal transmission path.
FIG. 19 is a vertical cross-sectional view illustrating a second cladding layer forming step.
FIG. 20 is a vertical cross-sectional view illustrating a step of forming a via hole.
FIG. 21 is a longitudinal sectional view of a multi-hybrid module substrate.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Hybrid module, 2 element sealing block body, 3 electric wiring block body, 4 mounting board, 5 semiconductor circuit element, 6 light emitting element, 7 light receiving element, 8 insulating resin layer, 14 insulating layer, 17 electric wiring layer, 18, Reference Signs List 19 via, 21 incident part, 22 exit part, 24 light guide member, 27 hybrid module substrate, 30 dummy substrate, 31 base substrate, 32 release layer, 40 multi-hybrid module substrate, 41 mixed optical / electrical wiring substrate, 42 optical wiring Part, 43 electric wiring part, 49 optical signal transmission path, 50 multi-hybrid module, 51 element sealing block body, 52 electric wiring block body, 53 optical signal transmission path, 54, 55 semiconductor circuit element, 56, 58 light emitting element, 57,59 light receiving element, 60 insulating resin layer, 61,62 cladding layer, 64 core, 70 multi hive Tsu door module substrate

Claims (15)

半導体回路素子と光学素子とが、それぞれの入出力部の形成面を第１の主面に対して同一平面を構成するように露出されて絶縁樹脂材によって封止されてなる素子封止ブロック体と、
絶縁樹脂層内に少なくとも上記半導体回路素子と上記光学素子とを電気的に接続する素子間配線パターンを有する１層若しくは多層の電気配線パターンと、第１の主面に形成された上記電気配線パターンと接続される端子パターンと、上記光学素子の光学信号入出力部と対向して形成された導光部とを有する電気配線ブロック体とからなり、
上記素子封止ブロック体の第１の主面上に、上記電気配線ブロック体が上記第１の主面を積層面として上記半導体回路素子及び上記光学素子の入出力電極に上記端子パターンを接続されて積層形成されたことを特徴とする半導体回路素子・光学素子混載ハイブリットモジュール。An element sealing block body in which a semiconductor circuit element and an optical element are exposed so that respective input / output section forming surfaces are flush with a first main surface and sealed with an insulating resin material. When,
A one-layer or multilayer electric wiring pattern having at least an inter-element wiring pattern for electrically connecting the semiconductor circuit element and the optical element in an insulating resin layer, and the electric wiring pattern formed on a first main surface And an electrical wiring block having a light guide portion formed to face the optical signal input / output portion of the optical element,
On the first main surface of the element sealing block, the electric wiring block is connected to the input / output electrodes of the semiconductor circuit element and the optical element with the first main surface as a laminated surface. A hybrid module comprising a semiconductor circuit element and an optical element mixedly formed by lamination. 上記電気配線ブロック体には、上記第１の主面と対向する第２の主面に上記電気配線パターンと接続された基板実装用端子パターンが形成されていることを特徴とする請求項１に記載の半導体回路素子・光学素子混載ハイブリットモジュール。2. The electric wiring block according to claim 1, wherein a board mounting terminal pattern connected to the electric wiring pattern is formed on a second main surface opposite to the first main surface. 3. A hybrid module incorporating the semiconductor circuit element and the optical element described in the above. 上記電気配線ブロック体の絶縁樹脂層が、光透過特性を有する絶縁樹脂材によって形成され、上記光学素子の光学信号入出力部から出射される光学信号或いは入射される光学信号を導光することを特徴とする請求項１に記載の半導体回路素子・光学素子混載ハイブリットモジュール。The insulating resin layer of the electric wiring block body is formed of an insulating resin material having light transmission characteristics, and guides an optical signal emitted from an optical signal input / output unit of the optical element or an incident optical signal. 2. The hybrid module according to claim 1, wherein the hybrid module includes a semiconductor circuit element and an optical element. 上記電気配線ブロック体には、上記第１の主面或いは内層に、端部が上記光学素子の光学信号入出力部と対向されて入出力部を構成して、上記光学素子から出射される光学信号或いは上記光学素子に入射される光学信号を導光する光学信号伝送路が形成されていることを特徴とする請求項１に記載の半導体回路素子・光学素子混載ハイブリットモジュール。The electric wiring block body has an input / output unit having an end facing the optical signal input / output unit of the optical element on the first main surface or inner layer, and an optical element output from the optical element. The hybrid module according to claim 1, wherein an optical signal transmission path for guiding a signal or an optical signal incident on the optical element is formed. 上記光学信号伝送路が、導光性樹脂材やこの導光性樹脂材にフッ素を添加した素材、或いはこれらの混合物からなる高分子材料によって形成されることを特徴とする請求項４に記載の半導体回路素子・光学素子混載ハイブリットモジュール。5. The optical signal transmission path according to claim 4, wherein the optical signal transmission path is formed of a light-guiding resin material, a material obtained by adding fluorine to the light-guiding resin material, or a polymer material composed of a mixture thereof. Hybrid module with mixed semiconductor circuit elements and optical elements. 上記素子封止ブロック体が、上記第１の主面と対向する第２の主面に研磨処理を施して薄型化されることを特徴する請求項５に記載の半導体回路素子・光学素子混載ハイブリットモジュール。6. The hybrid hybrid semiconductor device and optical element according to claim 5, wherein the element sealing block is thinned by performing a polishing process on a second main surface opposed to the first main surface. module. シリコン基板やガラス基板を用いるダミー基板の平坦な主面上に全面に亘って剥離層を形成するダミー基板製作工程と、
上記ダミー基板の剥離層上に、半導体回路素子と光学素子とをそれぞれの入出力部の形成面を搭載面として位置決めして搭載する素子搭載工程と、
上記ダミー基板の剥離層上に、絶縁樹脂材からなる封止層によって上記半導体回路素子と上記光学素子とを封止する素子封止工程と、
上記剥離層を介して上記ダミー基板から剥離することによって、第１の主面となる剥離面において上記半導体回路素子と上記光学素子とがそれぞれの入出力部の形成面を上記封止層の主面と同一平面を構成するように露出されてなる素子封止ブロック体を製作する素子封止ブロック体製作工程と、
上記素子封止ブロック体の第１の主面上に、上記半導体回路素子及び上記光学素子の入出力部にそれぞれ設けられた入出力電極を露出させるビアホールを有する絶縁樹脂層を形成する絶縁層形成工程と、
上記ビアホール内に導電処理を施しかつ上記絶縁樹脂層に電気配線パターンを形成するとともに上記光学素子の光学信号入出力部と対向して導光部を形成する電気配線ブロック体製作工程とを有し、
上記素子封止ブロック体の第１の主面上に、上記半導体回路素子と上記光学素子とを電気的に接続する素子間配線パターンを有する上記電気配線ブロック体を積層形成することを特徴とする半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。A dummy substrate manufacturing process of forming a release layer over the entire flat main surface of a dummy substrate using a silicon substrate or a glass substrate,
On the release layer of the dummy substrate, an element mounting step of positioning and mounting the semiconductor circuit element and the optical element with the formation surface of each input / output unit as a mounting surface,
An element sealing step of sealing the semiconductor circuit element and the optical element with a sealing layer made of an insulating resin material on the release layer of the dummy substrate,
By peeling from the dummy substrate through the peeling layer, the semiconductor circuit element and the optical element form the respective input / output portion forming surfaces on the peeling surface serving as the first main surface with the main surface of the sealing layer. An element sealing block body manufacturing process of manufacturing an element sealing block body that is exposed so as to constitute the same plane as the surface,
Forming an insulating resin layer having a via hole exposing input / output electrodes provided at input / output portions of the semiconductor circuit element and the optical element, respectively, on a first main surface of the element sealing block body Process and
Forming an electric wiring pattern on the insulating resin layer by conducting a conductive treatment in the via hole and forming a light guide section facing the optical signal input / output section of the optical element. ,
The electric wiring block having an element-to-element wiring pattern for electrically connecting the semiconductor circuit element and the optical element is formed on the first main surface of the element sealing block. A method for manufacturing a hybrid module incorporating a semiconductor circuit element and an optical element. 上記剥離層が粘着性を有する絶縁樹脂材によって形成され、上記素子搭載工程において搭載される上記半導体回路素子及び上記光学素子を仮保持することを特徴とする請求項７に記載の半導体回路素子・光学端子混載ハイブリットモジュールの製造方法。The semiconductor circuit element according to claim 7, wherein the release layer is formed of an insulating resin material having adhesiveness, and temporarily holds the semiconductor circuit element and the optical element mounted in the element mounting step. Manufacturing method of hybrid module with mixed optical terminals. 複数個分の上記素子封止ブロック体を構成する所定個数の上記半導体回路素子及び所定個数の上記光学素子をそれぞれ上記ダミー基板上に搭載する上記素子搭載工程と、
上記半導体回路素子群及び上記光学素子群を上記絶縁樹脂材によって一括して封止する上記素子封止工程と、
上記剥離層を介して上記ダミー基板から剥離することによって、第１の主面となる剥離面において上記半導体回路素子群と上記光学素子群とがそれぞれの入出力部の形成面を上記封止層の主面と同一平面を構成するように露出されてなる素子封止ブロック集合体を製作する素子封止ブロック集合体製作工程と、
上記素子封止ブロック集合体から上記素子封止ブロック体を１個分毎に切り分ける素子封止ブロック切分け工程とが施され、
複数個の素子封止ブロック体を一括して製作することを特徴とする請求項７に記載の半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。The element mounting step of mounting a predetermined number of the semiconductor circuit elements and a predetermined number of the optical elements constituting the plurality of the element sealing block bodies on the dummy substrate,
The element sealing step of encapsulating the semiconductor circuit element group and the optical element group collectively with the insulating resin material,
By peeling from the dummy substrate via the peeling layer, the semiconductor circuit element group and the optical element group form the respective input / output portion forming surfaces on the peeling surface serving as the first main surface with the sealing layer. An element sealing block assembly manufacturing step of manufacturing an element sealing block assembly that is exposed to constitute the same plane as the main surface of
An element sealing block separation step of separating the element sealing block from the element sealing block assembly for each one,
8. The method according to claim 7, wherein a plurality of element sealing blocks are manufactured at a time. 複数個分の上記素子封止ブロック体を構成する所定個数の上記半導体回路素子及び所定個数の上記光学素子をそれぞれ上記ダミー基板上に搭載する上記素子搭載工程と、
上記半導体回路素子群及び上記光学素子群を上記絶縁樹脂材によって一括して封止する上記素子封止工程と、
上記ダミー基板上において上記封止層を切断して上記素子封止ブロック体を１個分毎に切り分ける素子封止ブロック体切分け工程とを有し、
上記各素子封止ブロック体が上記ダミー基板から剥離されることによって複数個の素子封止ブロック体を一括して製作することを特徴とする請求項７に記載の半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。The element mounting step of mounting a predetermined number of the semiconductor circuit elements and a predetermined number of the optical elements constituting the plurality of the element sealing block bodies on the dummy substrate,
The element sealing step of encapsulating the semiconductor circuit element group and the optical element group collectively with the insulating resin material,
An element sealing block body cutting step of cutting the sealing layer on the dummy substrate and cutting the element sealing block body for every one piece,
8. The hybrid circuit according to claim 7, wherein a plurality of the element sealing blocks are collectively manufactured by peeling the element sealing blocks from the dummy substrate. Module manufacturing method. 上記ダミー基板から剥離して製作された上記素子封止ブロック体に対して、上記第１の主面と対向する第２の主面に研磨処理を施して薄型化する研磨工程を有することを特徴する請求項７に記載の半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。A polishing step of subjecting the element sealing block body manufactured by peeling from the dummy substrate to a polishing process on a second main surface opposed to the first main surface to reduce the thickness of the device sealing block body. A method for manufacturing a hybrid module in which a semiconductor circuit element and an optical element are mixed according to claim 7. 上記電気配線ブロック体形成工程が、下層側の配線層に形成されたランドを露出させるビアホールを有する絶縁樹脂層を形成する工程と、上記ビアホールに導電処理を施す工程と、上記絶縁樹脂層上に電気配線パターンを形成する工程とを繰り返して所定層数の配線層を形成する工程であることを特徴とする請求項７に記載の半導体回路素子・光学端子混載ハイブリットモジュールの製造方法。Forming the insulating resin layer having a via hole exposing a land formed in the lower wiring layer; forming an insulating resin layer having a via hole; and performing a conductive treatment on the via hole; 8. The method according to claim 7, wherein the step of forming the electric wiring pattern is repeated to form a predetermined number of wiring layers. 上記電気配線ブロック体形成工程において、上記素子封止ブロック体との積層面となる第１の主面と対向する第２の主面に、上記電気配線パターンと接続された基板実装用端子パターンが形成され、
上記第２の主面を実装面として、上記基板実装用端子パターンが相対する端子パターンとそれぞれ接合されることによって基板実装が行われることを特徴とする請求項７に記載の半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。In the electric wiring block forming step, a board mounting terminal pattern connected to the electric wiring pattern is provided on a second main surface opposite to the first main surface to be a lamination surface with the element sealing block. Formed,
8. The semiconductor circuit element / optical device according to claim 7, wherein the substrate mounting is performed by joining the terminal pattern for substrate mounting to a terminal pattern facing the second terminal using the second main surface as a mounting surface. A method for manufacturing a hybrid module incorporating elements. 上記電気配線ブロック体形成工程において、絶縁樹脂層を形成する絶縁樹脂材に光透過特性を有する絶縁樹脂材を用い、上記光学素子から出射される光学信号或いは上記光学素子に入射される光学信号を導光する機能を有する上記電気配線ブロック体を形成することを特徴とする請求項７に記載の半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。In the electric wiring block forming step, an insulating resin material having a light transmitting property is used for the insulating resin material forming the insulating resin layer, and an optical signal emitted from the optical element or an optical signal incident on the optical element is transmitted. The method for manufacturing a hybrid module with a hybrid semiconductor circuit element and optical element according to claim 7, wherein the electric wiring block having a light guiding function is formed. 上記素子封止ブロック体の第１の主面或いは光透過特性を有する絶縁樹脂材によって形成された上記電気配線ブロック体の絶縁樹脂層上に、クラッド材によってコア材を封装してなり、このコア材の端部が上記光学素子の光信号入出力部と対向されて光信号入出力部を構成して上記光学素子から出射される光学信号或いは上記光学素子に入射される光学信号を導光する光学信号伝送路を形成する光学信号伝送路形成工程を有することを特徴とする請求項７に記載の半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。A core material is sealed with a clad material on a first main surface of the element sealing block body or on an insulating resin layer of the electric wiring block body formed of an insulating resin material having a light transmitting property. An end of the material is opposed to the optical signal input / output unit of the optical element to constitute an optical signal input / output unit, and guides an optical signal emitted from the optical element or an optical signal incident on the optical element. 8. The method according to claim 7, further comprising an optical signal transmission path forming step of forming an optical signal transmission path.
JP2002357069A 2002-12-09 2002-12-09 Semiconductor circuit element / optical element mixed hybrid module and manufacturing method thereof Expired - Fee Related JP4042555B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002357069A JP4042555B2 (en) 2002-12-09 2002-12-09 Semiconductor circuit element / optical element mixed hybrid module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002357069A JP4042555B2 (en) 2002-12-09 2002-12-09 Semiconductor circuit element / optical element mixed hybrid module and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004193221A true JP2004193221A (en) 2004-07-08
JP4042555B2 JP4042555B2 (en) 2008-02-06

Family

ID=32757223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002357069A Expired - Fee Related JP4042555B2 (en) 2002-12-09 2002-12-09 Semiconductor circuit element / optical element mixed hybrid module and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4042555B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270037A (en) * 2005-02-28 2006-10-05 Sony Corp Hybrid module, its manufacturing process and hybrid circuit device
JP2006270036A (en) * 2005-02-28 2006-10-05 Sony Corp Hybrid module and its manufacturing process
US7915076B2 (en) 2005-10-11 2011-03-29 Sony Corporation Hybrid module and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472656A (en) * 1990-05-11 1992-03-06 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
JPH077134A (en) * 1993-02-08 1995-01-10 General Electric Co <Ge> Integrated circuit module
JP2001185752A (en) * 1999-12-24 2001-07-06 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and optical signal input/output device using the same
JP2001313350A (en) * 2000-04-28 2001-11-09 Sony Corp Chip-shaped electronic component and its manufacturing method, and pseudo-wafer used for manufacture of chip- shaped electronic component and its manufacturing method
JP2002250830A (en) * 2000-12-22 2002-09-06 Ibiden Co Ltd Ic chip mounting substrate and method for manufacturing ic chip mounting substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472656A (en) * 1990-05-11 1992-03-06 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
JPH077134A (en) * 1993-02-08 1995-01-10 General Electric Co <Ge> Integrated circuit module
JP2001185752A (en) * 1999-12-24 2001-07-06 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and optical signal input/output device using the same
JP2001313350A (en) * 2000-04-28 2001-11-09 Sony Corp Chip-shaped electronic component and its manufacturing method, and pseudo-wafer used for manufacture of chip- shaped electronic component and its manufacturing method
JP2002250830A (en) * 2000-12-22 2002-09-06 Ibiden Co Ltd Ic chip mounting substrate and method for manufacturing ic chip mounting substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270037A (en) * 2005-02-28 2006-10-05 Sony Corp Hybrid module, its manufacturing process and hybrid circuit device
JP2006270036A (en) * 2005-02-28 2006-10-05 Sony Corp Hybrid module and its manufacturing process
US7915076B2 (en) 2005-10-11 2011-03-29 Sony Corporation Hybrid module and method of manufacturing the same

Also Published As

Publication number Publication date
JP4042555B2 (en) 2008-02-06

Similar Documents

Publication Publication Date Title
US7915076B2 (en) Hybrid module and method of manufacturing the same
KR100909155B1 (en) Multichip Circuit Module and Manufacturing Method Thereof
JP4899604B2 (en) Three-dimensional semiconductor package manufacturing method
JP4023285B2 (en) Optical / electrical wiring mixed hybrid circuit board and manufacturing method thereof, and optical / electrical wiring mixed hybrid circuit module and manufacturing method thereof
KR101053419B1 (en) Multilayer wiring circuit module and manufacturing method thereof
JP3882738B2 (en) Composite chip module and manufacturing method thereof, and composite chip unit and manufacturing method thereof
KR100784454B1 (en) Electronic device and process for manufacturing same
US7413929B2 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
JP4425936B2 (en) Optical module
JP2007287801A (en) Electrical-optical hybrid three-dimensional semiconductor module, hybrid circuit device and portable telephone
US9490240B2 (en) Film interposer for integrated circuit devices
JP2006245057A (en) Hybrid module, its manufacturing method, and hybrid circuit apparatus
JP4899603B2 (en) Three-dimensional semiconductor package manufacturing method
JP2003163323A (en) Circuit module and manufacturing method thereof
JP4810958B2 (en) Hybrid circuit device
JP2009229962A (en) Module substrate provided with optical transmission mechanism, and manufacturing method of the same
US7450793B2 (en) Semiconductor device integrated with opto-electric component and method for fabricating the same
JP4810957B2 (en) Hybrid module and manufacturing method thereof
JP2006270036A5 (en)
JP2007220792A (en) Manufacturing method of hybrid module
JP2004193221A (en) Semiconductor circuit elements/optical element mixed hybrid module and method of manufacturing the same
CN112234052B (en) Electronic package structure and method for manufacturing the same
US20040000709A1 (en) Internal package interconnect with electrically parallel vias
CN117912962A (en) Preparation method of ceramic high-density carrier plate
CN114823387A (en) Board-level system-in-package method and package structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees