JP2004192518A - 定電流発生回路及びその定電流発生回路の定電流設定方法 - Google Patents
定電流発生回路及びその定電流発生回路の定電流設定方法 Download PDFInfo
- Publication number
- JP2004192518A JP2004192518A JP2002362154A JP2002362154A JP2004192518A JP 2004192518 A JP2004192518 A JP 2004192518A JP 2002362154 A JP2002362154 A JP 2002362154A JP 2002362154 A JP2002362154 A JP 2002362154A JP 2004192518 A JP2004192518 A JP 2004192518A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- voltage
- resistance
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
【課題】集積回路内に作り込まれた抵抗の温度依存性による定電流出力の変化を打ち消すことによって、温度依存性の小さい定電流発生回路及びその定電流発生回路の定電流設定方法を得る。
【解決手段】ＮＭＯＳトランジスタ２２及び２３を交互にオン／オフして、ＮＭＯＳトランジスタ２４のソースと負側電源電圧ＧＮＤとの間の合成抵抗値αと出力電流Ｉｏ１との関係を示す２次曲線を近似演算で求め、該２次曲線から得られる所望の出力電流Ｉｏ１に対する合成抵抗値αからヒューズＦＢ１〜ＦＢｎの切断するヒューズを選択し、該選択したヒューズが接続された抵抗と抵抗２７〜２９の合成抵抗値αの温度係数を打ち消すように、ヒューズＦＡ１〜ＦＡｎから切断するヒューズを選択して切断した後、定電圧回路２の出力電圧Ｖｏ１に基づいて、ヒューズＦＢ１〜ＦＢｎの切断するヒューズを選択して切断する。
【選択図】 図１
【解決手段】ＮＭＯＳトランジスタ２２及び２３を交互にオン／オフして、ＮＭＯＳトランジスタ２４のソースと負側電源電圧ＧＮＤとの間の合成抵抗値αと出力電流Ｉｏ１との関係を示す２次曲線を近似演算で求め、該２次曲線から得られる所望の出力電流Ｉｏ１に対する合成抵抗値αからヒューズＦＢ１〜ＦＢｎの切断するヒューズを選択し、該選択したヒューズが接続された抵抗と抵抗２７〜２９の合成抵抗値αの温度係数を打ち消すように、ヒューズＦＡ１〜ＦＡｎから切断するヒューズを選択して切断した後、定電圧回路２の出力電圧Ｖｏ１に基づいて、ヒューズＦＢ１〜ＦＢｎの切断するヒューズを選択して切断する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、温度依存性の小さい定電流発生回路に関し、特にトリミングによって目標電流値に対する精度を向上させることができる定電流発生回路及びその定電流発生回路の定電流設定方法に関する。
【０００２】
【従来の技術】
定電流発生回路に求められる性能は、目標電流値に対する精度が高く、温度や電源電圧の変動に影響されないことであり、更にすべての回路を１チップに集積しやすいことも重要である。所望の定電流は、定電流ダイオードやＦＥＴのしきい値電圧を応用して作り出すことも可能であるが、ある程度の性能を得ようとする場合は、定電圧回路の出力電圧を電圧−電流変換回路によって電流に変換するのが一般的である。
例えば、２つのトランジスタのしきい値電圧の差を抵抗で電圧−電流変換した後、該変換して得られた電流を同種の抵抗で電流−電圧変換することで、温度依存性の小さいしきい値電圧差を増幅して基準電圧を得る回路があった（例えば、特許文献１参照。）。
【０００３】
一方、近年、定電圧回路として、温度依存性が小さく、しかも集積回路に適したバンドギャップレギュレータが多く用いられている。例えば、抵抗とｐｎ接合の順方向電圧を利用したバンドギャップ型の基準電圧で、順方向電圧のモニタを行うことで、サーマルボルテージにかかる倍率を抵抗のトリミングで調整し、基準電圧の温度特性を補正する基準電圧回路があった（例えば、特許文献２参照。）。
【０００４】
図２は、このような定電圧回路及び電圧−電流変換回路を使用した従来の定電流発生回路の例を示した回路図である。
図２における定電流発生回路１００は、バンドギャップレギュレータ１０１の出力電圧Ｖｏ、例えば約１.２５Ｖを電圧−電流変換回路１０２によって定電流に変換して出力する。なお、バンドギャップレギュレータ１０１は公知であり、ここではその動作説明を省略する。
【０００５】
電圧−電流変換回路１０２において、演算増幅器１２１とＮＭＯＳトランジスタ１２２によって、抵抗１２３の両端の電圧は定電圧回路１０１の出力電圧Ｖｏと同じ値になるように制御される。このため、抵抗１２３には定電圧回路１０１の出力電圧Ｖｏを抵抗１２３の抵抗値Ｒ１２３で除した電流(Ｖｏ／Ｒ１２３)が流れる。該電流は、ＮＭＯＳトランジスタ１２２のドレイン電流となり、カレントミラー回路を構成しているＰＭＯＳトランジスタ１２４及び１２５を介してＰＭＯＳトランジスタ１２５のドレインから出力される。
【０００６】
前記のように、電圧−電流変換回路１０２からの出力電流Ｉｏは、定電圧回路１０１の出力電圧Ｖｏと抵抗１２３の抵抗値で決定されることから、定電流Ｉｏを目標値にするためには、定電圧回路１０１の出力電圧Ｖｏを調整するか、又は抵抗１２３の抵抗値を調整すればよいことが分かる。しかし、定電圧回路１０１の出力電圧Ｖｏは物理的に決まった値であることから、通常は抵抗１２３の抵抗値をトリミングして設定する。
【０００７】
抵抗１２３のトリミング方法としては、出力電流Ｉｏを測定し、目標値とのずれ量からトリミングの量を決定する方法と、出力電流Ｉｏを測定しながら抵抗１２３のトリミングを行い、出力電流Ｉｏが目標値に達した時点でトリミングを終了する、いわゆるファンクショントリミングとがあった。
【０００８】
【特許文献１】
特開平７−４４２５５号公報
【特許文献２】
特開２００２−９１５８９号公報
【０００９】
【発明が解決しようとする課題】
しかし、上述した前者のトリミング方法は、短時間に行うことができるが、出力電流Ｉｏと目標値とのずれ量が大きい場合は、トリミング精度が悪くなる。このため、該ずれ量が大きい場合、精度を上げるためにトリミング量をやや少な目にして、２回又は３回同様のトリミングを繰り返すことで、出力電流Ｉｏを所望の目標値にすることができるが、トリミングに要する時間が長くなるという問題があった。
【００１０】
また、上述した後者のトリミング方法は、出力電流Ｉｏの調整精度は高いがトリミングに時間がかかり、ファンクショントリミング用に、専用のトリミング装置が必要になる等の問題があった。更に、抵抗１２３をトリミングして抵抗値を最適値に調整しても、抵抗１２３の抵抗値が温度によって変化することから、出力電流Ｉｏが変化するという問題があった。また、定電圧回路１０１と電圧−電流変換回路１０２をＩＣに集積した場合、集積回路内に形成された抵抗１２３は通常、温度依存性を有するため、定電圧回路１０１に温度依存性の小さいバンドギャップレギュレータを使用しても、出力電流Ｉｏは温度依存性を持ってしまい、正確な定電流出力を得ることができないという問題があった。
【００１１】
本発明は、上記のような問題を解決するためになされたものであり、集積回路内に作り込まれた抵抗の温度依存性による定電流出力の変化を打ち消すことによって、温度依存性の小さい定電流発生回路及びその定電流発生回路の定電流設定方法を得ることを目的とする。
【００１２】
【課題を解決するための手段】
この発明に係る定電流発生回路は、直流電源の電源電圧から所定の定電圧を生成して出力する、バンドギャップリファレンスで形成された定電圧回路部と、該定電圧回路部から出力された定電圧を電流に変換して所定の定電流を出力する電圧−電流変換回路部とを備えた定電流発生回路において、
前記定電圧回路部は、
前記所定の定電圧を出力する第１演算増幅器と、
複数の抵抗で合成抵抗を生成し、一端に該第１演算増幅器の出力電圧が入力される第１抵抗回路と、
該第１抵抗回路の他端と前記直流電源の負側電源電圧との間に接続された、第１抵抗と第１ダイオードが直列に接続されてなり、該第１抵抗と第１ダイオードとの接続部が前記第１演算増幅器の一方の入力端に接続された第１直列回路と、
前記第１抵抗回路の他端と前記直流電源の負側電源電圧との間に接続された、第２抵抗、第３抵抗及び第２ダイオードが直列に接続されてなり、該第２抵抗と第３抵抗との接続部が前記第１演算増幅器の他方の入力端に接続された第２直列回路と、
を備え、
前記電圧−電流変換回路部は、
前記定電圧回路部から出力された定電圧を出力すると共に、該定電圧に応じた電流を出力する電流供給回路と、
複数の抵抗で合成抵抗を生成し、該電流供給回路によって、前記定電圧回路部から出力された定電圧が印加されると共に該定電圧に応じた電流が供給される第２抵抗回路と、
該第２抵抗回路に流れた電流に応じた電流を出力する出力回路と、
を備え、
前記第２抵抗回路は、前記複数の抵抗と複数のヒューズで構成され、前記出力回路からの出力電流が所望の値になるように、前記定電圧回路部からの定電圧に応じた電流が前記第２抵抗回路の合成抵抗に流れるように該各ヒューズが選択的に切断されるものである。
【００１３】
具体的には、前記第１抵抗回路は、前記複数の抵抗と複数のヒューズで構成され、前記電圧−電流変換回路部が有する温度特性を相殺する温度特性を有するように該各ヒューズが選択的に切断されるようにした。
【００１４】
また、前記第２抵抗回路は、外部から入力された制御信号に応じてスイッチングを行い、第２抵抗回路の合成抵抗を変えるスイッチ回路を備えるようにしてもよい。
【００１５】
一方、前記電流供給回路は、
前記定電圧回路部からの定電圧が一方の入力端に入力された第２演算増幅器と、
該第２演算増幅器の出力端に制御信号入力端が接続され、直流電源からの電流を前記第２抵抗回路に供給するトランジスタと、
を備え、
前記第２演算増幅器の他方の入力端は、前記トランジスタからの電流が入力される前記第２抵抗回路の入力端に接続されるようにした。
【００１６】
また、本発明に係る定電流設定方法は、複数の抵抗及び複数のヒューズで構成され該ヒューズを選択的に切断することによって設定される第１抵抗回路の合成抵抗に応じて出力電圧が変わる、直流電源の電源電圧から所定の定電圧を生成して出力するバンドギャップリファレンスで形成された定電圧回路部と、複数の抵抗及び複数のヒューズを有し該ヒューズを選択的に切断することによって設定され前記定電圧回路部からの出力電圧が印加される第２抵抗回路の合成抵抗に流れる電流に応じた定電流を出力する、前記定電圧回路部から出力された定電圧を電流に変換して所定の定電流を出力する電圧−電流変換回路部とを備え、該電圧−電流変換回路部が、外部から入力された制御信号に応じてスイッチングを行い前記第２抵抗回路の合成抵抗を変えるスイッチ回路を有した定電流発生回路の定電流設定方法において、
前記スイッチ回路をスイッチングさせ、
該スイッチングに応じた前記第２抵抗回路の各合成抵抗に対する前記電圧−電流変換回路部の出力電流をそれぞれ測定し、
前記第２抵抗回路の該各合成抵抗値に対してそれぞれ測定した前記電圧−電流変換回路部の出力電流値から、近似演算を行って前記合成抵抗と出力電流との関係を示した特性を求め、
該得られた特性から、所望の出力電流値に対する前記第２抵抗回路の合成抵抗値を得るようにした。
【００１７】
また、前記所望の出力電流値に対する前記第２抵抗回路の合成抵抗における温度特性を求め、
該得られた温度特性を相殺させる前記第１抵抗回路の合成抵抗を求め、
該得られた合成抵抗になるように前記第１抵抗回路のヒューズを選択的に切断し、
前記スイッチ回路をスイッチングさせ、
該スイッチングに応じた前記第２抵抗回路の各合成抵抗に対する前記電圧−電流変換回路部の出力電流をそれぞれ測定し、
前記第２抵抗回路の該各合成抵抗値に対してそれぞれ測定した前記電圧−電流変換回路部の出力電流値から、近似演算を行って前記合成抵抗と出力電流との関係を示した特性を求め、
該得られた特性から、所望の出力電流値に対する前記第２抵抗回路の合成抵抗値を求め、
前記第２抵抗回路の合成抵抗が該得られた合成抵抗値になるように前記第２抵抗回路のヒューズを選択的に切断するようにした。
【００１８】
具体的には、前記スイッチ回路のスイッチングに応じた前記第２抵抗回路の３種類の合成抵抗に対する前記電圧−電流変換回路部の出力電流をそれぞれ測定し、第２抵抗回路の該３種類の合成抵抗値に対してそれぞれ測定した前記電圧−電流変換回路部の出力電流値から、近似演算を行って前記合成抵抗と出力電流との関係を示した２次曲線をなす特性を求めるようにしてもよい。
【００１９】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電流発生回路の例を示した回路図である。
図１において、定電流発生回路１は、バンドギャップリファレンスを構成する定電圧回路２と、該定電圧回路２から出力された定電圧Ｖｏ１を電流に変換して出力する電圧−電流変換回路３とで構成されている。なお、定電圧回路２は定電圧回路部を、電圧−電流変換回路３は電圧−電流変換回路部をそれぞれなす。定電圧回路２及び電圧−電流変換回路３は、直流電源５から供給される電源によって作動し、電圧−電流変換回路３から出力された電流が定電流発生回路１の出力電流Ｉｏ１となる。
【００２０】
定電圧回路２は、演算増幅器１１、ｐｎｐトランジスタ１２，１３、抵抗Ａ１〜Ａｍ（ｍは、ｍ＞１の整数），１４〜１６及びヒューズＦＡ１〜ＦＡｍで構成されている。なお、演算増幅器１１は第１演算増幅器を、抵抗Ａ１〜Ａｍ及びヒューズＦＡ１〜ＦＡｍは第１抵抗回路を、ｐｎｐトランジスタ１２及び抵抗１４は第１直列回路を、ｐｎｐトランジスタ１３及び抵抗１５，１６は第２直列回路をそれぞれなす。また、ｐｎｐトランジスタ１２は第１ダイオードを、ｐｎｐトランジスタ１３は第２ダイオードをそれぞれなす。
【００２１】
演算増幅器１１の出力端と直流電源５の負側電源電圧ＧＮＤとの間には抵抗Ａ１〜Ａｍが直列に接続された直列回路と、抵抗１４及びｐｎｐトランジスタ１２が直列に接続された直列回路が直列に接続されている。抵抗Ａ１〜Ａｍにはそれぞれ対応するヒューズＦＡ１〜ＦＡｍが並列に接続され、抵抗１４及びｐｎｐトランジスタ１２の直列回路には、抵抗１５，１６及びｐｎｐトランジスタ１３の直列回路が並列に接続されている。
【００２２】
抵抗１４とｐｎｐトランジスタ１２との接続部ｂは、演算増幅器１１の非反転入力端に接続され、抵抗１５と１６との接続部ｃは、演算増幅器１１の反転入力端に接続されている。抵抗Ａｍ、ヒューズＦＡｍ、抵抗１４及び１５の接続部を、接続部ａとする。また、ｐｎｐトランジスタ１２において、ベースはコレクタに接続され、ｐｎｐトランジスタ１３においても、ベースはコレクタに接続され、ｐｎｐトランジスタ１２，１３はそれぞれダイオードをなしている。演算増幅器１１の出力端から出力される電圧が、定電圧回路２の出力電圧Ｖｏ１をなす。
【００２３】
次に、電圧−電流変換回路３は、演算増幅器２１、ＮＭＯＳトランジスタ２２〜２４、ＰＭＯＳトランジスタ２５，２６、抵抗Ｂ１〜Ｂｎ（ｎは、ｎ＞１の整数），２７〜２９及びヒューズＦＢ１〜ＦＢｎで構成されている。なお、演算増幅器２１及びＮＭＯＳトランジスタ２４は電流供給回路を、ＰＭＯＳトランジスタ２５及び２６は出力回路を、ＮＭＯＳトランジスタ２２，２３、抵抗Ｂ１〜Ｂｎ及びヒューズＦＢ１〜ＦＢｎは第２抵抗回路をそれぞれなし、ＮＭＯＳトランジスタ２２及び２３はスイッチ回路をなす。
演算増幅器２１の非反転入力端には定電圧回路２の出力電圧Ｖｏ１が入力され、演算増幅器２１の出力端はＮＭＯＳトランジスタ２４のゲートに接続されている。
【００２４】
ＰＭＯＳトランジスタ２５及び２６は、カレントミラー回路を形成しており、各ゲートは接続されてＰＭＯＳトランジスタ２５のドレインに接続され、ＰＭＯＳトランジスタ２５及び２６の各ソースは、それぞれ直流電源５の正側電源電圧Ｖｂａｔが印加されている。ＰＭＯＳトランジスタ２５のドレインと、直流電源５の負側電源電圧ＧＮＤとの間には、ＮＭＯＳトランジスタ２４、抵抗Ｂ１〜Ｂｎ及び２７〜２９が直列に接続されており、抵抗Ｂ１〜Ｂｎには、対応するヒューズＦＢ１〜ＦＢｎがそれぞれ並列に接続されている。
【００２５】
抵抗２８と抵抗２９との直列回路に並列にＮＭＯＳトランジスタ２２が接続され、抵抗２９に並列にＮＭＯＳトランジスタ２３が接続されている。ＮＭＯＳトランジスタ２２のゲートには外部からの制御信号Ｓ１が入力され、ＮＭＯＳトランジスタ２３のゲートには外部からの制御信号Ｓ２が入力されている。ＰＭＯＳトランジスタ２６のドレインから出力される電流が、出力電流Ｉｏ１をなす。
【００２６】
このような構成において、電圧−電流変換回路３について説明する。
抵抗Ｂ１〜抵抗Ｂｎはトリミング用の抵抗であり、各々の抵抗にはトリミングのためのヒューズＦＢ１〜ＦＢｎが並列接続されている。
スイッチ回路をなすＮＭＯＳトランジスタ２２は、ゲートにハイレベルの信号が入力されるとオンし、抵抗２７と抵抗２８の接続部を負側電源電圧ＧＮＤに接続して、ＮＭＯＳトランジスタ２４のソースと負側電源電圧ＧＮＤとの間の合成抵抗値αを小さくすることができる。同様に、スイッチ回路をなすＮＭＯＳトランジスタ２３は、抵抗２８と抵抗２９との接続部と負側電源電圧ＧＮＤとの間に接続され、ゲートにハイレベルの信号が入力されるとオンし、抵抗２８と抵抗２９の交点を負側電源電圧ＧＮＤに接続して、合成抵抗値αを小さくすることができる。
【００２７】
演算増幅器２１とＮＭＯＳトランジスタ２４によって、ＮＭＯＳトランジスタ２４のソース電圧は定電圧回路２の出力電圧Ｖｏ１と同じになるように制御される。このことから、電圧−電流変換回路３の抵抗Ｂ１〜Ｂｎ，２７〜２９の抵抗群には定電圧回路２の出力電圧Ｖｏ１を合成抵抗値αで除した電流(Ｖｏ１／α)が流れる。該電流は、ＮＭＯＳトランジスタ２４のドレイン電流となり、ＰＭＯＳトランジスタ２５，２６を介してＰＭＯＳトランジスタ２６のドレインから出力される。
【００２８】
ここで、抵抗Ｂ１〜Ｂｎの各抵抗値をＲＢ１〜ＲＢｎとし、抵抗２７〜２９の各抵抗値をＲ２７〜Ｒ２９とすると、トリミングを行う前の合成抵抗値αは、(Ｒ２７＋Ｒ２８＋Ｒ２９)である。今、ＮＭＯＳトランジスタ２２及び２３が共にオフの場合の出力電流Ｉｏ１は、下記（１）式のようになる。
Ｉｏ１＝Ｖｏ１／(Ｒ２７＋Ｒ２８＋Ｒ２９)………………（１）
【００２９】
次に、ＮＭＯＳトランジスタ２２がオフで、ＮＭＯＳトランジスタ２３がオンしている場合の出力電流Ｉｏ１は下記（２）式のようになる。
Ｉｏ１＝Ｖｏ１／(Ｒ２７＋Ｒ２８)………………（２）
また、ＮＭＯＳトランジスタ２２がオンしたときの出力電流Ｉｏ１は下記（３）式のようになる。
Ｉｏ１＝Ｖｏ１／(Ｒ２７)………………（３）
【００３０】
前記（１）〜（３）式の各出力電流Ｉｏ１とそのときの合成抵抗値αから目標とする出力電流Ｉｏ１が得られる合成抵抗値αを近似演算し、ＮＭＯＳトランジスタ２２，２３をオン／オフする組み合わせと、トリミングによって切断するヒューズＦＢ１〜ＦＢｎを決定する。
このように、２つのＮＭＯＳトランジスタ２２，２３を使用して、３種類の合成抵抗値αに対するそれぞれの出力電流Ｉｏ１を測定し、合成抵抗値αと出力電流Ｉｏ１の関係を示した２次曲線を得ることができる。このため、ＮＭＯＳトランジスタ２４の非直線部分を補うことができ、該２次曲線から所望の出力電流Ｉｏ１を得るための合成抵抗値αを得ることができる。
【００３１】
例えば、出力電流Ｉｏ１をＤＣ−ＤＣコンバータのスイッチング周波数発生回路等に使用した場合は、ＮＭＯＳトランジスタ２２及び２３のオン／オフの組み合わせごとにスイッチング周波数を測定し、該スイッチング周波数と合成抵抗値αを近似演算することによって、出力電流Ｉｏ１からスイッチング周波数が生成される部分で生ずる非直線性を補償することができる。言うまでもなく、直線近似で十分な精度が得られる場合は、ＮＭＯＳトランジスタ２２又は２３のいずれか１つを削除して合成抵抗値αと出力電流Ｉｏ１の測定ポイントを２種類にし、近似演算を簡潔にしてもよい。
【００３２】
一方、電圧−電流変換回路３をＩＣに集積する場合、抵抗Ｂ１〜Ｂｎ及び２７〜２９を構成している各抵抗素子は温度依存性を有しており、前記の方法で出力電流Ｉｏ１が目標電流値になるようにヒューズＦＢ１〜ＦＢｎをトリミングしても、温度変化によって目標電流値から外れてしまうことがある。抵抗ＲＢ１〜ＲＢｎ及び２７〜２９にＰ型ポリシリコン抵抗を使用した場合、温度係数は約６００ｐｐｍ／℃である。すなわち、該Ｐ型ポリシリコン抵抗を使用した場合、温度が１℃変化するごとに０.６％出力電流Ｉｏ１が変動してしまう。例えば、携帯機器に使用する場合は、氷点下から４０℃を超える温度範囲に対応しなければならないことから、温度変化は６０℃以上にもなる。仮に温度変化を６０℃とすると、出力電流Ｉｏ１の変動は３.６％となり、用途によっては、目標電流値から逸脱してしまうことになる。
【００３３】
このため、電圧−電流変換回路３に入力される定電圧回路２の出力電圧Ｖｏ１に温度依存性を持たせ、電圧−電流変換回路３の抵抗Ｂ１〜Ｂｎ及び２７〜２９の温度係数を打ち消すようにすればよい。
ここで、演算増幅器１１の出力電圧Ｖｏ１を導出する。
ｐｎｐトランジスタ１２のベース−エミッタ間電圧をＶＢＥ１に、ｐｎｐトランジスタ１３のベース−エミッタ間電圧をＶＢＥ２にそれぞれし、抵抗１４と抵抗１５の抵抗値を同じにする。
【００３４】
図１の接続部ｂと接続部ｃは、演算増幅器１１の２つの入力端に対応して接続されているので同電圧である。また、抵抗１４と抵抗１５は接続部ａで共通接続されているため、抵抗１４と抵抗１５の両端の電圧は等しい。すなわち、ｐｎｐトランジスタ１２及び１３の各コレクタ電流Ｉｃはそれぞれ等しくなり、該コレクタ電流Ｉｃは下記（４）式で表される。
なお、前記（４）式において、Ｎはｐｎｐトランジスタ１２とｐｎｐトランジスタ１３のエミッタ面積比であり、Ｉｓはｐｎｐトランジスタ１２とｐｎｐトランジスタ１３の飽和電流であり、ｋはボルツマン定数、ｑは電子の電荷量、Ｔは絶対温度である。
【００３５】
前記（４）式から、ベース−エミッタ間電圧ＶＢＥ１及びＶＢＥ２は下記（５）式及び（６）式のように示すことができる。
ＶＢＥ１＝(ｋ×Ｔ)／ｑ×ｌｎ(Ｉｃ／Ｉｓ)………………（５）
ＶＢＥ２＝(ｋ×Ｔ)／ｑ×ｌｎ｛Ｉｃ／(Ｎ×Ｉｓ)｝………………（６）
【００３６】
また、抵抗１４〜１６の各抵抗値をＲ１４〜Ｒ１６とすると、ＶＢＥ１＝Ｉｃ×Ｒ１６＋ＶＢＥ２であるから、
(ｋ×Ｔ)／ｑ×ｌｎ(Ｉｃ／Ｉｓ)＝Ｉｃ×Ｒ１６＋(ｋ×Ｔ)／ｑ×ｌｎ(Ｉｃ／Ｎ×Ｉｓ)………………（７）
前記（７）式からＩｃを求めると、下記（８）式のようになる。
Ｉｃ＝(ｋ×Ｔ)／ｑ×ｌｎ(Ｎ)／Ｒ１６………………（８）
【００３７】
以上の結果から、演算増幅器１１の出力端と接続部ａとの間の合成抵抗値をβとすると、演算増幅器１１の出力電圧Ｖｏ１は下記（９）式のようになる。
【００３８】
抵抗Ａ１〜Ａｍ及び１４〜１６は、高抵抗ポリシリコンで形成されており、温度係数が約−２３００ｐｐｍ／℃の特性を有するものであり、（９）式がＶＢＧ／（１−ＫＴ×Ｔ）を満たすように抵抗Ａ１〜Ａｍ及び１４〜１６を設定することによって、電圧−電流変換回路３の温度依存性を打ち消すことができる。なお、ＶＢＧはエネルギーバンドギャップに相当する電圧、ＫＴは合成抵抗値αの温度係数である。
【００３９】
次に、定電圧回路２の各ヒューズＦＡ１〜ＦＡｍ及び電圧−電流変換回路３の各ヒューズＦＢ１〜ＦＢｎに対するトリミングの手順について説明する。
まず最初に、各ヒューズＦＢ１〜ＦＢｎのトリミングを行う前に、電圧−電流変換回路３のＮＭＯＳトランジスタ２２及び２３を交互にオン／オフして、近似演算を行って合成抵抗値αと出力電流Ｉｏ１との関係を示す２次曲線を求め、得られた２次曲線から所望の出力電流Ｉｏ１に対する合成抵抗値αを得る。得られた合成抵抗値αからヒューズＦＢ１〜ＦＢｎの内、切断するヒューズを選択する。該選択したヒューズが接続された抵抗と抵抗２７〜２９の合成抵抗値αの温度係数を打ち消すように、ヒューズＦＡ１〜ＦＡｍの内、切断するヒューズを選択しトリミングを行って切断する。
【００４０】
ヒューズＦＡ１〜ＦＡｍの選択したヒューズの切断を行うと、定電圧回路２の出力電圧Ｖｏ１が若干変化するため、再度、電圧−電流変換回路３のＮＭＯＳトランジスタ２２及び２３を交互にオン／オフし、近似演算を行って合成抵抗値αと出力電流Ｉｏ１との関係を示す２次曲線を求め、得られた２次曲線から所望の出力電流Ｉｏ１に対する合成抵抗値αを得る。得られた合成抵抗値αからヒューズＦＢ１〜ＦＢｎの内、切断するヒューズを選択しトリミングを行って切断する。本第１の実施の形態における定電流発生回路は、このような手順でヒューズＦＡ１〜ＦＡｍ及びＦＢ１〜ＦＢｎをトリミングすることにより、高精度でかつ温度依存性の小さい定電流発生回路を得ることができる。
【００４１】
【発明の効果】
上記の説明から明らかなように、本発明の定電流発生回路によれば、電圧−電流変換回路部の温度特性を、定電圧回路部の第１抵抗回路に温度特性を持たせることで相殺できるようにしたため、ＩＣ化して、電圧−電流変換回路部に温度係数の小さい抵抗が使えない場合でも、精度の高い安定した定電流を生成して出力することができる。
【００４２】
また、本発明の定電流設定方法によれば、スイッチ回路をスイッチングさせて得られた前記第２抵抗回路の各合成抵抗値に対する前記電圧−電流変換回路部の出力電流値から、近似演算を行って第２抵抗回路の合成抵抗と出力電流との関係を示した特性を求め、得られた特性から所望の出力電流値に対する前記第２抵抗回路の合成抵抗値を得るようにした。このことから、所望のヒューズをトリミングして切断する前に、第２抵抗回路の合成抵抗値を得ることができ、切断するヒューズを選択することができ、短時間で高精度な定電流設定を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における定電流発生回路の例を示した回路図である。
【図２】従来の定電流発生回路の例を示した回路図である。
【符号の説明】
１ 定電流発生回路
２ 定電圧回路
３ 電圧−電流変換回路
５ 直流電源
１１，２１ 演算増幅器
１２，１３ ｐｎｐトランジスタ
２２〜２４ ＮＭＯＳトランジスタ
２５，２６ ＰＭＯＳトランジスタ
Ａ１〜Ａｍ，Ｂ１〜Ｂｎ，１４〜１６，２７〜２９ 抵抗
ＦＡ１〜ＦＡｍ，ＦＢ１〜ＦＢｎ ヒューズ
【発明の属する技術分野】
本発明は、温度依存性の小さい定電流発生回路に関し、特にトリミングによって目標電流値に対する精度を向上させることができる定電流発生回路及びその定電流発生回路の定電流設定方法に関する。
【０００２】
【従来の技術】
定電流発生回路に求められる性能は、目標電流値に対する精度が高く、温度や電源電圧の変動に影響されないことであり、更にすべての回路を１チップに集積しやすいことも重要である。所望の定電流は、定電流ダイオードやＦＥＴのしきい値電圧を応用して作り出すことも可能であるが、ある程度の性能を得ようとする場合は、定電圧回路の出力電圧を電圧−電流変換回路によって電流に変換するのが一般的である。
例えば、２つのトランジスタのしきい値電圧の差を抵抗で電圧−電流変換した後、該変換して得られた電流を同種の抵抗で電流−電圧変換することで、温度依存性の小さいしきい値電圧差を増幅して基準電圧を得る回路があった（例えば、特許文献１参照。）。
【０００３】
一方、近年、定電圧回路として、温度依存性が小さく、しかも集積回路に適したバンドギャップレギュレータが多く用いられている。例えば、抵抗とｐｎ接合の順方向電圧を利用したバンドギャップ型の基準電圧で、順方向電圧のモニタを行うことで、サーマルボルテージにかかる倍率を抵抗のトリミングで調整し、基準電圧の温度特性を補正する基準電圧回路があった（例えば、特許文献２参照。）。
【０００４】
図２は、このような定電圧回路及び電圧−電流変換回路を使用した従来の定電流発生回路の例を示した回路図である。
図２における定電流発生回路１００は、バンドギャップレギュレータ１０１の出力電圧Ｖｏ、例えば約１.２５Ｖを電圧−電流変換回路１０２によって定電流に変換して出力する。なお、バンドギャップレギュレータ１０１は公知であり、ここではその動作説明を省略する。
【０００５】
電圧−電流変換回路１０２において、演算増幅器１２１とＮＭＯＳトランジスタ１２２によって、抵抗１２３の両端の電圧は定電圧回路１０１の出力電圧Ｖｏと同じ値になるように制御される。このため、抵抗１２３には定電圧回路１０１の出力電圧Ｖｏを抵抗１２３の抵抗値Ｒ１２３で除した電流(Ｖｏ／Ｒ１２３)が流れる。該電流は、ＮＭＯＳトランジスタ１２２のドレイン電流となり、カレントミラー回路を構成しているＰＭＯＳトランジスタ１２４及び１２５を介してＰＭＯＳトランジスタ１２５のドレインから出力される。
【０００６】
前記のように、電圧−電流変換回路１０２からの出力電流Ｉｏは、定電圧回路１０１の出力電圧Ｖｏと抵抗１２３の抵抗値で決定されることから、定電流Ｉｏを目標値にするためには、定電圧回路１０１の出力電圧Ｖｏを調整するか、又は抵抗１２３の抵抗値を調整すればよいことが分かる。しかし、定電圧回路１０１の出力電圧Ｖｏは物理的に決まった値であることから、通常は抵抗１２３の抵抗値をトリミングして設定する。
【０００７】
抵抗１２３のトリミング方法としては、出力電流Ｉｏを測定し、目標値とのずれ量からトリミングの量を決定する方法と、出力電流Ｉｏを測定しながら抵抗１２３のトリミングを行い、出力電流Ｉｏが目標値に達した時点でトリミングを終了する、いわゆるファンクショントリミングとがあった。
【０００８】
【特許文献１】
特開平７−４４２５５号公報
【特許文献２】
特開２００２−９１５８９号公報
【０００９】
【発明が解決しようとする課題】
しかし、上述した前者のトリミング方法は、短時間に行うことができるが、出力電流Ｉｏと目標値とのずれ量が大きい場合は、トリミング精度が悪くなる。このため、該ずれ量が大きい場合、精度を上げるためにトリミング量をやや少な目にして、２回又は３回同様のトリミングを繰り返すことで、出力電流Ｉｏを所望の目標値にすることができるが、トリミングに要する時間が長くなるという問題があった。
【００１０】
また、上述した後者のトリミング方法は、出力電流Ｉｏの調整精度は高いがトリミングに時間がかかり、ファンクショントリミング用に、専用のトリミング装置が必要になる等の問題があった。更に、抵抗１２３をトリミングして抵抗値を最適値に調整しても、抵抗１２３の抵抗値が温度によって変化することから、出力電流Ｉｏが変化するという問題があった。また、定電圧回路１０１と電圧−電流変換回路１０２をＩＣに集積した場合、集積回路内に形成された抵抗１２３は通常、温度依存性を有するため、定電圧回路１０１に温度依存性の小さいバンドギャップレギュレータを使用しても、出力電流Ｉｏは温度依存性を持ってしまい、正確な定電流出力を得ることができないという問題があった。
【００１１】
本発明は、上記のような問題を解決するためになされたものであり、集積回路内に作り込まれた抵抗の温度依存性による定電流出力の変化を打ち消すことによって、温度依存性の小さい定電流発生回路及びその定電流発生回路の定電流設定方法を得ることを目的とする。
【００１２】
【課題を解決するための手段】
この発明に係る定電流発生回路は、直流電源の電源電圧から所定の定電圧を生成して出力する、バンドギャップリファレンスで形成された定電圧回路部と、該定電圧回路部から出力された定電圧を電流に変換して所定の定電流を出力する電圧−電流変換回路部とを備えた定電流発生回路において、
前記定電圧回路部は、
前記所定の定電圧を出力する第１演算増幅器と、
複数の抵抗で合成抵抗を生成し、一端に該第１演算増幅器の出力電圧が入力される第１抵抗回路と、
該第１抵抗回路の他端と前記直流電源の負側電源電圧との間に接続された、第１抵抗と第１ダイオードが直列に接続されてなり、該第１抵抗と第１ダイオードとの接続部が前記第１演算増幅器の一方の入力端に接続された第１直列回路と、
前記第１抵抗回路の他端と前記直流電源の負側電源電圧との間に接続された、第２抵抗、第３抵抗及び第２ダイオードが直列に接続されてなり、該第２抵抗と第３抵抗との接続部が前記第１演算増幅器の他方の入力端に接続された第２直列回路と、
を備え、
前記電圧−電流変換回路部は、
前記定電圧回路部から出力された定電圧を出力すると共に、該定電圧に応じた電流を出力する電流供給回路と、
複数の抵抗で合成抵抗を生成し、該電流供給回路によって、前記定電圧回路部から出力された定電圧が印加されると共に該定電圧に応じた電流が供給される第２抵抗回路と、
該第２抵抗回路に流れた電流に応じた電流を出力する出力回路と、
を備え、
前記第２抵抗回路は、前記複数の抵抗と複数のヒューズで構成され、前記出力回路からの出力電流が所望の値になるように、前記定電圧回路部からの定電圧に応じた電流が前記第２抵抗回路の合成抵抗に流れるように該各ヒューズが選択的に切断されるものである。
【００１３】
具体的には、前記第１抵抗回路は、前記複数の抵抗と複数のヒューズで構成され、前記電圧−電流変換回路部が有する温度特性を相殺する温度特性を有するように該各ヒューズが選択的に切断されるようにした。
【００１４】
また、前記第２抵抗回路は、外部から入力された制御信号に応じてスイッチングを行い、第２抵抗回路の合成抵抗を変えるスイッチ回路を備えるようにしてもよい。
【００１５】
一方、前記電流供給回路は、
前記定電圧回路部からの定電圧が一方の入力端に入力された第２演算増幅器と、
該第２演算増幅器の出力端に制御信号入力端が接続され、直流電源からの電流を前記第２抵抗回路に供給するトランジスタと、
を備え、
前記第２演算増幅器の他方の入力端は、前記トランジスタからの電流が入力される前記第２抵抗回路の入力端に接続されるようにした。
【００１６】
また、本発明に係る定電流設定方法は、複数の抵抗及び複数のヒューズで構成され該ヒューズを選択的に切断することによって設定される第１抵抗回路の合成抵抗に応じて出力電圧が変わる、直流電源の電源電圧から所定の定電圧を生成して出力するバンドギャップリファレンスで形成された定電圧回路部と、複数の抵抗及び複数のヒューズを有し該ヒューズを選択的に切断することによって設定され前記定電圧回路部からの出力電圧が印加される第２抵抗回路の合成抵抗に流れる電流に応じた定電流を出力する、前記定電圧回路部から出力された定電圧を電流に変換して所定の定電流を出力する電圧−電流変換回路部とを備え、該電圧−電流変換回路部が、外部から入力された制御信号に応じてスイッチングを行い前記第２抵抗回路の合成抵抗を変えるスイッチ回路を有した定電流発生回路の定電流設定方法において、
前記スイッチ回路をスイッチングさせ、
該スイッチングに応じた前記第２抵抗回路の各合成抵抗に対する前記電圧−電流変換回路部の出力電流をそれぞれ測定し、
前記第２抵抗回路の該各合成抵抗値に対してそれぞれ測定した前記電圧−電流変換回路部の出力電流値から、近似演算を行って前記合成抵抗と出力電流との関係を示した特性を求め、
該得られた特性から、所望の出力電流値に対する前記第２抵抗回路の合成抵抗値を得るようにした。
【００１７】
また、前記所望の出力電流値に対する前記第２抵抗回路の合成抵抗における温度特性を求め、
該得られた温度特性を相殺させる前記第１抵抗回路の合成抵抗を求め、
該得られた合成抵抗になるように前記第１抵抗回路のヒューズを選択的に切断し、
前記スイッチ回路をスイッチングさせ、
該スイッチングに応じた前記第２抵抗回路の各合成抵抗に対する前記電圧−電流変換回路部の出力電流をそれぞれ測定し、
前記第２抵抗回路の該各合成抵抗値に対してそれぞれ測定した前記電圧−電流変換回路部の出力電流値から、近似演算を行って前記合成抵抗と出力電流との関係を示した特性を求め、
該得られた特性から、所望の出力電流値に対する前記第２抵抗回路の合成抵抗値を求め、
前記第２抵抗回路の合成抵抗が該得られた合成抵抗値になるように前記第２抵抗回路のヒューズを選択的に切断するようにした。
【００１８】
具体的には、前記スイッチ回路のスイッチングに応じた前記第２抵抗回路の３種類の合成抵抗に対する前記電圧−電流変換回路部の出力電流をそれぞれ測定し、第２抵抗回路の該３種類の合成抵抗値に対してそれぞれ測定した前記電圧−電流変換回路部の出力電流値から、近似演算を行って前記合成抵抗と出力電流との関係を示した２次曲線をなす特性を求めるようにしてもよい。
【００１９】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電流発生回路の例を示した回路図である。
図１において、定電流発生回路１は、バンドギャップリファレンスを構成する定電圧回路２と、該定電圧回路２から出力された定電圧Ｖｏ１を電流に変換して出力する電圧−電流変換回路３とで構成されている。なお、定電圧回路２は定電圧回路部を、電圧−電流変換回路３は電圧−電流変換回路部をそれぞれなす。定電圧回路２及び電圧−電流変換回路３は、直流電源５から供給される電源によって作動し、電圧−電流変換回路３から出力された電流が定電流発生回路１の出力電流Ｉｏ１となる。
【００２０】
定電圧回路２は、演算増幅器１１、ｐｎｐトランジスタ１２，１３、抵抗Ａ１〜Ａｍ（ｍは、ｍ＞１の整数），１４〜１６及びヒューズＦＡ１〜ＦＡｍで構成されている。なお、演算増幅器１１は第１演算増幅器を、抵抗Ａ１〜Ａｍ及びヒューズＦＡ１〜ＦＡｍは第１抵抗回路を、ｐｎｐトランジスタ１２及び抵抗１４は第１直列回路を、ｐｎｐトランジスタ１３及び抵抗１５，１６は第２直列回路をそれぞれなす。また、ｐｎｐトランジスタ１２は第１ダイオードを、ｐｎｐトランジスタ１３は第２ダイオードをそれぞれなす。
【００２１】
演算増幅器１１の出力端と直流電源５の負側電源電圧ＧＮＤとの間には抵抗Ａ１〜Ａｍが直列に接続された直列回路と、抵抗１４及びｐｎｐトランジスタ１２が直列に接続された直列回路が直列に接続されている。抵抗Ａ１〜Ａｍにはそれぞれ対応するヒューズＦＡ１〜ＦＡｍが並列に接続され、抵抗１４及びｐｎｐトランジスタ１２の直列回路には、抵抗１５，１６及びｐｎｐトランジスタ１３の直列回路が並列に接続されている。
【００２２】
抵抗１４とｐｎｐトランジスタ１２との接続部ｂは、演算増幅器１１の非反転入力端に接続され、抵抗１５と１６との接続部ｃは、演算増幅器１１の反転入力端に接続されている。抵抗Ａｍ、ヒューズＦＡｍ、抵抗１４及び１５の接続部を、接続部ａとする。また、ｐｎｐトランジスタ１２において、ベースはコレクタに接続され、ｐｎｐトランジスタ１３においても、ベースはコレクタに接続され、ｐｎｐトランジスタ１２，１３はそれぞれダイオードをなしている。演算増幅器１１の出力端から出力される電圧が、定電圧回路２の出力電圧Ｖｏ１をなす。
【００２３】
次に、電圧−電流変換回路３は、演算増幅器２１、ＮＭＯＳトランジスタ２２〜２４、ＰＭＯＳトランジスタ２５，２６、抵抗Ｂ１〜Ｂｎ（ｎは、ｎ＞１の整数），２７〜２９及びヒューズＦＢ１〜ＦＢｎで構成されている。なお、演算増幅器２１及びＮＭＯＳトランジスタ２４は電流供給回路を、ＰＭＯＳトランジスタ２５及び２６は出力回路を、ＮＭＯＳトランジスタ２２，２３、抵抗Ｂ１〜Ｂｎ及びヒューズＦＢ１〜ＦＢｎは第２抵抗回路をそれぞれなし、ＮＭＯＳトランジスタ２２及び２３はスイッチ回路をなす。
演算増幅器２１の非反転入力端には定電圧回路２の出力電圧Ｖｏ１が入力され、演算増幅器２１の出力端はＮＭＯＳトランジスタ２４のゲートに接続されている。
【００２４】
ＰＭＯＳトランジスタ２５及び２６は、カレントミラー回路を形成しており、各ゲートは接続されてＰＭＯＳトランジスタ２５のドレインに接続され、ＰＭＯＳトランジスタ２５及び２６の各ソースは、それぞれ直流電源５の正側電源電圧Ｖｂａｔが印加されている。ＰＭＯＳトランジスタ２５のドレインと、直流電源５の負側電源電圧ＧＮＤとの間には、ＮＭＯＳトランジスタ２４、抵抗Ｂ１〜Ｂｎ及び２７〜２９が直列に接続されており、抵抗Ｂ１〜Ｂｎには、対応するヒューズＦＢ１〜ＦＢｎがそれぞれ並列に接続されている。
【００２５】
抵抗２８と抵抗２９との直列回路に並列にＮＭＯＳトランジスタ２２が接続され、抵抗２９に並列にＮＭＯＳトランジスタ２３が接続されている。ＮＭＯＳトランジスタ２２のゲートには外部からの制御信号Ｓ１が入力され、ＮＭＯＳトランジスタ２３のゲートには外部からの制御信号Ｓ２が入力されている。ＰＭＯＳトランジスタ２６のドレインから出力される電流が、出力電流Ｉｏ１をなす。
【００２６】
このような構成において、電圧−電流変換回路３について説明する。
抵抗Ｂ１〜抵抗Ｂｎはトリミング用の抵抗であり、各々の抵抗にはトリミングのためのヒューズＦＢ１〜ＦＢｎが並列接続されている。
スイッチ回路をなすＮＭＯＳトランジスタ２２は、ゲートにハイレベルの信号が入力されるとオンし、抵抗２７と抵抗２８の接続部を負側電源電圧ＧＮＤに接続して、ＮＭＯＳトランジスタ２４のソースと負側電源電圧ＧＮＤとの間の合成抵抗値αを小さくすることができる。同様に、スイッチ回路をなすＮＭＯＳトランジスタ２３は、抵抗２８と抵抗２９との接続部と負側電源電圧ＧＮＤとの間に接続され、ゲートにハイレベルの信号が入力されるとオンし、抵抗２８と抵抗２９の交点を負側電源電圧ＧＮＤに接続して、合成抵抗値αを小さくすることができる。
【００２７】
演算増幅器２１とＮＭＯＳトランジスタ２４によって、ＮＭＯＳトランジスタ２４のソース電圧は定電圧回路２の出力電圧Ｖｏ１と同じになるように制御される。このことから、電圧−電流変換回路３の抵抗Ｂ１〜Ｂｎ，２７〜２９の抵抗群には定電圧回路２の出力電圧Ｖｏ１を合成抵抗値αで除した電流(Ｖｏ１／α)が流れる。該電流は、ＮＭＯＳトランジスタ２４のドレイン電流となり、ＰＭＯＳトランジスタ２５，２６を介してＰＭＯＳトランジスタ２６のドレインから出力される。
【００２８】
ここで、抵抗Ｂ１〜Ｂｎの各抵抗値をＲＢ１〜ＲＢｎとし、抵抗２７〜２９の各抵抗値をＲ２７〜Ｒ２９とすると、トリミングを行う前の合成抵抗値αは、(Ｒ２７＋Ｒ２８＋Ｒ２９)である。今、ＮＭＯＳトランジスタ２２及び２３が共にオフの場合の出力電流Ｉｏ１は、下記（１）式のようになる。
Ｉｏ１＝Ｖｏ１／(Ｒ２７＋Ｒ２８＋Ｒ２９)………………（１）
【００２９】
次に、ＮＭＯＳトランジスタ２２がオフで、ＮＭＯＳトランジスタ２３がオンしている場合の出力電流Ｉｏ１は下記（２）式のようになる。
Ｉｏ１＝Ｖｏ１／(Ｒ２７＋Ｒ２８)………………（２）
また、ＮＭＯＳトランジスタ２２がオンしたときの出力電流Ｉｏ１は下記（３）式のようになる。
Ｉｏ１＝Ｖｏ１／(Ｒ２７)………………（３）
【００３０】
前記（１）〜（３）式の各出力電流Ｉｏ１とそのときの合成抵抗値αから目標とする出力電流Ｉｏ１が得られる合成抵抗値αを近似演算し、ＮＭＯＳトランジスタ２２，２３をオン／オフする組み合わせと、トリミングによって切断するヒューズＦＢ１〜ＦＢｎを決定する。
このように、２つのＮＭＯＳトランジスタ２２，２３を使用して、３種類の合成抵抗値αに対するそれぞれの出力電流Ｉｏ１を測定し、合成抵抗値αと出力電流Ｉｏ１の関係を示した２次曲線を得ることができる。このため、ＮＭＯＳトランジスタ２４の非直線部分を補うことができ、該２次曲線から所望の出力電流Ｉｏ１を得るための合成抵抗値αを得ることができる。
【００３１】
例えば、出力電流Ｉｏ１をＤＣ−ＤＣコンバータのスイッチング周波数発生回路等に使用した場合は、ＮＭＯＳトランジスタ２２及び２３のオン／オフの組み合わせごとにスイッチング周波数を測定し、該スイッチング周波数と合成抵抗値αを近似演算することによって、出力電流Ｉｏ１からスイッチング周波数が生成される部分で生ずる非直線性を補償することができる。言うまでもなく、直線近似で十分な精度が得られる場合は、ＮＭＯＳトランジスタ２２又は２３のいずれか１つを削除して合成抵抗値αと出力電流Ｉｏ１の測定ポイントを２種類にし、近似演算を簡潔にしてもよい。
【００３２】
一方、電圧−電流変換回路３をＩＣに集積する場合、抵抗Ｂ１〜Ｂｎ及び２７〜２９を構成している各抵抗素子は温度依存性を有しており、前記の方法で出力電流Ｉｏ１が目標電流値になるようにヒューズＦＢ１〜ＦＢｎをトリミングしても、温度変化によって目標電流値から外れてしまうことがある。抵抗ＲＢ１〜ＲＢｎ及び２７〜２９にＰ型ポリシリコン抵抗を使用した場合、温度係数は約６００ｐｐｍ／℃である。すなわち、該Ｐ型ポリシリコン抵抗を使用した場合、温度が１℃変化するごとに０.６％出力電流Ｉｏ１が変動してしまう。例えば、携帯機器に使用する場合は、氷点下から４０℃を超える温度範囲に対応しなければならないことから、温度変化は６０℃以上にもなる。仮に温度変化を６０℃とすると、出力電流Ｉｏ１の変動は３.６％となり、用途によっては、目標電流値から逸脱してしまうことになる。
【００３３】
このため、電圧−電流変換回路３に入力される定電圧回路２の出力電圧Ｖｏ１に温度依存性を持たせ、電圧−電流変換回路３の抵抗Ｂ１〜Ｂｎ及び２７〜２９の温度係数を打ち消すようにすればよい。
ここで、演算増幅器１１の出力電圧Ｖｏ１を導出する。
ｐｎｐトランジスタ１２のベース−エミッタ間電圧をＶＢＥ１に、ｐｎｐトランジスタ１３のベース−エミッタ間電圧をＶＢＥ２にそれぞれし、抵抗１４と抵抗１５の抵抗値を同じにする。
【００３４】
図１の接続部ｂと接続部ｃは、演算増幅器１１の２つの入力端に対応して接続されているので同電圧である。また、抵抗１４と抵抗１５は接続部ａで共通接続されているため、抵抗１４と抵抗１５の両端の電圧は等しい。すなわち、ｐｎｐトランジスタ１２及び１３の各コレクタ電流Ｉｃはそれぞれ等しくなり、該コレクタ電流Ｉｃは下記（４）式で表される。
【００３５】
前記（４）式から、ベース−エミッタ間電圧ＶＢＥ１及びＶＢＥ２は下記（５）式及び（６）式のように示すことができる。
ＶＢＥ１＝(ｋ×Ｔ)／ｑ×ｌｎ(Ｉｃ／Ｉｓ)………………（５）
ＶＢＥ２＝(ｋ×Ｔ)／ｑ×ｌｎ｛Ｉｃ／(Ｎ×Ｉｓ)｝………………（６）
【００３６】
また、抵抗１４〜１６の各抵抗値をＲ１４〜Ｒ１６とすると、ＶＢＥ１＝Ｉｃ×Ｒ１６＋ＶＢＥ２であるから、
(ｋ×Ｔ)／ｑ×ｌｎ(Ｉｃ／Ｉｓ)＝Ｉｃ×Ｒ１６＋(ｋ×Ｔ)／ｑ×ｌｎ(Ｉｃ／Ｎ×Ｉｓ)………………（７）
前記（７）式からＩｃを求めると、下記（８）式のようになる。
Ｉｃ＝(ｋ×Ｔ)／ｑ×ｌｎ(Ｎ)／Ｒ１６………………（８）
【００３７】
以上の結果から、演算増幅器１１の出力端と接続部ａとの間の合成抵抗値をβとすると、演算増幅器１１の出力電圧Ｖｏ１は下記（９）式のようになる。
抵抗Ａ１〜Ａｍ及び１４〜１６は、高抵抗ポリシリコンで形成されており、温度係数が約−２３００ｐｐｍ／℃の特性を有するものであり、（９）式がＶＢＧ／（１−ＫＴ×Ｔ）を満たすように抵抗Ａ１〜Ａｍ及び１４〜１６を設定することによって、電圧−電流変換回路３の温度依存性を打ち消すことができる。なお、ＶＢＧはエネルギーバンドギャップに相当する電圧、ＫＴは合成抵抗値αの温度係数である。
【００３９】
次に、定電圧回路２の各ヒューズＦＡ１〜ＦＡｍ及び電圧−電流変換回路３の各ヒューズＦＢ１〜ＦＢｎに対するトリミングの手順について説明する。
まず最初に、各ヒューズＦＢ１〜ＦＢｎのトリミングを行う前に、電圧−電流変換回路３のＮＭＯＳトランジスタ２２及び２３を交互にオン／オフして、近似演算を行って合成抵抗値αと出力電流Ｉｏ１との関係を示す２次曲線を求め、得られた２次曲線から所望の出力電流Ｉｏ１に対する合成抵抗値αを得る。得られた合成抵抗値αからヒューズＦＢ１〜ＦＢｎの内、切断するヒューズを選択する。該選択したヒューズが接続された抵抗と抵抗２７〜２９の合成抵抗値αの温度係数を打ち消すように、ヒューズＦＡ１〜ＦＡｍの内、切断するヒューズを選択しトリミングを行って切断する。
【００４０】
ヒューズＦＡ１〜ＦＡｍの選択したヒューズの切断を行うと、定電圧回路２の出力電圧Ｖｏ１が若干変化するため、再度、電圧−電流変換回路３のＮＭＯＳトランジスタ２２及び２３を交互にオン／オフし、近似演算を行って合成抵抗値αと出力電流Ｉｏ１との関係を示す２次曲線を求め、得られた２次曲線から所望の出力電流Ｉｏ１に対する合成抵抗値αを得る。得られた合成抵抗値αからヒューズＦＢ１〜ＦＢｎの内、切断するヒューズを選択しトリミングを行って切断する。本第１の実施の形態における定電流発生回路は、このような手順でヒューズＦＡ１〜ＦＡｍ及びＦＢ１〜ＦＢｎをトリミングすることにより、高精度でかつ温度依存性の小さい定電流発生回路を得ることができる。
【００４１】
【発明の効果】
上記の説明から明らかなように、本発明の定電流発生回路によれば、電圧−電流変換回路部の温度特性を、定電圧回路部の第１抵抗回路に温度特性を持たせることで相殺できるようにしたため、ＩＣ化して、電圧−電流変換回路部に温度係数の小さい抵抗が使えない場合でも、精度の高い安定した定電流を生成して出力することができる。
【００４２】
また、本発明の定電流設定方法によれば、スイッチ回路をスイッチングさせて得られた前記第２抵抗回路の各合成抵抗値に対する前記電圧−電流変換回路部の出力電流値から、近似演算を行って第２抵抗回路の合成抵抗と出力電流との関係を示した特性を求め、得られた特性から所望の出力電流値に対する前記第２抵抗回路の合成抵抗値を得るようにした。このことから、所望のヒューズをトリミングして切断する前に、第２抵抗回路の合成抵抗値を得ることができ、切断するヒューズを選択することができ、短時間で高精度な定電流設定を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における定電流発生回路の例を示した回路図である。
【図２】従来の定電流発生回路の例を示した回路図である。
【符号の説明】
１ 定電流発生回路
２ 定電圧回路
３ 電圧−電流変換回路
５ 直流電源
１１，２１ 演算増幅器
１２，１３ ｐｎｐトランジスタ
２２〜２４ ＮＭＯＳトランジスタ
２５，２６ ＰＭＯＳトランジスタ
Ａ１〜Ａｍ，Ｂ１〜Ｂｎ，１４〜１６，２７〜２９ 抵抗
ＦＡ１〜ＦＡｍ，ＦＢ１〜ＦＢｎ ヒューズ
Claims (7)
- 直流電源の電源電圧から所定の定電圧を生成して出力する、バンドギャップリファレンスで形成された定電圧回路部と、該定電圧回路部から出力された定電圧を電流に変換して所定の定電流を出力する電圧−電流変換回路部とを備えた定電流発生回路において、
前記定電圧回路部は、
前記所定の定電圧を出力する第１演算増幅器と、
複数の抵抗で合成抵抗を生成し、一端に該第１演算増幅器の出力電圧が入力される第１抵抗回路と、
該第１抵抗回路の他端と前記直流電源の負側電源電圧との間に接続された、第１抵抗と第１ダイオードが直列に接続されてなり、該第１抵抗と第１ダイオードとの接続部が前記第１演算増幅器の一方の入力端に接続された第１直列回路と、
前記第１抵抗回路の他端と前記直流電源の負側電源電圧との間に接続された、第２抵抗、第３抵抗及び第２ダイオードが直列に接続されてなり、該第２抵抗と第３抵抗との接続部が前記第１演算増幅器の他方の入力端に接続された第２直列回路と、
を備え、
前記電圧−電流変換回路部は、
前記定電圧回路部から出力された定電圧を出力すると共に、該定電圧に応じた電流を出力する電流供給回路と、
複数の抵抗で合成抵抗を生成し、該電流供給回路によって、前記定電圧回路部から出力された定電圧が印加されると共に該定電圧に応じた電流が供給される第２抵抗回路と、
該第２抵抗回路に流れた電流に応じた電流を出力する出力回路と、
を備え、
前記第２抵抗回路は、前記複数の抵抗と複数のヒューズで構成され、前記出力回路からの出力電流が所望の値になるように、前記定電圧回路部からの定電圧に応じた電流が前記第２抵抗回路の合成抵抗に流れるように該各ヒューズが選択的に切断されることを特徴とする定電流発生回路。 - 前記第１抵抗回路は、前記複数の抵抗と複数のヒューズで構成され、前記電圧−電流変換回路部が有する温度特性を相殺する温度特性を有するように該各ヒューズが選択的に切断されることを特徴とする請求項１記載の定電流発生回路。
- 前記第２抵抗回路は、外部から入力された制御信号に応じてスイッチングを行い、第２抵抗回路の合成抵抗を変えるスイッチ回路を備えることを特徴とする請求項２記載の定電流発生回路。
- 前記電流供給回路は、
前記定電圧回路部からの定電圧が一方の入力端に入力された第２演算増幅器と、
該第２演算増幅器の出力端に制御信号入力端が接続され、直流電源からの電流を前記第２抵抗回路に供給するトランジスタと、
を備え、
前記第２演算増幅器の他方の入力端は、前記トランジスタからの電流が入力される前記第２抵抗回路の入力端に接続されることを特徴とする請求項２又は３記載の定電流発生回路。 - 複数の抵抗及び複数のヒューズで構成され該ヒューズを選択的に切断することによって設定される第１抵抗回路の合成抵抗に応じて出力電圧が変わる、直流電源の電源電圧から所定の定電圧を生成して出力するバンドギャップリファレンスで形成された定電圧回路部と、複数の抵抗及び複数のヒューズを有し該ヒューズを選択的に切断することによって設定され前記定電圧回路部からの出力電圧が印加される第２抵抗回路の合成抵抗に流れる電流に応じた定電流を出力する、前記定電圧回路部から出力された定電圧を電流に変換して所定の定電流を出力する電圧−電流変換回路部とを備え、該電圧−電流変換回路部が、外部から入力された制御信号に応じてスイッチングを行い前記第２抵抗回路の合成抵抗を変えるスイッチ回路を有した定電流発生回路の定電流設定方法において、
前記スイッチ回路をスイッチングさせ、
該スイッチングに応じた前記第２抵抗回路の各合成抵抗に対する前記電圧−電流変換回路部の出力電流をそれぞれ測定し、
前記第２抵抗回路の該各合成抵抗値に対してそれぞれ測定した前記電圧−電流変換回路部の出力電流値から、近似演算を行って前記合成抵抗と出力電流との関係を示した特性を求め、
該得られた特性から、所望の出力電流値に対する前記第２抵抗回路の合成抵抗値を得ることを特徴とする定電流設定方法。 - 前記所望の出力電流値に対する前記第２抵抗回路の合成抵抗における温度特性を求め、
該得られた温度特性を相殺させる前記第１抵抗回路の合成抵抗を求め、
該得られた合成抵抗になるように前記第１抵抗回路のヒューズを選択的に切断し、
前記スイッチ回路をスイッチングさせ、
該スイッチングに応じた前記第２抵抗回路の各合成抵抗に対する前記電圧−電流変換回路部の出力電流をそれぞれ測定し、
前記第２抵抗回路の該各合成抵抗値に対してそれぞれ測定した前記電圧−電流変換回路部の出力電流値から、近似演算を行って前記合成抵抗と出力電流との関係を示した特性を求め、
該得られた特性から、所望の出力電流値に対する前記第２抵抗回路の合成抵抗値を求め、
前記第２抵抗回路の合成抵抗が該得られた合成抵抗値になるように前記第２抵抗回路のヒューズを選択的に切断することを特徴とする請求項５記載の定電流設定方法。 - 前記スイッチ回路のスイッチングに応じた前記第２抵抗回路の３種類の合成抵抗に対する前記電圧−電流変換回路部の出力電流をそれぞれ測定し、第２抵抗回路の該３種類の合成抵抗値に対してそれぞれ測定した前記電圧−電流変換回路部の出力電流値から、近似演算を行って前記合成抵抗と出力電流との関係を示した２次曲線をなす特性を求めることを特徴とする請求項５又は６記載の定電流設定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002362154A JP4213459B2 (ja) | 2002-12-13 | 2002-12-13 | 定電流発生回路及びその定電流発生回路の定電流設定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002362154A JP4213459B2 (ja) | 2002-12-13 | 2002-12-13 | 定電流発生回路及びその定電流発生回路の定電流設定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004192518A true JP2004192518A (ja) | 2004-07-08 |
| JP4213459B2 JP4213459B2 (ja) | 2009-01-21 |
Family
ID=32760683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002362154A Expired - Fee Related JP4213459B2 (ja) | 2002-12-13 | 2002-12-13 | 定電流発生回路及びその定電流発生回路の定電流設定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4213459B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007213270A (ja) * | 2006-02-09 | 2007-08-23 | Ricoh Co Ltd | 定電流回路 |
| JP2007233899A (ja) * | 2006-03-03 | 2007-09-13 | New Japan Radio Co Ltd | 電流源回路 |
| JP2008165287A (ja) * | 2006-12-27 | 2008-07-17 | Sharp Corp | 定電流ドライバ |
| JP2009116748A (ja) * | 2007-11-08 | 2009-05-28 | Panasonic Corp | 定電圧回路 |
| JP2010003115A (ja) * | 2008-06-20 | 2010-01-07 | Mitsumi Electric Co Ltd | 定電流回路 |
| JP2013106371A (ja) * | 2011-11-10 | 2013-05-30 | Rohm Co Ltd | 過電流保護回路及びこれを用いたスイッチング電源装置 |
| CN109756209A (zh) * | 2017-11-01 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 一种熔丝单元及具有该熔丝单元的半导体器件和电子装置 |
| CN109960303A (zh) * | 2019-04-30 | 2019-07-02 | 深圳市明微电子股份有限公司 | 一种自适应恒流控制装置 |
| US10895888B2 (en) | 2019-04-04 | 2021-01-19 | Seiko Epson Corporation | Watch and manufacturing method of constant current circuit |
-
2002
- 2002-12-13 JP JP2002362154A patent/JP4213459B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007213270A (ja) * | 2006-02-09 | 2007-08-23 | Ricoh Co Ltd | 定電流回路 |
| US7474145B2 (en) | 2006-02-09 | 2009-01-06 | Ricoh Company, Ltd. | Constant current circuit |
| JP2007233899A (ja) * | 2006-03-03 | 2007-09-13 | New Japan Radio Co Ltd | 電流源回路 |
| JP2008165287A (ja) * | 2006-12-27 | 2008-07-17 | Sharp Corp | 定電流ドライバ |
| JP2009116748A (ja) * | 2007-11-08 | 2009-05-28 | Panasonic Corp | 定電圧回路 |
| JP2010003115A (ja) * | 2008-06-20 | 2010-01-07 | Mitsumi Electric Co Ltd | 定電流回路 |
| JP2013106371A (ja) * | 2011-11-10 | 2013-05-30 | Rohm Co Ltd | 過電流保護回路及びこれを用いたスイッチング電源装置 |
| CN109756209A (zh) * | 2017-11-01 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 一种熔丝单元及具有该熔丝单元的半导体器件和电子装置 |
| CN109756209B (zh) * | 2017-11-01 | 2023-05-02 | 中芯国际集成电路制造(上海)有限公司 | 一种熔丝单元及具有该熔丝单元的半导体器件和电子装置 |
| US10895888B2 (en) | 2019-04-04 | 2021-01-19 | Seiko Epson Corporation | Watch and manufacturing method of constant current circuit |
| CN109960303A (zh) * | 2019-04-30 | 2019-07-02 | 深圳市明微电子股份有限公司 | 一种自适应恒流控制装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4213459B2 (ja) | 2009-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10642305B2 (en) | High-accuracy CMOS temperature sensor and operating method | |
| US7750728B2 (en) | Reference voltage circuit | |
| US7622906B2 (en) | Reference voltage generation circuit responsive to ambient temperature | |
| JP4476276B2 (ja) | バンドギャップ基準電圧回路および温度曲率補正された基準電圧の生成方法 | |
| US7808068B2 (en) | Method for sensing integrated circuit temperature including adjustable gain and offset | |
| US8922190B2 (en) | Band gap reference voltage generator | |
| US7710096B2 (en) | Reference circuit | |
| KR101829416B1 (ko) | 보상된 밴드갭 | |
| US8212606B2 (en) | Apparatus and method for offset drift trimming | |
| US6783274B2 (en) | Device for measuring temperature of semiconductor integrated circuit | |
| US7633333B2 (en) | Systems, apparatus and methods relating to bandgap circuits | |
| JP2003258105A (ja) | 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 | |
| US8461914B2 (en) | Reference signal generating circuit | |
| US20160077541A1 (en) | Method and circuit for low power voltage reference and bias current generator | |
| US20180074532A1 (en) | Reference voltage generator | |
| US7253599B2 (en) | Bandgap reference circuit | |
| US7843231B2 (en) | Temperature-compensated voltage comparator | |
| US20120262146A1 (en) | Reference-voltage generation circuit | |
| JP4213459B2 (ja) | 定電流発生回路及びその定電流発生回路の定電流設定方法 | |
| US20070040543A1 (en) | Bandgap reference circuit | |
| US7638996B2 (en) | Reference current generator circuit | |
| US20080164937A1 (en) | Band gap reference circuit which performs trimming using additional resistor | |
| JP2018128926A (ja) | 基準電圧発生回路及び方法 | |
| JP2002318626A (ja) | 定電圧回路 | |
| JPH0659751A (ja) | バンドギャップ基準電圧調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081021 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081030 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |