JP2004179729A

JP2004179729A - 超伝導集積回路

Info

Publication number: JP2004179729A
Application number: JP2002340608A
Authority: JP
Inventors: Hiroshi Nakagawa; 博仲川; Masahiro Aoyanagi; 昌宏青柳; Kazuhiko Tokoro; 和彦所; Katsuya Kikuchi; 克弥菊地; Susumu Takada; 進高田; Hiroaki Meiren; 広昭明連; Tomokazu Okawa; 智主大川
Original assignee: National Institute of Advanced Industrial Science and Technology AIST
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 2002-11-25
Filing date: 2002-11-25
Publication date: 2004-06-24
Anticipated expiration: 2022-11-25
Also published as: JP3911563B2

Abstract

【課題】多相脈流電源のデューティを大きくし、論理セルを個別化し、論理回路への電圧降下、クロストークを抑制し、論理回路を適宜追加設計できること。
【解決手段】脈流電源のレギュレータは直流バイアス正弦交流電源に複数接合ＳＱＵＩＤを接続し、注入電流自身により発生する磁場を干渉素子に印加すること、干渉素子の注入点を接合およびインダクタンスに対して非対称とすることで等価的に干渉素子のジョセフソン臨界電流を下げることによりデューティ比を大きくすることができる。レギュレータと個別の論理ゲートとを組み込んで論理セルを構成する。多相直流バイアス正弦交流電源系の集積回路に、異なる相の電源で駆動される論理セルの論理ゲートに接続された各入出力信号線を交互に結線する。
【選択図】図５

Description

【０００１】
【発明の属する技術分野】
本発明はジョセフソン接合素子を用いた超伝導集積回路を駆動する多相脈流電源レギュレータの改良及び超伝導集積回路との組み合わせ構造に関する。
【０００２】
【従来の技術】
ジョセフソン集積回路に用いられる論理素子の一つにジョセフソン接合素子を用いたラッチング型素子がある。ラッチング型素子が構成する最も簡単な回路は図１（ａ）に示す論理スイッチ回路である。ラッチング型素子は一度スイッチするとその状態を保持する性質を持ち、このラッチ状態をリセットするためにクロック毎に電源を切る交流電源で論理スイッチ回路を駆動する必要がある。
【０００３】
ジョセフソン素子は図１（ｂ）に示すような非線形な電流−電圧特性をもっており、この定電圧（Ｖｇ）特性を応用してラッチング型ジョセフソン論理ゲートに定電圧を供給する定電圧源を構成できる。また、ラッチング型ジョセフソン論理ゲートのスイッチ状態をリセットする電源として、一般に交流電源が使用されている。
【０００４】
スイッチ動作のクロックは交流電源から作られるので、スイッチ速度の高速に対応して交流電源の周波数は高くなり、交流電源の極性反転時間が短くなる。そうすると、パンチスルーの生起確率が高くなる。ラッチング型回路はスイッチ速度がピコ秒以下で消費電力がきわめて小さい（半導体の１／１０００程度）特徴を持つことから高性能論理集積回路への応用が期待されている。本発明者らは多相脈流電源でジョセフソン論理回路を駆動することにより、通常の単相交流電源で生じるパンチスルー誤動作スイッチの生起確率を低減した（特許文献１参照）。
【０００５】
【特許文献１】
特許第１６０２８０２号公報
【０００６】
図２は、多相脈流電源のなかで、もっとも相数が少なく、動作が簡単になる２相脈流電源の波形を示す。図２では、１８０度の位相差を持つ２つの直流バイアスされた２相正弦交流波Ｐｉ１，Ｐｉ２が交流電源から生成される。これらの直流バイアスされた交流波をクリップして脈流波Ｐｏ１，Ｐｏ２を得ている。クリップする方法として、直流バイアスされた２相正弦交流波をジョセフソントンネル接合に注入し、ジョセフソン接合のＩ−Ｖ特性に現れる定電圧領域を利用している。
【０００７】
１相の脈流電源により駆動される論理セルの出力を他相の脈流電源により駆動される論理ゲートに入力するために、両相脈流電源には重なる期間Ｔｃが必要である。このため、２相脈流波形はデューティ比が５０％以上とし、これを得るためにはジョセフソン臨界電流によるクリップレベルを電源Ｐｉ１，Ｐｉ２（供給電源ピーク電流）の０．５以下にする必要がある。
【０００８】
図３は、図２のような脈流波形Ｐｏを出力する脈流電源として複数のジョセフソン接合Ｊを使用したジョセフソンレギュレータ回路を示す。図中、Ｒはレギュレータ回路の直流バイアス正弦交流電源の接続端子を表す。この回路では、超伝導状態で抵抗がゼロなので、直流バイアスされた交流電源電流Ｉｐがｎ段（通常ｎ＝２〜４段）の直列ジョセフソン接合素子Ｊに全て流入する。レギュレータ電流Ｉｒがジョセフソン接合素子Ｊの臨界電流以上になると、これらの素子をスイッチさせ、その結果、ジョセフソン接合素子のＩ−Ｖ特性における定電圧（Ｖｇ×ｎ）領域への転移によりクリップされた脈流電圧Ｐｏが発生し、電源抵抗Ｒｐ２を通じて各論理ゲートＧのゲート電流Ｉｇの和である負荷電流Ｉｌが供給される。
【０００９】
図４は、図３のレギュレータ回路の出力を説明する図である。図４（ａ）はレギュレータ回路１個のジョセフソン接合素子のＩ−Ｖ特性を、（ｂ）は脈流電源電流出力波形Ｐｉ（Ｉｐ）とレギュレータ電圧波形Ｐｏを示し、図中の数字は時間の経過を示す数字である。レギュレータ動作範囲は、直流バイアス交流電源の電流Ｉｐがジョセフソン接合素子のジョセフソン臨界電流値（ＩＪｃ）を超えた時間（図中の１）から始まり、交流電流の立ち下がりでレギュレータ出力電圧が電圧Ｖｇ×ｎ以下になる（図中の４）と終了する。
【００１０】
【発明の解決しようとする課題】
図３のレギュレータ回路は、次のような課題がある。１）接合のジョセフソン臨界電流値が抑制されないので、脈流電源のデューティ比を大きくすることが困難である。２）電圧レギュレータ用ジョセフソン接合素子のジョセフソン電流値と、これに接続される論理ゲートの数（実際には数種のゲートが用いられるので、接続されたゲートの消費電流）とを対応させる必要があり、ゲート数を設計時に決められるので、集積回路の設計時に大きな制限となる。３）論理ゲートが接続されている電源ラインに供給される電源波形が正弦波ではないので、レギュレータとゲートの距離が長くなると電源ラインのなかで反射、電圧降下などが生じて、各論理ゲートに正確な電源供給ができなくなる。４）電源ラインを通じた各論理ゲートに発生するスイッチノイズのクロストークを低減するために各論理ゲートの電源抵抗Ｒｐ２を大きくする必要が生じ、その結果、電源電圧が高くなり、消費電力の増大を招くなどの課題があった。
【００１１】
ジョセフソン集積回路は、広いエネルギー範囲の電磁波や粒子線の極低温検出器などから出力される微少信号を極低温環境の中でデータ処理する分野において用いられる。これにより、本発明は、原理的に極低温では性能劣化を生じる、あるいは熱発生により極低温環境では使用が制限されている半導体集積回路に代えて、超伝導を応用したジョセフソン集積回路の高速信号処理技術に資するものである。
【００１２】
【課題を解決するための手段】
上記課題を達成するために、本発明はジョセフソン接合素子を用いた集積回路に使用される多相脈流電源のレギュレータに複数接合の超伝導量子干渉素子（ＳＱＵＩＤ，ＳｕｐｅｒｃｏｎｄｕｃｔｉｎｇＱｕａｎｔｕｍＩｎｔｅｒｆｅｒｅｎｃｅＤｅｖｉｃｅ）を用い、複数接合超伝導量子干渉素子に接続された交流電源電流それ自身により干渉素子に外部磁場を印加するように注入するか、若しくは非対称に電流を注入するかの少なくともいずれかにより干渉素子のジョセフソン臨界電流値を等価的に下げることを特徴とする。これにより、電源電圧のデューティ比を大きくし、高速スイッチにおいても多相電源系の論理ゲート間の信号転送時間を確保できるようにしたレギュレータが可能となる。
【００１３】
又、他の発明は、多相脈流電源の超伝導量子干渉素子型レギュレータを各論理セル構造に組み込み、論理セルに定電圧を供給する超伝導集積回路を提供する。さらに、別の発明は、複数接合超伝導量子干渉素子型レギュレータを組み込んだ論理セル構造の複数接合超伝導量子干渉素子に多相脈流電源のいずれか１つの相電圧を供給する集積回路を提供する。
【００１４】
【発明の実施の形態】
図５は本発明の基本構成を示す。図中、Ｉｐは直流バイアスされた正弦波交流電源電流、Ｉｒはレギュレータに流れる電流、Ｒｐ１は電源抵抗、ＳＱＵＩＤは複数接合量子干渉素子を表す。直流バイアス交流電源電流Ｉｐは電源抵抗ｒｐ１を通じてＳＱＵＩＤ、論理ゲートＧに接続され、ＳＱＵＩＤの電圧がレギュレータの出力となる。なお、本明細書及び図面で同じ符号を付した構成は同じものなので、説明を省略する。
【００１５】
ＳＱＵＩＤ内のジョセフソン接合素子は図３のレギュレータのジョセフソン素子と同じように機能する。ここで、ＳＱＵＩＤは、レギュレータ動作においてデューティ比を制限するジョセフソン接合素子のジョセフソン臨界電流値（ＩＪｃ）を抑制して、低い臨界電流値でジョセフソン素子を定電圧状態にさせるものである。ただし、１接合量子干渉素子はその素子間に電圧を発生しないので、２接合以上の複数接合のＳＱＵＩＤを使用する。
【００１６】
図６は、本発明のレギュレータ回路例１で、（ａ）は使用されるＳＱＵＩＤの等価回路を示す。図中、Ｊ１，Ｊ２はジョセフソン接合素子、インダクタンスＬ１，Ｌ２はＩｒ自身によってＳＱＵＩＤに印加される外部磁場発生の磁気結合を等価回路的に表している。インダクタンスＬ１、２つのジョセフソン接合素子Ｊ１，Ｊ２およびインダクタンスＬ２は超伝導で接続され、量子干渉ループを形成する。電流注入線は量子干渉ループに対称に接続される。
【００１７】
接続端子Ｒより直流バイアスされた正弦交流電源電流は、インダクタンスＬ２の中点に接続端子ＲからＳＱＵＩＤループに流れる。この注入電流によりインダクタンスＬ１，Ｌ２を介してＳＱＵＩＤに磁場Φが印加される。
【００１８】
良く知られているように、ＳＱＵＩＤループに外部より磁場Φを印加するとＳＱＵＩＤループの超伝導ジョセフソン臨界電流値を下げることができる。このＳＱＵＩＤ回路の閾値特性を図（ｂ）に示す。同図の縦軸はＩｒ、横軸はＬ１からＳＱＵＩＤループに外部より印加される磁場Φである。同図でハッチングした領域ではＳＱＩＤループが超伝導状態を保つことができず、ジョセフソン接合素子Ｊ１，Ｊ２が共に抵抗状態にあり、白抜きの領域では両接合素子が超伝導状態にあることを意味する。図６（ｂ）より、外部磁界を印加することで超伝導ジョセフソン臨界電流がＩＪｃ１に下がることがわかる。
【００１９】
図７は、本発明のレギュレータに使用するＳＱＵＩＤ回路のジョセフソン接合素子の動作を説明する図である。上記のようにジョセフソン臨界電流ＩＪｃが、外部磁界の印加により、例えば図７（ａ）のようにＩＪｃ１に抑制される。その結果、ジョセフソン接合は、小さい電流値で（図７（ａ），（ｂ）中の２）でジョセフソン接合の電圧は定電圧領域に転移し、脈流電源電圧Ｐｏのデューティ比（Ｔ２）は増加し、多相脈流電源レギュレータのデューティ比を大きくして動作マージンを確保することが可能となる。
【００２０】
図８は本発明のレギュレータ回路例２で、（ａ）は使用するＳＱＵＩＤの等価回路を示す。レギュレータ回路例２は外部磁界印加に加え、ＳＱＵＩＤ回路の接合素子およびインダクタンスに対して非対称な点、ジョセフソン接合素子Ｊ１とインダクタンスＬ２との間に電流を注入する点で、図６（ａ）のレギュレータ回路例１と相違する。
【００２１】
流入したレギュレータ電流ＩｒはＳＱＵＩＤループのジョセフソン接合素子Ｊ１とインダクタンスＬ２との接続点からＳＱＵＩＤループに供給されるためにジョセフソン接合素子Ｊ１，Ｊ２が超伝導状態にあるときにはジョセフソン接合素子Ｊ１に接合素子Ｊ２より大きな電流が流れる。この電流非対称注入は等価的に干渉素子のジョセフソン臨界電流を下げる。
【００２２】
このＳＱＵＩＤ回路の閾値特性を図８（ｂ）に示す。（ｂ）は周期的に変化する超伝導状態の領域が傾き、外部磁界Φが０のときにＳＱＵＩＤループ注入電流が最大値より小さくなっているのはＳＱＵＩＤループへの電流注入が図８（ａ）の回路で示されるようにジョセフソン接合素子Ｊ１，Ｊ２に非対称に行われているためである。図８（ａ）のＳＱＵＩＤ回路はこの非対称効果と外部磁場印加の効果が重畳されるため、図（ｂ）中でＩｒと矢印で示される動作線に従うため、さらにジョセフソン臨界電流を下げることができる。これにより、多相脈流電源レギュレータのデューティ比をより大きくして動作マージンを確保することが可能となる。
【００２３】
図９（ａ）はレギュレータ回路例３で、注入電流Ｉｒにより発生する外部磁界の印加と注入電流Ｉｒの非対称注入によりジョセフソン臨界電流を抑制する３接合ＳＱＵＩＤ回路を示す。（ｂ）はレギュレータ回路例４で、電流の非対称注入によりジョセフソン臨界電流を抑制する４接合ＳＱＵＩＤ回路を示す。いずれの回路においても、直流バイアス交流電源電流Ｉｐに対する応答特性においてジョセフソン臨界電流値は並列に接続されているジョセフソン接合するそれぞれのブランチのジョセフソン臨界電流値の和よりも小さくなる。
なお、１接合ＳＱＵＩＤ回路はジョセフソン接合素子間に電圧が生起できないので本発明のレギュレータに使用できない。
【００２４】
図１０は、本発明の有効性を利用した回路構成例を示す。２接合ＳＱＵＩＤを使用したレギュレータ回路（ＳＱＵＩＤ）、電源抵抗Ｒｐ１，Ｒｐ２と論理ゲートとを一つの論理セルに形成して、脈流電圧を各論理ゲート毎に得るようにしたものである。このとき同図で示されている論理ゲートＧは論理ＯＲや論理ＡＮＤ、論理否定などの論理機能を複数のジョセフソン接合素子で構成している。電源抵抗Ｒｐ１，Ｒｐ２、複数接合ＳＱＵＩＤのレギュレータ回路を各論理セルに設けることにより、論理セルは個別化でき、また、論理ゲートへの電圧降下、ノイズのクロストークの抑制等の効果を有する。
【００２５】
図１１は、図１０のような論理セルをＰ１とＰ２の２相の直流バイアス交流電源Ｐｉ１，Ｐｉ２と各論理セルの電源回路に接続する電源バスを配置して、各論理ゲートの入出力信号線を異なる相の電源で駆動される論理セル内の論理ゲートに順次接続した２相脈流電源系集積回路例を示す。図中、Ｃ１（ｐ１）はＰ１相の直流バイアス交流電源に接続された論理セルＣ１、Ｃ２（ｐ２）はＰ２相の直流バイアス交流電源に接続された論理セルＣ２を表す。この構成により、電源電圧の降下、ノイズのクロストークがなくなるので、論理回路を適宜追加設計できる等の効果を有する。図１１は２相脈流電源系を使用した集積回路であるが、これを多相電源系で設計することも可能である。
【００２６】
【発明の効果】
本発明では、ジョセフソンゲートとＳＱＵＩＤによるレギュレータ条件を個別に設計することができ、レギュレータと論理ゲートとを集積回路にしたときのゲート個数をパラメータから除外できるので、大規模なジョセフソン集積回路の設計が容易になる。また、電源ラインには直流バイアスされた交流正弦波形の電流が供給されるため、電源ラインの周波数特性は高調波を含むことが無くなり、設計が容易となるだけでなく安定かつ高速化が可能になる。
【００２７】
また、レギュレータと論理ゲートとを集積回路にしたとき、電源抵抗Ｒｐ１によりレギュレータ動作が各ゲート単位に個別化されることで、電源ラインを通じた論理ゲートのスイッチに伴うクロストークは複数接合ＳＱＵＩＤレギュレータにより阻止される。この結果、論理ゲートに供給される脈流電源電圧を低減できる。従来、この種の電源では電源電圧１１．２ｍＶで動作電圧が約１ｍＶが用いられていたが、本発明では電源電圧２．８ｍＶで動作電圧約１ｍＶを得ている。
【図面の簡単な説明】
【図１】（ａ）はジョセフソンラッチング論理回路の基本構成図で、（ｂ）はジョセフソン接合素子の電流−電圧特性を示す図である。
【図２】（ａ）は２相電源の直流バイアス正弦交流電源波形、（ｂ）はジョセフソン接合特性を利用した２相定電圧脈流電圧波形を示す図である。
【図３】従来のジョセフソンレギュレータ回路を示す図である。
【図４】図３の脈流電源レギュレータの脈流電圧生成を説明する図である。
【図５】本発明の基本構成を示す図である。
【図６】実施例のレギュレータ回路例１を示す図である。
【図７】本発明による脈流電圧生成を説明する図である。
【図８】実施例のレギュレータ回路例２を示す図である。
【図９】実施例のレギュレータ回路例３、４を示す図である。
【図１０】本発明の論理セルを説明する図である。
【図１１】本発明の論理セルを用いて構成する２相脈流電源系ジョセフソン集積回路の概念図を示す。
【符号の説明】
Ｊ，Ｊ１，Ｊ２ジョセフソン接合素子
ＳＱＵＩＤ複数接合超伝導干渉素子
ＩＪ，ＩＪ１，ＩＪ２ｃジョセフソン接合電流
ＩＪｃ，ＩＪ１ｃ，ＩＪ２ｃジョセフソン臨界電流
Ｐｉ直流バイアスされた正弦交流電源波形
Ｐｏ脈流電源波形
Ｉｐ直流バイアスされた正弦交流電源電流
Ｉｒレギュレータ電流
Φ ＳＱＵＩＤに印加される外部磁界
Ｇ論理ゲート
Ｃ論理セル

Claims

ジョセフソン接合素子を用いた集積回路の多相脈流電源レギュレータが、多相直流バイアスされた正弦交流電源のいずれか１つの相に接続された複数接合超伝導量子干渉素子を含み、
上記正弦交流電源から流入する電流それ自身により干渉素子に外部磁場を印加するように注入するか、若しくは複数の干渉素子に非対称に電流を注入するかの少なくともいずれかにより干渉素子のジョセフソン臨界電流値を等価的に下げるようにし、複数接合超伝導量子干渉素子の接続点電圧を出力とすることを特徴とする超伝導集積回路。
請求項１のレギュレータを組み込んだ論理セル構造で構成したことを特徴とする超伝導集積回路。
請求項２の複数接合超伝導量子干渉素子型レギュレータを組み込んだ論理セル構造の超伝導量子干渉素子に多相脈流電源のいずれか１つの相電圧をそれぞれ供給することを特徴とする集積回路。