JP2004172528A - Semiconductor device and its manufacture method - Google Patents

Semiconductor device and its manufacture method Download PDF

Info

Publication number
JP2004172528A
JP2004172528A JP2002339091A JP2002339091A JP2004172528A JP 2004172528 A JP2004172528 A JP 2004172528A JP 2002339091 A JP2002339091 A JP 2002339091A JP 2002339091 A JP2002339091 A JP 2002339091A JP 2004172528 A JP2004172528 A JP 2004172528A
Authority
JP
Japan
Prior art keywords
substrate
wiring pattern
bump
connection pad
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002339091A
Other languages
Japanese (ja)
Inventor
Tadashi Komiyama
忠 込山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002339091A priority Critical patent/JP2004172528A/en
Publication of JP2004172528A publication Critical patent/JP2004172528A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which can reduce the costs and can be miniaturized, and its manufacturing method. <P>SOLUTION: The manufacture of the semiconductor device comprises a step of preparing a mounting substrate 10 having a first substrate, a first connecting pad 21 formed on the first substrate, and a second connecting pad 22 formed on the first substrate; a step of preparing an auxiliary substrate 40 having a second substrate, a first bump 41 formed on the second substrate, a wiring pattern 43 formed on the second substrate and connected to the first bump 41, and a second bump 42 formed on the second substrate and connected to the wiring pattern 43; and a step of connecting the first connecting pad and the second bump and connecting the second connecting pad and the second bump by contacting the first connecting pad and the second bump, contacting, heating and pressurizing the second connecting pad and the second bump. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、実装基板上に半導体チップを実装した半導体装置及びその製造方法に関する。特には、コストダウン及び小型化が可能な半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
図５（Ａ）は、従来の半導体装置を示す平面図であり、図５（Ｂ）は、図５（Ａ）に示す５Ｂ−５Ｂ線に沿った断面図である。この半導体装置は、実装基板に半導体チップを実装したものである。以下、半導体装置の実装方法について図５を参照しつつ説明する。
まず、図５（Ａ），（Ｂ）に示す樹脂からなる実装基板１１０を用意する。
【０００３】
この実装基板１１０には第１及び第２のスルーホール１２１，１２２が設けられている。第１及び第２のスルーホール１２１，１２２それぞれは実装基板に貫通孔が設けられ、この貫通孔の内側面には銅メッキ層が形成されている。この銅メッキ層によって実装基板１１０の上面と下面との間で電気的な接続を確保している。
【０００４】
実装基板１１０の上面上には第１乃至第８の電極パッド１０１〜１０８と第１乃至第５の配線パターン１１１〜１１５が配置されている。第１乃至第５の配線パターンは銅パターンからなるものである。第１の電極パッド１０１は第１の配線パターン１１１の一端に電気的に接続されており、第１の配線パターン１１１の他端は第８の電極パッド１１８に電気的に接続されている。第３の電極パッド１０３は第２の配線パターン１１２の一端に電気的に接続されており、第２の配線パターン１１２の他端は第６の電極パッド１０６に電気的に接続されている。第４の電極パッド１０４は第３の配線パターン１１３の一端に電気的に接続されており、第３の配線パターン１１３の他端は第５の電極パッド１０５に電気的に接続されている。第２の電極パッド１０２は第４の配線パターン１１４の一端に電気的に接続されており、第４の配線パターン１１４の他端は第１のスルーホール１２１に電気的に接続されている。第２のスルーホール１２２は第５の配線パターン１１５の一端に電気的に接続されており、第５の配線パターン１１５の他端は第７の電極パッド１０７に電気的に接続されている。
【０００５】
また、実装基板の下面上には第６の配線パターン１１６が配置されている。第６の配線パターン１１６の一端は第１のスルーホール１２１に電気的に接続されており、第６の配線パターン１１６の他端は第２のスルーホール１２１に電気的に接続されている。つまり、第２の電極パッド１０２は第４の配線パターン１１４、第１のスルーホール１２１、第６の配線パターン１１６、第２のスルーホール１２２及び第５の配線パターン１１５を介して第７の電極パッド１０７に電気的に接続されている。
【０００６】
次に、上記実装基板１１０に第１及び第２の半導体チップ１２３，１２４を実装する。
すなわち、まず、第１及び第２の半導体チップ１２３，１２４を用意し、実装基板１１０の上面に第１の半導体チップ１２３及び第２の半導体チップ１２４それぞれを載置して固定する。第１の半導体チップ１２３の内部には半導体素子などからなる半導体回路が設けられており、第１の半導体チップ１２３の表面には第１乃至第４のボンディングパッド１３１〜１３４が配置されている。第２の半導体チップ１２４の内部には半導体素子などからなる半導体回路が設けられており、第２の半導体チップ１２４の表面には第５乃至第８のボンディングパッド１３５〜１３８が配置されている。次いで、ワイヤボンディングを行い、第１乃至第８のボンディングパッド１３１〜１３８それぞれと第１乃至第８の電極パッド１０１〜１０８それぞれとをボンディングワイヤによって電気的に接続する。
このようにして第１及び第２の半導体チップ１２３，１２４を実装基板１１０に実装する。
【０００７】
上記従来の半導体装置において実装基板１１０の下面に第６の配線パターン１１６を形成している理由は、電子製品の完成体が小型化するに伴い、実装基板上の半導体チップがより高密度の実装となり、半導体チップ間を接続する配線パターンの密度も密になるため、実装基板の上面だけでは配線パターンを引き回すことができないからである。従って、スルーホールを用いて実装基板の下面にも配線パターンを形成している。また、さらに半導体チップの高密度化が進むと、実装基板を複数用いて配線パターンを引き回す面積を広くし、実装基板の相互間を電気的に接続することも可能である。このようにして半導体チップの高密度化に対応することができる。
【０００８】
実装基板の上面と下面に配線パターンを引き回したり、実装基板を多層化して配線パターンを引き回す面積を広くすると、該実装基板にスルーホールを形成する必要がある。この場合、実装基板の上面のみに配線パターンを形成する場合に比べて増えた配線層分の材料コストのみならず、レジスト塗布、露光、エッチングなどの加工工数が増加するため、実装基板の価格が大きく上昇することになる。
【０００９】
また、実装基板を多層化する場合は、基板の厚さも実装基板の数（層数）に比例して厚くなる。これは完成品の小型化（薄型化）に逆行することになる。この対策としては、厚さの薄い実装基板（例えば絶縁層が０．１ｍｍ以下）を用いることも考えられるが、このような厚さの薄い実装基板を用いることにより、材料費、加工費も増大する。従って、コストダウンの要請に応えることができない。
【００１０】
図６は、他の従来の半導体装置を示す平面図であり、図５と同一部分には同一符号を付し、異なる部分についてのみ説明する。
第１乃至第３の配線パターン１１１〜１１３は、図５に示す半導体装置の配線パターンに比べて微細化されたものである。このため、実装基板１１０の上面上に第４の配線パターン１１７を配置することが可能となる。第４の配線パターン１１７の一端は第２の電極パッド１０２に電気的に接続されており、第４の配線パターンの他端は第７の電極パッド１０７に電気的に接続されている。
【００１１】
上記他の従来の半導体装置において実装基板１１０の上面のみで配線パターンを引き回すことができる理由は、配線パターンを微細化しているからである。このように配線パターンを微細化することにより実装基板１１０の下面を用いることなく配線パターンを引き回すことが可能となる。しかし、配線パターンの微細化にも限界があるため、さらに半導体チップの高密度化が進めば実装基板の上面のみで配線パターンを引き回すことができなくなる。
【００１２】
また、配線パターンを微細化すると、露光装置などの製造装置を、前述した従来の半導体装置の実装基板を作製する際に適用した加工精度から微細加工用にグレードアップする必要がある。このため、高価な新しい製造装置への投資が必要となり製造コストが上昇する。従って、コストダウンの要請に応えることができない。
【００１３】
【発明が解決しようとする課題】
上記従来の半導体装置及び他の従来の半導体装置では、高密度実装化に伴い配線密度が上がった場合、実装基板の多層化や微細配線化により対応しているが、基板価格の上昇を招き、完成品のコストダウンの要請に応えることができなかった。また、実装基板を多層化した従来の半導体装置では、基板の厚さも実装基板の数に比例して厚くなるため、完成品の小型化を実現することができなくなる。
【００１４】
本発明は上記のような事情を考慮してなされたものであり、その目的は、コストダウン及び小型化が可能な半導体装置及びその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置は、実装基板と、
この実装基板上に形成された第１の接続パッドと、
実装基板上に形成された第２の接続パッドと、
第１の接続パッドに接続された第１のバンプと、
第２の接続パッドに接続された第２のバンプと、
第１のバンプと第２のバンプを電気的に接続する配線パターンと、
この配線パターン、第１及び第２のバンプが形成された補助基板と、
を具備することを特徴とする。
【００１６】
上記半導体装置によれば、実装基板上において配線パターンが密になる部分や配線パターンの引き回しが困難な部分のみに対し、別に基板上に作製した配線用の補助基板を用いて電気的コンタクトをとる様にしている。このため、従来技術のように基板価格の上昇を招いた配線パターンの微細化や実装基板の多層化をしなくても、実装基板上で配線が困難である部分に対し、必要に応じてラフな配線形成技術を用いた別作りの安価な配線基板である補助基板を用いて配線を付加できる。従って、高密度実装製品の実装工程時の製造コストを低減することができる。また、実装基板の多層化をする必要がないので、実装基板や実装基板に半導体チップを実装した後の製品を薄くして小型化が可能となる。
【００１７】
また、本発明に係る半導体装置においては、前記実装基板上に配置された第１の半導体チップと、前記実装基板上に配置された第２の半導体チップと、をさらに具備し、第１の半導体チップは前記第１の接続パッドに電気的に接続されており、第２の半導体チップは前記第２の接続パッドに電気的に接続されていることも可能である。
【００１８】
また、本発明に係る半導体装置においては、前記実装基板上に形成された第１の電極パッドと、前記実装基板上に形成された第２の電極パッドと、前記実装基板上に形成された第１の配線パターンと、前記実装基板上に形成された第２の配線パターンと、前記第１の半導体チップ上に形成された第１のボンディングパッドと、前記第２の半導体チップ上に形成された第２のボンディングパッドと、をさらに具備し、
第１の半導体チップは、第１のボンディングパッド、第１の電極パッド、第１の配線パターン、第１の接続パッド、第１のバンプ、配線パターン、第２のバンプ、第２の接続パッド、第２の配線パターン、第２の電極パッド及び第２のボンディングパッドを経由して第２の半導体チップに電気的に接続されていることも可能である。
【００１９】
また、本発明に係る半導体装置において、前記補助基板は、ポリイミド、ガラスエポキシ樹脂、セラミックス及びシリコン基板のうちのいずれかからなることが好ましい。
【００２０】
本発明に係る半導体装置の製造方法は、第１基板と、第１基板上に形成された第１の接続パッドと、第１基板上に形成された第２の接続パッドと、を有する実装基板を用意する工程と、
第２基板と、第２基板上に形成された第１のバンプと、第２基板上に形成され第１のバンプに接続された配線パターンと、第２基板上に形成され配線パターンに接続された第２のバンプと、を有する補助基板を用意する工程と、
第１の接続パッドと第２のバンプとを接触させると共に第２の接続パッドと第２のバンプとを接触させて加熱して加圧することにより、第１の接続パッドと第２のバンプとを接続させると共に第２の接続パッドと第２のバンプとを接続させる工程と、
を具備することを特徴とする。
【００２１】
また、本発明に係る半導体装置の製造方法においては、前記実装基板を用意する工程と前記補助基板を用意する工程との間に、前記第１基板上に第１の半導体チップを配置すると共に前記第１基板上に第２の半導体チップを配置する工程をさらに具備し、
前記第１の半導体チップは前記第１の接続パッドに電気的に接続されており、第２の半導体チップは前記第２の接続パッドに電気的に接続されていることも可能である。
【００２２】
本発明に係る半導体装置の製造方法は、第１基板と、第１基板上に形成された第１の電極パッドと、第１基板上に形成され第１の電極パッドに接続された第１の配線パターンと、第１基板上に形成され第１の配線パターンに接続された第１の接続パッドと、第１基板上に形成された第２の電極パッドと、第１基板上に形成され第２の電極パッドに接続された第２の配線パターンと、第１基板上に形成され第２配線パターンに接続された第２の接続パッドと、を有する実装基板を用意する工程と、
前記第１基板上に第１のボンディングパッドを有する第１の半導体チップを配置すると共に前記第１基板上に第２のボンディングパッドを有する第２の半導体チップを配置する工程と、
第２基板と、第２基板上に形成された第１のバンプと、第２基板上に形成され第１のバンプに接続された配線パターンと、第２基板上に形成され配線パターンに接続された第２のバンプと、を有する補助基板を用意する工程と、
第１の接続パッドと第２のバンプとを接触させると共に第２の接続パッドと第２のバンプとを接触させて加熱して加圧することにより、第１の接続パッドと第２のバンプとを接続させると共に第２の接続パッドと第２のバンプとを接続させる工程と、
を具備することを特徴とする。
【００２３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１（Ａ）は、本発明に係る第１の実施の形態による実装基板に半導体チップを実装した半導体装置を示す平面図であり、図１（Ｂ）は、図１（Ａ）に示す１Ｂ−１Ｂ線に沿った断面図である。図２（Ａ）は、補助基板を示す平面図であり、図２（Ｂ）は、図２（Ａ）に示す補助基板の側面図である。図３は、図１に示す実装基板に図２に示す補助基板を接続した半導体装置を示す断面図である。
【００２４】
本実施の形態では、実装基板１０上において配線が密になる部分や配線の引き回しが困難な部分のみに対し、別に基板上に作製した配線用の補助基板４０を用いて電気的コンタクトをとる様にしたものである。後述するが、図１（Ａ）に示す第１の接続パッド２１と第２の接続パッド２２との間は、配線パターンが密になり過ぎており、同じ配線ルール（配線密度）では配線パターンを形成することができない。そこで、図２に示すようなポリイミドなどの絶縁樹脂からなる補助基板４０上に予め配線パターン４３を形成しておき、この補助基板を第１の接続パッド２１と第２の接続パッド２２との間に接続して電気的導通を得るようにしたものである。なお、補助基板の材質は、リフローなどでの熱膨張に対する耐性を有するものであれば種々の材質を用いることも可能であり、例えばポリイミドやガラスエポキシなど、実装基板として通常用いる材料を使用することも可能である。
【００２５】
以下、図３に示す半導体装置を製造する方法について具体的に説明する。
まず、図１（Ａ），（Ｂ）に示す実装基板１０を用意する。この実装基板１０はガラスエポキシ樹脂等からなる厚さ０．２５ｍｍ程度の基板である。実装基板１０の上面上には第１乃至第８の電極パッド１〜８と第１乃至第５の配線パターン１１〜１５が配置されている。第１乃至第５の配線パターンは銅パターンからなるものである。第１の電極パッド１は第１の配線パターン１１の一端に電気的に接続されており、第１の配線パターン１１の他端は第８の電極パッド１８に電気的に接続されている。第３の電極パッド３は第２の配線パターン１２の一端に電気的に接続されており、第２の配線パターン１２の他端は第６の電極パッド６に電気的に接続されている。第４の電極パッド４は第３の配線パターン１３の一端に電気的に接続されており、第３の配線パターン１３の他端は第５の電極パッド５に電気的に接続されている。第２の電極パッド２は第４の配線パターン１４の一端に電気的に接続されており、第４の配線パターン１４の他端は第１の接続パッド２１に電気的に接続されている。第２の接続パッド２２は第５の配線パターン１５の一端に電気的に接続されており、第５の配線パターン１５の他端は第７の電極パッド７に電気的に接続されている。第１及び第２の接続パッド２１，２２それぞれは、種々の材料を用いることが可能であるが、例えば半田バンプ又は金バンプ等からなるものである。
【００２６】
次に、上記実装基板１０に第１及び第２の半導体チップ２３，２４を所定の位置に実装する。
すなわち、まず、第１及び第２の半導体チップ２３，２４を用意し、実装基板１０の上面に第１の半導体チップ２３及び第２の半導体チップ２４それぞれを載置して接着剤により固定する。第１の半導体チップ２３の内部には半導体素子などからなる半導体回路が設けられており、第１の半導体チップ２３の表面には半導体回路と電気的に接続された第１乃至第４のボンディングパッド３１〜３４が配置されている。第２の半導体チップ２４の内部には半導体素子などからなる半導体回路が設けられており、第２の半導体チップ２４の表面には半導体回路と電気的に接続された第５乃至第８のボンディングパッド３５〜３８が配置されている。
【００２７】
次いで、ワイヤボンディングを行い、第１のボンディングパッド３１と第１の電極パッド１とをボンディングワイヤによって電気的に接続し、第２のボンディングパッド３２と第２の電極パッド２とをボンディングワイヤによって電気的に接続し、第３のボンディングパッド３３と第３の電極パッド３とをボンディングワイヤによって電気的に接続し、第４のボンディングパッド３４と第４の電極パッド４とをボンディングワイヤによって電気的に接続し、第５のボンディングパッド３５と第５の電極パッド５とをボンディングワイヤによって電気的に接続し、第６のボンディングパッド３６と第６の電極パッド６とをボンディングワイヤによって電気的に接続し、第７のボンディングパッド３７と第７の電極パッド７とをボンディングワイヤによって電気的に接続し、第８のボンディングパッド３８と第８の電極パッド８とをボンディングワイヤによって電気的に接続する。
【００２８】
このようにして第１の半導体チップの第１、第３及び第４のボンディングパッド３１，３３，３４それぞれは、第２の半導体チップの第８、第６及び第５のボンディングパッド３８，３６，３６に電気的に接続される。すなわち、第１の半導体チップの第１のボンディングパッド３１は、ボンディングワイヤ、第１の電極パッド１、第１の配線パターン１１、第８の電極パッド８、ボンディングワイヤを経由して第２の半導体チップの第８のボンディングパッド３８に電気的に接続される。第１の半導体チップの第３のボンディングパッド３３は、ボンディングワイヤ、第３の電極パッド３、第２の配線パターン１２、第６の電極パッド６、ボンディングワイヤを経由して第２の半導体チップの第６のボンディングパッド３６に電気的に接続される。第１の半導体チップの第４のボンディングパッド３４は、ボンディングワイヤ、第４の電極パッド４、第３の配線パターン１３、第５の電極パッド５、ボンディングワイヤを経由して第２の半導体チップの第５のボンディングパッド３５に電気的に接続される。
【００２９】
この後、図２に示す補助基板４０を用意する。この補助基板４０は厚さ１００μｍ程度のポリイミドフィルムから構成されている。補助基板４０は半導体チップ２３，２４の厚さより薄いものである。補助基板４０の表面には金等のメタルからなる第１及び第２のバンプ４１，４２、配線パターン４３が形成されている。配線パターン４３の一端は第１のバンプ４１に電気的に接続されており、配線パターン４３の他端は第２のバンプ４２に電気的に接続されている。第１のバンプ４１と第２のバンプ４２の相対的な位置は実装基板１０上の第１の接続パッド２１と第２の接続パッド２２のそれと同一である。なお、補助基板４０の配線パターン４３はレジストなどの絶縁膜（図示せず）によって被覆されており、この絶縁膜から第１及び第２のバンプ４１，４２は露出している。
【００３０】
次に、図３に示すように、実装基板１０上に補助基板４０を移動させ、該実装基板１０上の第１の接続パッド２１上に補助基板４０上の第１のバンプ４１を載置すると共に該実装基板１０上の第２の接続パッド２２上に補助基板４０上の第２のバンプ４２を載置する。次いで、補助基板４０と実装基板１０を加熱して加圧することにより、第１の接続パッド２１と第１のバンプ４１を接続させ、第２の接続パッド２２と第２のバンプ４２を接続させる。これにより、第２の電極パッド２と第７の電極パッド７とが補助基板の配線パターン４３を介して電気的に接続される。即ち、第１の半導体チップの第２のボンディングパッド３２は、ボンディングワイヤ、第２の電極パッド２、第４の配線パターン１４、第１の接続パッド２１、第１のバンプ４１、配線パターン４３、第２のバンプ４２第２の接続パッド２２、第５の配線パターン１５、第７の電極パッド７、ボンディングワイヤを経由して第２の半導体チップの第７のボンディングパッド３７に電気的に接続される。
【００３１】
上記第１の実施の形態によれば、実装基板１０上において配線パターンが密になる部分や配線パターンの引き回しが困難な部分のみに対し、別に基板上に作製した配線用の補助基板４０を用いて電気的コンタクトをとる様にしている。このため、従来技術のように基板価格の上昇を招いた配線パターンの微細化や実装基板の多層化をしなくても、実装基板上で配線が困難である部分に対し、必要に応じてラフな配線形成技術を用いた別作りの安価な配線基板である補助基板を用いて配線を付加できる。従って、高密度実装製品の実装工程時の製造コストを低減することができる。また、実装基板の多層化をする必要がないので、実装基板や実装基板に半導体チップを実装した後の製品を薄くすることが可能となり、最終完成品の厚さやサイズを小さくすることができる。
【００３２】
図４（Ａ）は、本発明に係る第２の実施の形態で用いる補助基板を示す平面図であり、図４（Ｂ）は、図４（Ａ）に示す４Ｂ−４Ｂ線に沿った断面図であり、図２と同一部分には同一符号を付し、異なる部分についてのみ説明する。
本実施の形態では、第１の実施の形態におけるポリイミドフィルムからなる補助基板をシリコン基板からなる補助基板に代えたものである。
【００３３】
まず、実装基板としては第１の実施の形態と同様のものを用いる。次いで、図４に示す補助基板５０を用意する。補助基板５０は厚さ１５０μｍ程度であり、補助基板５０は実装する半導体チップの厚さより薄いものである。補助基板５０上には第１の絶縁膜５１が形成されており、第１の絶縁膜５１上には配線パターン５２が形成されている。この配線パターン５２及び第１の絶縁膜５１の上にはレジスト膜などの第２の絶縁膜５３が形成されている。第２の絶縁膜５３には配線パターン５１の一端上に位置する第１開口部が設けられており、第２の絶縁膜５３には配線パターン５１の他端上に位置する第２開口部が設けられている。第１開口部内及び第２開口部内それぞれには電解メッキ法又は無電解メッキ法により、配線パターン５１の一端及び他端それぞれの上には金等のメタルからなる第１及び第２のバンプ５４，５５が形成される。
【００３４】
次いで、実装基板上に補助基板５０を移動させ、該実装基板上の第１の接続パッド上に補助基板５０上の第１のバンプ５４を載置すると共に該実装基板上の第２の接続パッド上に補助基板５０上の第２のバンプ５５を載置する。次いで、補助基板５０と実装基板を加熱して加圧することにより、第１の接続パッドと第１のバンプ５１を接続させ、第２の接続パッドと第２のバンプ５２を接続させる。これにより、第２の電極パッドと第７の電極パッドとが補助基板の配線パターン５２を介して電気的に接続される。
【００３５】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
また、本実施の形態では、シリコン基板からなる補助基板を用いているため、実装基板上に実装する際に他の半導体チップと同様の手法で実装することも可能であり、実装が容易であるというメリットがあり、また、実装には既存設備を利用でき、チップマウンタやダイボンダーを使用することも可能である。
【００３６】
また、本実施の形態では、シリコン基板からなる補助基板上に配線パターンを形成することで、半導体チップの製造技術で樹脂系の補助基板より微細な配線パターンを形成することが可能となり、しかも補助基板の歪み、反りなどの形状変化も少なくすることができるため、実装基板上の接続パッドとのコンタクト不良などの発生も抑制でき、実装品質を向上させることができる。
【００３７】
尚、上記第２の実施の形態では、補助基板４０の材質にシリコン基板を用いているが、補助基板の材質にセラミックスを用いることも可能である。この場合の補助基板は厚さ１５０μｍ程度である。また、配線パターン層の層数が少なければ、シリコンチップで製作するよりも安価に製作でき、コストダウン効果がさらに大きくなる。
【００３８】
また、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、配線パターンの数や引き回しやパターン形状などを種々変更して実施することも可能である。
【図面の簡単な説明】
【図１】第１の実施の形態による実装基板に半導体チップを実装した図。
【図２】第１の実施の形態による補助基板を示す図。
【図３】第１の実施の形態による実装基板に補助基板を接続した図。
【図４】第２の実施の形態による補助基板を示す図。
【図５】従来の半導体装置を示す図。
【図６】他の従来の半導体装置を示す平面図。
【符号の説明】
１〜８，１０１〜１０８…第１〜第８の電極パッド、１０，１１０…実装基板、１１〜１５，１１１〜１１５…第１〜第５の配線パターン、２１…第１の接続パッド、２２…第２の接続パッド、２３，１２３…第１の半導体チップ、２４，１２４…第２の半導体チップ、３１〜３８，１３１〜１３８…第１〜第８のボンディングパッド、４０，５０…補助基板、４１，５４…第１のバンプ、４２，５５…第２のバンプ、４３，５２…配線パターン、５１…第１の絶縁膜、５３…第２の絶縁膜、１１７…第４の配線パターン、１２１…第１のスルーホール、１２２…第２のスルーホール[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device having a semiconductor chip mounted on a mounting board and a method for manufacturing the same. In particular, the present invention relates to a semiconductor device capable of reducing cost and size and a method of manufacturing the same.
[0002]
[Prior art]
FIG. 5A is a plan view showing a conventional semiconductor device, and FIG. 5B is a cross-sectional view taken along line 5B-5B shown in FIG. This semiconductor device has a semiconductor chip mounted on a mounting substrate. Hereinafter, a method of mounting the semiconductor device will be described with reference to FIG.
First, a mounting board 110 made of a resin shown in FIGS. 5A and 5B is prepared.
[0003]
The mounting substrate 110 is provided with first and second through holes 121 and 122. Each of the first and second through holes 121 and 122 is provided with a through hole in the mounting board, and a copper plating layer is formed on the inner surface of the through hole. This copper plating layer ensures electrical connection between the upper surface and the lower surface of the mounting substrate 110.
[0004]
On the upper surface of the mounting substrate 110, first to eighth electrode pads 101 to 108 and first to fifth wiring patterns 111 to 115 are arranged. The first to fifth wiring patterns are made of copper patterns. The first electrode pad 101 is electrically connected to one end of the first wiring pattern 111, and the other end of the first wiring pattern 111 is electrically connected to the eighth electrode pad 118. The third electrode pad 103 is electrically connected to one end of the second wiring pattern 112, and the other end of the second wiring pattern 112 is electrically connected to the sixth electrode pad 106. The fourth electrode pad 104 is electrically connected to one end of the third wiring pattern 113, and the other end of the third wiring pattern 113 is electrically connected to the fifth electrode pad 105. The second electrode pad 102 is electrically connected to one end of the fourth wiring pattern 114, and the other end of the fourth wiring pattern 114 is electrically connected to the first through hole 121. The second through hole 122 is electrically connected to one end of the fifth wiring pattern 115, and the other end of the fifth wiring pattern 115 is electrically connected to the seventh electrode pad 107.
[0005]
A sixth wiring pattern 116 is arranged on the lower surface of the mounting board. One end of the sixth wiring pattern 116 is electrically connected to the first through hole 121, and the other end of the sixth wiring pattern 116 is electrically connected to the second through hole 121. That is, the second electrode pad 102 is connected to the seventh electrode via the fourth wiring pattern 114, the first through hole 121, the sixth wiring pattern 116, the second through hole 122, and the fifth wiring pattern 115. It is electrically connected to the pad 107.
[0006]
Next, the first and second semiconductor chips 123 and 124 are mounted on the mounting board 110.
That is, first, the first and second semiconductor chips 123 and 124 are prepared, and the first semiconductor chip 123 and the second semiconductor chip 124 are mounted and fixed on the upper surface of the mounting substrate 110, respectively. A semiconductor circuit composed of a semiconductor element or the like is provided inside the first semiconductor chip 123, and first to fourth bonding pads 131 to 134 are arranged on the surface of the first semiconductor chip 123. A semiconductor circuit composed of a semiconductor element or the like is provided inside the second semiconductor chip 124, and fifth to eighth bonding pads 135 to 138 are arranged on the surface of the second semiconductor chip 124. Next, wire bonding is performed to electrically connect the first to eighth bonding pads 131 to 138 and the first to eighth electrode pads 101 to 108 with bonding wires.
Thus, the first and second semiconductor chips 123 and 124 are mounted on the mounting substrate 110.
[0007]
The reason why the sixth wiring pattern 116 is formed on the lower surface of the mounting substrate 110 in the above-described conventional semiconductor device is that, with the miniaturization of the completed electronic product, the semiconductor chips on the mounting substrate are mounted at a higher density. This is because the density of the wiring patterns connecting the semiconductor chips is also increased, so that the wiring patterns cannot be routed only on the upper surface of the mounting substrate. Therefore, the wiring pattern is also formed on the lower surface of the mounting board using the through holes. Further, as the density of the semiconductor chips further increases, it is possible to increase the area where the wiring patterns are routed by using a plurality of mounting boards and electrically connect the mounting boards to each other. In this way, it is possible to cope with the high density of the semiconductor chip.
[0008]
When wiring patterns are routed on the upper and lower surfaces of the mounting substrate, or when the mounting substrate is multilayered to increase the area for routing the wiring patterns, it is necessary to form through holes in the mounting substrate. In this case, not only is the material cost for the wiring layer increased compared to the case where the wiring pattern is formed only on the upper surface of the mounting board, but also the number of processing steps such as resist coating, exposure, and etching are increased. It will rise greatly.
[0009]
In the case where the mounting board is multilayered, the thickness of the board also increases in proportion to the number of mounting boards (the number of layers). This goes against miniaturization (thinning) of the finished product. As a countermeasure, it is conceivable to use a mounting board with a small thickness (for example, the insulating layer is 0.1 mm or less). I do. Therefore, it is impossible to meet the demand for cost reduction.
[0010]
FIG. 6 is a plan view showing another conventional semiconductor device, in which the same parts as those in FIG. 5 are denoted by the same reference numerals, and only different parts will be described.
The first to third wiring patterns 111 to 113 are finer than the wiring patterns of the semiconductor device shown in FIG. Therefore, the fourth wiring pattern 117 can be arranged on the upper surface of the mounting board 110. One end of the fourth wiring pattern 117 is electrically connected to the second electrode pad 102, and the other end of the fourth wiring pattern is electrically connected to the seventh electrode pad 107.
[0011]
The reason that the wiring pattern can be routed only on the upper surface of the mounting substrate 110 in the other conventional semiconductor device is because the wiring pattern is miniaturized. By miniaturizing the wiring pattern in this manner, the wiring pattern can be routed without using the lower surface of the mounting substrate 110. However, since the miniaturization of the wiring pattern is limited, if the density of the semiconductor chip is further increased, the wiring pattern cannot be routed only on the upper surface of the mounting substrate.
[0012]
In addition, when the wiring pattern is miniaturized, it is necessary to upgrade a manufacturing apparatus such as an exposure apparatus for fine processing from the processing accuracy applied when manufacturing the mounting substrate of the conventional semiconductor device described above. For this reason, investment in expensive new manufacturing equipment is required, and the manufacturing cost increases. Therefore, it is impossible to meet the demand for cost reduction.
[0013]
[Problems to be solved by the invention]
In the above-described conventional semiconductor device and other conventional semiconductor devices, when the wiring density is increased due to the high-density mounting, it is supported by increasing the number of wiring layers and the fine wiring of the mounting substrate, but the cost of the substrate is increased, We could not meet the demand for cost reduction of finished products. Further, in a conventional semiconductor device having a multilayer mounting board, the thickness of the board also increases in proportion to the number of mounting boards, so that it is not possible to realize the miniaturization of a finished product.
[0014]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device capable of reducing cost and size and a method of manufacturing the same.
[0015]
[Means for Solving the Problems]
In order to solve the above problems, a semiconductor device according to the present invention includes a mounting board,
A first connection pad formed on the mounting board;
A second connection pad formed on the mounting board;
A first bump connected to the first connection pad;
A second bump connected to the second connection pad;
A wiring pattern for electrically connecting the first bump and the second bump;
An auxiliary substrate having the wiring pattern, the first and second bumps formed thereon,
It is characterized by having.
[0016]
According to the above-described semiconductor device, electrical contact is made using only a wiring auxiliary substrate separately formed on a portion where the wiring pattern is dense or a portion where the wiring pattern is difficult to route on the mounting substrate. I am doing it. For this reason, even if it is not necessary to miniaturize the wiring pattern and increase the number of layers of the mounting substrate, which has led to an increase in the cost of the substrate as in the prior art, it is necessary to roughen portions where wiring is difficult on the mounting substrate. Wiring can be added using an auxiliary substrate which is a separately manufactured inexpensive wiring substrate using a simple wiring forming technique. Therefore, it is possible to reduce the manufacturing cost in the mounting process of the high-density mounting product. Further, since it is not necessary to provide a multilayer mounting board, it is possible to make the mounting board or a product after mounting the semiconductor chip on the mounting board thinner and to reduce the size.
[0017]
In addition, the semiconductor device according to the present invention further includes a first semiconductor chip disposed on the mounting substrate, and a second semiconductor chip disposed on the mounting substrate. A chip may be electrically connected to the first connection pad, and a second semiconductor chip may be electrically connected to the second connection pad.
[0018]
Further, in the semiconductor device according to the present invention, a first electrode pad formed on the mounting board, a second electrode pad formed on the mounting board, and a second electrode pad formed on the mounting board. 1, a second wiring pattern formed on the mounting substrate, a first bonding pad formed on the first semiconductor chip, and a second bonding pattern formed on the second semiconductor chip. And a second bonding pad.
The first semiconductor chip includes a first bonding pad, a first electrode pad, a first wiring pattern, a first connection pad, a first bump, a wiring pattern, a second bump, a second connection pad, It is also possible to electrically connect to the second semiconductor chip via the second wiring pattern, the second electrode pad, and the second bonding pad.
[0019]
Further, in the semiconductor device according to the present invention, it is preferable that the auxiliary substrate is made of any one of a polyimide, a glass epoxy resin, a ceramic, and a silicon substrate.
[0020]
A method of manufacturing a semiconductor device according to the present invention is directed to a mounting substrate having a first substrate, a first connection pad formed on the first substrate, and a second connection pad formed on the first substrate. A step of preparing
A second substrate, a first bump formed on the second substrate, a wiring pattern formed on the second substrate and connected to the first bump, and a wiring pattern formed on the second substrate and connected to the wiring pattern. Preparing an auxiliary substrate having a second bump,
The first connection pad and the second bump are brought into contact with each other, and at the same time, the second connection pad and the second bump are brought into contact with each other and heated and pressed, so that the first connection pad and the second bump are separated from each other. Connecting and connecting the second connection pad and the second bump;
It is characterized by having.
[0021]
Further, in the method of manufacturing a semiconductor device according to the present invention, a step of disposing a first semiconductor chip on the first substrate between the step of preparing the mounting substrate and the step of preparing the auxiliary substrate, Arranging a second semiconductor chip on the first substrate,
The first semiconductor chip may be electrically connected to the first connection pad, and the second semiconductor chip may be electrically connected to the second connection pad.
[0022]
The method for manufacturing a semiconductor device according to the present invention includes a first substrate, a first electrode pad formed on the first substrate, and a first electrode pad formed on the first substrate and connected to the first electrode pad. A wiring pattern, a first connection pad formed on the first substrate and connected to the first wiring pattern, a second electrode pad formed on the first substrate, and a second connection pad formed on the first substrate. Preparing a mounting substrate having a second wiring pattern connected to the second electrode pad and a second connection pad formed on the first substrate and connected to the second wiring pattern;
Arranging a first semiconductor chip having a first bonding pad on the first substrate and arranging a second semiconductor chip having a second bonding pad on the first substrate;
A second substrate, a first bump formed on the second substrate, a wiring pattern formed on the second substrate and connected to the first bump, and a wiring pattern formed on the second substrate and connected to the wiring pattern. Preparing an auxiliary substrate having a second bump,
The first connection pad and the second bump are brought into contact with each other, and at the same time, the second connection pad and the second bump are brought into contact with each other and heated and pressed, so that the first connection pad and the second bump are separated from each other. Connecting and connecting the second connection pad and the second bump;
It is characterized by having.
[0023]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1A is a plan view showing a semiconductor device in which a semiconductor chip is mounted on a mounting board according to a first embodiment of the present invention, and FIG. 1B is a plan view showing 1B shown in FIG. It is sectional drawing which followed the -1B line. FIG. 2A is a plan view showing the auxiliary substrate, and FIG. 2B is a side view of the auxiliary substrate shown in FIG. 2A. FIG. 3 is a sectional view showing a semiconductor device in which the auxiliary substrate shown in FIG. 2 is connected to the mounting substrate shown in FIG.
[0024]
In the present embodiment, electrical contact is made using only a wiring auxiliary substrate 40 separately formed on a portion where wiring is dense or wiring is difficult to route on the mounting substrate 10. It was made. As will be described later, the wiring pattern between the first connection pad 21 and the second connection pad 22 shown in FIG. 1A is too dense, and the wiring pattern is not formed under the same wiring rule (wiring density). Cannot be formed. Therefore, a wiring pattern 43 is previously formed on an auxiliary substrate 40 made of an insulating resin such as polyimide as shown in FIG. 2, and this auxiliary substrate is placed between the first connection pad 21 and the second connection pad 22. To obtain electrical continuity. Various materials can be used as the material of the auxiliary substrate as long as it has resistance to thermal expansion due to reflow or the like.For example, a material that is usually used as a mounting substrate, such as polyimide or glass epoxy, may be used. Is also possible.
[0025]
Hereinafter, a method for manufacturing the semiconductor device shown in FIG. 3 will be specifically described.
First, a mounting substrate 10 shown in FIGS. 1A and 1B is prepared. The mounting board 10 is a board made of glass epoxy resin or the like and having a thickness of about 0.25 mm. First to eighth electrode pads 1 to 8 and first to fifth wiring patterns 11 to 15 are arranged on the upper surface of the mounting substrate 10. The first to fifth wiring patterns are made of copper patterns. The first electrode pad 1 is electrically connected to one end of a first wiring pattern 11, and the other end of the first wiring pattern 11 is electrically connected to an eighth electrode pad 18. The third electrode pad 3 is electrically connected to one end of the second wiring pattern 12, and the other end of the second wiring pattern 12 is electrically connected to the sixth electrode pad 6. The fourth electrode pad 4 is electrically connected to one end of the third wiring pattern 13, and the other end of the third wiring pattern 13 is electrically connected to the fifth electrode pad 5. The second electrode pad 2 is electrically connected to one end of a fourth wiring pattern 14, and the other end of the fourth wiring pattern 14 is electrically connected to a first connection pad 21. The second connection pad 22 is electrically connected to one end of the fifth wiring pattern 15, and the other end of the fifth wiring pattern 15 is electrically connected to the seventh electrode pad 7. Each of the first and second connection pads 21 and 22 can be made of various materials, and is made of, for example, a solder bump or a gold bump.
[0026]
Next, the first and second semiconductor chips 23 and 24 are mounted on the mounting board 10 at predetermined positions.
That is, first, the first and second semiconductor chips 23 and 24 are prepared, and the first semiconductor chip 23 and the second semiconductor chip 24 are mounted on the upper surface of the mounting substrate 10 and fixed by an adhesive. A semiconductor circuit composed of a semiconductor element or the like is provided inside the first semiconductor chip 23, and first to fourth bonding pads electrically connected to the semiconductor circuit are provided on the surface of the first semiconductor chip 23. 31 to 34 are arranged. A semiconductor circuit composed of a semiconductor element or the like is provided inside the second semiconductor chip 24, and fifth to eighth bonding pads electrically connected to the semiconductor circuit are provided on the surface of the second semiconductor chip 24. 35 to 38 are arranged.
[0027]
Next, wire bonding is performed, the first bonding pad 31 and the first electrode pad 1 are electrically connected by a bonding wire, and the second bonding pad 32 and the second electrode pad 2 are electrically connected by the bonding wire. The third bonding pad 33 and the third electrode pad 3 are electrically connected by a bonding wire, and the fourth bonding pad 34 and the fourth electrode pad 4 are electrically connected by a bonding wire. And the fifth bonding pad 35 and the fifth electrode pad 5 are electrically connected by a bonding wire, and the sixth bonding pad 36 and the sixth electrode pad 6 are electrically connected by a bonding wire. , The seventh bonding pad 37 and the seventh electrode pad 7 By electrically connecting, electrically connected to the eighth bonding pad 38 of an eighth electrode pads 8 by a bonding wire.
[0028]
In this manner, the first, third and fourth bonding pads 31, 33 and 34 of the first semiconductor chip are respectively connected to the eighth, sixth and fifth bonding pads 38 and 36 of the second semiconductor chip. 36 is electrically connected. That is, the first bonding pad 31 of the first semiconductor chip is connected to the second semiconductor via the bonding wire, the first electrode pad 1, the first wiring pattern 11, the eighth electrode pad 8, and the bonding wire. It is electrically connected to the eighth bonding pad 38 of the chip. The third bonding pad 33 of the first semiconductor chip is connected to the second semiconductor chip via the bonding wire, the third electrode pad 3, the second wiring pattern 12, the sixth electrode pad 6, and the bonding wire. It is electrically connected to the sixth bonding pad 36. The fourth bonding pad 34 of the first semiconductor chip is connected to the second semiconductor chip via the bonding wire, the fourth electrode pad 4, the third wiring pattern 13, the fifth electrode pad 5, and the bonding wire. It is electrically connected to the fifth bonding pad 35.
[0029]
Thereafter, the auxiliary substrate 40 shown in FIG. 2 is prepared. The auxiliary substrate 40 is made of a polyimide film having a thickness of about 100 μm. The auxiliary substrate 40 is thinner than the thickness of the semiconductor chips 23 and 24. On the surface of the auxiliary substrate 40, first and second bumps 41 and 42 and a wiring pattern 43 made of metal such as gold are formed. One end of the wiring pattern 43 is electrically connected to the first bump 41, and the other end of the wiring pattern 43 is electrically connected to the second bump 42. The relative positions of the first bumps 41 and the second bumps 42 are the same as those of the first connection pads 21 and the second connection pads 22 on the mounting board 10. The wiring pattern 43 of the auxiliary substrate 40 is covered with an insulating film (not shown) such as a resist, and the first and second bumps 41 and 42 are exposed from the insulating film.
[0030]
Next, as shown in FIG. 3, the auxiliary substrate 40 is moved onto the mounting substrate 10, and the first bumps 41 on the auxiliary substrate 40 are mounted on the first connection pads 21 on the mounting substrate 10. At the same time, the second bump 42 on the auxiliary substrate 40 is placed on the second connection pad 22 on the mounting substrate 10. Next, the first connection pad 21 and the first bump 41 are connected, and the second connection pad 22 and the second bump 42 are connected by heating and pressurizing the auxiliary substrate 40 and the mounting substrate 10. Thus, the second electrode pad 2 and the seventh electrode pad 7 are electrically connected via the wiring pattern 43 of the auxiliary substrate. That is, the second bonding pads 32 of the first semiconductor chip include bonding wires, second electrode pads 2, fourth wiring patterns 14, first connection pads 21, first bumps 41, wiring patterns 43, The second bump 42 is electrically connected to the seventh bonding pad 37 of the second semiconductor chip via the second connection pad 22, the fifth wiring pattern 15, the seventh electrode pad 7, and the bonding wire. You.
[0031]
According to the first embodiment, the wiring auxiliary substrate 40 separately formed on the mounting substrate 10 is used only for the portion where the wiring pattern is dense or the portion where the wiring pattern is difficult to route. Electrical contact. For this reason, even if it is not necessary to miniaturize the wiring pattern and increase the number of layers of the mounting substrate, which has led to an increase in the cost of the substrate as in the prior art, it is necessary to roughen portions where wiring is difficult on the mounting substrate. Wiring can be added using an auxiliary substrate which is a separately manufactured inexpensive wiring substrate using a simple wiring forming technique. Therefore, it is possible to reduce the manufacturing cost in the mounting process of the high-density mounting product. Further, since it is not necessary to multi-layer the mounting board, it is possible to reduce the thickness of the mounting board and the product after the semiconductor chip is mounted on the mounting board, and to reduce the thickness and size of the final product.
[0032]
FIG. 4A is a plan view showing an auxiliary substrate used in the second embodiment of the present invention, and FIG. 4B is a cross-sectional view taken along line 4B-4B shown in FIG. FIG. 3 is the same as in FIG. 2, the same reference numerals are given, and only different portions will be described.
In the present embodiment, the auxiliary substrate made of a polyimide film in the first embodiment is replaced with an auxiliary substrate made of a silicon substrate.
[0033]
First, a mounting board similar to that of the first embodiment is used. Next, an auxiliary substrate 50 shown in FIG. 4 is prepared. The auxiliary substrate 50 has a thickness of about 150 μm, and the auxiliary substrate 50 is thinner than the thickness of the semiconductor chip to be mounted. A first insulating film 51 is formed on the auxiliary substrate 50, and a wiring pattern 52 is formed on the first insulating film 51. On the wiring pattern 52 and the first insulating film 51, a second insulating film 53 such as a resist film is formed. The second insulating film 53 has a first opening located on one end of the wiring pattern 51, and the second insulating film 53 has a second opening located on the other end of the wiring pattern 51. Is provided. The first and second bumps 54 made of metal such as gold are formed on one end and the other end of the wiring pattern 51 by electrolytic plating or electroless plating in the first opening and the second opening, respectively. 55 are formed.
[0034]
Next, the auxiliary substrate 50 is moved onto the mounting substrate, the first bump 54 on the auxiliary substrate 50 is mounted on the first connection pad on the mounting substrate, and the second connection pad on the mounting substrate is mounted. The second bump 55 on the auxiliary substrate 50 is mounted thereon. Next, by heating and pressurizing the auxiliary substrate 50 and the mounting substrate, the first connection pads and the first bumps 51 are connected, and the second connection pads and the second bumps 52 are connected. Thereby, the second electrode pad and the seventh electrode pad are electrically connected via the wiring pattern 52 of the auxiliary substrate.
[0035]
In the second embodiment, the same effects as in the first embodiment can be obtained.
Further, in the present embodiment, since the auxiliary substrate made of a silicon substrate is used, when mounting on a mounting substrate, it is possible to mount it by the same method as other semiconductor chips, and mounting is easy. In addition, existing equipment can be used for mounting, and a chip mounter or a die bonder can be used.
[0036]
Further, in the present embodiment, by forming a wiring pattern on an auxiliary substrate made of a silicon substrate, it becomes possible to form a finer wiring pattern than a resin-based auxiliary substrate by a semiconductor chip manufacturing technique, and Since a change in shape such as distortion or warpage of the substrate can be reduced, occurrence of contact failure with a connection pad on the mounting substrate can be suppressed, and mounting quality can be improved.
[0037]
In the second embodiment, the silicon substrate is used as the material of the auxiliary substrate 40, but it is also possible to use ceramics as the material of the auxiliary substrate. In this case, the auxiliary substrate has a thickness of about 150 μm. Further, if the number of wiring pattern layers is small, the wiring pattern layer can be manufactured at a lower cost than a silicon chip, and the cost reduction effect is further enhanced.
[0038]
In addition, the present invention is not limited to the above-described embodiment, and can be implemented with various modifications without departing from the gist of the present invention. For example, the present invention can be implemented with various changes in the number, routing, and pattern shape of the wiring patterns.
[Brief description of the drawings]
FIG. 1 is a diagram showing a semiconductor chip mounted on a mounting board according to a first embodiment.
FIG. 2 is a diagram showing an auxiliary substrate according to the first embodiment.
FIG. 3 is a diagram in which an auxiliary board is connected to the mounting board according to the first embodiment;
FIG. 4 is a diagram showing an auxiliary substrate according to a second embodiment.
FIG. 5 illustrates a conventional semiconductor device.
FIG. 6 is a plan view showing another conventional semiconductor device.
[Explanation of symbols]
1 to 8, 101 to 108: first to eighth electrode pads, 10, 110: mounting board, 11 to 15, 111 to 115: first to fifth wiring patterns, 21: first connection pads, 22 ... second connection pads, 23,123 ... first semiconductor chips, 24,124 ... second semiconductor chips, 31-38, 131-138 ... first to eighth bonding pads, 40,50 ... auxiliary substrates , 41, 54: first bump, 42, 55: second bump, 43, 52: wiring pattern, 51: first insulating film, 53: second insulating film, 117: fourth wiring pattern, 121: first through hole, 122: second through hole

Claims (7)

実装基板と、
この実装基板上に形成された第１の接続パッドと、
実装基板上に形成された第２の接続パッドと、
第１の接続パッドに接続された第１のバンプと、
第２の接続パッドに接続された第２のバンプと、
第１のバンプと第２のバンプを電気的に接続する配線パターンと、
この配線パターン、第１及び第２のバンプが形成された補助基板と、
を具備することを特徴とする半導体装置。A mounting board,
A first connection pad formed on the mounting board;
A second connection pad formed on the mounting board;
A first bump connected to the first connection pad;
A second bump connected to the second connection pad;
A wiring pattern for electrically connecting the first bump and the second bump;
An auxiliary substrate having the wiring pattern, the first and second bumps formed thereon,
A semiconductor device comprising: 前記実装基板上に配置された第１の半導体チップと、前記実装基板上に配置された第２の半導体チップと、をさらに具備し、第１の半導体チップは前記第１の接続パッドに電気的に接続されており、第２の半導体チップは前記第２の接続パッドに電気的に接続されていることを特徴とする請求項１に記載の半導体装置。A first semiconductor chip disposed on the mounting substrate; and a second semiconductor chip disposed on the mounting substrate. The first semiconductor chip electrically connects to the first connection pad. 2. The semiconductor device according to claim 1, wherein the second semiconductor chip is electrically connected to the second connection pad. 3. 前記実装基板上に形成された第１の電極パッドと、前記実装基板上に形成された第２の電極パッドと、前記実装基板上に形成された第１の配線パターンと、前記実装基板上に形成された第２の配線パターンと、前記第１の半導体チップ上に形成された第１のボンディングパッドと、前記第２の半導体チップ上に形成された第２のボンディングパッドと、をさらに具備し、
第１の半導体チップは、第１のボンディングパッド、第１の電極パッド、第１の配線パターン、第１の接続パッド、第１のバンプ、配線パターン、第２のバンプ、第２の接続パッド、第２の配線パターン、第２の電極パッド及び第２のボンディングパッドを経由して第２の半導体チップに電気的に接続されていることを特徴とする請求項２に記載の半導体装置。A first electrode pad formed on the mounting board, a second electrode pad formed on the mounting board, a first wiring pattern formed on the mounting board, The semiconductor device further includes a formed second wiring pattern, a first bonding pad formed on the first semiconductor chip, and a second bonding pad formed on the second semiconductor chip. ,
The first semiconductor chip includes a first bonding pad, a first electrode pad, a first wiring pattern, a first connection pad, a first bump, a wiring pattern, a second bump, a second connection pad, 3. The semiconductor device according to claim 2, wherein the semiconductor device is electrically connected to the second semiconductor chip via a second wiring pattern, a second electrode pad, and a second bonding pad. 前記補助基板は、ポリイミド、ガラスエポキシ樹脂、セラミックス及びシリコン基板のうちのいずれかからなることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体装置。The semiconductor device according to claim 1, wherein the auxiliary substrate is made of any one of a polyimide, a glass epoxy resin, a ceramic, and a silicon substrate. 第１基板と、第１基板上に形成された第１の接続パッドと、第１基板上に形成された第２の接続パッドと、を有する実装基板を用意する工程と、
第２基板と、第２基板上に形成された第１のバンプと、第２基板上に形成され第１のバンプに接続された配線パターンと、第２基板上に形成され配線パターンに接続された第２のバンプと、を有する補助基板を用意する工程と、
第１の接続パッドと第２のバンプとを接触させると共に第２の接続パッドと第２のバンプとを接触させて加熱して加圧することにより、第１の接続パッドと第２のバンプとを接続させると共に第２の接続パッドと第２のバンプとを接続させる工程と、
を具備することを特徴とする半導体装置の製造方法。Preparing a mounting substrate having a first substrate, a first connection pad formed on the first substrate, and a second connection pad formed on the first substrate;
A second substrate, a first bump formed on the second substrate, a wiring pattern formed on the second substrate and connected to the first bump, and a wiring pattern formed on the second substrate and connected to the wiring pattern. Preparing an auxiliary substrate having a second bump,
The first connection pad and the second bump are brought into contact with each other, and at the same time, the second connection pad and the second bump are brought into contact with each other and heated and pressed, so that the first connection pad and the second bump are separated from each other. Connecting and connecting the second connection pad and the second bump;
A method for manufacturing a semiconductor device, comprising: 前記実装基板を用意する工程と前記補助基板を用意する工程との間に、前記第１基板上に第１の半導体チップを配置すると共に前記第１基板上に第２の半導体チップを配置する工程をさらに具備し、
前記第１の半導体チップは前記第１の接続パッドに電気的に接続されており、第２の半導体チップは前記第２の接続パッドに電気的に接続されていることを特徴とする請求項１に記載の半導体装置の製造方法。Arranging a first semiconductor chip on the first substrate and arranging a second semiconductor chip on the first substrate between the step of preparing the mounting substrate and the step of preparing the auxiliary substrate Further comprising
2. The semiconductor device according to claim 1, wherein the first semiconductor chip is electrically connected to the first connection pad, and the second semiconductor chip is electrically connected to the second connection pad. 13. The method for manufacturing a semiconductor device according to claim 1. 第１基板と、第１基板上に形成された第１の電極パッドと、第１基板上に形成され第１の電極パッドに接続された第１の配線パターンと、第１基板上に形成され第１の配線パターンに接続された第１の接続パッドと、第１基板上に形成された第２の電極パッドと、第１基板上に形成され第２の電極パッドに接続された第２の配線パターンと、第１基板上に形成され第２配線パターンに接続された第２の接続パッドと、を有する実装基板を用意する工程と、
前記第１基板上に第１のボンディングパッドを有する第１の半導体チップを配置すると共に前記第１基板上に第２のボンディングパッドを有する第２の半導体チップを配置する工程と、
第２基板と、第２基板上に形成された第１のバンプと、第２基板上に形成され第１のバンプに接続された配線パターンと、第２基板上に形成され配線パターンに接続された第２のバンプと、を有する補助基板を用意する工程と、
第１の接続パッドと第２のバンプとを接触させると共に第２の接続パッドと第２のバンプとを接触させて加熱して加圧することにより、第１の接続パッドと第２のバンプとを接続させると共に第２の接続パッドと第２のバンプとを接続させる工程と、
を具備することを特徴とする半導体装置の製造方法。A first substrate, a first electrode pad formed on the first substrate, a first wiring pattern formed on the first substrate and connected to the first electrode pad, and a first wiring pattern formed on the first substrate. A first connection pad connected to the first wiring pattern, a second electrode pad formed on the first substrate, and a second connection pad formed on the first substrate and connected to the second electrode pad; Preparing a mounting substrate having a wiring pattern and a second connection pad formed on the first substrate and connected to the second wiring pattern;
Arranging a first semiconductor chip having a first bonding pad on the first substrate and arranging a second semiconductor chip having a second bonding pad on the first substrate;
A second substrate, a first bump formed on the second substrate, a wiring pattern formed on the second substrate and connected to the first bump, and a wiring pattern formed on the second substrate and connected to the wiring pattern. Preparing an auxiliary substrate having a second bump,
The first connection pad and the second bump are brought into contact with each other, and at the same time, the second connection pad and the second bump are brought into contact with each other and heated and pressed, so that the first connection pad and the second bump are separated from each other. Connecting and connecting the second connection pad and the second bump;
A method for manufacturing a semiconductor device, comprising:
JP2002339091A 2002-11-22 2002-11-22 Semiconductor device and its manufacture method Withdrawn JP2004172528A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002339091A JP2004172528A (en) 2002-11-22 2002-11-22 Semiconductor device and its manufacture method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002339091A JP2004172528A (en) 2002-11-22 2002-11-22 Semiconductor device and its manufacture method

Publications (1)

Publication Number Publication Date
JP2004172528A true JP2004172528A (en) 2004-06-17

Family

ID=32702122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002339091A Withdrawn JP2004172528A (en) 2002-11-22 2002-11-22 Semiconductor device and its manufacture method

Country Status (1)

Country Link
JP (1) JP2004172528A (en)

Similar Documents

Publication Publication Date Title
US6256877B1 (en) Method for transforming a substrate with edge contacts into a ball grid array
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US7327018B2 (en) Chip package structure, package substrate and manufacturing method thereof
US20090017613A1 (en) Method of manufacturing interconnect substrate and semiconductor device
JP2004343030A (en) Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board
JP2007115774A (en) Method of manufacturing semiconductor device
JP2008085089A (en) Resin wiring board and semiconductor device
US6331447B1 (en) High density flip chip BGA
JP5173758B2 (en) Manufacturing method of semiconductor package
KR20020096985A (en) Circuit device and method of manufacturing the same
US7911048B2 (en) Wiring substrate
KR20020096968A (en) Manufacturing method for circuit device
JP2003007917A (en) Method manufacturing circuit device
JP2001196498A (en) Module with pin and manufacturing method thereof
US6896173B2 (en) Method of fabricating circuit substrate
US6538310B2 (en) LSI package with internal wire patterns to connect and mount bare chip to substrate
JP2003188509A (en) Printed circuit board
JPH10242335A (en) Semiconductor device
JP2004172528A (en) Semiconductor device and its manufacture method
JP2020202241A (en) Flip chip package, flip chip package substrate and method of manufacturing flip chip package
US20010000156A1 (en) Package board structure and manufacturing method thereof
JP4467341B2 (en) Manufacturing method of multilayer wiring board
US7939940B2 (en) Multilayer chip scale package
JP4295523B2 (en) Multilayer wiring board
US20050094383A1 (en) Substrate for use in forming electronic package

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060207