JP4467341B2 - Manufacturing method of multilayer wiring board - Google Patents
Manufacturing method of multilayer wiring board Download PDFInfo
- Publication number
- JP4467341B2 JP4467341B2 JP2004078490A JP2004078490A JP4467341B2 JP 4467341 B2 JP4467341 B2 JP 4467341B2 JP 2004078490 A JP2004078490 A JP 2004078490A JP 2004078490 A JP2004078490 A JP 2004078490A JP 4467341 B2 JP4467341 B2 JP 4467341B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- protective layer
- wiring conductor
- resin
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は多層配線基板の製造方法に関し、より詳細には半導体集積回路素子を収容するための半導体素子収納用パッケージ等の電子部品収納用パッケージや、半導体集積回路等の電気的な検査をするためのプローブカード等に使用される多層配線基板の製造方法に関するものである。 The present invention relates to a method for manufacturing a multilayer wiring board, and more specifically, for electrical inspection of a package for storing an electronic component such as a package for housing a semiconductor element for housing a semiconductor integrated circuit element, and a semiconductor integrated circuit. The present invention relates to a method for producing a multilayer wiring board used for a probe card or the like.
近年、半導体集積回路は半導体素子の高集積化および処理信号数の増加によって、半導体基板上に形成される端子数が増加するとともに端子の狭ピッチ化が進んでいる。これにより、半導体集積回路素子を収容する半導体素子収納用パッケージの接続端子や、半導体集積回路の電気的な検査を行なうプローブカードのプローブも狭ピッチ化が要求されている。 2. Description of the Related Art In recent years, in semiconductor integrated circuits, the number of terminals formed on a semiconductor substrate has increased and the pitch of terminals has been reduced due to higher integration of semiconductor elements and an increase in the number of processing signals. As a result, the pitch of the connection terminals of the package for housing the semiconductor element that houses the semiconductor integrated circuit element and the probe of the probe card that performs electrical inspection of the semiconductor integrated circuit is also required.
この狭ピッチ化の要求に対して、半導体素子収納用パッケージにおいては半導体素子の実装形態がワイヤボンディング接続からフリップチップ接続へ、またプローブカードは、カンチレバー方式のものからニードル状のプローブを細密に格子状に配置したものへと移り変わってきている。 In response to this demand for narrow pitches, in the package for housing semiconductor devices, the mounting form of the semiconductor devices is changed from wire bonding connection to flip chip connection, and the probe card is a cantilever type, and needle-like probes are finely latticed. It has changed to something arranged in a shape.
また、それら半導体素子収納用パッケージやプローブカードに使われる多層配線基板の構成は、ガラス繊維から成る基材に有機樹脂を含浸硬化させた絶縁層に銅箔をパターン加工した配線導体層を形成して成るプリント配線板から、配線導体層の狭ピッチ化に優れるとともに、配線導体層を細密な格子状に配置することが可能な、基板の上面に薄膜の絶縁層と配線導体層とから成る多層配線部を形成したビルドアップ方式の多層配線基板へと移り変わってきている。 In addition, the structure of the multilayer wiring board used in the semiconductor element storage package and the probe card is formed by forming a wiring conductor layer obtained by patterning a copper foil on an insulating layer obtained by impregnating and curing an organic resin on a substrate made of glass fiber. Multi-layer consisting of a thin insulating layer and a wiring conductor layer on the top surface of the substrate, which is excellent in narrowing the pitch of the wiring conductor layer and can be arranged in a fine lattice pattern. It is changing to a build-up type multilayer wiring board in which a wiring part is formed.
かかるビルドアップ方式の多層配線基板は、基板の上面に、エポキシ樹脂やポリイミド樹脂等から成り、カーテンコート法やスピンコート法等によって樹脂の前駆体を塗布し加熱硬化させることによって形成される絶縁層と、銅やアルミニウム等の金属から成り、めっき法や気相成膜法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成される配線導体層とを交互に多層に積層させた構造となっている。 Such a build-up type multilayer wiring board is made of an epoxy resin, a polyimide resin, or the like on the upper surface of the board, and is formed by applying a resin precursor by a curtain coating method, a spin coating method, or the like and then heat-curing the insulating layer. And a structure in which wiring conductor layers made of a metal such as copper or aluminum are alternately laminated in multiple layers by adopting a thin film formation technique such as a plating method or a vapor deposition method and a photolithography technique. It has become.
また、これらのビルドアップ方式の多層配線基板においては、半導体素子の端子部との接続性や耐環境信頼性を良好な状態に保持するために、最表面の銅から成る配線導体層上にニッケルや金を主とした保護用のめっき膜が形成されている。
しかしながら、保護用のめっき膜を形成するには、電解めっきであれば電気を導通させるための経路を確保する必要があり、無電解めっきであればめっき液の液性により樹脂材料を侵食することがあり使用できるめっき液が限定されることがあった。さらには無電解めっきの場合には隣接する配線導体層の間隔が狭い場合にはめっきの広がりにより隣接する配線導体層同士が短絡し易くなるなどの問題点が発生することがあった。 However, in order to form a protective plating film, it is necessary to secure a path for conducting electricity in the case of electrolytic plating, and in the case of electroless plating, the resin material is eroded by the liquidity of the plating solution. In some cases, the plating solution that can be used is limited. Further, in the case of electroless plating, when the interval between adjacent wiring conductor layers is narrow, there is a problem that adjacent wiring conductor layers are easily short-circuited due to spreading of plating.
本発明は上記のような背景技術における問題点に鑑みてなされたものであり、その目的は、設計自由度が高く、所望の保護用のめっき膜を形成することができるとともに配線導体層の狭ピッチ化に対応することができる多層配線基板の製造方法を提供することにある。 The present invention has been made in view of the problems in the background art as described above, and its object is to have a high degree of freedom in design, to form a desired protective plating film, and to narrow the wiring conductor layer. An object of the present invention is to provide a method of manufacturing a multilayer wiring board that can cope with pitching.
本発明の多層配線基板の製造方法は、絶縁基板上に、配線導体層と樹脂から成る絶縁層とを交互に複数層積層するとともに、上下に位置する前記配線導体層同士をそれらの間の前記絶縁層に形成した貫通導体を介して電気的に接続する工程と、
最外層の前記絶縁層の表面に表面配線導体層を形成する工程と、
金属基体上に樹脂保護層を貼り付けた後、該樹脂保護層に貫通孔を形成する工程と、
前記金属基体を電気導通体として電解めっきにより前記貫通孔内に金属保護層6を形成する工程と、
前記樹脂保護層7を最外層の前記絶縁層の表面に前記金属保護層の露出面を下面にして前記表面配線導体層と重なる部位に積層し、該表面配線導体層に前記金属保護層を接合する工程と、
前記金属基体を除去する工程とを備えることを特徴とするものである。
Method for manufacturing a multilayer wiring board of the present invention, on an insulating substrate, with a plurality of layers alternately laminating insulating layer consisting of wiring conductor layer and a resin, wherein between them the conductor layers to each other positioned vertically a step of electrically connecting via a through conductor formed on the insulating layer,
Forming a surface wiring conductor layer on the surface of the outermost insulating layer;
After pasting the resin protective layer on the metal substrate, forming a through hole in the resin protective layer;
Forming a metal
The resin
It is characterized in Rukoto and a step of removing the metal substrate.
また、本発明の多層配線基板の製造方法は、前記樹脂保護層を最外層の前記絶縁層の表面に積層する工程において、前記表面配線導体層に、導電性樹脂層を介して前記金属保護層を接合することを特徴とするものである。 A method for manufacturing a multilayer wiring board of the present invention, in the step of laminating the resin protective layer on the surface of the insulating layer of the outermost layer, the surface wiring conductor layer, said metal protective layer via the conductive resin layer those characterized that you join the.
また、本発明の多層配線基板の製造方法は、前記樹脂保護層を最外層の前記絶縁層の表面に積層する工程において、前記表面配線導体層に、多数の金属微粒子を介して前記金属保護層を接合することを特徴とするものである。 A method for manufacturing a multilayer wiring board of the present invention, in the step of laminating the resin protective layer on the surface of the insulating layer of the outermost layer, the surface wiring conductor layer, said metal protective layer through a number of fine metal particles those characterized that you join the.
本発明の多層配線基板の製造方法によれば、最外層の絶縁層の表面に、表面配線導体層に重なる部位に形成した貫通孔に、この貫通孔を塞ぐように金属保護層を形成した樹脂保護層を積層しており、表面配線導体層に金属保護層を接合するようにしたことから、表面配線導体層と金属保護層との接合強度を、樹脂保護層と金属保護層との接続面での接合強度が補うため、表面配線導体層と金属保護層とをより強固に接合することができるようになる。 According to the method for manufacturing a multilayer wiring board of the present invention, the surface of the outermost insulating layer, in a through hole formed in a portion that overlaps the surface wiring conductor layer to form a metal protective layer so as to close the through-hole resin and stacking a protective layer, because it was to join the metal protective layer on the surface wiring conductor layer, the bonding strength between the surface wiring conductor layer and the metal protection layer, the connection surfaces of the resin protective layer and the metal protection layer Therefore, the surface wiring conductor layer and the metal protective layer can be bonded more firmly.
また、電解めっき法での金属保護層の形成に比べ、電解めっきのために必要な電気導通用配線が不要となり、多層配線基板をより高密度化することができる。また、無電解めっき法での金属保護層の形成に比べ、めっきの広がりにより隣接する配線導体層同士が短絡することもない。さらに、無電解めっき法ではめっきの広がりを防ぐためにめっき形成時間を短くせざるを得ず、めっき層の厚みが制限されるのに対し、このようなめっき層の厚み制限がなく、金属保護層として所望の厚みを自由な設計条件で得ることができるようになる。 Further, compared to the formation of the metal protective layer by the electrolytic plating method, the electric conduction wiring necessary for the electrolytic plating is not required, and the multilayer wiring board can be further densified. Further, compared to the formation of the metal protective layer by the electroless plating method, adjacent wiring conductor layers are not short-circuited due to the spreading of the plating. Furthermore, in the electroless plating method, the plating formation time has to be shortened to prevent the spread of the plating, and the thickness of the plating layer is limited. As a result, a desired thickness can be obtained under free design conditions.
これにより、多層配線基板の設計自由度が高く、所望の保護用のめっき膜を形成することができるとともに配線導体層の狭ピッチ化に対応することができる多層配線基板の製造方法となる。 Thus, high design flexibility of the multilayer wiring board, a method of manufacturing the multilayer wiring board may correspond to the pitch of the wiring conductor layer it is possible to form a plating film for the desired protection.
また、本発明の多層配線基板の製造方法によれば、樹脂保護層を最外層の絶縁層の表面に積層する工程において、表面配線導体層に、導電性樹脂層を介して金属保護層を接合するようにした場合には、表面配線導体層と金属保護層のそれぞれの接続される表面の表面粗度が大きくても、その表面の凹凸に導電性樹脂が入り込むことにより強固に接合することができるようになる。 Further, according to the method of manufacturing the multilayer wiring board of the present invention, in the step of laminating a resin protective layer on the surface of the outermost layer of the insulating layer, the surface wiring conductor layers, the metal protective layer via the conductive resin layer bonded If you like to also surface roughness of the surface to be respective connection surface wiring conductor layer and the metal protective layer is greatly, be firmly bonded by a conductive resin enters the unevenness of the surface Will be able to.
また、本発明の多層配線基板の製造方法によれば、樹脂保護層を最外層の絶縁層の表面に積層する工程において、表面配線導体層に、多数の金属微粒子を介して金属保護層を接合するようにした場合には、表面配線導体層と金属保護層のそれぞれの接続される表面の表面粗度が大きくても、その表面の凹凸を埋めるように金属微粒子が入り込むことにより、より強固に接合することができるようになる。また、低抵抗な金属微粒子を使うことにより接続抵抗も小さくすることができるようになる。 Further, according to the method of manufacturing the multilayer wiring board of the present invention, in the step of laminating a resin protective layer on the surface of the outermost layer of the insulating layer, the surface wiring conductor layers, the metal protective layer over the plurality of metal particles joined If you like to also each surface roughness of the connected surface of the surface wiring conductor layer and the metal protective layer is greatly, by metal particles from entering to fill the unevenness of the surface, more robust It becomes possible to join to. Further, the connection resistance can be reduced by using metal particles having low resistance.
これらのことにより、表面配線導体層と金属保護層との接合強度をその表面粗度に大きく影響を受けることなく保持することにより、多層配線基板の設計自由度が高く、所望の保護用のめっき膜を形成することができるとともに配線導体層の狭ピッチ化に対応することができる多層配線基板の製造方法となる。 By these, by holding without kicking greatly influenced the bonding strength between the surface wiring conductor layer and the metal protective layer on the surface roughness, high design flexibility of the multilayer wiring board, for the desired protection This is a method for manufacturing a multilayer wiring board that can form a plating film and can cope with a narrow pitch of the wiring conductor layer.
以下、図面に基づいて本発明の多層配線基板の製造方法を詳細に説明する。 Hereinafter, a method for producing a multilayer wiring board according to the present invention will be described in detail with reference to the drawings.
図1は本発明の多層配線基板の製造方法によって製作された多層配線基板の一例を示す断面図であり、図2、図3、図4は本発明の製造方法によって製作された多層配線基板における最表面の配線導体層の周辺の各種例を示す要部拡大断面図である。これらの図において、1は絶縁基板、2は絶縁層、3は配線導体層、4は貫通導体、5は貫通穴、6は金属保護層、7は樹脂保護層、8は導電性樹脂層、9は多数の金属微粒子および10は貫通孔である。 FIG. 1 is a cross-sectional view showing an example of a multilayer wiring board manufactured by the method for manufacturing a multilayer wiring board according to the present invention, and FIGS. 2, 3 and 4 show the multilayer wiring board manufactured by the manufacturing method according to the present invention. It is a principal part expanded sectional view which shows the various examples of the periphery of the wiring conductor layer of the outermost surface. In these drawings, 1 is an insulating substrate, 2 is an insulating layer, 3 is a wiring conductor layer, 4 is a through conductor, 5 is a through hole, 6 is a metal protective layer, 7 is a resin protective layer, 8 is a conductive resin layer, 9 is a number of fine metal particles and 10 is a through hole.
絶縁基板1は、その上面に配線導体層3と樹脂から成る絶縁層2とが交互に複数層積層された多層配線部が配設されており、この多層配線部を支持する支持部材として機能する。
The insulating substrate 1 is provided with a multilayer wiring portion in which a plurality of
絶縁基板1は、酸化アルミニウム質焼結体,ムライト質焼結体等の酸化物系セラミックス、あるいは表面に酸化物膜を有する窒化アルミニウム質焼結体,炭化珪素質焼結体等の非酸化物系セラミックス、さらにはガラス繊維から成る基材にエポキシ樹脂を含浸させたガラスエポキシ樹脂やガラス繊維から成る基材にビスマレイミドトリアジン樹脂を含浸させたもの等の電気絶縁材料で形成されている。 The insulating substrate 1 is made of an oxide ceramic such as an aluminum oxide sintered body or a mullite sintered body, or a non-oxide such as an aluminum nitride sintered body or silicon carbide sintered body having an oxide film on the surface. Further, it is made of an electrically insulating material such as a glass ceramic resin obtained by impregnating a glass fiber base material with an epoxy resin or a glass fiber base material impregnated with a bismaleimide triazine resin.
例えば、酸化アルミニウム質焼結体で形成されている場合には、アルミナ,シリカ,カルシア,マグネシア等の原料粉末に適当な有機溶剤,溶媒を添加混合して泥漿状となすとともにこれをドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに高温(約1600℃)で焼成することによって製作される。あるいは、アルミナ等の原料粉末に適当な有機溶剤,溶媒を添加混合して原料粉末を調製するとともにこの原料粉末をプレス成形機によって所定形状に成形し、最後にこの成形体を高温(約1600℃)で焼成することによって製作される。また、ガラスエポキシ樹脂から成る場合は、例えばガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって製作される。 For example, when it is formed of an aluminum oxide sintered body, a suitable organic solvent and solvent are added to and mixed with raw material powders such as alumina, silica, calcia, and magnesia to form a slurry, which is then treated by the doctor blade method. A ceramic green sheet (ceramic green sheet) is formed by adopting the calender roll method, and after that, the ceramic green sheet is punched appropriately to obtain a predetermined shape and fired at a high temperature (about 1600 ° C). It is manufactured by. Alternatively, a raw material powder is prepared by adding an appropriate organic solvent and solvent to a raw material powder such as alumina, and the raw material powder is formed into a predetermined shape by a press molding machine. Finally, the compact is heated to a high temperature (about 1600 ° C). ). Moreover, when it consists of glass epoxy resins, it manufactures, for example by impregnating the base material which consists of glass fiber with the precursor of an epoxy resin, and thermosetting this epoxy resin precursor at predetermined temperature.
また、絶縁基板1には、その上面に配線導体層3と樹脂から成る絶縁層2とが交互に複数層積層された多層配線部が配設されている。この多層配線部を構成する絶縁層2は上下に位置する配線導体層3を電気的に絶縁し、配線導体層3は電気信号を伝達するための伝達路として機能する。
The insulating substrate 1 is provided with a multilayer wiring portion in which a plurality of
多層配線部の絶縁層2は、例えば、絶縁フィルム層と絶縁性接着剤層とから構成されており、絶縁フィルム層はポリイミド樹脂,ポリフェニレンサルファイド樹脂,全芳香族ポリエステル樹脂,フッ素樹脂等から成る。また、絶縁性接着剤層はシロキサン変性ポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,ポリイミド樹脂,ビスマレイミドトリアジン樹脂等から成る。
The
絶縁層2は、例えば、まず12.5〜50μm程度の絶縁フィルムに絶縁性接着剤をドクターブレード法等を用いて乾燥厚みで5〜20μm程度に塗布し乾燥させたものを準備し、この絶縁フィルム層を絶縁基板1や下層の絶縁層2の上面に間に絶縁性接着剤層が配されるように積み重ね、これを加熱プレス装置を用いて加熱加圧し接着することによって形成される。
The insulating
これらに使われる絶縁フィルム層と絶縁性接着剤層との組み合わせとしては、例えば、絶縁フィルム層をポリイミド樹脂とし、絶縁性接着剤層をシロキサン変性ポリアミドイミド樹脂とする組み合わせがある。この組み合わせによれば、シロキサン変性ポリアミドイミド樹脂とポリイミド樹脂との接着性も良好であり、かつ耐熱性が高いものであるため、これらにより形成した多層配線基板をプリント基板等に実装する際の耐半田耐熱性等が良好なものとなる。 As a combination of the insulating film layer and the insulating adhesive layer used for these, for example, there is a combination in which the insulating film layer is a polyimide resin and the insulating adhesive layer is a siloxane-modified polyamideimide resin. According to this combination, the adhesion between the siloxane-modified polyamideimide resin and the polyimide resin is good and the heat resistance is high, so that the multi-layer wiring board formed by these is resistant to being mounted on a printed board or the like. Good solder heat resistance and the like.
また、特に耐熱性が高い組み合わせとしては、絶縁フィルム層をポリイミド樹脂とし、絶縁性接着剤層を熱可塑性のポリイミド樹脂としておくのがよい。この組み合わせの場合には、耐熱性が高いものになるとともに、絶縁フィルム層と絶縁性接着剤層の線膨張係数差を小さくできるため線膨張係数の差による応力を低くすることができ、これにより多層配線基板の全体の反りを低減することができるようになることにより、その表面に実装される半導体集積回路素子の端子の狭ピッチ化にもよりよく対応することができるような多層配線基板にすることができる。 Further, as a combination having particularly high heat resistance, it is preferable to use an insulating film layer as a polyimide resin and an insulating adhesive layer as a thermoplastic polyimide resin. In the case of this combination, the heat resistance is high and the difference in linear expansion coefficient between the insulating film layer and the insulating adhesive layer can be reduced, so that the stress due to the difference in linear expansion coefficient can be reduced. By reducing the overall warpage of the multilayer wiring board, the multilayer wiring board can better cope with the narrow pitch of the terminals of the semiconductor integrated circuit elements mounted on the surface thereof. can do.
さらに、各絶縁層2には配線導体層3が配設されるとともに、絶縁層2を挟んで上下に位置する配線導体層3同士を電気的に接続するため、その絶縁層2に設けた貫通穴5に貫通導体4が埋設されている。これら配線導体層3および貫通導体4は、銅,金,アルミニウム,ニッケル,クロム,モリブデン,チタンおよびそれらの合金等の金属材料をスパッタリング法,蒸着法,めっき法等の薄膜形成技術を採用することによって形成することができる。
Further, each insulating
貫通導体4は配線導体層3と別々に形成してもよいが、これらは同時に形成した方が、工程数を少なくできる点で好ましいものとなるとともに、両者の電気的な接続信頼性の点でも良好なものとなる。また、配線導体層3と貫通導体4とを一体的に形成する場合には、それぞれを所望の厚みに調整してめっき膜で形成することができるように、主として電解めっき法を用いて形成しておくのがよい。
The through
配線導体層3は、図1〜4に示すように、絶縁層2に埋め込まれているのがよい。これにより、配線導体層3を絶縁層2に強固に固定することができるようになり、配線導体層3が絶縁層2から剥離するのを有効に防止することができる。また、絶縁層2から突出する配線導体層3の突出量を小さくすることができ、多層配線基板の表面の平坦度を高めることができる。
The
このような配線導体層3および貫通導体4の形成方法は、例えば、まず絶縁層2の表面に配線導体層3が埋め込まれるようにするための配線導体層3用の配線パターン形状の凹部を形成するとともに貫通導体4用の貫通穴5を形成する。
The
配線導体層3用の凹部は、例えば金属膜をマスクとして絶縁層2の上面側を酸素プラズマ処理することによって絶縁層2の上面側の一部を除去することにより形成される。また、貫通穴5は、例えばレーザを使い、配線導体層3用の凹部の所定位置の絶縁層2を除去することにより形成される。特に、貫通穴5の開口の径が小さな場合は、貫通穴5の内壁面の角度をコントロールすることが容易で貫通穴5の内壁面が滑らかに加工される紫外線レーザ等で形成することが望ましい。
The recess for the
次に、絶縁層2の上面の全面に、クロム,モリブデン,チタン等から成る拡散防止層(バリア層)とその上に被着された主に銅から成る銅層とで構成された下地導体層を無電解めっき法やスパッタリング法等によって形成する。そして、下地導体層が形成された基板1をフォトリソグラフィ法を用いて配線導体層3となる部分以外を覆うようにレジストパターンを形成した後、配線導体層3および貫通導体4の主導体層の部分を、電解めっき法にて形成する。その後、レジストパターンを除去し、レジストパターンにより覆われていた余分な下地導体層をケミカルエッチング法やドライエッチング法等にて除去することにより絶縁層2に一部埋め込まれた配線導体層3が形成される。
Next, an underlying conductor layer composed of a diffusion prevention layer (barrier layer) made of chromium, molybdenum, titanium or the like and a copper layer mainly made of copper deposited thereon on the entire upper surface of the insulating
なお、配線導体層3のうち、多層配線基板の最外層となる絶縁層2の表面に形成される表面配線導体層3’には、電気的な特性や接続信頼性の観点から、銅層から成るものとすることがよく、また、その場合には接続信頼性および耐環境信頼性の観点から主導体層の上にニッケル層や金層を形成するとよい。
Of the
このとき、本発明の多層配線基板の製造方法においては、最外層の絶縁層2の表面に、表面配線導体層3’に重なる部位に形成した貫通孔10にその貫通孔10を塞ぐように金属保護層6を形成した樹脂保護層7を積層しており、表面配線導体層3’に金属保護層6を接合するようにしている。これにより、表面配線導体層3’と金属保護層6との接合強度を、樹脂保護層7と金属保護層6との接続面での接合強度が補うため、表面配線導体層3’と金属保護層6とをより強固に接合することができるようになる。
At this time, in the method for manufacturing a multilayer wiring board according to the present invention, a metal is formed so that the through-
また、電解めっき法での金属保護層6の形成に比べ、電解めっきのために必要な電気導通用配線が不要となり、多層配線基板をより高密度化することができる。また、無電解めっき法での金属保護層6の形成に比べ、めっきの広がりにより隣接する配線導体層3同士が短絡することもない。さらに、無電解めっき法ではめっきの広がりを防ぐためにめっき形成時間を短くせざるを得ず、めっき層の厚みが制限されるのに対し、このようなめっき層の厚み制限がなく、金属保護層6として所望の厚みを自由な設計条件で得ることができるようになる。
Further, compared to the formation of the metal
樹脂保護層7は、例えば、ポリイミド樹脂,ポリフェニレンサルファイド樹脂,全芳香族ポリエステル樹脂,フッ素樹脂,シロキサン変性ポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,ポリイミド樹脂,ビスマレイミドトリアジン樹脂等から成る。
The resin
また、金属保護層6は、例えば銅,金,アルミニウム,ニッケル,クロム,モリブデン,チタンおよびそれらの合金等から成る。
The metal
このような樹脂保護層7および金属保護層6の形成方法は、まず、別に用意した金属基体上に樹脂保護層7を貼り付けた後、レーザ等で所望の部位に貫通孔10を形成する。次に金属基体を電気導通体として電解めっきにより貫通孔10内に金属保護層6を形成する。この貫通孔10に貫通孔10を塞ぐように金属保護層6が形成されている樹脂保護層7を金属保護層6の露出面を下面にして表面配線導体層3’と重なる部位に積層し接合する。その後、金属基体をエッチングにより除去することにより表面配線導体層3’上に金属保護層6を形成することができる。
In such a method of forming the resin
また、表面配線導体層3’に接合された金属保護層6の上面の位置を樹脂保護層7の上面より下に位置するようにする場合(金属保護層6の上面が貫通孔10内に位置するようにする場合)には、レーザ等で金属基体上の樹脂保護層7の所望の部位に貫通孔10を形成後、金属基体と同種の金属層を貫通孔10内の金属基体側に形成しておき、この上に金属保護層6を形成するようにする。これにより、金属基体をエッチングする時に金属基体と同種の金属層が同時にエッチングされて金属保護層6の上面が貫通孔10内に位置するようにすることができる。
Further, when the position of the upper surface of the metal
また、このとき本発明においては表面配線導体層3’と金属保護層6との界面に接合材を配しておくと表面配線導体層3’と金属保護層6との接合強度を向上させることができる。たとえば、接合材としては、導電性樹脂層8および多数の金属微粒子9がある。これらの接合材は表面配線導体層3’と金属保護層6の表面の凹凸に入り込むことによって表面配線導体層3’および金属保護層6を強固に接合することができるようになる。
At this time, in the present invention, if a bonding material is disposed at the interface between the surface
特に、多数の金属微粒子9の直径を100nm以下にしておくと接合温度を下げることができ絶縁基板1および多層配線部に与える熱的影響を下げることができるようになり、多層配線基板としての信頼性を低下させることなく良好な接続状態を得ることができるようになる。このため、多数の金属微粒子9の直径は100nm以下にしておくとよい。
In particular, if the diameter of the large number of metal
かくして、本発明の多層配線基板の製造方法によって製作された多層配線基板によれば、最外層の絶縁層2の表面に形成した表面配線導体層3’上に接合した金属保護層6上に半導体集積回路を実装するとともに、多層配線基板を外部電気回路に電気的に接続することによって半導体装置となる。
Thus, according to the multilayer wiring board manufactured by the manufacturing method of the multilayer wiring board of the present invention, the semiconductor is formed on the metal
また、本発明の多層配線基板の製造方法によって製作された多層配線基板によれば、最外層の絶縁層2の表面に形成した表面配線導体層3’上に接合した金属保護層6と接触させてプローブを配置、固定するとともに、多層配線基板を外部電気回路に電気的および機械的に接続することによって、半導体集積回路等の電気的な検査をするためのプローブカードとなる。
Moreover, according to the multilayer wiring board manufactured by the method for manufacturing a multilayer wiring board of the present invention, the multilayer protective circuit board is brought into contact with the metal
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の例においては、金属保護層6は表面配線導体層3’上に接合されているが、金属保護層6は表面配線導体層3’上および最外層の絶縁層2上の両方に接合させてもよい。
It should be noted that the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the present invention. For example, in the above-described example, the metal
1・・・・絶縁基板
2・・・・絶縁層
3・・・・配線導体層
3’・・・・表面配線導体層
4・・・・貫通導体
5・・・・貫通穴
6・・・・金属保護層
7・・・・樹脂保護層
8・・・・導電性樹脂層
9・・・・金属微粒子
10・・・・貫通孔
DESCRIPTION OF SYMBOLS 1 ... Insulating
10 ... Through hole
Claims (3)
最外層の前記絶縁層の表面に表面配線導体層を形成する工程と、
金属基体上に樹脂保護層を貼り付けた後、該樹脂保護層に貫通孔を形成する工程と、
前記金属基体を電気導通体として電解めっきにより前記貫通孔内に金属保護層を形成する工程と、
前記樹脂保護層を最外層の前記絶縁層の表面に前記金属保護層の露出面を下面にして前記表面配線導体層と重なる部位に積層し、該表面配線導体層に前記金属保護層を接合する工程と、
前記金属基体を除去する工程とを備えることを特徴とする多層配線基板の製造方法。 On an insulating substrate, with a plurality of layers alternately laminating insulating layer consisting of wiring conductor layer and a resin, the electrical said wiring conductor layers to each other positioned vertically through the through conductor said formed in an insulating layer between them Connecting to each other ,
Forming a surface wiring conductor layer on the surface of the outermost insulating layer;
After pasting the resin protective layer on the metal substrate, forming a through hole in the resin protective layer;
Forming a metal protective layer in the through hole by electrolytic plating using the metal base as an electrical conductor;
The resin protective layer is laminated on the surface of the outermost insulating layer, with the exposed surface of the metal protective layer facing down, and laminated on the surface wiring conductor layer, and the metal protective layer is bonded to the surface wiring conductor layer Process,
Method for manufacturing a multilayer wiring board, wherein Rukoto and a step of removing the metal substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004078490A JP4467341B2 (en) | 2004-03-18 | 2004-03-18 | Manufacturing method of multilayer wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004078490A JP4467341B2 (en) | 2004-03-18 | 2004-03-18 | Manufacturing method of multilayer wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005268516A JP2005268516A (en) | 2005-09-29 |
JP4467341B2 true JP4467341B2 (en) | 2010-05-26 |
Family
ID=35092749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004078490A Expired - Fee Related JP4467341B2 (en) | 2004-03-18 | 2004-03-18 | Manufacturing method of multilayer wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4467341B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250996A (en) * | 2006-03-17 | 2007-09-27 | Kyocera Corp | Wiring board, electronic device equipped with wiring board, and probe card |
KR20090022877A (en) * | 2007-08-31 | 2009-03-04 | 주식회사 탑 엔지니어링 | Method for forming thin film metal conductive lines |
-
2004
- 2004-03-18 JP JP2004078490A patent/JP4467341B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005268516A (en) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006049819A (en) | Wiring substrate for mounting semiconductor, its manufacturing method, and semiconductor package | |
US20080128911A1 (en) | Semiconductor package and method for manufacturing the same | |
US20070125575A1 (en) | Dielectric lamination structure, manufacturing method of a dielectric lamination structure, and wiring board including a dielectric lamination structure | |
JP2007096246A (en) | Wiring substrate and electronic device using the same | |
JP3854160B2 (en) | Multilayer wiring board | |
JP4299601B2 (en) | Multilayer wiring board | |
JP4578254B2 (en) | Multilayer wiring board | |
JP4597561B2 (en) | Wiring board and manufacturing method thereof | |
JP4467341B2 (en) | Manufacturing method of multilayer wiring board | |
JP2009004813A (en) | Wiring substrate for mounting semiconductor | |
JP2005268259A (en) | Multilayer wiring board | |
JP4812287B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP4817835B2 (en) | Wiring board | |
JP4480431B2 (en) | Multilayer wiring board | |
JP2006012921A (en) | Multi-layer printed circuit board | |
JP4606181B2 (en) | Multilayer wiring board | |
JP5996971B2 (en) | Multilayer wiring board and probe card using the same | |
JP2005101377A (en) | Multilayer wiring board | |
JP2004214586A (en) | Multilayer wiring board | |
JP4295523B2 (en) | Multilayer wiring board | |
JP2006339293A (en) | Circuit module | |
JP4429280B2 (en) | Manufacturing method of wiring board for mounting semiconductor, and manufacturing method of semiconductor device | |
JP2006120999A (en) | Multi-layer wiring board | |
JP4022105B2 (en) | Manufacturing method of multilayer wiring board | |
JP3872329B2 (en) | Multilayer wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |