【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置に関する。より詳しくは、本発明は、暗電流を低減する構造を実現した固体撮像装置に関する。
【０００２】
【従来の技術】
従来、半導体ウェハの裏面にゲッタリング層を形成し、ウェハ内の金属汚染を裏面側に集めて捕捉するゲッタリング技術が知られている。その他、一般的なゲッタリング技術については、下記の非特許文献１に記載されている。
また、固体撮像装置にゲッタリング技術を適用した従来例として、下記の特許文献１が開示されている。
【０００３】
図５は、この特許文献１に準拠したＸＹアドレス型の固体撮像装置１００の概略断面図である。図６は、この固体撮像装置１００の単位画素ＰＸＬの回路構成図である。
以下、図５および図６に基づいて、この固体撮像装置１００の構成を説明する。
半導体基板１０１ａの上には、エピタキシャル層１０１ｂが層形成される。このエピタキシャル層１０１ｂは、画素領域１００Ａと周辺回路領域１００Ｂとに区分される。
【０００４】
この画素領域１００Ａには、ｐウェル領域２ａが形成される。このｐウェル領域２ａには、複数の単位画素ＰＸＬがアレイ状に配置される。これら単位画素ＰＸＬの一つ一つは、ホトダイオードＰＤ、転送スイッチＱｔ、リセットスイッチＱｒ、増幅素子Ｑａ、選択スイッチＱｓを備えて構成される。
一方、周辺回路領域１００Ｂには、上記の単位画素ＰＸＬを制御する垂直走査回路や水平走査回路および信号処理回路などが、ＣＭＯＳ回路として形成される。このＣＭＯＳ回路のｎＭＯＳトランジスタＴｎは、ｐウェル領域２ｂ内に、ｎ型ソース／ドレイン領域２５、ゲート酸化膜２６、ゲート電極２７、およびｎＭＯＳトランジスタＴｎの閾値を制御するためのチャネルドープ領域２８を備えて構成される。一方、ＣＭＯＳ回路のｐＭＯＳトランジスタＴｐは、ｎウェル領域３内に、ｐ型ソース／ドレイン領域２１、ゲート酸化膜２２、ゲート電極２３、およびｐＭＯＳトランジスタＴｐの閾値を制御するためのチャネルドープ領域２４を備えて構成される。
【０００５】
これらの各素子の間には、フィールド酸化膜４が適宜に形成され、各素子を分離・絶縁する。この内、ｐウェル領域２ａ、２ｂに接するフィールド酸化膜４の下部には、分離領域２ｃが形成されている。
さらに、所定の部分が開口されるようにパターニングされた層間絶縁膜５が形成され、その上に上述した各素子の導電領域と電気的に接続される配線６がパターニングされる。
【０００６】
このような固体撮像装置１００では、ｐウェル領域２ａの下側に接するように、高不純物濃度のゲッタリング層１０２が形成されている。このゲッタリング層１０２は、リン（Ｐ）やボロン（Ｂ）などの不純物を、１Ｅ１７〜１Ｅ１９ｃｍ−３の高濃度で導入することによって形成される。
さらに、固体撮像装置１００には、ｐウェル領域２ａを囲むようにｎ型の分離用高不純物濃度領域１０３が形成されている。この分離用高不純物濃度領域１０３は、リン（Ｐ）を１Ｅ１８〜１Ｅ１９ｃｍ−３の高濃度で導入することによって形成される。
これらのゲッタリング層１０２および分離用高不純物濃度領域１０３は、暗電流の発生源となるＣｒ、Ｆｅ、Ｎｉ、Ｃｏ、Ｃｕ、Ａｕなどの重金属類あるいは微小欠陥を捕捉する。その結果、固体撮像装置の暗電流を低減することができる。
【０００７】
【特許文献１】
特開２００２−４３５５７号公報
【非特許文献１】
電子通信学会編”ＬＳＩハンドブック”第１版第１刷，
３５８頁〜３６４頁，オーム社発行
【０００８】
【発明が解決しようとする課題】
上述した固体撮像装置１００では、ｐウェル領域２ａの下側にゲッタリング層１０２を配置する。このような構造の場合、ｐウェル領域２ａを形成する前に、ゲッタリング層１０２を形成しておかなければならない。
すなわち、ゲッタリング層１０２を半導体基板１０１ａに形成した後、ゲッタリング層１０２の上にエピタキシャル層１０１ｂを層形成しなければならなかった。
その結果、固体撮像装置１００の製造には、エピタキシャル成長の工程が必須となり、固体撮像装置１００の製造コストが高くなるという問題点があった。
【０００９】
さらに、このエピタキシャル成長工程では、原料ガスとしてＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＨ４などが使用される。これらの原料ガスはいずれも金属不純物を比較的多量に含むため、金属汚染が発生しやすい。したがって、ゲッタリング層１０２を形成するために採用したエピタキシャル成長工程によって、固体撮像装置１００が重金属類にかえって汚染されてしまうという問題点があった。
【００１０】
また、ゲッタリング層１０２とホトダイオードＰＤ等との間隔は実質的に遠いため、ゲッタリング層１０２では、ホトダイオードＰＤのリーク電流（すなわち暗電流）を誘発する金属汚染を十分に除去することが困難であった。
さらに、分離用高不純物濃度領域１０３は、画素領域１００Ａの周囲に形成されるため、画素領域１００Ａの中央部分の単位画素ＰＸＬに対してはゲッタリング能力が不足しやすいという問題点もあった。
【００１１】
通常、固体撮像装置の素子微細化に伴って製造プロセスを低温化すると、ゲッタリング能力が全般に低下する。そのため、高解像度の固体撮像装置ほど、上述した問題点は顕著に現れる。
そこで、本発明は、上述した問題点に鑑みて、固体撮像装置（画素領域）の汚染除去に効果的なゲッタリング技術を提示することを目的とする。
【００１２】
【課題を解決するための手段】
以下、本発明について説明する。
《請求項１》
請求項１に記載の発明は、入射光に応じて信号電荷を生成する単位画素を半導体基板に複数備えた固体撮像装置である。この固体撮像装置の単位画素間には、トレンチ分離領域が形成される。このトレンチ分離領域の溝には、１Ｅ１９ｃｍ−３以上の不純物濃度を示す非晶質または多結晶の物質が埋め込まれる。
《請求項２》
請求項２に記載の発明は、請求項１に記載の固体撮像装置において、トレンチ分離領域に埋め込む物質には、不純物としてボロン、リン、砒素、アンチモンのうち少なくとも１種類の元素が含まれる。
《請求項３》
請求項３に記載の発明は、請求項１ないし請求項２のいずれか１項に記載の固体撮像装置において、トレンチ分離領域の溝の内壁には、埋め込まれた物質と同じ導電型の拡散層が形成されている。
【００１３】
【発明の実施の形態】
以下、図面に基づいて本発明にかかる実施形態を説明する。
【００１４】
《第１の実施形態》
第１の実施形態は、請求項１〜３に対応する実施形態である。
図１は、第１の実施形態における固体撮像装置１０の画素領域の概略平面図である。図２は、図１に示したＣ１−Ｃ１ラインの断面図である。なお、図１および図２に示す構成要素の内、前述した図５および図６と同等の構成要素には、同一の参照符号を付与し、ここでの説明を省略する。
【００１５】
以下、図１および図２を用いて、固体撮像装置１０の構成を説明する。
まず、半導体基板１は、画素領域１００Ａと周辺回路領域１００Ｂとに区分される。この画素領域１００Ａには、ｐウェル領域２ａが形成される。このｐウェル領域２ａには、複数の単位画素ＰＸＬがアレイ状に配置される。
一方、周辺回路領域１００Ｂには、単位画素ＰＸＬを制御するための垂直走査回路、水平走査回路、および信号処理回路が、ＣＭＯＳ回路として形成される。
【００１６】
このＣＭＯＳ回路のｎＭＯＳトランジスタＴｎは、半導体基板１のｐウェル領域２ｂに形成される。一方、ｐＭＯＳトランジスタ回路Ｔｐは、半導体基板１のｎウェル領域３に形成される。
さらに、所定の部分が開口されるようにパターニングされた層間絶縁膜５が形成され、その上に上述した各素子の導電領域と電気的に接続される配線６がパターニングされる。
【００１７】
この配線６の上には、さらに層間絶縁膜７が形成される。この層間絶縁膜７上には、金属等からなる遮光膜８が形成される。この遮光膜８には、ホトダイオードＰＤに対応する箇所のみ開口部が設けられる。
また、単位画素ＰＸＬの間にはフィールド酸化膜４が形成される。このフィールド酸化膜４の下には、トレンチ分離領域９が形成される。
このトレンチ分離領域９の溝には、ポリシリコン１０ｃが埋め込まれる。このポリシリコン１０ｃは、ボロン（Ｂ）を１Ｅ１９ｃｍ−３以上の高濃度で含む。
このようなトレンチ分離領域９の形成方法としては、例えば、次の手順が好ましい。
【００１８】
（１）まず、フィールド酸化膜４を形成する以前に異方性エッチングを実施し、トレンチ分離領域９の溝を形成する。この溝の深さは、ｐウェル領域２ａ、２ｂの厚みとほぼ同程度にすることが好ましい。
（２）続いて、ボロンがドープされたポリシリコン１０ｃを、減圧ＣＶＤ法を用いて、トレンチ分離領域９の溝に堆積させる。
（３）トレンチ分離領域９の溝以外に堆積したポリシリコン１０ｃは、ウエハ全面をドライエッチングすることによって除去される。
（４）その後の熱処理工程（例えばフィールド酸化等）において、トレンチ分離領域９の溝の内壁には、ポリシリコン１０ｃからボロンが拡散し、拡散層９ａが形成される。（なお、このボロン拡散では、ポリシリコン１０ｃのボロン濃度はほとんど変化しない。）
【００１９】
（第１の実施形態の効果など）
本実施形態のトレンチ分離領域９は、溝に埋め込まれたポリシリコン１０ｃおよび拡散層９ａによって、暗電流の原因となる重金属類をゲッタリングすることができる。
以下、このトレンチ分離領域９のゲッタリング機能の特徴点を説明する。
【００２０】
（Ａ）トレンチ分離領域９は、単位画素ＰＸＬ間の隙間に設けられる。したがって、上述した従来例よりも、ゲッタリング領域と単位画素ＰＸＬとの間隔が近く、単位画素ＰＸＬに対して強いゲッタリング効果を発揮することができる。したがって、単位画素ＰＸＬの暗電流を一段と強力に抑制することが可能になり、固体撮像装置１０の信号Ｓ／Ｎを顕著に高めることができる。
【００２１】
（Ｂ）トレンチ分離領域９は、単位画素ＰＸＬが存在するｐウェル領域２ａの内部に存在する。したがって、ｐウェル領域２ａの内部から単位画素ＰＸＬに直に作用する。その点からもより高いゲッタリング効果を得ることができる。
【００２２】
（Ｃ）トレンチ分離領域９は、ホトダイオードＰＤ周囲の空乏化領域と略等しい深さに形成される。したがって、ホトダイオードＰＤ周囲の空乏化領域に対して高いゲッタリング効果を得ることができる。その結果、ホトダイオードＰＤの空乏化領域に存在する汚染金属を顕著に除去し、この空乏化領域内で発生する暗出力を顕著に低減することが可能になる。その点からも、固体撮像装置１０のＳ／Ｎを確実に高めることが可能になる。
【００２３】
（Ｄ）トレンチ分離領域９は、遮光膜８によって遮光された箇所に設けられている。そのため、固体撮像装置１０が光照射下にあっても、トレンチ分離領域９は暗状態に保たれる。通常、ゲッタリングされた重金属のドナーは、白色光の照射によって一部が乖離する。しかしながら、本実施形態では、トレンチ分離領域９が暗状態に置かれるため、捕捉した金属の乖離が少なく、より安定したゲッタリング効果を持続的に得ることが可能になる。
【００２４】
（Ｅ）高不純物濃度のポリシリコン１０ｃは、不規則な格子構造であるため、非晶質の性質も有する。そのため、ポリシリコン１０ｃには多数の格子欠陥が存在する。この格子欠陥はその不規則的な構造から周囲の結晶に格子歪を及ぼす。この格子歪みは、重金属類のゲッタリング中心として働く。したがって、トレンチ分離領域９は、ポリシリコン１０ｃ内部の格子歪が有するゲッタリング作用によって、金属汚染を更に有効に捕捉することが可能になる。
【００２５】
（Ｆ）トレンチ分離領域９は、ｐウェル領域２ａを形成した後に形成できる。そのため、従来例とは異なり、エピタキシャル層を改めて形成する必要が特にない。したがって、エピタキシャル成長工程によって固体撮像装置１０が金属汚染されるといった事態を回避することができる。また、エピタキシャル成長工程を不要とした分だけ、固体撮像装置１０の製造時間や製造コストを低減することも可能になる。
【００２６】
（Ｇ）単位画素ＰＸＬの境界にトレンチ分離領域９を形成したことにより、各単位画素ＰＸＬを確実に分離することができる。したがって、信号電荷の隣接クロストークを顕著に抑え、良質な画像信号を得ることが可能になる。
【００２７】
（Ｈ）固体撮像装置１０では、周辺回路領域１００Ｂのｐウェル領域２ｂ内にも、トレンチ分離領域９と同様の構造が形成される。その結果、ＣＭＯＳ回路のリーク電流を抑えることが可能になり、周辺回路領域１００Ｂの歩留まりを確実に高めることが可能になる。
次に、別の実施形態について説明する。
【００２８】
《第２の実施形態》
第２の実施形態は、請求項１〜３に対応する実施形態である。
図３は、第２の実施形態における固体撮像装置２０の画素領域の概略平面図である。
図３に示すように、固体撮像装置２０の画素領域２０ａには単位画素２０ＰＸＬがアレイ状に形成される。これらの単位画素２０ＰＸＬは、ホトダイオード２０ＰＤ、および垂直ＣＣＤ３３の１段分を備えて構成される。
一方、固体撮像装置２０の周辺回路領域２０ｂには、水平ＣＣＤ３９および出力部４０が設けられる。
【００２９】
図４は、図３に示したＣ２−Ｃ２ラインの画素断面図である。
図４に示すように、ｎ型半導体基板３１には、ｐウェル領域３２が設けられる。このｐウェル領域３２には、埋め込み型のホトダイオード２０ＰＤ、ｐ型高濃度表面層３４、および垂直ＣＣＤ３３のＣＣＤ拡散層３３ａが形成される。このＣＣＤ拡散層３３ａの上には、信号電荷転送用の電極３５がゲート酸化膜３７を介して形成される。これらの各素子は、シリコンの酸化物あるいは窒化物からなる平坦化膜３８で覆われている。
【００３０】
さらに、単位画素２０ＰＸＬの境界間には、ｐウェル領域３２を分断するように、トレンチ分離領域３６が設けられる。（ただし、ＣＣＤ拡散層３３ａにはトレンチ分離領域３６を設けない。）
このトレンチ分離領域３６の溝には、ポリシリコン３６ａが埋め込まれている。このポリシリコン３６ａは、ボロン（Ｂ）を１Ｅ１９ｃｍ−３以上の高濃度で含む。
【００３１】
また、トレンチ分離領域３６の溝の内壁には、ポリシリコン３６ａ内のボロンが拡散することにより、拡散層３６ｂが形成される。なお、このようなボロンの拡散では、高不純物濃度のポリシリコン３６ａのボロン濃度はほとんど変化しない。なお、このトレンチ分離領域３６の形成方法については、第１の実施形態と同様であるため、説明を省略する。
【００３２】
（第２の実施形態の効果など）
本実施形態のトレンチ分離領域３６は、溝に埋め込まれたポリシリコン３６ａおよび拡散層３６ｂによって、暗電流の原因となる重金属類をゲッタリングすることができる。
したがって、ホトダイオード２０ＰＤの近傍に存在する重金属類は、トレンチ分離領域３６によって確実に除去することができる。したがって、ホトダイオード２０ＰＤのリーク電流すなわち暗電流を効果的に抑制し、高Ｓ／Ｎの画像信号を得ることが可能になる。
また、単位画素２０ＰＸＬの境界間にトレンチ分離領域３６を設けたので、画素間の信号クロストークを効果的に抑えることも可能になる。
【００３３】
《実施形態の補足事項》
なお、上述した実施形態では、不純物としてボロンを導入した物質をトレンチ分離領域に埋め込んでいる。特に、ボロンは、画素領域の主たる汚染物質である鉄をゲッタリングする上で高い効果を発揮する。しかしながら、本発明は、ボロンに限定されるものではない。例えば、不純物としては、ボロン、リン、砒素、およびアンチモンの少なくとも１種類が好ましい。
【００３４】
【発明の効果】
以上説明したように、本発明の固体撮像装置では、トレンチ分離領域の溝に、高不純物濃度の非晶質または多結晶の物質を埋め込む。このような構造のトレンチ分離領域は、ゲッタリング機能を発揮するため、単位画素の金属汚染を適切に除去することができる。
【００３５】
特に、本発明では、従来例のゲッタリング層１０２や分離用高不純物濃度領域１０３よりも、単位画素に近い位置から金属類を捕捉することができる。その結果、一段と高いゲッタリング効果を得ることができる。
したがって、本発明を採用した固体撮像装置では、単位画素に発生する暗電流を確実に低減し、高Ｓ／Ｎの画像信号を生成することが可能になる。
【図面の簡単な説明】
【図１】第１の実施形態における固体撮像装置１０の画素領域の概略平面図である。
【図２】固体撮像装置１０の断面図である。
【図３】第２の実施形態における固体撮像装置２０の画素領域の概略平面図である。
【図４】固体撮像装置２０の画素断面図である。
【図５】従来の固体撮像装置１００の概略断面図である。
【図６】従来の固体撮像装置１００の単位画素ＰＸＬの回路構成図である。
【符号の説明】
ＰＸＬ，２０ＰＸＬ 単位画素
Ｔｐ ｐＭＯＳトランジスタ
Ｔｎ ｎＭＯＳトランジスタ
ＰＤ，２０ＰＤ ホトダイオード
Ｑｔ 転送スイッチ
Ｑｒ リセットスイッチ
Ｑａ 増幅素子
Ｑｓ 選択スイッチ
１ 半導体基板
２ａ，３２ ｐウェル領域
２ｂ ｐウェル領域
２ｃ 分離領域
３ ｎウェル領域
４ フィールド酸化膜
５ 層間絶縁膜
６ 配線
７ 層間絶縁膜
８ 遮光膜
９，３６ トレンチ分離領域
９ａ，３６ｂ 拡散層
１０，２０ 固体撮像装置
１０ｃ，３６ａ ポリシリコン
３１ ｎ型半導体基板
３３ 垂直ＣＣＤ
３３ａ ＣＣＤ拡散層
３４ ｐ型高濃度表面層
３５ 電極
３７ ゲート酸化膜
３８ 平坦化膜
３９ 水平ＣＣＤ
４０ 出力部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a solid-state imaging device. More specifically, the present invention relates to a solid-state imaging device that realizes a structure for reducing dark current.
[0002]
[Prior art]
Conventionally, a gettering technique is known in which a gettering layer is formed on the back surface of a semiconductor wafer, and metal contamination in the wafer is collected and captured on the back surface side. Other general gettering techniques are described in Non-Patent Document 1 below.
Further, as a conventional example in which a gettering technique is applied to a solid-state imaging device, the following Patent Document 1 is disclosed.
[0003]
FIG. 5 is a schematic cross-sectional view of an XY address type solid-state imaging device 100 based on Patent Document 1. FIG. 6 is a circuit configuration diagram of the unit pixel PXL of the solid-state imaging device 100.
Hereinafter, the configuration of the solid-state imaging device 100 will be described with reference to FIGS.
An epitaxial layer 101b is formed on the semiconductor substrate 101a. This epitaxial layer 101b is divided into a pixel region 100A and a peripheral circuit region 100B.
[0004]
A p-well region 2a is formed in the pixel region 100A. In the p-well region 2a, a plurality of unit pixels PXL are arranged in an array. Each of these unit pixels PXL includes a photodiode PD, a transfer switch Qt, a reset switch Qr, an amplification element Qa, and a selection switch Qs.
On the other hand, in the peripheral circuit area 100B, a vertical scanning circuit, a horizontal scanning circuit, a signal processing circuit, and the like for controlling the unit pixel PXL are formed as CMOS circuits. The nMOS transistor Tn of this CMOS circuit includes an n-type source / drain region 25, a gate oxide film 26, a gate electrode 27, and a channel dope region 28 for controlling the threshold value of the nMOS transistor Tn in the p well region 2b. It is composed. On the other hand, the pMOS transistor Tp of the CMOS circuit has a p-type source / drain region 21, a gate oxide film 22, a gate electrode 23, and a channel dope region 24 for controlling the threshold value of the pMOS transistor Tp in the n-well region 3. It is configured with.
[0005]
A field oxide film 4 is appropriately formed between these elements to separate and insulate each element. An isolation region 2c is formed below the field oxide film 4 in contact with the p-well regions 2a and 2b.
Further, an interlayer insulating film 5 patterned so as to open a predetermined portion is formed, and a wiring 6 electrically connected to the conductive region of each element described above is patterned thereon.
[0006]
In such a solid-state imaging device 100, the gettering layer 102 having a high impurity concentration is formed so as to be in contact with the lower side of the p-well region 2a. The gettering layer 102 is formed by introducing impurities such as phosphorus (P) and boron (B) at a high concentration of 1E17 to 1E19 cm −3 .
Further, in the solid-state imaging device 100, an n-type isolation high impurity concentration region 103 is formed so as to surround the p-well region 2a. The isolation high impurity concentration region 103 is formed by introducing phosphorus (P) at a high concentration of 1E18 to 1E19 cm −3 .
The gettering layer 102 and the high-concentration impurity-concentration region 103 capture heavy metals such as Cr, Fe, Ni, Co, Cu, and Au or minute defects that are sources of dark current. As a result, the dark current of the solid-state imaging device can be reduced.
[0007]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 2002-43557 [Non-Patent Document 1]
"LSI Handbook", 1st edition, 1st printing, edited by IEICE,
358-364, published by Ohmsha
[Problems to be solved by the invention]
In the above-described solid-state imaging device 100, the gettering layer 102 is disposed below the p-well region 2a. In such a structure, the gettering layer 102 must be formed before forming the p-well region 2a.
That is, after the gettering layer 102 is formed on the semiconductor substrate 101a, the epitaxial layer 101b must be formed on the gettering layer 102.
As a result, in the manufacture of the solid-state imaging device 100, a step of epitaxial growth is essential, and there is a problem that the manufacturing cost of the solid-state imaging device 100 is increased.
[0009]
Further, in this epitaxial growth step, SiCl 4 , SiHCl 3 , SiH 2 Cl 2 , SiH 4 or the like is used as a source gas. Each of these source gases contains a relatively large amount of metal impurities, so that metal contamination is likely to occur. Therefore, there is a problem that the solid-state imaging device 100 is contaminated by heavy metals instead of the epitaxial growth process employed for forming the gettering layer 102.
[0010]
Further, since the distance between the gettering layer 102 and the photodiode PD or the like is substantially long, it is difficult for the gettering layer 102 to sufficiently remove metal contamination that induces a leak current (that is, dark current) of the photodiode PD. there were.
Further, since the high-impurity-concentration region 103 for separation is formed around the pixel region 100A, there is a problem that the gettering ability tends to be insufficient for the unit pixel PXL in the central portion of the pixel region 100A.
[0011]
Normally, when the manufacturing process is cooled down along with the miniaturization of the elements of the solid-state imaging device, the gettering ability generally decreases. For this reason, the above-described problem becomes more conspicuous in a high-resolution solid-state imaging device.
Therefore, an object of the present invention is to provide a gettering technique that is effective in removing contamination of a solid-state imaging device (pixel region) in view of the above-described problems.
[0012]
[Means for Solving the Problems]
Hereinafter, the present invention will be described.
<< Claim 1 >>
The first aspect of the present invention is a solid-state imaging device including a plurality of unit pixels on a semiconductor substrate that generate signal charges according to incident light. Trench isolation regions are formed between the unit pixels of the solid-state imaging device. An amorphous or polycrystalline substance having an impurity concentration of 1E19 cm −3 or more is embedded in the trench of the trench isolation region.
<< Claim 2 >>
According to a second aspect of the present invention, in the solid-state imaging device according to the first aspect, the substance embedded in the trench isolation region contains at least one element of boron, phosphorus, arsenic, and antimony as an impurity.
<< Claim 3 >>
According to a third aspect of the present invention, in the solid-state imaging device according to any one of the first to second aspects, a diffusion layer of the same conductivity type as a buried substance is provided on an inner wall of the trench in the trench isolation region. Is formed.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0014]
<< 1st Embodiment >>
The first embodiment is an embodiment corresponding to claims 1 to 3.
FIG. 1 is a schematic plan view of a pixel region of the solid-state imaging device 10 according to the first embodiment. FIG. 2 is a sectional view taken along line C1-C1 shown in FIG. 1 and FIG. 2, the same components as those in FIG. 5 and FIG. 6 described above are denoted by the same reference numerals, and description thereof will be omitted.
[0015]
Hereinafter, the configuration of the solid-state imaging device 10 will be described with reference to FIGS.
First, the semiconductor substrate 1 is divided into a pixel region 100A and a peripheral circuit region 100B. A p-well region 2a is formed in the pixel region 100A. In the p-well region 2a, a plurality of unit pixels PXL are arranged in an array.
On the other hand, in the peripheral circuit region 100B, a vertical scanning circuit, a horizontal scanning circuit, and a signal processing circuit for controlling the unit pixel PXL are formed as CMOS circuits.
[0016]
The nMOS transistor Tn of this CMOS circuit is formed in the p-well region 2b of the semiconductor substrate 1. On the other hand, the pMOS transistor circuit Tp is formed in the n-well region 3 of the semiconductor substrate 1.
Further, an interlayer insulating film 5 patterned so as to open a predetermined portion is formed, and a wiring 6 electrically connected to the conductive region of each element described above is patterned thereon.
[0017]
On the wiring 6, an interlayer insulating film 7 is further formed. On this interlayer insulating film 7, a light shielding film 8 made of metal or the like is formed. The light-shielding film 8 has an opening only at a position corresponding to the photodiode PD.
A field oxide film 4 is formed between the unit pixels PXL. Under field oxide film 4, trench isolation region 9 is formed.
Polysilicon 10c is buried in the trench of the trench isolation region 9. This polysilicon 10c contains boron (B) at a high concentration of 1E19 cm −3 or more.
As a method for forming such a trench isolation region 9, for example, the following procedure is preferable.
[0018]
(1) First, before forming the field oxide film 4, anisotropic etching is performed to form a trench of the trench isolation region 9. It is preferable that the depth of this groove is approximately the same as the thickness of p well regions 2a and 2b.
(2) Subsequently, polysilicon 10c doped with boron is deposited in the trench of the trench isolation region 9 by using a low pressure CVD method.
(3) The polysilicon 10c deposited in the trench isolation region 9 other than in the trench is removed by dry etching the entire surface of the wafer.
(4) In a subsequent heat treatment step (for example, field oxidation or the like), boron is diffused from the polysilicon 10c on the inner wall of the trench in the trench isolation region 9 to form a diffusion layer 9a. (Note that this boron diffusion hardly changes the boron concentration of the polysilicon 10c.)
[0019]
(Effects of the first embodiment, etc.)
The trench isolation region 9 of the present embodiment can getter heavy metals causing a dark current by the polysilicon 10c and the diffusion layer 9a embedded in the trench.
Hereinafter, features of the gettering function of the trench isolation region 9 will be described.
[0020]
(A) The trench isolation region 9 is provided in a gap between the unit pixels PXL. Therefore, the distance between the gettering region and the unit pixel PXL is closer than in the above-described conventional example, and a strong gettering effect can be exerted on the unit pixel PXL. Therefore, the dark current of the unit pixel PXL can be more strongly suppressed, and the signal S / N of the solid-state imaging device 10 can be significantly increased.
[0021]
(B) The trench isolation region 9 exists inside the p well region 2a where the unit pixel PXL exists. Therefore, it acts directly on unit pixel PXL from inside p well region 2a. From this point, a higher gettering effect can be obtained.
[0022]
(C) The trench isolation region 9 is formed at a depth substantially equal to the depletion region around the photodiode PD. Therefore, a high gettering effect can be obtained for the depletion region around the photodiode PD. As a result, the contaminant metal present in the depletion region of the photodiode PD is significantly removed, and the dark output generated in the depletion region can be significantly reduced. Also from this point, it is possible to reliably increase the S / N of the solid-state imaging device 10.
[0023]
(D) The trench isolation region 9 is provided at a position where light is shielded by the light shielding film 8. Therefore, even when the solid-state imaging device 10 is under light irradiation, the trench isolation region 9 is kept in a dark state. Usually, a part of the gettered heavy metal donor is separated by irradiation of white light. However, in the present embodiment, since the trench isolation region 9 is placed in a dark state, the divergence of the captured metal is small, and a more stable gettering effect can be obtained continuously.
[0024]
(E) Polysilicon 10c having a high impurity concentration has an irregular lattice structure, and therefore also has an amorphous property. Therefore, a large number of lattice defects exist in the polysilicon 10c. This lattice defect causes lattice distortion to the surrounding crystal due to its irregular structure. This lattice distortion acts as a gettering center for heavy metals. Therefore, trench isolation region 9 can more effectively capture metal contamination due to the gettering action of the lattice distortion inside polysilicon 10c.
[0025]
(F) The trench isolation region 9 can be formed after the formation of the p-well region 2a. Therefore, unlike the conventional example, there is no particular need to newly form an epitaxial layer. Therefore, a situation in which the solid-state imaging device 10 is contaminated with metal by the epitaxial growth process can be avoided. In addition, the manufacturing time and the manufacturing cost of the solid-state imaging device 10 can be reduced by the amount of eliminating the epitaxial growth step.
[0026]
(G) Since the trench isolation region 9 is formed at the boundary between the unit pixels PXL, each unit pixel PXL can be reliably isolated. Therefore, adjacent crosstalk of signal charges is significantly suppressed, and a high-quality image signal can be obtained.
[0027]
(H) In the solid-state imaging device 10, the same structure as the trench isolation region 9 is also formed in the p-well region 2b of the peripheral circuit region 100B. As a result, the leak current of the CMOS circuit can be suppressed, and the yield of the peripheral circuit region 100B can be reliably increased.
Next, another embodiment will be described.
[0028]
<< 2nd Embodiment >>
The second embodiment is an embodiment corresponding to claims 1 to 3.
FIG. 3 is a schematic plan view of a pixel region of the solid-state imaging device 20 according to the second embodiment.
As shown in FIG. 3, unit pixels 20PXL are formed in an array in a pixel region 20a of the solid-state imaging device 20. Each of these unit pixels 20PXL includes a photodiode 20PD and one stage of a vertical CCD 33.
On the other hand, in the peripheral circuit area 20b of the solid-state imaging device 20, a horizontal CCD 39 and an output unit 40 are provided.
[0029]
FIG. 4 is a sectional view of a pixel along the line C2-C2 shown in FIG.
As shown in FIG. 4, a p-well region 32 is provided in an n-type semiconductor substrate 31. In the p-well region 32, a buried photodiode 20PD, a p-type high-concentration surface layer 34, and a CCD diffusion layer 33a of a vertical CCD 33 are formed. An electrode 35 for signal charge transfer is formed on the CCD diffusion layer 33a via a gate oxide film 37. Each of these elements is covered with a planarization film 38 made of silicon oxide or nitride.
[0030]
Further, a trench isolation region 36 is provided between the boundaries of the unit pixels 20PXL so as to divide the p-well region 32. (However, no trench isolation region 36 is provided in the CCD diffusion layer 33a.)
Polysilicon 36a is embedded in the trench of the trench isolation region 36. This polysilicon 36a contains boron (B) at a high concentration of 1E19 cm −3 or more.
[0031]
In addition, a diffusion layer 36b is formed on the inner wall of the trench of the trench isolation region 36 by diffusion of boron in the polysilicon 36a. In this diffusion of boron, the boron concentration of the high impurity concentration polysilicon 36a hardly changes. The method for forming the trench isolation region 36 is the same as that in the first embodiment, and a description thereof will not be repeated.
[0032]
(Effects of the second embodiment, etc.)
In the trench isolation region 36 of this embodiment, heavy metals that cause dark current can be gettered by the polysilicon 36a and the diffusion layer 36b embedded in the trench.
Therefore, heavy metals existing in the vicinity of the photodiode 20PD can be surely removed by the trench isolation region 36. Therefore, it is possible to effectively suppress the leak current, that is, the dark current of the photodiode 20PD, and obtain a high S / N image signal.
Further, since the trench isolation region 36 is provided between the boundaries of the unit pixels 20PXL, it is possible to effectively suppress signal crosstalk between pixels.
[0033]
<< Supplementary information of the embodiment >>
In the above-described embodiment, the substance into which boron is introduced as an impurity is buried in the trench isolation region. In particular, boron is highly effective in gettering iron, which is the main contaminant in the pixel region. However, the invention is not limited to boron. For example, as the impurity, at least one of boron, phosphorus, arsenic, and antimony is preferable.
[0034]
【The invention's effect】
As described above, in the solid-state imaging device of the present invention, an amorphous or polycrystalline substance having a high impurity concentration is embedded in the trench of the trench isolation region. Since the trench isolation region having such a structure exhibits a gettering function, metal contamination of a unit pixel can be appropriately removed.
[0035]
In particular, in the present invention, metals can be captured from a position closer to the unit pixel than the gettering layer 102 and the high impurity concentration region 103 for isolation in the conventional example. As a result, a higher gettering effect can be obtained.
Therefore, in the solid-state imaging device employing the present invention, it is possible to reliably reduce the dark current generated in the unit pixel and generate a high S / N image signal.
[Brief description of the drawings]
FIG. 1 is a schematic plan view of a pixel region of a solid-state imaging device according to a first embodiment.
FIG. 2 is a cross-sectional view of the solid-state imaging device 10.
FIG. 3 is a schematic plan view of a pixel region of a solid-state imaging device 20 according to a second embodiment.
FIG. 4 is a pixel sectional view of the solid-state imaging device 20;
FIG. 5 is a schematic sectional view of a conventional solid-state imaging device 100.
FIG. 6 is a circuit configuration diagram of a unit pixel PXL of the conventional solid-state imaging device 100.
[Explanation of symbols]
PXL, 20PXL Unit pixel Tp pMOS transistor Tn nMOS transistor PD, 20PD photodiode Qt transfer switch Qr reset switch Qa amplifying element Qs selection switch 1 semiconductor substrate 2a, 32 p well region 2b p well region 2c isolation region 3 n well region 4 field oxidation Film 5 interlayer insulating film 6 wiring 7 interlayer insulating film 8 light shielding film 9, 36 trench isolation regions 9a, 36b diffusion layer 10, 20 solid-state imaging device 10c, 36a polysilicon 31 n-type semiconductor substrate 33 vertical CCD
33a CCD diffusion layer 34 p-type high concentration surface layer 35 electrode 37 gate oxide film 38 flattening film 39 horizontal CCD
40 Output unit
