JP2004172356A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2004172356A
JP2004172356A JP2002336254A JP2002336254A JP2004172356A JP 2004172356 A JP2004172356 A JP 2004172356A JP 2002336254 A JP2002336254 A JP 2002336254A JP 2002336254 A JP2002336254 A JP 2002336254A JP 2004172356 A JP2004172356 A JP 2004172356A
Authority
JP
Japan
Prior art keywords
chip
collet
semiconductor chip
bonding
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002336254A
Other languages
Japanese (ja)
Inventor
Kunihiro Tsuchiya
邦浩 土屋
Kazunori Higuchi
和範 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Renesas Technology Corp
Hitachi Tokyo Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi Tokyo Electronics Co Ltd filed Critical Renesas Technology Corp
Priority to JP2002336254A priority Critical patent/JP2004172356A/en
Publication of JP2004172356A publication Critical patent/JP2004172356A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Die Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technique for preventing a deviation of a semiconductor chip and for highly precisely bonding the chip. <P>SOLUTION: A face adsorbing the semiconductor chip 5 of a collet 2c is disposed at a tip of a bonding head 2b arranged in a bonding processing part of a flip chip bonder, and has a function for adsorbing and holding the semiconductor chip 5. The face is coated with a coating material 2d having a friction coefficient higher than a metal constituting the collet 2c, ceramic, for example. Thus, the deviation of the semiconductor chip 5 from the collet 2c when the semiconductor chip 5 is joined with an interposer 3A. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、集積回路が形成された半導体チップを支持するチップ支持部材であるインターポーザや実装基板などにダイボンディングする工程を含む半導体装置の製造に適用して有効な技術に関する。
【0002】
【従来の技術】
半導体チップをフリップチップ実装でチップ支持部材に接合する半導体製造装置として、フリップチップボンダが知られている。このフリップチップボンダを用いたチップボンディングは、例えば以下のように行われる(非特許文献1参照。)。
【0003】
まず、フリップヘッドによって半導体チップをピックアップし、反転させた後、この半導体チップをボンディングヘッドに取り付けられたコレットに吸着させる。続いて、半導体チップとチップ支持部材との位置関係を補正した後、コレットを下降させて半導体チップの主面に設けられたバンプ電極とチップ支持部材のパッド電極とを直接密着させ、さらに荷重や熱などを付与して圧着することにより半導体チップとチップ支持部材とを接合する。
【0004】
【非特許文献1】
「2001年度版 最新半導体組立/パッケージング技術」、プレスジャーナル社、P.103−109
【0005】
【発明が解決しようとする課題】
しかしながら、本発明者が検討したところ、半導体チップとチップ支持部材とを接合する際、以下の問題が生ずることが明らかとなった。
【0006】
半導体チップを吸着するコレットは通常金属で構成され、またそのチップ吸着面は、半導体チップの裏面を傷付けないために平坦に加工されている。ところが、半導体チップのバンプ電極の高さにばらつきがあると、半導体チップのバンプ電極とチップ支持部材のパッド電極とを圧着する際に、半導体チップが傾き、さらにコレットは摩擦力が相対的に小さい金属で構成され、そのチップ吸着面が平坦であるため、回転方向に働く力によって半導体チップがコレットからずれて、目標とするボンディング精度が得られない。
【0007】
吸着力を上げるためにコレットに設けられた真空吸着用の穴の径を大きくすると、チップ吸着面の面積が小さくなり、半導体チップがずれ易くなるため、特に、小型の半導体チップにおいて上記問題は深刻となる。
【0008】
コレットのチップ吸着面を粗くすることにより、半導体チップのずれを防止することができる。しかし、ボンディング動作を繰り返すことにより、半導体チップに形成されたバンプ電極を構成する金属、例えば金(Au)がチップ吸着面に付着して突起部が形成され、半導体チップのバンプ電極とチップ支持部材のパッド電極とを圧着する際に、この突起物が半導体チップに当たり、半導体チップ割れを引き起こしてしまう。
【0009】
上記突起物をクリーニング機構により除去することは可能であるが、フリップチップボンダのスループットが低下し、さらにフリップチップボンダの機構を複雑とする。
【0010】
本発明の目的は、半導体チップのずれを防止して高精度のチップボンディングを行うことができる技術を提供することにある。
【0011】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0012】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0013】
本発明は、チップ支持部材をマウントステージ上に配置する工程と、半導体チップをコレットに吸着する工程と、コレットに吸着した半導体チップをチップ支持部材に圧着する工程とを備えており、コレットの半導体チップを吸着する面に、コレットを構成する材料よりも摩擦係数の高い材料をコーティングするものである。
【0014】
本発明は、チップ支持部材をマウントステージ上に配置する工程と、半導体チップをコレットに吸着する工程と、コレットに吸着した半導体チップをチップ支持部材に圧着する工程とを備えており、コレットと半導体チップとの間にシートが介在するものである。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。また、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【0016】
(実施の形態1)
図1に、本実施の形態1であるフリップチップボンダの構成概略図、図2に、フリップチップボンダのボンディング処理部を拡大した概略図を示す。
【0017】
フリップチップボンダは、例えばCSP(Chip Size Package)を組み立てる際に、半導体チップ(以下、単にチップという)のチップ支持部材へのボンディングを行う製造装置であり、チップとチップ支持部材との接合を行うものである。
【0018】
フリップチップボンダ1のボンディング処理部2には、チップ支持部材3支持用のステージであるマウントステージ2aと、マウントステージ2aと対向してその上方に設けられたボンディングヘッド2bとが設置されている。半導体ウエハ4からピックアップされたチップ5は、ボンディングヘッド2bの先端のコレット2cによって吸着、保持される。コレット2cのチップ5を吸着する面には、コレット2cを構成する金属よりも摩擦係数の高いコーティング材2d、例えばセラミックがコーティングしてある。
【0019】
マウントステージ2aおよびボンディングヘッド2bは、チップ支持部材3とチップ5とに対して荷重および熱などを付与して両者を接合するものである。マウントステージ2aは、XY方向に移動自在なXYテーブル6に取り付けられ、かつZ移動機構によってガイドされており、これによってXYZ方向に移動可能となっている。また、ボンディングヘッド2bは、回転可能であるとともに、XYZ方向にも移動可能に設置されている。
【0020】
さらに、ボンディング処理部2には、例えば上下2視野の光学系を搭載した光学プローブ2eが、コレット2cに保持されたチップ5と、マウントステージ2aに搭載されたチップ支持部材3との間に配置可能なように移動自在に設けられている。上下2視野光学系が取り込んだ情報は認識部7で処理され、情報に基づいてチップ支持部材3の認識マークおよびチップ5の認識マークの位置が求められる。
【0021】
ウエハセット部8には、ダイシング済みの半導体ウエハ4が配置されたウエハ支持台8aと、このウエハ支持台8aに搭載されたダイシング済みの半導体ウエハ4からボンディングすべきチップ5をピックアップするとともに、ピックアップしたチップ5を表裏反転させてコレット2cに受け渡すフリップヘッド8bとが設置されている。このウエハセット部8では、ダイシング済みの半導体ウエハ4からのチップ5のピックアップと、チップ5のボンディングヘッド2bへの移載とが行われる。
【0022】
なお、ウエハセット部8への半導体ウエハ4の移載は、ウエハリフタ9によって行われる。また、搬送部10へのチップ支持部材3の送り出しは、ローダ11によって行われ、さらにチップボンディング後のチップ支持部材3は、アンローダ12に収容される。
【0023】
図3に、本実施の形態1であるフリップチップボンダを用いてチップボンディングが行われたテープタイプのCSPの要部断面図を示す。ここでは、チップ支持部材の一例としてシート状の薄膜の配線基板を用いた場合を説明する。従ってフリップチップボンダは、チップ支持部材であるシート状の配線基板にチップをボンディングするものである。
【0024】
このCSP13は、その外観サイズがチップ5より若干大きい程度の小型のものであり、チップ5の主面5a(半導体集積回路が形成されている面)の外周部にその表面電極である複数のパッド5bが配置されている場合を説明する。パッド5bが設置される箇所については、特に限定されるものではなく、チップ5の主面5aの外周部であっても、または内方(例えばセンターパッド配列)であっても、あるいはその両者などであってもよい。
【0025】
CSP13の構成は、チップ5のパッド5bと接続されるリード3aを有し、かつこのリード3aと接続されるとともに、外部端子であるバンプ電極14とも接続される配線3bが設けられた薄膜のテープ状のインターポーザ3Aと、インターポーザ3Aとチップ5との間に配置された弾性部材であるエラストマ15と、インターポーザ3Aの開口部3cにおいて樹脂封止などによりパッド5bとリード3aとを封止して形成された封止部16とからなる。
【0026】
ここで、薄膜のテープ状のインターポーザ3Aは、例えばポリミイド系のフィルム基材などによって形成されたものである。また、封止部16に用いられる封止材料は、例えばエポキシ系の熱硬化性樹脂などであり、モールドまたはポッティングなどによって樹脂封止が行われる。
【0027】
次に、本実施の形態1であるテープタイプのCSPのチップボンディング方法を図4〜図7を用いて工程順に説明する。
【0028】
まず、半導体ウエハ4の主面に周知の製造プロセスに従って半導体集積回路を形成した後、スクライブラインによって区画された複数のチップ5毎にウエハ検査を行い、良品と不良品とを選別する。
【0029】
次に、図4に示すように、半導体ウエハ4の裏面をグラインダで研削し、さらにウェットエッチングで仕上げ研磨した後、半導体ウエハ4の裏面にダイシングテープ17を貼り付けると共に、ダイシングテープ17の周辺部をキャリア治具18に接着、固定する。次いで、ダイヤモンドブレード19などを使って半導体ウエハ4をダイシングすることにより、チップ5を個片化する。このとき、個片化されたそれぞれのチップ5をダイシングテープ17に接着しておくために、ダイシングテープ17は、完全に切断しないようにする。
【0030】
次に、図5に示すように、ウエハセット部8のウエハ支持台8aに、ウエハリフタ9によってダイシング済みの半導体ウエハ4をセットする。この半導体ウエハ4は個々のチップ5に個片化されている。続いて、チップボンディングが行われるチップ5の主面側をフリップヘッド8bで真空吸着することにより、1個ずつチップ5をダイシングテープ17から引き剥がす。ダイシングテープ17から引き剥がされたチップ5は、フリップヘッド8bに吸着、保持された状態で、その表裏を反転させてボンディング処理部2に移動させる。
【0031】
その後、図6に示すように、このチップ5の裏面5cをボンディングヘッド2bの先端に設けられたコレット2cによって吸着、保持し、チップ5をマウントステージ2aの上方で待機させる。コレット2cのチップ5を吸着した面には、コレット2cを構成する金属よりも摩擦係数の高いコーティング材2dがコーティングされており、チップ5のずれを防いでいる。一方、ローダ11から搬送部10にインターポーザ3Aを送り出し、搬送部10からボンディング処理部2のマウントステージ2a上にインターポーザ3Aを配置させる(前記図1を参照)。
【0032】
さらに、コレット2cによって支持されたチップ5とこれに対向するようにマウントステージ2aに搭載されたインターポーザ3Aとの間に、チップ5の認識マークおよびインターポーザ3Aの認識マークが撮像可能な光学系を搭載した光学プローブ2eを配置する。続いてこの光学プローブ2eを用いてチップ5およびインターポーザ3Aの認識マークの位置情報を求め、その位置情報から得られるチップ5とインターポーザ3Aとのずれ量を基に、チップ5およびインターポーザ3Aの位置を補正する。
【0033】
次に、図7に示すように、チップ5およびインターポーザ3Aの補正された位置に基づいてチップ5とインターポーザ3Aとを位置合わせし、マウントステージ2aとボンディングヘッド2bとによってチップ5およびインターポーザ3Aに荷重や熱などを付与して両者を接合し、チップボンディングする。ここで、チップ5は、相対的に摩擦係数の高いコーティング材2dを介してコレット2cに保持されているので、チップ5とインターポーザ3Aとを接合する際に生ずるチップ5のコレット2cからのずれを防ぐことができる。
【0034】
チップマウント後は、インターポーザ3Aをアンローダ12に送り、そこに収容する(前記図1を参照)。
【0035】
その後、リードボンディング、モールド、ボール付け、選別・マークを行い、前記図3に示すCSP13が略完成する。リードボンディングでは、チップ5のパッド5bとインターポーザ3Aのリード3aとをインナリードボンドなどを用いて接続する。モールドでは、封止樹脂を用いてポッティングなどによってチップ5のパッド5bおよびリード3aの樹脂封止を行い、これにより封止部16を形成する。ボール付けでは、インターポーザ3Aの配線3bとつながる所定位置のランドにそれぞれ1つずつ外部端子である半田ボールを搭載して所定数のバンプ電極14を形成する。
【0036】
なお、本実施の形態1では、テープタイプのCSP13のチップボンディングに本発明を適用した一例を説明したが、キャリアタイプのCSPまたはベアチップなどにも本発明を適用することができる。
【0037】
図8に、本実施の形態1であるフリップチップボンダを用いてチップボンディングが行われたキャリアタイプのCSPの要部断面図を示す。
【0038】
インターポーザ3Bの上下面には、それぞれパッド電極21,22が形成されている。インターポーザ3Bは、例えばアルミナ、ホウケイ酸ガラスまたはムライト等のようなセラミック材料、あるいはビルドアップ配線基板からなる。また、パッド電極21,22は、インターポーザ3Bの内部に形成された、例えばタングステン(W)またはモリブデン(Mo)等からなる内部配線によって電気的に接続されている。上記内部配線は貫通スルーホールによって接続される多層配線としてもよい。
【0039】
インターポーザ3Bの下面のパッド電極21には、バンプ電極23が接合されている。チップ5とインターポーザ3Bとの間には、バンプ電極23を機械的に補強して接続寿命を向上するためのアンダーフィル樹脂24が充填してある。アンダーフィル樹脂24は、例えばエポキシ系樹脂からなる。バンプ電極23はチップ5の主面側に形成された下地電極(図示せず)に接続されている。すなわち、チップ5はバンプ電極23を介してインターポーザ3Bのパッド電極21上にチップボンディングされている。
【0040】
図9に、本実施の形態1であるフリップチップボンダを用いてチップボンディングが行われたベアチップの要部断面図を示す。
【0041】
実装基板3Cの上面に形成されたパッド電極25上に、例えば金または半田からなるバンプ電極26を介してチップ5がボンディングされており、チップ5と実装基板3Cとの間には、アンダーフィル樹脂27が充填してある。このアンダーフィル樹脂27を設けることにより、実装基板3Cとチップ5との熱膨張係数の違いから生ずる応力をチップ5全体で負担することができるので、バンプ電極26の付け根に生ずる応力集中を軽減することができる。
【0042】
このように、本実施の形態1によれば、ボンディングヘッド2bの先端に設けられたコレット2cのチップ5を吸着する面に、コレット2cを構成する金属よりも摩擦係数の高いコーティング材2dをコーティングすることにより、チップ5とチップ支持部材3とを接合する際のコレット2cからのチップ5のずれを防ぐことができて、高精度のボンディングを行うことができる。
【0043】
(実施の形態2)
図10に、本実施の形態2であるフリップチップボンダのボンディング処理部を拡大した概略図を示す。
【0044】
フリップチップボンダ1のボンディング処理部28は、前記実施の形態1の図2に示したボンディング処置部2とほぼ同じ構成であり、半導体ウエハ4からピックアップされたチップ5は、ボンディングヘッド2bの先端に設けられたコレット2cによって吸着、保持される。しかし、コレット2cのチップ吸着面とチップ5との間にシート2f、例えばラミネート材を介在することにより、チップ5のコレット2cからのずれを防いでいる。
【0045】
このシート2fには、例えば図10に示すように、コレット2cに設けられたチップ吸着穴の位置に合わせて穴2gが設けられている。また、シート2fは、ボンディング処理部28に取り付けられたリール29から供給される。リール29は上下に動き、かつボンディング時にチップ5とコレット2cとの間にシート2fを供給することのできる構造となっている。シート2fに異物、例えばチップ5のバンプ電極を構成する金属からなる突起物が付着するなどして、チップ5がずれる、またはチップ5が割れた場合には、リール29が回転してシート2fの未使用部分が供給される。なお、処理数を予め設定しておき、所定の処理数に達した時点で新たなシート2fを供給してもよい。
【0046】
このように、本実施の形態2によれば、チップ5とコレット3との間にシート2fを介在させることにより、チップ5とチップ支持部材3とを接合する際のチップ5のコレット2cからのずれを防ぐことができる。さらにシート2fを巻き付けたリール29をボンディング処理部28に設置することによって、シート2fに異物が付着した場合などは、リール29を回転させてシート2fの未使用部分を自動で供給できるので、クリーニング機構が不要となり、フリップチップボンダのスループットが向上し、またフリップチップボンダの機構を簡略化することができる。
【0047】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0048】
例えば、前記実施の形態では、テープタイプのCSP、キャリアタイプのCSP、ベアチップに本発明を適用した場合を説明したが、これに限定されるものではなく、チップ支持部材にチップをフリップチップ実装で接合するいかなる半導体装置にも適用することができる。
【0049】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0050】
ボンディングヘッドの先端に設けられたコレットのチップ吸着面に、コレットを構成する金属よりも摩擦係数の高いコーティング材をコーティングする、またはチップとコレットとの間にシートを介在させることにより、半導体チップとチップ支持部材とを接合する際のチップのコレットからのずれを防止して、高精度のボンディングを行うことができる。
【0051】
さらに、上記シートに異物が付着した場合などは、シートを巻き付けたリールを回転させることによりシートの未使用部分を供給できるので、クリーニング機構が不要となり、フリップチップボンダのスループットが向上し、またフリップチップボンダの機構を簡略化することができる。
【図面の簡単な説明】
【図1】本実施の形態1であるフリップチップボンダの構成概略図である。
【図2】本実施の形態1であるフリップチップボンダのボンディング処理部を拡大した概略図を示す。
【図3】本実施の形態1であるフリップチップボンダを用いてチップボンディングが行われたテープタイプのCSPの要部断面図である。
【図4】本実施の形態1である半導体ウエハのダイシング工程を示す断面図である。
【図5】本実施の形態1である個片化した半導体チップをフリップヘッドで真空吸着した状態を示す断面図である。
【図6】本実施の形態1である半導体チップをマウントステージの上方で待機させた状態を示す断面図である。
【図7】本実施の形態1であるダイボンディング工程を示す断面図である。
【図8】本実施の形態1であるフリップチップボンダを用いてチップボンディングが行われたキャリアタイプのCSPの要部断面図である。
【図9】本実施の形態1であるフリップチップボンダを用いてチップボンディングが行われたベアチップの要部断面図である。
【図10】本実施の形態2であるフリップチップボンダのボンディング処理部を拡大した概略図である。
【符号の説明】
1 フリップチップボンダ
2 ボンディング処理部
2a マウントステージ
2b ボンディングヘッド
2c コレット
2d コーティング材
2e 光学プローブ
2f シート
2g 穴
3 チップ支持部材
3A インターポーザ
3B インターポーザ
3C 実装基板
3a リード
3b 配線
3c 開口部
4 半導体ウエハ
5 半導体チップ
5a 主面
5b パッド
5c 裏面
6 XYテーブル
7 認識部
8 ウエハセット部
8a ウエハ支持台
8b フリップヘッド
9 ウエハリフタ
10 搬送部
11 ローダ
12 アンローダ
13 CSP
14 バンプ電極
15 エラストマ
16 封止部
17 ダイシングテープ
18 キャリア治具
19 ダイヤモンドブレード
21 パッド電極
22 パッド電極
23 バンプ電極
24 アンダーフィル樹脂
25 パッド電極
26 バンプ電極
27 アンダーフィル樹脂
28 ボンディング処理部
29 リール
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device manufacturing technique, and is particularly effective when applied to the manufacture of a semiconductor device including a step of die bonding to an interposer or a mounting substrate, which is a chip supporting member for supporting a semiconductor chip on which an integrated circuit is formed. Technology.
[0002]
[Prior art]
A flip chip bonder is known as a semiconductor manufacturing apparatus for bonding a semiconductor chip to a chip supporting member by flip chip mounting. Chip bonding using this flip chip bonder is performed, for example, as follows (see Non-Patent Document 1).
[0003]
First, a semiconductor chip is picked up by a flip head and inverted, and then the semiconductor chip is sucked by a collet attached to a bonding head. Subsequently, after correcting the positional relationship between the semiconductor chip and the chip support member, the collet is lowered to make the bump electrodes provided on the main surface of the semiconductor chip and the pad electrodes of the chip support member directly adhere to each other. The semiconductor chip and the chip supporting member are joined by applying heat or the like and pressure bonding.
[0004]
[Non-patent document 1]
“2001 Edition Latest Semiconductor Assembly / Packaging Technology”, Press Journal, P.S. 103-109
[0005]
[Problems to be solved by the invention]
However, the present inventor has studied and found that the following problems occur when joining the semiconductor chip and the chip supporting member.
[0006]
A collet for adsorbing a semiconductor chip is usually made of metal, and its chip adsorbing surface is processed flat so as not to damage the back surface of the semiconductor chip. However, if there is variation in the height of the bump electrodes of the semiconductor chip, the semiconductor chip tilts when the bump electrodes of the semiconductor chip and the pad electrodes of the chip support member are pressed, and the collet has a relatively small frictional force. Since the chip is made of metal and its chip suction surface is flat, the semiconductor chip is displaced from the collet by the force acting in the rotating direction, and the target bonding accuracy cannot be obtained.
[0007]
When the diameter of the vacuum suction hole provided in the collet is increased to increase the suction force, the area of the chip suction surface is reduced, and the semiconductor chip is likely to be displaced. It becomes.
[0008]
By making the chip suction surface of the collet rough, displacement of the semiconductor chip can be prevented. However, by repeating the bonding operation, the metal constituting the bump electrode formed on the semiconductor chip, for example, gold (Au) adheres to the chip suction surface to form a projection, and the bump electrode of the semiconductor chip and the chip supporting member are formed. When the pressure is applied to the pad electrode, the protrusion hits the semiconductor chip, and the semiconductor chip is broken.
[0009]
Although the protrusions can be removed by a cleaning mechanism, the throughput of the flip chip bonder is reduced, and the mechanism of the flip chip bonder is complicated.
[0010]
An object of the present invention is to provide a technique capable of performing high-precision chip bonding while preventing a semiconductor chip from shifting.
[0011]
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0012]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
[0013]
The present invention includes a step of arranging a chip supporting member on a mount stage, a step of adsorbing a semiconductor chip to a collet, and a step of pressing the semiconductor chip adsorbed to the collet to a chip supporting member. The surface for adsorbing the chip is coated with a material having a higher coefficient of friction than the material forming the collet.
[0014]
The present invention includes a step of arranging a chip supporting member on a mount stage, a step of adsorbing a semiconductor chip to a collet, and a step of pressing the semiconductor chip adsorbed to the collet to a chip supporting member. A sheet is interposed between the chip and the chip.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for describing the embodiments, components having the same function are denoted by the same reference numerals, and the repeated description thereof will be omitted.
[0016]
(Embodiment 1)
FIG. 1 is a schematic configuration diagram of a flip chip bonder according to the first embodiment, and FIG. 2 is a schematic diagram illustrating an enlarged bonding processing unit of the flip chip bonder.
[0017]
A flip chip bonder is a manufacturing apparatus that performs bonding of a semiconductor chip (hereinafter, simply referred to as a chip) to a chip supporting member when assembling a CSP (Chip Size Package), for example, and performs bonding between the chip and the chip supporting member. Things.
[0018]
In the bonding section 2 of the flip chip bonder 1, a mount stage 2a, which is a stage for supporting the chip supporting member 3, and a bonding head 2b provided above and opposed to the mount stage 2a are installed. The chip 5 picked up from the semiconductor wafer 4 is sucked and held by the collet 2c at the tip of the bonding head 2b. The surface of the collet 2c for adsorbing the chip 5 is coated with a coating material 2d having a higher coefficient of friction than the metal constituting the collet 2c, for example, ceramic.
[0019]
The mount stage 2a and the bonding head 2b apply a load, heat, and the like to the chip support member 3 and the chip 5 to join them. The mount stage 2a is mounted on an XY table 6 that is movable in the XY directions, and is guided by a Z movement mechanism, thereby being movable in the XYZ directions. The bonding head 2b is installed so as to be rotatable and movable in the XYZ directions.
[0020]
Further, in the bonding section 2, for example, an optical probe 2e equipped with an optical system having two upper and lower visual fields is arranged between the chip 5 held by the collet 2c and the chip supporting member 3 mounted on the mount stage 2a. It is provided movably as possible. The information captured by the upper and lower two-field optical system is processed by the recognition unit 7, and the positions of the recognition mark of the chip supporting member 3 and the recognition mark of the chip 5 are obtained based on the information.
[0021]
The wafer setting section 8 picks up a wafer support 8a on which the diced semiconductor wafer 4 is placed, and picks up the chips 5 to be bonded from the diced semiconductor wafer 4 mounted on the wafer support 8a. And a flip head 8b for turning over the chip 5 turned over and transferring it to the collet 2c. In the wafer setting section 8, pick-up of the chips 5 from the diced semiconductor wafer 4 and transfer of the chips 5 to the bonding head 2b are performed.
[0022]
The transfer of the semiconductor wafer 4 to the wafer setting unit 8 is performed by the wafer lifter 9. The chip support member 3 is sent out to the transport unit 10 by the loader 11, and the chip support member 3 after chip bonding is accommodated in the unloader 12.
[0023]
FIG. 3 is a cross-sectional view of a main part of a tape-type CSP to which chip bonding has been performed using the flip chip bonder according to the first embodiment. Here, a case where a sheet-like thin-film wiring board is used as an example of the chip supporting member will be described. Therefore, the flip chip bonder bonds a chip to a sheet-like wiring board which is a chip supporting member.
[0024]
The CSP 13 has a small external size slightly larger than that of the chip 5, and has a plurality of pads, which are surface electrodes, on the outer peripheral portion of the main surface 5 a (the surface on which the semiconductor integrated circuit is formed) of the chip 5. The case where 5b is arranged will be described. The place where the pad 5b is provided is not particularly limited, and may be an outer peripheral portion of the main surface 5a of the chip 5, an inner side (for example, a center pad arrangement), or both. It may be.
[0025]
The configuration of the CSP 13 is a thin film tape having a lead 3a connected to the pad 5b of the chip 5 and having a wiring 3b connected to the lead 3a and also connected to a bump electrode 14 as an external terminal. The interposer 3A, the elastomer 15 which is an elastic member disposed between the interposer 3A and the chip 5, and the pad 5b and the lead 3a formed by sealing the resin in the opening 3c of the interposer 3A. And a sealed portion 16.
[0026]
Here, the thin-film tape-shaped interposer 3A is formed of, for example, a polyimide-based film base material. The sealing material used for the sealing portion 16 is, for example, an epoxy-based thermosetting resin or the like, and resin sealing is performed by molding or potting.
[0027]
Next, a chip bonding method of the tape-type CSP according to the first embodiment will be described in the order of steps with reference to FIGS.
[0028]
First, after a semiconductor integrated circuit is formed on the main surface of the semiconductor wafer 4 according to a well-known manufacturing process, a wafer inspection is performed for each of a plurality of chips 5 partitioned by scribe lines, and non-defective products and defective products are selected.
[0029]
Next, as shown in FIG. 4, after grinding the back surface of the semiconductor wafer 4 with a grinder and finishing polishing by wet etching, a dicing tape 17 is adhered to the back surface of the semiconductor wafer 4 and a peripheral portion of the dicing tape 17 is formed. Is bonded and fixed to the carrier jig 18. Next, the semiconductor wafer 4 is diced using a diamond blade 19 or the like, so that the chips 5 are singulated. At this time, the dicing tape 17 is not cut completely in order to adhere the individual chips 5 to the dicing tape 17.
[0030]
Next, as shown in FIG. 5, the diced semiconductor wafer 4 is set on the wafer support 8a of the wafer setting section 8 by the wafer lifter 9. The semiconductor wafer 4 is divided into individual chips 5. Subsequently, the chip 5 on which the chip bonding is performed is vacuum-adsorbed by the flip head 8b to separate the chips 5 from the dicing tape 17 one by one. The chip 5 peeled off from the dicing tape 17 is moved to the bonding processing unit 2 with its front and back reversed while being sucked and held by the flip head 8b.
[0031]
Thereafter, as shown in FIG. 6, the back surface 5c of the chip 5 is sucked and held by the collet 2c provided at the tip of the bonding head 2b, and the chip 5 is made to wait above the mount stage 2a. The surface of the collet 2c on which the chip 5 is sucked is coated with a coating material 2d having a higher coefficient of friction than the metal forming the collet 2c, thereby preventing the chip 5 from shifting. On the other hand, the interposer 3A is sent out from the loader 11 to the transport section 10, and the interposer 3A is arranged on the mount stage 2a of the bonding section 2 from the transport section 10 (see FIG. 1).
[0032]
Further, an optical system capable of imaging the recognition mark of the chip 5 and the recognition mark of the interposer 3A is mounted between the chip 5 supported by the collet 2c and the interposer 3A mounted on the mount stage 2a so as to face the chip 5. Optical probe 2e is arranged. Subsequently, the position information of the recognition mark of the chip 5 and the interposer 3A is obtained using the optical probe 2e, and the positions of the chip 5 and the interposer 3A are determined based on the amount of displacement between the chip 5 and the interposer 3A obtained from the position information. to correct.
[0033]
Next, as shown in FIG. 7, the chip 5 and the interposer 3A are aligned based on the corrected positions of the chip 5 and the interposer 3A, and a load is applied to the chip 5 and the interposer 3A by the mount stage 2a and the bonding head 2b. The two are joined by applying heat or heat, and chip bonding is performed. Here, since the chip 5 is held by the collet 2c via the coating material 2d having a relatively high coefficient of friction, the displacement of the chip 5 from the collet 2c caused when the chip 5 and the interposer 3A are joined to each other. Can be prevented.
[0034]
After the chip mounting, the interposer 3A is sent to the unloader 12 and stored therein (see FIG. 1).
[0035]
Thereafter, lead bonding, molding, ball attachment, selection and marking are performed, and the CSP 13 shown in FIG. 3 is substantially completed. In the lead bonding, the pads 5b of the chip 5 and the leads 3a of the interposer 3A are connected using an inner lead bond or the like. In the molding, the pad 5b and the lead 3a of the chip 5 are sealed with a resin by potting or the like using a sealing resin, thereby forming a sealing portion 16. In the ball attachment, a predetermined number of bump electrodes 14 are formed by mounting one solder ball as an external terminal on each of lands at predetermined positions connected to the wiring 3b of the interposer 3A.
[0036]
In the first embodiment, an example in which the present invention is applied to the chip bonding of the tape-type CSP 13 has been described. However, the present invention can also be applied to a carrier-type CSP or a bare chip.
[0037]
FIG. 8 is a cross-sectional view of a main part of a carrier-type CSP to which chip bonding has been performed using the flip chip bonder according to the first embodiment.
[0038]
Pad electrodes 21 and 22 are formed on the upper and lower surfaces of the interposer 3B, respectively. The interposer 3B is made of, for example, a ceramic material such as alumina, borosilicate glass or mullite, or a build-up wiring board. The pad electrodes 21 and 22 are electrically connected to each other by an internal wiring formed of, for example, tungsten (W) or molybdenum (Mo) formed inside the interposer 3B. The internal wiring may be a multilayer wiring connected by through-holes.
[0039]
A bump electrode 23 is joined to the pad electrode 21 on the lower surface of the interposer 3B. An underfill resin 24 is provided between the chip 5 and the interposer 3B to mechanically reinforce the bump electrodes 23 and improve the connection life. The underfill resin 24 is made of, for example, an epoxy resin. The bump electrode 23 is connected to a base electrode (not shown) formed on the main surface side of the chip 5. That is, the chip 5 is chip-bonded to the pad electrode 21 of the interposer 3B via the bump electrode 23.
[0040]
FIG. 9 is a cross-sectional view of a main part of a bare chip on which chip bonding has been performed using the flip chip bonder according to the first embodiment.
[0041]
The chip 5 is bonded to the pad electrode 25 formed on the upper surface of the mounting substrate 3C via a bump electrode 26 made of, for example, gold or solder, and an underfill resin is provided between the chip 5 and the mounting substrate 3C. 27 are filled. By providing the underfill resin 27, the stress caused by the difference in the thermal expansion coefficient between the mounting board 3C and the chip 5 can be borne by the entire chip 5, so that the stress concentration at the base of the bump electrode 26 is reduced. be able to.
[0042]
As described above, according to the first embodiment, the surface of the collet 2c provided at the tip of the bonding head 2b for adsorbing the chip 5 is coated with the coating material 2d having a higher friction coefficient than the metal forming the collet 2c. By doing so, it is possible to prevent the chip 5 from being displaced from the collet 2c when joining the chip 5 and the chip supporting member 3, and it is possible to perform high-precision bonding.
[0043]
(Embodiment 2)
FIG. 10 is an enlarged schematic view of a bonding portion of the flip chip bonder according to the second embodiment.
[0044]
The bonding processing unit 28 of the flip chip bonder 1 has substantially the same configuration as the bonding processing unit 2 shown in FIG. 2 of the first embodiment, and the chip 5 picked up from the semiconductor wafer 4 is attached to the tip of the bonding head 2b. It is sucked and held by the provided collet 2c. However, by disposing a sheet 2f, for example, a laminate material, between the chip suction surface of the collet 2c and the chip 5, displacement of the chip 5 from the collet 2c is prevented.
[0045]
In the sheet 2f, as shown in FIG. 10, for example, holes 2g are provided in accordance with the positions of the chip suction holes provided in the collet 2c. The sheet 2f is supplied from a reel 29 attached to the bonding section 28. The reel 29 moves up and down and has a structure capable of supplying a sheet 2f between the chip 5 and the collet 2c during bonding. If the chip 5 is displaced or the chip 5 is broken due to a foreign substance, for example, a projection made of metal constituting the bump electrode of the chip 5 attached to the sheet 2f, the reel 29 is rotated to rotate the sheet 2f. Unused parts are supplied. The number of processes may be set in advance, and a new sheet 2f may be supplied when a predetermined number of processes is reached.
[0046]
As described above, according to the second embodiment, the sheet 2f is interposed between the chip 5 and the collet 3 so that the chip 5 and the collet 2c of the chip 5 when joining the chip supporting member 3 are joined. Shift can be prevented. Further, by installing the reel 29 around which the sheet 2f is wound on the bonding processing section 28, when foreign matter adheres to the sheet 2f, the reel 29 can be rotated to automatically supply an unused portion of the sheet 2f. A mechanism is not required, the throughput of the flip chip bonder is improved, and the mechanism of the flip chip bonder can be simplified.
[0047]
As described above, the invention made by the inventor has been specifically described based on the embodiment of the invention. However, the invention is not limited to the embodiment and can be variously modified without departing from the gist thereof. Needless to say, there is.
[0048]
For example, in the above embodiment, the case where the present invention is applied to the tape type CSP, the carrier type CSP, and the bare chip has been described. However, the present invention is not limited to this, and the chip is flip-chip mounted on the chip supporting member. The present invention can be applied to any semiconductor device to be joined.
[0049]
【The invention's effect】
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.
[0050]
The chip suction surface of the collet provided at the tip of the bonding head is coated with a coating material having a higher coefficient of friction than the metal constituting the collet, or by interposing a sheet between the chip and the collet, the semiconductor chip and The displacement of the chip from the collet at the time of joining with the chip supporting member can be prevented, and highly accurate bonding can be performed.
[0051]
In addition, when foreign matter adheres to the sheet, the unused portion of the sheet can be supplied by rotating the reel around which the sheet is wound, eliminating the need for a cleaning mechanism, improving the throughput of the flip chip bonder, and improving the flip chip bonder. The mechanism of the chip bonder can be simplified.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram of a flip chip bonder according to a first embodiment.
FIG. 2 is an enlarged schematic view of a bonding portion of the flip chip bonder according to the first embodiment.
FIG. 3 is a cross-sectional view of a main part of a tape-type CSP on which chip bonding has been performed using the flip chip bonder according to the first embodiment.
FIG. 4 is a cross-sectional view illustrating a dicing step of the semiconductor wafer according to the first embodiment;
FIG. 5 is a cross-sectional view showing a state in which the singulated semiconductor chip according to the first embodiment is vacuum-adsorbed by a flip head.
FIG. 6 is a cross-sectional view showing a state where the semiconductor chip according to the first embodiment is on standby above a mount stage.
FIG. 7 is a sectional view showing a die bonding step according to the first embodiment;
FIG. 8 is a cross-sectional view of a main part of a carrier-type CSP to which chip bonding has been performed using the flip chip bonder according to the first embodiment.
FIG. 9 is a cross-sectional view of a main part of a bare chip on which chip bonding has been performed using the flip chip bonder according to the first embodiment;
FIG. 10 is an enlarged schematic view of a bonding portion of the flip chip bonder according to the second embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Flip chip bonder 2 Bonding processing part 2a Mounting stage 2b Bonding head 2c Collet 2d Coating material 2e Optical probe 2f Sheet 2g Hole 3 Chip support member 3A Interposer 3B Interposer 3C Mounting substrate 3a Lead 3b Wiring 3c Opening 4 Semiconductor wafer 5 Semiconductor chip 5a Main surface 5b Pad 5c Back surface 6 XY table 7 Recognition unit 8 Wafer setting unit 8a Wafer support 8b Flip head 9 Wafer lifter 10 Transport unit 11 Loader 12 Unloader 13 CSP
14 Bump electrode 15 Elastomer 16 Sealing part 17 Dicing tape 18 Carrier jig 19 Diamond blade 21 Pad electrode 22 Pad electrode 23 Bump electrode 24 Underfill resin 25 Pad electrode 26 Bump electrode 27 Underfill resin 28 Bonding processing part 29 Reel

Claims (5)

(a)チップ支持部材をマウントステージ上に配置する工程と、
(b)半導体チップをコレットに吸着する工程と、
(c)前記コレットに吸着した前記半導体チップを前記チップ支持部材に圧着する工程とを備え、
前記コレットの前記半導体チップを吸着する面に、前記コレットを構成する材料よりも摩擦係数の高い材料がコーティングされていることを特徴とする半導体装置の製造方法。
(A) arranging a chip supporting member on a mount stage;
(B) adsorbing the semiconductor chip to the collet;
(C) pressing the semiconductor chip adsorbed on the collet to the chip supporting member,
A method for manufacturing a semiconductor device, wherein a surface of the collet on which the semiconductor chip is adsorbed is coated with a material having a higher friction coefficient than a material forming the collet.
(a)チップ支持部材をマウントステージ上に配置する工程と、
(b)半導体チップをコレットに吸着する工程と、
(c)前記コレットに吸着した前記半導体チップを前記チップ支持部材に圧着する工程とを備え、
前記コレットの前記半導体チップを吸着する面に、セラミックがコーティングされていることを特徴とする半導体装置の製造方法。
(A) arranging a chip supporting member on a mount stage;
(B) adsorbing the semiconductor chip to the collet;
(C) pressing the semiconductor chip adsorbed on the collet to the chip supporting member,
A method of manufacturing a semiconductor device, wherein a surface of the collet for adsorbing the semiconductor chip is coated with ceramic.
(a)チップ支持部材をマウントステージ上に配置する工程と、
(b)半導体チップをコレットに吸着する工程と、
(c)前記コレットに吸着した前記半導体チップを前記チップ支持部材に圧着する工程とを備え、
前記コレットと前記半導体チップとの間には、シートが介在していることを特徴とする半導体装置の製造方法。
(A) arranging a chip supporting member on a mount stage;
(B) adsorbing the semiconductor chip to the collet;
(C) pressing the semiconductor chip adsorbed on the collet to the chip supporting member,
A method for manufacturing a semiconductor device, wherein a sheet is interposed between the collet and the semiconductor chip.
(a)チップ支持部材をマウントステージ上に配置する工程と、
(b)半導体チップをコレットに吸着する工程と、
(c)前記コレットに吸着した前記半導体チップを前記チップ支持部材に圧着する工程とを備え、
前記コレットと前記半導体チップとの間には、ラミネート材からなるシートが介在していることを特徴とする半導体装置の製造方法。
(A) arranging a chip supporting member on a mount stage;
(B) adsorbing the semiconductor chip to the collet;
(C) pressing the semiconductor chip adsorbed on the collet to the chip supporting member,
A method for manufacturing a semiconductor device, wherein a sheet made of a laminate material is interposed between the collet and the semiconductor chip.
(a)チップ支持部材をマウントステージ上に配置する工程と、
(b)コレットと半導体チップとの間に、その両端をリールに巻き付けたシートを配置する工程と、
(c)前記シートを介して前記半導体チップを前記コレットに吸着する工程と、
(d)前記コレットに吸着した前記半導体チップを前記チップ支持部材に圧着する工程とを備え、
前記リールを回転させることにより、前記シートを移動させることを特徴とする半導体装置の製造方法。
(A) arranging a chip supporting member on a mount stage;
(B) a step of disposing a sheet having both ends wound around a reel between the collet and the semiconductor chip;
(C) adsorbing the semiconductor chip to the collet via the sheet;
(D) pressing the semiconductor chip adsorbed on the collet to the chip supporting member,
A method of manufacturing a semiconductor device, wherein the sheet is moved by rotating the reel.
JP2002336254A 2002-11-20 2002-11-20 Method for manufacturing semiconductor device Pending JP2004172356A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002336254A JP2004172356A (en) 2002-11-20 2002-11-20 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002336254A JP2004172356A (en) 2002-11-20 2002-11-20 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2004172356A true JP2004172356A (en) 2004-06-17

Family

ID=32700142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002336254A Pending JP2004172356A (en) 2002-11-20 2002-11-20 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2004172356A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028594A (en) * 2010-07-26 2012-02-09 Shinko Electric Ind Co Ltd Electronic component mounting device and electronic component mounting method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028594A (en) * 2010-07-26 2012-02-09 Shinko Electric Ind Co Ltd Electronic component mounting device and electronic component mounting method

Similar Documents

Publication Publication Date Title
JP4848153B2 (en) Manufacturing method of semiconductor device
KR100506109B1 (en) Separation mechanism for adhesive tape, separation apparatus for adhesive tape, separation method for adhesive tape, pickup apparatus for semiconductor chip, pickup method for semiconductor chip, manufacturing method for semiconductor apparatus, and manufacturing apparatus for semiconductor apparatus
JP4330821B2 (en) Manufacturing method of semiconductor device
JP2735820B2 (en) Die bonding apparatus and die bonding method provided with pick-up tool performing rotary motion
TWI284960B (en) Manufacturing method of semiconductor device
KR100517075B1 (en) Method for manufacturing semiconductor device
JP2007266557A (en) Method of manufacturing semiconductor device
JP2009289959A (en) Bonder and bonding method
JP2001338932A (en) Semiconductor device and method of manufacturing semiconductor device
US20050196901A1 (en) Device mounting method and device transport apparatus
JP2010161211A (en) Method and device for manufacturing semiconductor device
JP4057875B2 (en) Manufacturing method of semiconductor device
JP5286303B2 (en) Manufacturing method of semiconductor device
JP2004172356A (en) Method for manufacturing semiconductor device
TWI768337B (en) Die bonding device and manufacturing method of semiconductor device
US8232183B2 (en) Process and apparatus for wafer-level flip-chip assembly
JP2007311687A (en) Method and apparatus for joining semiconductor
US6680221B2 (en) Bare chip mounting method and bare chip mounting system
TW202139273A (en) Manufacturing method of chip bonding device, stripping jig and semiconductor device characterized by reducing chip cracks and defects during pickup period
JP2000091403A (en) Die pick-up method, semiconductor manufacturing device using the same, and manufacture of semiconductor device
JP2003258012A (en) Bump-applying device
JPH09116251A (en) Method and structure for fitting semiconductor bare chip
JP3594502B2 (en) Semiconductor package manufacturing method and apparatus
JP2005158944A (en) Semiconductor device manufacturing method
JP2004140139A (en) Manufacturing method of semiconductor device