JP2004158645A - 自己整合バイポーラトランジスタの製造方法 - Google Patents

Abstract

【課題】製造プロセスを簡略化し、かつ製造プロセスのコストを低減した、自己整合トランジスタの製造方法を提供する。
【解決手段】自己整合バイポーラトランジスタを製造する方法において、エピタキシャル層２０２を有する基板２００上に、第１絶縁層２０４、第２絶縁層２０６を順に形成し、第２絶縁層に開口部を形成する。この開口部の側壁上に導電性のスペーサ２１０を形成し、第２絶縁層及び導電性のスペーサをマスクとして、開口部内の第１絶縁層を除去する。次に、開口部内にエミッタとしての導電層２１２を形成し、続いて第２絶縁層を完全に除去する。このエミッタに対してドーピングを実行する。エミッタ及び導電性のスペーサをマスクとして、第１絶縁層の一部分を除去し、エミッタ及び導電性のスペーサをマスクとして用いて、他のドーピングを実行して、エピタキシャル層の一部分をベース接触領域２１８として形成する。
【選択図】 図２Ｈ

Description

【０００１】
【発明の背景】
（発明の分野）
本発明はバイポーラ接合トランジスタ（ＢＪＴ）を製造する方法に関するものであり、特に自己整合（セルフアライン）バイポーラトランジスタを製造する方法に関するものである。
【０００２】
（関連技術の説明）
バイポーラトランジスタは、２つのキャリア、即ち電子及びホールを同時に利用して、電流を導通させる電子デバイスである。バイポーラトランジスタの構造は、近接して接続した２つのｐｎ接合から形成される３端子デバイスである。これら３つの端子は、エミッタ、ベース、及びコレクタを含む。しかし、通常のバイポーラトランジスタでは、エミッタ及びベースを同一材料に接続している。電流ゲイン（利得）及びエミッタ効率に関する改善には限度がある。上記の欠点を克服するために、ヘテロ接合バイポーラトランジスタが利用されている。
【０００３】
ＨＢＴとは、ヘテロ接合から形成したバイポーラトランジスタを称する。いわゆる「ヘテロ接合」とは、ベース用の材料よりもバンドギャップの広い材料をエミッタ用に用いることを称する。さらに、スイッチの応用では、ＨＢＴは高い電流ゲイン及び極めて高いカットオフ周波数の利点を有し、マイクロ波の応用では、ＨＢＴは高い電力ゲイン及び高い電力密度の利点を有する。
【０００４】
通常の、バイポーラ接合トランジスタの製造方法について、図１Ａ〜図１Ｅを参照して説明する。図１Ａ〜図１Ｅは、慣例の製造プロセスによって形成したヘテロ接合バーポーラトランジスタを示す図式的な断面図である。
【０００５】
図１Ａに示すように、非選択性のシリコン−ゲルマニウム（ＳｉＧｅ）エピタキシャル層１０２を基板１００上に堆積させて、基板１００上にはコレクタ端子が既に具えられている。次に絶縁層１０４を、ＳｉＧｅエピタキシャル層１０２上に堆積させる。
【０００６】
図１Ｂでは、絶縁層１０４の一部分を、フォトリソグラフィー及びエッチングのプロセスによって除去して絶縁層１０４ａを形成し、そして、ポリシリコン導電層１０６及び絶縁層１０８を順に基板１００上に形成する。その後に、絶縁層１０８の一部分及びポリシリコン導電層１０６を、フォトリソグラフィー及びエッチングのプロセスによって除去して、絶縁層１０４ａの開口部１１０を露出させる。
【０００７】
図１Ｃでは、コンフォーマル絶縁層１１２を基板１００上に堆積させて、スペーサ１１４を、開口部１１０の２つの側壁上に形成する。
【０００８】
図１Ｄでは、スペーサ１１４をマスクとして利用して、開口部１１０内の絶縁層１１２をエッチングによって除去して、ＳｉＧｅエピタキシャル層１０２を露出させる。その後に、ポリシリコン導電層１１６を基板１００上に堆積させる。
【０００９】
図１Ｅでは、フォトリソグラフィー及びエッチング法を用いて、ポリシリコン導電層１１６、絶縁層１１２、及び絶縁層１０８を規定して、ポリシリコン導電層１１６ａ、絶縁層１１２ａ、及び絶縁層１０８ａを形成する。ポリシリコン導電層１１６ａはスペーサ１１４と共にＨＢＴのエミッタ１１８を形成して、ポリシリコン層１０６ａはＨＢＴのベースを形成する。
【００１０】
上記の製造プロセスでは、ＨＢＴデバイスのエミッタ及びベースを形成するために、いくつかのフォトリソグラフィー及びエッチングのプロセスのステップが必要であり、このことがデバイスのコストを増加させる。他の問題は、フォトリソグラフィープロセスの制御限界がデバイスの性能に影響するということである。例えば、エミッタ及びベースの窓の大きさが電流ゲインに影響する。さらに、不適切なエッチングプロセスがＳｉＧｅ面上に損傷をもたらす。従って、自己整合ＨＢＴプロセスは、以下に記述する問題を改善すべく開発されている。
【００１１】
フォトリソグラフィープロセスの回数を減らすことを取り扱った１つの従来技術が、Ａｈｌｇｒｅｎ他に交付された米国特許５，６５６，５１４に記載されている。Ａｈｌｇｒｅｎ他は、エミッタ開口窓を通した自己整合エミッタ打込み及びランプ（赤外線）アニール加熱を用いて、高性能のＨＢＴを得ている。しかし、ベース開口部中にエミッタ開口窓を形成するプロセスは自己整合プロセスではなく、位置決めが厳密であることもないこともある。さらに外部ベースの打込みは、この方法には適していない。
【００１２】
Ｃｏｍｆｏｒｔ他に交付された米国特許５，１０６，７６７は、非選択性のエピタキシベース及び多数の絶縁層を用いて自己整合ヘテロ接合バイポーラトランジスタを製造する、他のプロセスを提供するものである。しかし、このプロセスは複雑であり、酸化中にベース不純物の不適切な拡散が生じ得る。
【００１３】
Ｈｕａｎｇによる米国特許６，４１７，０５９Ｂ２に記載の、他の従来技術の方法には、ベース領域上のエッチング停止（エッチストップ）層を用いて、エッチングプロセス中のＳｉＧｅ層の損傷を防止することが記載されている。しかし、このプロセスは自己整合プロセスではなく、接合の位置決めが厳密である。さらに、外部ベース層上のエッチング停止層がベース電極のシリサイド化（ケイ化）能力を制限して、より高い抵抗率が生じる。
【００１４】
【発明の概要】
従って本発明は、自己整合バイポーラトランジスタの製造方法及び構造を提供するものであり、ここでは自己整合法を利用してエミッタ及びベースを形成して、より広幅のプロセス窓を提供する。
【００１５】
本発明はさらに、フォトリソグラフィープロセスのステップ数を減らして、これにより、製造プロセスを簡略化して製造プロセスのコストを低減した、自己整合トランジスタの製造方法を提供するものである。
【００１６】
上記及び他の目的を達成するために、本発明は、自己整合バイポーラトランジスタを製造する方法を提供する。この方法はまず、コレクタを具えた基板を用意する。この基板上にエピタキシャル層をベースとして形成する。このエピタキシャル層上に、第１絶縁層、第２絶縁層を順に形成し、これに続いて、この第２絶縁層に開口部を形成する。次に、この開口部の側壁上に導電性のスペーサを形成する。前記第２絶縁層及びこの導電性のスペーサをマスクとして用いて、前記開口部内の前記第１絶縁層を除去する。この後に、前記第１絶縁層上に導電層を形成して前記開口部を満たす。次に、前記開口部外の導電層を除去することによってエミッタを形成する。このエミッタに対して第１のドーピングプロセスを随意的に実行して、エミッタの抵抗率をさらに低減する。前記エミッタ及び前記導電性のスペーサをマスクとして用いて、前記第１絶縁層の一部分を除去する。前記エピタキシャル層に対しては、前記第１のドーピングプロセスとは異なるドーパント型による第２のドーピングプロセスを実行して、外部ベース接触領域を形成する。前記エミッタの側壁上及び前記第１絶縁層上にはさらに、スペーサを形成する。前記エミッタ上、前記導電性のスペーサ上、及び前記外部ベース接触領域上にはさらに、シリサイド（ケイ化物）層を形成する。
【００１７】
本発明は、自己整合バイポーラトランジスタの構造を提供する。この構造は少なくとも、コレクタとして作用する基板と、ベースと、外部ベース接触領域と、エミッタと、導電性のスペーサとを具えている。このベースは前記基板上に堆積させて、前記外部ベース接触領域は、前記ベースの両側面付近に配置する。前記エミッタは前記ベース上に堆積させて、前記導電性のスペーサは前記エミッタの側壁の最上部に堆積させる。
【００１８】
プロセスを良好に制御するために、本発明は自己整合バイポーラトランジスタの他の製造方法を提供する。この方法はまず、コレクタとして作用する基板を用意する。ベースとして作用するエピタキシャル層は、この基板上に既に形成してある。このエピタキシャル層上に、第１絶縁層、第２絶縁層、第３絶縁層、及び第４絶縁層を順に形成して、これらの第１及び第２絶縁層はエッチング停止（エッチストップ）層として作用する。前記第４絶縁層上に開口部を形成して、この開口部の側壁上には導電性のスペーサも形成する。このエピタキシャルベース層がエッチングプロセス中に破壊されることを防止するために、前記第２絶縁層、前記第３絶縁層、前記第４絶縁層、及び前記導電性のスペーサ層をマスクとして用いて、前記開口部内の前記第１絶縁層、前記第２絶縁層、及び前記第３絶縁層を除去する。前記第３絶縁層をプラズマエッチングして、このエッチングを前記第２絶縁層上で停止させる。次に前記第２絶縁層をプラズマエッチングして、このエッチングを前記第１絶縁層上で停止させる。次に前記第１絶縁層をウェットエッチングして、前記ベースエピタキシャル層を、ベース面を損傷させることなく露出させる。次に、前記第４絶縁層上にコンフォーマルの第１導電層を形成して前記開口部を満たして、これに続いて、前記第１導電層に対して第１のドーピングプロセスを実行する。次に、前記第１導電層上に第２導電層を形成して前記開口部を満たす。前記第１導電層及び前記第２導電層の、前記開口部外にある部分を除去して、エミッタを形成する。次に、前記第４導電層を完全に除去し、これに続いて、前記エミッタに対して第２のドーピングプロセスを実行して、このエミッタの抵抗率を低減する。前記エミッタ及び前記導電性のスペーサをマスクとして用いて、前記第３、第２及び第１絶縁層を除去して、前記エピタキシャルベース層の外部ベース部分に対して第３のドーピングプロセスを実行して、接触領域を形成する。前記エミッタ及び前記第３絶縁層の残りの部分の側壁上にはさらに、スペーサを形成する。その後に、前記エミッタ、前記導電性のスペーサ、及び前記スペーサをマスクとして用いて、前記第２絶縁層の一部分及び前記第１絶縁層の一部分を除去して、前記ベース接触領域を酸化物のスペーサの両側に露出させる。次に、前記エミッタ上、前記導電性のスペーサ上、及び前記ベース接触領域上に、シリサイド層を形成する。
【００１９】
本発明は、自己整合バイポーラトランジスタの他の構造を提供し、この構造は少なくとも、コレクタとして作用する基板と、ベースと、外部ベース接触領域と、エミッタと、導電性のスペーサと、第１絶縁層と、第２絶縁層と、第３絶縁層とを具えている。前記基板上に前記ベースを堆積させて、前記外部ベース接触領域は、前記基板上の前記ベースの両側付近に配置する。前記ベース上に前記エミッタを堆積させて、前記エミッタの最上部に前記導電性のスペーサを配置する。前記ベース上に前記第１絶縁層を堆積させる。前記第１絶縁層上に前記第２絶縁層を堆積させて、前記エミッタの側壁上の、前記導電性のスペーサと前記第２絶縁層との間に、前記第３絶縁層を配置する。さらに、前記第３絶縁層の端を前記ベースの端に合わせて整列させる。
【００２０】
上述した製造プロセスを考えれば、本発明は、自己整合法によって形成したバイポーラトランジスタのエミッタ及びベースを有することを特徴とする。従って、より広幅のプロセス窓が提供されて、エピタキシャル層上のエミッタとベースとの間隔を、自己整合の製造方法によって有効に制御することができる。
【００２１】
本発明によれば、エミッタ及びベースを形成する製造プロセスにおいて、フォトリソグラフィープロセスのみを使用してエミッタの開口部を形成する。慣例の方法と比較すれば、本発明はフォトリソグラフィープロセスを、少なくとも１、２ステップ減らすことができる。結果として、プロセス（処理）時間及び経費を有効に低減することができる。
【００２２】
これに加えて、本発明のバイポーラトランジスタは、慣例の相補的（コンプリメンタリ）金属酸化物半導体デバイスと両立して、バイポーラトランジスタ−相補的金属酸化物半導体デバイス（バイポーラＣＭＯＳ、ＢｉＣＭＯＳ）を形成する。同様の概念にもとづいて、本発明は、ガリウムヒ素（ＧａＡｓ）、シリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）、インジウムリン（ＩｎＰ）、及び関連する半導体材料のような、あらゆる種類の基板に適用可能である。
【００２３】
以上の一般的な説明及び以下の実施例の詳細な説明は共に好適例であり、請求項に記載の本発明をさらに説明することを意図したものであることは明らかである。
【００２４】
添付した図面は、本発明をさらに理解するために提供するものであり、本明細書に含まれ、その一部を構成する。これらの図面は、本発明の実施例を示すものであり、説明文と共に、本発明の原理を説明するものである。
【００２５】
【実施例の説明】
（第１の要点）
以下、本発明の実施例について図面を参照して説明する。
図２Ａ〜図２Ｈは、本発明によるバイポーラトランジスタの製造プロセスを示す断面図である。
【００２６】
図２Ａに示すように、コレクタとして作用するシリコン基板２００を用意する。基板２００上に、例えばシリコンゲルマニウム層のようなエピタキシャル層２０２を形成してベース層にする。エピタキシャルベース層２０２上に、第１絶縁層２０４及び第２絶縁層２０６を順に形成する。エピタキシャル層２０２は、化学的気相成長あるいは分子ビームエピタキシ等によって形成する。絶縁層２０４及び２０６は、高いエッチング選択性を有するように選択して、例えばチッ化シリコン、酸化シリコン、チッ化酸化シリコン、または炭化シリコンで形成し、そして例えば化学的気相成長によって形成する。
【００２７】
次に図２Ｂに示すように、第２絶縁層２０６上に、リソグラフィー及びエッチングのプロセスによって開口部２０８を形成する。開口部２０８の底部に、第１絶縁層２０４が露出する。開口部２０８を形成する方法は、例えば、パターン化したマスク層（図示せず）を絶縁層２０６上に形成することによって開口部を規定して、エッチングによって第２絶縁層２０６を除去して、第１絶縁層２０４の表面が露出するように開口部２０８を形成し、そしてこのマスク層を除去する。開口部２０８の２つの側壁上に導電性のスペーサ２１０を形成する。導電性のスペーサ２１０の材料は例えばポリシリコンであり、導電性のスペーサ２１０は、例えば第２絶縁層２０６及び開口部２０８を導電層（図示せず）で覆って、これに続いてこの導電層の、開口部２０８外にある部分をエッチバックすることによって形成する。この導電層は例えば化学的気相成長によって形成する。
【００２８】
図２Ｃに示すように、第２絶縁層２０６及び導電性のスペーサ２１０をマスクとして用いて、開口部２０８内の絶縁層２０４を除去して、エピタキシャル層２０２の表面を露出させて、ここで絶縁層２０４の除去は、異方性プラズマエッチング及びウェットエッチングを含む。
【００２９】
導電性のスペーサ２１０、第２絶縁層２０６、及び第１絶縁層２０４の相互間のエッチング選択性は高く、従って、第２絶縁層２０６及び導電性のスペーサ２１０はマスクとして使用することができる。
【００３０】
その後に図２Ｄに示すように、基板２００を導電層２１２で覆って、ここでは導電性のスペーサ２１２を、例えば化学的気相成長によって形成した、例えばポリシリコンとする。
【００３１】
図２Ｅに示すように、第２絶縁層２０６をエッチング停止（エッチストップ）層として用いて、エッチバックまたは化学機械研磨（ＣＭＰ）によって、第２絶縁層２０６の表面が露出するまで、導電層２１２の一部分を除去する。そして残った導電層２１２が、バイポーラトランジスタのエミッタ２１２ａになる。
【００３２】
次に図２Ｆに示すように、絶縁層２０６を完全に除去して、ここで絶縁層２０６を除去する方法は、ドライエッチングまたはウェットエッチングの技法による。第１の型のドーピング２１４は、エミッタ２１２ａの抵抗率を低減するために実行する。
【００３３】
図２Ｇに示すように、エミッタ２１２ａ及び導電性のスペーサ２１０をマスクとして用いて、第１絶縁層２０４の一部分を異方性エッチングによって除去して、エピタキシャル層２０２の表面を露出させる。次に、エピタキシャル層２０２に対して第２の型のドーピング２１６を実行して、エピタキシャル層２０２に外部ベース接触領域２１８を形成して、ここで第２の型のドーピング用のドーパント型は、第１の型のドーピング用のドーパント型とは異なる。さらに、第１及び第２のドーピングプロセスに続いて、ランプ（赤外線）アニール加熱のようなアニールプロセスを実行して、ドーパントを活性化してドーパントの欠陥をなくすことができる。
【００３４】
続いて図２Ｈのように、導電性のスペーサ２１０の側壁上及び残った第１絶縁層２０４上に、絶縁性のスペーサ２２０を形成する。絶縁性のスペーサ２２０は例えば基板２００を絶縁層（図示せず）で覆って、これに続いてこの絶縁層をエッチバックして、エミッタ２１２ａ上及び外部ベース接触領域２１８上の絶縁層を除去することによって形成する。エミッタ２１２ａ上及び外部ベース接触領域上にはさらに、例えばニッケルサリサイド、コバルトサリサイド、またはチタニウムサリサイドのようなサリサイド層２２２を形成する。サリサイド層２２２は例えば、基板２００を金属層（図示せず）で覆って、基板２００をアニール加熱して、この金属層とエミッタ２１２ａとベース接触領域２１８との相互間の反応を誘導してサリサイド層を形成して、未反応の金属層を除去することによって形成する。本願の自己整合バイポーラトランジスタの構造を図２Ｈに示す。
【００３５】
図２Ｈに示すように、自己整合バイポーラトランジスタは少なくとも、コレクタとして作用する基板２００と、エミッタ２１２ａと、導電性のスペーサ２１０と、ベース２０２と、外部ベース接触領域２１８とを具えている。
【００３６】
ベース２０２は基板２００上に配置する。外部ベース接触領域２１８は、基板２００上のベース２０２の両側面付近に配置して、ここでは外部ベース接触領域２１８を、ベース２０２用の材料と同じ材料で形成する。ベース２０２及び外部ベース接触領域２１８は同じドーパント型を有し、ベース接触領域２１８のドーパント濃度はベース２０２のドーパント濃度よりも高い。
【００３７】
エミッタ２１２ａはベース２０２上に堆積させる。エミッタ２１２ａのドーパント型と、コレクタとして作用する基板２００とのドーパント型とは同じであるが、ベース及び外部ベース接触領域のドーパント型とは異なる。本発明の第１の要点では、エミッタ２１２ａ及び基板２００は例えばＮ型ドーパントを有するが、ベース２２０及び外部ベース接触領域２１８は例えばＰ型ドーパントを有する。
【００３８】
導電性のスペーサ２１０は、エミッタ２１２ａの側壁の最上部に堆積させる。本発明のこの要点では、導電性のスペーサ２１０をポリシリコン型の導電材料で形成する。しかし、本発明の教示はドーピングしたポリシリコンに限定されないことは明らかである。ドーピングしたガリウムヒ素、ドーピングしたインジウムリン、タングステンシリサイド、タングステン、あるいはチッ化チタニウムも用いることができる。導電性のスペーサのドーパント型は、エミッタ２１２ａのドーパント型と同じにする。
【００３９】
さらに第１絶縁層２０４を、エミッタ２１２ａの側壁上の、導電性のスペーサ２１０とベース２０２との間にも堆積させて、ここでは第１絶縁層２０４が酸化シリコン層を含む。これに加えて、絶縁性のスペーサ２２０を、導電性のスペーサ２１０の側壁上及び残った第１絶縁層２０４上に堆積させる。サリサイド層２２２は、エミッタ２１２ａ上及び外部ベース接触領域２１８上に堆積させる。
【００４０】
本発明の第１の要点では、基板２００をシリコン基板とする。しかし、この基板はシリコンに限定されない。本発明の基板は、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、及びインジウムリン（ＩｎＰ）、あるいはいずれの種類の半導体材料にすることもできる。本発明のこの要点では、外部ベース層２１２をＳｉＧｅとする。しかしベース層２１２は、シリコンゲルマニウム、シリコン、ガリウムヒ素、及びインジウムリン、アルミニウム−ガリウムヒ素の合金（Ａｌ_ｘＧａ_１−ｘＡｓ，ｘ≦１）及びインジウム−ガリウムヒ素の合金（Ｉｎ_ｘＧａ_１−ｘＡｓ，ｘ≦１）、あるいはいずれの種類のヘテロ接合エピタキシフィルムにすることもできる。さらに本発明のこの要点では、絶縁層２０４を酸化シリコンにし、絶縁層２０６をチッ化シリコンにする。しかし絶縁層２０４、２０６はそれぞれ、酸化シリコン及びチッ化シリコンに限定されない。高いエッチング選択性を有する材料を用いることができる。例えば絶縁層２０４を、非ドーピングのシリコンガラス、リンホウケイ酸ガラス、リンケイ酸ガラス（ＰＤＧ膜）、リッチ酸化シリコンまたはフッ化シリコンガラスで形成して、絶縁層２０６を酸化チッ化シリコンまたは炭化シリコンで形成することができる。
【００４１】
本発明の第１の要点では、自己整合バイポーラトランジスタをｎｐｎ型またはｐｎｐ型にすることができる。
【００４２】
さらに本発明の自己整合バイポーラトランジスタは、同一ウエハー上にＣＭＯＳトランジスタと組み合わせて、ＢＩＣＭＯＳトランジスタプロセスを提供すべく応用可能である。換言すれば、本発明の自己整合バイポーラトランジスタと、Ｐ型ＭＯＳまたはＮ型ＭＯＳとを同一ウエハー上に共存させて形成することができる。
【００４３】
（第２の要点）
図３Ａ〜図３Ｉは、本発明による自己整合バイポーラトランジスタを形成するプロセス（処理）の流れを示す断面図である。
【００４４】
図３Ａに示すように、コレクタとして作用するシリコン基板３００を用意する。基板３００上に、シリコンゲルマニウムのエピタキシャル層３０２をベース層として形成する。エピタキシャル層３０２は、化学的気相成長あるいは分子ビームエピタキシ等によって形成する。エピタキシャル層３０２上に、第１絶縁層３０４、第２絶縁層３０６、第３絶縁層３０８、第４絶縁層３１０を順に形成する。これらの第１絶縁層、第２絶縁層、第３絶縁層、及び第４絶縁層は、高いエッチング選択性を有するように選択し、そして例えば酸化シリコン（ＳｉＯ_２）、チッ化シリコン（ＳｉＮ_ｘ）、酸化チッ化シリコン（ＳｉＯ_ｘＮ_ｙ）で形成し、そして例えば化学的気相成長によって形成する。第１絶縁層及び第２絶縁層は約１００〜５００オングストロームの厚さにして、第３絶縁層及び第４絶縁層は約１０００〜３０００オングストロームの厚さにする。
【００４５】
本発明の第２の要点では、絶縁層３０４及び絶縁層３０６は、エピタキシャル層３０２を保護するように形成する。さらに、これらの絶縁層はエッチング停止層としても作用して、その後のエッチングプロセスを正確に制御する。
【００４６】
図３Ｂに示すように、次に第４絶縁層３１０内に開口部３１２を、リソグラフ及びエッチングのプロセスによって形成して、これにより、開口部３１２の底部に第３絶縁層３０８が露出する。開口部３１２を形成する方法は、第４絶縁層３１０上にパターン化したマスク層（図示せず）を形成するステップと、このマスク層をマスクとして用いて、第４絶縁層３１０の、このマスク層に覆われていない部分を、第３絶縁層３０８の表面が露出するまでエッチングするステップとを含む。これに続いて、このマスク層を除去する。次に開口部３１２の側壁上に導電性のスペーサ３１４を形成する。導電性のスペーサ３１４は例えばポリシリコンにして、例えば絶縁層３１０及び開口部３１２を導電層（図示せず）で覆って、これに続いて、この導電層の、開口部３１２外にある部分をエッチバックして除去することによって形成する。この導電層は例えば化学的気相成長によって形成する。
【００４７】
図３Ｃに示すように、第４絶縁層３１０及び導電層３１４をマスクとして用いて、開口部３１２内の第３絶縁層３０８及び第２絶縁層３０６を除去して、第１絶縁層３０４の表面を露出させて、ここで第３絶縁層３０８および第２絶縁層３０６の除去は、例えば異方性プラズマエッチングまたはウェットエッチングによって行う。この後に、開口部３１２内の絶縁層３０４を除去して、エピタキシャル層３０２の表面を露出させて、ここでは第１絶縁層３０４をウェットエッチングによって除去して、エピタキシャル層３０２の表面損傷を回避する。
【００４８】
このプロセス（処理）ステップでは、第４絶縁層３１０及び導電層３１４をマスクとして用いることができるので、最終的には、エミッタとシリコンゲルマニウムエピタキシャル層３０２との間の接触開口部として使用する開口部３１２の形成が、自己整合プロセスになる。
【００４９】
浸漬ウェットエッチング技法では、エピタキシャル層３０２に対する第１絶縁層３０４のエッチング選択性が高いので、絶縁層３０４は浸漬ウェットエッチング技法によって除去することができる。エピタキシャル層３０２の損傷を防止して、シリコンの損失をなくすことができる。
【００５０】
その後に、図３Ｄに示すように、基板３００をコンフォーマル導電層３１６で覆って、これに続いて導電層３１６をドーピングして、ここでは導電層３１６をポリシリコンとし、ドーパントを例えばヒ素のようなＮ型ドーパントとする。次に導電層３１６を導電層３１８で覆って、ここでは導電層３１８を例えばポリシリコンとする。
【００５１】
導電層３１８を形成する前に、コンフォーマル導電層３１６を形成しドーピングして、その後に形成するエミッタの底部におけるドーパントの均一な分布を確実にする。
【００５２】
その後に、図３Ｅに示すように、第４絶縁層３１０をエッチング停止層として用いて、第４絶縁層３１０の表面が露出するまで、導電層３１８及び導電層３１６の一部分をエッチバックまたはＣＭＰによって除去する。残った導電層３１８ａ及び残った導電層３１６ａを組み合わせて、バイポーラトランジスタのエミッタ３１９を形成する。
【００５３】
次に図３Ｆに示すように、第４絶縁層３１０を完全に除去して、ここで第４絶縁層の除去は、ドライエッチングまたはウェットエッチングのプロセスによって行う。この後に、例えばイオン打込みプロセスのような第１の型のドーピングを実行して、エミッタ３１９の抵抗率を低減する。
【００５４】
続いて図３Ｇのように、エミッタ３１９及び導電性のスペーサ３１４をマスクとして用いて、第３絶縁層３０８の一部分を異方性エッチングによって除去して、第２絶縁層３０６上でエッチングを停止して、第２絶縁層３０６の表面を露出させる。次に、エミッタ３１９及び導電性のスペーサ３１４をマスクとして用いて、エピタキシャル層３０２に対して第２の型のドーピング３２１を実行して、エピタキシャル層３０２上に外部ベース接触領域３２２を形成して、ここでは、第２の型のドーピングプロセス３２１のドーピング型は、第１の型のドーピングプロセス３２０のドーピング型とは異なる。
【００５５】
図３Ｈに示すように、導電性のスペーサ３１４の側壁上及び残った第３絶縁層３０８上に絶縁性のスペーサ３２４を形成して、ここではスペーサ３２４を例えば酸化シリコンで構成する。絶縁層３２４の形成は、基板３００を絶縁層（図示せず）で覆うステップと、これに続いてこの絶縁層をエッチバックして、エミッタ３１９上、導電性のスペーサ３１４上、及び外部ベース接触領域３２２上からこの絶縁層を除去して、絶縁性のスペーサ３２４を形成するステップとを含む。その後に、エミッタ３１９、導電性のスペーサ３１４、及び絶縁性のスペーサ３２４をマスクとして用いて、第２絶縁層３０６をエッチングして、第１絶縁層３０４上でエッチングを停止して、第１絶縁層３０４の表面を露出させて、ここでは第２絶縁層３０６の除去は、例えば異方性エッチングによって行う。ベース接触領域３２２が露出するまで、第１絶縁層３０４をさらに除去して、ここで絶縁層３０４の除去は、バッファ酸化物エッチング剤中の浸漬ウェットエッチング技法を用いることを含む。
【００５６】
プロセスのステップ３Ｆ〜３Ｈでは、前記導電性のスペーサ及び第４絶縁層は、第３、第２、及び第１絶縁層に対するエッチングの選択性が高く、前記導電性のスペーサ及び第４絶縁層はマスクとして作用することができる。さらに、第３及び第４絶縁層は高いエッチング選択性を有し、第１及び第２絶縁層も高いエッチング選択性を有する。
【００５７】
図３Ｉに示すように、エミッタ３２０上及びベース接触領域３２２上にサリサイド層３２６を形成して、ここでサリサイド層３２６は、例えばニッケルサリサイド、コバルトサリサイド、あるいはチタニウムサリサイドで構成する。サリサイド層３２６は例えば、基板３００を金属層（図示せず）で覆って、基板３００をアニール加熱して、エミッタ３１９、外部ベース接触領域３２２、及びこの金属層の相互間の反応を誘導してサリサイド層３２６を形成し、そして未反応の金属を除去することによって形成する。
【００５８】
図３Ｉに、本発明の第２の要点による自己整合バイポーラトランジスタの構造を示す。
【００５９】
図３Ｉに示すように、自己整合バイポーラトランジスタは少なくとも、コレクタとして作用する基板３００と、エミッタ３１９と、導電性のスペーサ３１４と、ベース３０２と、外部ベース接触領域３２２とを具えている。
【００６０】
ベース３０２は基板３００上に配置する。ベース接触領域３２２は、基板３００上のベース３０２の側面付近に、ベース３０２と同程度に堆積させる。ベース３０２及び外部ベース接触領域３２２を同じ型のドーパントでドーピングして、外部ベース接触領域３２２中のドーパント濃度はベース３０２中のドーパント濃度よりも高くする。
【００６１】
ベース３０２上にエミッタ３１９を堆積させる。エミッタ３１９と、コレクタとして作用する基板３００のドーパント型は同じであるが、ベース３０２及び外部ベース接触領域３２２のドーパント型とは異なる。本発明のこの要点では、エミッタ３１９及び基板３００の両方がＮ型ドーパントを有し、ベース３０２及びベース接触領域３２２がＰ型ドーパントを有する。
【００６２】
エミッタ３１９の側壁の最上部に、導電性のスペーサ３１４を堆積させる。本発明のこの要点では、導電性のスペーサ３１４をポリシリコン型の導電材料で形成しているが、本発明の教示はドーピングしたポリシリコンに限定されないことは明らかである。ドーピングしたガリウムヒ素、ドーピングしたインジウムリン、タングステンシリサイド、タングステン、チタニウム、あるいはチッ化チタニウムも使用することができる。導電性のスペーサ３１４のドーパント型は、エミッタ３１９のドーパント型と同じにする。
【００６３】
上記の構造はさらに、ベース３０２上の、エミッタ３１９の側面付近に堆積させた第１絶縁層３０４を具えている。第１絶縁層３０４は、ベース接触領域３２２の一部分まで広がる。絶縁層３０４は例えば酸化シリコンで構成する。
【００６４】
絶縁層３０４上に第２絶縁層３０６を堆積させる。絶縁層３０６は例えばチッ化シリコン、酸化チッ化シリコン、あるいは炭化シリコンで構成する。
【００６５】
エミッタ３１９の側壁上の、導電性のスペーサ３４１と第２絶縁層３０６との間に、第３絶縁層３０８を堆積させる。第３絶縁層３０８は例えば酸化シリコンにして、この絶縁層の端をベース３０２の端におよそ合わせて整列させる。
【００６６】
導電性のスペーサ３１４の側壁上及び第３絶縁層３０８上に、絶縁性のスペーサ３２４を堆積させる。絶縁性のスペーサ３４２は例えば酸化シリコンにして、スペーサ３２４の端を第２絶縁層３０６の端におよそ合わせて整列させる。
【００６７】
エミッタ３１９上、導電性のスペーサ３１４上、及びベース接触領域３２２上に金属層３２６を配置して、ここでこの金属層は、ニッケルシリサイド、コバルトシリサイド、あるいはチタニウムシリサイドを含む。
【００６８】
本発明のこの要点では、絶縁層３０４を酸化シリコンで構成し、絶縁層３０６をチッ化シリコンで構成し、絶縁層３０８を酸化シリコンで構成し、そして絶縁層３１０をチッ化シリコンで構成する。しかし、絶縁層３０４、３０６、３０８、３１０はこれらの材料に限定されない。これらの絶縁層に高いエッチング選択性を与えることができるいずれの材料も許容される。例えば、絶縁層３０４、３０８を非ドーピングのシリコンガラス、リンホウケイ酸ガラス、リンケイ酸ガラス、リッチ酸化シリコンまたはフッ化シリコンガラスで形成して、絶縁層３０６、３１０を酸化チッ化シリコンまたは炭化シリコンで形成することができる。
【００６９】
本発明の範囲から逸脱することなく、本発明の構造に対して種々の変更及び変形を加え得ることは、当業者にとって明らかである。以上のことから、本発明の変更及び変形は、請求項及びこれと等価なものの範囲内である限り、本発明の範囲に含まれる。
【図面の簡単な説明】
【図１Ａ】従来技術によるヘテロ接合バイポーラトランジスタの製造プロセスを示す断面図である。
【図１Ｂ】従来技術によるヘテロ接合バイポーラトランジスタの製造プロセスを示す断面図である。
【図１Ｃ】従来技術によるヘテロ接合バイポーラトランジスタの製造プロセスを示す断面図である。
【図１Ｄ】従来技術によるヘテロ接合バイポーラトランジスタの製造プロセスを示す断面図である。
【図１Ｅ】従来技術によるヘテロ接合バイポーラトランジスタの製造プロセスを示す断面図である。
【図２Ａ】本発明による自己整合バイポーラトランジスタの製造プロセスを示す断面図である。
【図２Ｂ】本発明による自己整合バイポーラトランジスタの製造プロセスを示す断面図である。
【図２Ｃ】本発明による自己整合バイポーラトランジスタの製造プロセスを示す断面図である。
【図２Ｄ】本発明による自己整合バイポーラトランジスタの製造プロセスを示す断面図である。
【図２Ｅ】本発明による自己整合バイポーラトランジスタの製造プロセスを示す断面図である。
【図２Ｆ】本発明による自己整合バイポーラトランジスタの製造プロセスを示す断面図である。
【図２Ｇ】本発明による自己整合バイポーラトランジスタの製造プロセスを示す断面図である。
【図２Ｈ】本発明による自己整合バイポーラトランジスタの製造プロセスを示す断面図である。
【図３Ａ】エッチング停止層を有する、本発明による自己整列バイポーラトランジスタの製造プロセスの他のオプションを示す断面図である。
【図３Ｂ】エッチング停止層を有する、本発明による自己整列バイポーラトランジスタの製造プロセスの他のオプションを示す断面図である。
【図３Ｃ】エッチング停止層を有する、本発明による自己整列バイポーラトランジスタの製造プロセスの他のオプションを示す断面図である。
【図３Ｄ】エッチング停止層を有する、本発明による自己整列バイポーラトランジスタの製造プロセスの他のオプションを示す断面図である。
【図３Ｅ】エッチング停止層を有する、本発明による自己整列バイポーラトランジスタの製造プロセスの他のオプションを示す断面図である。
【図３Ｆ】エッチング停止層を有する、本発明による自己整列バイポーラトランジスタの製造プロセスの他のオプションを示す断面図である。
【図３Ｇ】エッチング停止層を有する、本発明による自己整列バイポーラトランジスタの製造プロセスの他のオプションを示す断面図である。
【図３Ｈ】エッチング停止層を有する、本発明による自己整列バイポーラトランジスタの製造プロセスの他のオプションを示す断面図である。
【図３Ｉ】エッチング停止層を有する、本発明による自己整列バイポーラトランジスタの製造プロセスの他のオプションを示す断面図である。
【符号の説明】
１００ 基板
１０２ ＳｉＧｅエピタキシャル層
１０４ 絶縁層
１０６ ポリシリコン導電層
１０８ 絶縁層
１１０ 開口部
１１２ コンフォーマル絶縁層
１１４ スペーサ
１１６ ポリシリコン導電層
１１８ エミッタ
２００ シリコン基板
２０２ エピタキシャル層
２０４ 第１絶縁層
２０６ 第２絶縁層
２０８ 開口部
２１０ 導電性スペーサ
２１２ 導電層
２１４ 第１の型のドーピング
２１６ 第２の型のドーピング
２１８ 外部ベース接触領域
２２０ 絶縁性スペーサ
２２２ サリサイド層
３００ シリコン基板
３０２ エピタキシャル層
３０４ 第１絶縁層
３０６ 第２絶縁層
３０８ 第３絶縁層
３１０ 第４絶縁層
３１２ 開口部
３１４ 導電性スペーサ
３１６ コンフォーマル導電層
３１８ 導電層
３１９ エミッタ
３２０ 第１の型のドーピング
３２１ 第２の型のドーピング
３２２ 外部ベース接触領域
３２４ 絶縁性スペーサ
３２６ サリサイド層

Claims (57)

1. 基板上に既に形成した、ベースとして作用するエピタキシャル層を有する基板を用意するステップと；
   前記エピタキシャル層上に、第１絶縁層、第２絶縁層を順に形成するステップと；
   前記第２絶縁層に開口部を形成するステップと；
   前記開口部の側壁上に、導電性のスペーサを形成するステップと；
   前記第２絶縁層及び前記導電性のスペーサをマスクとして用いて、前記開口部内の前記第１絶縁層を除去するステップと；
   前記開口部内に導電層を形成するステップと；
   前記開口部外の前記導電層を除去して、エミッタを形成するステップと；
   前記エミッタ及び前記導電性のスペーサをマスクとして用いて、前記第２絶縁層及び前記第１絶縁層の一部分を除去して、自己整合バイポーラトランジスタを形成するステップと；
   前記エピタキシャル層に対してドーピングのステップを実行して、外部エピタキシャルベース接触領域を形成するステップと
   を具えていることを特徴とするバイポーラトランジスタの製造方法。
2. 前記基板を、シリコンゲルマニウム、シリコン、ガリウムヒ素、及びインジウムリンから成る群から選択した材料で形成することを特徴とする請求項１に記載の方法。
3. 前記エピタキシャル層が、シリコンゲルマニウム、シリコン、ガリウムヒ素、インジウムリン、アルミニウム−ガリウムヒ素の合金（Ａｌ_ｘＧａ_１−ｘＡｓ，ｘ≦１）、及びインジウム−ガリウムヒ素の合金（Ｉｎ_ｘＧａ_１−ｘＡｓ，ｘ≦１）から成る群から選択した材料を具えていることを特徴とする請求項１に記載の方法。
4. 前記導電性のスペーサが、ドーピングしたシリコン、ドーピングしたガリウムヒ素、ドーピングしたインジウムリン、タングステンシリサイド、タングステン、チタニウム、またはチッ化チタニウムであることを特徴とする請求項１に記載の方法。
5. 前記導電性のスペーサ及び前記導電層が、前記第１絶縁層及び前記第２絶縁層に対して高いエッチング選択性を有することを特徴とする請求項１に記載の方法。
6. 前記第１絶縁層及び前記第２絶縁層が、高いエッチング選択性を有することを特徴とする請求項１に記載の方法。
7. 前記第１絶縁層を、非ドーピングのシリコンガラス、リンホウケイ酸ガラス、リンケイ酸ガラス、リッチ酸化シリコン、及びフッ化シリコンガラスから成る群から選択した材料で形成することを特徴とする請求項６に記載の方法。
8. 前記第２絶縁層を、チッ化シリコン、チッ化酸化シリコン、及び炭化シリコンから成る群から選択した材料で形成することを特徴とする請求項６に記載の方法。
9. 前記導電層を、ポリシリコン、ガリウムヒ素、またはインジウムリンで形成したことを特徴とする請求項１に記載の方法。
10. 前記開口部内に前記導電層を形成するステップが、
    導電層を堆積させて前記開口部を満たすステップと；
    前記導電層の前記開口部外にある部分を除去するステップと
    を具えていることを特徴とする請求項１に記載の方法。
11. 前記導電層の前記開口部外にある部分を除去するステップが、化学機械的研磨またはエッチバックを実行するステップを具えていることを特徴とする請求項１０に記載の方法。
12. さらに、前記エミッタに対するドーピングプロセスを実行して前記エミッタの抵抗率を低減するステップを具えていることを特徴とする請求項１に記載の方法。
13. 前記ベースのドーパント型が、前記エミッタ及び前記コレクタのドーパント型と異なることを特徴とする請求項１に記載の方法。
14. さらに、前記エミッタの周囲に絶縁性のスペーサを形成するステップを具えていることを特徴とする請求項１に記載の方法。
15. 前記エミッタ上及び前記外部ベース接触領域上の両方に、自己整合シリサイドを形成するステップを具えていることを特徴とする請求項１に記載の方法。
16. さらに、高速アニール加熱プロセスを実行して、ドーパントを活性化してドーピングの欠陥をなくすことを特徴とする請求項１に記載の方法。
17. コレクタとして作用する基板と；
    該基板上に配置した自己整合ベースと；
    前記基板上、及び前記自己整合ベースの両側面上に配置した外部ベース接触領域と；
    前記自己整合ベースの最上部に配置したエミッタとを具えて、
    該エミッタが、前記自己整合ベースを規定するためのハードマスクとして作用することを特徴とする自己整合バイポーラトランジスタ。
18. さらに、前記エミッタの側壁の最上部に配置した導電性のスペーサを具えていることを特徴とする請求項１７に記載の自己整合バイポーラトランジスタ。
19. さらに、前記導電性のスペーサと前記自己整合ベースとの間に絶縁層を具えていることを特徴とする請求項１７に記載の自己整合バイポーラトランジスタ。
20. さらに、前記エミッタの周囲に絶縁性のスペーサを具えていることを特徴とする請求項１７に記載の自己整合バイポーラトランジスタ。
21. さらに、前記エミッタ上及び前記外部ベース接触領域上に、自己整合シリサイド層を具えていることを特徴とする請求項１７に記載の自己整合バイポーラトランジスタ。
22. 前記自己整合ベースが、非選択性のエピタキシャルフィルムを具えていることを特徴とする請求項１７に記載の自己整合バイポーラトランジスタ。
23. 前記エミッタがさらに、ドーピングプロセスによってもたらされた所定の抵抗率を具えていることを特徴とする請求項１７に記載の自己整合バイポーラトランジスタ。
24. 前記外部ベース接触領域がさらに、ドーピングプロセスによってもたらされた所定の抵抗率を有することを特徴とする請求項１７に記載の自己整合バイポーラトランジスタ。
25. 前記基板を、シリコンゲルマニウム、シリコン、ガリウムヒ素、及びインジウムリンから成る群から選択した材料で形成したことを特徴とする請求項１７に記載の自己整合バイポーラトランジスタ。
26. 前記ベースを、シリコンゲルマニウム、シリコン、ガリウムヒ素、インジウムリン、アルミニウム−ガリウムヒ素の合金（Ａｌ_ｘＧａ_１−ｘＡｓ，ｘ≦１）、及びインジウム−ガリウムヒ素の合金（Ｉｎ_ｘＧａ_１−ｘＡｓ，ｘ≦１）から成る群から選択した材料で形成したことを特徴とする請求項１７に記載の自己整合バイポーラトランジスタ。
27. 前記エミッタを、ポリシリコン、ガリウムヒ素、及びインジウムリンから成る群から選択した材料で形成したことを特徴とする請求項１７に記載の自己整合バイポーラトランジスタ。
28. 前記導電性のスペーサが、ポリシリコン、ガリウムヒ素、インジウムリン、タングステンシリサイド、タングステン、チタニウム、及びチッ化チタニウムを具えていることを特徴とする請求項１７に記載の自己整合バイポーラトランジスタ。
29. 基板上にベースとして既に形成したエピタキシャル層を有する基板を用意するステップと；
    前記基板上に、第１絶縁層、第２絶縁層、第３絶縁層、及び第４絶縁層を順に形成するステップと；
    前記第４絶縁層に開口部を形成するステップと；
    前記開口部の側壁上に導電性のスペーサを形成するステップと；
    前記第４絶縁層及び前記導電性のスペーサをマスクとして用いて、前記開口部内の前記第３絶縁層、前記第２絶縁層、及び前記第１絶縁層を除去するステップと；
    前記第４絶縁層上に導電層を形成して、前記開口部を満たすステップと；
    前記開口部外の前記導電層を除去して、エミッタを形成するステップと；
    前記エミッタ及び前記導電性のスペーサをマスクとして用いて、前記第１絶縁層、前記第２絶縁層、前記第３絶縁層、及び前記第４絶縁層を完全に除去して、自己整合バイポーラトランジスタを形成するステップと
    を具えていることを特徴とする自己整合バイポーラトランジスタの製造方法。
30. さらに、前記エミッタに対して第１のドーピングを実行するステップを具えていることを特徴とする請求項２９に記載の方法。
31. さらに、前記エピタキシャル層に対して第２のドーピングを実行して、外部ベース接触領域を形成することを特徴とする請求項２９に記載の方法。
32. 前記基板を、シリコンゲルマニウム、シリコン、ガリウムヒ素、及びインジウムリンから成る群から選択した材料で形成することを特徴とする請求項２９に記載の方法。
33. 前記エピタキシャル層を、シリコンゲルマニウム、シリコン、ガリウムヒ素、インジウムリン、アルミニウム−ガリウムヒ素の合金（Ａｌ_ｘＧａ_１−ｘＡｓ，ｘ≦１）、及びインジウム−ガリウムヒ素の合金（Ｉｎ_ｘＧａ_１−ｘＡｓ，ｘ≦１）から成る群から選択した材料で形成することを特徴とする請求項２９に記載の方法。
34. 前記導電性のスペーサを、ポリシリコン、ドーピングしたガリウムヒ素、ドーピングしたインジウムリン、タングステンシリサイド、タングステン、チタニウム、及びチッ化チタニウムから成る材料で形成することを特徴とする請求項２９に記載の方法。
35. 前記導電性のスペーサが、前記第１絶縁層、前記第２絶縁層、前記第３絶縁層、及び前記第４絶縁層に対して高いエッチング選択性を有することを特徴とする請求項２９に記載の方法。
36. 前記第１絶縁層及び前記第２絶縁層が高いエッチング選択性を有することを特徴とする請求項２９に記載の方法。
37. 前記第２絶縁層及び前記第３絶縁層が高いエッチング選択性を有することを特徴とする請求項２９に記載の方法。
38. 前記第３絶縁層及び前記第４絶縁層が高いエッチング選択性を有することを特徴とする請求項２９に記載の方法。
39. 前記第１絶縁層及び前記第３絶縁層を、非ドーピングのシリコンガラス、リンホウケイ酸ガラス、リンケイ酸ガラス、リッチ酸化シリコン、及びフッ化シリコンガラスから成る群から選択することを特徴とする請求項２９に記載の方法。
40. 前記第２絶縁層及び前記第４絶縁層を、チッ化シリコン、酸化チッ化シリコン、及び炭化シリコンから成る群から選択した材料で形成することを特徴とする請求項２９に記載の方法。
41. さらに、前記エミッタの周囲に絶縁性のスペーサを形成するステップを具えていることを特徴とする請求項２９に記載の方法。
42. さらに、前記エミッタ上及び前記外部ベース接触領域上にサリサイド層を形成することを特徴とする請求項２９に記載の方法。
43. コレクタとして作用する基板と；
    該基板上に配置した自己整合ベースと；
    前記基板上の、前記ベースの２つの側面上に配置した外部ベース接触領域と；
    前記ベース上に堆積させたエミッタと；
    前記エミッタの上部側壁上に堆積させた導電性のスペーサと；
    前記ベース上及び前記エミッタの２つの側面付近に堆積し、かつ前記ベース接触領域の一部分まで広がる第１絶縁層と；
    前記第１絶縁層上に堆積させた第２絶縁層と；
    前記導電性のスペーサと前記第２絶縁層との間のエミッタ側壁上に堆積させた第３絶縁層とを具えて、
    前記第３絶縁層の端を前記ベースの端に合わせて整列させたことを特徴とする自己整合バイポーラトランジスタの構造。
44. 前記基板を、シリコンゲルマニウム、シリコン、ガリウムヒ素、及びインジウムリンから成る群から選択したことを特徴とする請求項４３に記載の構造。
45. さらに絶縁性のスペーサを具えて、該絶縁性のスペーサを、前記導電性のスペーサの側壁上及び前記第３絶縁層の側壁上に配置して、前記スペーサの端部を、前記第１及び第２絶縁層の端部におよそ合わせて整列させたことを特徴とする請求項４３に記載の構造。
46. さらに、自己整合シリサイド層を具えて、該シリサイド層を前記エミッタ上、前記導電性のスペーサ上、及び前記外部ベース接触領域上に堆積させたことを特徴とする請求項４３に記載の構造。
47. 前記自己整合サリサイド層を、ニッケルサリサイド、コバルトサリサイド、及びチタニウムサリサイドから成る群から選択した材料で構成したことを特徴とする請求項４６に記載の構造。
48. 前記ベースを、シリコンゲルマニウム、シリコン、ガリウムヒ素、インジウムリン、アルミニウム−ガリウムヒ素の合金（Ａｌ_ｘＧａ_１−ｘＡｓ，ｘ≦１）、及びインジウム−ガリウムヒ素の合金（Ｉｎ_ｘＧａ_１−ｘＡｓ，ｘ≦１）から成る群から選択した材料で形成したことを特徴とする請求項４３に記載の構造。
49. 前記エミッタを、ポリシリコン、ガリウムヒ素、及びインジウムリンから成る群から選択した材料で形成したことを特徴とする請求項４３に記載の構造。
50. 前記導電性のスペーサを、ポリシリコン、ガリウムヒ素、インジウムリン、タングステンシリサイド、タングステン、チタニウム、及びチッ化チタニウムから成る群から選択した材料で形成したことを特徴とする請求項４３に記載の構造。
51. 前記第１絶縁層及び前記第２絶縁層が高いエッチング選択性を有することを特徴とする請求項４３に記載の構造。
52. 前記第２絶縁層及び前記第３絶縁層が高いエッチング選択性を有することを特徴とする請求項４３に記載の構造。
53. 前記第１絶縁層を、非ドーピングのシリコンガラス、リンホウケイ酸ガラス、リンケイ酸ガラス、リッチ酸化シリコン、及びフッ化シリコンガラスから成る群から選択した材料で形成したことを特徴とする請求項４３に記載の構造。
54. 前記第２絶縁層を、チッ化シリコン、酸化チッ化シリコン、及び炭化シリコンから成る群から選択した材料で形成したことを特徴とする請求項４３に記載の構造。
55. 前記第３絶縁層を、非ドーピングのシリコンガラス、リンホウケイ酸ガラス、リンケイ酸ガラス、リッチ酸化シリコン、及びフッ化シリコンガラスから成る群から選択した材料で形成したことを特徴とする請求項４３に記載の構造。
56. 前記エミッタがさらに、ドーピングプロセスによってもたらされた所定の抵抗率を具えていることを特徴とする請求項４３に記載の構造。
57. 前記外部ベース接触領域がさらに、ドーピングプロセスによってもたらされた所定の抵抗率を具えていることを特徴とする請求項４３に記載の構造。

Images