JP2004157550A - 表示装置 - Google Patents

Abstract

【課題】 良好な階調表示を行うことが可能となる表示装置を提供する。
【解決手段】 ゲート信号線と、ドレイン信号線と、前記ゲート信号線と前記ドレイン信号線とに接続された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極とを有する表示パネルと、前記ゲート信号線を駆動するゲート駆動回路と、前記ドレイン信号線を駆動するドレイン駆動回路とを有し、前記ドレイン駆動回路には複数の階調基準電圧が供給され、前記ドレイン駆動回路は、前記複数の階調基準電圧のうちの隣り合う２つの階調基準電圧から中間電圧を生成し、前記中間電圧のうちの任意の中間電圧を前記ドレイン信号線に供給し、Ｖ０を最小階調レベルに対応する階調基準電圧とし、Ｖｍを最大階調レベルに対応する階調基準電圧とし、Ｖｉを（Ｖｍ＋Ｖ０）／２に最も近い階調基準電圧とした場合、Ｖ（ｉ−１）とＶｉとの間に挿入される中間電圧の数は、Ｖ（ｉ−２）とＶ（ｉ−１）との間に挿入される中間電圧の数よりも多い。
【選択図】 図１５

Description

本発明は、示装置に係わり、特に、ＴＦＴ（Thin Film Transistor）液晶ディスプレイに適用して有効な技術に関するものである。

従来、ＴＦＴ液晶ディスプレイの１つとして、ＴＦＴ液晶表示モジュールが公知である。
図３９は、前記従来のＴＦＴ液晶表示モジュールの概略構成を示すブロック図である。
図３９において、液晶表示パネル（ＬＣＤ）は、６４０×３×４８０画素から構成され、液晶表示パネル（ＬＣＤ）の上下にドレインドライバ５１１が配置され、この上下のドレインドライバ５１１を交互に薄膜トランジスタＴＦＴのドレイン線（Ｄ）に接続し、薄膜トランジスタＴＦＴに液晶を駆動するための電圧を供給する。
また、薄膜トランジスタＴＦＴのゲート線（Ｇ）には、液晶表示パネル（ＬＣＤ）の側面に配置されたゲートドライバ５０６を接続し、１水平動作時間薄膜トランジスタＴＦＴのゲートに電圧を供給する。

１個の半導体集積回路（ＬＳＩ）より構成される表示制御装置５０１は、本体コンピュータからの表示用データと表示制御信号を受け取り、これを基にドレインドライバ５１１，ゲートドライバ５０６を駆動する。
この場合に、本体コンピュータからの表示用データは、１画素単位、即ち、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各データを１つの組にして単位時間毎に転送する。
ここで、表示用データは、各色毎４ビットの１２ビット、あるいは、各色毎６ビットの１８ビットで構成されている。
また、ドレインドライバ５１１は、上下に配置されているので、表示制御装置５０１からドレインドライバ５１１を駆動するための出力は、制御信号および表示用データバスとも２系統有している。

図４０は、従来のＴＦＴ液晶表示モジュールのドレインドライバ５１１の概略構成を示すブロック図である。
図４０に示すように、ドレインドライバ５１１は、表示用データのデータラッチ部５５１と出力電圧発生回路５５２とから構成される。
なお、図４０に示すドレインドライバ５１１は、６ビットの表示用データと９値の階調基準電圧が外部より入力され、６４レベルの出力電圧値が得られる。
データラッチ部５５１は、表示データラッチ用クロック信号（ＣＬ１）に同期して表示データを出力本数分だけ取り込み、出力電圧発生回路５５２は、外部から入力された階調基準電圧から生成される６４階調の出力電圧のうち、データラッチ部５５１からの表示データに対応する出力電圧を選択してドレイン信号線に出力する。

図４１は、従来のＴＦＴ液晶表示モジュールのドレインドライバ５１１の出力電圧発生回路５５２の回路構成の概略を示す図であり、ドレイン信号線の総数分だけ設けられる出力電圧発生回路の中の１回路分の回路構成を示す。
図４１に示すように、出力電圧発生回路は、外部より入力される９値の階調基準電圧（Ｖ０〜Ｖ８）間をそれぞれ８等分した電圧値（ＶＯ０〜ＶＯ６４）を生成し、それをデコーダ５５３で選択して出力する。
図４２に、図４１における階調基準電圧と出力電圧との関係を示す図である。
図４２では、全部で６５値の出力電圧値が得られるが、このうち、Ｖ８に等しいＶＯ６４は使用しない。

また、ＴＦＴ液晶表示モジュールの表示用データが各色毎６ビットで構成されているのに対して、本体コンピュータから表示用データが各色毎４ビットで送信されてくる場合に、本体コンピュータからの４ビットの表示用データを、ＴＦＴ液晶表示モジュールの６ビットの上位４ビットデータとし、入力データのない下位２ビットをＬｏｗ、あるいは、Ｈｉｇｈに固定するデジタル−デジタル変換方法により、本体コンピュータからの各色毎４ビットの表示用データを、ＴＦＴ液晶表示モジュールの各色毎６ビットの表示用データに変換していた。
なお、ＴＦＴ液晶表示モジュールのコモン電極駆動法として、コモン電極に印加する電圧を交流化するコモン電極交流化駆動法を採用することにより、低耐圧のドレインドライバが使用できることが、従来から知られている。

一般に、図４３に示す代表的な液晶の印加電圧−透過率特性から明かなように、液晶に印加する電圧と、その透過性は非線形である。
図４３から明かなように、液晶の印加電圧−透過率特性は、使用電圧範囲の両端部で非線形特性が著しく、中央部では比較的線形な特性を示している。
通常は、この非線形特性に合わせた電圧値をドレインドライバに入力することにより、リニアな好ましい階調表示を得ることが可能である。
しかしながら、外部から入力された９値の階調基準電圧（ＶＩ０〜ＶＩ８）間をそれぞれ８等分した電圧値（ＶＯ０〜ＶＯ６４）を生成し、それを選択して出力するようにしたドレインドライバ５１１においては、全６４階調のうちユーザーが出力電圧を任意に設定できるのは８階調しかない。
また、ドレインドライバ５１１の内部で生成される階調電圧は、ドレインドライバ５１１の汎用性およびドレインドライバ５１１の内部回路の簡略化のために、外部から入力される各階調基準電圧間を等間隔に分圧して生成されている。
このため、ドレインドライバ５１１の内部で生成される階調電圧は、本来のリニアで好ましい階調表示を得るための電圧からずれが生じてしまうという問題点があった。
液晶の印加電圧−透過率特性が、比較的線形な特性を示す使用電圧範囲の中央部では、前記「ずれ」の影響はあまり大きくないが、非線形特性の著しい使用電圧の両端部分では、この「ずれ」の影響が無視できず、良好な階調表示特性を得ることができないという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、表示装置において、良好な階調表示を行うことが可能となる技術を提供することにある。
本発明の前記目的並びにその他の目的及び新規な構成は、本明細書の記載及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
即ち、本発明は、ゲート信号線と、ドレイン信号線と、前記ゲート信号線と前記ドレイン信号線とに接続された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極とを有する表示パネルと、前記ゲート信号線を駆動するゲート駆動回路と、前記ドレイン信号線を駆動するドレイン駆動回路とを有し、前記ドレイン駆動回路には複数の階調基準電圧が供給され、前記ドレイン駆動回路は、前記複数の階調基準電圧のうちの隣り合う２つの階調基準電圧から中間電圧を生成し、前記中間電圧のうちの任意の中間電圧を前記ドレイン信号線に供給する表示装置であって、Ｖ０を最小階調レベルに対応する階調基準電圧とし、Ｖｍを最大階調レベルに対応する階調基準電圧とし、Ｖｉを（Ｖｍ＋Ｖ０）／２に最も近い階調基準電圧とした場合、Ｖ（ｉ−１）とＶｉとの間に挿入される中間電圧の数は、Ｖ（ｉ−２）とＶ（ｉ−１）との間に挿入される中間電圧の数よりも多いことを特徴とする。

また、本発明は、ゲート信号線と、ドレイン信号線と、前記ゲート信号線と前記ドレイン信号線とに接続された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極とを有する表示パネルと、前記ゲート信号線を駆動するゲート駆動回路と、前記ドレイン信号線を駆動するドレイン駆動回路とを有し、前記ドレイン駆動回路には複数の階調基準電圧が供給され、前記ドレイン駆動回路は、前記複数の階調基準電圧のうちの隣り合う２つの階調基準電圧の間に中間電圧を生成し、前記中間電圧のうちの任意の中間電圧を前記ドレイン信号線に供給する表示装置であって、Ｖ０を最小階調レベルに対応する階調基準電圧とし、Ｖｍを最大階調レベルに対応する階調基準電圧とし、Ｖｉを（Ｖｍ＋Ｖ０）／２に最も近い階調基準電圧とした場合、Ｖ（ｉ−１）とＶｉとの間に挿入される中間電圧の数は、Ｖ（ｉ−２）とＶ（ｉ−１）との間に挿入される中間電圧の数よりも多いことを特徴とする。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の液晶表示装置によれば、良好な階調表示を得ることが可能となる。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の液晶表示装置の実施例（実施例１）であるＴＦＴ液晶表示モジュールのＴＦＴ液晶表示パネルとその周辺に配置された回路を示すブロック図である。
本実施例１のＴＦＴ液晶表示モジュールは、ＴＦＴ液晶表示パネル（ＴＦＴ−ＬＣＤ）の上側にドレインドライバ部１０３が配置され、また、ＴＦＴ液晶表示パネル（ＴＦＴ−ＬＣＤ）の側面部には、ゲートドライバ部１０４、コントローラ部１０１，電源部１０２が配置される。
ドレインドライバ部１０３、ゲートドライバ部１０４、コントローラ部１０１及び電源部１０２は、それぞれ専用のプリント基板に実装される。
また、液晶表示パネル（ＬＣＤ）は、６４０×３×４８０画素から構成される。

図２は、図１に示すＴＦＴ液晶表示パネル（ＴＦＴＰ−ＬＣＤ）の等価回路を示す図である。
図２に示すように、薄膜トランジスタＴＦＴは、隣接する２本のドレイン信号線Ｄと、隣接する２本のゲート信号線Ｇとの交差領域内に配置される。
薄膜トランジスタＴＦＴのドレイン電極、ゲート電極は、それぞれ、ドレイン信号線Ｄ、ゲート信号線Ｇに接続される。
薄膜トランジスタＴＦＴのソース電極は画素電極に接続され、画素電極とコモン電極との間に液晶層が設けられるので、薄膜トランジスタＴＦＴのソース電極との間には、液晶容量ＣLCが等価的に接続される。
薄膜トランジスタＴＦＴは、ゲート電極に正のバイアス電圧を印加すると導通し、ゲート電極に負のバイアス電圧を印加すると不導通になる。

また、薄膜トランジスタＴＦＴのソース電極と前ラインのゲート信号線との間には、保持容量ＣADDが接続される。
なお、ソース電極、ドレイン電極は本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース電極、ドレイン電極は動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース電極、他方をドレイン電極と固定して表現する。
その場合に、ゲート１ライン目の保持容量ＣADDの他端が開放状態になるのを防止するために、ゲート信号線（Ｇ１）の外側にダミーゲート信号線（Ｇ０）が設けられ、ゲート１ライン目の保持容量ＣADDの他端をダミーゲート信号線（Ｇ０）に接続する。

また、図３に示すＴＦＴ液晶表示パネル（ＴＦＴ−ＬＣＤ）の１画素の等価回路において、薄膜トランジスタＴＦＴのドレイン−ゲート間、および、ゲート−ソース間には、浮遊容量ＣGD，ＣGSが存在する。
したがって、図４に示すように、各ゲート信号線の間には、保持容量ＣADDとゲート−ソース間の浮遊容量ＣGSとの直列回路が接続されることになる。
しかしながら、最終ラインのゲート信号線（Ｇｅｎｄ）の外側にはゲート信号線が存在しないため、最終ゲート信号線（Ｇｅｎｄ）とその他のゲート信号線（Ｇ１〜Ｇｅｎｄ−１）との間では、ゲート信号線に接続されるコンデンサの容量値が相違する。
本実施例１のＴＦＴ液晶表示モジュールにおいては、ゲート信号線に接続されるコンデンサの容量値が略同じにするために、最終ゲート信号線（Ｇｅｎｄ）の外側に、ダミーゲート信号線（Ｇｅｎｄ＋１）が設けられる。

また、正規のゲート信号線（Ｇ１〜Ｇｅｎｄ）の両側に設けたダミーゲート信号線（Ｇ０，Ｇｅｎｄ＋１）は、製造工程中において静電気が侵入するのを防止する効果も有している。
保持容量ＣADDは、良く知られているように、薄膜トランジスタ（ＴＦＴ）がスイッチングするとき、ゲート電位変化が画素電極電位に与える影響を低減する働きをする。
また、保持容量ＣADDは、放電時間を長くする作用もあり、薄膜トランジスタＴＦＴがオフした後の映像情報を長い間蓄積する。

図５は、本実施例１のＴＦＴ液晶表示モジュールの各ドライバ（ドレインドライバ，ゲートドライバ，コモンドライバ）の概略構成と、信号の流れを示すブロック図である。
図５において、表示制御装置２０１、バッファ回路２１０は図１に示すコントローラ部１０１に設けられ、ドレインドライバ２１１は図１に示すドレインドライバ部１０３に設けられ、ゲートドライバ２０６は図１に示すゲートドライバ部１０４に設けられる。
ドレインドライバ２１１は、前記図４０に示すドレインドライバ５１１と同様に、表示データのデータラッチ部と出力電圧発生回路とから構成される。
また、階調基準電圧生成部２０８、マルチプレクサ２０９、コモン電圧生成部２０２、コモンドライバ２０３、レベルシフト回路２０７、ゲートオン電圧生成部２０４、ゲートオフ電圧生成部２０５およびＤＣ−ＤＣコンバータ２１２は図１に示す電源部１０２に設けられる。

従来のコモン電極交流化駆動法においては、交流波形として方形波を使用していたため、位相が切り替わり時点で、コモン電極駆動用トランジスタに大きなピーク電流が流れ、定格値の大きなトランジスタが必要であり、それに伴い駆動回路が大型化するという問題点があった。
前記問題点を解決するために、本実施例１のＴＦＴ液晶表示モジュールにおいては、図５に示すコモン電圧生成部２０２において、方形波の交流化信号（Ｍ）を台形波の交流化信号に変換し、台形波の交流駆動電圧をコモン電極に印加している。

図６は、図５に示すコモン電圧生成部２０２の回路構成、および、入出力波形を示す図である。
図６（ａ）のコモン電圧生成回路３０２において、図６（ｂ）に示すＨｉｇｈレベルの方形波がオペアンプＯＰ１の交流化信号入力端子に印加されると、抵抗Ｒ１およびコンデンサＣ１を介して電流が流れ、コンデンサＣ１が充電されることにより、オペアンプＯＰ１の出力電圧は徐々に降下していく。
そして、コンデンサＣ１の両端の電位差が、コンデンサＣ１と並列に接続されているダイオードＤ１の順方向電圧を越えると、ダイオードＤ１が導通することにより、オペアンプＯＰ１の出力電圧は低電位側の一定の電圧となる。

また、図６（ｂ）に示すＬｏｗレベルの方形波がオペアンプの交流化信号入力端子に印加されると、コンデンサＣ１が、コンデンサＣ１および抵抗Ｒ１を介して充電されることにより、オペアンプＯＰ１の出力電圧は徐々に上昇していく。
そして、コンデンサＣ１の両端の電位差が、コンデンサＣ１と並列に接続されているダイオードＤ２の順方向電圧を越えると、ダイオードＤ２が導通することにより、オペアンプＯＰ１の出力電圧は高電位側の一定の電圧となる。
これにより、図６（ｂ）に示すように、オペアンプの出力端子から台形波の交流化信号が得られる。
なお、ダイオードＤ１，Ｄ２を複数個直列に接続することにより台形波の振幅レベルを変化させることができる。
この台形波の交流化信号をコモンドライバ２０３に入力し、コモン電極を台形波の交流駆動電圧で駆動することにより、図７に示すように駆動用トランジスタのピーク電流を抑制することが可能であり、これにより、ＴＦＴ液晶表示モジュールの駆動回路を小型化でき、ＴＦＴ液晶表示モジュールの外形サイズを小さくすることが可能である。

前記図３に示す等価回路において、液晶容量ＣLCの他端はコモン電極ＣＯＭに接続されている。
そして、本実施例１のＴＦＴ液晶表示モジュールでは、コモン電極を交流駆動波形で駆動するようにしたので、保持容量ＣADDの他端が接続される前段のゲート信号線も、コモン電極に印加される交流駆動波形と同位相・同振幅の交流駆動波形を加えて駆動するようにしないと、液晶容量ＣLCの両端の電位差が一定にたもつことができない。
そのため、本実施例１のＴＦＴ液晶表示モジュールでは、図５に示すように、コモン電圧生成部２０２からの交流化信号をゲートオン電圧生成部２０４、ゲートオフ電圧生成部２０５に入力して、コモン電極交流駆動波形を加えたゲートオン電圧、ゲートオフ電圧を生成するようにしている。

図８は、本実施例１のＴＦＴ液晶表示モジュールにおける、ゲートオン電圧生成部２０４、ゲートオフ電圧生成部２０５の回路構成を示す図である。
図８において、ゲートオン電圧発生回路３０４は、定電流源Ｉ１とツェナーダイオードＺＤ１から構成されるレベルシフト回路と、オペアンプＯＰ２とＰＮＰ型トランジスタＴＲ１とＮＰＮ型トランジスタＴＲ２から構成されるバッファ回路とで構成され、コモンドライバ２０３の出力電圧を、レベルシフト回路でシフトし、そのシフトされた電圧をバッファ回路で増幅するようにしたものである。
また、ゲートオフ電圧発生回路３０５は、定電流源Ｉ２とツェナーダイオードＺＤ２から構成されるレベルシフト回路と、オペアンプＯＰ３とＰＮＰ型トランジスタＴＲ３とＮＰＮ型トランジスタＴＲ４から構成されるバッファ回路とで構成され、コモンドライバ２０３の出力電圧を、レベルシフト回路でシフトし、そのシフトされた電圧をバッファ回路で増幅するようにしたものである。

図９に、コモン電極に印加されるコモン電圧、ドレインに印加されるドレイン電圧、ゲート電極に印加されるゲート電圧のレベル、および、その波形を示す。
なお、図９において、ドレイン波形は黒を表示しているときのドレイン波形を示す。
図５に示す回路においては、ゲートオン電圧、および、ゲートオフ電圧の両方にコモン電極交流駆動波形を加えたが、ゲートオン電圧は、直流電圧でも薄膜トランジスタＴＦＴは動作可能であるので、図５において、ゲートオン電圧生成部２０４は省略可能である。
ゲートオン電圧生成部２０４を省略することにより、回路構成が簡単になり、それにより、ＴＦＴ液晶表示モジュールの小型化を図ることが可能である。
図１０に、ゲートオン電圧生成部２０４を省略した場合の、コモン電極に印加されるコモン電圧、ドレインに印加されるドレイン電圧、ゲート電極に印加されるゲート電圧のレベル、および、その波形を示す。

また、前記したように、ゲート１ライン目の保持容量ＣADDの他端は、ダミーゲート信号線（Ｇ０）に接続されている。
前記最初のダミーゲート信号線（Ｇ０）に、正規のゲート駆動電圧（ゲートオン電圧，ゲートオフ電圧）を印加することにより、駆動条件を他のゲート信号線と同じにすることができ、これにより、１ライン目の画素のコントラストを向上させることができる。
さらに、前記最終のダミーゲート信号線（Ｇｅｎｄ＋１）にも、正規のゲート駆動電圧（ゲートオン電圧，ゲートオフ電圧）を印加することにより、駆動条件を他のゲート信号線と同じにすることができ、これにより、最終ラインの画素のコントラストを向上させることができる。

図１１は、本発明の液晶表示装置の実施例（実施例２）であるＴＦＴ液晶表示モジュールの電源部の回路構成を示す図である。
本実施例２では、ゲートオン電圧生成部が省略されている。
なお、図１１中に、図５における、階調基準電圧生成部２０８、マルチプレクサ２０９、コモン電圧生成部２０２、コモンドライバ２０３、レベルシフト回路２０７、ゲートオフ電圧生成部２０５およびＤＣ−ＤＣコンバータ２１２を、点線枠で示す。
図１１において、カレントミラー回路ＣＭは、図８に示す定電流源Ｉ２に相当し、ツェナーダイオードＺＤ１とカレントミラー回路ＣＭとでレベルシフト回路を構成する。
コモンドライバ２０３からの出力電圧が、レベルシフト回路においてレベルシフトされ、そのレベルシフトされた電圧がゲートオフ電圧として取り出される。

また、図１１においては、フレーム信号（ＦＬＭ）、および、クロック信号（ＣＬ３）は、レベルシフト回路（４１０，４２０）でレベルシフトされ、バッファ回路４３０に入力される。
そして、バッファ回路４３０から出力されたフレーム信号（ＦＬＭ）およびクロック信号（ＣＬ３）が、ゲートドライバに入力されるようになっている。
しかしながら、何らかの原因により、正電源にノイズが重畳されるとバッファ回路は正電源を基準に動作しているため、バッファ回路４３０は誤動作を行い、ＴＦＴ液晶表示モジュールが誤表示をしてしまう。
そのため、図１１に示す回路構成においては、正電源とレベルシフト回路出力との間にコンデンサＣ２を接続するようにしている。

前記バッファ回路４３０の誤動作について、図１２を用いて説明する。
図１２（ａ）に示す差動増幅器タイプのレベルシフト回路において、正電源に同図（ｂ）に示すようなノイズが重畳された場合に、コンデンサＣ２が接続されていないときには、レベルシフト回路の出力端子に、正電源から重畳されたノイズが、トランジスタＴＲ５のコレクタ−ベース間の浮遊容量ＣCBを介してアースに流れるために、レベルシフト回路の出力電圧は、同図（ｂ）実線で示すようにノイズの立ち下がり部分でなだらかに変化する。
このため、正電源を基準にしてレベルシフト回路の出力電圧を考えると、同図（ｃ）に示すように、ノイズの立ち下がり部分において、正電源とレベルシフト回路の出力電圧との電位差が小さくなり偽パルスが発生し、これにより、バッファ回路４３０は誤動作を行う。
即ち、図１１に示す電源部に入力されるＣＬ３がロウレベルの時に、ゲートドライバには前記偽パルスがＣＬ３として入力される。ゲートドライバに前記偽パルスが入ると、ゲートドライバはシフト動作を行うので誤表示が起る。

本実施例では、正電源とレベルシフト回路の出力端子との間にコンデンサＣ２を接続することにより、正電源に重畳されたノイズと同じ波形のノイズが、コンデンサＣを通りレベルシフト回路の出力端子に重畳されてキャンセルされるため、正電源を基準にしてレベルシフト回路の出力電圧を考えると、同図（ｂ）破線に示すように、正電源とレベルシフト回路の出力電圧との電位差は略一定の電位差となる。
これにより同図（Ｃ）破線に示すように偽パルスは発生せず、バッファ回路４３０の誤動作を防止することが可能となり、耐ノイズ性を向上させることが可能である。
なお、コンデンサＣ２の値が大きいとレベルシフト回路の機能が失われ、Ｃ２の値が小さいとノイズキャンセルの効果が少ないので、コンデンサＣ２の値は、２０〜１００ｐＦの値とする必要がある。

また、従来のＴＦＴ液晶表示モジュールにおいては、ドレイン信号線（Ｄ）に印加する電圧を変化させて視角調整を行っていたが、視角調整を行うためには、液晶の対向電極一画素電極間に印加する電圧を変化させれば良いのであるから、本実施例２では、視角を調整するために、コモン電極に印加される電圧を変化させるようにしている。
そのため、図１１に示す電源部１０２の回路構成においては、端子ＶＡ１，ＶＡ２，ＶＡ３に図１３に示すような可変抵抗を、端子ＶＡ１，ＶＡ２，ＶＡ３に接続することにより、コモン電圧生成部２０２で生成される交流駆動波形のコモン電圧の振幅を変化させるようにしている。
これにより、比較的簡単な回路構成によりＴＦＴ液晶表示モジュールの視角調整が可能となり、また、ＴＦＴ液晶表示モジュールの駆動回路が簡単化されるとともに、ＴＦＴ液晶表示モジュールの外形寸法を小型化することが可能となる。

次に、図１１に示す回路構成における階調基準電圧生成部２０８と、マルチプレクサ２０９について説明する。
図１１に示すように、階調基準電圧生成部２０８は、２つの分圧回路で構成され、前記２つの分圧回路の各出力がマルチプレクサ２０９に入力される。
前記２つの分圧回路の抵抗直列回路は、１番目の分圧回路を構成する抵抗直列回路が、ＲＢ１，ＲＢ２〜ＲＢ１０であったとすると、２番目の分圧回路を構成する抵抗直列回路は、ＲＢ１０，ＲＢ９〜ＲＢ１の関係になるように構成されている。
また、マルチプレクサ２０９は、交流化信号（Ｍ）のＨｉｇｈレベル、Ｌｏｗレベルに応じて２つの分圧回路からの出力を切り替えて階調基準電圧（Ｖ０〜Ｖ８）を出力するようにしている。

今仮に、ドレインドライバ２１１からドレイン電極にＶ７の階調基準電圧が、コモンドライバからコモン電極にＬｏｗレベルのコモン電圧が印加されているとすると、交流化信号（Ｍ）の反転に伴って、コモンドライバ２０３からコモン電極には、Ｈｉｇｈレベルのコモン電圧が印加される。
その場合に、ドレインドライバ２１１には、反転された表示用データが入力されドレインドライバ２１１からは、ドレイン電極にＶ１の階調基準電圧が印加されるようになっている。
抵抗直列回路が２つある理由は、図４３に示すように液晶にはガンマ特性がある為、正転時と反転時でドレインドライバ２１１に与える階調基準電圧を切り換える必要があるからである。
また、図１１に示すコモンドライバ２０３のオペアンプＯＰ４の反転入力端子に接続される半固定抵抗は、コモン信号電圧の直流レベルを調整するためのものである。

次に、本発明の液晶表示装置の他の実施例（実施例３）であるＴＦＴ液晶表示モジュールについて説明する。
本実施例３のＴＦＴ液晶表示モジュールは、良好な階調表示が行えるようにしたものである。
図１４に、本実施例３のＴＦＴ液晶表示モジュールのドレインドライバ２１１の出力電圧発生回路の回路構成を示し、ドレイン信号線（Ｄ）の総数分だけ設けられる出力電圧発生回路の中の１回路分の回路構成を示している。
なお、本実施例３のＴＦＴ液晶表示モジュールのドレインドライバ２１１の構成は、前記図４０に示すドレインドライバ５１１と同じであり、表示用データのデータラッチ部と出力電圧発生回路とから構成される。

一般に図４３に示すように、液晶の印加電圧−透過率特性は、使用電圧範囲の両端部で非線形特性が著しく、中央部では比較的線形特性を示す。
そのため、本実施例３のＴＦＴ液晶表示モジュールのドレインドライバ２１１の出力電圧発生回路においては、外部からの各階調基準電圧間に内挿する電圧値の数を使用電圧範囲の両端部では少なくし、中央部で多くするように、外部より入力される９値の階調基準電圧（Ｖ０〜Ｖ８）間をそれぞれ１６等分し、液晶の印加電圧−透過率特性が非線形特性を示す使用電圧範囲の両端部では、１６等分の中から最も適切な３点、あるいは、７点の電圧をデコーダで選択し、また、液晶の印加電圧−透過率特性が比較的線形特性を示す使用電圧範囲の中央部では、１６等分された電圧をデコーダ２５３で選択するようにしたものである。
したがって、本実施例３のＴＦＴ液晶表示モジュールのドレインドライバの出力電圧発生回路においては、各階調基準電圧間に内装される階調数は順に、３，３，７，１５，１５，７，３，３となっている。

また、階調基準電圧生成部２０８においては、９値の階調基準電圧（Ｖ０〜Ｖ８）を、液晶の電圧−透過率特性が非線形特性を示す使用電圧範囲の両端部の階調基準電圧（Ｖ０−Ｖ１，Ｖ１−Ｖ２，Ｖ２−Ｖ３、Ｖ５−Ｖ６、Ｖ６−Ｖ７，Ｖ７−Ｖ８）間では電位差が小さく、液晶の印加電圧−透過率特性が比較的線形特性を示す使用電圧範囲の中央部の階調基準電圧（Ｖ３−Ｖ４，Ｖ４−Ｖ５）間では電位差が大きくなるような階調基準電圧を生成する。
図１５は、図１４における各階調基準電圧と出力電圧との関係を示す図である。
図１５では、全部で６５値の出力電圧値が得られるが、このうち、Ｖ８に等しいＶＯ６４は使用しない。
また、図１６は、図１５におけるデコーダ入力とデコーダ出力の対応関係を示す表である。

以上説明したように、本実施例３のＴＦＴ液晶表示モジュールにおける階調基準電圧生成部２０８とドレインドライバ２１１の出力電圧発生部を使用すれば、液晶の印加電圧−透過率特性の非線形特性が著しい使用電圧範囲の両端部において、外部より任意に設定できる階調基準電圧数を多くでき、本来望ましい階調電圧とドレインドライバ内部で生成される階調電圧との「ずれ」を少なくできる。
ただし、液晶の印加電圧−透過率特性が、線形特性を示す使用電圧範囲の中央部においては、外部より任意に設定できる階調基準電圧数が減少し、ドレインドライバ２１１の内部で生成される階調電圧数が増加する。

しかしながら、使用電圧範囲の中央部は、液晶の印加電圧−透過率特性が比較的線形特性を示すので、望ましい階調電圧とドレインドライバ２１１の内部で生成される階調電圧との「ずれ」があまり大きくならず、大きな問題となることはない。
これにより、液晶の電圧−輝度特性にあったガンマ補正電圧を得ることができ、より良好な階調表示特性を得ることが可能である。
しかも、外部から入力する階調基準電圧値の数を増やす必要もなく、また、周辺回路を増加する必要もないので、周辺回路部品の増加に伴うコストアップや実装面積の増大もない。

本実施例１のＴＦＴ液晶表示モジュールにおいては、図１に示すように、ドレインドライバ２１１を液晶表示パネル（ＬＣＤ）の上側にのみ配置する。
図１７は、本実施例１のＴＦＴ液晶表示モジュールにおける、ドレインドライバ２１１に対する表示用データとクロック信号の流れを示す図である。
ドレインドライバ２１１の前段のキャリー出力は、そのまま次段のドレインドライバ２１１のキャリー入力に入力される。
このキャリー信号によりドレインドライバ２１１のデータラッチ部５１１のラッチ動作が制御され、誤った表示データがデータラッチ部５１１に書き込まれるのを防止している。

表示制御部２０１は、本体コンピュータとのインターフェースの役割をもち、本体コンピュータから送信されてくる制御信号、クロックおよび表示用データを基に、ドレインドライバ２１１、および、ゲートドライバ２０６の駆動を行う。
本実施例１のＴＦＴ液晶表示モジュールにおける、表示制御装置２０１においては、本体コンピュータから送信されてくる単純１列の表示データを、ドレインドライバ２１１に入力するようにしている。
図１８は、図１７に示す表示制御装置２０１の概略構成を示すブロック図である。
図１９は、図１８に示す表示制御装置２０１のタイミングチャートを示す図である。
本実施例１のＴＦＴ液晶表示モジュールにおいて、表示制御装置２０１は、データ処理部２２１と制御信号処理／生成部２２２とから構成され、制御信号処理／生成部２２２は、本体コンピュータからの制御信号（クロック，表示タイミング信号，同期信号）を受けて、データ処理部２２１および各液晶ドライバ（ドレインドライバ２１１，ゲートドライバ２０６）への制御信号を生成する。

また、制御信号処理／生成部２２２は、ドレインドライバ駆動回路２２３と、ゲートドライバ駆動回路２２４と、出力クロック生成回路２２５からなり、出力クロック生成回路２２５において、データ出力クロックおよびドレインドライバ２１１へのシフトクロック（ＣＬ２）を生成する。
データ処理部２２１は、Ｄ型フリップフロップ２２６と、論理処理回路２２７と、Ｄ型フリップフロップ２２８とが従属接続されてなり、本体コンピュータからの表示用データを受け取り、制御信号処理／生成部２２２からのクロック信号を基にドレインドライバ２１１に表示用データを出力する。
データ処理部２２１の論理処理回路２２７は、表示用データを反転するために挿入されるもので、図２０に示すマルチプレクサで構成できる。
なお、表示用データの反転が必要なければ、論理処理回路２２７は必要ない。

図１９から明かなように、データ出力クロックは、本体コンピュータから入力されるクロック信号および表示用データの周波数と同じであり、本体コンピュータからのクロック信号と同一周波数のクロック信号により、Ｄ型フリップフロップ２２６に取り込まれた表示用データは、Ｄ型フリップフロップ２２８からクロック信号によりデータバスに出力され、本体コンピュータから送信されてくる単純１列の表示用データを、データバスに出力する。
以上説明したように、本実施例１によれば、ＴＦＴ液晶表示モジュールにおいて、ドレインドライバを液晶表示パネルの上下のどちらか一方に配置するようにしたので、液晶表示パネルの額縁の面積を小さくでき、これにより、液晶表示装置の外形寸法にくらべ表示領域を大きくすることが可能である。
また、本実施例１のＴＦＴ液晶表示モジュールにおいては、表示制御装置２０１とドレインドライバ２１１との間に図５に示すようにバッファ回路２１０が挿入されている。

図２１は、本発明の液晶表示装置の他の実施例（実施例４）であるＴＦＴ液晶表示モジュールのバッファ回路の概略構成を示すブロック図である。
前記実施例１の場合に、バッファ回路２１０からの１系統のクロック信号で全てのドレインドレイバ２１１を駆動している。
この場合に、ドレインドレイバ２１１の数が多くなったときに、バッファ回路２１０が、ドレインドレイバ２１１を駆動できなくなる恐れがあり、安定したクロック信号が供給されない場合がある。
そのため、本実施例４のＴＦＴ液晶表示モジュールにおいては、クロック信号を２系統に分け、その２系統のクロック信号を、各々独立したバッファ回路（４５１、４５２）から供給するようにしたものである。
これにより、負荷となるドレインドレイバ２１１の数が多くなったときにおいても、安定したクロック信号を供給することが可能となる。
前記各実施例において、実際の液晶駆動回路は、それぞれ専用のＬＳＩ，ＩＣを使用して液晶駆動回路が構成される。

図２２は、本発明の液晶表示装置の他の実施例（実施例５）であるＴＦＴ液晶表示モジュールの表示制御装置の概略構成を示すブロック図である。
図２２において、前記図３９と相違する部分は、ＴＦＴ液晶表示モジュールの表示制御装置２０１と液晶ドライバ（ドレインドライバ２１１，ゲートドライバ２０６）との間に、バッファ回路（４５１，４５２）を挿入したことにある。
これにより、従来のＴＦＴ液晶表示モジュールの表示制御装置２０１が負担していた液晶ドライバ（ドレインドライバ２１１，ゲートドライバ２０６）の駆動を、バッファ回路（４５１，４５２）で行うようにしたものである。
このバッファ回路（４５１，４５２）は、駆動する出力端子数によっては複数個の半導体集積回路で構成することもできる。
これにより、表示制御装置２０１の消費電力、即ち、発熱を各バッファ回路（４５１，４５２）に分散することができる。

そして、表示制御装置２０１からバッファ回路（４５１，４５２）への配線容量（約２０［ｐＦ］）に比べ、バッファ回路（４５１，４５２）から液晶ドライバ群（ドレインドライバ２１１，ゲートドライバ２０６）への配線容量（接続されるドライバＩＣの個数にもよるが、約１００［ｐＦ］以上）が大きいことにより、表示制御装置２０１の消費電力を、各バッファ回路（４５１，４５２）に分散する効果は大きいものがある。
なお、プリント基板上に部品を載置する場合、表示制御装置２０１とバッファ回路（４５１，４５２）とは、できるだけ近付けた方が、配線容量が低減するので表示制御装置２０１の消費電力を抑えることが可能である。
本実施例５のＴＦＴ液晶表示モジュールでは、前記バッファ回路（４５１，４５２）をあえてカスタム半導体集積回路として開発する必要はなく、標準半導体集積回路で実現可能である。

また、本実施例５のＴＦＴ液晶表示モジュールにおいては、バッファ回路（４５１，４５２）に、非反転回路素子を使用しているが、回路構成によっては、反転回路素子（インバータ）、あるいは、フリップ・フロップ回路を使用することも可能である。
しかし、本実施例５のＴＦＴ液晶表示モジュールでは、バッファ回路（４５１，４５２）を追加する関係上、実装される半導体集積回路の総面積が増加してしまうことと、表示制御装置２０１からバッファ回路（４５１，４５２）を駆動する分だけの消費電力が総合的には増加することになる。
また、表示制御装置２０１は、ドレインドライバ２１１の駆動において、制御信号より表示用データバスの方が出力本数が多い。
表示階調が増加すれば、その分、表示制御装置２０１からのデータの出力本数も増加する。
そこで、表示制御装置２０１を、データ処理部と制御信号処理／生成部とに分けて消費電力を、より少なくすることが可能である。

図２３は、本発明の液晶表示装置の他の実施例（実施例６）であるＴＦＴ液晶表示モジュールの表示制御装置の概略構成を示すブロック図である。
本実施例６は、表示制御装置２０１を、データ処理部と制御信号処理／生成部とに分けた場合の実施例である。
図２４は、図２３に示すデータ処理部の回路構成を示す図である。
図２５は、図２３に示すデータ処理部のタイミングチャートを示す図である。
図２４において、制御信号処理／生成部２３０は、本体コンピュータからの制御信号（クロック，表示タイミング信号，同期信号）を受けて、データ処理部（２３１，２３２）および各液晶ドライバへ（ドレインドライバ２１１，ゲートドライバ２０６）の制御信号を生成する。
図２４に示すデータ処理部（２３１，２３２）は、マルチプレクサ２３３と、クロックＣＫ１が入力されるＤ型フリップフロップ２３４と、クロックＣＫ２が入力されるＤ型フリップフロップ２３５とが従属接続されてなり、本体コンピュータからの表示用データを受け取り、制御信号処理／生成部２３０からのクロック信号を基にドレインドライバ２１１に表示用データを出力する。

図２５に示すタイミングチャートから明かなように、上側のデータ処理部２３１に入力されるクロック信号（ＣＫ２）と、下側のデータ処理部２３２に入力されるクロック信号（ＣＫ２）とは、位相が１８０゜相違しており、また、クロック信号（ＣＫ２）は、本体コンピュータからのクロック信号の２倍の周期を有している。
これにより、上側および下側のデータ処理部（２３１，２３２）において、本体コンピュータからのクロック信号と同一周波数のクロック信号（ＣＫ１）により、Ｄ型フリップフロップ２３４に取り込まれた表示用データは、上側のデータ処理部２３１のＤ型フリップフロップ２３５において、クロック信号（ＣＫ２）により１つおきの表示用データ（ａ，ｃ，ｅ…）が取り込まれ、上側データバスに出力され、同様に、下側のデータ処理部２３２のＤ型フリップフロップ２３５において、クロック信号（ＣＫ２）により１つおきの表示用データ（ｂ，ｄ，ｆ…）が取り込まれ、下側データバスに出力される。
なお、表示用データは、各色毎６ビットの１８ビットで構成されている。

本実施例６のＴＦＴ液晶表示モジュールでは、データ処理部（２３１，２３２）がドレインドライバ２１１への駆動を兼ねているので、表示制御装置２０１の全消費電力は、従来例と変わらない。
また、制御信号処理／生成部２３０は、データ処理を行う必要がないので、パッケージの大きさは、従来例の表示制御装置２０１が、１００から１５０端子数であったのに対して、本実施例６のＴＦＴ液晶表示モジュールでは、５０以下の端子数で実現可能である。
本実施例６のＴＦＴ液晶表示モジュールにおいては、マルチプレクサ２３３が挿入されているが、これは、ドレインドライバ２１１に使用するＩＣが、液晶に与える電圧の交流化周期に合わせて、データを反転する必要があるためである。
なお、データの反転が必要なく、また、データの取り込みが１回で処理できる場合には、このデータ処理部（２３１，２３２）には、標準半導体集積回路が使用可能である。

図２６は、本発明の液晶表示装置の他の実施例（実施例７）であるＴＦＴ液晶表示モジュールの表示制御装置の概略構成を示すブロック図である。
本実施例７は、前記実施例６において、本体コンピュータからの表示用データが２画素並列に上側および下側のデータ処理部に入力されるＴＦＴ液晶表示モジュールの実施例であり、高精細ＴＦＴ液晶表示モジュールに対応した実施例である。
図２７は、図２６に示すデータ処理部のタイミングチャートを示す図である。
本実施例７のＴＦＴ液晶表示モジュールでは、図２７のタイミングチャートから明かなように、本体コンピュータからの表示用データが２画素、並列に上側および下側のデータ処理部（２３１，２３２）に入力されるために、クロック信号（ＣＫ１）およびクロック信号（ＣＫ２）が、本体コンピュータからのクロック信号と同一周波数である。
これにより、上側および下側のデータ処理部（２３１，２３２）において、本体コンピュータからのクロック信号と同一周波数のクロック信号（ＣＫ１）により、Ｄ型フリップフロップ２３４に取り込まれた表示用データは、Ｄ型フリップフロップ２３５から、クロック信号（ＣＫ２）により並列に入力された表示用データ（Ａ，Ｂ，Ｃ…）および（ａ，ｂ，ｃ…）が、上側および下側データバスに出力される。

また、前記実施例６及び本実施例７のＴＦＴ液晶表示モジュールにおいては、データ処理部（２３１，２３２）は、複数個の半導体集積回路で構成することができ、さらに、２５６階調等のより多階調化，高精細化に対応できるように、制御信号処理／生成部２３０を構成することにより、多階調化を実現する場合に、新しく制御信号処理／生成部２３０を開発する必要がなくなる。
さらに、この半導体集積回路においては、ＴＳＯＰ（Thin Small Outline Package）のような小型パッケージの半導体集積回路で実現することも可能である。
以上説明したように、前記各実施例のＴＦＴ液晶表示モジュールにおいては、従来のＴＦＴ液晶表示モジュールにおける表示制御装置２０１を複数個の半導体集積回路で構成、あるいは、機能を複数個の半導体集積回路で構成するようにしたので、消費電力を分散することが可能である。

また、図２８に示すように、前記各実施例のＴＦＴ液晶表示モジュールにおいて、コントローラ部１０１が実装されるプリント基板（インターフェース基板）のＩ／Ｆコネクタに、特定の端子を設け、当該特定端子からＴＦＴ液晶表示モジュールの電源部１０２の各種信号電圧の中でモニタしたい信号電圧、例えば、コモン信号電圧の直流レベル、コモン信号電圧の振幅レベル、ゲートオンおよびゲートオフ信号電圧の直流レベル、ゲートオンおよびゲートオフ信号電圧の振幅レベル、階調電圧等を取り出すようにすることも可能である。
それにより、Ｉ／Ｆコネクタを挿入して、ＴＦＴ液晶表示モジュールの電源部１０２の各種信号電圧をモニタすることができ、これにより、製造工程中および最終検査工程における調整部分の調整作業が簡単化され、作業工程が低減化される。

また、前記図２８に示すように、前記各実施例のＴＦＴ液晶表示モジュールにおいて、Ｉ／Ｆコネクタの特定端子を、ＴＦＴ液晶表示モジュールの駆動回路の特定の箇所、例えば、図１１に示すコモンドライバ２０３のオペアンプＯＰ４の反転入力端子に接続し、外部から電圧を印加することにより、コモン信号電圧の直流レベルを外部から調整することもできる。
それにより、Ｉ／Ｆコネクタを挿入して、外部から調整電圧を印加することができ、これにより、ＴＦＴ液晶表示モジュールの駆動回路の試験等が外部から簡単に行える。

また、前記各実施例のＴＦＴ液晶表示モジュールは、各色毎の表示用データが６ビットで構成され、６４階調表示可能であるのに対して、本体コンピュータから送信されてくる表示用データが、各色毎の６ビット未満の、例えば、各色毎の４ビットで構成されることが想定される。
その場合に、本体コンピュータ側からの各色毎の４ビットの表示用データを、各色毎の６ビットの表示用データに変換する必要がある。
そこで、本発明では、図２９に示すように、前記した場合における最適なデジタル−デジタル変換方法を提案する。
図２９において、出力４ビットは本体コンピュータからの出力される各色毎の４ビットの表示用データを示し、入力６ビットは前記各実施例におけるＴＦＴ液晶パネル（ＬＣＤ）のドレインドライバ２１１に入力される各色毎の６ビットの表示用データを示す。

図２９に示すデジタル−デジタル変換方法においては、本体コンピュータ側からの４ビットの表示用データを、そのまま、ＴＦＴ液晶パネル（ＬＣＤ）のドレインドライバ２１１に入力される６ビットの上位４ビットの表示用データとし、ＴＦＴ液晶パネル（ＬＣＤ）のドレインドライバ２１１に入力される６ビットの入力データのない下位２ビットに、本体コンピュータ側からの４ビットの上位２ビットのデータを入力するようにしている。
図３０に、図２９に示すデジタルーデジタル変換方法により、４ビットから６ビットに変換されたビット列を示す。
図３０から明らかなように、図２９に示すデジタル−デジタル変換方法によれば、全ビットＬｏｗ（０，０，０，０，０，０）から、全ビットＨｉｇｈ（１，１，１，１，１，１）までの間を最適な幅で間引いたビット列が得られる。
これにより、図２９に示すデジタル−デジタル変換方法では、表示用データの不足する下位ビットをＬｏｗまたはＨｉｇｈに固定する従来の方法と比べ、１００％の白または黒を表示できるとともに、リニアな階調表示が可能となる。
なお、図２９に示すデジタル−デジタル変換方法では、４ビットから６ビットに変換する場合を例にあげて説明したが、これに限定されるわけではない。

図３１〜図３８は、本発明の他の実施例（実施例８）であるＴＦＴ液晶表示モジュールを示す図であり、各ＩＣとＩ／Ｆ（インターフェース）コネクタとの間の結線部分を含めて示す図であり、実際の液晶駆動回路の回路構成を示す図である。
図３１、図３２は図１に示すコントローラ部１０１を、図３３、図３４は図１に示すドレインドライバ部１０３を、図３５、図３６は図１に示すゲートドライバ部１０４を、図３７、図３８は図１に示す電源部１０２を示している。
本実施例８は、前記各実施例を一部含んでおり、例えば、図３１、図３２においては、表示制御装置２０１は、１つのＬＳＩで構成され、また、表示制御装置２０１とドレインドレイバ２１１との間にバッファ回路（ＩＣ２，ＩＣ３，ＩＣ４）が挿入されている。
さらに、クロック信号（ＣＬ２）は２系統に分けられ、ＩＣ３の内部のそれぞれ独立したバッファ回路から１つおきのドレインドレイバＩＣに供給されている。

なお、図３１に示すＩ／Ｆコネクタ１５〜１７は、図１３に示すような視度調整用の抵抗を接続する端子であり、また、Ｉ／Ｆコネクタ１８は、図３８に示すオペアンプＯＰ４の非反転端子に接続されており、コモン信号電圧の直流レベル、コモン信号電圧の振幅レベルをモニタ、あるいは、外部から電圧を印加することにより、コモン信号電圧の直流レベルを外部から調整するためのものである。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

本発明の液晶表示装置の実施例（実施例１）であるＴＦＴ液晶表示モジュールのＴＦＴ液晶表示パネルとその周辺に配置された回路を示すブロック図である。 図１に示すＴＦＴ液晶表示パネル（ＴＦＴＰ−ＬＣＤ）の等価回路を示す図である。 図１に示すＴＦＴ液晶表示パネル（ＴＦＴＰ−ＬＣＤ）の１画素の等価回路を示す図である。 図１に示すＴＦＴ液晶表示パネル（ＴＦＴＰ−ＬＣＤ）の１画素の等価回路の各ゲート信号線に接続される容量を示す図である。 本実施例１のＴＦＴ液晶表示モジュールの各ドライバの概略構成と、信号の流れを示すブロック図である。 図５に示すコモン電圧生成部の回路構成、および、入出力波形を示す図である。 コモン電極を台形波の交流駆動電圧で駆動することにより、駆動用トランジスタのピーク電流を抑制できることを示す図である。 本実施例１のＴＦＴ液晶表示モジュールにおける、ゲートオン電圧生成部、ゲートオフ電圧生成部の回路構成を示す図である。 本実施例１における、コモン電極に印加されるコモン電圧、ドレインに印加されるドレイン電圧、ゲート電極に印加されるゲート電圧のレベル、および、その波形を示す図である。 本実施例１における、ゲートオン電圧生成部を省略した場合の、コモン電極に印加されるコモン電圧、ドレインに印加されるドレイン電圧、ゲート電極に印加されるゲート電圧のレベル、および、その波形を示す図である。 本発明の液晶表示装置の実施例（実施例２）であるＴＦＴ液晶表示モジュールの電源部の回路構成を示す図である。 図１１における、バッファ回路４３０の誤動作を説明するための図である。 図１１に示す回路構成において、コモン電圧生成部で生成される台形波のコモン電圧の振幅を変化させるために、端子ＶＡ１，ＶＡ２，ＶＡ３に接続する抵抗回路網を示す図である。 本実施例３のＴＦＴ液晶表示モジュールのドレインドライバの出力電圧発生回路の回路構成を示す図である。 図１４における各階調基準電圧と出力電圧との関係を示す図である。 図１５におけるデコーダ入力とデコーダ出力の対応関係を示す表である。 本実施例１のＴＦＴ液晶表示モジュールにおける、ドレインドライバに対する表示用データとクロック信号の流れを示す図である。 図１７に示す表示制御装置の概略構成を示すブロック図である。 図１８に示す表示制御装置のタイミングチャートを示す図である。 図１８に示す論理処理回路の回路構成を示す図である。 本発明の液晶表示装置の他の実施例（実施例４）であるＴＦＴ液晶表示モジュールのバッファ回路の概略構成を示すブロック図である。 本発明の液晶表示装置の他の実施例（実施例５）であるＴＦＴ液晶表示モジュールの表示制御装置の概略構成を示すブロック図である。 本発明の液晶表示装置の他の実施例（実施例６）であるＴＦＴ液晶表示モジュールの表示制御装置の概略構成を示すブロック図である。 図２３に示すデータ処理部の回路構成を示す図である。 図２３に示すデータ処理部のタイミングチャートを示す図である。 本発明の液晶表示装置の他の実施例（実施例７）であるＴＦＴ液晶表示モジュールの表示制御装置の概略構成を示すブロック図である。 図２６に示すデータ処理部のタイミングチャートを示す図である。 Ｉ／Ｆコネクタに特定の端子を設け、当該特定端子からＴＦＴ液晶表示モジュールの内部の駆動回路を調整できることを説明するための図である。 本発明のデジタル−デジタル変換方法を説明するための図である。 図２９に示すデジタル−デジタル変換方法により、４ビットから６ビットに変換されたビット列を示す表である。 本発明の他の実施例（実施例８）であるＴＦＴ液晶表示モジュールを示す図であり、各ＩＣとＩ／Ｆコネクタとの間の結線部分を含めて示す図であり、実際の液晶駆動回路の回路構成を示す図である。 本発明の他の実施例（実施例８）であるＴＦＴ液晶表示モジュールを示す図であり、各ＩＣとＩ／Ｆコネクタとの間の結線部分を含めて示す図であり、実際の液晶駆動回路の回路構成を示す図である。 本発明の他の実施例（実施例８）であるＴＦＴ液晶表示モジュールを示す図であり、各ＩＣとＩ／Ｆコネクタとの間の結線部分を含めて示す図であり、実際の液晶駆動回路の回路構成を示す図である。 本発明の他の実施例（実施例８）であるＴＦＴ液晶表示モジュールを示す図であり、各ＩＣとＩ／Ｆコネクタとの間の結線部分を含めて示す図であり、実際の液晶駆動回路の回路構成を示す図である。 本発明の他の実施例（実施例８）であるＴＦＴ液晶表示モジュールを示す図であり、各ＩＣとＩ／Ｆコネクタとの間の結線部分を含めて示す図であり、実際の液晶駆動回路の回路構成を示す図である。 本発明の他の実施例（実施例８）であるＴＦＴ液晶表示モジュールを示す図であり、各ＩＣとＩ／Ｆコネクタとの間の結線部分を含めて示す図であり、実際の液晶駆動回路の回路構成を示す図である。 本発明の他の実施例（実施例８）であるＴＦＴ液晶表示モジュールを示す図であり、各ＩＣとＩ／Ｆコネクタとの間の結線部分を含めて示す図であり、実際の液晶駆動回路の回路構成を示す図である。 本発明の他の実施例（実施例８）であるＴＦＴ液晶表示モジュールを示す図であり、各ＩＣとＩ／Ｆコネクタとの間の結線部分を含めて示す図であり、実際の液晶駆動回路の回路構成を示す図である。 従来のＴＦＴ液晶表示モジュールの概略構成を示すブロック図である。 従来のＴＦＴ液晶表示モジュールのドレインドライバの概略構成を示すブロック図である。 従来のＴＦＴ液晶表示モジュールのドレインドライバの出力電圧発生回路の回路構成を示す図である。 図４１における階調基準電圧と出力電圧との関係を示す図である。 代表的な液晶の印加電圧−透過率特性を示す図である。

符号の説明

ＴＦＴ−ＬＣＤ ＴＦＴ液晶表示パネル
ＴＲ１〜ＴＲ５ トランジスタ
ＯＰ１〜ＯＰ４ オペアンプ
１０１ コントローラ部
１０２ 電源部
１０３ ドレインドライバ部
１０４ ゲートドライバ部
２０１，５０１ 表示制御装置
２０２ コモン電圧生成部
２０３ コモンドライバ
２０４ ゲートオン電圧生成部
２０５ ゲートオフ電圧生成部
２０６，５０６ ゲートドライバ
２０７ レベルシフト回路
２０８ 階調基準電圧生成部
２０９，２３３ マルチプレクサ
２１０，４３０，４５１，４５２ バッハァ回路
２１１，５１１ ドレインドライバ
２１２ ＤＣ−ＤＣコンバータ
２２１ データ処理部
２２２，２３０ 制御信号処理／生成部
２２３ ゲートドライバ駆動回路
２２４ ドレインドライバ駆動回路
２２５ 出力クロック生成回路
２２６，２２８，２３４，２３５ Ｄ型フリップフロップ
２２７ 論理処理回路
２３１ 上側のデータ処理部
２３２ 下側のデータ処理部
２５３，５５３ デコーダ
３０２ コモン電圧発生回路、
３０４ ゲートオン電圧発生回路
３０５ ゲートオフ電圧発生回路
４１０，４２０ レベルシフト回路
５５１ データラッチ部
５５２ 出力電圧発生回路

Claims (5)

1. ゲート信号線と、ドレイン信号線と、前記ゲート信号線と前記ドレイン信号線とに接続された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極とを有する表示パネルと、
   前記ゲート信号線を駆動するゲート駆動回路と、
   前記ドレイン信号線を駆動するドレイン駆動回路とを有し、
   前記ドレイン駆動回路には複数の階調基準電圧が供給され、
   前記ドレイン駆動回路は、前記複数の階調基準電圧のうちの隣り合う２つの階調基準電圧から中間電圧を生成し、前記中間電圧のうちの任意の中間電圧を前記ドレイン信号線に供給し、
   Ｖ０を最小階調レベルに対応する階調基準電圧とし、Ｖｍを最大階調レベルに対応する階調基準電圧とし、Ｖｉを（Ｖｍ＋Ｖ０）／２に最も近い階調基準電圧とした場合、Ｖ（ｉ−１）とＶｉとの間に挿入される中間電圧の数は、Ｖ（ｉ−２）とＶ（ｉ−１）との間に挿入される中間電圧の数よりも多いことを特徴とする表示装置。
2. ゲート信号線と、ドレイン信号線と、前記ゲート信号線と前記ドレイン信号線とに接続された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極とを有する表示パネルと、
   前記ゲート信号線を駆動するゲート駆動回路と、
   前記ドレイン信号線を駆動するドレイン駆動回路とを有し、
   前記ドレイン駆動回路には複数の階調基準電圧が供給され、
   前記ドレイン駆動回路は、前記複数の階調基準電圧のうちの隣り合う２つの階調基準電圧の間に中間電圧を生成し、前記中間電圧のうちの任意の中間電圧を前記ドレイン信号線に供給し、
   Ｖ０を最小階調レベルに対応する階調基準電圧とし、Ｖｍを最大階調レベルに対応する階調基準電圧とし、Ｖｉを（Ｖｍ＋Ｖ０）／２に最も近い階調基準電圧とした場合、Ｖ（ｉ−１）とＶｉとの間に挿入される中間電圧の数は、Ｖ（ｉ−２）とＶ（ｉ−１）との間に挿入される中間電圧の数よりも多いことを特徴とする表示装置。
3. 前記ドレイン駆動回路は、半導体集積回路で構成され、
   前記中間電圧は、前記半導体集積回路の内部で生成されることを特徴とする請求項１又は請求項２に記載の表示装置。
4. 前記中間電圧は、前記半導体集積回路内に形成された直列接続された抵抗の抵抗分圧によって生成されることを特徴とする請求項３に記載の表示装置。
5. Ｖ（ｉ−２）とＶ（ｉ−１）と間に挿入される中間電圧の数は、Ｖ（ｉ−３）とＶ（ｉ−２）との間に挿入される中間電圧の数よりも多いことを特徴とする請求項１ないし請求項４のいずれか１項に記載の表示装置。
   

Images