JP2004152960A - Dry etching system and etching method - Google Patents

Dry etching system and etching method Download PDF

Info

Publication number
JP2004152960A
JP2004152960A JP2002315851A JP2002315851A JP2004152960A JP 2004152960 A JP2004152960 A JP 2004152960A JP 2002315851 A JP2002315851 A JP 2002315851A JP 2002315851 A JP2002315851 A JP 2002315851A JP 2004152960 A JP2004152960 A JP 2004152960A
Authority
JP
Japan
Prior art keywords
substrate
etching
etched
dry etching
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002315851A
Other languages
Japanese (ja)
Inventor
Norihito Fukugami
典仁 福上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2002315851A priority Critical patent/JP2004152960A/en
Publication of JP2004152960A publication Critical patent/JP2004152960A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a dry etching device which inexpensively and comparatively easily performs skew etching in and at a desired direction and an angle, and to provide an etching method using the device. <P>SOLUTION: The dry etching device 100 is provided with a chamber 10, a working substrate control unit 20, a plasma generating means 40 having a high frequency oscillator 41, a matching unit 42 and a blocking capacitor 43, a plasma generating means 50 having a high frequency oscillator 51, a matching unit 52 and a plasma generating coil (anode electrode) 53, a gas supply port 11, an exhaust port 12, and an evacuation mechanism 60. The device is also provided with an etched substrate control unit which can incline and rotate an etched substrate during plasma processing. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は半導体プロセス等の微細加工分野で使用されるドライエッチング装置及びそれを用いて傾斜したトレンチを形成するドライエッチング方法に関する。
【0002】
【従来の技術】
半導体集積回路の高密度化にはトランジスタや配線などの寸法幅の微細化や、接続孔の形成方法が大きな役割を担っている。これらの加工寸法は100nm以下のパターンが実用化されつつあるが、こうした微細パターンの実現にはフォトリソグラフィ技術とドライエッチング技術の発展に負うところが大きい。
【0003】
ドライエッチング法は、適当なガスに13.56MHzの高周波(RF)電源を印加することによって生成される反応性プラズマやラジカル中に、被エッチング材を置くとエッチングされるという現象を利用するもので、微細パターンを形成するためには通常フォトレジストパターンをマスク材として用いる。
最近では、自己バイアス電圧(Vdc)を利用して、反応性イオンをプラズマから引き出し、異方性ドライエッチングを行なうRIE(Reactive Ion Etching)が主流になっている。RF電源の周波数として13.56MHzが用いられているのは、電波法により割り当てられている周波数であるため、多少の電波が漏れても問題は無く、シールド装置が簡単に済むためである。
【0004】
従来のドライエッチング装置について説明する。図6は、従来のドライエッチング装置(平行平板型RIE)を示した構成概略図である。
まず、チャンバー10を所定の真空度まで排気した後ガス供給口13から反応性ガスを供給する。また、排気口14を通して反応性ガスが排気されるので、チャンバー10内は適当な圧力(約0.1〜数100mTorr)に制御される。チャンバー10の上部と下部には、それぞれアノード(陽極)57及びカソード(陰極)25があり、カソード(陰極)25上には、レジストパターンが形成された被エッチング基材31が載置されている。カソード(陰極)25には、インピーダンス整合器(M.B)45、ブロッキングコンデンサ46を介して、RF(高周波)電源(高周波発振器)44が接続され、チャンバー10内のガス中にRF(高周波)電力が供給される。
【0005】
チャンバー10内の反応性ガスにRF電力が印可されるとアノード57とカソード(陰極)25間にグロー放電が生じ、電子とイオンが生成されてプラズマが発生する。その際、グロー放電が接する電極面積はカソード(陰極)25上に被エッチング基材31が載置されているため、アノード57の方が大きくなり、同時にプラズマ中の電子とイオンは、電子の移動度がイオンの移動度より圧倒的に大きいため、カソード(陰極)25に電子が流れ込み、ブロッキングコンデンサ44が負に帯電することにより、カソード(陰極)25は負にバイアスされる。このバイアスを自己バイアス電圧Vdcという。
【0006】
上記プラズマは、電位が一定であるバルク領域と自己バイアスによって電極付近で急激に電位が変化するシース領域に分けられ、イオンは主にバルク領域で生成される。バルク領域で生成されたイオンは、バルクとシースの境界からシース領域に入射し、シース領域の自己バイアスによる負電圧により加速されて被エッチング基材を衝撃してエッチング反応を生じ、方向性の強い、いわゆる異方性エッチングが得られる。
【0007】
しかしながら、上記の方式ではプラズマ発生用のRF電源44とシース領域のバイアス用のRF電源が同じものであるため、バイアスを調整してイオンの衝撃エネルギーを調整しようとすると、プラズマ密度等のプラズマ状態も変化してしまうため、必要とするプラズマ状態が得られないことがある。この問題を克服するドライエッチング装置(RIE)として、図7に示すドライエッチング装置(RIE)が開発されている。
この方式の特徴は、カソード25側だけでなくアノード57側にも、ブロッキングコンデンサ56とインピーダンス整合器(M.B)55を介してRF電源54が接続されており、プラズマ状態とイオン衝撃エネルギーを独立して制御できる。この方式が最近では一般的である。
【0008】
ここまで、アノードとカソードの電極板が平行して配置される平行平板型RIE方式のドライエッチング装置を例に上げて説明してきたが、これ以外にも誘導結合型(ICP)、超高周波型(UHF)、ECR型、マイクロ波型、ヘリコン波型、表面波型、等の別方式のドライエッチング装置が開発されている。これらの方式の特徴は、一般に平行平板型と比較して、広い圧力範囲(1〜数十Pa)で、高密度なプラズマ(1011〜1013cm−3)が得られることである。これらは、プラズマ発生のためのエネルギー投入方式が異なるだけで、プラズマ状態を制御する電源とイオン衝撃エネルギーを制御する電源が独立して存在するという点においては、上述した図7の平行平板型RIE方式と同じである。
【0009】
次に、図7のドライエッチング装置を用いて等方性及び異方性エッチングを行なう方法について説明する。
通常、被エッチング基材31上には、フォトリソグラフィもしくは電子線リソグラフィによりパターニング処理されてマスク材34が形成される(図8(a)参照)。半導体集積回路のエッチング工程では、被エッチング基材31としてはシリコン、酸化シリコン、窒化シリコン、炭化シリコン、アルミニウム等があり、マスク材34としては、フォトレジスト、電子線レジスト、シリコン、酸化シリコン、窒化シリコン、炭化シリコン、アルミニウム等が挙げられる。エッチングガスには、F(フッ素原子)、Cl(塩素原子)、Br(臭素原子)、I(ヨウ素原子)等のハロゲン元素をからなるガス、もしくはハロゲン元素を含む化合物が用いられる。また、チャンバー内の真空度は、真空ポンプによって0.1〜数十Paに排気される。
【0010】
等方性エッチングの場合、カソード側のRF電源44をOFFにするか、もしくは非常に小さい電力(数W)にし、アノード側のRF電源54をONにして、数十〜数千Wの電力を投入する。このときエッチングガスは、電離や解離が起こり、電子や電荷を持ったイオン、電荷を持たない中性ラジカルなどが存在する、いわゆるプラズマ状態になる。カソード側のRF電源44をOFF(もしくは数W程度の非常に小さい電力)にしているので、シース領域(バルク領域とカソードの間)のバイアスはほとんどなく、プラズマ中の正イオン71はほとんど加速されないため、被エッチング基材31に入射するイオンは様々な角度で入射し、等方性エッチングが起こる(図8(b)参照)。
【0011】
一方、異方性エッチングの場合は、カソード側のRF電源44も数十〜数千Wの電力を投入するのでシース領域にバイアスが発生し、プラズマ中の正イオン71が試料方向に垂直に加速され、被エッチング基材31に垂直に入射するために、異方性エッチングが実現する(図9(b)参照)。
【0012】
近年、高集積化した半導体においては素子間分離層を形成することがあるが、この場合素子間分離層周辺に生じる寄生サイリスタの導波路を長くしてラッチアップ(CMOS等の半導体デバイスにおいて素子間分離層の電気的分離が不十分のときに生じる不良)を防止する等のために、素子間分離層を斜めに形成することがなされている。
【0013】
素子間分離層を斜めに形成するためには、まず、傾斜したトレンチを形成し、次いで、そのトレンチをシリコン酸化膜等の絶縁物で充填すれば良いが、傾斜したトレンチを形成する方法として、トレンチ開口部となる部分を挟んで、加熱流動性を示すマスク材を利用する方法が提案されている(例えば、特許文献1参照)。図10(a)〜(h)にはこの方法の工程概略を示す。
この方法によれば、まず、Si基板からなる被エッチング基材31上に加熱流動性を示すマスク材としてボロンとリンをドープしたSiO層34を形成し、その上に、加熱流動性の低いマスク材として、ボロンやリン等の不純物を含まないSiO層35を形成する。さらに、その上にレジストパターン36をフォトリソグラフィプロセスにより形成する(図10(a)参照)。
【0014】
次に、レジストパターン36をマスクとして、RIE型のドライエッチング装置により、加熱流動性を示すSiO層34及び加熱流動性の低いSiO層35をエッチングする(図10(b)参照)。このときのエッチング条件はCF/O混合ガス、50mTorr、RIEパワー:1000Wである。
次に、酸素ガスを用いたプラズマアッシング装置により、レジストパターン36を除去し、開口部37を有するSiOパターン層34a、34b及びSiOパターン層35a、35bを形成する(図10(c)参照)。
【0015】
次に、SiOパターン層35aにレジストパターン38をフォトリソグラフィプロセスにより形成し(図10(d)参照)、上記と同様のドライエッチング装置により、加熱流動性の低いSiOパターン層35bを除去する(図10(e)参照)。
次に、上記と同様のプラズマアッシング装置によりレジストパターン38を除去し、Si基板からなる被エッチング基材31上の開口部37を挟んで左側にSiOパターン層34b、右側に2層構成のSiOパターン層34a及びSiOパターン層35aが形成される(図10(f)参照)。
【0016】
次に、窒素雰囲気中900℃、30分の熱処理を行なうことで、加熱流動性を示す左側のSiOパターン層34bの端部が流動し、SiOパターン層34bの端部が傾斜したテーパ形状を有するSiOパターン層34cが形成される(図10(g)参照)。
次に、こうして得られたSiOパターン層をマスクとして、RIE型のドライエッチング装置によりSi基板31をエッチングすると、傾斜した溝39が形成される(図10(h)参照)。
【0017】
【特許文献1】
特開平5−29283
【0018】
【発明が解決しようとする課題】
しかしながら、上記した従来方法では、フォトリソグラフィプロセスを2回行なうため、露光の重ね合わせ精度に問題がある。通常、1回目のパターンに対し正確に2回目の露光を行なうためには、1回目の露光でパターニングしたアライメントマークを基準にして、2回目の露光を行なうが、露光機自体の位置精度、レジストパターンのパターンだれ、Si基板の内部応力の変化に伴なう反りの発生等で、重ね露光では少なからず位置ずれが発生する。
また、加熱流動によってSiOパターン層端部を傾斜させるが、その傾斜角の制御は困難である。さらに、この方法では、片方向に斜めエッチングするのは可能であるが、両方向に斜めエッチングをした、いわゆる両側に広がった逆テーパエッチング(エッチング開口の入口部より底部の方が広い逆テーパ形状のもの=テーパ角が90°以上)は不可能である。コスト的にも、実際の斜めエッチングを行なうまでに、フォトリソグラフィプロセスが2回、エッチングが2回、アッシングが2回、不純物拡散が1回と多くの工程と多くの半導体製造装置を必要とするためコストが高くなってしまうという問題がある。
【0019】
本発明は、上記問題点に鑑み考案されたもので、低コスト且つ比較的容易に、所望の方向と角度で斜めエッチングを可能にするエッチング装置とエッチング方法を提供することを目的とする。
【0020】
【課題を解決するための手段】
本発明において、上記問題を解決するため、まず請求項1においては、少なくともプラズマ発生手段40及び50と、チャンバー10と、傾斜角及び回転制御機構21、回転ユニット22、傾斜角制御機構23及びステージ24からなる加工基材コントロールユニット20と、ガス供給口11と、排気口12と、真空排気機構60とを備えていることを特徴とするドライエッチング装置としたものである。
【0021】
また、請求項2においては、被エッチング基材に傾斜したトレンチを形成するエッチング方法において、前記被エッチング基材を傾斜及び/または回転して異方性エッチングを行うことを特徴とするエッチング方法としたものである。
【0022】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
図1に、本発明のドライエッチング装置100の構成概略図を、図2(a)に、加工基材コントロールユニット20の構成概略図を示す。
本発明のドライエッチング装置100は、図1に示すように、チャンバー10と、加工基材コントロールユニット20と、高周波発振器41、整合器42及びブロッキングコンデンサ43を備えたプラズマ発生手段40と、高周波発振器51、整合器52及びプラズマ発生用コイル(アノード電極)53を備えたプラズマ発生手段50と、ガス供給口11と、排気口12と、真空排気機構60とを備えており、プラズマ処理中に被エッチング基材を傾斜、回転できる被エッチング基材ントロールユニット20を備えているのが特徴である。プラズマ発生方法としては、平行平板型、容量結合型(CCP)、誘導結合型(ICP)、超高周波型(UHF)、ECR型、マイクロ波型、ヘリコン波型、表面波型等の制限はなく、これら全てのプラズマ発生方式が使用可能である。
【0023】
加工基材コントロールユニット20は、図8(a)に示すように、傾斜角及び回転制御機構21と、回転ユニット22と、傾斜角制御機構23と、ステージ(カソード電極)24とで構成されており、プラズマ処理中に被エッチング基材の傾斜、回転ができるようになっている。
【0024】
本発明のエッチング方法は、上記ドライエッチング装置100を用いて、異方性ドライエッチングを行う際、被エッチング基材を所望の角度で傾斜、回転することで、被エッチング基材に対するイオンの入射角を制御し、所望の角度の斜めエッチングができるようにしたものである。
また、被エッチング基材の傾斜角度や回転をエッチング中に自由にコントロールできるので、所望のテーパ角を有する両側に広がった逆テーパ形状のエッチングもできる。
【0025】
具体的には、図3(a)〜(e)に示すように、マスク材33が形成された被エッチング基材31を傾斜させずに異方性ドライエッチングを行なうとほぼ垂直なトレンチエッチングが出来る(図3(b)参照)が、ここで被エッチング基材31を30度傾斜させて異方性ドライエッチングを行なった場合、30度に傾斜したトレンチが形成される(図3(c)参照)。また、エッチング中に被エッチング基材31の傾斜及び回転をコントロールすることで、任意の逆テーパ形状のトレンチも形成可能である(図3(d)及び(e)参照)。
【0026】
本発明のエッチング方法では、被エッチング基材、マスク材、エッチングガスの材料は、異方性ドライエッチングが可能であれば、特に制限はない。
【0027】
【実施例】
以下、図面を用いて本発明の実施例を説明する。
<実施例1>
まず、ICP型ドライエッチング装置に加工基材コントロールユニット20を搭載して本発明のドライエッチング装置100を作製した。図1を用いて本装置について説明する。チャンバー10は一般的な真空チャンバーで、プロセスガスの供給口11と排気口12があり、チャンバー10の上部にはICPプラズマ発生用コイル(アノード電極)53と、チャンバー10の下部にはRFバイアス用のステージ(カソード電極)24を内蔵した加工基材コントロールユニット20が搭載されている。
【0028】
ICPプラズマ源となるプラズマ発生手段50はPFPP社製のRF−20M(20MHz,2kW)からなる高周波発振器51と、整合器52と、プラズマ発生用コイル(アノード電極)53とで、RFバイアス用のプラズマ発生手段40はENI社製のAGC−6B(13.56MHz,60〜600W)からなる高周波発振器41と、整合器42と、ブロッキングコンデンサ43とで構成されている。一般的なICP型ドライエッチング装置と異なる点は、加工基材コントロールユニット20が搭載されており、そこにステージ(カソード電極)24が内蔵されていることである。
さらに、真空排気機構60と、ガス供給口11と、排気口12とを有しており、広い圧力範囲で、各種のプラズマ状態が得られようになっている。
【0029】
次に、加工基材コントロールユニット20について図2(a)〜(c)を用いて説明する。図2(a)に示す加工基材コントロールユニット20は、傾斜角及び回転制御機構21と、回転ユニット22と、傾斜角制御機構23と、ステージ(カソード電極)24とを有し、ドライエッチングプロセス中に被エッチング基材31を任意の方向に、任意の角度(0〜60°)で傾斜させたり、回転することができる。また、RFバイアス用のカソード電極は、基板コントロールユニット20にステージ(カソード電極)24として内蔵されている。
図2(b)は、ステージ(カソード電極)24及び被エッチング基材31がイオン入射方向に対して直角に保持された状態を、図2(c)は、ステージ(カソード電極)24及び被エッチング基材31がイオン入射方向に対して所定角度傾斜した状態をそれぞれ示す。
【0030】
<実施例2>
本発明のドライエッチング装置100を用いて斜めエッチングを実施した。
まず、Si基板からなる被エッチング基材31上に熱酸化により200nm厚のSiO膜32を形成し、その上にEBレジスト(ZEP−520(日本ゼオン))を塗布し、500nm厚のEBレジスト層を形成した。さらに、EB描画機JBX−7000MV(ドーズ50μC/cm)を用いたEBリソグラフィにより線幅200nmの孤立ラインを有するマスク材33を形成した(図4(a)参照)。
【0031】
次に、本発明のドライエッチング装置100を使用して異方性ドライエッチング(垂直エッチング)によりSiO膜をエッチングした(図4(b)参照)。このときのエッチング条件は、CF:10sccm、圧力:10mTorrの条件下で、プラズマ発生手段40にてRFバイアス電極パワー:150W、プラズマ発生手段50にてプラズマ発生電極パワー:500Wをそれぞれ印加したプラズマ状態で、1分間エッチングした。また、エッチング中は加工基材コントロールユニット20により被エッチング基材31を水平に保持した状態で実施した。
次に、酸素プラズマアッシング装置によりマスク材33を除去し、線幅200nmの孤立SiOラインパターン32aを形成した(図4(c)参照)。
【0032】
次に、孤立SiOラインパターン32aが形成されたSi基板からなる被エッチング基材31を本発明のドライエッチング装置100の加工基材コントロールユニット20のステージ(カソード電極)24上に取り付け、傾斜角及び回転制御機構21により被エッチング基材31を30°に傾斜させた状態で異方性ドライエッチングを実施した(図4(d)参照)。
このときのエッチング条件は、Cl:60sccm、圧力:15mTorrの条件下で、プラズマ発生手段40にてRFバイアス電極パワー:150W、プラズマ発生手段50にてプラズマ発生電極パワー:300Wをそれぞれ印加したプラズマ状態で、5分間の異方性エッチングを行った。
その結果、深さが約1500nmで、29.1°に傾斜したトレンチ形状が、走査型電子顕微鏡による断面観察で確認された。
【0033】
同様に、孤立SiOラインパターン32aが形成されたSi基板からなる加工基材31の傾斜角を5°、10°、15°、20°、25°、30°、35°として、斜めエッチングを実施した場合の結果を表1に示す。
【0034】
【表1】

Figure 2004152960
【0035】
表1の結果から分かるように、全ての場合で、加工基材の傾斜角とほぼ同等のトレンチ傾斜角が得られた。特に、基板の傾斜角が30°以下の場合、トレンチ傾斜角=基板の傾斜角±1°以内と非常に良好な結果が得られた。
【0036】
<実施例3>
本発明のドライエッチング装置100を用いて逆テーパエッチングを実施した。
まず、孤立SiOラインパターン32aが形成されたSi基板からなる被エッチング基材31(図5(a)参照)を本発明のドライエッチング装置100の加工基材コントロールユニット20のステージ(カソード電極)24上に取り付け、2段階のトレンチエッチングを実施した。
【0037】
次に、傾斜角及び回転制御機構21により被エッチング基材31を20°に傾斜させた状態で3分間の異方性ドライエッチングを行い、第1段階のトレンチエッチングを実施した(図5(b)参照)。
次に、第1段階とは反対方向に被エッチング基材31を20°傾斜させ、3分間の異方性ドライエッチングを行い、第2段階のトレンチエッチングを実施した(図5(c)参照)。このときのエッチング条件は、第1段階、第2段階とも、Cl:60sccm、圧力:15mTorrの条件下で、プラズマ発生手段40にてRFバイアス電極パワー:150W、プラズマ発生手段50にてプラズマ発生電極パワー:300Wをそれぞれ印加したプラズマ状態で、異方性ドライエッチングを行なった。その結果、深さが約1460nmで、トレンチ側壁角が垂直より21.2°傾斜した逆テーパトレンチ形状が得られた(図4(d)参照)。観察は走査型電子顕微鏡による断面観察で確認された。
同様に、基板の傾斜角を5°、10°、15°、20°、25°、30°、35°として、逆テーパエッチングを実施した場合の結果を表2に示す。
【0038】
【表2】
Figure 2004152960
【0039】
表2の結果からも分かるように、全ての場合で、基板の傾斜角とほぼ同等のトレンチ側壁角が得られた。特に、基板の傾斜角が30°以下の場合、トレンチ側壁角=基板の傾斜角±1°以内と非常に良好な結果が得られた。
【0040】
【発明の効果】
本発明のドライエッチング装置とそれを用いたエッチング方法によれば、所望の方向に、所望の角度でSi基板等からなる被エッチング基材に所望の角度に傾斜したトレンチや所望の角度に逆テーパトレンチ形状を精度良く、且つ低コストで作製できる。
【図面の簡単な説明】
【図1】本発明のドライエッチング装置の一実施例を示す構成概略図である。
【図2】(a)は、加工基材コントロールユニットの一実施例を構成概略図である。
(b)は、加工基材コントロールユニットのステージ(カソード電極)がイオン入射方向に対して直角に保持されている状態を示す模式図である。
(c)は、加工基材コントロールユニットのステージ(カソード電極)がイオン入射方向に対して所定角度傾斜している状態を示す模式図である。
【図3】(a)〜(e)は、本発明のドライエッチング装置を用いて斜めエッチング及びテーパエッチングを行なった場合の工程例と被エッチング基材の状態を示す説明図である。
【図4】(a)〜(d)は、本発明のドライエッチング装置を用いた斜めエッチングの工程例と被エッチング基材の状態を示す説明図である。
【図5】(a)〜(d)は、本発明のドライエッチング装置を用いて斜めエッチング及びテーパエッチングを行なった工程例と被エッチング基材の状態を示す説明図である。
【図6】従来のドライエッチング装置(平行平板型RIE)の一例を示す構成概略図である。
【図7】従来のドライエッチング装置(平行平板型RIE)の他の例を示す構成概略図である。
【図8】(a)〜(b)は、等方性エッチングの工程例と被エッチング基材の状態を示す説明図である。
【図9】(a)〜(b)は、異方性エッチングの工程例と被エッチング基材の状態を示す説明図である。
【図10】(a)〜(h)は、従来方式による斜めエッチングの工程と被エッチング基材の状態を示す説明図である。
【符号の説明】
10……チャンバー
11、13……ガス供給口
12、14……排気口
20……加工基材コントロールユニット
21……傾斜角及び回転制御機構
22……回転ユニット
23……傾斜角制御機構
24……ステージ(カソード電極)
31……被エッチング基材
32……SiO
33……マスク材
34……加熱流動性を示すSiO
34a、34b……SiO層パターン
34c……端部を傾斜させたSiO層パターン
35……加熱流動性の低いSiO
35a、35b……SiO層パターン
36……レジストパターン
37……開口部
38……レジストパターン
39……傾斜した溝
40……プラズマ発生手段
41……高周波発振器
42……整合器
43……ブロッキングコンデンサ
50……プラズマ発生手段
51……高周波発振器
52……整合器
53……プラズマ発生用コイル(アノード電極)
60……真空排気機構
71……正イオン[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a dry etching apparatus used in the field of microfabrication such as a semiconductor process and a dry etching method for forming an inclined trench using the same.
[0002]
[Prior art]
In order to increase the density of a semiconductor integrated circuit, miniaturization of the dimension width of a transistor, wiring, and the like, and a method of forming a connection hole play a large role. Patterns with these processing dimensions of 100 nm or less are being put to practical use, but the realization of such fine patterns largely depends on the development of photolithography technology and dry etching technology.
[0003]
The dry etching method utilizes a phenomenon that when a material to be etched is placed in reactive plasma or radicals generated by applying a 13.56 MHz radio frequency (RF) power source to an appropriate gas, the material is etched. In order to form a fine pattern, a photoresist pattern is usually used as a mask material.
Recently, RIE (Reactive Ion Etching) in which reactive ions are extracted from plasma by using a self-bias voltage (V dc ) to perform anisotropic dry etching has become mainstream. The reason why 13.56 MHz is used as the frequency of the RF power source is that it is a frequency assigned by the Radio Law, so that there is no problem even if some radio waves leak, and the shield device can be simplified.
[0004]
A conventional dry etching apparatus will be described. FIG. 6 is a schematic configuration diagram showing a conventional dry etching apparatus (parallel plate type RIE).
First, the chamber 10 is evacuated to a predetermined degree of vacuum, and then a reactive gas is supplied from the gas supply port 13. Further, since the reactive gas is exhausted through the exhaust port 14, the inside of the chamber 10 is controlled to an appropriate pressure (about 0.1 to several hundred mTorr). An anode (anode) 57 and a cathode (cathode) 25 are provided at the upper and lower portions of the chamber 10, respectively. On the cathode (cathode) 25, the substrate 31 to be etched on which a resist pattern is formed is placed. . An RF (high-frequency) power supply (high-frequency oscillator) 44 is connected to the cathode (cathode) 25 via an impedance matching unit (MB) 45 and a blocking capacitor 46, and the RF (high-frequency) is supplied to the gas in the chamber 10. Power is supplied.
[0005]
When RF power is applied to the reactive gas in the chamber 10, glow discharge occurs between the anode 57 and the cathode (cathode) 25, generating electrons and ions and generating plasma. At this time, since the substrate to be etched 31 is placed on the cathode (cathode) 25, the area of the electrode in contact with the glow discharge is larger at the anode 57, and at the same time, the electrons and ions in the plasma are moved by the electrons. Since the degree is much larger than the mobility of the ions, electrons flow into the cathode (cathode) 25 and the blocking capacitor 44 is negatively charged, so that the cathode (cathode) 25 is negatively biased. This bias is called a self-bias voltage Vdc .
[0006]
The plasma is divided into a bulk region where the potential is constant and a sheath region where the potential changes abruptly near the electrode due to self-bias, and ions are mainly generated in the bulk region. The ions generated in the bulk region enter the sheath region from the boundary between the bulk and the sheath, are accelerated by the negative voltage due to the self-bias of the sheath region, impact the substrate to be etched, and cause an etching reaction, resulting in strong directivity. , So-called anisotropic etching is obtained.
[0007]
However, in the above-described method, the RF power supply 44 for generating plasma and the RF power supply for biasing the sheath region are the same. Therefore, when the bias is adjusted to adjust the ion impact energy, the plasma state such as the plasma density is reduced. Also changes, so that the required plasma state may not be obtained. As a dry etching apparatus (RIE) for overcoming this problem, a dry etching apparatus (RIE) shown in FIG. 7 has been developed.
The feature of this method is that an RF power source 54 is connected not only to the cathode 25 side but also to the anode 57 side via a blocking capacitor 56 and an impedance matching device (MB) 55 to reduce the plasma state and the ion impact energy. Can be controlled independently. This scheme is popular recently.
[0008]
The parallel plate RIE type dry etching apparatus in which the anode and cathode electrode plates are arranged in parallel has been described above as an example. Other than this, an inductive coupling type (ICP) and an ultra high frequency type (ICP) Other types of dry etching apparatuses such as UHF), ECR type, microwave type, helicon wave type, and surface wave type have been developed. The feature of these methods is that high-density plasma (10 11 to 10 13 cm −3 ) can be obtained in a wide pressure range (1 to several tens Pa) as compared with a parallel plate type. They differ from each other only in the energy input method for generating plasma, and in that the power supply for controlling the plasma state and the power supply for controlling the ion bombardment energy are present independently of each other. Same as the method.
[0009]
Next, a method of performing isotropic and anisotropic etching using the dry etching apparatus of FIG. 7 will be described.
Usually, a mask material 34 is formed on the substrate 31 to be etched by patterning by photolithography or electron beam lithography (see FIG. 8A). In the etching process of the semiconductor integrated circuit, the substrate 31 to be etched includes silicon, silicon oxide, silicon nitride, silicon carbide, aluminum, and the like, and the mask material 34 includes photoresist, electron beam resist, silicon, silicon oxide, and nitride. Silicon, silicon carbide, aluminum and the like can be mentioned. As the etching gas, a gas containing a halogen element such as F (fluorine atom), Cl (chlorine atom), Br (bromine atom), I (iodine atom), or a compound containing a halogen element is used. The degree of vacuum in the chamber is evacuated to 0.1 to several tens Pa by a vacuum pump.
[0010]
In the case of isotropic etching, the RF power supply 44 on the cathode side is turned off or very low power (several watts), and the RF power supply 54 on the anode side is turned on, so that power of several tens to several thousands W is obtained. throw into. At this time, the etching gas is ionized or dissociated, and becomes a so-called plasma state in which electrons, charged ions, neutral radicals having no charge, and the like are present. Since the cathode-side RF power supply 44 is turned off (or a very small power of about several W), there is almost no bias in the sheath region (between the bulk region and the cathode), and the positive ions 71 in the plasma are hardly accelerated. Therefore, ions incident on the substrate 31 to be etched are incident at various angles, and isotropic etching occurs (see FIG. 8B).
[0011]
On the other hand, in the case of anisotropic etching, the RF power supply 44 on the cathode side also supplies power of several tens to several thousand W, so that a bias is generated in the sheath region, and the positive ions 71 in the plasma are accelerated vertically in the sample direction. Then, since the light is perpendicularly incident on the substrate 31 to be etched, anisotropic etching is realized (see FIG. 9B).
[0012]
In recent years, an inter-element isolation layer may be formed in a highly integrated semiconductor. In this case, a waveguide of a parasitic thyristor generated around the inter-element isolation layer is lengthened to latch up (inter-element isolation in a semiconductor device such as CMOS). In order to prevent, for example, a defect that occurs when the electrical isolation of the isolation layer is insufficient, an inter-element isolation layer is formed obliquely.
[0013]
In order to form the element isolation layer obliquely, first, an inclined trench is formed, and then the trench may be filled with an insulator such as a silicon oxide film. A method has been proposed in which a mask material exhibiting heat fluidity is used to sandwich a portion to be a trench opening (for example, see Patent Document 1). FIGS. 10A to 10H schematically show the steps of this method.
According to this method, first, an SiO 2 layer 34 doped with boron and phosphorus is formed as a mask material having heat fluidity on a substrate 31 to be etched made of a Si substrate, and the heat fluidity is low. As a mask material, an SiO 2 layer 35 containing no impurity such as boron or phosphorus is formed. Further, a resist pattern 36 is formed thereon by a photolithography process (see FIG. 10A).
[0014]
Next, using the resist pattern 36 as a mask, the SiO 2 layer 34 having heat fluidity and the SiO 2 layer 35 having low heat fluidity are etched by an RIE type dry etching apparatus (see FIG. 10B). The etching conditions at this time are a CF 4 / O 2 mixed gas, 50 mTorr, and RIE power: 1000 W.
Next, the resist pattern 36 is removed by a plasma ashing apparatus using an oxygen gas, and SiO 2 pattern layers 34 a and 34 b having openings 37 and SiO 2 pattern layers 35 a and 35 b are formed (see FIG. 10C). ).
[0015]
Next, a resist pattern 38 is formed on the SiO 2 pattern layer 35a by a photolithography process (see FIG. 10D), and the SiO 2 pattern layer 35b having low heat fluidity is removed by the same dry etching apparatus as described above. (See FIG. 10E).
Next, the resist pattern 38 is removed by the same plasma ashing apparatus as described above, and the SiO 2 pattern layer 34b is located on the left side of the opening 37 on the substrate 31 to be etched made of a Si substrate, and the two-layer SiO 2 layer is located on the right side. 2 pattern layer 34a and the SiO 2 pattern layer 35a is formed (see FIG. 10 (f)).
[0016]
Next, by performing a heat treatment at 900 ° C. for 30 minutes in a nitrogen atmosphere, the end of the left SiO 2 pattern layer 34b exhibiting heat fluidity flows, and the end of the SiO 2 pattern layer 34b has a tapered shape. SiO 2 pattern layer 34c having a are formed (see FIG. 10 (g)).
Next, when the Si substrate 31 is etched by the RIE type dry etching apparatus using the obtained SiO 2 pattern layer as a mask, an inclined groove 39 is formed (see FIG. 10H).
[0017]
[Patent Document 1]
JP-A-5-29283
[0018]
[Problems to be solved by the invention]
However, in the above-described conventional method, since the photolithography process is performed twice, there is a problem in the overlay accuracy of exposure. Usually, in order to accurately perform the second exposure for the first pattern, the second exposure is performed with reference to the alignment mark patterned in the first exposure. Due to the pattern drooping and the occurrence of warpage due to the change in the internal stress of the Si substrate, a considerable amount of misalignment occurs in the overlapping exposure.
Further, the end of the SiO 2 pattern layer is inclined by heating and flowing, but it is difficult to control the inclination angle. Further, in this method, it is possible to perform oblique etching in one direction. (A taper angle of 90 ° or more) is impossible. In terms of cost, photolithography process is performed twice, etching is performed twice, ashing is performed twice, impurity diffusion is performed once, and many steps and many semiconductor manufacturing apparatuses are required before actual oblique etching is performed. Therefore, there is a problem that the cost increases.
[0019]
The present invention has been devised in view of the above problems, and an object of the present invention is to provide an etching apparatus and an etching method capable of performing oblique etching in a desired direction and angle relatively easily at low cost.
[0020]
[Means for Solving the Problems]
In the present invention, in order to solve the above-mentioned problem, first, in claim 1, at least the plasma generating means 40 and 50, the chamber 10, the tilt angle and rotation control mechanism 21, the rotation unit 22, the tilt angle control mechanism 23, and the stage This is a dry etching apparatus characterized by comprising a processing base material control unit 20 comprising 24, a gas supply port 11, an exhaust port 12, and a vacuum exhaust mechanism 60.
[0021]
According to a second aspect of the present invention, there is provided an etching method for forming an inclined trench in a substrate to be etched, wherein the anisotropic etching is performed by tilting and / or rotating the substrate to be etched. It was done.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described.
FIG. 1 is a schematic diagram of a dry etching apparatus 100 according to the present invention, and FIG.
As shown in FIG. 1, the dry etching apparatus 100 of the present invention includes a chamber 10, a workpiece control unit 20, a plasma generator 40 including a high-frequency oscillator 41, a matching device 42 and a blocking capacitor 43, A plasma generating means 50 including a matching device 51, a matching device 52, and a plasma generating coil (anode electrode) 53, a gas supply port 11, an exhaust port 12, and a vacuum exhaust mechanism 60 are provided. It is characterized in that it has an etched substrate control unit 20 that can tilt and rotate the etched substrate. There are no restrictions on the plasma generation method, such as parallel plate type, capacitive coupling type (CCP), inductive coupling type (ICP), ultra high frequency type (UHF), ECR type, microwave type, helicon wave type, surface wave type, etc. , All of these plasma generation methods can be used.
[0023]
As shown in FIG. 8A, the processing base material control unit 20 includes an inclination and rotation control mechanism 21, a rotation unit 22, an inclination angle control mechanism 23, and a stage (cathode electrode) 24. In addition, the substrate to be etched can be tilted and rotated during the plasma processing.
[0024]
When performing anisotropic dry etching using the dry etching apparatus 100, the etching method of the present invention tilts and rotates the substrate to be etched at a desired angle, so that the incident angle of ions with respect to the substrate to be etched is increased. And oblique etching at a desired angle can be performed.
In addition, since the inclination angle and rotation of the substrate to be etched can be freely controlled during the etching, it is possible to perform an inverse taper shape having a desired taper angle and spreading on both sides.
[0025]
Specifically, as shown in FIGS. 3A to 3E, when the anisotropic dry etching is performed without tilting the substrate 31 on which the mask material 33 is formed, almost vertical trench etching is performed. Although it is possible (see FIG. 3B), when the base material 31 to be etched is inclined by 30 degrees to perform anisotropic dry etching, a trench inclined at 30 degrees is formed (FIG. 3C). reference). Further, by controlling the inclination and rotation of the substrate 31 to be etched during the etching, an arbitrary reverse tapered trench can be formed (see FIGS. 3D and 3E).
[0026]
In the etching method of the present invention, the materials to be etched, the mask material, and the etching gas are not particularly limited as long as anisotropic dry etching can be performed.
[0027]
【Example】
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<Example 1>
First, the processing base material control unit 20 was mounted on an ICP-type dry etching apparatus to produce a dry etching apparatus 100 of the present invention. This apparatus will be described with reference to FIG. The chamber 10 is a general vacuum chamber having a process gas supply port 11 and an exhaust port 12, an ICP plasma generation coil (anode electrode) 53 at an upper part of the chamber 10, and an RF bias at a lower part of the chamber 10. The processing base material control unit 20 incorporating the stage (cathode electrode) 24 is mounted.
[0028]
The plasma generating means 50 serving as an ICP plasma source is composed of a high-frequency oscillator 51 made of RF-20M (20 MHz, 2 kW) manufactured by PFPP, a matching device 52, and a plasma generating coil (anode electrode) 53. The plasma generating means 40 is composed of a high-frequency oscillator 41 made of AGC-6B (13.56 MHz, 60 to 600 W) manufactured by ENI, a matching device 42, and a blocking capacitor 43. The difference from a general ICP type dry etching apparatus is that a processing base material control unit 20 is mounted and a stage (cathode electrode) 24 is built therein.
Further, it has a vacuum exhaust mechanism 60, a gas supply port 11, and an exhaust port 12, so that various plasma states can be obtained in a wide pressure range.
[0029]
Next, the processing base material control unit 20 will be described with reference to FIGS. The processing base material control unit 20 shown in FIG. 2A includes a tilt angle and rotation control mechanism 21, a rotation unit 22, a tilt angle control mechanism 23, and a stage (cathode electrode) 24, and includes a dry etching process. The substrate 31 to be etched can be tilted or rotated at any angle (0 to 60 °) in any direction. The cathode electrode for RF bias is built in the substrate control unit 20 as a stage (cathode electrode) 24.
FIG. 2B shows a state in which the stage (cathode electrode) 24 and the substrate 31 to be etched are held at right angles to the ion incident direction, and FIG. The state where the base material 31 is inclined at a predetermined angle with respect to the ion incident direction is shown.
[0030]
<Example 2>
Oblique etching was performed using the dry etching apparatus 100 of the present invention.
First, a 200 nm thick SiO 2 film 32 is formed on a substrate 31 to be etched made of a Si substrate by thermal oxidation, and an EB resist (ZEP-520 (Zeon)) is applied thereon. A layer was formed. Further, a mask material 33 having an isolated line having a line width of 200 nm was formed by EB lithography using an EB lithography machine JBX-7000MV (dose: 50 μC / cm 2 ) (see FIG. 4A).
[0031]
Next, the SiO 2 film was etched by anisotropic dry etching (vertical etching) using the dry etching apparatus 100 of the present invention (see FIG. 4B). The etching conditions at this time are: CF 4 : 10 sccm, pressure: 10 mTorr, plasma with RF bias electrode power: 150 W applied by the plasma generation means 40, and plasma generation electrode power: 500 W applied by the plasma generation means 50, respectively. In this state, etching was performed for 1 minute. During the etching, the processing was performed while the substrate 31 to be etched was held horizontally by the processing substrate control unit 20.
Next, the mask material 33 was removed by an oxygen plasma ashing apparatus to form an isolated SiO 2 line pattern 32a having a line width of 200 nm (see FIG. 4C).
[0032]
Next, the substrate 31 to be etched composed of the Si substrate on which the isolated SiO 2 line pattern 32a is formed is mounted on the stage (cathode electrode) 24 of the processing substrate control unit 20 of the dry etching apparatus 100 of the present invention, and the inclination angle is set. Anisotropic dry etching was performed in a state where the substrate 31 to be etched was inclined at 30 ° by the rotation control mechanism 21 (see FIG. 4D).
The etching conditions at this time are Cl 2 : 60 sccm, pressure: 15 mTorr, and plasma with RF bias electrode power: 150 W applied by the plasma generating means 40 and plasma generating electrode power: 300 W applied by the plasma generating means 50, respectively. In this state, anisotropic etching was performed for 5 minutes.
As a result, a trench shape having a depth of about 1500 nm and inclined at 29.1 ° was confirmed by cross-sectional observation with a scanning electron microscope.
[0033]
Similarly, oblique etching is performed by setting the inclination angle of the processing base material 31 made of the Si substrate on which the isolated SiO 2 line pattern 32a is formed to 5 °, 10 °, 15 °, 20 °, 25 °, 30 °, and 35 °. Table 1 shows the results of the implementation.
[0034]
[Table 1]
Figure 2004152960
[0035]
As can be seen from the results in Table 1, in all cases, a trench inclination angle substantially equal to the inclination angle of the processed base material was obtained. In particular, when the inclination angle of the substrate was 30 ° or less, a very good result was obtained in which the trench inclination angle was within ± 1 ° of the substrate inclination angle.
[0036]
<Example 3>
Reverse taper etching was performed using the dry etching apparatus 100 of the present invention.
First, the substrate 31 to be etched (see FIG. 5A) made of a Si substrate on which the isolated SiO 2 line pattern 32a is formed is placed on the stage (cathode electrode) of the processing substrate control unit 20 of the dry etching apparatus 100 of the present invention. 24 and a two-step trench etch was performed.
[0037]
Next, anisotropic dry etching was performed for 3 minutes while the substrate 31 to be etched was tilted at 20 ° by the tilt angle and rotation control mechanism 21 to perform the first stage trench etching (FIG. 5B )reference).
Next, the substrate 31 to be etched was inclined by 20 ° in the direction opposite to the first stage, anisotropic dry etching was performed for 3 minutes, and trench etching of the second stage was performed (see FIG. 5C). . The etching conditions at this time are as follows: in both the first and second stages, under conditions of Cl 2 : 60 sccm, pressure: 15 mTorr, RF bias electrode power: 150 W by the plasma generation unit 40, and plasma generation by the plasma generation unit 50 Anisotropic dry etching was performed in a plasma state in which an electrode power of 300 W was applied. As a result, an inverted tapered trench shape having a depth of about 1460 nm and a trench sidewall angle inclined by 21.2 ° from the vertical was obtained (see FIG. 4D). The observation was confirmed by cross-sectional observation with a scanning electron microscope.
Similarly, Table 2 shows the results when reverse taper etching was performed with the inclination angles of the substrates set to 5 °, 10 °, 15 °, 20 °, 25 °, 30 °, and 35 °.
[0038]
[Table 2]
Figure 2004152960
[0039]
As can be seen from the results in Table 2, in all cases, a trench sidewall angle substantially equal to the tilt angle of the substrate was obtained. In particular, when the inclination angle of the substrate was 30 ° or less, a very good result was obtained in which the trench side wall angle = the inclination angle of the substrate was within ± 1 °.
[0040]
【The invention's effect】
According to the dry etching apparatus of the present invention and the etching method using the same, a trench inclined at a desired angle or a reverse taper at a desired angle is formed in a substrate to be etched made of a Si substrate or the like at a desired angle in a desired direction. The trench shape can be manufactured accurately and at low cost.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram showing one embodiment of a dry etching apparatus of the present invention.
FIG. 2A is a schematic view illustrating a configuration of an embodiment of a processing base material control unit.
(B) is a schematic diagram showing a state where the stage (cathode electrode) of the processing base material control unit is held at right angles to the ion incident direction.
(C) is a schematic diagram showing a state in which the stage (cathode electrode) of the processing base material control unit is inclined at a predetermined angle with respect to the ion incident direction.
3 (a) to 3 (e) are explanatory views showing a process example and a state of a substrate to be etched when oblique etching and taper etching are performed using the dry etching apparatus of the present invention.
FIGS. 4A to 4D are explanatory views showing an example of a process of oblique etching using the dry etching apparatus of the present invention and a state of a substrate to be etched.
FIGS. 5A to 5D are explanatory views showing an example of a process in which oblique etching and taper etching are performed using the dry etching apparatus of the present invention, and a state of a substrate to be etched.
FIG. 6 is a schematic configuration diagram illustrating an example of a conventional dry etching apparatus (parallel plate type RIE).
FIG. 7 is a schematic view showing another example of a conventional dry etching apparatus (parallel plate type RIE).
FIGS. 8A and 8B are explanatory views showing an example of a process of isotropic etching and a state of a substrate to be etched.
FIGS. 9A and 9B are explanatory views showing an example of a process of anisotropic etching and a state of a substrate to be etched.
10 (a) to 10 (h) are explanatory views showing a process of oblique etching by a conventional method and a state of a substrate to be etched.
[Explanation of symbols]
10 chambers 11, 13 gas supply ports 12, 14 exhaust port 20 processing base material control unit 21 tilt angle and rotation control mechanism 22 rotation unit 23 tilt angle control mechanism 24 … Stage (cathode electrode)
31 ...... be etched substrate 32 ...... SiO 2 film 33 ...... SiO 2 layer 34a showing the mask material 34 ...... heat fluidity, SiO 2 layer is tilted 34b ...... SiO 2 layer pattern 34c ...... end Pattern 35: SiO 2 layers 35a, 35b having low heating fluidity: SiO 2 layer pattern 36: Resist pattern 37: Opening 38: Resist pattern 39: Inclined groove 40: Plasma generating means 41 … High-frequency oscillator 42… Matching device 43… Blocking capacitor 50… Plasma generating means 51… High-frequency oscillator 52… Matching device 53… Plasma generating coil (anode electrode)
60 Vacuum evacuation mechanism 71 Positive ions

Claims (2)

少なくともプラズマ発生手段(40、50)と、チャンバー(10)と、傾斜角及び回転制御機構(21)、回転ユニット(22)、傾斜角制御機構(23)及びステージ(24)からなる加工基材コントロールユニット(20)と、ガス供給口(11)と、排気口(12)と、真空排気機構(60)とを備えていることを特徴とするドライエッチング装置。A processing substrate comprising at least plasma generating means (40, 50), a chamber (10), a tilt angle and rotation control mechanism (21), a rotation unit (22), a tilt angle control mechanism (23) and a stage (24). A dry etching apparatus comprising a control unit (20), a gas supply port (11), an exhaust port (12), and a vacuum exhaust mechanism (60). 被エッチング基材に傾斜したトレンチを形成するエッチング方法において、前記被エッチング基材を傾斜及び/または回転して異方性エッチングを行うことを特徴とするエッチング方法。An etching method for forming an inclined trench in a substrate to be etched, wherein anisotropic etching is performed by tilting and / or rotating the substrate to be etched.
JP2002315851A 2002-10-30 2002-10-30 Dry etching system and etching method Pending JP2004152960A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002315851A JP2004152960A (en) 2002-10-30 2002-10-30 Dry etching system and etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002315851A JP2004152960A (en) 2002-10-30 2002-10-30 Dry etching system and etching method

Publications (1)

Publication Number Publication Date
JP2004152960A true JP2004152960A (en) 2004-05-27

Family

ID=32459730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002315851A Pending JP2004152960A (en) 2002-10-30 2002-10-30 Dry etching system and etching method

Country Status (1)

Country Link
JP (1) JP2004152960A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006000945A (en) * 2004-06-15 2006-01-05 National Institute Of Advanced Industrial & Technology Plasma etching method
JP2006165030A (en) * 2004-12-02 2006-06-22 Ulvac Japan Ltd Etching treatment method of tunnel junction element and apparatus thereof
JP2006165031A (en) * 2004-12-02 2006-06-22 Ulvac Japan Ltd Manufacturing method of tunnel junction element and apparatus thereof
JP2009032768A (en) * 2007-07-25 2009-02-12 Shibaura Mechatronics Corp Placement table and plasma ashing treatment equipment
CN102315092A (en) * 2011-09-09 2012-01-11 深圳市华星光电技术有限公司 Wet etching apparatus and method thereof
JP2018521509A (en) * 2015-06-25 2018-08-02 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド Technology to process nanoscale patterned features using ions
JP2022529255A (en) * 2019-04-16 2022-06-20 アプライド マテリアルズ インコーポレイテッド How to deposit a thin film in a trench
US11629402B2 (en) 2019-04-16 2023-04-18 Applied Materials, Inc. Atomic layer deposition on optical structures

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006000945A (en) * 2004-06-15 2006-01-05 National Institute Of Advanced Industrial & Technology Plasma etching method
JP4534010B2 (en) * 2004-06-15 2010-09-01 独立行政法人産業技術総合研究所 Plasma etching method
JP2006165030A (en) * 2004-12-02 2006-06-22 Ulvac Japan Ltd Etching treatment method of tunnel junction element and apparatus thereof
JP2006165031A (en) * 2004-12-02 2006-06-22 Ulvac Japan Ltd Manufacturing method of tunnel junction element and apparatus thereof
JP2009032768A (en) * 2007-07-25 2009-02-12 Shibaura Mechatronics Corp Placement table and plasma ashing treatment equipment
CN102315092A (en) * 2011-09-09 2012-01-11 深圳市华星光电技术有限公司 Wet etching apparatus and method thereof
JP2018521509A (en) * 2015-06-25 2018-08-02 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド Technology to process nanoscale patterned features using ions
US11043380B2 (en) 2015-06-25 2021-06-22 Varian Semiconductor Equipment Associates, Inc. Techniques to engineer nanoscale patterned features using ions
TWI756176B (en) * 2015-06-25 2022-03-01 美商瓦里安半導體設備公司 Methods of patterning substrate
US11488823B2 (en) 2015-06-25 2022-11-01 Varian Semiconductor Equipment Associates, Inc. Techniques to engineer nanoscale patterned features using ions
US11908691B2 (en) 2015-06-25 2024-02-20 Applied Materials, Inc. Techniques to engineer nanoscale patterned features using ions
JP2022529255A (en) * 2019-04-16 2022-06-20 アプライド マテリアルズ インコーポレイテッド How to deposit a thin film in a trench
US11629402B2 (en) 2019-04-16 2023-04-18 Applied Materials, Inc. Atomic layer deposition on optical structures
JP7364688B2 (en) 2019-04-16 2023-10-18 アプライド マテリアルズ インコーポレイテッド How to deposit thin films in trenches

Similar Documents

Publication Publication Date Title
TWI458014B (en) Etch process for controlling pattern cd and integrity in multi-layer masks
TWI492297B (en) Plasma etching method,semiconductor device manufacturing method, and plasma etching apparatus
US6372637B2 (en) Method for making semiconductor devices having gradual slope contacts
KR101188553B1 (en) Plasma oxidation method and plasma processing apparatus
KR101713330B1 (en) Method for patterning an arc layer using sf6 and a hydrocarbon gas
TWI233644B (en) Plasma etching method and plasma etching apparatus
KR101772701B1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
JP2008244479A (en) Method and system for dry-etching metal nitride
WO2003085717A1 (en) Plasma etching method
TWI328253B (en)
JP2003023000A (en) Production method for semiconductor device
JP2004152960A (en) Dry etching system and etching method
JP4577328B2 (en) Manufacturing method of semiconductor device
JP4128365B2 (en) Etching method and etching apparatus
JP4595431B2 (en) Dry etching method and dry etching apparatus
JPH01194325A (en) Dry-etching
JP3172340B2 (en) Plasma processing equipment
JP2003309107A (en) Etching method for laminated film
KR20200080444A (en) Treatment method for removing an oxide layer of an electrode and etching the electrode
JP2005123369A (en) Dry etching method and dry etching apparatus
JP7202489B2 (en) Plasma treatment method
US11658040B2 (en) Plasma processing method
US5932488A (en) Method of dry etching
JP3002033B2 (en) Dry etching method
JP2639402B2 (en) Oxide layer taper etching method