JP2004152906A - Insulating substrate and ceramic package - Google Patents

Insulating substrate and ceramic package Download PDF

Info

Publication number
JP2004152906A
JP2004152906A JP2002314962A JP2002314962A JP2004152906A JP 2004152906 A JP2004152906 A JP 2004152906A JP 2002314962 A JP2002314962 A JP 2002314962A JP 2002314962 A JP2002314962 A JP 2002314962A JP 2004152906 A JP2004152906 A JP 2004152906A
Authority
JP
Japan
Prior art keywords
insulating substrate
less
terminal electrode
main surface
ceramic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002314962A
Other languages
Japanese (ja)
Inventor
Tomohide Hasegawa
智英 長谷川
Minako Izumi
美奈子 泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002314962A priority Critical patent/JP2004152906A/en
Publication of JP2004152906A publication Critical patent/JP2004152906A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Compositions Of Oxide Ceramics (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an insulating substrate and a ceramic package in which crack will not be generated even at high temperatures under high humidities. <P>SOLUTION: In the insulating substrate, a cavity 12 wherein an electronic element 4 is mounted therein is provided on a main surface, and a terminal electrode 3 is provided on a surface opposed to the main surface while a wiring conductor 2 for electrically connecting the electronic element 4 to the terminal electrode 3 is formed and a metallized layer for connecting a lid body is equipped on the main surface. Further, the minimum height thereof is not higher than 0.5mm. The area of a site on which the forming region of the cavity projected in a plane is superposed on the forming region of the terminal electrode is specified so as to be not wider than 10% of the whole area of the cavity. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、内部に電子素子及び/又は半導体素子が搭載され、蓋体などの蓋によって気密に封止するセラミックパッケージ、特に、高さが0.5mm以下、堤部幅が0.3mm以下の超小型・超薄型セラミックパッケージに関する。
【0002】
【従来技術】
近年、半導体素子の高集積化、電気部品の小型化に伴い、各種電子機器の小型化、高機能化が図られている。これに伴い、電子素子を収納する、あるいは半導体素子と同時に受動部品を搭載するセラミックパッケージの小型化が要求され、例えば、外形サイズ縦3mm、横2mm、高さ0.8mm程度まで小型化したセラミックパッケージが開示されている。
【0003】
ところが、さらなる小型化がパッケージに要求され、例えばICカードに代表される超小型・超薄型のものが求められている。このような超小型・超薄型セラミックパッケージでは、電子素子を大気中の水分から保護するため、蓋体で封止して使用されている。
【0004】
例えば、内部に水晶発振子を搭載し、蓋体で封止し、外気から水晶振動子を保護するためのセラミックパッケージが記載されている。
【0005】
【特許文献1】
特開2001−237665号
【0006】
【発明が解決しようとする課題】
しかしながら、特許文献1に記載のセラミックパッケージは、水に対する耐食性が低く、製造直後では問題がないものの、特に梅雨時期のような高温多湿下では、時間と共に腐食が進み、パッケージにクラックが発生するという問題があった。
【0007】
従って、本発明は、高温多湿下でもクラックの発生しない絶縁基板及びセラミックパッケージを提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明は、残留応力がセラミックパッケージの水腐食及びクラック発生に影響を及ぼすとの知見に基づくものであり、キャビティと、端子電極とを平面上に投影した時の重なる部位の面積を制御することによってクラック発生を抑制するものである。
【0009】
即ち、本発明の絶縁基板は、内部に電子素子が実装されるキャビティが主面に、端子電極が対向主面に設けられ、前記電子素子と前記端子電極とを電気的に接続するために配線導体が形成されるとともに、蓋体を接合するためのメタライズ層が前記主面に備えられ、最小高さが0.5mm以下の絶縁基板において、平面的に投影した前記キャビティの形成領域が前記端子電極の形成領域と重なる部位の面積が、前記キャビティの全面積の10%以下であることを特徴とするものである。
【0010】
特に、前記絶縁基板が4質量%以上の焼結助剤を含むアルミナ質焼結体からなり、該アルミナ質焼結体の強度が500MPa以上、ヤング率が320GPa以下、熱伝導率が15W/mK以上であることが好ましい。これにより、熱膨張差により応力が発生しても、速やかな放熱、変形により応力を緩和でき、且つ破壊を効果的に防止することが可能となる。
【0011】
また、前記アルミナ質焼結体が、Mnを酸化物換算で2〜8質量%、Siを酸化物換算で1〜6質量%の割合で含み、Alを主結晶相とし、該主結晶相の粒界にMnAl結晶を含むことが好ましい。これにより、強度を500MPa以上、熱伝導率が15W/mK以上まで高くすることが容易にできる。
【0012】
さらに、前記絶縁基板に対する前記メタライズ層の接着強度が49N以上であることが好ましい。これにより、蓋体とパッケージを接合する際にメタライズ層と絶縁基板との間で発生する剥離を効果的に抑制し、より高い信頼性を得ることができる。
【0013】
さらにまた、前記端子電極が、前記対抗主面の四隅にそれぞれ1個ずつ設けられていることが好ましい。これにより、接続構造を単純化でき、外部からの接続が容易になるとともに、応力集中を抑制できる。
【0014】
また、本発明のセラミックパッケージは、上記の絶縁基板の主面に蓋体を接合したことを特徴とするものである。これにより、高温多湿下におけるクラックを抑制し、パッケージの高気密性を実現することが可能となる。
【0015】
特に、前記基板底部の最大残留応力が250MPa以下であることを特徴とするものである。これにより、クラックの発生をより効果的に防止できる。
【0016】
さらに、前記セラミックパッケージの堤部の幅が0.1〜0.3mm、前記電子素子が実装される絶縁基板の基板底部の厚みが0.1〜0.3mmであることが好ましい。このような寸法に設定することにより、絶縁基板の熱応力破壊をより効果的に防止するとともに、パッケージの容積をより小さくすることができる。
【0017】
【発明の実施の形態】
本発明の絶縁基板を、図を用いて説明する。
【0018】
絶縁基板は、例えば図1(a)に示したように、基板底部1aと基板堤部1bとからなる絶縁基板1と、基板底部1aに設けられた配線導体2と、基板堤部1bの上にリング状に形成されたメタライズ層7とを具備し、絶縁基板1は、基板底部1aの外周に基板堤部1bが一体的に設けられてなるものである。
【0019】
配線導体2は、基板底部1aの表面に設けられた表面配線導体2aと、基板底部1aの内部に形成された内部配線導体2bとからなり、外部との電気接続のために裏面に設けられた端子電極3に接続されている。
【0020】
基板底部1aの表面には、図1(b)に示したように、端子電極3が四隅に設けられている。そして、図2(b)を拡大表示した図2(c)に示したように、基板底部1aと基板堤部1bで形成されるキャビティ12を基板と平行な面に投影した時、キャビティ12の形成領域が端子電極3の形成領域と重なる部位の面積が、キャビティ12の全面積の10%以下であることが重要である。
【0021】
即ち、図1(c)において、交差部15の面積をS、キャビティ12の面積をScavとした時、SはScavの10%以下であることが重要であり、面積比S/Scavでは0.1以下に相当する。これは、端子電極3を構成するメタライズ金属と基板底部1aを構成するセラミックスの熱膨張率差によって残留応力が発生するため、交差部15の面積Sが小さいと交差部付近を起点とするクラックの発生を防止することができる。即ち、キャビティ12と端子電極3とを絶縁基板1と並行な面に投影した時、交差部15及びその近傍で応力が発生すると、キャビティに接する基板底部1aの肉厚の薄い部位が応力に耐え切れずクラックを発生するものと考えられる。
【0022】
従って、面積比S/Scavが0.1以下であればクラックの発生を大幅に防止できる。特に0.07以下、更には0.05以下、より好適には0.03以下であるのが良い。最も好適であるのは面積比S/Scavが0であり、交差する部位のないことである。
【0023】
端子電極3の形状は、図1(b)に示したように、四角形でも良いが、端子電極3の1辺の長さを大きくするために、図2に示したように、端子電極23が、四角形の一隅を三角形状に除去したような形状でも良く、さらには、残留応力を低減するために、四角形の一隅にアール(丸み)を設けた形状(図示せず)でも良い。
【0024】
絶縁基板1の最小高さが、0.5mm以下であることが重要である。0.5mmより大きいとセラミックパッケージの厚みが大きくなり、機器の低背化が図れなくなる。さらなる低背化と強度確保のため、基板底部1aの最小厚みは、特に0.4mm以下であることが好ましい。
【0025】
また、絶縁基板1を構成するアルミナ質焼結体の3点曲げ強度が500MPa以上であることが好ましい。500MPaよりも低くなると金属蓋体の封止時や2次実装の時に熱応力が加わって破壊する、または、ハンドリング時や使用時の衝撃等により破壊するためである。このような熱応力や衝撃力に強く、より高い信頼性を示すため、強度は、特に550MPa以上、更には600MPa以上であることが好ましい。
【0026】
また、熱伝導率は、封止時の熱を系外に放出するとともに、絶縁基板1内での温度差を小さくすることができるため、封止時の破壊をより効果的に防止する点で15W/mK以上、特に20W/mK以上、更には25W/mK以上であることが好ましい。
【0027】
また、ヤング率は、熱応力を変形によって吸収し、破壊をより効果的に防止する傾向がある点で、320GPa以下、特に310GPa以下、更には300GPa以下であることが好ましい。
【0028】
絶縁基板1に対するメタライズ層7の接着強度が49N以上であることが好ましい。これにより、蓋体とパッケージを接合する際にメタライズ層7と絶縁基板1との間で発生する剥離を効果的に抑制し、より高い信頼性を得ることができる。
【0029】
また、図1において、絶縁基板1の四隅にはそれぞれ1個の端子電極3が設けられている。これは、構造が単純化し、外部から端子電極3への接続が容易になるとともに、対称性を有するため、残留応力を分散するために効果があり、応力集中を防止することが容易となる。
【0030】
本発明によれば、蓋体を接合するためのメタライズ層7が絶縁基板1の主面に備えられていることが重要である。具体的には、基板堤部1bの少なくとも一部に、蓋体を接合するためのメタライズ層7が設けられていることが重要である。特に、同時焼成によってメタライズ層7が設けられるのが良い。これにより、メタライズ層形成工程を別途必要としないため、工程を短縮でき、製品コストを低減することができ、且つ密着力の高いメタライズ層7を得ることができる。
【0031】
メタライズ層7の表面には、ロウ材の拡散防止及び密着強度向上等を目的としてNi、Co、Cr、AuおよびCu等の金属からなるメッキ層を形成しても良い。例えば、メタライズ層7の表面にNiメッキ層とAuメッキ層とを順次形成することができる。
【0032】
絶縁基板1は、アルミナを主成分とし、焼結助剤が4質量%以上、特に6質量%以上、更には8質量%以上含むことが、配線導体2やメタライズ層7と同時焼成を可能とする点で好ましい。
【0033】
主成分のアルミナは、アルミナを90質量%以上、特に90〜96質量%、更には93〜96質量%の割合で含有することが好ましい。これにより、絶縁基板1の3点曲げ強度を500MPa以上、熱伝導率を15W/mK以上、ヤング率を320GPa以下とすることが容易となる。
【0034】
第2の成分として、MnをMn換算で2〜8質量%、特に3〜8質量%、更には3〜6質量%の割合で含むことが好ましい。これは、Mn成分は焼結助剤として作用するものであり、上記の割合を選定することによって、焼結性が高まり、1250〜1400℃の焼成温度で緻密化の達成が容易になるとともに、MnAlの析出が適度に行われ易い。このような適量のMnAl結晶析出は、焼結体の曲げ強度を高める効果がある。
【0035】
また、第3の成分として、SiをSiO換算で1〜6質量%、特に2〜5質量%、更には3〜5質量%の割合で含有することが好ましい。SiOは、焼結時の液相生成に関与するため、上記の割合を選定することにより、緻密化が達成し易く、且つ非晶質相の残留も少なく、適度なMnAlの結晶析出により高強度を維持し易い。
【0036】
また、所望により、第4の成分として、Mg、Ca、Sr、Baのうち少なくとも1種を配線導体との同時焼結性を高める上で、上記第3成分までの組成100質量%に対して、酸化物換算で3質量%以下の割合で含んでもよい。さらに、所望により、第5の成分として、W、Moなどの金属を焼結体を黒色化するための成分として、上記第3成分までの組成100質量%に対して2質量%以下の割合で含んでも良い。
【0037】
配線導体2及びメタライズ層7は、各種金属端子との接続或いは蓋体の封止を可能とし、絶縁基板との強固な接着力を保持するため、W及び/又はMoを主成分とし、アルミナを10質量%以下、特に8質量%以下含むことが好ましい。
【0038】
本発明のセラミックパッケージは、例えば図3に示すように、絶縁基板101のキャビティ112の内部に電気部品104aや半導体素子104b等の電子素子104を載置し、メタライズ層107を介して蓋体110を密封したものであり、絶縁基板101の基板底部101aに設けられた配線導体102と接続された電気部品104a及び半導体素子104bとを載置することができる。なお、搭載する電子素子104の数には特に制限はなく、1個以上であれば良い。
【0039】
電気部品104aとしては、水晶発振子、誘電体、抵抗体、フィルタ及びコンデンサのうち少なくとも1種を用いることができ、導電性接着剤105を用いて表面配線導体102aと電気的に接続することが可能である。また、半導体素子104bは、ワイヤボンディング106により配線導体102と接続される。
【0040】
蓋体110は、電気部品104aや半導体素子104b等の電子素子104を保護するためにメタライズ層107を介して基板堤部101bに接合されてなるものであり、その材質はアルミナに近い熱膨張率を有するFe−Ni−Co合金であることが好ましい。このような合金を用いることにより、封止時に発生する熱応力を小さくすることができ、封止時に絶縁基板101が破壊することをより効果的に防止できる。
【0041】
蓋体110を接合して得られたセラミックパッケージの絶縁基板101の基板底部101aには、接合時の熱収縮により残留応力が発生する。この残留応力が大きくなると基板底部101aにクラックが発生することがあり、これを防止するために最大の残留応力(最大残留応力)が250MPa以下になることが好ましい。そのためには、蓋体材料、ロウ材、接合条件等を適宜調整する必要がある。
【0042】
本発明によれば、基板堤部1b、101bの幅dを0.1〜0.3mmに、基板底部1a、101aの厚みDを0.1〜0.3mmに、またパッケージの高さTを0.3〜0.5mmにすることが好ましい。このような寸法に設定することにより、絶縁基板1、101であるアルミナ質焼結体の強度を考慮し、蓋体110の封止時の熱応力に対する破壊をより効果的に防止でき、また、パッケージの容積をより小さくすることができる。
【0043】
特に、絶縁基板の高さTを0.5mm以下とすることにより、電子素子及び/又は半導体素子を実装した超小型・超薄型セラミックパッケージとしてICカードなどに応用することができる。なお、蓋体は薄い方が低背化を改善できる点で好ましく、例えば、0.3mm以下、特に0.2mm以下、更には0.1mm以下であることが好ましい。
【0044】
次に、本発明のセラミックパッケージを製造する方法について、複数の絶縁基板を連結した連結基板を作製し、その一つを分離して用いる場合について具体的に説明する。
【0045】
まず、原料粉末として、平均粒子径が0.5〜2.0μm、特に1.0〜1.5μmのアルミナ粉末を準備する。これは、平均粒子径は0.5μm以上とすることにより、シート成形性を確保でき、粉末のコスト上昇を容易に防止できる。また、2.0μm以下とすることで、1400℃以下の焼成での緻密化を促進し、焼結を容易にすることができる。
【0046】
また、第2の成分として純度99%以上、平均粒子径0.5〜5μmのMn粉末、第3の成分として純度99%以上、平均粒子径0.5〜3μmのSiO粉末を準備する。なお、Mn及びSiは、上記の酸化物粉末以外に、焼成によって酸化物を形成し得る炭酸塩、硝酸塩、酢酸塩等として添加してもよい。
【0047】
これらの成分は、アルミナ粉末に対して、Mn粉末を2〜8質量%、特に3〜8質量%、更には3〜6質量%、SiO粉末を1〜6質量%、特に2〜5質量%、更には3〜5質量%の割合で添加することが、焼結性を高め、緻密化を促進するために好ましい。
【0048】
なお、所望により、第4の成分として、Mg、Ca、Sr、Baのうち少なくとも1種を酸化物換算で3質量%以下、第5の成分として、W、Mo等の遷移金属の金属粉末や酸化物粉末を着色成分として金属換算で2質量%以下の割合で添加しても良い。
【0049】
さらに、強度、破壊靱性を向上させる周知の手法であるZr、Hfなどを適宜添加しても良い。
【0050】
上記の混合粉末に対して適宜有機バインダを添加した後、これをプレス法、ドクターブレード法、圧延法、射出法等の周知の成形方法によって、絶縁基板1を形成するためのグリーンシートを作製する。例えば、上記混合粉末に有機バインダや溶媒を添加してスラリーを調製した後、ドクターブレード法によってグリーンシートを形成する。或いはまた、混合粉末に有機バインダを加え、プレス成形、圧延成形等により所定の厚みのグリーンシートを作製できる。
【0051】
各絶縁基板は形状が小さいため、複数の絶縁基板を一つの連結基板に形成し、それを分離して用いることが生産性を高める上で好ましい。これに対応するように、グリーンシートに対して、配線導体ペーストをスクリーン印刷、グラビア印刷などの方法により各グリーンシート上に、配線導体2の形成のために配線パターン状に、或いはメタライズ層7の形成のためにリング状に印刷塗布する。
【0052】
また、所望により、あらかじめグリーンシートに対して、マイクロドリル、レーザー等により直径50〜250μmのビアホールを形成しておき、上記の配線導体ペーストをビアホール内に充填する。
【0053】
配線導体ペーストは、配線導体成分としてW及び/又はMoを用い、これにアルミナ粉末を10質量%以下、特に8質量%以下の割合で添加したものが良い。これは、配線導体2の導通抵抗を低く維持したままアルミナ焼結体と配線導体2の密着性を高め、メッキ欠けなどの不良の発生を容易に防止することができる。なお、密着性向上のため、アルミナ粉末の代わりに、絶縁基板を形成する酸化物セラミックス成分と同一の組成物粉末を加えても良く、さらにNi等の酸化物を0.05〜2体積%の割合で添加することも可能である。
【0054】
その後、配線導体ペーストを印刷塗布したグリーンシートを位置合わせして積層圧着後、絶縁基板を分離するための切欠き溝を複数形成する。切欠き溝の形成方法としては、カッター刃、金型、レーザー加工等の方法を用いることができ、これらの中でも特に金型、レーザー加工が低コストで量産出来る点で好ましい。
【0055】
この切欠き溝を形成した積層体を、少なくとも1000℃から焼成最高温度まで150℃/h以上の昇温速度で加熱し、1250〜1400℃の非酸化性雰囲気中で焼成し、1000℃までの冷却速度を250℃/h以下とする条件で焼成することが重要である。
【0056】
昇温速度が、1000℃から焼成最高温度までの間において、150℃/hより小さい場合、昇温時の低温液相領域での液相生成が不均一になり、アルミナの粒成長に偏りが生じるため曲げ強度が低下することがある。特に、強度をより高めるため、昇温速度を180℃/h以上、更には200℃/hとすることが好ましい。
【0057】
また、焼成温度は、充分に緻密化を促進し、500MPa以上の曲げ強度を容易に達成し、且つW及び/又はMo自体の焼結が進むことによるアルミナとの接着強度の低下及びアルミナの粒成長を抑制し、機械的及び電気的信頼性を改善する点で1250〜1400℃で焼成することが好ましい。
【0058】
焼成終了直後の保持温度から1000℃までの冷却速度は、250℃/h以下であることが好ましい。MnAlを容易に結晶化させ、曲げ強度を改善することが容易に可能となる。また、冷却速度は、強度を高める点で、特に200℃/h以下が好ましい。
【0059】
また、焼成雰囲気は、金属が酸化されないように、非酸化性雰囲気であることが望ましい。具体的には、窒素、又は窒素と水素との混合ガスを用いることが望ましい。有機バインダの脱脂をする上では、水素及び窒素を含み、露点+30℃以下、特に25℃以下の非酸化性雰囲気であることが望ましい。なお、雰囲気中には、所望により、アルゴン等の不活性ガスを混入してもよい。
【0060】
配線導体2には、表面保護及び半田接合のためにNi、Co、Cr、AuおよびCuのうち少なくとも1種から成るメッキ層を形成しても良い。
【0061】
以上のような製法により、メタライズ層7との同時焼成が可能で、強度が500MPa以上の小型セラミックパッケージとして好適に用いることができる絶縁基板1を製造することができる。そして、さらに、得られた絶縁基板1の内部に電子素子4及び/又は半導体素子6を実装し、配線導体2との電気的に接続し、且つリング状のメタライズ層7の表面にメッキ層8を被覆し、蓋体10を共晶Ag−Cuロウ材9等によってシーム溶接等により接合する。このようにして、電子素子4が気密に封止された半配線導体装置を得ることができる。
【0062】
メッキ層8は、ロウ材の拡散を防止し、良好な密着性を得るために、Ni、Co、Cr、AuおよびCuのうち少なくとも1種からなることが好ましい。
【0063】
【実施例】
純度99%以上、平均粒子径1.5μmのアルミナ粉末に対して、純度99%以上、平均粒子径0.7μmのMn粉末、純度99%以上、平均粒子径1.0μmのSiO粉末、純度99.9%以上、平均粒子径1.2μmのW粉末、純度99.9%以上、平均粒子径1.2μmのMo粉末、純度99.9%以上、平均粒子径0.7μmのMgCO粉末、純度99%以上、平均粒子径1.3μmのCaCO粉末、純度99%以上、平均粒子径1.0μmのSrCO粉末、BaCO粉末、Cr粉末及びCo粉末を準備した。
【0064】
これらの原料粉末を表1に示す割合で混合した後、成形用有機樹脂(バインダ)としてアクリル系バインダと、トルエンを溶媒として混合してスラリーを調製し、しかる後に、ドクターブレード法にて厚さ150μmのグリーンシートを作製した。
【0065】
得られたグリーンシートを所定厚みに積層し、露点+25℃の窒素水素混合雰囲気にて脱脂を行なった後、引き続き、表2に示した昇温速度で1000℃から焼成最高温度まで昇温し、焼成最高温度にて露点+25℃の窒素水素混合雰囲気にて1時間焼成した後、1000℃までを表2に示した速度で冷却した。
【0066】
得られた焼結体の主結晶相は焼結体を粉砕し、X線回折により同定した。また、嵩密度はアルキメデス法によって測定し、理論密度との比率から相対密度を算出した。強度は厚み3mm、幅4mm、長さ40mmの梁状試料を作成し、JISR1601に基づいて室温にて測定した。
【0067】
一方、平均粒子径1.2μmのW粉末、平均粒子径1.2μmのMo粉末、平均粒子径1.5μmのアルミナ粉末に対して、Cu、Au及びAg(低抵抗金属)を添加して表1に示す組成に調製した後、アクリル系バインダとアセトンを溶媒として混合し、配線導体ペーストを調製した。
【0068】
そして、上記と同様にして作製したグリーンシートに対して、打抜き加工を施し、直径が100μmのビアホールを形成し、このビアホール内に、上記の配線導体ペーストをスクリーン印刷法によって、充填するとともに、配線パターン状(配線導体)及びリング状(メタライズ層)に印刷塗布した。この時、端子電極に対向する部位の総面積が、キャビティの面積の10%以下になるようにパターン形状を調節した。なお、リング状メタライズを形成したグリーンシートは、電子素子収納する部位を打抜き加工によって除去した。
【0069】
このようにして作製したグリーンシートを位置合わせして積層圧着して積層体を作製した。その後、この積層体に切欠き溝を形成し、成形体を露点+25℃の窒素水素混合雰囲気にて脱脂を行なった後、露点+25℃の窒素水素混合雰囲気にて脱脂を行なった後、引き続き、表2に示した昇温速度で1000℃から焼成最高温度まで昇温し、焼成最高温度にて露点+25℃の窒素水素混合雰囲気にて1時間焼成した後、1000℃までを表2に示した速度で冷却した。
【0070】
得られた焼結体の主結晶相は焼結体を粉砕し、X線回折により同定した。また、アルキメデス法によって嵩密度を測定し、気孔率を算出した。また、強度は厚み3mm、幅4mm、長さ40mmの梁状試料を作成し、JIS R1601に基づいて室温にて測定した。さらに、平均結晶粒子径は、インターセプト法により測定し、粒子径として表示した。
【0071】
ヤング率はJIS R1602に基づいて室温のヤング率を測定し、熱伝導率はレーザーフラッシュ法により室温で測定した。また、絶縁基板の寸法はマイクロメーターで測定してキャビティの大きさを算出し、端子電極3の大きさから交差部15の面積を算出した。この交差部15の面積をキャビティの面積で除し、面積比として百分率で表示した。
【0072】
次に、配線導体及びリング状に形成したメタライズ層の表面に電解Niメッキを施し、さらにその表面に0.2μmのAuメッキを施した。このようにメッキ層8を形成したリング状のメタライズ層に対して、共晶Ag−Cuロウ材を用いてFe−Co−Ni合金からなる厚み0.1mmの蓋体をシーム溶接によって接合し、気密に封止した。
【0073】
得られた試料は、接合テストとして、40倍の顕微鏡にてメタライズ剥れ、絶縁基板のクラックの確認を行い、クラックの無いものには○、あるものには×として評価した。
【0074】
次に、メタライズ剥れ、クラックのない試料について、−65℃にて5分、150℃にて5分保持を1サイクルとして100サイクルまでの熱サイクル試験を行い、気密封止性をHeリーク法によって封止状態を評価する封止テストを実施した。
【0075】
Heリーク法は、0.41MPaのHe加圧雰囲気中に2時間保持した後に取り出し、真空雰囲気中において検出されるHeガス量を測定し、1×10−10MPa・cm/sec以下を○を5×10−9MPa・cm/secを超えるものを×として評価し、その後、X線回折により、基板底部の残留応力を測定し、その結果を表2に示した。なお、残留応力は、X線回折によって測定された回折ピーク(2θ)152°から並傾法によって算出した。
【0076】
また、絶縁基板に対するリング状のメタライズ層の接着強度は、2mm×25mmの配線導体配線を形成し、無電解Niメッキを施した後、銀ロウを用いて金具を接合し、金具を引き剥がす際の引き剥がし荷重を測定した。さらに、ヤング率はJIS R1602に基づいて室温のヤング率を測定した。熱伝導率は、レーザーフラッシュ法により室温で測定した。結果を表1、2に示した。
【0077】
【表1】

Figure 2004152906
【0078】
【表2】
Figure 2004152906
【0079】
本発明の試料No.2、5、8、10、13〜33は、残留応力が190MPa以下、面積比が10%以下で、接合テスト及び封止テストでも異常は見られなかった。
【0080】
一方、面積比が11%以上と大きい本発明の範囲外の試料No.1、3、4、6、7、9、11及び12は、残留応力が200MPa以上、面積比が11%以上で、接合テスト及び/又は封止テストにおいてクラックが観察された。
【0081】
【発明の効果】
本発明は、端子電極とキャビティとの交差部面積を制御することにより、パッケージ裏面部の残留応力を250MPa以下と低減し、基板底部におけるクラック発生を防止することができ、さらに強度を500MPa以上、メタライズ層の接合強度を49N以上とすることで、絶縁基板基板堤部の肉厚が0.1〜0.3mm、電子素子が実装される絶縁基板の基板底部の厚みが0.1〜0.3mm、絶縁基板の高さが0.5mm以下であるセラミックパッケージが安価に得られる。
【図面の簡単な説明】
【図1】本発明の絶縁基板の構造を示すもので、(a)は概略断面図、(b)は概略平面図、(c)はその部分拡大平面図である。
【図2】本発明の他の絶縁基板を示す概略平面図である。
【図3】本発明のセラミックパッケージの構造を示す概略平面図である。
【符号の説明】
1、101・・・絶縁基板
1a、101a・・・基板底部
1b、101b・・・基板堤部
2、102・・・配線導体
2a、102a・・・表面配線導体
2b、102b・・・内部配線導体
3、23、103・・・端子電極
7、107・・・メタライズ層
8、108・・・メッキ層
9、109・・・共晶Ag−Cuロウ材
12、32、112・・・キャビティ
15・・・交差部
104・・・電子素子
104a・・・電気部品
104b・・・半導体素子
105・・・導電性接着剤
106・・・ワイヤボンディング
110・・・蓋体
T・・・絶縁基板の高さ
D・・・基板底部の厚み
d・・・基板堤部の幅[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention provides a ceramic package in which an electronic element and / or a semiconductor element is mounted and hermetically sealed by a lid such as a lid, particularly, a height of 0.5 mm or less and a bank width of 0.3 mm or less. Ultra-small and ultra-thin ceramic packages.
[0002]
[Prior art]
2. Description of the Related Art In recent years, with the increase in the degree of integration of semiconductor elements and the miniaturization of electrical components, various electronic devices have been reduced in size and function. Along with this, it is required to reduce the size of a ceramic package that houses electronic elements or mounts passive components at the same time as a semiconductor element. For example, a ceramic that has been reduced in size to about 3 mm in height, 2 mm in width, and 0.8 mm in height. A package is disclosed.
[0003]
However, further miniaturization is required for packages, and for example, ultra-small and ultra-thin ones represented by IC cards are required. In such an ultra-small and ultra-thin ceramic package, the electronic element is sealed with a lid in order to protect the electronic element from moisture in the atmosphere.
[0004]
For example, there is described a ceramic package for mounting a crystal oscillator inside, sealing with a lid, and protecting the crystal oscillator from the outside air.
[0005]
[Patent Document 1]
JP-A-2001-237665
[0006]
[Problems to be solved by the invention]
However, the ceramic package described in Patent Literature 1 has low corrosion resistance to water and has no problem immediately after production. However, in a hot and humid environment such as the rainy season, corrosion progresses with time, and cracks occur in the package. There was a problem.
[0007]
Accordingly, an object of the present invention is to provide an insulating substrate and a ceramic package that do not generate cracks even under high temperature and high humidity.
[0008]
[Means for Solving the Problems]
The present invention is based on the finding that residual stress affects water corrosion and crack generation of a ceramic package, and controls the area of an overlapping portion when a cavity and a terminal electrode are projected on a plane. This suppresses the occurrence of cracks.
[0009]
That is, in the insulating substrate of the present invention, a cavity in which an electronic element is mounted is provided on a main surface, and a terminal electrode is provided on an opposing main surface, and wiring is provided for electrically connecting the electronic element and the terminal electrode. A conductor is formed, and a metallized layer for bonding a lid is provided on the main surface, and the insulating substrate having a minimum height of 0.5 mm or less is formed such that a region where the cavity is projected in a plan view is the terminal. The area of a portion overlapping the electrode formation region is not more than 10% of the total area of the cavity.
[0010]
In particular, the insulating substrate is made of an alumina sintered body containing 4% by mass or more of a sintering aid, the alumina sintered body has a strength of 500 MPa or more, a Young's modulus of 320 GPa or less, and a thermal conductivity of 15 W / mK. It is preferable that it is above. Thus, even if stress is generated due to a difference in thermal expansion, the stress can be relieved by rapid heat dissipation and deformation, and destruction can be effectively prevented.
[0011]
Further, the alumina-based sintered body contains Mn in an amount of 2 to 8% by mass in terms of oxide and Si in an amount of 1 to 6% by mass in terms of oxide. 2 O 3 Is the main crystal phase, and MnAl 2 O 4 Preferably, it contains crystals. This makes it easy to increase the strength to 500 MPa or more and the thermal conductivity to 15 W / mK or more.
[0012]
Further, it is preferable that the adhesion strength of the metallized layer to the insulating substrate is 49 N or more. This effectively suppresses peeling that occurs between the metallized layer and the insulating substrate when the lid and the package are joined, and can achieve higher reliability.
[0013]
Furthermore, it is preferable that one terminal electrode is provided at each of the four corners of the opposing main surface. As a result, the connection structure can be simplified, connection from the outside is facilitated, and stress concentration can be suppressed.
[0014]
Further, a ceramic package according to the present invention is characterized in that a lid is joined to the main surface of the insulating substrate. Thereby, cracks under high temperature and high humidity can be suppressed, and high airtightness of the package can be realized.
[0015]
Particularly, the maximum residual stress at the bottom of the substrate is 250 MPa or less. Thereby, generation of cracks can be more effectively prevented.
[0016]
Further, it is preferable that the width of the bank portion of the ceramic package is 0.1 to 0.3 mm, and the thickness of the bottom of the insulating substrate on which the electronic element is mounted is 0.1 to 0.3 mm. By setting such dimensions, thermal stress destruction of the insulating substrate can be more effectively prevented, and the volume of the package can be further reduced.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
The insulating substrate of the present invention will be described with reference to the drawings.
[0018]
As shown in FIG. 1A, for example, the insulating substrate includes an insulating substrate 1 including a substrate bottom 1a and a substrate bank 1b, a wiring conductor 2 provided on the substrate bottom 1a, and an upper surface of the substrate bank 1b. And a metallized layer 7 formed in a ring shape. The insulating substrate 1 has a substrate bank 1b integrally provided on the outer periphery of a substrate bottom 1a.
[0019]
The wiring conductor 2 includes a surface wiring conductor 2a provided on the surface of the substrate bottom 1a and an internal wiring conductor 2b formed inside the substrate bottom 1a, and is provided on the back surface for electrical connection with the outside. It is connected to the terminal electrode 3.
[0020]
As shown in FIG. 1B, terminal electrodes 3 are provided at four corners on the surface of the substrate bottom 1a. Then, as shown in FIG. 2 (c) which is an enlarged view of FIG. 2 (b), when the cavity 12 formed by the substrate bottom 1a and the substrate bank 1b is projected on a plane parallel to the substrate, It is important that the area of the portion where the formation region overlaps with the formation region of the terminal electrode 3 is 10% or less of the entire area of the cavity 12.
[0021]
That is, in FIG. 1C, the area of the intersection 15 is represented by S 0 , The area of the cavity 12 is S cav And S 0 Is S cav Is important to be 10% or less of the area ratio S. 0 / S cav Corresponds to 0.1 or less. This is because a residual stress is generated due to a difference in thermal expansion coefficient between the metallized metal forming the terminal electrode 3 and the ceramics forming the substrate bottom 1a. 0 Is small, it is possible to prevent cracks starting from near the intersection. That is, when the cavity 12 and the terminal electrode 3 are projected on a plane parallel to the insulating substrate 1 and a stress is generated at the intersection 15 and in the vicinity thereof, the thin portion of the substrate bottom 1a in contact with the cavity withstands the stress. It is considered that a crack occurs without cutting.
[0022]
Therefore, the area ratio S 0 / S cav Is 0.1 or less, the occurrence of cracks can be largely prevented. In particular, it is preferably 0.07 or less, more preferably 0.05 or less, and more preferably 0.03 or less. Most preferred is the area ratio S 0 / S cav Is 0, and there is no intersecting site.
[0023]
The shape of the terminal electrode 3 may be a square as shown in FIG. 1B, but in order to increase the length of one side of the terminal electrode 3, as shown in FIG. Alternatively, a shape in which one corner of a square is removed in a triangular shape may be used, and further, a shape (not shown) in which a corner is provided in one corner of a square in order to reduce residual stress.
[0024]
It is important that the minimum height of the insulating substrate 1 is 0.5 mm or less. If it is larger than 0.5 mm, the thickness of the ceramic package becomes large, and it becomes impossible to reduce the height of the device. In order to further reduce the height and secure the strength, the minimum thickness of the substrate bottom 1a is particularly preferably 0.4 mm or less.
[0025]
Further, the three-point bending strength of the alumina sintered body constituting the insulating substrate 1 is preferably 500 MPa or more. If the pressure is lower than 500 MPa, thermal stress is applied during sealing of the metal lid or during secondary mounting, and the metal lid is broken, or the metal lid is broken due to impact during handling or use. In order to be resistant to such thermal stress and impact force and to exhibit higher reliability, the strength is preferably at least 550 MPa, more preferably at least 600 MPa.
[0026]
In addition, the thermal conductivity radiates heat at the time of sealing to the outside of the system and can reduce a temperature difference within the insulating substrate 1, so that destruction at the time of sealing is more effectively prevented. It is preferably at least 15 W / mK, more preferably at least 20 W / mK, further preferably at least 25 W / mK.
[0027]
In addition, the Young's modulus is preferably 320 GPa or less, particularly 310 GPa or less, and more preferably 300 GPa or less, from the viewpoint that thermal stress tends to be absorbed by deformation and breakage is more effectively prevented.
[0028]
It is preferable that the adhesive strength of the metallized layer 7 to the insulating substrate 1 is 49 N or more. Thereby, peeling that occurs between the metallized layer 7 and the insulating substrate 1 when joining the lid and the package can be effectively suppressed, and higher reliability can be obtained.
[0029]
In FIG. 1, one terminal electrode 3 is provided at each of the four corners of the insulating substrate 1. This simplifies the structure, facilitates the connection to the terminal electrode 3 from the outside, and has symmetry, which is effective in dispersing the residual stress, and facilitates prevention of stress concentration.
[0030]
According to the present invention, it is important that the metallized layer 7 for joining the lid is provided on the main surface of the insulating substrate 1. Specifically, it is important that at least a portion of the substrate bank 1b is provided with a metallized layer 7 for joining the lid. In particular, the metallized layer 7 is preferably provided by simultaneous firing. This eliminates the need for a separate metallization layer forming step, so that the steps can be shortened, the product cost can be reduced, and the metallization layer 7 with high adhesion can be obtained.
[0031]
A plating layer made of a metal such as Ni, Co, Cr, Au and Cu may be formed on the surface of the metallized layer 7 for the purpose of preventing the diffusion of the brazing material and improving the adhesion strength. For example, a Ni plating layer and an Au plating layer can be sequentially formed on the surface of the metallized layer 7.
[0032]
The insulating substrate 1 contains alumina as a main component and a sintering aid of 4% by mass or more, particularly 6% by mass or more, and more preferably 8% by mass or more, so that it can be co-fired with the wiring conductor 2 and the metallized layer 7. Is preferred.
[0033]
The main component alumina preferably contains alumina in a proportion of 90% by mass or more, particularly 90 to 96% by mass, more preferably 93 to 96% by mass. This makes it easy to set the three-point bending strength of the insulating substrate 1 to 500 MPa or more, the thermal conductivity to 15 W / mK or more, and the Young's modulus to 320 GPa or less.
[0034]
As a second component, Mn is Mn. 2 O 3 It is preferably contained in a ratio of 2 to 8% by mass, particularly 3 to 8% by mass, and more preferably 3 to 6% by mass. This is because the Mn component acts as a sintering aid, and by selecting the above ratio, the sinterability is enhanced, and it is easy to achieve densification at a firing temperature of 1250 to 1400 ° C, MnAl 2 O 4 Is likely to be appropriately deposited. Such an appropriate amount of MnAl 2 O 4 Crystal precipitation has the effect of increasing the bending strength of the sintered body.
[0035]
Further, as a third component, Si is converted to SiO 2 2 The content is preferably 1 to 6% by mass, particularly 2 to 5% by mass, and more preferably 3 to 5% by mass. SiO 2 Is involved in the generation of a liquid phase during sintering. Therefore, by selecting the above ratio, it is easy to achieve densification, and there is little residual amorphous phase. 2 O 4 It is easy to maintain high strength due to crystal precipitation.
[0036]
In addition, if desired, at least one of Mg, Ca, Sr, and Ba as a fourth component may be used to enhance the simultaneous sinterability with the wiring conductor. , May be contained at a ratio of 3% by mass or less in terms of oxide. Further, if desired, a metal such as W or Mo may be used as a fifth component as a component for blackening the sintered body in a proportion of 2% by mass or less based on 100% by mass of the composition up to the third component. May be included.
[0037]
The wiring conductor 2 and the metallized layer 7 are made of W and / or Mo as a main component and made of alumina in order to enable connection with various metal terminals or sealing of the lid, and maintain a strong adhesive force with the insulating substrate. It is preferably contained in an amount of 10% by mass or less, particularly 8% by mass or less.
[0038]
In the ceramic package of the present invention, for example, as shown in FIG. 3, an electronic element 104 such as an electric component 104a or a semiconductor element 104b is placed inside a cavity 112 of an insulating substrate 101, and a lid 110 is interposed via a metallization layer 107. In which the electrical components 104a and the semiconductor elements 104b connected to the wiring conductors 102 provided on the substrate bottom 101a of the insulating substrate 101 can be placed. The number of electronic elements 104 to be mounted is not particularly limited, and may be one or more.
[0039]
As the electrical component 104a, at least one of a crystal oscillator, a dielectric, a resistor, a filter, and a capacitor can be used, and the electrical component 104a can be electrically connected to the surface wiring conductor 102a using the conductive adhesive 105. It is possible. The semiconductor element 104b is connected to the wiring conductor 102 by wire bonding 106.
[0040]
The lid 110 is bonded to the substrate bank 101b via the metallization layer 107 to protect the electronic elements 104 such as the electric components 104a and the semiconductor elements 104b. Preferably, the alloy is a Fe—Ni—Co alloy having the following formula: By using such an alloy, thermal stress generated at the time of sealing can be reduced, and breakage of the insulating substrate 101 at the time of sealing can be more effectively prevented.
[0041]
Residual stress is generated in the substrate bottom 101a of the insulating substrate 101 of the ceramic package obtained by joining the lid 110 due to thermal contraction at the time of joining. If the residual stress increases, cracks may occur in the substrate bottom 101a, and in order to prevent this, it is preferable that the maximum residual stress (maximum residual stress) be 250 MPa or less. For this purpose, it is necessary to appropriately adjust the lid material, brazing material, joining conditions, and the like.
[0042]
According to the present invention, the width d of the substrate bank portions 1b and 101b is set to 0.1 to 0.3 mm, the thickness D of the substrate bottom portions 1a and 101a is set to 0.1 to 0.3 mm, and the height T of the package is set to 0.1 to 0.3 mm. Preferably, it is 0.3 to 0.5 mm. By setting these dimensions, the strength of the alumina-based sintered body as the insulating substrates 1 and 101 can be taken into account, and the damage to the thermal stress when the lid 110 is sealed can be more effectively prevented. The volume of the package can be made smaller.
[0043]
In particular, by setting the height T of the insulating substrate to 0.5 mm or less, it can be applied to an IC card or the like as a microminiature and ultrathin ceramic package on which electronic elements and / or semiconductor elements are mounted. In addition, it is preferable that the lid is thinner in that the height can be reduced. For example, it is preferably 0.3 mm or less, particularly 0.2 mm or less, and more preferably 0.1 mm or less.
[0044]
Next, a method of manufacturing the ceramic package according to the present invention will be described in detail with reference to a case in which a connecting substrate in which a plurality of insulating substrates are connected to each other is used and one of them is used separately.
[0045]
First, an alumina powder having an average particle diameter of 0.5 to 2.0 μm, particularly 1.0 to 1.5 μm is prepared as a raw material powder. By setting the average particle diameter to 0.5 μm or more, sheet formability can be ensured and powder cost increase can be easily prevented. Further, when the thickness is 2.0 μm or less, densification by firing at 1400 ° C. or less can be promoted, and sintering can be facilitated.
[0046]
Further, Mn having a purity of 99% or more and an average particle diameter of 0.5 to 5 μm as a second component. 2 O 3 Powder, SiO 3 having a purity of at least 99% and an average particle diameter of 0.5 to 3 μm as a third component 2 Prepare powder. Note that Mn and Si may be added as carbonates, nitrates, acetates, and the like, which can form an oxide by firing, in addition to the above oxide powder.
[0047]
These components are based on the alumina powder, 2 O 3 2 to 8% by weight, especially 3 to 8% by weight, more preferably 3 to 6% by weight, 2 It is preferable to add the powder in an amount of 1 to 6% by mass, particularly 2 to 5% by mass, and more preferably 3 to 5% by mass in order to enhance sinterability and promote densification.
[0048]
If desired, at least one of Mg, Ca, Sr, and Ba may be 3% by mass or less in terms of oxide as a fourth component, and a metal powder of a transition metal such as W or Mo may be used as a fifth component. Oxide powder may be added as a coloring component at a ratio of 2% by mass or less in terms of metal.
[0049]
Further, Zr, Hf, and the like, which are well-known methods for improving strength and fracture toughness, may be appropriately added.
[0050]
After appropriately adding an organic binder to the above mixed powder, a green sheet for forming the insulating substrate 1 is prepared by a well-known molding method such as a pressing method, a doctor blade method, a rolling method, and an injection method. . For example, after a slurry is prepared by adding an organic binder and a solvent to the mixed powder, a green sheet is formed by a doctor blade method. Alternatively, an organic binder is added to the mixed powder, and a green sheet having a predetermined thickness can be produced by press molding, rolling molding, or the like.
[0051]
Since each insulating substrate has a small shape, it is preferable to form a plurality of insulating substrates on one connecting substrate and to use them separately in order to enhance productivity. To cope with this, a wiring conductor paste is applied to the green sheet by screen printing, gravure printing, or the like, on each green sheet, in the form of a wiring pattern for forming the wiring conductor 2, or in the metallization layer 7. Print and apply in a ring shape for formation.
[0052]
If desired, a via hole having a diameter of 50 to 250 μm is previously formed in the green sheet by a microdrill, a laser, or the like, and the above-described wiring conductor paste is filled in the via hole.
[0053]
As the wiring conductor paste, W and / or Mo is preferably used as a wiring conductor component, to which alumina powder is added in an amount of 10% by mass or less, particularly 8% by mass or less. This improves the adhesion between the alumina sintered body and the wiring conductor 2 while keeping the conduction resistance of the wiring conductor 2 low, and can easily prevent the occurrence of defects such as chipping of the plating. In order to improve the adhesion, a powder of the same composition as the oxide ceramic component forming the insulating substrate may be added instead of the alumina powder, and an oxide such as Ni may be added in an amount of 0.05 to 2% by volume. It is also possible to add in a ratio.
[0054]
Thereafter, the green sheet on which the wiring conductor paste is applied is printed and laminated and pressed. After that, a plurality of cutout grooves for separating the insulating substrate are formed. As a method of forming the notch groove, a method such as a cutter blade, a mold, and laser processing can be used, and among these, a mold and laser processing are particularly preferable because they can be mass-produced at low cost.
[0055]
The laminated body having the notched grooves formed therein is heated from a temperature of at least 1000 ° C. to a maximum firing temperature at a heating rate of 150 ° C./h or more, and fired in a non-oxidizing atmosphere at 1250 to 1400 ° C. It is important to fire at a cooling rate of 250 ° C./h or less.
[0056]
If the heating rate is less than 150 ° C./h between 1000 ° C. and the firing maximum temperature, the liquid phase generation in the low temperature liquid phase region at the time of heating becomes uneven, and the alumina grain growth is biased. As a result, bending strength may decrease. In particular, in order to further increase the strength, it is preferable that the heating rate be 180 ° C./h or more, and more preferably 200 ° C./h.
[0057]
Further, the sintering temperature sufficiently promotes densification, easily achieves a bending strength of 500 MPa or more, and lowers the adhesive strength with alumina due to progress of sintering of W and / or Mo itself, and reduces the particle size of alumina. Firing at 1250 to 1400 ° C. is preferable in terms of suppressing growth and improving mechanical and electrical reliability.
[0058]
The cooling rate from the holding temperature immediately after the completion of the firing to 1000 ° C. is preferably 250 ° C./h or less. MnAl 2 O 4 Can be easily crystallized, and the bending strength can be easily improved. The cooling rate is particularly preferably 200 ° C./h or less from the viewpoint of increasing the strength.
[0059]
The firing atmosphere is desirably a non-oxidizing atmosphere so that the metal is not oxidized. Specifically, it is desirable to use nitrogen or a mixed gas of nitrogen and hydrogen. For degreasing the organic binder, it is desirable that the atmosphere be a non-oxidizing atmosphere containing hydrogen and nitrogen and having a dew point of + 30 ° C. or lower, particularly 25 ° C. or lower. Note that an inert gas such as argon may be mixed into the atmosphere, if desired.
[0060]
A plating layer made of at least one of Ni, Co, Cr, Au and Cu may be formed on the wiring conductor 2 for surface protection and solder bonding.
[0061]
By the above-described manufacturing method, it is possible to manufacture the insulating substrate 1 which can be simultaneously fired with the metallized layer 7 and can be suitably used as a small ceramic package having a strength of 500 MPa or more. Further, the electronic element 4 and / or the semiconductor element 6 are mounted inside the obtained insulating substrate 1, electrically connected to the wiring conductor 2, and the plating layer 8 is formed on the surface of the ring-shaped metallized layer 7. And the lid 10 is joined by eutectic Ag-Cu brazing material 9 or the like by seam welding or the like. Thus, a semi-wiring conductor device in which the electronic element 4 is hermetically sealed can be obtained.
[0062]
The plating layer 8 is preferably made of at least one of Ni, Co, Cr, Au and Cu in order to prevent diffusion of the brazing material and obtain good adhesion.
[0063]
【Example】
For alumina powder having a purity of 99% or more and an average particle size of 1.5 μm, Mn having a purity of 99% or more and an average particle size of 0.7 μm is used. 2 O 3 Powder, SiO with purity of 99% or more and average particle diameter of 1.0 μm 2 Powder, W powder having a purity of 99.9% or more and an average particle diameter of 1.2 μm, Mo powder having a purity of 99.9% or more and an average particle diameter of 1.2 μm, purity of 99.9% or more and an average particle diameter of 0.7 μm MgCO 3 Powder, purity of 99% or more, CaCO having an average particle diameter of 1.3 μm 3 Powder, SrCO with a purity of 99% or more and an average particle diameter of 1.0 μm 3 Powder, BaCO 3 Powder, Cr 2 O 3 Powder and Co 3 O 4 Powder was prepared.
[0064]
After mixing these raw material powders at the ratios shown in Table 1, an acrylic binder was used as a molding organic resin (binder) and toluene was used as a solvent to prepare a slurry, and then the slurry was prepared by a doctor blade method. A 150 μm green sheet was produced.
[0065]
After laminating the obtained green sheets to a predetermined thickness and performing degreasing in a nitrogen-hydrogen mixed atmosphere at a dew point of + 25 ° C., the temperature was continuously raised from 1000 ° C. to the maximum firing temperature at a temperature rising rate shown in Table 2, After firing for 1 hour in a nitrogen-hydrogen mixed atmosphere with a dew point of + 25 ° C. at the highest firing temperature, cooling was performed at a rate shown in Table 2 up to 1000 ° C.
[0066]
The main crystal phase of the obtained sintered body was identified by crushing the sintered body and X-ray diffraction. The bulk density was measured by the Archimedes method, and the relative density was calculated from the ratio to the theoretical density. The strength was measured at room temperature based on JISR1601 by preparing a beam-shaped sample having a thickness of 3 mm, a width of 4 mm, and a length of 40 mm.
[0067]
On the other hand, Cu, Au and Ag (low resistance metal) were added to W powder having an average particle diameter of 1.2 μm, Mo powder having an average particle diameter of 1.2 μm, and alumina powder having an average particle diameter of 1.5 μm. After preparing the composition as shown in No. 1, an acrylic binder and acetone were mixed as a solvent to prepare a wiring conductor paste.
[0068]
Then, the green sheet produced in the same manner as described above is punched to form a via hole having a diameter of 100 μm. Printing was applied in a pattern (wiring conductor) and a ring (metallized layer). At this time, the pattern shape was adjusted so that the total area of the portion facing the terminal electrode was 10% or less of the area of the cavity. In the green sheet on which the ring-shaped metallization was formed, a portion for housing the electronic element was removed by punching.
[0069]
The green sheets produced in this manner were aligned and laminated and pressed to produce a laminate. Thereafter, a notch groove is formed in the laminate, the molded body is degreased in a nitrogen / hydrogen mixed atmosphere at a dew point of + 25 ° C., and then degreased in a nitrogen / hydrogen mixed atmosphere at a dew point of + 25 ° C. The temperature was raised from 1000 ° C. to the maximum firing temperature at the temperature raising rate shown in Table 2, and after firing for 1 hour in a nitrogen-hydrogen mixed atmosphere with a dew point of + 25 ° C. at the maximum firing temperature, Table 2 shows the temperature up to 1000 ° C. Cooled at speed.
[0070]
The main crystal phase of the obtained sintered body was identified by crushing the sintered body and X-ray diffraction. Further, the bulk density was measured by the Archimedes method, and the porosity was calculated. The strength was measured at room temperature based on JIS R1601 by preparing a beam-shaped sample having a thickness of 3 mm, a width of 4 mm, and a length of 40 mm. Further, the average crystal particle diameter was measured by an intercept method and expressed as a particle diameter.
[0071]
The Young's modulus was measured at room temperature based on JIS R1602, and the thermal conductivity was measured at room temperature by a laser flash method. The dimensions of the insulating substrate were measured with a micrometer to calculate the size of the cavity, and the area of the intersection 15 was calculated from the size of the terminal electrode 3. The area of the intersection 15 was divided by the area of the cavity and expressed as a percentage as an area ratio.
[0072]
Next, electrolytic Ni plating was applied to the surface of the wiring conductor and the metallized layer formed in a ring shape, and further, 0.2 μm Au plating was applied to the surface. A 0.1 mm thick lid made of an Fe-Co-Ni alloy is joined to the ring-shaped metallized layer on which the plating layer 8 is formed by seam welding using a eutectic Ag-Cu brazing material, It was hermetically sealed.
[0073]
As a bonding test, the obtained sample was subjected to metallization peeling with a microscope of 40 magnifications, and cracks of the insulating substrate were confirmed.
[0074]
Next, a sample without metallized peeling or cracking was subjected to a heat cycle test up to 100 cycles, where a cycle of holding at -65 ° C. for 5 minutes and holding at 150 ° C. for 5 minutes was one cycle, and the hermetic sealing property was determined by the He leak method. A sealing test for evaluating the sealing state was performed.
[0075]
In the He leak method, the sample is taken out after being held in a 0.41 MPa He pressurized atmosphere for 2 hours, and the amount of He gas detected in a vacuum atmosphere is measured. -10 MPa ・ cm 3 5 × 10 for / sec or less -9 MPa ・ cm 3 Those exceeding / sec were evaluated as x, and then the residual stress at the bottom of the substrate was measured by X-ray diffraction. The results are shown in Table 2. The residual stress was calculated from the diffraction peak (2θ) of 152 ° measured by X-ray diffraction using the parallel tilt method.
[0076]
The bonding strength of the ring-shaped metallization layer to the insulating substrate is determined by forming a 2 mm × 25 mm wiring conductor, applying electroless Ni plating, joining the metal fittings using a silver brazing, and peeling the metal fittings. Was measured for the peeling load. Further, the Young's modulus was measured at room temperature based on JIS R1602. Thermal conductivity was measured at room temperature by the laser flash method. The results are shown in Tables 1 and 2.
[0077]
[Table 1]
Figure 2004152906
[0078]
[Table 2]
Figure 2004152906
[0079]
Sample No. of the present invention In 2, 5, 8, 10, 13 to 33, the residual stress was 190 MPa or less, the area ratio was 10% or less, and no abnormality was observed in the bonding test and the sealing test.
[0080]
On the other hand, the sample No. having an area ratio as large as 11% or more and out of the range of the present invention. In 1, 3, 4, 6, 7, 9, 11, and 12, the residual stress was 200 MPa or more, the area ratio was 11% or more, and cracks were observed in the bonding test and / or the sealing test.
[0081]
【The invention's effect】
According to the present invention, by controlling the area of the intersection between the terminal electrode and the cavity, the residual stress on the back surface of the package can be reduced to 250 MPa or less, the occurrence of cracks at the bottom of the substrate can be prevented, and the strength can be reduced to 500 MPa or more. By setting the joining strength of the metallized layer to 49 N or more, the thickness of the insulating substrate substrate bank is 0.1 to 0.3 mm, and the thickness of the insulating substrate on which the electronic element is mounted is 0.1 to 0. A ceramic package having a height of 3 mm and a height of the insulating substrate of 0.5 mm or less can be obtained at low cost.
[Brief description of the drawings]
FIGS. 1A and 1B show the structure of an insulating substrate of the present invention, in which FIG. 1A is a schematic sectional view, FIG. 1B is a schematic plan view, and FIG.
FIG. 2 is a schematic plan view showing another insulating substrate of the present invention.
FIG. 3 is a schematic plan view showing the structure of the ceramic package of the present invention.
[Explanation of symbols]
1, 101 ... insulating substrate
1a, 101a ... substrate bottom
1b, 101b ... substrate bank
2, 102 ... wiring conductor
2a, 102a ... surface wiring conductor
2b, 102b ... internal wiring conductor
3, 23, 103 ... terminal electrodes
7, 107 ... metallized layer
8, 108 ... plating layer
9, 109: Eutectic Ag-Cu brazing material
12, 32, 112 ... cavity
15 ... intersection
104 ・ ・ ・ Electronic element
104a ... electric parts
104b ... Semiconductor element
105 ... conductive adhesive
106 ・ ・ ・ Wire bonding
110 ... lid
T: Height of insulating substrate
D: Thickness of substrate bottom
d: width of substrate bank

Claims (8)

内部に電子素子が実装されるキャビティが主面に、端子電極が対向主面に設けられ、前記電子素子と前記端子電極とを電気的に接続するために配線導体が形成されるとともに、蓋体を接合するためのメタライズ層が前記主面に備えられ、最小高さが0.5mm以下の絶縁基板において、平面的に投影した前記キャビティの形成領域が前記端子電極の形成領域と重なる部位の面積が、前記キャビティの全面積の10%以下であることを特徴とする絶縁基板。A cavity in which an electronic element is mounted is provided on a main surface, and a terminal electrode is provided on an opposing main surface. A wiring conductor is formed for electrically connecting the electronic element and the terminal electrode. A metallized layer for bonding is formed on the main surface, and, on an insulating substrate having a minimum height of 0.5 mm or less, an area of a region where the cavity forming region projected in a plan view overlaps with the terminal electrode forming region. Is 10% or less of the total area of the cavity. 前記絶縁基板が4質量%以上の焼結助剤を含むアルミナ質焼結体からなり、該アルミナ質焼結体の強度が500MPa以上、ヤング率が320GPa以下、熱伝導率が15W/mK以上であることを特徴とする請求項1記載の絶縁基板。The insulating substrate is made of an alumina sintered body containing 4% by mass or more of a sintering aid, and has a strength of 500 MPa or more, a Young's modulus of 320 GPa or less, and a thermal conductivity of 15 W / mK or more. The insulating substrate according to claim 1, wherein: 前記アルミナ質焼結体が、Mnを酸化物換算で2〜8質量%、Siを酸化物換算で1〜6質量%の割合で含み、Alを主結晶相とし、該主結晶相の粒界にMnAl結晶を含むことを特徴とする請求項1又は2記載の絶縁基板。The alumina-based sintered body contains 2 to 8% by mass of Mn in terms of oxide and 1 to 6% by mass of Si in terms of oxide, and has Al 2 O 3 as a main crystal phase. 3. The insulating substrate according to claim 1, wherein the grain boundary contains MnAl 2 O 4 crystal. 前記絶縁基板に対する前記メタライズ層の接着強度が49N以上であることを特徴とする請求項1乃至3のいずれかに記載の絶縁基板。The insulating substrate according to any one of claims 1 to 3, wherein an adhesion strength of the metallized layer to the insulating substrate is 49N or more. 前記端子電極が、前記対抗主面の四隅にそれぞれ1個ずつ設けられていることを特徴とする前記1乃至4のいずれかに記載の絶縁基板。5. The insulating substrate according to any one of 1 to 4, wherein one terminal electrode is provided at each of four corners of the opposing main surface. 前記1乃至5のいずれかに記載の絶縁基板の主面に蓋体を接合したことを特徴とするセラミックパッケージ。A ceramic package, wherein a lid is bonded to a main surface of the insulating substrate according to any one of the above items 1 to 5. 前記基板底部の最大残留応力が250MPa以下であることを特徴とする請求項6記載のセラミックパッケージ。7. The ceramic package according to claim 6, wherein the maximum residual stress at the bottom of the substrate is 250 MPa or less. 前記セラミックパッケージの堤部の幅が0.1〜0.3mm、前記電子素子が実装される絶縁基板の基板底部の厚みが0.1〜0.3mmであることを特徴とする請求項6又は7記載のセラミックパッケージ。The width of the bank portion of the ceramic package is 0.1 to 0.3 mm, and the thickness of the bottom of the insulating substrate on which the electronic element is mounted is 0.1 to 0.3 mm. 7. The ceramic package according to 7.
JP2002314962A 2002-10-29 2002-10-29 Insulating substrate and ceramic package Pending JP2004152906A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002314962A JP2004152906A (en) 2002-10-29 2002-10-29 Insulating substrate and ceramic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002314962A JP2004152906A (en) 2002-10-29 2002-10-29 Insulating substrate and ceramic package

Publications (1)

Publication Number Publication Date
JP2004152906A true JP2004152906A (en) 2004-05-27

Family

ID=32459131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002314962A Pending JP2004152906A (en) 2002-10-29 2002-10-29 Insulating substrate and ceramic package

Country Status (1)

Country Link
JP (1) JP2004152906A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016098767A1 (en) * 2014-12-16 2016-06-23 日本碍子株式会社 Ceramic matrix and method for producing same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016098767A1 (en) * 2014-12-16 2016-06-23 日本碍子株式会社 Ceramic matrix and method for producing same
CN107001147A (en) * 2014-12-16 2017-08-01 日本碍子株式会社 Ceramic matrix and its manufacture method
JPWO2016098767A1 (en) * 2014-12-16 2017-09-28 日本碍子株式会社 Ceramic substrate and manufacturing method thereof
CN107001147B (en) * 2014-12-16 2020-07-10 日本碍子株式会社 Ceramic substrate and method for producing same

Similar Documents

Publication Publication Date Title
KR100434416B1 (en) Insulating ceramic compact, ceramic multilayer substrate, and ceramic electronic device
EP1722411A2 (en) Ceramic circuit board
CN107409472A (en) Wiring substrate
JP4012861B2 (en) Ceramic package
JP4277275B2 (en) Ceramic multilayer substrate and high frequency electronic components
JP4959079B2 (en) Package for storing semiconductor elements
JP2004119735A (en) Connected substrate, its manufacturing method and ceramic package
JP3911470B2 (en) Ceramic package and manufacturing method thereof
JP2005216932A (en) Wiring board and its manufacturing method and electrical part
JP2003163425A (en) Wiring board
JP4220869B2 (en) Manufacturing method of ceramic package
JP2004152906A (en) Insulating substrate and ceramic package
JP4413223B2 (en) Ceramic package
JP4413224B2 (en) Ceramic package
JP2005101467A (en) Ceramic package
JP2003040670A (en) High thermal expansion ceramic composition, high thermal expansion ceramic and its manufacturing method, and multilayer wiring substrate and its mounting structure
JP2004228533A (en) Ceramic package
JP4114148B2 (en) Ceramic multilayer substrate and high frequency electronic components
JP4077625B2 (en) Low temperature fired porcelain composition and method for producing low temperature fired porcelain
JP2003110038A (en) Container for electronic part
JP2004083373A (en) High thermal expansion porcelain formulation, high thermal expansion porcelain, its manufacturing method, multilayered wiring board, and its mounting structure
JP2746813B2 (en) Package for storing semiconductor elements
JP4044752B2 (en) Low temperature fired porcelain composition and method for producing low temperature fired porcelain
JP4593802B2 (en) Semiconductor element storage board
JP2724075B2 (en) Method for depositing metal layer on aluminum nitride sintered body

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070605