JP2004134645A

JP2004134645A - Mounting method of semiconductor element with bumps, mounting structure of semiconductor element with bumps, electro-optical device, and electronic apparatus

Info

Publication number: JP2004134645A
Application number: JP2002298977A
Authority: JP
Inventors: Takeshi Ashida; 芦田　剛士
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-10-11
Filing date: 2002-10-11
Publication date: 2004-04-30

Abstract

<P>PROBLEM TO BE SOLVED: To provide a mounting method of a semiconductor element with bumps in which a positioning step is eliminated when a solder material is printed on a board in a process for mounting the semiconductor element with bumps, e.g. a BGA or a CSP, on an FPC board, or the like, by solder reflow while suppressing positional shift of the semiconductor element with bumps and failure of mounting, and to provide a mounting structure of the semiconductor element with bumps, an electro-optical device employing it, and an electronic apparatus. <P>SOLUTION: The mounting method of a semiconductor element with bumps, e.g. a BGA or a CSP, comprises steps (A) for applying a solder material to the bumps of the semiconductor element with bumps, and (B) for mounting the semiconductor element with bumps applied with the solder material on the board by reflow. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、バンプ付き半導体素子の実装方法、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器に関する。
特に、ボール・グリッド・アレイ（以下、ＢＧＡ）やチップサイズパッケージ（ＣＳＰ）等の微細なバンプ付き半導体素子を、フレキシブル配線基板（以下、ＦＰＣ）等の変形しやすい基板に対して、リフロー処理によって実装した場合であっても、バンプ付き半導体素子の位置ずれが少ないバンプ付き半導体素子の実装方法、バンプ付き半導体素子の実装構造、及びそれを用いた電気光学装置、並びに電子機器に関する。
【０００２】
【従来の技術】
従来、半導体素子のリード端子のファインピッチ化や多ピン化に対応した実装方法として、プリント配線基板（ＰＣＢ）上に、ＱＦＰ（クアッド・フラット・パッケージ）を搭載する方法が広く実施されている。これは、パッケージの４辺に多数のガルウィング型のリード端子を持つフラットパッケージであるＱＦＰを、通常、樹脂等からなるＰＣＢに実装するとともに、ＰＣＢの導体部との電気的接続が図られた状態で使用されるものである。
しかしながら、ＱＦＰは、さらなるファインピッチ化や多ピン化に伴い、実装時における半田ブリッジによる短絡や、半田不足などによって、接続信頼性が低いという問題が指摘されている。また、ＱＦＰは、リード端子がパッケージより外側に突出している分、ＰＣＢ上における実装面積が増大するという問題も見られた。
【０００３】
そこで、半導体素子のさらなるファインピッチ化や多ピン化に対応するために、ＢＧＡや、ＣＳＰを用いた実装方法が提案されたり、実施されたりしている。そして、ＢＧＡ等の交換修理が困難な電子部品を、半田付け不良等が生じないように実装する実装方法がある。（例えば、特許文献１参照）。
より具体的には、図２２に示すように、ＢＧＡ型のパッケージ４００の外周のボール４０５をガイドすることで、あるいは、ＢＧＡ型パッケージ４００のそれぞれのボール４０２をガイドすることで、ＢＧＡ型パッケージ４００の位置決めを行うことを特徴とする実装方法である。かかる実装方法によれば、ＢＧＡ型パッケージ４００を正確に位置決めすることができ、自動ハンドリング装置４１７にてＢＧＡ型パッケージ４００をソケットやプリント基板４１６等に装着する際、ＢＧＡ型パッケージ４００とプリント基板４１６等の間で位置ズレすることなく、コンタクトミスを無くすることができる。
【０００４】
また、図２３にそのフロー図を概略的に示すように、ＰＣＢ上の所定箇所にクリーム半田を印刷する工程２９１と、ＢＧＡ等のバンプ付き半導体素子を、クリーム半田が印刷されたＰＣＢ上の所定箇所にマウンターにより搭載する工程２９２と、Ｘ線検査を実施して、半導体素子における良品と、不良品とを選別する工程２９３と、Ｘ線検査に合格した半導体素子における良品のみをリフロー加熱して実装する工程２９４と、を含む実装方法２９０がある。
【０００５】
また、図２４（ａ）〜（ｃ）に示すのは、クリ−ム半田３０２を外側に向かって過剰量になるように基板３０５上に塗布する方法を用いたＢＧＡ等に適した実装方法である。より具体的には、図２４（ａ）に示すように、基板３０５のフットランド３０３上にクリ−ム半田３０２を外側に向かって過剰量になるように局部印刷し、次いで、図２４（ｂ）に示すように、クリ−ム半田３０６を溶融させ、さらに図２４（ｃ）に示すように加熱して、クリ−ム半田３０７、３０８をフットランド３０３上に凝集分離させることを特徴としている。
【０００６】
また、図２５（ａ）〜（ｄ）に示すのは、基板３１０上に設けた凹部３１１にクリ−ム半田３１２を塗布する方法を用いたＢＧＡの実装方法である。より具体的には、図２５（ａ）に示すように、表面に複数の凹部３１１を備えた基板３１０を準備し、図２５（ｂ）に示すように、複数の凹部３１１に対してクリ−ム半田３１２を塗布し、図２５（ｃ）に示すように、ＢＧＡ３１５のバンプ３１７を、複数の凹部３１１に対して位置合わせし、さらに、図２５（ｄ）に示すようにリフロー実装して、圧着することを特徴としている。
【０００７】
また、図２６（ａ）〜（ｄ）に示すのは、ＰＣＢ基板３２３のパッド３２１上から、クリ−ム半田３２４を用いて実装されたＢＧＡ（図示せず）を一旦剥離した後、ＰＣＢ基板３２３のパッド３２１上に残留したクリ−ム半田３２４を除去することなく再実装する方法である。より具体的には、図２６（ａ）に示すように、ＰＣＢ基板３２３のパッド３２１上から、クリ−ム半田３２４を用いて実装されたＢＧＡを一旦剥離し、図２６（ｂ）に示すように、穴あきプレート３２５を介して、ＰＣＢ基板３２３のパッド３２１上のみに、さらにクリ−ム半田３１２を適当量塗布し、図２６（ｃ）に示すように、ＢＧＡ３２６のバンプ３２９と、ＰＣＢ基板３２３のパッド３２１とを位置合わせし、さらに、図２６（ｄ）に示すようにリフロー実装して、圧着することを特徴としている。
【０００８】
一方、図２７（ａ）〜（ｃ）に示すように、異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ，以下、ＡＣＦ）３４７を介して、バンプ付き半導体素子３４６と、基板３４３のパッド３４１とを熱圧着する実装方法も提案されている。
かかるＡＣＦ３４７による実装方法によれば、ＣＳＰのようにバンプ３４７のピッチが０．１〜０．５ｍｍ程度と狭い場合であっても、隣接するバンプ間でのショートの発生を効率的に防止できるとともに、多くのバンプ３４７を一括して電気接続できるという利点を得ることができる。
【０００９】
【特許文献１】
特開平１１−３３０７９７号公報　（第２−３頁、図１）
【００１０】
【発明が解決しようとする課題】
しかしながら、図２２に示した実装方法は、プリント基板等に対するＢＧＡ型パッケージのボール全体の位置についてのズレを防止することはできるが、それぞれのボール位置がズレている場合には、対応することができないという問題があった。したがって、ＢＧＡ型パッケージをプリント基板等に実装した際に、ボールの位置ズレに起因して、コンタクトミスが発生する場合が見られた。
【００１１】
また、図２３に示した実装方法は、リフロー加熱前にＸ線検査を実施しなければならず、工程数が増大するとともに、製造管理が複雑化したり、製造時間が長くなったりするなどの問題が見られた。
また、クリーム半田を、ＰＣＢの微細なパッド上に正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかる一方、印刷したクリーム半田の位置と、パッドとが容易にずれるという問題が見られた。
特に、バンプ付き半導体素子としてＣＳＰを使用した場合には、ＢＧＡよりもさらにファインピッチ化されている場合が多いため、クリーム半田をＰＣＢのパッド上に、精度良く印刷した後、変形しやすいＦＰＣに対して実装することは事実上、困難であった。
【００１２】
また、図２４に示した実装方法によれば、クリーム半田を、微細なパッド上に正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかる一方、特にＢＧＡを実装する場合に用いると、印刷したクリーム半田の位置と、パッドとが容易にずれるという問題が見られた。
また、図２５に示した実装方法によれば、凹部を有するパッドを形成することが困難であるばかりか、微細な凹部を有するパッドに正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかるという問題が未だ見られた。
【００１３】
さらに、図２６に示した実装方法についても、クリーム半田を、微細なパッド上に正確に印刷しなければならないため、印刷のための位置合わせや印刷自体に時間がかかる一方、印刷したクリーム半田の位置と、パッドとが容易にずれるという問題が見られた。また、ＢＧＡの剥離後においても、メタルマスクを用いて、クリーム半田を、ＰＣＢの微細なパッド上に、再び、正確かつ厚く印刷しなければならないため、印刷のための位置合わせや印刷自体にさらに時間がかかる一方、印刷したクリーム半田の位置と、パッドとがさらに容易にずれたり、流動した半田によってブリッジが形成されやすいという問題が見られた。
【００１４】
一方、ＡＣＦを用いた実装方法は、当該ＡＣＦのコストが高いばかりか、他の電気素子との同時実装が困難であるという問題が見られた。
すなわち、ＡＣＦを介して、熱圧着により実装するバンプ付き半導体素子と、半田リフロー処理により実装する他の電気素子とは、それぞれの実装プロセスの順序を考慮しつつ、別時に、異なる実装装置を用いて実装しなければならなかった。
【００１５】
そこで、上記問題点を鋭意検討した結果、バンプ付き半導体素子のバンプに対して半田材料を付着させることにより、半田材料を印刷する際の位置決め工程を省略できるとともに、フレキシブル配線基板（以下、ＦＰＣ）等の比較的変形しやすい基板に対しても、微細なバンプ付き半導体素子を精度よくリフロー実装できることを見出した。
すなわち、本発明は、バンプ付き半導体素子、特にＢＧＡやＣＳＰ等の微細なバンプ付き半導体素子を、基板、特にＦＰＣに対しても、迅速かつ安価なリフロー実装によって容易に実施することができ、しかも微細なバンプ付き半導体素子と、基板とをリフロー実装した場合であっても、実装不良の発生が少ないバンプ付き半導体素子の実装方法等を提供することを目的としている。
【００１６】
【課題を解決するための手段】
本発明によれば、下記工程（Ａ）および（Ｂ）を含むバンプ付き半導体素子の実装方法が提供され、上述した問題点を解決することができる。
（Ａ）半田材料を、バンプ付き半導体素子のバンプに対して付着させる工程
（Ｂ）半田材料が付着したバンプ付き半導体素子を、リフロー処理によって、基板に対して実装する工程
すなわち、クリーム半田およびフラックス等の半田材料を、バンプ付き半導体素子のバンプに対して付着させることにより、当該半田材料を基板に対して印刷する際の位置決め工程が不要となるばかりか、半田材料を介して、微細なバンプ付き半導体素子と、基板とを精度良くリフロー実装することができる。
したがって、バンプ付き半導体素子を、基板に対して、迅速かつ安価なリフロー法によって容易に実装することができるとともに、微細なバンプ付き半導体素子における実装不良の発生を少なくすることができる。
【００１７】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）において、半田材料を、バンプ付き半導体素子のバンプ以外の箇所をマスキングした状態で、バンプに対して付着させることが好ましい。
このように実施することにより、半田材料が所望箇所以外に付着することを効率的に防止することができるため、バンプ付き半導体素子を基板にリフロー実装した際に生じる半田ブリッジ等に起因した実装不良を少なくすることができる。
【００１８】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）において、バンプ付き半導体素子を、水平状態に保持された半田材料に対して押し付けることにより、当該半田材料を付着させることが好ましい。
このように実施することにより、バンプ付き半導体素子の各バンプに対して、半田材料を均一に付着させることができるとともに、付着される半田材料の量を容易に制御することができる。
【００１９】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）において、半田材料の付着量を調整するための突起物またはスペーサを介して、半田材料を付着させることが好ましい。
このように実施することにより、バンプ付き半導体素子の各バンプのみに対して、半田材料を均一に付着させることができるとともに、付着される半田材料の量を容易に制御することができる。
【００２０】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）において、半田材料を付着させる前に、当該半田材料の厚さを調整することが好ましい。
このように実施することにより、バンプ付き半導体素子の各バンプに対して、半田材料を均一に付着させることができるとともに、付着される半田材料の量を容易に制御することができる。
【００２１】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）において、バンプの高さをＢ１（ｍｍ）とし、半田材料の付着厚さをＢ２（ｍｍ）としたときに、Ｂ２／Ｂ１の比率を０．９以下の値とすることが好ましい。
このように実施することにより、半田材料が所望箇所以外に付着することを効果的に防止することができるとともに、バンプ付き半導体素子を基板に実装した際に、半田ブリッジ等による実装不良をなくすことができる。
【００２２】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）において、バンプの底面積をＡ１（ｍｍ^２）とし、半田材料の付着面積をＡ２（ｍｍ^２）としたときに、Ａ２／Ａ１の比率を１．５以下の値とすることが好ましい。
このように実施することにより、半田材料が所望箇所以外に付着することを効果的に防止することができるとともに、バンプ付き半導体素子を基板に実装した際に、半田ブリッジ等による実装不良をなくすことができる。
【００２３】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）において、半田材料の温度を１０〜１５０℃の範囲内の値に制御することが好ましい。
このように実施することにより、バンプ付き半導体素子におけるバンプが溶融し、変形したり、脱落したりすることを防止することができるとともに、半田材料の粘度が均一化されるため、バンプ付き半導体素子の各バンプに対して、半田材料を均一に付着させることができる。
【００２４】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）の前に、バンプ付き半導体素子のバンプの表面を平坦化する工程、あるいは粗面化する工程を含むことが好ましい。
このように実施することにより、バンプ付き半導体素子の各バンプに対して、容易に半田材料を付着させることができるとともに、半田材料を均一に付着させることができる。
【００２５】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）の前に、バンプ付き半導体素子のバンプの表面に、半田材料に対する密着材料を付着させる工程を含むことが好ましい。
このように実施することにより、バンプ付き半導体素子の各バンプに対して、容易に半田材料を付着させることができるとともに、半田材料を均一に付着させることができる。
【００２６】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、基板が、フレキシブル配線基板（ＦＰＣ）であって、バンプ付き半導体素子が、ボール・グリッド・アレイ（ＢＧＡ）であることが好ましい。
このように実施することにより、高精細ピッチや多ピン化の実装要求に答えることができるとともに、安価なバンプ付き半導体素子の実装方法を提供することができる。
【００２７】
また、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ｂ）において、バンプ付き半導体素子以外の他の素子とともに、半田材料が付着したバンプ付き半導体素子を同時に実装することが好ましい。
このように実施することにより、リフロー処理以外のＡＣＦ等による実装工程を削減することができ、バンプ付き半導体素子の実装工程を、全体として、簡素化および迅速化することができる。
【００２８】
なお、本発明のバンプ付き半導体素子の実装方法を実施するにあたり、工程（Ａ）の後に、バンプに付着した半田材料量を検査し、所定量よりも多い場合には、一部を除去する調整工程を含むことが好ましい。
このように実施することにより、バンプ付き半導体素子の各バンプに対して、半田材料が過度に付着した場合や、不均一に付着した場合であっても、当該半田材料量を適性範囲内の値に容易に調整することができる。
【００２９】
また、本発明の別な態様は、下記工程（Ａ）および（Ｂ）により、バンプ付き半導体素子を基板上に実装してなるバンプ付き半導体素子の実装構造である。
（Ａ）半田材料を、バンプ付き半導体素子のバンプに対して付着させる工程
（Ｂ）半田材料が付着したバンプ付き半導体素子を、リフロー処理によって、基板に対して実装する工程
すなわち、半田材料をバンプに対して付着させたバンプ付き半導体素子を、基板に対してリフロー処理によって実装することにより、半田材料を基板に対して印刷する際の位置決め工程が不要となるばかりか、微細なバンプ付き半導体素子と、基板とをリフロー実装した場合であっても、実装不良の発生を少なくすることができる。
【００３０】
また、本発明の別な態様は、駆動素子または電源素子として、下記工程（Ａ）および（Ｂ）により実装されたバンプ付き半導体素子を含む電気光学装置である。
（Ａ）半田材料を、バンプ付き半導体素子のバンプに対して付着させる工程
（Ｂ）半田材料が付着したバンプ付き半導体素子を、リフロー処理によって、基板に対して実装する工程
すなわち、半田材料を、バンプ付き半導体素子のバンプに対して付着させたバンプ付き半導体素子を、基板に対してリフロー処理によって実装することにより、半田材料とバンプが位置ずれすることなくバンプ付き半導体素子を実装した電気光学装置を得ることができる。
【００３１】
また、本発明の別な態様は、上述した電気光学装置と、当該電気光学装置を制御するための制御手段と、を備えることを特徴とする電子機器である。
すなわち、かかる電子機器によれば、環境安定性に優れ、誤動作が少ない動作を提供することができる。
【００３２】
【発明の実施の形態】
以下、図面を参照して、本発明のバンプ付き半導体素子の実装方法、及びそれを用いた電気光学装置、並びに電子機器に関する実施形態について具体的に説明する。
ただし、かかる実施形態の説明は、本発明の一態様を例示するものであり、言うまでも無く本発明を限定するものではなく、本発明の目的の範囲内で任意に変更することが可能である。
【００３３】
［第１実施形態］
第１実施形態は、図１（ａ）〜（ｃ）に例示するように、基板１９（パッド１７）に対するバンプ付き半導体素子１１の実装方法であって、下記工程（Ａ）および（Ｂ）を含むことを特徴とするバンプ付き半導体素子の実装方法である。
（Ａ）半田材料１５を、バンプ付き半導体素子１１のバンプ１３に対して付着させる工程
（Ｂ）半田材料１５が付着したバンプ付き半導体素子１１を、リフロー処理によって、基板１９（パッド１７）に対して実装する工程
なお、図１（ａ）および（ｂ）に示す態様が、工程（Ａ）に実質的に対応しており、図１（ｃ）に示す態様が、工程（Ｂ）に実質的に対応している。
【００３４】
１．工程（Ａ）
（１）バンプ付き半導体素子
第１実施形態で使用するバンプ付き半導体素子については、後述する第２の実施形態と、同様の内容とすることができる。したがって、バンプ付き半導体素子の詳細については、第２の実施形態における実装構造との関係で説明する。
【００３５】
（２）半田材料
▲１▼種類
バンプに付着させる半田材料の種類としては、特に制限されるものではないが、例えば、ＳｎやＰｂ／Ｓｎ等からなる従来から汎用されている半田や、ロジンや松脂等のフラックス材料を使用することができるが、環境問題に配慮して、Ｐｂを含まないＣｕ／Ｓｎ／Ａｇからなる半田と、フラックス材料との組み合わせからなるクリーム半田を用いることがより好ましい。
また、バンプに付着させる半田材料としては、半田を含まずに、フラックス材料のみを使用することも好ましい。このようにフラックス材料のみを使用することにより、バンプへの均一付着がさらに容易となるとともに、隣接するバンプ間でのショート発生の問題を回避することができる。
【００３６】
▲２▼粘度
また、半田材料をバンプに対して付着させる際に、半田材料の粘度を、１〜１、０００Ｐａ・ｓｅｃ．（測定温度：２５℃）の範囲内の値とすることが好ましい。
この理由は、かかる粘度が１Ｐａ・ｓｅｃ未満となると、半田材料がバンプに均一に付着しにくくなる場合があるためである。一方、かかる粘度が１、０００Ｐａ・ｓｅｃを越えると、流動性が低下して、やはりバンプに付着しにくくなる場合があるためである。
したがって、半田材料を付着させる際の半田材料の粘度を１０〜８００Ｐａ・ｓｅｃの範囲内の値とすることがより好ましく、２０〜５００Ｐａ・ｓｅｃの範囲内の値とすることがさらに好ましい。
なお、半田材料の粘度を適切範囲に調整するために、半田材料の温度を調整したり、あるいは有機溶剤を適量添加したりすることが好ましい。
【００３７】
▲３▼温度
また、半田材料をバンプに対して付着させる際に、半田材料の温度を１０℃〜１５０℃の範囲内の値とすることが好ましい。
この理由は、かかる半田材料の温度が１０℃より低い温度となると、半田材料の粘度が高くなったり、気泡を巻き込みやすくなったりして、半田材料を均一に付着させることが困難となる場合があるためである。一方、かかる半田材料の温度が１５０℃を越えると、バンプ付き半導体素子のバンプ自体が一部溶融する場合があるためである。
したがって、バンプに付着させる際の半田材料の温度を、１５〜１２５℃の範囲内の値とすることがより好ましく、２０〜１００℃の範囲内の値とすることがさらに好ましい。
なお、半田材料の温度を制御するためのヒーターや冷却装置などの温度制御手段を、半田材料を収容した容器等に設けることが好ましい。
【００３８】
▲４▼付着量
また、バンプに対する半田材料の付着量に関して、バンプの高さをＢ１（ｍｍ）とし、半田材料の付着厚さをＢ２（ｍｍ）としたときに、Ｂ２／Ｂ１の比率を０．９以下の値とすることが好ましい。
この理由は、かかるＢ２／Ｂ１の比率が０．９を超えると、半田材料が所望箇所以外に付着したり、バンプ付き半導体素子を基板に実装した際に、半田ブリッジ等による実装不良が生じ易くなったりする場合があるためである。ただし、かかるＢ２／Ｂ１の比率が低くなりすぎると、バンプ付き半導体素子のバンプと、基板のパッドとの電気接続が不安定になる場合がある。
したがって、かかるＢ２／Ｂ１の比率を０．０５〜０．８の範囲内の値とすることがより好ましく、０．１〜０．７の範囲内の値とすることがさらに好ましい。
【００３９】
また、バンプに対する半田材料の付着量に関して、バンプの表面積をＡ１（ｍｍ^２）とし、半田材料の付着面積をＡ２（ｍｍ^２）としたときに、Ａ２／Ａ１の比率を１．０以下の値とすることが好ましい。
この理由は、かかるＡ２／Ａ１の比率が１．０を超えると、半田材料が所望箇所以外に付着したり、バンプ付き半導体素子を基板に実装した際に、半田ブリッジ等による実装不良が生じ易くなったりする場合があるためである。ただし、かかるＡ２／Ａ１の比率が低くなりすぎると、バンプ付き半導体素子のバンプと、基板のパッドとの電気接続が不安定になる場合がある。
したがって、かかるＡ２／Ａ１の比率を０．０５〜０．８の範囲内の値とすることがより好ましく、０．１〜０．５の範囲内の値とすることがさらに好ましい。
なお、バンプの表面積Ａ１とは、バンプの表面積のうち、外面に露出している面積の合計をいう。
【００４０】
（３）付着方法１（押し付け法）
本発明において、バンプに対して半田材料を付着させる方法としては、図１（ａ）に示すように、容器１４内に収容された半田材料１５に対して、バンプ１３が下方側に向いた状態のバンプ付き半導体素子１１を、治具１２を用いて下方（矢印方向）に押し付け、当該押し付け力を調整しながら、バンプ１３の先端部に半田材料１５を付着させることが好ましい。
この理由は、このように実施すると、簡易な装置を用いて、バンプ付き半導体素子１１のバンプ１３の先端部あるいはその周辺部に半田材料１５を付着させることができるためである。
したがって、図１（ｂ）に示すように、バンプ付き半導体素子１１と、基板１９のパッドとの位置合わせも容易になるばかりか、図１（ｃ）に示すように、バンプ付き半導体素子１１と、基板１９のパッドとを強固かつ位置ずれすることなく、電気接続することが可能となる。
また、半田材料１５の付着量の調整をさらに容易かつ比較的正確に実施することができることから、図１（ａ）に示すように、治具１２を用いて容器１４内に水平状態に保持された半田材料１５に対して押し付けることが好ましい。
さらにまた、半田材料１５の付着量のより正確な調整のためには、バンプ付き半導体素子１１の位置センサを設け、当該バンプ付き半導体素子の位置から判断して、治具１２による押し付け力を制御することが好ましい。
【００４１】
（４）付着方法２（半田材料定量化手段使用）
また、図２（ａ）および（ｂ）に示すように、半田材料定量化手段として、例えば、スキージ２１やナイフコータを用いて、容器１４内に収容された半田材料１５の量を均一化するとともに、半田材料１５の表面を平坦化した後、バンプ１３が下方側に向いた状態のバンプ付き半導体素子１１を治具１２によって、矢印方向に押し付け、バンプ１３に対して、半田材料１５を定量的に付着させることが好ましい。
この理由は、このように実施すると、半田材料１５を付着させる前に、当該半田材料１５の厚さ（ｔ１）を、バンプ１３の高さを考慮して調整することができるので、バンプ付き半導体素子１１の各バンプ１３に対して、半田材料１５を均一に付着させることができるためである。また、半田材料１５の厚さ（ｔ１）が、バンプ１３の高さよりも低く、かつ均一化されていれば、当該半田材料１５の厚さ（ｔ１）を制御するだけで、付着させる半田材料１５の量を容易に制御することができるためである。
【００４２】
また、図３（ａ）および（ｂ）に示すように、半田材料定量化手段として、例えば、印刷装置２３を用いて、容器１４内において、バンプ付き半導体素子１１のバンプ１３が設けられている位置に対応させて、半田材料１５を均一かつ部分的に塗布した後、バンプ１３が下方側に向いた状態のバンプ付き半導体素子１１を治具１２によって、矢印方向に押し付け、バンプ１３に対して、半田材料１５を付着させることも好ましい。
この理由は、このように実施すると、半田材料１５を付着させる前に、バンプ位置に対応させて半田材料１５の量や厚さを個々に調整することができるので、バンプ付き半導体素子１１の各バンプ１３に対して、半田材料１５を均一に付着させることができるとともに、付着させる半田材料の量を容易に制御することができるためである。
なお、印刷装置２３の種類としては特に制限されることなく、インクジェット装置、スクリーン印刷装置、グラビア印刷装置等の一般的に公知の印刷装置を使用することができる。
【００４３】
（５）付着方法３（レジスト使用）
また、図４に示すように、バンプ１３以外の箇所にレジスト材料３１を塗布した状態で、バンプ１３が下方側に向いた状態のバンプ付き半導体素子１１を治具１２により押し付けて、容器１１内の半田材料１５を付着させることが好ましい。すなわち、半田材料１５を、バンプ付き半導体素子１１のバンプ１３以外の箇所をマスキングした状態で、バンプ１３に対して付着させることが好ましい。
この理由は、このように実施すると、半田材料１５が所望箇所以外に付着することを効率的に防止することができるため、バンプ付き半導体素子１１を基板に実装した際に、半田ブリッジ等に起因した実装不良を少なくすることができるためである。
また、レジスト材料３１の厚さや面積を制御することによって、付着させる半田材料の量を容易に制御することができるためである。
【００４４】
（６）付着方法４（突起使用）
また、図５（ａ）および（ｂ）に示すように、突起状のストッパー３２を介して、バンプ付き半導体素子１１を押し付け、バンプ付き半導体素子１１のバンプ１３に対して半田材料１５を付着させることも好ましい。なお、図５（ａ）は、突起状のストッパー３２がバンプ付き半導体素子１１の側に設けてある例であり、図５（ｂ）は、突起状のストッパー３２が容器１４の側に設けてある例である。
このように実施すると、突起状のストッパー３２によって、バンプ付き半導体素子１１の各バンプ１３に対して、半田材料１５を均一かつ定量的に付着させることができるとともに、バンプ付き半導体素子１１を押し付け力が変化したような場合であっても、付着させる半田材料１５の量を容易に制御することができる。
なお、突起状のストッパー３２の形態は特に制限されるものでなく、例えば、棒状、針状、三角錘状、円錐状、玉状、柱状等の任意の形状とすることができ、また、突起状のストッパー３２の数や配置についても特に制限されるものでない。
【００４５】
（７）付着方法５（スペーサ使用）
また、図６（ａ）〜（ｃ）に示すように、種々のスペーサ２５、２６、３９を介して、バンプ付き半導体素子１１のバンプ１３に対して半田材料１５を付着させることが好ましい。ここで、図６（ａ）は、バンプ１３の箇所に対応した穴３７が設けられた平板タイプのスペーサ２５を用いた例であり、図６（ｂ）は、バンプ１３の箇所に対応した穴３７が設けられるとともに、穴３７の周囲に突起部３８が設けられたスペーサ２６を用いた例であり、図６（ｃ）は、バンプ付き半導体素子１１のエッジ部以外の箇所に、比較的大きな穴３７が設けられたタイプのスペーサ３９を用いた例である。
このように実施すると、スペーサ２５、２６、３９によって、バンプ付き半導体素子１１の各バンプ１３のみに対して、半田材料１５を均一に付着させることができるとともに、所定のスペーサ２５、２６、３９の厚さや穴の大きさを変えるだけで、付着させる半田材料１５の量を容易に制御することができる。
なお、スペーサ２５、２６、３９の形態は、使用状況に応じて種々の変更が可能であって、例えば、金属製や樹脂製のスペーサとして構成することができる。また、スペーサの一部にスプリング等の弾性部材を備えて、スペーサを常に所定位置に保持できるように構成したり、あるいは、周囲を耐熱性材料で被覆して、スペーサ２５、２６、３９の寸法精度や耐久性を向上させたりすることも好ましい。
【００４６】
（８）付着方法６（逆向）
また、バンプ付き半導体素子の向きを図１〜図６において示す方向とは異ならせて、すなわち、バンプ１３を上方や側方等に向けた状態で、半田材料４５を付着させることも好ましい。
例えば、図７（ａ）に示すように、バンプ付き半導体素子１１のバンプ１３を上方に向けた状態で、穴あきプレート４３を介して、バンプ１３に対して半田材料４５を塗布し、部分付着させることが好ましい。
この理由は、このように実施することにより、公知の印刷方法や付着方法を用いて、精度良く半田材料を付着させることができるためである。また、半田材料が付着したバンプ付き半導体素子を移動する際にも、落下等の危険を回避することができるためである。
【００４７】
（９）付着した半田材料量の調整工程
また、バンプに付着した半田材料量を検査し、所定量よりも多い場合には、一部を除去する調整工程を含むことが好ましい。
この理由は、このような調整工程を含むことにより、バンプ付き半導体素子の各バンプに対して、半田材料が過度に付着した場合や、不均一に付着した場合であっても、当該半田材料量を適性範囲内の値に容易に調整することができるためである。
ここで、バンプに付着した半田材料量を検査する方法としては、バンプ側から写真観察を実施する方法や、バンプ側の画像処理を実施する方法や、バンプの断面高さを測定する方法や、バンプ付き半導体素子の重量測定等を採用することが好ましい。
また、半田材料の調整方法としては、バンプ表面に対して、半田材料についての転写材（粘着テープ、不織布、布、紙等）を押圧する方法や、グラインダー等でバンプ表面の半田材料を除去する方法や、バンプ付き半導体素子に振動を与えてバンプ表面の半田材料を落下させる方法等を採用することが好ましい。
【００４８】
２．工程（Ｂ）
（１）位置合わせ工程
図８（ａ）に示すように、半田材料５５が付着したバンプ付き半導体素子５１を基板５９のパッド５７と位置合わせした後、基板５９上に載置することが好ましい。
また、図８（ａ）に示すように、バンプ付き半導体素子１１の位置合わせに際して、バンプ付き半導体素子１１に位置合わせマーク５０を設けておき、それを目印にバンプ付き半導体素子５１を基板５９上に載置することが好ましい。
【００４９】
（２）リフロー処理工程
工程（Ｂ）におけるリフロー処理条件は、特に制限されるものではないが、例えば、赤外線や加熱不活性ガスを用いて、ピーク温度が２００〜３００℃であるとともに、処理時間が５秒〜１０分の条件で加熱することが好ましい。
なお、リフロー処理中に、半田材料が酸化しないように、不活性状態でリフロー処理を実施することが好ましい。
【００５０】
（３）他の素子との同時実装
また、工程（Ｂ）において、図９に例示するように、バンプ付き半導体素子以外の他の電気素子３９とともに、半田材料１５が付着したバンプ付き半導体素子１１を実装することが好ましい。
この理由は、バンプ付き半導体素子以外の他の素子とともに、半田材料が付着したバンプ付き半導体素子を同時に実装することにより、リフロー処理以外のＡＣＦ等による実装工程を削減することができ、バンプ付き半導体素子の実装工程を、全体として、簡素化および迅速化することができるためである。
なお、通常、バンプ付き半導体素子以外の電気素子、例えば、コンデンサや抵抗素子は、リフロー処理によって実装されているが、バンプ付き半導体素子は、ＡＣＦ等によって実装されていたため、別個の実装方法によって実装しなければならないという問題が見られた。
【００５１】
［第２実施形態］
第２実施形態は、図１（ａ）〜（ｃ）に例示するように、第１実施形態で説明した下記工程（Ａ）および（Ｂ）により、バンプ付き半導体素子１１を基板１９上に実装してなるバンプ付き半導体素子の実装構造である。
（Ａ）半田材料１５を、バンプ付き半導体素子１１のバンプ１３に対して付着させる工程
（Ｂ）半田材料１５が付着したバンプ付き半導体素子１１を、リフロー処理によって、基板１９に対して実装する工程
【００５２】
１．工程（Ａ）および（Ｂ）
第１の実施形態で説明したのと同様の内容とすることができるため、ここでの説明は省略する。
【００５３】
２．バンプ付き半導体素子
（１）種類
本発明におけるバンプ付き半導体素子の種類は特に制限されるものではないが、配線のファインピッチ化や多ピン化に容易に対応できるように、例えば、図１０〜図１２に示すようなＢＧＡ６０、７０、８０や、図１３に示すようなウェファレベルチップサイズパッケージ（ＷＣＳＰ）９０を使用することが好ましい。ここで、図１０に示すＢＧＡ６０は、ベアチップ６１と、ワイヤーボンディング６８によってベアチップ６１を搭載するためのインターポーザー６３と、インターポーザー６３の裏面に、ピッチが０．６〜２．５４ｍｍ程度のエリアアレイ状に配置されたバンプ（半田ボール）６５と、から構成されたバンプ付き半導体素子である。
また、図１１は、ベアチップ６１のボンディングパッド７５上に、あらかじめバンプ７１を形成し、基板６３上のインナーリード（図示せず）に対して、熱による半田リフローや、加圧した状態で超音波振動を用いて接続する、いわゆるフリップチップ方式によって得られるＢＧＡ７０を示している。
また、図１２は、ベアチップ６１上またはテープ上のインナーリードにバンプを形成しておき、お互いをインナーリード・ボンディングによって接続する、いわゆるＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）方式によって得られるＢＧＡ８０を示している。
【００５４】
一方、ＷＣＳＰは、図１３に示すように、インターポーザーを介することなく、ウェファ段階で、配線１０３と、電気絶縁膜９７、１０７と、ピッチが０．１〜０．６５ｍｍ程度のエリアアレイ状に配置されたバンプ（半田ボール）９３とを形成したＣＳＰである。特に、薄型、軽量であって、コンパクトな実装構造を所望の場合に最適なバンプ付き半導体素子である。
【００５５】
（２）バンプ
また、バンプ付き半導体素子に設けてあるバンプの形態は、特に制限されるものでないが、例えば、図１４（ａ）に示すように、バンプ１１３の先端部を平坦とすることが好ましい。
この理由は、図１４（ｂ）に示すように、バンプ付き半導体素子１１０を基板１１９のパッド１１７上に位置合わせして搭載した場合に、パッド１１７の周囲に均一に流動させて、バンプ付き半導体素子１１１のバンプ１１３と、パッド１１７とを強固に固定することができるためである。
【００５６】
また、図１５（ａ）に示すように、バンプ１１３の先端部の表面に微細な凹凸１２７を設けることが好ましい。
この理由は、概ね平坦な先端部によって、均一量の半田材料を容易に付着させることができるとともに、図１５（ｂ）に示すように、先端部の表面に設けた微細な凹凸１２７によって、バンプ付き半導体素子１２０を基板１１９のパッド１１７上に位置合わせのために移動する際に、バンプ１１３から半田材料１２３が落下するのを有効に防止することができるためである。
【００５７】
また、図１６（ａ）に示すように、バンプ１１３の先端部の表面に窪み１３５を設けることが好ましい。
この理由は、図１６（ｂ）に示すように、先端部の窪み１３５に半田材料１３７が一部入り込むことができるため、半田材料１３７を容易に付着させることができるとともに、バンプ付き半導体素子１３０を基板１１９のパッド１１７上に位置合わせのために移動する際に、半田材料１３７が落下するのを有効に防止することができるためである。
また、このように構成することにより、図１６（ｃ）に示すように、バンプ付き半導体素子１３０のバンプ１１３と、パッド１１７との間に、窪みを介して確実に半田材料が存在し、これらの部材を強固に固定することができるためである。
【００５８】
（３）バンプの表面処理
また、図１７に示すように、バンプ付き半導体素子１１のバンプ１３の表面に、半田材料１５に対して優れた密着性を示す材料層１８を設けることが好ましい。
この理由は、密着性を示す材料層の働きにより、バンプ付き半導体素子の各バンプに対して、容易に半田材料を付着させることができるとともに、半田材料を均一に付着させることができるためである。
ここで、密着性を示す材料層を構成する材料の種類としては特に制限されるものではないが、シランカップリング剤、チタンカップリング剤、アルミニウムカップリング剤、導電性接着剤、界面活性剤等が挙げられる。
【００５９】
３．基板
基板の種類は特に制限されるものではないが、例えば、ポリイミド樹脂、ポリエステル樹脂、エポキシ樹脂等からなるフレキシブル基材を含むＦＰＣを使用することが好ましい。
すなわち、図１８に示すように、フレキシブル基材１４１上に、複数のパッド１４７を備えるとともに、両端にスプロケットを備えたＦＰＣ１４０を使用することにより、連続的にバンプ付き半導体素子を実装することができるためである。
【００６０】
４．封止剤
また、バンプ付き半導体素子をリフロー実装した後、その周囲を封止剤で封止することが好ましい。
例えば、エポキシ樹脂、ポリエステル樹脂、シリコ−ン樹脂、あるいはアクリル樹脂等を用いて封止することにより、より優れた防湿効果や耐熱効果を発揮させることができる。
また、バンプ付き半導体素子と、基板との間の空間に、アンダーフィルとして、以下の特性を有する熱硬化性樹脂または光硬化性樹脂が充填してあることが好ましい。
（１）体積抵抗が１×１０^６〜１×１０^２０Ω・ｃｍの範囲内の値である。
（２）引張強さが１〜５００ＭＰａの範囲内の値である。
【００６１】
［第３実施形態］
第３実施形態は、駆動素子または電源素子として、第１実施形態および第２実施形態で説明した工程（Ａ）および（Ｂ）により得られたバンプ付き半導体素子の実装構造を含む電気光学装置である。
以下、図１９に示す電気光学装置を構成する液晶パネルを例に採って説明する。
【００６２】
まず、図２０を参照して、図１９に示す液晶パネル２００の概略構造について説明する。図２０は、図１９に示す液晶パネル２００におけるバンプ付き半導体素子２２７の基板張出部２１０Ｔへの実装状態を断面方向から模式的に図示するものであり、図面上、寸法は図示の都合上適宜に調整し、構成要素も適宜に省略してある。
【００６３】
また、液晶パネル２００は、第１の基板２１１上に、反射層２１２、複数の着色層２１４、表面保護層２１５の積層構造の上に透明電極２１６が形成されたカラーフィルタ基板２１０と、これに対向する対向基板２２０とがシール材２３０にて貼り合わされ、内部に液晶材料２３２が配置されたものである。この透明電極２１６は上述したように配線２１８Ａに接続され、この配線２１８Ａがシール材２３０と第１の基板２１１との間を通過して基板張出部２１０Ｔの表面上に引き出されている。また、基板張出部２１０Ｔ上には入力端子部２１９もまた形成されている。
【００６４】
そして、基板張出部２１０Ｔは、駆動素子または電源素子として、下記工程（Ａ）および（Ｂ）により実装されたバンプ付き半導体素子（ＢＧＡ、ＣＳＰ）を含むことを特徴としている。
（Ａ）半田材料を、バンプ付き半導体素子のバンプに対して付着させる工程
（Ｂ）半田材料が付着したバンプ付き半導体素子を、リフロー処理によって、基板に対して実装する工程
したがって、クリーム半田等の半田材料を、バンプ付き半導体素子のバンプに対して付着させることにより、基板張出部２１０Ｔ上に半田材料を印刷する際の位置決め工程が不要となるばかりか、バンプ付き半導体素子に付着した半田材料を介して、微細なバンプ付き半導体素子と、基板張出部２１０Ｔのような小さく、フレキシブル基板とを精度良くリフロー実装することができる。
よって、バンプ付き半導体素子による液晶駆動が安定するとともに、液晶パネルにおいて、優れた耐久性等を得ることができる。
【００６５】
［第４実施形態］
第４実施形態として、本発明のバンプ付き半導体素子（ＢＧＡ、ＣＳＰ）の実装構造を含む電気光学装置を、電子機器における表示装置として用いた場合について具体的に説明する。
なお、かかるバンプ付き半導体素子の電気光学装置および電子機器によれば、バンプ付き半導体素子と、基板におけるパッドの間の位置ずれが少なくなり、それに対応して実装不良の発生が少なくなるとともに、あらゆる環境下において電気光学装置および電子機器の誤動作を少なくすることができるようになった。
【００６６】
（１）電子機器の概要
図２１は、本実施形態のＢＧＡまたはＣＳＰの実装構造を含む電子機器の全体構成を示す概略構成図である。この電子機器は、液晶パネル１８０と、これを制御するための制御手段１９０とを有している。また、図２１中では、液晶パネル１８０を、パネル構造体１８０Ａと、ＢＧＡまたはＣＳＰの実装構造から構成される駆動回路１８０Ｂと、に概念的に分けて描いてある。また、制御手段１９０は、表示情報出力源１９１と、表示処理回路１９２と、電源回路１９３と、タイミングジェネレータ１９４とを有することが好ましい。
また、表示情報出力源１９１は、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ１９４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路１９２に供給するように構成されていることが好ましい。
【００６７】
また、表示情報処理回路１９２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路１８０Ｂへ供給することが好ましい。そして、駆動回路１８０Ｂは、走査線駆動回路、データ線駆動回路および検査回路を含むことが好ましい。また、電源回路１９３は、上述の各構成要素にそれぞれ所定の電圧を供給する機能を有している。
【００６８】
（２）電子機器
本発明に係る電気光学装置としての液晶表示装置、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、ＦＥＤ（フィールドエミッションディスプレイ）装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた装置等を適用することが可能な電子機器としては、パーソナルコンピュータや、携帯電話機のほかにも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、およびタッチパネル等を備えた電子機器などが挙げられる。
【００６９】
さらに、本発明の電気光学装置および電子機器は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記各実施形態に示す液晶パネルは単純マトリクス型の構造を備えているが、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の電気光学装置にも適用することができる。
また、上記実施形態の液晶パネルは、ＢＧＡやＣＳＰの実装構造を有しているが、例えば液晶パネルにフレキシブル配線基板やＴＡＢ基板を接続するように構成したものであっても構わない。
【００７０】
【発明の効果】
以上説明したように、本発明のバンプ付き半導体素子の実装方法によれば、半田材料を、バンプ付き半導体素子のバンプに対して主として付着させることにより、半田材料を基板に対して印刷する際の位置決め工程が不要となるばかりか、ＦＰＣ等の変形しやすい基板に対して、微細なバンプ付き半導体素子をリフロー実装した場合であっても、バンプ付き半導体素子と、基板におけるパッドの間の位置ずれが少なくなり、実装不良の発生を少なくできるようになった。
【００７１】
また、本発明のバンプ付き半導体素子の実装構造によれば、ＦＰＣ等の変形しやすい基板に対して、微細なバンプ付き半導体素子をリフロー実装した構造であっても、バンプ付き半導体素子と、基板におけるパッドの間の位置ずれが少なくなり、実装不良の発生を少なくすることができるようになった。
したがって、実装不良の発生が少ない実装構造を提供できるため、あらゆる環境下において、バンプ付き半導体素子の誤動作を少なくすることができるとともに、バンプ付き半導体素子の実装構造の製造における歩留まりを著しく向上させることができるようになった。
【００７２】
また、本発明のバンプ付き半導体素子の電気光学装置および電子機器によれば、バンプ付き半導体素子と、基板におけるパッドの間の位置ずれが少なくなった。したがって、実装不良の発生が少ない実装構造を採用することができるため、あらゆる環境下において、電気光学装置や電子機器の誤動作を少なくすることができるとともに、電気光学装置や電子機器の製造における歩留まりを著しく向上させることができるようになった。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、バンプ付き半導体素子の基板に対する第１実施形態の実装方法を説明するために供する図である。
【図２】（ａ）〜（ｂ）は、半田材料の付着方法を説明するために供する図である（その１）。
【図３】（ａ）〜（ｂ）は、別な半田材料の付着方法を説明するために供する図である（その２）。
【図４】別な半田材料の付着方法を説明するために供する図である（その３）。
【図５】（ａ）〜（ｂ）は、別な半田材料の付着方法を説明するために供する図である（その４）。
【図６】（ａ）〜（ｃ）は、別な半田材料の付着方法を説明するために供する図である（その５）。
【図７】（ａ）〜（ｂ）は、別な半田材料の付着方法を説明するために供する図である（その６）。
【図８】第１実施形態におけるバンプ付き半導体素子と、基板のパッドとの位置合わせを説明するために供する図である。
【図９】バンプ付き半導体素子と、別の電気素子とを同時実装する方法を説明するために供する図である。
【図１０】ＢＧＡの構成を説明するために供する断面図である（その１）。
【図１１】別なＢＧＡの構成を説明するために供する断面図である（その２）。
【図１２】別なＢＧＡの構成を説明するために供する断面図である（その３）。
【図１３】ＷＣＳＰの構成を説明するために供する断面図である。
【図１４】バンプ付き半導体素子におけるバンプの変形例を説明するために供する図である（その１）。
【図１５】バンプ付き半導体素子におけるバンプの別な変形例を説明するために供する図である（その２）。
【図１６】バンプ付き半導体素子におけるバンプの別な変形例を説明するために供する図である（その３）。
【図１７】バンプ付き半導体素子のバンプの表面処理について説明するために供する図である。
【図１８】ＦＰＣを説明するために供する図である。
【図１９】本発明に係る第３実施形態の液晶パネルの外観を示す概略斜視図である。
【図２０】第３実施形態のパネル構造を模式的に示す概略断面図である。
【図２１】本発明に係る電子機器の実施形態のブロック構成を示す概略構成図である。
【図２２】（ａ）〜（ｃ）は、従来の電子部品の実装方法を示す工程図である（その１）。
【図２３】従来の別な電子部品の実装方法を示す工程図である（その２）。
【図２４】（ａ）〜（ｃ）は、フィルム状接着剤を用いた従来の半導体素子の実装方法を示す工程図である（その３）。
【図２５】（ａ）〜（ｄ）は、従来の別な半導体素子の実装方法を示す工程図である（その４）。
【図２６】（ａ）〜（ｄ）は、従来の別な半導体素子の実装方法を示す工程図である（その５）。
【図２７】（ａ）〜（ｃ）は、従来の別な半導体素子の実装方法を示す工程図である（その６）。
【符号の説明】
１１　バンプ付き半導体素子（ＢＧＡやＣＳＰ）
１２　治具
１３　バンプ
１５　半田材料
１７　パッド
１９　基板（ＦＰＣ）
２１　スキージ
２３　印刷装置
２４　穴あきプレート
２５・２６・３９　スペーサ
３１　レジスト材料
３２・３３　突起状スペーサ
３９　バンプ付き半導体素子以外の電気素子
４３　穴あきプレート
５０・５４　位置合わせ用マーク
６０・７０・８０　ＢＧＡ
９０　ＷＣＳＰ
１４０　ＦＰＣ
１６０　パーソナルコンピュータ
１７０　携帯電話
２００　液晶パネル
２１１　第１の基板
２２１　第２の基板
２２２　透明電極
２２７　バンプ付き半導体素子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for mounting a semiconductor element with a bump, a mounting structure for a semiconductor element with a bump, an electro-optical device, and an electronic apparatus.
In particular, a semiconductor device with fine bumps such as a ball grid array (BGA) or a chip size package (CSP) is reflow-processed on a flexible substrate such as a flexible wiring board (FPC). The present invention relates to a method for mounting a semiconductor element with a bump, a mounting structure of a semiconductor element with a bump, an electro-optical device using the same, and an electronic apparatus even when the semiconductor element with a bump is mounted with a small displacement.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a method of mounting a QFP (Quad Flat Package) on a printed wiring board (PCB) has been widely implemented as a mounting method corresponding to a fine pitch and a multi-pin structure of lead terminals of a semiconductor element. This is a state in which a QFP, which is a flat package having many gull-wing type lead terminals on four sides of the package, is usually mounted on a PCB made of resin or the like, and is electrically connected to a conductor of the PCB. It is used in.
However, it has been pointed out that the connection reliability of the QFP is low due to a short circuit due to a solder bridge at the time of mounting, a shortage of solder, and the like, as the fine pitch and the number of pins are further increased. In addition, the QFP has a problem that the mounting area on the PCB increases because the lead terminals protrude outside the package.
[0003]
Therefore, in order to cope with further fine pitch and multi-pin of the semiconductor element, a mounting method using BGA or CSP has been proposed or implemented. Then, there is a mounting method for mounting an electronic component such as a BGA, which is difficult to replace and repair, so that a soldering failure or the like does not occur. (For example, see Patent Document 1).
More specifically, as shown in FIG. 22, the BGA type package 400 is guided by guiding the balls 405 on the outer periphery of the BGA type package 400 or by guiding the respective balls 402 of the BGA type package 400. This is a mounting method characterized by performing the positioning of (1). According to this mounting method, the BGA type package 400 can be accurately positioned, and when the BGA type package 400 is mounted on the socket or the printed board 416 by the automatic handling device 417, the BGA type package 400 and the printed board 416 are mounted. It is possible to eliminate a contact error without displacing the position between them.
[0004]
As shown schematically in FIG. 23, a step 291 of printing cream solder on a predetermined location on the PCB, and a step of mounting a semiconductor device with bumps such as BGA on the PCB on which the cream solder is printed is performed. A step 292 of mounting the semiconductor device on a place by a mounter, a step 293 of performing a X-ray inspection to select a non-defective product from a defective semiconductor device, and a reflow heating of only a non-defective product in the semiconductor device that has passed the X-ray test. There is a mounting method 290 including a mounting step 294.
[0005]
FIGS. 24A to 24C show a mounting method suitable for a BGA or the like using a method in which the cream solder 302 is applied on the substrate 305 so that the amount of the cream solder 302 is excessive toward the outside. is there. More specifically, as shown in FIG. 24A, the cream solder 302 is locally printed on the foot lands 303 of the substrate 305 so as to be excessive toward the outside, and then, FIG. 24), the cream solder 306 is melted and heated as shown in FIG. 24 (c) to cause the cream solders 307 and 308 to aggregate and separate on the foot land 303. .
[0006]
FIGS. 25A to 25D show a BGA mounting method using a method of applying a cream solder 312 to a concave portion 311 provided on a substrate 310. More specifically, as shown in FIG. 25A, a substrate 310 having a plurality of recesses 311 on its surface is prepared, and as shown in FIG. Then, as shown in FIG. 25C, the bumps 317 of the BGA 315 are aligned with the plurality of recesses 311 and further reflow mounted as shown in FIG. It is characterized by crimping.
[0007]
FIGS. 26A to 26D show that the BGA (not shown) mounted by using the cream solder 324 is once peeled off from the pads 321 of the PCB substrate 323, This is a method of re-mounting without removing the cream solder 324 remaining on the pads 321 of the H.323. More specifically, as shown in FIG. 26A, the BGA mounted using the cream solder 324 is once peeled off from the pads 321 of the PCB substrate 323, and as shown in FIG. 26B. Then, a suitable amount of cream solder 312 is further applied only on the pads 321 of the PCB substrate 323 through the perforated plate 325, and as shown in FIG. 26C, the bumps 329 of the BGA 326 and the PCB substrate 323 are applied. 323 is aligned with the pad 321, and further reflow-mounted as shown in FIG.
[0008]
On the other hand, as shown in FIGS. 27A to 27C, the semiconductor element 346 with bumps and the pad 341 of the substrate 343 are thermally connected via an anisotropic conductive film (hereinafter, ACF) 347. A mounting method of crimping has also been proposed.
According to the mounting method using the ACF 347, even when the pitch of the bumps 347 is as narrow as about 0.1 to 0.5 mm as in the case of the CSP, it is possible to efficiently prevent the occurrence of a short circuit between the adjacent bumps. Therefore, the advantage that many bumps 347 can be electrically connected collectively can be obtained.
[0009]
[Patent Document 1]
JP-A-11-330797 (page 2-3, FIG. 1)
[0010]
[Problems to be solved by the invention]
However, the mounting method shown in FIG. 22 can prevent the entire ball position of the BGA type package from being shifted with respect to the printed circuit board or the like. There was a problem that could not be done. Therefore, when the BGA type package is mounted on a printed circuit board or the like, a contact error may be caused due to a positional shift of the ball.
[0011]
Further, the mounting method shown in FIG. 23 has to perform an X-ray inspection before reflow heating, so that the number of steps is increased, the production management is complicated, and the production time is increased. It was observed.
In addition, since the cream solder must be accurately printed on the fine pads of the PCB, it takes time to perform the alignment for printing and the printing itself, while the position of the printed cream solder and the pad are easily adjusted. There was a problem of deviation.
In particular, when a CSP is used as a semiconductor device with bumps, the pitch is often finer than that of BGA, so cream solder is printed on a PCB pad with high precision, and then the FPC is easily deformed. Implementing it has been practically difficult.
[0012]
Further, according to the mounting method shown in FIG. 24, since the cream solder must be accurately printed on the fine pads, it takes time to perform the alignment for printing and the printing itself. In this case, there is a problem that the position of the printed cream solder and the pad are easily shifted.
According to the mounting method shown in FIG. 25, not only is it difficult to form a pad having a concave portion, but also it is necessary to print accurately on a pad having a fine concave portion. And the problem that printing itself takes time was still seen.
[0013]
Further, also in the mounting method shown in FIG. 26, since the cream solder must be accurately printed on the fine pad, it takes time to perform the alignment for printing and the printing itself. There was a problem that the position and the pad were easily shifted. Also, even after the BGA is peeled, the cream solder must be printed again accurately and thickly on the fine pads of the PCB using a metal mask. On the other hand, while it takes time, there has been a problem that the position of the printed cream solder and the pad are more easily shifted, and a bridge is easily formed by the flowing solder.
[0014]
On the other hand, the mounting method using the ACF has a problem that not only the cost of the ACF is high but also simultaneous mounting with other electric elements is difficult.
That is, the semiconductor device with bumps to be mounted by thermocompression bonding via the ACF and another electric element to be mounted by solder reflow processing use different mounting devices at different times while considering the order of each mounting process. Had to be implemented.
[0015]
Therefore, as a result of diligent examination of the above problems, it is possible to omit the positioning step when printing the solder material by attaching the solder material to the bumps of the semiconductor device with bumps, and to use a flexible wiring board (hereinafter, referred to as FPC). It has been found that a semiconductor device having fine bumps can be accurately reflow mounted on a substrate which is relatively easily deformed.
That is, the present invention can easily implement a semiconductor device with a bump, particularly a semiconductor device with a fine bump such as a BGA or a CSP, on a substrate, especially an FPC, by quick and inexpensive reflow mounting. It is an object of the present invention to provide a method of mounting a semiconductor device with bumps with less occurrence of mounting failure even when a semiconductor device with fine bumps and a substrate are reflow mounted.
[0016]
[Means for Solving the Problems]
According to the present invention, a method for mounting a semiconductor device with bumps including the following steps (A) and (B) is provided, and the above-mentioned problems can be solved.
(A) A step of attaching a solder material to a bump of a bumped semiconductor device
(B) A step of mounting a semiconductor device with bumps to which a solder material is attached on a substrate by reflow processing
That is, by applying solder materials such as cream solder and flux to the bumps of the semiconductor device with bumps, not only the positioning step when printing the solder material on the substrate becomes unnecessary, but also the solder material is used. Through this, the semiconductor element with fine bumps and the substrate can be accurately reflow mounted.
Therefore, the bumped semiconductor element can be easily mounted on the substrate by a quick and inexpensive reflow method, and the occurrence of mounting failure in the fine bumped semiconductor element can be reduced.
[0017]
In carrying out the method for mounting a semiconductor device with bumps of the present invention, in the step (A), a solder material may be attached to the bumps in a state where portions other than the bumps of the semiconductor device with bumps are masked. preferable.
By carrying out in this manner, the solder material can be efficiently prevented from adhering to a portion other than the desired portion, so that a mounting defect due to a solder bridge or the like generated when the semiconductor device with bumps is reflow mounted on the substrate. Can be reduced.
[0018]
Further, in carrying out the method for mounting a semiconductor device with bumps of the present invention, in step (A), the semiconductor device with bumps is pressed against a solder material held in a horizontal state, so that the solder material is attached. Is preferred.
According to this embodiment, the solder material can be uniformly applied to each bump of the semiconductor device with bumps, and the amount of the applied solder material can be easily controlled.
[0019]
In carrying out the method for mounting a semiconductor device with bumps according to the present invention, it is preferable that in the step (A), the solder material is attached via a protrusion or a spacer for adjusting the amount of the solder material attached.
According to this embodiment, the solder material can be uniformly applied to only the bumps of the bumped semiconductor device, and the amount of the applied solder material can be easily controlled.
[0020]
Further, in carrying out the method for mounting a semiconductor device with bumps of the present invention, it is preferable to adjust the thickness of the solder material in step (A) before attaching the solder material.
According to this embodiment, the solder material can be uniformly applied to each bump of the semiconductor device with bumps, and the amount of the applied solder material can be easily controlled.
[0021]
In carrying out the method for mounting a semiconductor device with bumps of the present invention, in the step (A), when the height of the bump is B1 (mm) and the thickness of the solder material is B2 (mm), It is preferable that the ratio of B2 / B1 be set to a value of 0.9 or less.
By implementing in this manner, it is possible to effectively prevent the solder material from adhering to a portion other than a desired portion, and to eliminate a mounting defect due to a solder bridge or the like when the semiconductor device with bumps is mounted on the substrate. Can be.
[0022]
In implementing the method for mounting a semiconductor device with bumps of the present invention, in the step (A), the bottom area of the bumps is set to A1 (mm). ² ), And the adhesion area of the solder material is A2 (mm). ² ), The ratio A2 / A1 is preferably set to a value of 1.5 or less.
By implementing in this manner, it is possible to effectively prevent the solder material from adhering to a portion other than a desired portion, and to eliminate a mounting defect due to a solder bridge or the like when the semiconductor device with bumps is mounted on the substrate. Can be.
[0023]
In carrying out the method for mounting a semiconductor device with bumps of the present invention, it is preferable to control the temperature of the solder material to a value within the range of 10 to 150 ° C. in the step (A).
By carrying out in this manner, the bumps in the semiconductor device with bumps can be prevented from melting, deforming, or falling off, and the viscosity of the solder material can be made uniform. The solder material can be uniformly attached to each of the bumps.
[0024]
In carrying out the method for mounting a semiconductor device with bumps of the present invention, it is preferable to include, before the step (A), a step of flattening or roughening the surface of the bumps of the semiconductor element with bumps. .
By implementing in this manner, the solder material can be easily applied to each bump of the semiconductor device with bumps, and the solder material can be uniformly applied.
[0025]
Further, in carrying out the method for mounting a semiconductor device with bumps of the present invention, it is preferable to include, before the step (A), a step of adhering an adhesive material to a solder material to the surfaces of the bumps of the semiconductor device with bumps.
By implementing in this manner, the solder material can be easily applied to each bump of the semiconductor device with bumps, and the solder material can be uniformly applied.
[0026]
In carrying out the method for mounting a semiconductor device with bumps of the present invention, it is preferable that the substrate is a flexible wiring board (FPC) and the semiconductor device with bumps is a ball grid array (BGA).
By implementing in this way, it is possible to meet the mounting requirements for high-definition pitch and multi-pin, and to provide an inexpensive mounting method of a semiconductor device with bumps.
[0027]
In carrying out the method for mounting a semiconductor device with bumps of the present invention, it is preferable that, in the step (B), a semiconductor device with bumps to which a solder material is attached is simultaneously mounted together with other devices than the semiconductor device with bumps. .
By carrying out in this manner, the number of mounting steps using an ACF or the like other than the reflow processing can be reduced, and the entire mounting step of the semiconductor device with bumps can be simplified and speeded up.
[0028]
In carrying out the method for mounting a semiconductor device with bumps of the present invention, after step (A), the amount of solder material adhering to the bumps is inspected, and if it is larger than a predetermined amount, adjustment to remove a part thereof is performed. Preferably, a step is included.
By carrying out in this manner, even when the solder material is excessively attached to each bump of the bumped semiconductor device or even when the solder material is unevenly attached, the amount of the solder material is set to a value within an appropriate range. Can be easily adjusted.
[0029]
Another embodiment of the present invention is a mounting structure of a bumped semiconductor element obtained by mounting a bumped semiconductor element on a substrate by the following steps (A) and (B).
(A) A step of attaching a solder material to a bump of a bumped semiconductor device
(B) A step of mounting a semiconductor device with bumps to which a solder material is attached on a substrate by reflow processing
In other words, by mounting the semiconductor device with bumps with the solder material attached to the bumps by reflow processing on the board, not only the positioning step when printing the solder material on the board becomes unnecessary, Even when the semiconductor element with fine bumps and the substrate are mounted by reflow mounting, occurrence of mounting defects can be reduced.
[0030]
Another embodiment of the present invention is an electro-optical device including a bumped semiconductor element mounted in the following steps (A) and (B) as a driving element or a power supply element.
(A) A step of attaching a solder material to a bump of a bumped semiconductor device
(B) A step of mounting a semiconductor device with bumps to which a solder material is attached on a substrate by reflow processing
That is, by mounting a bumped semiconductor element in which a solder material is attached to the bump of the bumped semiconductor element by a reflow process on a substrate, the solder material and the bumped semiconductor element are not displaced. Can be obtained.
[0031]
Another embodiment of the present invention is an electronic apparatus including: the above-described electro-optical device; and control means for controlling the electro-optical device.
That is, according to such an electronic device, it is possible to provide an operation that is excellent in environmental stability and has few malfunctions.
[0032]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, with reference to the drawings, embodiments of a mounting method of a semiconductor device with bumps of the present invention, an electro-optical device using the method, and an electronic apparatus will be specifically described.
However, the description of the embodiment is merely an example of the present invention, and is not intended to limit the present invention. Needless to say, the present invention can be arbitrarily changed within the scope of the present invention. is there.
[0033]
[First Embodiment]
The first embodiment, as exemplified in FIGS. 1A to 1C, is a method of mounting a semiconductor element 11 with bumps on a substrate 19 (pad 17), and includes the following steps (A) and (B). A method for mounting a semiconductor device with bumps, the method comprising:
(A) A step of attaching the solder material 15 to the bump 13 of the bumped semiconductor element 11
(B) A step of mounting the bumped semiconductor element 11 to which the solder material 15 has adhered to the substrate 19 (pad 17) by reflow processing.
The embodiment shown in FIGS. 1A and 1B substantially corresponds to the step (A), and the embodiment shown in FIG. 1C substantially corresponds to the step (B). I have.
[0034]
1. Step (A)
(1) Semiconductor device with bump
The semiconductor device with bumps used in the first embodiment can have the same contents as the second embodiment described later. Therefore, the details of the semiconductor device with bumps will be described in relation to the mounting structure in the second embodiment.
[0035]
(2) Solder material
▲ 1 ▼ Type
The type of solder material to be attached to the bumps is not particularly limited. For example, a conventionally used solder made of Sn, Pb / Sn, or the like, or a flux material such as rosin or rosin may be used. However, it is more preferable to use a cream solder made of a combination of a solder made of Cu / Sn / Ag not containing Pb and a flux material in consideration of environmental issues.
It is also preferable to use only a flux material without including solder as a solder material to be attached to the bump. By using only the flux material in this way, uniform adhesion to the bumps is further facilitated, and the problem of short-circuiting between adjacent bumps can be avoided.
[0036]
(2) Viscosity
When the solder material is applied to the bumps, the viscosity of the solder material is set to 1 to 1,000 Pa · sec. (Measurement temperature: 25 ° C.).
The reason is that if the viscosity is less than 1 Pa · sec, the solder material may be difficult to uniformly adhere to the bumps. On the other hand, if the viscosity exceeds 1,000 Pa · sec, the fluidity is reduced, and it may be difficult to adhere to the bumps.
Therefore, the viscosity of the solder material when the solder material is applied is more preferably set to a value within a range of 10 to 800 Pa · sec, and further preferably set to a value within a range of 20 to 500 Pa · sec.
In order to adjust the viscosity of the solder material to an appropriate range, it is preferable to adjust the temperature of the solder material or to add an appropriate amount of an organic solvent.
[0037]
(3) Temperature
Further, when the solder material is applied to the bumps, it is preferable that the temperature of the solder material be set to a value within a range of 10 ° C. to 150 ° C.
The reason for this is that when the temperature of the solder material is lower than 10 ° C., the viscosity of the solder material becomes high, bubbles are easily entangled, and it becomes difficult to attach the solder material uniformly. Because there is. On the other hand, if the temperature of the solder material exceeds 150 ° C., the bumps of the bumped semiconductor element may partially melt.
Therefore, the temperature of the solder material when adhering to the bumps is more preferably set to a value in the range of 15 to 125 ° C, and even more preferably to a value in the range of 20 to 100 ° C.
It is preferable that a temperature control means such as a heater or a cooling device for controlling the temperature of the solder material is provided in a container or the like containing the solder material.
[0038]
(4) Adhesion amount
Regarding the amount of the solder material attached to the bump, when the height of the bump is B1 (mm) and the thickness of the solder material is B2 (mm), the ratio of B2 / B1 is 0.9 or less. It is preferable that
The reason for this is that if the ratio of B2 / B1 exceeds 0.9, the solder material is likely to adhere to places other than the desired locations, and when mounting the semiconductor device with bumps on the board, mounting defects such as solder bridges are likely to occur. This is because there is a possibility that it will be. However, if the ratio of B2 / B1 is too low, the electrical connection between the bumps of the bumped semiconductor element and the pads of the substrate may become unstable.
Therefore, it is more preferable to set the ratio of B2 / B1 to a value in the range of 0.05 to 0.8, and it is more preferable to set the ratio to a value in the range of 0.1 to 0.7.
[0039]
Regarding the amount of the solder material adhering to the bump, the surface area of the bump was set to A1 (mm). ² ), And the adhesion area of the solder material is A2 (mm). ² ), The ratio of A2 / A1 is preferably set to a value of 1.0 or less.
The reason for this is that if the ratio of A2 / A1 exceeds 1.0, the solder material is likely to adhere to places other than the desired places, and when mounting the semiconductor element with bumps on the board, mounting defects such as solder bridges are likely to occur. This is because there is a possibility that it will be. However, if the ratio of A2 / A1 is too low, the electrical connection between the bumps of the bumped semiconductor element and the pads of the substrate may become unstable.
Therefore, the ratio of A2 / A1 is more preferably set to a value in the range of 0.05 to 0.8, and further preferably set to a value in the range of 0.1 to 0.5.
The surface area A1 of the bump refers to the total area of the surface area of the bump exposed on the outer surface.
[0040]
(3) Adhesion method 1 (pressing method)
In the present invention, as a method of attaching a solder material to a bump, as shown in FIG. 1A, a state in which the bump 13 is directed downward with respect to the solder material 15 stored in the container 14 is used. It is preferable that the semiconductor device 11 with bumps is pressed downward (in the direction of the arrow) using the jig 12 and the solder material 15 is attached to the tip of the bumps 13 while adjusting the pressing force.
The reason for this is that, when implemented in this manner, the solder material 15 can be attached to the tip of the bump 13 of the bumped semiconductor element 11 or its peripheral portion using a simple device.
Therefore, as shown in FIG. 1B, not only the alignment of the bumped semiconductor element 11 with the pad of the substrate 19 is facilitated, but also, as shown in FIG. And the pads on the substrate 19 can be electrically connected firmly and without displacement.
Further, since the adjustment of the amount of the solder material 15 can be performed more easily and relatively accurately, as shown in FIG. 1A, the solder material 15 is held in a horizontal state in the container 14 using the jig 12. It is preferable to press against the solder material 15.
Furthermore, in order to more accurately adjust the amount of the solder material 15 attached, a position sensor for the semiconductor element 11 with a bump is provided, and the pressing force by the jig 12 is controlled based on the position of the semiconductor element with the bump. Is preferred.
[0041]
(4) Adhesion method 2 (using solder material quantification means)
Further, as shown in FIGS. 2A and 2B, as a solder material quantifying means, for example, using a squeegee 21 or a knife coater, the amount of the solder material 15 stored in the container 14 is made uniform, and After the surface of the solder material 15 is flattened, the bumped semiconductor element 11 with the bump 13 facing downward is pressed by the jig 12 in the direction of the arrow to quantitatively apply the solder material 15 to the bump 13. It is preferable to adhere to the surface.
The reason for this is that, when the solder material 15 is implemented in this manner, the thickness (t1) of the solder material 15 can be adjusted in consideration of the height of the bump 13 before the solder material 15 is attached. This is because the solder material 15 can be uniformly attached to each bump 13 of the element 11. Further, if the thickness (t1) of the solder material 15 is lower than the height of the bump 13 and is uniform, the solder material 15 to be attached is controlled only by controlling the thickness (t1) of the solder material 15. This is because the amount of can be easily controlled.
[0042]
Further, as shown in FIGS. 3A and 3B, the bumps 13 of the bumped semiconductor element 11 are provided in the container 14 using, for example, a printing device 23 as a solder material quantifying unit. After the solder material 15 is uniformly and partially applied in accordance with the position, the bumped semiconductor element 11 with the bump 13 facing downward is pressed by the jig 12 in the direction of the arrow, and the bump 13 is pressed against the bump 13. It is also preferable to attach the solder material 15.
The reason for this is that, when implemented in this manner, the amount and thickness of the solder material 15 can be individually adjusted in accordance with the bump position before the solder material 15 is applied. This is because the solder material 15 can be uniformly applied to the bumps 13 and the amount of the applied solder material can be easily controlled.
The type of the printing device 23 is not particularly limited, and generally known printing devices such as an inkjet device, a screen printing device, and a gravure printing device can be used.
[0043]
(5) Adhesion method 3 (using resist)
Further, as shown in FIG. 4, in a state where the resist material 31 is applied to portions other than the bumps 13, the semiconductor device 11 with bumps in a state where the bumps 13 are directed downward is pressed by the jig 12, and It is preferable that the solder material 15 is adhered. That is, it is preferable that the solder material 15 is applied to the bumps 13 in a state where the portions other than the bumps 13 of the bumped semiconductor element 11 are masked.
The reason for this is that, when implemented in this way, the solder material 15 can be efficiently prevented from adhering to places other than the desired locations. This is because it is possible to reduce defective mounting.
Also, by controlling the thickness and area of the resist material 31, the amount of the solder material to be attached can be easily controlled.
[0044]
(6) Adhesion method 4 (using projections)
Further, as shown in FIGS. 5A and 5B, the bumped semiconductor element 11 is pressed via the protrusion-shaped stopper 32, and the solder material 15 is attached to the bump 13 of the bumped semiconductor element 11. It is also preferable. FIG. 5A shows an example in which the protruding stopper 32 is provided on the side of the bumped semiconductor element 11, and FIG. 5B shows that the protruding stopper 32 is provided on the side of the container 14. An example.
When implemented in this manner, the solder material 15 can be uniformly and quantitatively adhered to each bump 13 of the bumped semiconductor element 11 by the projection-like stopper 32, and the pressing force of the bumped semiconductor element 11 can be reduced. Can be easily controlled even when the amount of solder material 15 changes.
The form of the stopper 32 in the form of a protrusion is not particularly limited. For example, the stopper 32 may have any shape such as a bar, a needle, a triangular pyramid, a cone, a ball, and a column. The number and arrangement of the stoppers 32 are not particularly limited.
[0045]
(7) Adhesion method 5 (using spacer)
Also, as shown in FIGS. 6A to 6C, it is preferable to attach the solder material 15 to the bumps 13 of the bumped semiconductor element 11 via various spacers 25, 26, and 39. Here, FIG. 6A shows an example in which a flat spacer 25 having holes 37 corresponding to the positions of the bumps 13 is used, and FIG. FIG. 6C shows an example in which the spacer 26 provided with the protrusions 38 around the holes 37 is used. This is an example in which a spacer 39 having a hole 37 is used.
When implemented in this manner, the solder material 15 can be uniformly applied to only the bumps 13 of the bumped semiconductor element 11 by the spacers 25, 26, and 39, and the predetermined spacers 25, 26, and 39 Only by changing the thickness and the size of the hole, the amount of the solder material 15 to be attached can be easily controlled.
In addition, the form of the spacers 25, 26, and 39 can be variously changed according to the use condition, and for example, can be configured as a spacer made of metal or resin. Also, a part of the spacer is provided with an elastic member such as a spring so that the spacer can always be held at a predetermined position, or the periphery is covered with a heat-resistant material, and the dimensions of the spacers 25, 26, and 39 are measured. It is also preferable to improve accuracy and durability.
[0046]
(8) Adhesion method 6 (reverse)
It is also preferable to make the direction of the semiconductor device with bumps different from the direction shown in FIGS. 1 to 6, that is, to attach the solder material 45 with the bumps 13 directed upward or to the side.
For example, as shown in FIG. 7A, a solder material 45 is applied to the bumps 13 via the perforated plate 43 with the bumps 13 of the semiconductor element 11 with bumps facing upward, and the bumps 13 are partially adhered. Preferably.
The reason for this is that the solder material can be accurately attached by using the known printing method or the attaching method by performing the above-described method. In addition, even when the semiconductor device with bumps to which the solder material adheres is moved, danger such as dropping can be avoided.
[0047]
(9) Adjustment process of the amount of the attached solder material
In addition, it is preferable to include an adjustment step of inspecting the amount of the solder material attached to the bumps and, if the amount is larger than a predetermined amount, removing a part thereof.
The reason for this is that by including such an adjustment step, even if the solder material is excessively adhered to each bump of the bumped semiconductor device, or even if the solder material is unevenly adhered, the amount of the solder material is not affected. Is easily adjusted to a value within the appropriate range.
Here, as a method of inspecting the amount of solder material attached to the bump, a method of performing a photograph observation from the bump side, a method of performing image processing on the bump side, a method of measuring the cross-sectional height of the bump, It is preferable to employ a method for measuring the weight of a bumped semiconductor device.
As a method for adjusting the solder material, a method of pressing a transfer material (adhesive tape, nonwoven fabric, cloth, paper, etc.) of the solder material against the bump surface, or removing the solder material on the bump surface with a grinder or the like. It is preferable to adopt a method or a method of applying a vibration to the bumped semiconductor element to drop the solder material on the bump surface.
[0048]
2. Step (B)
(1) Positioning process
As shown in FIG. 8A, it is preferable that the semiconductor element 51 with the bump to which the solder material 55 is adhered is aligned with the pad 57 of the substrate 59 and then placed on the substrate 59.
Further, as shown in FIG. 8A, when positioning the semiconductor element 11 with bumps, an alignment mark 50 is provided on the semiconductor element 11 with bumps, and the semiconductor element 51 with bumps is placed on the substrate 59 using the mark as a mark. It is preferable to place it on
[0049]
(2) Reflow process
The reflow treatment conditions in the step (B) are not particularly limited. For example, the peak temperature is 200 to 300 ° C. and the treatment time is 5 seconds to 10 minutes using an infrared ray or a heated inert gas. It is preferable to heat under the conditions described above.
Note that it is preferable to perform the reflow processing in an inactive state so that the solder material is not oxidized during the reflow processing.
[0050]
(3) Simultaneous mounting with other elements
Further, in the step (B), as illustrated in FIG. 9, it is preferable to mount the bumped semiconductor element 11 to which the solder material 15 is attached, together with the electric element 39 other than the bumped semiconductor element.
The reason for this is that, by simultaneously mounting the semiconductor element with the bump to which the solder material has adhered together with other elements other than the semiconductor element with the bump, the mounting process by ACF or the like other than the reflow process can be reduced, and the semiconductor with the bump can be reduced. This is because the element mounting process can be simplified and accelerated as a whole.
Normally, electrical elements other than the semiconductor element with a bump, such as a capacitor and a resistance element, are mounted by a reflow process. However, since the semiconductor element with a bump is mounted by an ACF or the like, it is mounted by a separate mounting method. There was a problem that had to be done.
[0051]
[Second embodiment]
In the second embodiment, as illustrated in FIGS. 1A to 1C, the bumped semiconductor element 11 is mounted on the substrate 19 by the following steps (A) and (B) described in the first embodiment. This is a mounting structure of a semiconductor device with bumps.
(A) A step of attaching the solder material 15 to the bump 13 of the bumped semiconductor element 11
(B) A step of mounting the bumped semiconductor element 11 to which the solder material 15 has adhered to the substrate 19 by reflow processing.
[0052]
1. Steps (A) and (B)
Since the content can be the same as that described in the first embodiment, the description is omitted here.
[0053]
2. Semiconductor device with bump
(1) Type
Although the type of the semiconductor device with bumps in the present invention is not particularly limited, for example, the BGAs 60, 70 shown in FIGS. , 80 and a wafer level chip size package (WCSP) 90 as shown in FIG. Here, the BGA 60 shown in FIG. 10 includes a bare chip 61, an interposer 63 for mounting the bare chip 61 by wire bonding 68, and an area array having a pitch of about 0.6 to 2.54 mm on the back surface of the interposer 63. And a bump (solder ball) 65 arranged in the form of a bump.
FIG. 11 shows that bumps 71 are previously formed on the bonding pads 75 of the bare chip 61, and solder reflow by heat or an ultrasonic wave under pressure is applied to inner leads (not shown) on the substrate 63. The BGA 70 obtained by a so-called flip-chip method for connection using vibration is shown.
FIG. 12 shows a BGA 80 obtained by a so-called TAB (Tape Automated Bonding) system in which bumps are formed on the inner leads on the bare chip 61 or on the tape and are connected to each other by inner lead bonding.
[0054]
On the other hand, as shown in FIG. 13, the WCSP is formed at the wafer stage without an interposer in the form of an area array having a pitch of about 0.1 to 0.65 mm with the wiring 103, the electric insulating films 97 and 107. This is a CSP on which the arranged bumps (solder balls) 93 are formed. In particular, it is a semiconductor device with bumps that is optimal when a thin, lightweight, and compact mounting structure is desired.
[0055]
(2) Bump
The form of the bump provided on the bumped semiconductor element is not particularly limited. For example, as shown in FIG. 14A, it is preferable that the tip of the bump 113 be flat.
The reason for this is that, as shown in FIG. 14B, when the bumped semiconductor element 110 is aligned and mounted on the pad 117 of the substrate 119, the bumped semiconductor element 110 is caused to flow uniformly around the pad 117, This is because the bump 113 of the element 111 and the pad 117 can be firmly fixed.
[0056]
Further, as shown in FIG. 15A, it is preferable to provide fine bumps 127 on the surface of the tip of the bump 113.
The reason for this is that a substantially flat tip makes it possible to easily attach a uniform amount of the solder material, and as shown in FIG. This is because it is possible to effectively prevent the solder material 123 from dropping from the bumps 113 when the attached semiconductor element 120 is moved onto the pads 117 of the substrate 119 for alignment.
[0057]
Also, as shown in FIG. 16A, it is preferable to provide a depression 135 on the surface of the tip of the bump 113.
The reason for this is that, as shown in FIG. 16B, the solder material 137 can partially enter the recess 135 at the tip, so that the solder material 137 can be easily adhered and the bumped semiconductor element 130 This is because it is possible to effectively prevent the solder material 137 from dropping when the substrate is moved onto the pad 117 of the substrate 119 for alignment.
In addition, with such a configuration, as shown in FIG. 16C, the solder material surely exists between the bump 113 of the bumped semiconductor element 130 and the pad 117 via the depression, and This is because the member can be firmly fixed.
[0058]
(3) Bump surface treatment
In addition, as shown in FIG. 17, it is preferable to provide a material layer 18 having excellent adhesion to the solder material 15 on the surface of the bump 13 of the bumped semiconductor element 11.
The reason for this is that the function of the material layer showing the adhesiveness allows the solder material to be easily attached to each bump of the semiconductor device with bumps, and also allows the solder material to be uniformly attached. .
Here, the type of the material constituting the material layer exhibiting adhesion is not particularly limited, but a silane coupling agent, a titanium coupling agent, an aluminum coupling agent, a conductive adhesive, a surfactant, and the like. Is mentioned.
[0059]
3. substrate
Although the type of the substrate is not particularly limited, it is preferable to use, for example, an FPC including a flexible substrate made of a polyimide resin, a polyester resin, an epoxy resin, or the like.
That is, as shown in FIG. 18, by using the FPC 140 having the plurality of pads 147 and the sprockets at both ends on the flexible base material 141, the semiconductor device with bumps can be continuously mounted. That's why.
[0060]
4. Sealant
After the bumped semiconductor element is mounted by reflow, it is preferable to seal the periphery of the semiconductor element with a sealing agent.
For example, by sealing with an epoxy resin, a polyester resin, a silicone resin, an acrylic resin, or the like, a more excellent moisture-proof effect and heat-resistant effect can be exhibited.
It is preferable that a space between the semiconductor element with bumps and the substrate is filled with a thermosetting resin or a photocurable resin having the following characteristics as an underfill.
(1) Volume resistance is 1 × 10 ⁶ ~ 1 × 10 ²⁰ It is a value within the range of Ω · cm.
(2) The tensile strength is a value within the range of 1 to 500 MPa.
[0061]
[Third embodiment]
The third embodiment relates to an electro-optical device including a mounting structure of a bumped semiconductor element obtained by the steps (A) and (B) described in the first and second embodiments as a driving element or a power supply element. is there.
Hereinafter, a liquid crystal panel included in the electro-optical device shown in FIG. 19 will be described as an example.
[0062]
First, the schematic structure of the liquid crystal panel 200 shown in FIG. 19 will be described with reference to FIG. FIG. 20 schematically shows a mounting state of the semiconductor element 227 with bumps on the substrate overhang portion 210T in the liquid crystal panel 200 shown in FIG. 19 from the cross-sectional direction. , And the constituent elements are appropriately omitted.
[0063]
In addition, the liquid crystal panel 200 includes a color filter substrate 210 in which a transparent electrode 216 is formed on a stacked structure of a reflective layer 212, a plurality of colored layers 214, and a surface protective layer 215 on a first substrate 211, An opposing substrate 220 is adhered with a sealant 230, and a liquid crystal material 232 is disposed inside. The transparent electrode 216 is connected to the wiring 218A as described above, and the wiring 218A passes between the sealant 230 and the first substrate 211 and is drawn out onto the surface of the substrate extension 210T. Further, an input terminal portion 219 is also formed on the substrate overhang portion 210T.
[0064]
The substrate overhang portion 210T is characterized in that it includes, as a drive element or a power supply element, a semiconductor element with a bump (BGA, CSP) mounted in the following steps (A) and (B).
(A) A step of attaching a solder material to a bump of a bumped semiconductor device
(B) A step of mounting a semiconductor device with bumps to which a solder material is attached on a substrate by reflow processing
Therefore, by applying a solder material such as cream solder to the bumps of the semiconductor device with bumps, a positioning step when printing the solder material on the substrate overhang portion 210T is not only required, but also the semiconductor device with bumps is not required. Through the solder material attached to the element, the semiconductor element with fine bumps and the small, flexible substrate such as the substrate overhang 210T can be reflow mounted with high precision.
Therefore, the driving of the liquid crystal by the semiconductor element with bumps is stabilized, and excellent durability and the like can be obtained in the liquid crystal panel.
[0065]
[Fourth embodiment]
As a fourth embodiment, a case where an electro-optical device including a mounting structure of a semiconductor device with a bump (BGA, CSP) of the present invention is used as a display device in an electronic device will be specifically described.
In addition, according to the electro-optical device and the electronic device of the semiconductor device with the bump, the displacement between the semiconductor device with the bump and the pad on the substrate is reduced. It has become possible to reduce malfunctions of the electro-optical device and the electronic device under the environment.
[0066]
(1) Overview of electronic devices
FIG. 21 is a schematic configuration diagram illustrating the overall configuration of an electronic device including the BGA or CSP mounting structure of the present embodiment. This electronic device has a liquid crystal panel 180 and control means 190 for controlling the liquid crystal panel 180. In FIG. 21, the liquid crystal panel 180 is conceptually divided into a panel structure 180A and a driving circuit 180B having a BGA or CSP mounting structure. Preferably, the control means 190 includes a display information output source 191, a display processing circuit 192, a power supply circuit 193, and a timing generator 194.
The display information output source 191 includes a memory such as a ROM (Read Only Memory) or a RAM (Random Access Memory), a storage unit such as a magnetic recording disk or an optical recording disk, and a tuning unit for synchronizing and outputting a digital image signal. And a circuit for supplying display information to the display information processing circuit 192 in the form of an image signal in a predetermined format based on various clock signals generated by the timing generator 194.
[0067]
The display information processing circuit 192 includes various known circuits such as a serial-parallel conversion circuit, an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and executes processing of input display information. It is preferable that the image information be supplied to the drive circuit 180B together with the clock signal CLK. The driving circuit 180B preferably includes a scanning line driving circuit, a data line driving circuit, and an inspection circuit. The power supply circuit 193 has a function of supplying a predetermined voltage to each of the above-described components.
[0068]
(2) Electronic equipment
A liquid crystal display device, an organic electroluminescence device, an inorganic electroluminescence device, and the like, a plasma display device, an FED (field emission display) device, an LED (light emitting diode) display device, an electrophoretic display device as an electro-optical device according to the present invention, Electronic devices to which a thin cathode ray tube, a liquid crystal shutter, a device using a digital micromirror device (DMD) can be applied, in addition to a personal computer and a mobile phone, a liquid crystal television and a viewfinder type. Examples include a monitor direct-view video tape recorder, a car navigation device, a pager, an electronic organizer, a calculator, a word processor, a workstation, a videophone, a POS terminal, and an electronic device including a touch panel.
[0069]
Further, the electro-optical device and the electronic apparatus according to the present invention are not limited to the illustrated examples described above, and it is needless to say that various changes can be made without departing from the gist of the present invention. For example, the liquid crystal panel shown in each of the above embodiments has a simple matrix type structure, but an active matrix type electro-optical device using an active element (active element) such as a TFT (thin film transistor) or TFD (thin film diode). Can also be applied.
Further, the liquid crystal panel of the above embodiment has a BGA or CSP mounting structure, but may be configured to connect a flexible wiring substrate or a TAB substrate to the liquid crystal panel, for example.
[0070]
【The invention's effect】
As described above, according to the method for mounting a semiconductor device with bumps of the present invention, the solder material is mainly attached to the bumps of the semiconductor device with bumps, so that the solder material is printed on the substrate. Not only does the positioning process become unnecessary, but even if a semiconductor device with fine bumps is reflow mounted on a substrate that is easily deformed, such as FPC, the misalignment between the semiconductor device with bumps and the pad on the substrate. And the occurrence of mounting defects can be reduced.
[0071]
Further, according to the mounting structure of the semiconductor device with a bump of the present invention, even if the semiconductor device with a fine bump is reflow mounted on a substrate that is easily deformed such as an FPC, the semiconductor device with a bump and the substrate , The positional shift between the pads is reduced, and the occurrence of mounting failure can be reduced.
Therefore, it is possible to provide a mounting structure with less occurrence of mounting defects, thereby reducing malfunction of the semiconductor device with bumps in any environment and significantly improving the yield in manufacturing the mounting structure of the semiconductor device with bumps. Is now available.
[0072]
Further, according to the electro-optical device and the electronic apparatus of the semiconductor device with bumps of the present invention, the displacement between the semiconductor device with bumps and the pad on the substrate is reduced. Therefore, since a mounting structure with less occurrence of mounting defects can be adopted, the malfunction of the electro-optical device or the electronic device can be reduced in any environment, and the production yield of the electro-optical device or the electronic device can be reduced. It can be improved remarkably.
[Brief description of the drawings]
FIGS. 1A to 1C are views for explaining a method of mounting a semiconductor device with bumps on a substrate according to a first embodiment; FIGS.
FIGS. 2A and 2B are views for explaining a method of attaching a solder material (part 1).
FIGS. 3A and 3B are diagrams for explaining another method of attaching a solder material (part 2); FIGS.
FIG. 4 is a diagram provided for explaining another method of attaching a solder material (part 3);
FIGS. 5A and 5B are diagrams for explaining another method of attaching a solder material (part 4); FIGS.
FIGS. 6A to 6C are diagrams for explaining another method of attaching a solder material (part 5).
FIGS. 7A and 7B are diagrams for explaining another method of attaching a solder material (part 6).
FIG. 8 is a diagram provided to explain the alignment between the semiconductor device with bumps and the pads on the substrate in the first embodiment.
FIG. 9 is a diagram provided for explaining a method of mounting a semiconductor element with bumps and another electric element at the same time.
FIG. 10 is a cross-sectional view for explaining the configuration of a BGA (part 1).
FIG. 11 is a cross-sectional view for explaining another configuration of the BGA (part 2);
FIG. 12 is a cross-sectional view for explaining the configuration of another BGA (part 3);
FIG. 13 is a cross-sectional view provided to explain the configuration of a WCSP.
FIG. 14 is a diagram provided to explain a modification of a bump in a semiconductor device with bumps (part 1);
FIG. 15 is a diagram provided to explain another modification of the bump in the semiconductor device with bumps (part 2);
FIG. 16 is a diagram provided for describing another modification of the bump in the semiconductor device with bumps (part 3);
FIG. 17 is a diagram provided for explaining a bump surface treatment of a semiconductor device with bumps;
FIG. 18 is a diagram provided to explain an FPC;
FIG. 19 is a schematic perspective view illustrating an appearance of a liquid crystal panel according to a third embodiment of the invention.
FIG. 20 is a schematic sectional view schematically showing a panel structure of a third embodiment.
FIG. 21 is a schematic configuration diagram illustrating a block configuration of an electronic apparatus according to an embodiment of the invention.
FIGS. 22A to 22C are process diagrams showing a conventional electronic component mounting method (part 1).
FIG. 23 is a process chart showing another conventional method for mounting electronic components (part 2).
FIGS. 24A to 24C are process diagrams showing a conventional method for mounting a semiconductor element using a film adhesive (part 3).
FIGS. 25A to 25D are process diagrams showing another conventional semiconductor element mounting method (part 4).
FIGS. 26A to 26D are process diagrams showing another conventional semiconductor element mounting method (part 5).
FIGS. 27A to 27C are process diagrams showing another conventional semiconductor element mounting method (part 6).
[Explanation of symbols]
11 Semiconductor devices with bumps (BGA and CSP)
12 jig
13 Bump
15 Solder materials
17 pads
19 Substrate (FPC)
21 Squeegee
23 Printer
24 perforated plate
25/26/39 Spacer
31 Resist material
32 ・ 33 Projection spacer
39 Electrical elements other than bumped semiconductor elements
43 perforated plate
50 ・ 54 Alignment mark
60, 70, 80 BGA
90 WCSP
140 FPC
160 Personal computer
170 mobile phone
200 LCD panel
211 First substrate
221 Second substrate
222 transparent electrode
227 Bumped semiconductor device

Claims

A method for mounting a semiconductor device with bumps, comprising the following steps (A) and (B).
(A) A step of attaching a solder material to a bump of a semiconductor element with a bump (B) A step of mounting a semiconductor element with a bump to which a solder material has adhered to a substrate by reflow processing

2. The semiconductor device with bumps according to claim 1, wherein, in the step (A), the solder material is attached to the bumps in a state where portions other than the bumps of the semiconductor device with bumps are masked. 3. How to implement.

3. The method according to claim 1, wherein in the step (A), the solder material is attached to the bump by pressing the semiconductor device with the bump against a solder material held in a horizontal state. 4. 3. The method for mounting a semiconductor device with bumps according to 1.

4. The method according to claim 1, wherein in the step (A), the solder material is attached to the bump via a protrusion or a spacer for adjusting the amount of the solder material attached. A method for mounting the semiconductor device with bumps according to claim 1.

5. The method according to claim 1, wherein in the step (A), a thickness of the solder material is adjusted before the solder material is attached. 6. .

In the step (A), when the height of the bump is B1 (mm) and the thickness of the solder material is B2 (mm), the ratio of B2 / B1 is 0.9 or less. A method for mounting a semiconductor device with bumps according to claim 1.

In the step (A), when the surface area of the bump is A1 (mm ² ) and the adhesion area of the solder material is A2 (mm ² ), the ratio of A2 / A1 is a value of 1.0 or less. The mounting method of the semiconductor device with bumps according to claim 1.

8. The method according to claim 1, wherein in the step (A), the temperature of the solder material is controlled to a value within a range of 10 to 150 ° C. 9. .

The method according to any one of claims 1 to 8, further comprising, before the step (A), a step of flattening or roughening a surface of the bump of the bumped semiconductor device. Mounting method of semiconductor device with bump.

The method according to any one of claims 1 to 9, further comprising, before the step (A), attaching a bonding material to the solder material on a surface of the bump of the bumped semiconductor element. Mounting method of semiconductor device with bump.

The method according to any one of claims 1 to 10, wherein the substrate is a flexible wiring board, and the semiconductor element with a bump is a ball grid array.

The method according to claim 1, wherein, in the step (B), the bumped semiconductor element to which the solder material is adhered is mounted on the substrate together with an element other than the bumped semiconductor element. 13. The mounting method of the semiconductor device with a bump according to the above.

A mounting structure of a semiconductor device with bumps obtained by mounting a semiconductor device with bumps on a substrate by the following steps (A) and (B).
(A) A step of attaching a solder material to a bump of a semiconductor element with a bump (B) A step of mounting a semiconductor element with a bump to which a solder material has adhered to a substrate by reflow processing

An electro-optical device comprising a bumped semiconductor element mounted in the following steps (A) and (B) as a driving element or a power supply element.
(A) A step of attaching a solder material to a bump of a semiconductor element with a bump (B) A step of mounting a semiconductor element with a bump to which a solder material has adhered to a substrate by reflow processing

An electronic apparatus comprising: the electro-optical device according to claim 14; and control means for controlling the electro-optical device.