JP2004134617A - Method for manufacturing wiring, semiconductor device, and its manufacturing process - Google Patents

Method for manufacturing wiring, semiconductor device, and its manufacturing process Download PDF

Info

Publication number
JP2004134617A
JP2004134617A JP2002298516A JP2002298516A JP2004134617A JP 2004134617 A JP2004134617 A JP 2004134617A JP 2002298516 A JP2002298516 A JP 2002298516A JP 2002298516 A JP2002298516 A JP 2002298516A JP 2004134617 A JP2004134617 A JP 2004134617A
Authority
JP
Japan
Prior art keywords
layer
insulating film
connection hole
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002298516A
Other languages
Japanese (ja)
Inventor
Kazumi Matsumoto
松本　和己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002298516A priority Critical patent/JP2004134617A/en
Publication of JP2004134617A publication Critical patent/JP2004134617A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing wiring in which the coverage of a wiring layer is enhanced by suppressing the occurrence of degassing in a fine connecting hole when the wiring is formed, and to provide a semiconductor device and its manufacturing method. <P>SOLUTION: The method for manufacturing a semiconductor device comprises a step for forming an insulating film 2 on an underlying film 1, a step for forming a connecting hole 2a located above the underlying film 1 through the insulating film 2, a step for forming an amorphous barrier layer 7 on the surface of the insulating film 2 in the connecting hole 2a by implanting ions of heavy atoms 5 into the surface of the insulating film 2 at least in the connecting hole 2a, and a step for forming a conductive layer, i.e. an Al alloy layer 8, on the barrier layer 7 and in the connecting hole 2a. Since the barrier layer 7 can suppress the occurrence of degassing in the fine connecting holes when the wiring is formed, the coverage of the wiring layer can be enhanced. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、配線の製造方法、半導体装置及びその製造方法に関するものである。特には、配線を形成する際に微細化された接続孔内で脱ガスの発生を抑制して配線層のカバレージを向上させた配線の製造方法、半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
図９は、従来の半導体装置の製造方法を説明するための断面図である。
まず、配線などの下地１０１の上にシリコン酸化膜などの絶縁膜１０２を形成する。次いで、この絶縁膜１０２の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、絶縁膜１０２の上にはレジストパターンが形成される。
【０００３】
次いで、このレジストパターンをマスクとして絶縁膜１０２をエッチングすることにより、絶縁膜１０２には下地１０１上に位置するコンタクトホール１０２ａが形成される。次いで、このコンタクトホール１０２ａ内及び絶縁膜１０２上にＴｉ層１０３をスパッタリングにより形成する。次いで、このＴｉ層１０３の上にＴｉＮ層１０４をスパッタリングにより形成する。前記ＴｉＮ層１０４及びＴｉ層１０３はバリアとして作用する。
【０００４】
次いで、コンタクトホール１０２ａ内及びＴｉＮ層１０４上にＡｌ合金層１０５をスパッタリングにより堆積する。次いで、このＡｌ合金層１０５をパターニングすることにより、絶縁膜１０２上には下地１０１に電気的に接続されたＡｌ合金配線が形成される。
【０００５】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置の製造方法では、Ａｌ合金配線を形成する際にＡｌ合金層１０５を１５０℃〜３５０℃程度の比較的に高い温度でスパッタリングにより形成している。この際、絶縁膜１０２に吸蔵されていたガス或いはそのガスを吸蔵したＴｉ層１０３から脱ガスが起こり、コンタクトホール１０２ａの内壁面ではＡｌ合金層１０５の濡れ性が悪くなり、Ａｌの流動性のため、矢印で示す表面張力側にＡｌ原子が引っ張られ、Ａｌ合金層のカバレージが悪くなることがある。その結果、コンタクトホール内でＡｌ合金配線に断線（図７に示す部分Ａ）が生じてしまい、配線不良が発生することがある。このような断線はコンタクトホールが微細化されるほど顕著に発生する問題である。
【０００６】
図１０は、他の従来の半導体装置を示す断面図である。この半導体装置は図９に示す半導体装置と同様の製造方法で製造されたものである。この他の従来の半導体装置の製造方法においては、コンタクトホール１０２ａ内でＡｌ合金配線にボイド１０６が生じてしまい、Ａｌ合金層のカバレージが悪くなる。その結果、コンタクト不良が発生することがある。ボイドの発生理由は、Ａｌ合金層１０５をスパッタリングにより形成する際、絶縁膜１０２に吸蔵されていたガス或いはそのガスを吸蔵したＴｉ層１０３から脱ガスが起こり、コンタクトホール１０２ａの内壁面ではＡｌ合金層１０５の濡れ性が悪くなるためである。
【０００７】
本発明は上記のような事情を考慮してなされたものであり、その目的は、配線を形成する際に微細化された接続孔内で脱ガスの発生を抑制して配線層のカバレージを向上させた配線の製造方法、半導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
少なくとも前記接続孔内の絶縁膜の表面に重い原子をイオン注入することにより、該接続孔内の絶縁膜の表面にアモルファス化されたバリア層を形成する工程と、
前記バリア層上及び前記接続孔内に導電層を形成する工程と、
を具備することを特徴とする。
【０００９】
上記半導体装置の製造方法によれば、絶縁膜の表面にアモルファス化されたバリア層を形成しているため、導電層をスパッタリングにより形成する際、該バリア層によって絶縁膜からの脱ガスを抑制することができる。これにより、接続孔の内壁面での導電層の濡れ性を向上させることができ、その結果、接続孔を微細化しても接続孔内で配線に断線やボイドが発生するのを抑制することができる。したがって、接続孔内での導電層のカバレージを向上させることができる。
【００１０】
本発明に係る半導体装置の製造方法は、下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
少なくとも前記接続孔内の絶縁膜の表面に重い原子をイオン注入することにより、該接続孔内の絶縁膜の表面にアモルファス化されたバリア層を形成する工程と、
前記バリア層上及び前記接続孔内にＴｉ層を形成する工程と、
前記Ｔｉ層に酸素を導入する工程と、
前記Ｔｉ層に熱処理を行うことにより、該Ｔｉ層上にＴｉＯ２層を形成する工程と、
前記ＴｉＯ２層上及び前記接続孔内に導電層を形成する工程と、
を具備することを特徴とする。
【００１１】
上記半導体装置の製造方法によれば、バリア層によって絶縁膜からの脱ガスを抑制することができる。また、導電層と絶縁膜との間にＴｉＯ２層を形成し、このＴｉＯ２層は絶縁膜からの脱ガスに対して高いバリア性を有している。このため、導電層を成膜する際、脱ガスが導電層に侵入することを抑制できる。これにより、Ａｌの流動性を阻害することがなく、Ａｌ合金層の良好なカバレージを得ることができる。
【００１２】
本発明に係る半導体装置の製造方法は、下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
少なくとも前記接続孔内の絶縁膜の表面にＳｉをイオン注入する工程と、
前記接続孔内及び前記絶縁膜上にＴｉ層を形成する工程と、
前記絶縁膜に熱処理を行うことにより、該接続孔内の絶縁膜の表面にＴｉシリサイド層を形成する工程と、
前記Ｔｉシリサイド層上及び前記接続孔内に導電層を形成する工程と、
を具備することを特徴とする。
【００１３】
上記半導体装置の製造方法によれば、絶縁膜の表面にＴｉシリサイド層を形成している。このため、導電層をスパッタリングにより形成する際、絶縁膜からＴｉ層への脱ガスを抑制することができる。これにより、接続孔の内壁面での導電層の濡れ性を向上させることができ、その結果、接続孔を微細化しても接続孔内で導電層に断線やボイドが発生するのを抑制することができる。したがって、接続孔内での導電層のカバレージを向上させることができる。
【００１４】
本発明に係る半導体装置の製造方法は、下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
少なくとも前記接続孔内の絶縁膜の表面にＳｉを第１の加速度エネルギーにてイオン注入する工程と、
少なくとも前記接続孔内の絶縁膜の表面にＳｉを第１の加速度エネルギーより高い第２の加速度エネルギーにてイオン注入することにより、該接続孔内の絶縁膜の表面にアモルファス化されたバリア層を形成する工程と、
前記接続孔内及び前記絶縁膜上にＴｉ層を形成する工程と、
前記絶縁膜に熱処理を行うことにより、該接続孔内の絶縁膜の表面にＴｉシリサイド層を形成する工程と、
前記Ｔｉシリサイド層上及び前記接続孔内に導電層を形成する工程と、
を具備することを特徴とする。
【００１５】
上記半導体装置の製造方法によれば、絶縁膜の表面に脱ガスに対するバリア層を形成し、絶縁膜の表面にＴｉシリサイド層を形成している。このため、導電層をスパッタリングにより形成する際、絶縁膜からＴｉ層への脱ガスを抑制することができる。これにより、接続孔の内壁面での導電層の濡れ性を向上させることができ、その結果、接続孔を微細化しても接続孔内で導電層に断線やボイドが発生するのを抑制することができる。したがって、接続孔内での導電層のカバレージを向上させることができる。
【００１６】
また、本発明に係る半導体装置の製造方法においては、前記導電層を形成する工程の後に、前記導電層をパターニングすることにより、前記絶縁膜上に配線を形成する工程をさらに具備することも可能である。
また、本発明に係る半導体装置の製造方法においては、前記導電層がＡｌ合金層又はＡｌ層であることが好ましい。
【００１７】
本発明に係る半導体装置は、下地膜上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地膜上に位置する接続孔と、
少なくとも前記接続孔内の絶縁膜の表面に形成されたアモルファス化されたバリア層と、
前記バリア層上及び前記接続孔内に形成された導電層と、
を具備することを特徴とする。
【００１８】
本発明に係る半導体装置は、下地膜上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地膜上に位置する接続孔と、
少なくとも前記接続孔内の絶縁膜の表面に形成されたアモルファス化されたバリア層と、
前記バリア層上及び前記接続孔内に形成されたＴｉ層と、
前記Ｔｉ層上に形成されたＴｉＯ２層と、
前記ＴｉＯ２層上及び前記接続孔内に形成された導電層と、
を具備することを特徴とする。
【００１９】
本発明に係る半導体装置は、下地膜上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地膜上に位置する接続孔と、
前記接続孔内の絶縁膜の表面に形成されたＴｉシリサイド層と、
前記Ｔｉシリサイド層上及び前記接続孔内に形成された導電層と、
を具備することを特徴とする。
【００２０】
本発明に係る半導体装置は、下地膜上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地膜上に位置する接続孔と、
前記接続孔内の絶縁膜の表面に形成されたアモルファス化されたバリア層と、
前記接続孔内の絶縁膜の表面に形成されたＴｉシリサイド層と、
前記Ｔｉシリサイド層上及び前記接続孔内に形成された導電層と、
を具備することを特徴とする。
【００２１】
本発明に係る配線の製造方法は、絶縁膜の表面に重い原子をイオン注入することにより、該絶縁膜の表面にアモルファス化されたバリア層を形成する工程と、前記バリア層上に導電層を形成する工程と、
を具備することを特徴とする。
【００２２】
本発明に係る配線の製造方法は、絶縁膜の表面に重い原子をイオン注入することにより、該絶縁膜の表面にアモルファス化されたバリア層を形成する工程と、
前記バリア層上にＴｉ層を形成する工程と、
前記Ｔｉ層に酸素を導入する工程と、
前記Ｔｉ層に熱処理を行うことにより、該Ｔｉ層上にＴｉＯ２層を形成する工程と、
前記ＴｉＯ２層上に導電層を形成する工程と、
を具備することを特徴とする。
【００２３】
本発明に係る配線の製造方法は、絶縁膜の表面にＳｉをイオン注入する工程と、
前記絶縁膜上にＴｉ層を形成する工程と、
前記絶縁膜に熱処理を行うことにより、該絶縁膜の表面にＴｉシリサイド層を形成する工程と、
前記Ｔｉシリサイド層上に導電層を形成する工程と、
を具備することを特徴とする。
【００２４】
本発明に係る配線の製造方法は、絶縁膜の表面にＳｉを第１の加速度エネルギーにてイオン注入する工程と、
前記絶縁膜の表面にＳｉを第１の加速度エネルギーより高い第２の加速度エネルギーにてイオン注入することにより、該絶縁膜の表面にアモルファス化されたバリア層を形成する工程と、
前記絶縁膜上にＴｉ層を形成する工程と、
前記絶縁膜に熱処理を行うことにより、該絶縁膜の表面にＴｉシリサイド層を形成する工程と、
前記Ｔｉシリサイド層上に導電層を形成する工程と、
を具備することを特徴とする。
【００２５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１（Ａ）〜（Ｃ）は、本発明に係る第１の実施の形態による半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、配線の製造する工程を有するものである。
【００２６】
まず、図１（Ａ）に示すように、配線やシリコン基板などの下地膜１の上にシリコン酸化膜、ＢＰＳＧ（ｂｏｒｏ−ｐｈｏｓｐｈｏ　ｓｉｌｉｃａｔｅ　ｇｌａｓｓ　）膜などの絶縁膜２をＣＶＤ（ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ）法により形成する。次いで、この絶縁膜２の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、絶縁膜２の上にはレジストパターンが形成される。
【００２７】
次いで、このレジストパターンをマスクとして絶縁膜２をエッチングすることにより、絶縁膜２には下地膜１上に位置する接続孔（コンタクトホール又はビアホール）２ａが形成される。この際のエッチングはウエットエッチングでもドライエッチングでも良い。次いで、例えばＸｅ＋のような重い原子（質量数の大きい原子）５を絶縁膜２の表面に高加速度エネルギーにてイオン注入することによって、絶縁膜２の表面をアモルファス化する。これにより、絶縁膜２の表面には脱ガスに対するバリア層７が形成される。シリコン酸化膜、ＢＰＳＧなどの絶縁膜２にはＨ２Ｏ、Ｈ２、Ｏ２等のガスが含まれており、バリア層７は絶縁膜２からの脱ガスを抑制するための層として作用する。
【００２８】
なお、バリア層７は、絶縁膜２の表面全面に形成することも可能であるが、少なくとも接続孔２ａ内の絶縁膜の表面に形成すれば良い。また、重い原子５は、Ｘｅ＋に限定されるものではなく、プラズマ化することができ、不活性で安定化できるガスであれば、他の重い原子を用いることも可能である。
【００２９】
この後、図１（Ｂ）に示すように、接続孔２ａ内及び絶縁膜２上にＴｉ層３をスパッタリングにより形成する。次いで、このＴｉ層３に酸素６を導入する。この際の導入方法は、例えばＴｉ層３の表面にＯ２プラズマを供給することにより酸素を導入しても良いし、Ｔｉ層３を大気に開放することにより酸素を導入しても良い。
【００３０】
次に、図１（Ｃ）に示すように、Ｔｉ層３の表面を減圧下、例えば４００℃程度の温度でシンター（熱処理）を行うことにより、Ｔｉ層の表面にはバリア性の高いＴｉＯ２層４が形成される。次いで、接続孔２ａ内及びＴｉＯ２層４上に導電層としてのＡｌ合金層８をスパッタリングにより堆積する。次いで、このＡｌ合金層８、ＴｉＯ２層４及びＴｉ層３をパターニングすることにより、絶縁膜２上には下地膜１に電気的に接続されたＡｌ合金配線が形成される。このＡｌ合金配線はＡｌ合金層８、ＴｉＯ２層４及びＴｉ層３を有するものである。
【００３１】
上記第１の実施の形態によれば、絶縁膜２の表面にＨ２Ｏ、Ｈ２、Ｏ２等の脱ガスに対するバリア層７を形成しているため、Ａｌ合金層８をスパッタリングにより形成する際、絶縁膜２からＴｉ層３への脱ガスを抑制することができる。これにより、接続孔２ａの内壁面でのＡｌ合金層８の濡れ性を向上させることができ、その結果、接続孔を微細化しても接続孔内でＡｌ合金配線に断線やボイドが発生するのを抑制することができる。したがって、接続孔内でのＡｌ合金層のカバレージを向上させることができる。
【００３２】
また、本実施の形態では、Ａｌ合金層８と絶縁膜２との間にＴｉＯ２層４を形成し、このＴｉＯ２層４は絶縁膜からのＨ２Ｏ等の脱ガスに対して高いバリア性を有している。このため、Ａｌ合金層８を成膜する際、脱ガスがＡｌ合金層に侵入することを抑制できる。これにより、Ａｌの流動性を阻害することがなく、Ａｌ合金層の良好なカバレージを得ることができる。したがって、信頼性の高いＡｌ合金配線を形成することが可能となる。
【００３３】
また、本実施の形態による半導体装置の製造方法では、従来技術のようにＴｉターゲットを用いて窒素ガスを導入しながらＴｉとＮ２を反応させる反応性スパッタによりＴｉＮ層を形成する工程を有しない。このため、この工程でのパーティクルが発生しないので、配線を形成する際にパーティクルの発生を抑制して歩留まりを向上させることができる。
【００３４】
図２（Ａ）〜（Ｃ）は、本発明に係る第２の実施の形態による半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、配線の製造する工程を有するものである。
【００３５】
まず、図２（Ａ）に示すように、配線やシリコン基板などの下地膜１の上にシリコン酸化膜、ＢＰＳＧ膜などの絶縁膜２をＣＶＤ法により形成する。次いで、この絶縁膜２に下地膜１上に位置する接続孔（コンタクトホール又はビアホール）２ａを形成する。次いで、Ｓｉ＋を絶縁膜２の表面に低加速度エネルギー（例えば数ＫｅＶの加速電圧）にてイオン注入する。次いで、Ｓｉ＋を絶縁膜２の表面に高加速度エネルギー（例えば１００ＫｅＶ）にてイオン注入することによって、絶縁膜２の表面をアモルファス化する。これにより、絶縁膜２の表面には脱ガスに対するバリア層７が形成される。シリコン酸化膜、ＢＰＳＧなどの絶縁膜２にはＨ２Ｏ、Ｈ２、Ｏ２等のガスが含まれており、バリア層７は絶縁膜２からの脱ガスを抑制するための層として作用する。
【００３６】
なお、Ｓｉ＋を絶縁膜２の表面にイオン注入する工程を低加速度エネルギーにてイオン注入する工程と高加速度エネルギーにてイオン注入する工程の２ステップで行うことにより、導入されたＳｉ＋濃度を２分布形成することができる。また、バリア層７は、絶縁膜２の表面全面に形成することも可能であるが、少なくとも接続孔２ａ内の絶縁膜の表面に形成すれば良い。また、バリア層７を形成するためにイオン注入する原子はＳｉ＋に限定されるものではなく、プラズマ化することができ、不活性で安定化できるガスであれば、他の重い原子を用いることも可能である。
【００３７】
次に、図２（Ｂ）に示すように、接続孔２ａ内及び絶縁膜２上にＴｉ層３をスパッタリングにより形成する。
【００３８】
この後、図２（Ｃ）に示すように、Ｔｉ層３を７００〜８５０℃の温度、Ｎ２雰囲気でシンターなどの熱処理（例えばランプアニール又は電気炉アニール）を行う。これにより、絶縁膜２の表面の低加速度エネルギーにて導入されたＳｉ＋とＴｉ層が反応してＴｉシリサイド（ＴｉＳｉ２）３ａが形成されると共に、このＴｉシリサイド３ａ上にＴｉＮ層３ｂが形成される。この際、絶縁膜２には前記アモルファス化されたバリア層７が残される。なお、図２（Ｃ）には示していないが、未反応のＴｉ層３が残されていても良い。また、Ｔｉシリサイド層３ａは、絶縁膜２の表面全面に形成することも可能であるが、少なくとも接続孔２ａ内の絶縁膜の表面に形成すれば良い。
【００３９】
次いで、ＴｉＮ層３ｂの上に導電層としてのＡｌ合金層８を３５０℃〜４５０℃程度の高温でスパッタリングにより堆積する。これにより、ＴｉとＡｌ合金層が反応して、ＴｉＮ層３ｂ上には薄いＡｌ３Ｔｉなどの反応層８ａが形成されると共に反応層８ａ上には未反応のＡｌ合金層８が形成される。次いで、このＡｌ合金層８、反応層８ａ、ＴｉＮ層３ｂ及びＴｉシリサイド３ａをパターニングすることにより、絶縁膜２上には下地膜１に電気的に接続されたＡｌ合金配線が形成される。このＡｌ合金配線はＡｌ合金層８、反応層８ａ、ＴｉＮ層３ｂ及びＴｉシリサイド３ａを有するものである。
【００４０】
上記第２の実施の形態によれば、絶縁膜２の表面にＨ２Ｏ、Ｈ２、Ｏ２等の脱ガスに対するバリア層７を形成し、絶縁膜２の表面にＴｉシリサイド（ＴｉＳｉ２）層３ａを形成している。このため、Ａｌ合金層８をスパッタリングにより形成する際、絶縁膜２からＴｉ層、ＴｉＮ層への脱ガスを抑制することができる。これにより、接続孔２ａの内壁面でのＡｌ合金層８の濡れ性を向上させることができ、その結果、接続孔を微細化しても接続孔内でＡｌ合金配線に断線やボイドが発生するのを抑制することができる。したがって、接続孔内でのＡｌ合金層のカバレージを向上させることができる。
【００４１】
また、本実施の形態では、接続孔内のコンタクト部にＴｉシリサイド３ａを形成しているため、コンタクト抵抗を低くすることができる。また、Ｔｉシリサイド層３ａが配線層の一部を形成しているため、エレクトロマイグレーション等のＡｌ合金配線の信頼性の向上を図ることができる。
【００４２】
また、本実施の形態による半導体装置の製造方法では、従来技術のようにＴｉターゲットを用いて窒素ガスを導入しながらＴｉとＮ２を反応させる反応性スパッタによりＴｉＮ層を形成する工程を有しない。このため、この工程でのパーティクルが発生しないので、配線を形成する際にパーティクルの発生を抑制して歩留まりを向上させることができる。
【００４３】
尚、上記第１及び第２の実施の形態では、下地膜１としてシリコン基板、配線を用いているが、これに限定されるものではなく、他の下地膜として例えばポリシリコン膜又はアモルファスシリコン膜を用いることも可能である。
【００４４】
また、上記第１及び第２の実施の形態では、Ａｌ合金層５を用いているが、Ａｌ合金層に代えてＡｌ層を用いることも可能である。
【００４５】
また、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【００４６】
【実施例】
図３乃至図５は、本発明に係る第１の実施例による半導体装置の製造方法を示す断面図である。
まず、図３（Ａ）に示すように、シリコン基板（図示せず）の上方にシリコン酸化膜などからなる絶縁膜１２をＣＶＤ法により形成する。次いで、例えばＸｅ＋のような重い原子（質量数の大きい原子）１５を絶縁膜１２の表面に高加速度エネルギーにてイオン注入することによって、絶縁膜１２の表面をアモルファス化する。これにより、絶縁膜１２の表面には脱ガスに対するバリア層１７が形成される。シリコン酸化膜、ＢＰＳＧなどの絶縁膜１２にはＨ２Ｏ、Ｈ２、Ｏ２等のガスが含まれており、バリア層１７は絶縁膜１２からの脱ガスを抑制するための層として作用する。
【００４７】
この後、図３（Ｂ）に示すように、絶縁膜１２上にＴｉ層１３をスパッタリングにより形成する。次いで、このＴｉ層１３の表面にＯ２プラズマを供給することにより酸素１６を導入する。
【００４８】
次に、図３（Ｃ）に示すように、Ｔｉ層１３の表面を減圧下、例えば４００℃程度の温度でシンター（熱処理）を行うことにより、Ｔｉ層の表面にはバリア性の高いＴｉＯ２層１４が形成される。次いで、ＴｉＯ２層１４上に導電層としてのＡｌ合金層１８をスパッタリングにより堆積する。次いで、このＡｌ合金層８上に反射防止膜１９をスパッタリングにより形成する。この反射防止膜１９としてはＴｉＮ膜、Ｔｉ膜の上にＴｉＮ膜を形成した積層構造膜、ＴｉＷ膜等を用いることが好ましい。
【００４９】
この後、図３（Ｄ）に示すように、反射防止膜１９、Ａｌ合金層１８、ＴｉＯ２層１４及びＴｉ層１３をパターニングすることにより、絶縁膜１２上には第１のＡｌ合金配線２０が形成される。
【００５０】
次に、図４（Ｅ）に示すように、第１のＡｌ合金配線２０を含む全面上にシリコン酸化膜などからなる層間絶縁膜２１をＣＶＤ法により堆積する。次いで、この層間絶縁膜２１の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、層間絶縁膜２１の上には第１のＡｌ合金配線２０の上方に開口部を有するレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜２１をエッチングする。これにより、層間絶縁膜２１には第１のＡｌ合金配線２０上に位置するビアホール２１ａが形成される。なお、ここではビアホールの底部に反射防止膜１９を残しているが、ビアホールの底部の反射防止膜１９もエッチングにより除去しても良い。
【００５１】
次いで、例えばＸｅ＋のような重い原子（質量数の大きい原子）２５を層間絶縁膜２１の表面に高加速度エネルギーにてイオン注入することによって、層間絶縁膜２１の表面をアモルファス化する。これにより、層間絶縁膜２１の表面には脱ガスに対するバリア層２７が形成される。シリコン酸化膜、ＢＰＳＧなどの層間絶縁膜２１にはＨ２Ｏ、Ｈ２、Ｏ２等のガスが含まれており、バリア層２７は層間絶縁膜２１からの脱ガスを抑制するための層として作用する。
【００５２】
この後、図４（Ｆ）に示すように、ビアホール２１ａ内及び層間絶縁膜２１上にＴｉ層２３をスパッタリングにより形成する。次いで、このＴｉ層２３の表面にＯ２プラズマを供給することにより酸素を導入する。次いで、Ｔｉ層２３の表面を減圧下、例えば４００℃程度の温度でシンター（熱処理）を行うことにより、Ｔｉ層の表面にはバリア性の高いＴｉＯ２層２４が形成される。次いで、ビアホール２１ａ内及びＴｉＯ２層２４上に導電層としてのＡｌ合金層２８をスパッタリングにより堆積する。次いで、このＡｌ合金層２８上に反射防止膜２９をスパッタリングにより形成する。この反射防止膜２９としてはＴｉＮ膜、Ｔｉ膜の上にＴｉＮ膜を形成した積層構造膜、ＴｉＷ膜等を用いることが好ましい。
【００５３】
次に、図４（Ｇ）に示すように、反射防止膜２９、Ａｌ合金層２８、ＴｉＯ２層２４及びＴｉ層２３をパターニングすることにより、ビアホール２１ａ内及び層間絶縁膜２１上には第２のＡｌ合金配線３０が形成され、第２のＡｌ合金配線３０はビアホール内で第１のＡｌ合金配線２０に電気的に接続される。
【００５４】
次に、図５（Ｈ）に示すように、第２のＡｌ合金配線３０を含む全面上にシリコン酸化膜などからなる層間絶縁膜３１をＣＶＤ法により堆積する。次いで、この層間絶縁膜３１の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、層間絶縁膜３１の上には第２のＡｌ合金配線３０の上方に開口部を有するレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜３１をエッチングする。これにより、層間絶縁膜３１には第２のＡｌ合金配線３０上に位置するビアホール３１ａが形成される。なお、ここではビアホールの底部に反射防止膜２９を残しているが、ビアホールの底部の反射防止膜２９もエッチングにより除去しても良い。
【００５５】
次いで、例えばＸｅ＋のような重い原子（質量数の大きい原子）３５を層間絶縁膜３１の表面に高加速度エネルギーにてイオン注入することによって、層間絶縁膜３１の表面をアモルファス化する。これにより、層間絶縁膜３１の表面には脱ガスに対するバリア層３７が形成される。このバリア層３７は層間絶縁膜３１からの脱ガスを抑制するための層として作用する。
【００５６】
この後、図５（Ｉ）に示すように、ビアホール３１ａ内及び層間絶縁膜３１上にＴｉ層３３をスパッタリングにより形成する。次いで、このＴｉ層３３の表面にＯ２プラズマを供給することにより酸素を導入する。次いで、Ｔｉ層３３の表面を減圧下、例えば４００℃程度の温度でシンター（熱処理）を行うことにより、Ｔｉ層の表面にはバリア性の高いＴｉＯ２層３４が形成される。次いで、ビアホール３１ａ内及びＴｉＯ２層３４上に導電層としてのＡｌ合金層３８をスパッタリングにより堆積する。次いで、このＡｌ合金層３８上に反射防止膜（図示せず）をスパッタリングにより形成する。次いで、反射防止膜、Ａｌ合金層３８、ＴｉＯ２層３４及びＴｉ層３３をパターニングすることにより、ビアホール３１ａ内及び層間絶縁膜３１上には第３のＡｌ合金配線が形成され、第３のＡｌ合金配線はビアホール内で第２のＡｌ合金配線３０に電気的に接続される。
【００５７】
上記第１の実施例によれば、絶縁膜の表面にＨ２Ｏ、Ｈ２、Ｏ２等の脱ガスに対するバリア層１７，２７，３７を形成しているため、Ａｌ合金層をスパッタリングにより形成する際、絶縁膜からＴｉ層への脱ガスを抑制することができる。これにより、ビアホールの内壁面でのＡｌ合金層の濡れ性を向上させることができ、その結果、接続孔を微細化しても接続孔内でＡｌ合金配線に断線やボイドが発生するのを抑制することができる。したがって、ビアホール内でのＡｌ合金層のカバレージを向上させることができる。
【００５８】
また、本実施例では、Ａｌ合金層と絶縁膜との間にＴｉＯ２層１４，２４，３４を形成し、このＴｉＯ２層は絶縁膜からのＨ２Ｏ等の脱ガスに対して高いバリア性を有している。このため、Ａｌ合金層を成膜する際、脱ガスがＡｌ合金層に侵入することを抑制できる。これにより、Ａｌの流動性を阻害することがなく、Ａｌ合金層の良好なカバレージを得ることができる。したがって、信頼性の高いＡｌ合金配線を形成することが可能となる。
【００５９】
また、本実施例による半導体装置の製造方法では、従来技術のようにＴｉターゲットを用いて窒素ガスを導入しながらＴｉとＮ２を反応させる反応性スパッタによりＴｉＮ層を形成する工程を有しない。このため、この工程でのパーティクルが発生しないので、配線を形成する際にパーティクルの発生を抑制して歩留まりを向上させることができる。
【００６０】
図６乃至図８は、本発明に係る第２の実施例による半導体装置の製造方法を示す断面図である。
まず、図６（Ａ）に示すように、シリコン基板（図示せず）の上方にシリコン酸化膜などからなる絶縁膜１２をＣＶＤ法により形成する。次いで、Ｓｉ＋を絶縁膜１２の表面に低加速度エネルギー（例えば数ＫｅＶの加速電圧）にてイオン注入する。次いで、Ｓｉ＋を絶縁膜１２の表面に高加速度エネルギー（例えば１００ＫｅＶ）にてイオン注入することによって、絶縁膜１２の表面をアモルファス化する。これにより、絶縁膜１２の表面には脱ガスに対するバリア層１７が形成される。このバリア層１７は絶縁膜１２からの脱ガスを抑制するための層として作用する。
【００６１】
なお、Ｓｉ＋を絶縁膜２の表面にイオン注入する工程を低加速度エネルギーにてイオン注入する工程と高加速度エネルギーにてイオン注入する工程の２ステップで行うことにより、導入されたＳｉ＋濃度を２分布形成することができる。
【００６２】
次に、図６（Ｂ）に示すように、絶縁膜１２上にＴｉ層１３をスパッタリングにより形成する。
この後、図６（Ｃ）に示すように、Ｔｉ層１３を７００〜８５０℃の温度、Ｎ２雰囲気でシンターなどの熱処理（例えばランプアニール又は電気炉アニール）を行う。これにより、絶縁膜１２の表面の低加速度エネルギーにて導入されたＳｉ＋とＴｉ層が反応してＴｉシリサイド（ＴｉＳｉ２）１３ａが形成されると共に、このＴｉシリサイド１３ａ上にＴｉＮ層１３ｂが形成される。この際、絶縁膜１２には前記アモルファス化されたバリア層１７が残される。
【００６３】
次いで、ＴｉＮ層１３ｂの上に導電層としてのＡｌ合金層１８を３５０℃〜４５０℃程度の高温でスパッタリングにより堆積する。これにより、ＴｉとＡｌ合金層が反応して、ＴｉＮ層１３ｂ上には薄いＡｌ３Ｔｉなどの反応層１８ａが形成されると共に反応層１８ａ上には未反応のＡｌ合金層１８が形成される。次いで、このＡｌ合金層１８上に反射防止膜１９をスパッタリングにより形成する。この反射防止膜１９としてはＴｉＮ膜、Ｔｉ膜の上にＴｉＮ膜を形成した積層構造膜、ＴｉＷ膜等を用いることが好ましい。
【００６４】
この後、図６（Ｄ）に示すように、反射防止膜１９、Ａｌ合金層１８、反応層１８ａ、ＴｉＮ層１３ｂ及びＴｉシリサイド１３ａをパターニングすることにより、絶縁膜１２上には第１のＡｌ合金配線２０が形成される。このＡｌ合金配線は反射防止膜１９、Ａｌ合金層１８、反応層１８ａ、ＴｉＮ層１３ｂ及びＴｉシリサイド１３ａを有するものである。
【００６５】
次に、図７（Ｅ）に示すように、第１のＡｌ合金配線２０を含む全面上にシリコン酸化膜などからなる層間絶縁膜２１をＣＶＤ法により堆積する。次いで、この層間絶縁膜２１に第１のＡｌ合金配線２０上に位置するビアホール２１ａを形成する。次いで、Ｓｉ＋を絶縁膜２１の表面に低加速度エネルギー（例えば数ＫｅＶの加速電圧）にてイオン注入する。次いで、Ｓｉ＋を絶縁膜２１の表面に高加速度エネルギー（例えば１００ＫｅＶ）にてイオン注入することによって、絶縁膜２１の表面をアモルファス化する。これにより、絶縁膜２１の表面には脱ガスに対するバリア層２７が形成される。このバリア層２７は絶縁膜２１からの脱ガスを抑制するための層として作用する。
【００６６】
この後、図７（Ｆ）に示すように、ビアホール２１ａ内及び層間絶縁膜２１上にＴｉ層をスパッタリングにより形成する。次いで、このＴｉ層を７００〜８５０℃の温度、Ｎ２雰囲気でシンターなどの熱処理（例えばランプアニール又は電気炉アニール）を行う。これにより、絶縁膜２１の表面の低加速度エネルギーにて導入されたＳｉ＋とＴｉ層が反応してＴｉシリサイド（ＴｉＳｉ２）２３ａが形成されると共に、このＴｉシリサイド２３ａ上にＴｉＮ層２３ｂが形成される。この際、絶縁膜２１には前記アモルファス化されたバリア層２７が残される。
【００６７】
次いで、ＴｉＮ層２３ｂの上に導電層としてのＡｌ合金層２８を３５０℃〜４５０℃程度の高温でスパッタリングにより堆積する。これにより、ＴｉとＡｌ合金層が反応して、ＴｉＮ層２３ｂ上には薄いＡｌ３Ｔｉなどの反応層２８ａが形成されると共に反応層２８ａ上には未反応のＡｌ合金層２８が形成される。次いで、このＡｌ合金層２８上に反射防止膜２９をスパッタリングにより形成する。この反射防止膜２９としてはＴｉＮ膜、Ｔｉ膜の上にＴｉＮ膜を形成した積層構造膜、ＴｉＷ膜等を用いることが好ましい。
【００６８】
この後、図７（Ｇ）に示すように、反射防止膜２９、Ａｌ合金層２８、反応層２８ａ、ＴｉＮ層２３ｂ及びＴｉシリサイド２３ａをパターニングすることにより、ビアホール２１ａ内及び絶縁膜２１上には第２のＡｌ合金配線３０が形成され、第２のＡｌ合金配線３０はビアホール内で第１のＡｌ合金配線２０に電気的に接続される。
【００６９】
次に、図８（Ｈ）に示すように、第２のＡｌ合金配線３０を含む全面上にシリコン酸化膜などからなる層間絶縁膜３１をＣＶＤ法により堆積する。次いで、この層間絶縁膜３１に第２のＡｌ合金配線３０上に位置するビアホール３１ａを形成する。次いで、Ｓｉ＋を絶縁膜３１の表面に低加速度エネルギー（例えば数ＫｅＶの加速電圧）にてイオン注入する。次いで、Ｓｉ＋を絶縁膜３１の表面に高加速度エネルギー（例えば１００ＫｅＶ）にてイオン注入することによって、絶縁膜３１の表面をアモルファス化する。これにより、絶縁膜３１の表面には脱ガスに対するバリア層３７が形成される。このバリア層３７は絶縁膜３１からの脱ガスを抑制するための層として作用する。
【００７０】
この後、図８（Ｉ）に示すように、ビアホール３１ａ内及び層間絶縁膜３１上にＴｉ層をスパッタリングにより形成する。次いで、このＴｉ層を７００〜８５０℃の温度、Ｎ２雰囲気でシンターなどの熱処理（例えばランプアニール又は電気炉アニール）を行う。これにより、絶縁膜３１の表面の低加速度エネルギーにて導入されたＳｉ＋とＴｉ層が反応してＴｉシリサイド（ＴｉＳｉ２）３３ａが形成されると共に、このＴｉシリサイド３３ａ上にＴｉＮ層３３ｂが形成される。この際、絶縁膜３１には前記アモルファス化されたバリア層３７が残される。
【００７１】
次いで、ＴｉＮ層３３ｂの上に導電層としてのＡｌ合金層３８を３５０℃〜４５０℃程度の高温でスパッタリングにより堆積する。これにより、ＴｉとＡｌ合金層が反応して、ＴｉＮ層３３ｂ上には薄いＡｌ３Ｔｉなどの反応層３８ａが形成されると共に反応層３８ａ上には未反応のＡｌ合金層３８が形成される。次いで、このＡｌ合金層３８上に反射防止膜（図示せず）をスパッタリングにより形成する。次いで、この反射防止膜、Ａｌ合金層３８、反応層３８ａ、ＴｉＮ層３３ｂ及びＴｉシリサイド３３ａをパターニングすることにより、ビアホール３１ａ内及び絶縁膜３１上には第３のＡｌ合金配線が形成され、第３のＡｌ合金配線はビアホール内で第２のＡｌ合金配線３０に電気的に接続される。
【００７２】
上記第２の実施例によれば、絶縁膜の表面にＨ２Ｏ、Ｈ２、Ｏ２等の脱ガスに対するバリア層１７，２７，３７を形成し、絶縁膜の表面にＴｉシリサイド（ＴｉＳｉ２）層１３ａ，２３ａ，３３ａを形成している。このため、Ａｌ合金層をスパッタリングにより形成する際、絶縁膜からＴｉ層、ＴｉＮ層への脱ガスを抑制することができる。これにより、ビアホールの内壁面でのＡｌ合金層の濡れ性を向上させることができ、その結果、ビアホールを微細化しても接続孔内でＡｌ合金配線に断線やボイドが発生するのを抑制することができる。したがって、ビアホール内でのＡｌ合金層のカバレージを向上させることができる。
【００７３】
また、本実施例では、ビアホール内のコンタクト部にＴｉシリサイドを形成しているため、コンタクト抵抗を低くすることができる。また、Ｔｉシリサイド層が配線層の一部を形成しているため、エレクトロマイグレーション等のＡｌ合金配線の信頼性の向上を図ることができる。
【００７４】
また、本実施例による半導体装置の製造方法では、従来技術のようにＴｉターゲットを用いて窒素ガスを導入しながらＴｉとＮ２を反応させる反応性スパッタによりＴｉＮ層を形成する工程を有しない。このため、この工程でのパーティクルが発生しないので、配線を形成する際にパーティクルの発生を抑制して歩留まりを向上させることができる。
【００７５】
尚、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【図１】第１の実施の形態による半導体装置の製造方法を示す断面図。
【図２】第２の実施の形態による半導体装置の製造方法を示す断面図。
【図３】第１の実施例による半導体装置の製造方法を示す断面図。
【図４】第１の実施例による半導体装置の製造方法を示す断面図。
【図５】第１の実施例による半導体装置の製造方法を示す断面図。
【図６】第２の実施例による半導体装置の製造方法を示す断面図。
【図７】第２の実施例による半導体装置の製造方法を示す断面図。
【図８】第２の実施例による半導体装置の製造方法を示す断面図。
【図９】従来の半導体装置の製造方法を説明するための断面図。
【図１０】従来の半導体装置を示す断面図。
【符号の説明】
１，１０１…下地膜、２，１２，１０２…絶縁膜、２ａ…接続孔、３，１３，２３，３３，１０３…Ｔｉ層、３ａ，１３ａ，２３ａ，３３ａ…Ｔｉシリサイド（ＴｉＳｉ２）、３ｂ，１３ｂ，２３ｂ，３３ｂ，１０４…ＴｉＮ層、４，１４，２４，３４…ＴｉＯ２層、５，１５，２５，３５…重い原子、６，１６…酸素、７，１７，２７，３７…バリア層、８，１８，２８，３８，１０５…Ａｌ合金層、８ａ，１８ａ，２８ａ，３８ａ…反応層、１９，２９…反射防止膜、２０…第１のＡｌ合金配線、２１，３１…層間絶縁膜、２１ａ，３１ａ…ビアホール、３０…第２のＡｌ合金配線、１０２ａ…コンタクトホール、１０６…ボイド[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a wiring, a semiconductor device, and a method for manufacturing the same. In particular, the present invention relates to a method for manufacturing a wiring, a semiconductor device, and a method for manufacturing the wiring, in which the generation of outgas is suppressed in a connection hole miniaturized when a wiring is formed to improve the coverage of a wiring layer.
[0002]
[Prior art]
FIG. 9 is a cross-sectional view for explaining a conventional method for manufacturing a semiconductor device.
First, an insulating film 102 such as a silicon oxide film is formed on a base 101 such as a wiring. Next, a photoresist film (not shown) is applied on the insulating film 102, and the photoresist film is exposed and developed to form a resist pattern on the insulating film 102.
[0003]
Next, by using the resist pattern as a mask, the insulating film 102 is etched to form a contact hole 102a located on the base 101 in the insulating film 102. Next, a Ti layer 103 is formed in the contact hole 102a and on the insulating film 102 by sputtering. Next, a TiN layer 104 is formed on the Ti layer 103 by sputtering. The TiN layer 104 and the Ti layer 103 function as a barrier.
[0004]
Next, an Al alloy layer 105 is deposited by sputtering in the contact hole 102a and on the TiN layer 104. Next, by patterning the Al alloy layer 105, an Al alloy wiring electrically connected to the base 101 is formed on the insulating film 102.
[0005]
[Problems to be solved by the invention]
In the conventional method of manufacturing a semiconductor device, the Al alloy layer 105 is formed by sputtering at a relatively high temperature of about 150 ° C. to 350 ° C. when forming the Al alloy wiring. At this time, degassing occurs from the gas occluded in the insulating film 102 or the Ti layer 103 occluded the gas, the wettability of the Al alloy layer 105 is deteriorated on the inner wall surface of the contact hole 102a, and the fluidity of Al is reduced. Therefore, the Al atoms are pulled toward the surface tension side indicated by the arrow, and the coverage of the Al alloy layer may be deteriorated. As a result, disconnection (part A shown in FIG. 7) of the Al alloy wiring occurs in the contact hole, and a wiring failure may occur. Such a disconnection is a problem that occurs more prominently as the contact hole becomes finer.
[0006]
FIG. 10 is a sectional view showing another conventional semiconductor device. This semiconductor device is manufactured by the same manufacturing method as the semiconductor device shown in FIG. In another conventional method of manufacturing a semiconductor device, voids 106 are formed in the Al alloy wiring in the contact hole 102a, and the coverage of the Al alloy layer deteriorates. As a result, a contact failure may occur. The reason for the generation of voids is that when the Al alloy layer 105 is formed by sputtering, the gas occluded in the insulating film 102 or the Ti layer 103 occluded the gas is degassed, and the Al alloy is formed on the inner wall surface of the contact hole 102a. This is because the wettability of the layer 105 is deteriorated.
[0007]
The present invention has been made in view of the above circumstances, and an object of the present invention is to improve the coverage of a wiring layer by suppressing the occurrence of degassing in a miniaturized connection hole when forming a wiring. An object of the present invention is to provide a method for manufacturing a wiring, a semiconductor device, and a method for manufacturing the same.
[0008]
[Means for Solving the Problems]
In order to solve the above problems, a method for manufacturing a semiconductor device according to the present invention includes a step of forming an insulating film on a base film,
Forming a connection hole located on the base film in the insulating film;
Forming an amorphous barrier layer on the surface of the insulating film in the connection hole by ion-implanting heavy atoms into the surface of the insulating film in the connection hole;
Forming a conductive layer on the barrier layer and in the connection hole,
It is characterized by having.
[0009]
According to the method for manufacturing a semiconductor device, since the barrier layer which is made amorphous is formed on the surface of the insulating film, the barrier layer suppresses outgassing from the insulating film when the conductive layer is formed by sputtering. be able to. Thereby, the wettability of the conductive layer on the inner wall surface of the connection hole can be improved, and as a result, even if the connection hole is miniaturized, the occurrence of disconnection or void in the wiring in the connection hole can be suppressed. it can. Therefore, the coverage of the conductive layer in the connection hole can be improved.
[0010]
A method for manufacturing a semiconductor device according to the present invention includes the steps of: forming an insulating film on a base film;
Forming a connection hole located on the base film in the insulating film;
Forming an amorphous barrier layer on the surface of the insulating film in the connection hole by ion-implanting heavy atoms into the surface of the insulating film in the connection hole;
Forming a Ti layer on the barrier layer and in the connection hole;
Introducing oxygen into the Ti layer;
By performing a heat treatment on the Ti layer, TiO is deposited on the Ti layer. 2 Forming a layer;
The TiO 2 Forming a conductive layer on the layer and in the connection holes;
It is characterized by having.
[0011]
According to the method for manufacturing a semiconductor device, outgassing from the insulating film can be suppressed by the barrier layer. Further, TiO is provided between the conductive layer and the insulating film. 2 Forming a layer, the TiO 2 The layer has a high barrier property against outgassing from the insulating film. For this reason, when forming a conductive layer, it is possible to suppress the outgas from entering the conductive layer. Thereby, good coverage of the Al alloy layer can be obtained without hindering the fluidity of Al.
[0012]
A method for manufacturing a semiconductor device according to the present invention includes the steps of: forming an insulating film on a base film;
Forming a connection hole located on the base film in the insulating film;
Implanting Si ions into at least the surface of the insulating film in the connection hole;
Forming a Ti layer in the connection hole and on the insulating film;
Performing a heat treatment on the insulating film to form a Ti silicide layer on the surface of the insulating film in the connection hole;
Forming a conductive layer on the Ti silicide layer and in the connection hole;
It is characterized by having.
[0013]
According to the method of manufacturing a semiconductor device, the Ti silicide layer is formed on the surface of the insulating film. Therefore, when the conductive layer is formed by sputtering, outgassing from the insulating film to the Ti layer can be suppressed. Thereby, the wettability of the conductive layer on the inner wall surface of the connection hole can be improved, and as a result, even if the connection hole is miniaturized, the occurrence of disconnection or void in the conductive layer in the connection hole can be suppressed. Can be. Therefore, the coverage of the conductive layer in the connection hole can be improved.
[0014]
A method for manufacturing a semiconductor device according to the present invention includes the steps of: forming an insulating film on a base film;
Forming a connection hole located on the base film in the insulating film;
Ion-implanting Si with at least a first acceleration energy on a surface of the insulating film in at least the connection hole;
At least the surface of the insulating film in the connection hole is ion-implanted with Si at a second acceleration energy higher than the first acceleration energy, whereby the amorphous barrier layer is formed on the surface of the insulation film in the connection hole. Forming,
Forming a Ti layer in the connection hole and on the insulating film;
Performing a heat treatment on the insulating film to form a Ti silicide layer on the surface of the insulating film in the connection hole;
Forming a conductive layer on the Ti silicide layer and in the connection hole;
It is characterized by having.
[0015]
According to the method of manufacturing a semiconductor device, a barrier layer against degassing is formed on the surface of the insulating film, and a Ti silicide layer is formed on the surface of the insulating film. Therefore, when the conductive layer is formed by sputtering, outgassing from the insulating film to the Ti layer can be suppressed. Thereby, the wettability of the conductive layer on the inner wall surface of the connection hole can be improved, and as a result, even if the connection hole is miniaturized, the occurrence of disconnection or void in the conductive layer in the connection hole can be suppressed. Can be. Therefore, the coverage of the conductive layer in the connection hole can be improved.
[0016]
Further, the method for manufacturing a semiconductor device according to the present invention may further include, after the step of forming the conductive layer, a step of forming a wiring on the insulating film by patterning the conductive layer. It is.
In the method for manufacturing a semiconductor device according to the present invention, it is preferable that the conductive layer is an Al alloy layer or an Al layer.
[0017]
A semiconductor device according to the present invention, an insulating film formed on a base film,
A connection hole formed in the insulating film and located on the base film;
An amorphous barrier layer formed on at least the surface of the insulating film in the connection hole;
A conductive layer formed on the barrier layer and in the connection hole,
It is characterized by having.
[0018]
A semiconductor device according to the present invention, an insulating film formed on a base film,
A connection hole formed in the insulating film and located on the base film;
An amorphous barrier layer formed on at least the surface of the insulating film in the connection hole;
A Ti layer formed on the barrier layer and in the connection hole,
TiO formed on the Ti layer 2 Layers and
The TiO 2 A conductive layer formed on the layer and in the connection hole,
It is characterized by having.
[0019]
A semiconductor device according to the present invention, an insulating film formed on a base film,
A connection hole formed in the insulating film and located on the base film;
A Ti silicide layer formed on the surface of the insulating film in the connection hole;
A conductive layer formed on the Ti silicide layer and in the connection hole;
It is characterized by having.
[0020]
A semiconductor device according to the present invention, an insulating film formed on a base film,
A connection hole formed in the insulating film and located on the base film;
An amorphous barrier layer formed on the surface of the insulating film in the connection hole;
A Ti silicide layer formed on the surface of the insulating film in the connection hole;
A conductive layer formed on the Ti silicide layer and in the connection hole;
It is characterized by having.
[0021]
The method for manufacturing a wiring according to the present invention includes a step of forming an amorphous barrier layer on the surface of the insulating film by ion-implanting heavy atoms into the surface of the insulating film; and forming a conductive layer on the barrier layer. Forming,
It is characterized by having.
[0022]
A method for manufacturing a wiring according to the present invention includes a step of forming an amorphous barrier layer on the surface of the insulating film by ion-implanting heavy atoms into the surface of the insulating film;
Forming a Ti layer on the barrier layer;
Introducing oxygen into the Ti layer;
By performing a heat treatment on the Ti layer, TiO is deposited on the Ti layer. 2 Forming a layer;
The TiO 2 Forming a conductive layer on the layer,
It is characterized by having.
[0023]
The method for manufacturing a wiring according to the present invention includes a step of ion-implanting Si into the surface of the insulating film;
Forming a Ti layer on the insulating film;
Performing a heat treatment on the insulating film to form a Ti silicide layer on the surface of the insulating film;
Forming a conductive layer on the Ti silicide layer;
It is characterized by having.
[0024]
In the method for manufacturing a wiring according to the present invention, a step of ion-implanting Si at a first acceleration energy into a surface of an insulating film;
Forming an amorphous barrier layer on the surface of the insulating film by ion-implanting Si with a second acceleration energy higher than the first acceleration energy on the surface of the insulating film;
Forming a Ti layer on the insulating film;
Performing a heat treatment on the insulating film to form a Ti silicide layer on the surface of the insulating film;
Forming a conductive layer on the Ti silicide layer;
It is characterized by having.
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
1A to 1C are cross-sectional views illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention. This method of manufacturing a semiconductor device includes a step of manufacturing a wiring.
[0026]
First, as shown in FIG. 1 (A), an insulating film 2 such as a silicon oxide film or a boro-phosphosilicate glass (BPSG) film is formed on a base film 1 such as a wiring or a silicon substrate by a CVD (chemical vapor deposition) method. Formed by Next, a photoresist film (not shown) is applied on the insulating film 2, and the photoresist film is exposed and developed, whereby a resist pattern is formed on the insulating film 2.
[0027]
Then, by using the resist pattern as a mask, the insulating film 2 is etched to form a connection hole (contact hole or via hole) 2 a located on the base film 1 in the insulating film 2. The etching at this time may be wet etching or dry etching. Then, for example, Xe + A heavy atom (atom with a large mass number) 5 is ion-implanted into the surface of the insulating film 2 with high acceleration energy to make the surface of the insulating film 2 amorphous. Thus, a barrier layer 7 against outgassing is formed on the surface of the insulating film 2. The insulating film 2 such as a silicon oxide film or BPSG is H 2 O, H 2 , O 2 The barrier layer 7 functions as a layer for suppressing outgassing from the insulating film 2.
[0028]
Note that the barrier layer 7 can be formed on the entire surface of the insulating film 2, but may be formed on at least the surface of the insulating film in the connection hole 2a. The heavy atom 5 is Xe + However, the present invention is not limited to this, and other heavy atoms can be used as long as the gas can be converted into plasma and is inert and can be stabilized.
[0029]
Thereafter, as shown in FIG. 1B, a Ti layer 3 is formed in the connection hole 2a and on the insulating film 2 by sputtering. Next, oxygen 6 is introduced into the Ti layer 3. The introduction method at this time is, for example, that the surface of the Ti layer 3 is 2 Oxygen may be introduced by supplying plasma, or oxygen may be introduced by opening the Ti layer 3 to the atmosphere.
[0030]
Next, as shown in FIG. 1C, the surface of the Ti layer 3 is subjected to sintering (heat treatment) at a reduced pressure, for example, at a temperature of about 400 ° C., so that the surface of the Ti layer 3 is made of TiO having a high barrier property. 2 Layer 4 is formed. Next, the inside of the connection hole 2a and TiO 2 An Al alloy layer 8 as a conductive layer is deposited on the layer 4 by sputtering. Next, the Al alloy layer 8, TiO 2 By patterning the layer 4 and the Ti layer 3, an Al alloy wiring electrically connected to the base film 1 is formed on the insulating film 2. This Al alloy wiring is made of Al alloy layer 8, TiO 2 It has a layer 4 and a Ti layer 3.
[0031]
According to the first embodiment, the surface of the insulating film 2 is H 2 O, H 2 , O 2 Since the barrier layer 7 against outgassing such as that described above is formed, outgassing from the insulating film 2 to the Ti layer 3 can be suppressed when the Al alloy layer 8 is formed by sputtering. Thereby, the wettability of the Al alloy layer 8 on the inner wall surface of the connection hole 2a can be improved. As a result, even if the connection hole is miniaturized, disconnection or voids occur in the Al alloy wiring in the connection hole. Can be suppressed. Therefore, the coverage of the Al alloy layer in the connection hole can be improved.
[0032]
In the present embodiment, TiO is provided between the Al alloy layer 8 and the insulating film 2. 2 A layer 4 is formed and the TiO 2 Layer 4 is made of H from the insulating film. 2 It has a high barrier property against outgas such as O. Therefore, when the Al alloy layer 8 is formed, it is possible to suppress the outgas from entering the Al alloy layer. Thereby, good coverage of the Al alloy layer can be obtained without hindering the fluidity of Al. Therefore, a highly reliable Al alloy wiring can be formed.
[0033]
In the method of manufacturing a semiconductor device according to the present embodiment, Ti and N are introduced while introducing a nitrogen gas using a Ti target as in the prior art. 2 No step of forming a TiN layer by reactive sputtering for reacting For this reason, no particles are generated in this step, so that the generation of particles when forming the wiring can be suppressed and the yield can be improved.
[0034]
2A to 2C are cross-sectional views illustrating a method for manufacturing a semiconductor device according to a second embodiment of the present invention. This method of manufacturing a semiconductor device includes a step of manufacturing a wiring.
[0035]
First, as shown in FIG. 2A, an insulating film 2 such as a silicon oxide film or a BPSG film is formed on a base film 1 such as a wiring or a silicon substrate by a CVD method. Next, a connection hole (contact hole or via hole) 2 a located on the base film 1 is formed in the insulating film 2. Then, Si + Is implanted into the surface of the insulating film 2 at low acceleration energy (for example, an acceleration voltage of several KeV). Then, Si + Is ion-implanted into the surface of the insulating film 2 at a high acceleration energy (for example, 100 KeV) to make the surface of the insulating film 2 amorphous. Thus, a barrier layer 7 against outgassing is formed on the surface of the insulating film 2. The insulating film 2 such as a silicon oxide film or BPSG is H 2 O, H 2 , O 2 The barrier layer 7 functions as a layer for suppressing outgassing from the insulating film 2.
[0036]
Note that Si + Is implanted into the surface of the insulating film 2 in two steps: a step of ion implantation at low acceleration energy and a step of ion implantation at high acceleration energy. + Two distributions of the concentration can be formed. Further, the barrier layer 7 can be formed on the entire surface of the insulating film 2, but may be formed on at least the surface of the insulating film in the connection hole 2a. The atoms to be ion-implanted to form the barrier layer 7 are Si + However, the present invention is not limited to this, and other heavy atoms can be used as long as the gas can be converted into plasma and is inert and can be stabilized.
[0037]
Next, as shown in FIG. 2B, a Ti layer 3 is formed in the connection hole 2a and on the insulating film 2 by sputtering.
[0038]
Thereafter, as shown in FIG. 2C, the Ti layer 3 is heated to a temperature of 700 to 850 ° C. 2 Heat treatment such as sintering (for example, lamp annealing or electric furnace annealing) is performed in an atmosphere. Thereby, the Si introduced at a low acceleration energy on the surface of the insulating film 2 is formed. + Reacts with the Ti layer to form Ti silicide (TiSi 2 3) and a TiN layer 3b is formed on the Ti silicide 3a. At this time, the amorphous barrier layer 7 remains in the insulating film 2. Although not shown in FIG. 2C, the unreacted Ti layer 3 may be left. The Ti silicide layer 3a can be formed on the entire surface of the insulating film 2, but may be formed at least on the surface of the insulating film in the connection hole 2a.
[0039]
Next, an Al alloy layer 8 as a conductive layer is deposited on the TiN layer 3b by sputtering at a high temperature of about 350 ° C. to 450 ° C. As a result, the Ti and the Al alloy layer react to form a thin Al on the TiN layer 3b. 3 A reaction layer 8a of Ti or the like is formed, and an unreacted Al alloy layer 8 is formed on the reaction layer 8a. Next, by patterning the Al alloy layer 8, the reaction layer 8a, the TiN layer 3b, and the Ti silicide 3a, an Al alloy wiring electrically connected to the base film 1 is formed on the insulating film 2. This Al alloy wiring has an Al alloy layer 8, a reaction layer 8a, a TiN layer 3b, and a Ti silicide 3a.
[0040]
According to the second embodiment, the surface of the insulating film 2 is H 2 O, H 2 , O 2 A barrier layer 7 for outgassing such as is formed, and Ti silicide (TiSi 2 ) The layer 3a is formed. Therefore, when the Al alloy layer 8 is formed by sputtering, outgassing from the insulating film 2 to the Ti layer and the TiN layer can be suppressed. Thereby, the wettability of the Al alloy layer 8 on the inner wall surface of the connection hole 2a can be improved. As a result, even if the connection hole is miniaturized, disconnection or void is generated in the Al alloy wiring in the connection hole. Can be suppressed. Therefore, the coverage of the Al alloy layer in the connection hole can be improved.
[0041]
Further, in the present embodiment, since the Ti silicide 3a is formed in the contact portion in the connection hole, the contact resistance can be reduced. Further, since the Ti silicide layer 3a forms a part of the wiring layer, the reliability of the Al alloy wiring such as electromigration can be improved.
[0042]
In the method of manufacturing a semiconductor device according to the present embodiment, Ti and N are introduced while introducing a nitrogen gas using a Ti target as in the prior art. 2 No step of forming a TiN layer by reactive sputtering for reacting For this reason, no particles are generated in this step, so that the generation of particles when forming the wiring can be suppressed and the yield can be improved.
[0043]
In the first and second embodiments, a silicon substrate and wiring are used as the base film 1, but the present invention is not limited to this. For example, a polysilicon film or an amorphous silicon film may be used as another base film. Can also be used.
[0044]
In the first and second embodiments, the Al alloy layer 5 is used. However, an Al layer can be used instead of the Al alloy layer.
[0045]
In addition, the present invention is not limited to the above-described embodiment, and can be implemented with various modifications without departing from the gist of the present invention.
[0046]
【Example】
3 to 5 are sectional views showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
First, as shown in FIG. 3A, an insulating film 12 made of a silicon oxide film or the like is formed above a silicon substrate (not shown) by a CVD method. Then, for example, Xe + The surface of the insulating film 12 is made amorphous by ion-implanting a heavy atom (atom with a large mass number) 15 into the surface of the insulating film 12 with high acceleration energy. As a result, a barrier layer 17 against degassing is formed on the surface of the insulating film 12. The insulating film 12 such as a silicon oxide film or BPSG has H 2 O, H 2 , O 2 The barrier layer 17 functions as a layer for suppressing outgassing from the insulating film 12.
[0047]
Thereafter, as shown in FIG. 3B, a Ti layer 13 is formed on the insulating film 12 by sputtering. Next, O is added to the surface of the Ti layer 13. 2 Oxygen 16 is introduced by supplying plasma.
[0048]
Next, as shown in FIG. 3 (C), the surface of the Ti layer 13 is subjected to sintering (heat treatment) at a reduced pressure, for example, at a temperature of about 400 ° C. 2 Layer 14 is formed. Then, TiO 2 An Al alloy layer 18 as a conductive layer is deposited on the layer 14 by sputtering. Next, an antireflection film 19 is formed on the Al alloy layer 8 by sputtering. As the antireflection film 19, it is preferable to use a TiN film, a laminated structure film in which a TiN film is formed on a Ti film, a TiW film, or the like.
[0049]
Thereafter, as shown in FIG. 3D, the anti-reflection film 19, the Al alloy layer 18, the TiO 2 2 By patterning the layer 14 and the Ti layer 13, a first Al alloy wiring 20 is formed on the insulating film 12.
[0050]
Next, as shown in FIG. 4E, an interlayer insulating film 21 made of a silicon oxide film or the like is deposited on the entire surface including the first Al alloy wiring 20 by a CVD method. Next, a photoresist film (not shown) is applied on the interlayer insulating film 21, and the photoresist film is exposed and developed to form a first Al alloy wiring 20 on the interlayer insulating film 21. A resist pattern having an opening above is formed. Next, the interlayer insulating film 21 is etched using the resist pattern as a mask. As a result, a via hole 21 a located on the first Al alloy wiring 20 is formed in the interlayer insulating film 21. Although the anti-reflection film 19 is left at the bottom of the via hole, the anti-reflection film 19 at the bottom of the via hole may be removed by etching.
[0051]
Then, for example, Xe + By ion-implanting heavy atoms (atoms with a large mass number) 25 into the surface of the interlayer insulating film 21 with high acceleration energy, the surface of the interlayer insulating film 21 is made amorphous. Thus, a barrier layer 27 against outgassing is formed on the surface of the interlayer insulating film 21. The interlayer insulating film 21 such as a silicon oxide film or BPSG 2 O, H 2 , O 2 The barrier layer 27 functions as a layer for suppressing outgassing from the interlayer insulating film 21.
[0052]
Thereafter, as shown in FIG. 4F, a Ti layer 23 is formed in the via hole 21a and on the interlayer insulating film 21 by sputtering. Next, O is added to the surface of the Ti layer 23. 2 Oxygen is introduced by supplying plasma. Next, sintering (heat treatment) is performed on the surface of the Ti layer 23 under reduced pressure, for example, at a temperature of about 400 ° C., so that the surface of the Ti layer 2 Layer 24 is formed. Next, the inside of the via hole 21a and the TiO 2 An Al alloy layer 28 as a conductive layer is deposited on the layer 24 by sputtering. Next, an antireflection film 29 is formed on the Al alloy layer 28 by sputtering. As the antireflection film 29, it is preferable to use a TiN film, a laminated structure film in which a TiN film is formed on a Ti film, a TiW film, or the like.
[0053]
Next, as shown in FIG. 4G, an anti-reflection film 29, an Al alloy layer 28, TiO 2 By patterning the layer 24 and the Ti layer 23, a second Al alloy wiring 30 is formed in the via hole 21a and on the interlayer insulating film 21, and the second Al alloy wiring 30 is formed in the via hole by the first Al alloy wiring. It is electrically connected to the wiring 20.
[0054]
Next, as shown in FIG. 5H, an interlayer insulating film 31 made of a silicon oxide film or the like is deposited on the entire surface including the second Al alloy wiring 30 by a CVD method. Next, a photoresist film (not shown) is applied on the interlayer insulating film 31, and the photoresist film is exposed and developed to form a second Al alloy wiring 30 on the interlayer insulating film 31. A resist pattern having an opening above is formed. Next, the interlayer insulating film 31 is etched using the resist pattern as a mask. As a result, a via hole 31a located on the second Al alloy wiring 30 is formed in the interlayer insulating film 31. Although the anti-reflection film 29 is left at the bottom of the via hole, the anti-reflection film 29 at the bottom of the via hole may be removed by etching.
[0055]
Then, for example, Xe + A heavy atom (atom with a large mass number) 35 is ion-implanted into the surface of the interlayer insulating film 31 at a high acceleration energy to make the surface of the interlayer insulating film 31 amorphous. As a result, a barrier layer 37 against degassing is formed on the surface of the interlayer insulating film 31. The barrier layer 37 functions as a layer for suppressing outgassing from the interlayer insulating film 31.
[0056]
Thereafter, as shown in FIG. 5I, a Ti layer 33 is formed in the via hole 31a and on the interlayer insulating film 31 by sputtering. Next, O is added to the surface of the Ti layer 33. 2 Oxygen is introduced by supplying plasma. Next, sintering (heat treatment) is performed on the surface of the Ti layer 33 under reduced pressure, for example, at a temperature of about 400 ° C., so that the surface of the Ti layer 33 is made of TiO having a high barrier property. 2 Layer 34 is formed. Next, the inside of the via hole 31a and the TiO 2 An Al alloy layer 38 as a conductive layer is deposited on the layer 34 by sputtering. Next, an antireflection film (not shown) is formed on the Al alloy layer 38 by sputtering. Next, an anti-reflection film, an Al alloy layer 38, TiO 2 By patterning the layer 34 and the Ti layer 33, a third Al alloy wiring is formed in the via hole 31a and on the interlayer insulating film 31, and the third Al alloy wiring is formed in the via hole in the second Al alloy wiring 30. Is electrically connected to the
[0057]
According to the first embodiment, the surface of the insulating film is H 2 O, H 2 , O 2 Since the barrier layers 17, 27, and 37 are formed for degassing, etc., when the Al alloy layer is formed by sputtering, degassing from the insulating film to the Ti layer can be suppressed. As a result, the wettability of the Al alloy layer on the inner wall surface of the via hole can be improved, and as a result, even if the connection hole is miniaturized, disconnection or voids are suppressed in the Al alloy wiring in the connection hole. be able to. Therefore, the coverage of the Al alloy layer in the via hole can be improved.
[0058]
Further, in the present embodiment, TiO is provided between the Al alloy layer and the insulating film. 2 The layers 14, 24, 34 are formed and the TiO 2 The layer is H from the insulating film. 2 It has a high barrier property against outgas such as O. For this reason, when forming the Al alloy layer, it is possible to suppress the outgas from entering the Al alloy layer. Thereby, good coverage of the Al alloy layer can be obtained without hindering the fluidity of Al. Therefore, a highly reliable Al alloy wiring can be formed.
[0059]
In the method of manufacturing a semiconductor device according to the present embodiment, Ti and N are introduced while introducing nitrogen gas using a Ti target as in the prior art. 2 No step of forming a TiN layer by reactive sputtering for reacting For this reason, no particles are generated in this step, so that the generation of particles when forming the wiring can be suppressed and the yield can be improved.
[0060]
6 to 8 are sectional views showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
First, as shown in FIG. 6A, an insulating film 12 made of a silicon oxide film or the like is formed above a silicon substrate (not shown) by a CVD method. Then, Si + Is implanted into the surface of the insulating film 12 with low acceleration energy (for example, an acceleration voltage of several KeV). Then, Si + Is ion-implanted into the surface of the insulating film 12 at a high acceleration energy (for example, 100 KeV) to make the surface of the insulating film 12 amorphous. As a result, a barrier layer 17 against degassing is formed on the surface of the insulating film 12. This barrier layer 17 functions as a layer for suppressing outgassing from the insulating film 12.
[0061]
Note that Si + Is implanted into the surface of the insulating film 2 in two steps: a step of ion implantation at low acceleration energy and a step of ion implantation at high acceleration energy. + Two distributions of the concentration can be formed.
[0062]
Next, as shown in FIG. 6B, a Ti layer 13 is formed on the insulating film 12 by sputtering.
Thereafter, as shown in FIG. 6C, the Ti layer 13 is heated to a temperature of 700 to 850 ° C. 2 Heat treatment such as sintering (for example, lamp annealing or electric furnace annealing) is performed in an atmosphere. Thereby, the Si introduced at a low acceleration energy on the surface of the insulating film 12 is formed. + Reacts with the Ti layer to form Ti silicide (TiSi 2 13a), and a TiN layer 13b is formed on the Ti silicide 13a. At this time, the amorphous barrier layer 17 is left on the insulating film 12.
[0063]
Next, an Al alloy layer 18 as a conductive layer is deposited on the TiN layer 13b by sputtering at a high temperature of about 350 to 450 ° C. As a result, the Ti and the Al alloy layer react to form a thin Al on the TiN layer 13b. 3 A reaction layer 18a of Ti or the like is formed, and an unreacted Al alloy layer 18 is formed on the reaction layer 18a. Next, an antireflection film 19 is formed on the Al alloy layer 18 by sputtering. As the antireflection film 19, it is preferable to use a TiN film, a laminated structure film in which a TiN film is formed on a Ti film, a TiW film, or the like.
[0064]
Thereafter, as shown in FIG. 6D, the first Al film is formed on the insulating film 12 by patterning the anti-reflection film 19, the Al alloy layer 18, the reaction layer 18a, the TiN layer 13b, and the Ti silicide 13a. The alloy wiring 20 is formed. This Al alloy wiring has an antireflection film 19, an Al alloy layer 18, a reaction layer 18a, a TiN layer 13b, and a Ti silicide 13a.
[0065]
Next, as shown in FIG. 7E, an interlayer insulating film 21 made of a silicon oxide film or the like is deposited on the entire surface including the first Al alloy wiring 20 by a CVD method. Next, a via hole 21 a located on the first Al alloy wiring 20 is formed in the interlayer insulating film 21. Then, Si + Is implanted into the surface of the insulating film 21 with low acceleration energy (for example, an acceleration voltage of several KeV). Then, Si + Is ion-implanted into the surface of the insulating film 21 at a high acceleration energy (for example, 100 KeV) to make the surface of the insulating film 21 amorphous. Thus, a barrier layer 27 against outgassing is formed on the surface of the insulating film 21. The barrier layer 27 functions as a layer for suppressing outgassing from the insulating film 21.
[0066]
Thereafter, as shown in FIG. 7F, a Ti layer is formed in the via hole 21a and on the interlayer insulating film 21 by sputtering. Then, the Ti layer was heated to a temperature of 700 to 850 ° C. 2 Heat treatment such as sintering (for example, lamp annealing or electric furnace annealing) is performed in an atmosphere. Thereby, the Si introduced at a low acceleration energy on the surface of the insulating film 21 is formed. + Reacts with the Ti layer to form Ti silicide (TiSi 2 ) 23a and a TiN layer 23b is formed on the Ti silicide 23a. At this time, the barrier layer 27 made amorphous is left in the insulating film 21.
[0067]
Next, an Al alloy layer 28 as a conductive layer is deposited on the TiN layer 23b by sputtering at a high temperature of about 350 ° C. to 450 ° C. As a result, the Ti and the Al alloy layer react to form a thin Al layer on the TiN layer 23b. 3 A reaction layer 28a of Ti or the like is formed, and an unreacted Al alloy layer 28 is formed on the reaction layer 28a. Next, an antireflection film 29 is formed on the Al alloy layer 28 by sputtering. As the antireflection film 29, it is preferable to use a TiN film, a laminated structure film in which a TiN film is formed on a Ti film, a TiW film, or the like.
[0068]
Thereafter, as shown in FIG. 7 (G), the antireflection film 29, the Al alloy layer 28, the reaction layer 28a, the TiN layer 23b, and the Ti silicide 23a are patterned so that the inside of the via hole 21a and the insulating film 21 are formed. A second Al alloy wiring 30 is formed, and the second Al alloy wiring 30 is electrically connected to the first Al alloy wiring 20 in the via hole.
[0069]
Next, as shown in FIG. 8H, an interlayer insulating film 31 made of a silicon oxide film or the like is deposited on the entire surface including the second Al alloy wiring 30 by a CVD method. Next, a via hole 31 a located on the second Al alloy wiring 30 is formed in the interlayer insulating film 31. Then, Si + Is implanted into the surface of the insulating film 31 with low acceleration energy (for example, an acceleration voltage of several KeV). Then, Si + Is ion-implanted into the surface of the insulating film 31 at a high acceleration energy (for example, 100 KeV) to make the surface of the insulating film 31 amorphous. Thus, a barrier layer 37 against degassing is formed on the surface of the insulating film 31. The barrier layer 37 functions as a layer for suppressing outgassing from the insulating film 31.
[0070]
Thereafter, as shown in FIG. 8I, a Ti layer is formed in the via hole 31a and on the interlayer insulating film 31 by sputtering. Then, the Ti layer was heated to a temperature of 700 to 850 ° C. 2 Heat treatment such as sintering (for example, lamp annealing or electric furnace annealing) is performed in an atmosphere. Thereby, the Si introduced at a low acceleration energy on the surface of the insulating film 31 is formed. + Reacts with the Ti layer to form Ti silicide (TiSi 2 ) 33a and a TiN layer 33b is formed on the Ti silicide 33a. At this time, the barrier layer 37 made amorphous is left in the insulating film 31.
[0071]
Next, an Al alloy layer 38 as a conductive layer is deposited on the TiN layer 33b by sputtering at a high temperature of about 350 to 450 ° C. As a result, the Ti and the Al alloy layer react with each other, and the thin Al 3 A reaction layer 38a of Ti or the like is formed, and an unreacted Al alloy layer 38 is formed on the reaction layer 38a. Next, an antireflection film (not shown) is formed on the Al alloy layer 38 by sputtering. Next, by patterning the antireflection film, the Al alloy layer 38, the reaction layer 38a, the TiN layer 33b, and the Ti silicide 33a, a third Al alloy wiring is formed in the via hole 31a and on the insulating film 31. The third Al alloy wiring is electrically connected to the second Al alloy wiring 30 in the via hole.
[0072]
According to the second embodiment, the surface of the insulating film is H 2 O, H 2 , O 2 Barrier layers 17, 27, and 37 are formed on the surface of the insulating film, and Ti silicide (TiSi 2 ) The layers 13a, 23a and 33a are formed. Therefore, when the Al alloy layer is formed by sputtering, outgassing from the insulating film to the Ti layer and the TiN layer can be suppressed. As a result, the wettability of the Al alloy layer on the inner wall surface of the via hole can be improved. As a result, even if the via hole is miniaturized, disconnection or voids in the Al alloy wiring can be suppressed in the connection hole. Can be. Therefore, the coverage of the Al alloy layer in the via hole can be improved.
[0073]
Further, in this embodiment, the contact resistance can be reduced because Ti silicide is formed in the contact portion in the via hole. Further, since the Ti silicide layer forms a part of the wiring layer, the reliability of the Al alloy wiring such as electromigration can be improved.
[0074]
In the method of manufacturing a semiconductor device according to the present embodiment, Ti and N are introduced while introducing nitrogen gas using a Ti target as in the prior art. 2 No step of forming a TiN layer by reactive sputtering for reacting For this reason, no particles are generated in this step, so that the generation of particles when forming the wiring can be suppressed and the yield can be improved.
[0075]
It should be noted that the present invention is not limited to the above embodiment, and can be implemented with various modifications without departing from the gist of the present invention.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a method of manufacturing a semiconductor device according to a first embodiment.
FIG. 2 is a sectional view showing the method for manufacturing the semiconductor device according to the second embodiment;
FIG. 3 is a sectional view showing the method of manufacturing the semiconductor device according to the first embodiment.
FIG. 4 is a sectional view showing the method of manufacturing the semiconductor device according to the first embodiment.
FIG. 5 is a sectional view showing the method of manufacturing the semiconductor device according to the first embodiment.
FIG. 6 is a sectional view showing the method of manufacturing the semiconductor device according to the second embodiment.
FIG. 7 is a sectional view showing the method of manufacturing the semiconductor device according to the second embodiment.
FIG. 8 is a sectional view showing the method of manufacturing the semiconductor device according to the second embodiment.
FIG. 9 is a cross-sectional view for explaining a conventional method for manufacturing a semiconductor device.
FIG. 10 is a cross-sectional view illustrating a conventional semiconductor device.
[Explanation of symbols]
1, 101: base film, 2, 12, 102: insulating film, 2a: connection hole, 3, 13, 23, 33, 103: Ti layer, 3a, 13a, 23a, 33a: Ti silicide (TiSi 2 ), 3b, 13b, 23b, 33b, 104... TiN layer, 4, 14, 24, 34. 2 Layers, 5, 15, 25, 35 ... heavy atoms, 6, 16 ... oxygen, 7, 17, 27, 37 ... barrier layers, 8, 18, 28, 38, 105 ... Al alloy layers, 8a, 18a, 28a, 38a: reaction layer, 19, 29: anti-reflection film, 20: first Al alloy wiring, 21, 31: interlayer insulating film, 21a, 31a: via hole, 30: second Al alloy wiring, 102a: contact hole, 106 ... void

Claims (14)

下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
少なくとも前記接続孔内の絶縁膜の表面に重い原子をイオン注入することにより、該接続孔内の絶縁膜の表面にアモルファス化されたバリア層を形成する工程と、
前記バリア層上及び前記接続孔内に導電層を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。Forming an insulating film on the base film;
Forming a connection hole located on the base film in the insulating film;
Forming an amorphous barrier layer on the surface of the insulating film in the connection hole by ion-implanting heavy atoms into the surface of the insulating film in the connection hole;
Forming a conductive layer on the barrier layer and in the connection hole,
A method for manufacturing a semiconductor device, comprising: 下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
少なくとも前記接続孔内の絶縁膜の表面に重い原子をイオン注入することにより、該接続孔内の絶縁膜の表面にアモルファス化されたバリア層を形成する工程と、
前記バリア層上及び前記接続孔内にＴｉ層を形成する工程と、
前記Ｔｉ層に酸素を導入する工程と、
前記Ｔｉ層に熱処理を行うことにより、該Ｔｉ層上にＴｉＯ２層を形成する工程と、
前記ＴｉＯ２層上及び前記接続孔内に導電層を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。Forming an insulating film on the base film;
Forming a connection hole located on the base film in the insulating film;
Forming an amorphous barrier layer on the surface of the insulating film in the connection hole by ion-implanting heavy atoms into the surface of the insulating film in the connection hole;
Forming a Ti layer on the barrier layer and in the connection hole;
Introducing oxygen into the Ti layer;
Performing a heat treatment on the Ti layer to form a TiO 2 layer on the Ti layer;
Forming a conductive layer on the TiO 2 layer and in the connection hole;
A method for manufacturing a semiconductor device, comprising: 下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
少なくとも前記接続孔内の絶縁膜の表面にＳｉをイオン注入する工程と、
前記接続孔内及び前記絶縁膜上にＴｉ層を形成する工程と、
前記絶縁膜に熱処理を行うことにより、該接続孔内の絶縁膜の表面にＴｉシリサイド層を形成する工程と、
前記Ｔｉシリサイド層上及び前記接続孔内に導電層を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。Forming an insulating film on the base film;
Forming a connection hole located on the base film in the insulating film;
Implanting Si ions into at least the surface of the insulating film in the connection hole;
Forming a Ti layer in the connection hole and on the insulating film;
Performing a heat treatment on the insulating film to form a Ti silicide layer on the surface of the insulating film in the connection hole;
Forming a conductive layer on the Ti silicide layer and in the connection hole;
A method for manufacturing a semiconductor device, comprising: 下地膜上に絶縁膜を形成する工程と、
前記絶縁膜に、前記下地膜上に位置する接続孔を形成する工程と、
少なくとも前記接続孔内の絶縁膜の表面にＳｉを第１の加速度エネルギーにてイオン注入する工程と、
少なくとも前記接続孔内の絶縁膜の表面にＳｉを第１の加速度エネルギーより高い第２の加速度エネルギーにてイオン注入することにより、該接続孔内の絶縁膜の表面にアモルファス化されたバリア層を形成する工程と、
前記接続孔内及び前記絶縁膜上にＴｉ層を形成する工程と、
前記絶縁膜に熱処理を行うことにより、該接続孔内の絶縁膜の表面にＴｉシリサイド層を形成する工程と、
前記Ｔｉシリサイド層上及び前記接続孔内に導電層を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。Forming an insulating film on the base film;
Forming a connection hole located on the base film in the insulating film;
Ion-implanting Si with at least a first acceleration energy on a surface of the insulating film in at least the connection hole;
At least the surface of the insulating film in the connection hole is ion-implanted with Si at a second acceleration energy higher than the first acceleration energy, whereby the amorphous barrier layer is formed on the surface of the insulation film in the connection hole. Forming,
Forming a Ti layer in the connection hole and on the insulating film;
Performing a heat treatment on the insulating film to form a Ti silicide layer on the surface of the insulating film in the connection hole;
Forming a conductive layer on the Ti silicide layer and in the connection hole;
A method for manufacturing a semiconductor device, comprising: 前記導電層を形成する工程の後に、前記導電層をパターニングすることにより、前記絶縁膜上に配線を形成する工程をさらに具備することを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置の製造方法。The method according to any one of claims 1 to 4, further comprising, after the step of forming the conductive layer, forming a wiring on the insulating film by patterning the conductive layer. The manufacturing method of the semiconductor device described in the above. 前記導電層がＡｌ合金層又はＡｌ層であることを特徴とする請求項１〜５のうちいずれか１項に記載の半導体装置の製造方法。6. The method according to claim 1, wherein the conductive layer is an Al alloy layer or an Al layer. 下地膜上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地膜上に位置する接続孔と、
少なくとも前記接続孔内の絶縁膜の表面に形成されたアモルファス化されたバリア層と、
前記バリア層上及び前記接続孔内に形成された導電層と、
を具備することを特徴とする半導体装置。An insulating film formed on the base film;
A connection hole formed in the insulating film and located on the base film;
An amorphous barrier layer formed on at least the surface of the insulating film in the connection hole;
A conductive layer formed on the barrier layer and in the connection hole,
A semiconductor device comprising: 下地膜上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地膜上に位置する接続孔と、
少なくとも前記接続孔内の絶縁膜の表面に形成されたアモルファス化されたバリア層と、
前記バリア層上及び前記接続孔内に形成されたＴｉ層と、
前記Ｔｉ層上に形成されたＴｉＯ２層と、
前記ＴｉＯ２層上及び前記接続孔内に形成された導電層と、
を具備することを特徴とする半導体装置。An insulating film formed on the base film;
A connection hole formed in the insulating film and located on the base film;
An amorphous barrier layer formed on at least the surface of the insulating film in the connection hole;
A Ti layer formed on the barrier layer and in the connection hole,
A TiO 2 layer formed on the Ti layer,
A conductive layer formed on the TiO 2 layer and in the connection hole;
A semiconductor device comprising: 下地膜上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地膜上に位置する接続孔と、
前記接続孔内の絶縁膜の表面に形成されたＴｉシリサイド層と、
前記Ｔｉシリサイド層上及び前記接続孔内に形成された導電層と、
を具備することを特徴とする半導体装置。An insulating film formed on the base film;
A connection hole formed in the insulating film and located on the base film;
A Ti silicide layer formed on the surface of the insulating film in the connection hole;
A conductive layer formed on the Ti silicide layer and in the connection hole;
A semiconductor device comprising: 下地膜上に形成された絶縁膜と、
前記絶縁膜に形成され、前記下地膜上に位置する接続孔と、
前記接続孔内の絶縁膜の表面に形成されたアモルファス化されたバリア層と、
前記接続孔内の絶縁膜の表面に形成されたＴｉシリサイド層と、
前記Ｔｉシリサイド層上及び前記接続孔内に形成された導電層と、
を具備することを特徴とする半導体装置。An insulating film formed on the base film;
A connection hole formed in the insulating film and located on the base film;
An amorphous barrier layer formed on the surface of the insulating film in the connection hole;
A Ti silicide layer formed on the surface of the insulating film in the connection hole;
A conductive layer formed on the Ti silicide layer and in the connection hole;
A semiconductor device comprising: 絶縁膜の表面に重い原子をイオン注入することにより、該絶縁膜の表面にアモルファス化されたバリア層を形成する工程と、
前記バリア層上に導電層を形成する工程と、
を具備することを特徴とする配線の製造方法。Forming a barrier layer that has been made amorphous on the surface of the insulating film by ion-implanting heavy atoms into the surface of the insulating film;
Forming a conductive layer on the barrier layer,
A method for manufacturing a wiring, comprising: 絶縁膜の表面に重い原子をイオン注入することにより、該絶縁膜の表面にアモルファス化されたバリア層を形成する工程と、
前記バリア層上にＴｉ層を形成する工程と、
前記Ｔｉ層に酸素を導入する工程と、
前記Ｔｉ層に熱処理を行うことにより、該Ｔｉ層上にＴｉＯ２層を形成する工程と、
前記ＴｉＯ２層上に導電層を形成する工程と、
を具備することを特徴とする配線の製造方法。Forming a barrier layer that has been made amorphous on the surface of the insulating film by ion-implanting heavy atoms into the surface of the insulating film;
Forming a Ti layer on the barrier layer;
Introducing oxygen into the Ti layer;
Performing a heat treatment on the Ti layer to form a TiO 2 layer on the Ti layer;
Forming a conductive layer on the TiO 2 layer;
A method for manufacturing a wiring, comprising: 絶縁膜の表面にＳｉをイオン注入する工程と、
前記絶縁膜上にＴｉ層を形成する工程と、
前記絶縁膜に熱処理を行うことにより、該絶縁膜の表面にＴｉシリサイド層を形成する工程と、
前記Ｔｉシリサイド層上に導電層を形成する工程と、
を具備することを特徴とする配線の製造方法。A step of ion-implanting Si into the surface of the insulating film;
Forming a Ti layer on the insulating film;
Performing a heat treatment on the insulating film to form a Ti silicide layer on the surface of the insulating film;
Forming a conductive layer on the Ti silicide layer;
A method for manufacturing a wiring, comprising: 絶縁膜の表面にＳｉを第１の加速度エネルギーにてイオン注入する工程と、
前記絶縁膜の表面にＳｉを第１の加速度エネルギーより高い第２の加速度エネルギーにてイオン注入することにより、該絶縁膜の表面にアモルファス化されたバリア層を形成する工程と、
前記絶縁膜上にＴｉ層を形成する工程と、
前記絶縁膜に熱処理を行うことにより、該絶縁膜の表面にＴｉシリサイド層を形成する工程と、
前記Ｔｉシリサイド層上に導電層を形成する工程と、
を具備することを特徴とする配線の製造方法。A step of ion-implanting Si with a first acceleration energy on the surface of the insulating film;
Forming an amorphous barrier layer on the surface of the insulating film by ion-implanting Si with a second acceleration energy higher than the first acceleration energy on the surface of the insulating film;
Forming a Ti layer on the insulating film;
Performing a heat treatment on the insulating film to form a Ti silicide layer on the surface of the insulating film;
Forming a conductive layer on the Ti silicide layer;
A method for manufacturing a wiring, comprising:
JP2002298516A 2002-10-11 2002-10-11 Method for manufacturing wiring, semiconductor device, and its manufacturing process Withdrawn JP2004134617A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002298516A JP2004134617A (en) 2002-10-11 2002-10-11 Method for manufacturing wiring, semiconductor device, and its manufacturing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002298516A JP2004134617A (en) 2002-10-11 2002-10-11 Method for manufacturing wiring, semiconductor device, and its manufacturing process

Publications (1)

Publication Number Publication Date
JP2004134617A true JP2004134617A (en) 2004-04-30

Family

ID=32287901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002298516A Withdrawn JP2004134617A (en) 2002-10-11 2002-10-11 Method for manufacturing wiring, semiconductor device, and its manufacturing process

Country Status (1)

Country Link
JP (1) JP2004134617A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729087B1 (en) 2006-08-24 2007-06-14 동부일렉트로닉스 주식회사 Method of fabricating semiconductor devices
JP2010272898A (en) * 2005-01-21 2010-12-02 Toshiba Corp Method of manufacturing semiconductor device
US9559101B2 (en) 2012-06-22 2017-01-31 Samsung Electronics Co., Ltd. Semiconductor device with impurity-doped region and method of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272898A (en) * 2005-01-21 2010-12-02 Toshiba Corp Method of manufacturing semiconductor device
KR100729087B1 (en) 2006-08-24 2007-06-14 동부일렉트로닉스 주식회사 Method of fabricating semiconductor devices
US9559101B2 (en) 2012-06-22 2017-01-31 Samsung Electronics Co., Ltd. Semiconductor device with impurity-doped region and method of fabricating the same
US10332878B2 (en) 2012-06-22 2019-06-25 Samsung Electronics Co., Ltd. Semiconductor device with impurity-doped region and method of fabricating the same

Similar Documents

Publication Publication Date Title
JP2978748B2 (en) Method for manufacturing semiconductor device
TW541659B (en) Method of fabricating contact plug
US20020132472A1 (en) Method for forming metal plug
JP3015767B2 (en) Semiconductor device manufacturing method and semiconductor device
US6404058B1 (en) Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof
US6406998B1 (en) Formation of silicided contact by ion implantation
US6812113B1 (en) Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained
JP2004134617A (en) Method for manufacturing wiring, semiconductor device, and its manufacturing process
JP2705621B2 (en) Method for manufacturing semiconductor device
US20100072622A1 (en) Method for forming Barrier Layer and the Related Damascene Structure
US8076235B2 (en) Semiconductor device and fabrication method thereof
KR100603703B1 (en) Method for removing photoresist and method for forming metal line in semiconductor device using the same
US20040058519A1 (en) Method for forming bit line contact
JP4457884B2 (en) Semiconductor device
JP3322651B2 (en) Method for manufacturing semiconductor device
US20030006504A1 (en) Contact structure, method of forming the same, semiconductor device, and method of manufacturing the same
JP3998937B2 (en) Method for producing TaCN barrier layer in copper metallization process
JP2001189381A (en) Method for manufacturing semiconductor device
JP2004119754A (en) Wire, manufacturing method of wire, semiconductor device, and manufacturing method thereof
JP2009117673A (en) Semiconductor device and manufacturing method thereof
GB2307341A (en) Method of forming a tungsten plug of a semiconductor device.
KR100252843B1 (en) Method for forming diffusion barrier film of semiconductor device
US6624067B2 (en) Process for removing a silicon-containing material through use of a byproduct generated during formation of a diffusion barrier layer
KR100811449B1 (en) Semiconductor device and the fabricating method thereof
JPH11204455A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110