JP2004133475A - Drive device of plasma display panel and driving method thereof - Google Patents
Drive device of plasma display panel and driving method thereof Download PDFInfo
- Publication number
- JP2004133475A JP2004133475A JP2003354242A JP2003354242A JP2004133475A JP 2004133475 A JP2004133475 A JP 2004133475A JP 2003354242 A JP2003354242 A JP 2003354242A JP 2003354242 A JP2003354242 A JP 2003354242A JP 2004133475 A JP2004133475 A JP 2004133475A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- inductor
- electrode
- capacitor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
Abstract
Description
本発明は,プラズマディスプレイパネルの駆動装置及び駆動方法に関する。 The present invention relates to a driving apparatus and a driving method for a plasma display panel.
プラズマディスプレイパネルは,気体放電によって生成されたプラズマを利用し,文字または映像を表示する平面表示装置であって,その大きさによって数十から数百万個以上の画素がマトリックス状に配列されている。このようなプラズマディスプレイパネルは,印加される駆動電圧波形の形態及び放電セルの構造によって直流型と交流形に分けられる。 2. Description of the Related Art A plasma display panel is a flat display device that displays characters or images using plasma generated by a gas discharge. Depending on its size, several tens to several million or more pixels are arranged in a matrix. I have. Such a plasma display panel is classified into a DC type and an AC type according to the form of a driving voltage waveform applied and the structure of a discharge cell.
直流型プラズマディスプレイパネルは,電極が,放電空間が絶縁されないまま露出され,電圧が印加されている間中は電流が放電空間にそのまま流れるようになり,このために電流を制限するための抵抗を作らなければならないという短所がある。一方,交流形プラズマディスプレイパネルでは電極を誘電体層が覆い,直列キャパシタンス成分の形成によって電流が制限されて安定化する長所と,放電時のイオン衝撃から電極が保護されるため,直流形に比べて寿命が長いという長所がある。 In DC plasma display panels, the electrodes are exposed while the discharge space is not insulated, and the current flows through the discharge space as long as the voltage is applied. The disadvantage is that you have to make it. On the other hand, AC plasma display panels have the advantage that the electrodes are covered with a dielectric layer and the current is limited and stabilized by forming a series capacitance component, and the electrodes are protected from ion bombardment during discharge. And has a long service life.
交流形プラズマディスプレイパネルには,互いに平行配列された走査電極及び維持電極があり,これら電極と直交する方向にアドレス電極が形成される。そして,維持電極は各走査電極に対応して形成され,維持電極は隣りの維持電極と一端で互いに一体に形成されている。 (4) An AC type plasma display panel has a scanning electrode and a sustain electrode arranged in parallel with each other, and an address electrode is formed in a direction orthogonal to these electrodes. The sustain electrode is formed corresponding to each scanning electrode, and the sustain electrode is formed integrally with the adjacent sustain electrode at one end.
一般に交流形プラズマディスプレイパネルの駆動方法は,時間経過に伴う動作変化として表すと,リセット期間,アドレッシング期間,維持放電期間,消去期間からなる。 Generally, the driving method of an AC plasma display panel is expressed as a change in operation with time, and includes a reset period, an addressing period, a sustain discharge period, and an erase period.
リセット期間は,放電セル(以下,セルと略す)への円滑なアドレシング動作が行えるように,各セルの状態を初期化する期間であり,アドレシング期間はパネル上の点灯セルと非点灯セルを選択するために点灯セル(アドレッシングセル)を通過する電極にアドレスパネルと走査パルスを印加して放電させ,誘電体層の上などに壁電荷を残し発光用放電を容易にするメモリ動作を行う期間である。維持放電期間は,維持放電パルスを印加してアドレスされたセルに,実際に画像を表示するための放電を行う期間であり,所望の輝度に比例した回数だけパルスを印加し放電を繰り返す。消去期間は,セルの壁電荷を減少させて維持放電を終了させる期間である。 The reset period is a period for initializing the state of each cell so that a smooth addressing operation to a discharge cell (hereinafter abbreviated as a cell) can be performed. The addressing period selects a lit cell and a non-lit cell on the panel. In order to perform the memory operation to apply an address panel and a scanning pulse to the electrodes passing through the lighting cell (addressing cell) to discharge, leaving wall charges on the dielectric layer etc. to facilitate the discharge for light emission is there. The sustain discharge period is a period in which a discharge for actually displaying an image is performed on a cell addressed by applying a sustain discharge pulse, and the pulse is repeated by the number of times proportional to a desired luminance. The erase period is a period in which the wall discharge of the cell is reduced to end the sustain discharge.
このとき,走査電極と維持電極との間,アドレス電極が形成された面と走査及び維持電極が形成された面との間の放電空間等は,容量性負荷(以下,"パネルキャパシタ"と称する)として作用するため,パネルにはキャパシタンス成分が存在する。したがって,頻度の高い維持放電のための電圧波形を印加するためには,キャパシタンス充放電用に多くの無効電力が必要となる。この無効電力は電源回路に大きい負担を与えるので,負担軽減のために,プラズマディスプレイパネルの駆動回路には無効電力を回収して再使用する電力回収回路が組み込まれている。このような電力回収回路として,L.F.Weberによって提案された回路(例えば特許文献1及び特許文献2参照)がある。
At this time, the discharge space and the like between the scan electrode and the sustain electrode and between the surface on which the address electrode is formed and the surface on which the scan and sustain electrode is formed are referred to as a capacitive load (hereinafter referred to as a "panel capacitor"). ), A capacitance component exists in the panel. Therefore, in order to apply a voltage waveform for frequent sustain discharge, a large amount of reactive power is required for charging and discharging the capacitance. Since this reactive power imposes a heavy burden on the power supply circuit, a power recovery circuit that recovers and reuses the reactive power is incorporated in the drive circuit of the plasma display panel to reduce the burden. As such a power recovery circuit, L.A. F. There is a circuit proposed by Weber (for example, see
Weberの回路はパネルキャパシタとインダクタとの間の共振を用いてパネルのエネルギを電力回収用キャパシタに移すか,または電力回収用キャパシタに保存されたエネルギをパネルに移す動作を繰り返すことによって,無効電力を回収する。しかし,Weberの回路ではインダクタのインダクタンス(L)とパネルキャパシタのキャパシタンス(C)による時定数(LC)によって,パネル電圧の上昇及び下降時間が決定される。しかし,Weber回路における時定数(LC)は,常に一定なので,パネル電圧の上昇時間と下降時間が同一になる。例えば,パネル電圧の上昇時間を速くするためにはパネル電圧の上昇中に電源と連結されたスイッチング素子をハードスイッチングしなければならないので,スイッチング素子のストレスが増加するようになる。また,ハードスイッチングにより電力損失が発生し,EMI(electro magnetic interference)の悪影響が増加する。 The Weber circuit uses the resonance between the panel capacitor and the inductor to transfer the energy of the panel to the power recovery capacitor, or to repeat the operation of transferring the energy stored in the power recovery capacitor to the panel, thereby producing a reactive power. Collect. However, in the Weber circuit, the rise and fall times of the panel voltage are determined by the time constant (LC) based on the inductance (L) of the inductor and the capacitance (C) of the panel capacitor. However, since the time constant (LC) in the Weber circuit is always constant, the rise time and the fall time of the panel voltage become the same. For example, in order to increase the rise time of the panel voltage, the switching element connected to the power supply must be hard-switched during the rise of the panel voltage, so that the stress of the switching element increases. In addition, power loss occurs due to hard switching, and the adverse effect of EMI (electromagnetic interference) increases.
本発明は,このような問題に鑑みてなされたもので,その目的とするところは,パネル電圧の上昇時間と下降時間を互いに独立に調整することができるプラズマディスプレイパネルの駆動装置及び駆動方法を提供することにある。 The present invention has been made in view of such a problem, and an object of the present invention is to provide a driving apparatus and a driving method of a plasma display panel capable of adjusting a rise time and a fall time of a panel voltage independently of each other. To provide.
上記課題を解決するために,本発明によれば,第1及び第2電極間にパネルキャパシタが形成されるプラズマディスプレイパネルを駆動する方法と装置が提供される。 According to the present invention, there is provided a method and apparatus for driving a plasma display panel in which a panel capacitor is formed between first and second electrodes.
本発明の第1観点によるプラズマディスプレイパネルを駆動する方法によると,まず,第1及び第2電極の電圧が各々第1電圧に維持されている間,第1電極にインダクタが電気的に連結されているインダクタに,第1方向の電流を注入して第1エネルギを保存する(第1段階)。そして,インダクタとパネルキャパシタとの間の共振及び第1エネルギを用いて第1電極の電圧を第2電圧に変更した後(第2段階),インダクタに残っているエネルギを回収する(第3段階)。かかる構成によれば,インダクタに第1方向の電流を注入する時間を調整することによって,パネルキャパシタの両端電圧であるパネル電圧の上昇時間を調整することができ,同様に,インダクタに第2方向の電流を注入する時間を調整することによって,パネル電圧の下降時間を調整することができる。このとき,インダクタへの第1方向の電流注入量はインダクタへの第2方向の電流注入量より多いことが好ましい。この場合には,パネル電圧の上昇時間を短くし下降時間を長いようにすることができる。 According to the method for driving a plasma display panel according to the first aspect of the present invention, first, while the voltages of the first and second electrodes are each maintained at the first voltage, an inductor is electrically connected to the first electrode. A current in a first direction is injected into the inductor to store first energy (first stage). Then, after changing the voltage of the first electrode to the second voltage using the resonance between the inductor and the panel capacitor and the first energy (second step), the energy remaining in the inductor is recovered (third step). ). According to this configuration, by adjusting the time for injecting the current in the first direction into the inductor, the rise time of the panel voltage, which is the voltage across the panel capacitor, can be adjusted. By adjusting the time during which the current is injected, the fall time of the panel voltage can be adjusted. At this time, it is preferable that the amount of current injected into the inductor in the first direction is larger than the amount of current injected into the inductor in the second direction. In this case, the rise time of the panel voltage can be shortened and the fall time can be lengthened.
また,上記第1の観点による方法において,上記第1及び第2電極の電圧を各々前記第2及び第1電圧に維持した状態で,前記インダクタに前記第1方向と反対方向である第2方向の電流を注入し第2エネルギを保存する第4段階と,前記第2電極の電圧が前記第1電圧に維持された状態で,前記インダクタと前記パネルキャパシタとの間の共振及び前記第2エネルギを用いて前記第1電極の電圧を前記第1電圧に変更する第5段階と,前記第1及び第2電極の電圧を各々前記第1電圧に維持した状態で,前記インダクタに残っているエネルギを回収する第6段階とをさらに含むようにしてもよい。また,上記第1の観点による方法において,上記第1電圧と第2電圧との差は維持放電電圧であることが好ましい。 Further, in the method according to the first aspect, while maintaining the voltages of the first and second electrodes at the second and first voltages, respectively, the second direction which is opposite to the first direction is applied to the inductor. A second step of injecting a current and storing the second energy; and maintaining the second energy and the resonance between the inductor and the panel capacitor while the voltage of the second electrode is maintained at the first voltage. A fifth step of changing the voltage of the first electrode to the first voltage by using the first and second voltages, and an energy remaining in the inductor while maintaining the voltages of the first and second electrodes at the first voltage, respectively. And a sixth step of collecting the data. In the method according to the first aspect, the difference between the first voltage and the second voltage is preferably a sustain discharge voltage.
また,上記第1の観点による方法における第1及び第2電圧は各々第1及び第2信号線によって供給され,前記第1段階は,前記第1及び第2電圧間の大きさを有する第3電圧を供給する第3信号線,前記インダクタ及び前記第1信号線に形成される経路で,前記インダクタに前記第1方向の電流を注入し,前記第4段階は,前記第2信号線,前記インダクタ及び前記第3信号線に形成される経路で,前記インダクタに前記第2方向の電流を注入するようにしてもよい。 Also, the first and second voltages in the method according to the first aspect are supplied by first and second signal lines, respectively, and the first step includes a third step having a magnitude between the first and second voltages. Injecting the current in the first direction into the inductor through a path formed by a third signal line for supplying a voltage, the inductor, and the first signal line; The current in the second direction may be injected into the inductor through a path formed between the inductor and the third signal line.
また,上記第1の観点による方法における第2段階は,前記第3信号線,前記インダクタ及び前記パネルキャパシタに形成される経路で共振を発生させ,前記第5段階は,前記パネルキャパシタ,前記インダクタ及び前記第3信号線に形成される経路で共振を発生させるようにしてもよく,前記第1電圧及び前記第2電圧間の電圧である第3電圧と前記第1電極の電圧との電圧差によって共振が発生するようにしてもよい。 The second step in the method according to the first aspect may include generating resonance in a path formed between the third signal line, the inductor, and the panel capacitor, and the fifth step includes generating the resonance in the panel capacitor and the inductor. And resonance may be generated in a path formed in the third signal line, and a voltage difference between a third voltage, which is a voltage between the first voltage and the second voltage, and a voltage of the first electrode. May cause resonance.
また,上記第1の観点による方法における第3電圧はキャパシタによって供給され,前記第1方向の電流は前記キャパシタから放電される電流であり,前記第2方向の電流は前記キャパシタを充電する電流であり,前記キャパシタから放電されるエネルギと前記キャパシタを充電するエネルギとが実質的に同一であるようにしてもよい。また,上記第3電圧は,前記第1電圧及び前記第2電圧の中間に該当する電圧であってもよく,また上記第3電圧は前記第1電圧及び前記第2電圧の中間に該当する電圧と,前記第2電圧との間の電圧であってもよい。また,上記第3電圧はキャパシタによって供給され,前記第1方向の電流は前記キャパシタから放電される電流であり,前記第2方向の電流は前記キャパシタを充電する電流であり,前記キャパシタから放電されるエネルギが前記キャパシタを充電するエネルギより小さくなるようにしてもよい。 The third voltage in the method according to the first aspect is provided by a capacitor, the current in the first direction is a current discharged from the capacitor, and the current in the second direction is a current charging the capacitor. Yes, the energy discharged from the capacitor and the energy for charging the capacitor may be substantially the same. The third voltage may be a voltage intermediate between the first voltage and the second voltage, and the third voltage may be a voltage intermediate between the first voltage and the second voltage. And the second voltage. The third voltage is supplied by a capacitor, the current in the first direction is a current discharged from the capacitor, and the current in the second direction is a current for charging the capacitor, and is discharged from the capacitor. The energy to be charged may be smaller than the energy to charge the capacitor.
本発明の第2観点によるプラズマディスプレイパネルの駆動方法によると,まず,第2電極の電圧を第1電圧に維持した状態で,第1電極に電気的に連結された第1インダクタとパネルキャパシタとの間の共振を用いて第1電極の電圧を第2電圧に変更し(第11段階),第1及び第2電極の電圧を各々第2及び第1電圧に維持する(第12段階)。次に,第1電極に電気的に連結された第2インダクタとパネルキャパシタとの間の共振を用いて第1電極の電圧を第1電圧に変更し(第13段階),第1及び第2電極の電圧を各々第1電圧に維持する(第14段階)。かかる構成によれば,パネルキャパシタの両端電圧であるパネル電圧の上昇時間及び下降時間は各々第1インダクタ,第2インダクタのインダクタンスの関数であるので,これらのインダクタンスを調節することによって,パネル電圧の上昇時間及び下降時間を調整することができる。このとき,第1インダクタは第2インダクタより小さいインタクダンスを有するのが好ましい。この場合には,パネル電圧の上昇時間を短くし下降時間を長いようにすることができる。なお,上記第1電圧と第2電圧との差は維持放電電圧であることが好ましい。 According to the driving method of the plasma display panel according to the second aspect of the present invention, first, the first inductor and the panel capacitor electrically connected to the first electrode while maintaining the voltage of the second electrode at the first voltage. The voltage of the first electrode is changed to the second voltage by using the resonance during the eleventh period (step 11), and the voltages of the first and second electrodes are maintained at the second and first voltages, respectively (step 12). Next, the voltage of the first electrode is changed to the first voltage using the resonance between the second inductor electrically connected to the first electrode and the panel capacitor (step 13), and the first and second voltages are changed. Each electrode voltage is maintained at the first voltage (step 14). According to this configuration, the rise time and the fall time of the panel voltage, which is the voltage across the panel capacitor, are functions of the inductances of the first inductor and the second inductor, respectively. The rise time and fall time can be adjusted. At this time, it is preferable that the first inductor has a smaller inductance than the second inductor. In this case, the rise time of the panel voltage can be shortened and the fall time can be lengthened. Preferably, the difference between the first voltage and the second voltage is a sustain discharge voltage.
また,上記第2の観点による方法における第11段階は,前記第1及び第2電圧間の大きさを有する第3電圧を供給する信号線,前記第1インダクタ及び前記パネルキャパシタに形成される経路で共振を発生させ,前記第13段階は,前記パネルキャパシタ,前記第2インダクタ及び前記信号線に形成される経路で共振を発生させるようにしてもよい。 An eleventh step of the method according to the second aspect is a path formed in the signal line for supplying a third voltage having a magnitude between the first and second voltages, the first inductor, and the panel capacitor. In the thirteenth step, the resonance may be generated in a path formed in the panel capacitor, the second inductor, and the signal line.
本発明の第3観点によるプラズマディスプレイパネルの駆動装置は,第1電極に電気的に連結されるインダクタを含む。第1及び第2電極の電圧が各々第1電圧に維持されている間,第1及び第2電圧間の大きさを有する第3電圧を供給する信号線,インダクタ及び第1電圧を供給する第1電源に第1経路が形成され,インダクタに第1方向の電流が注入される。第1方向の電流がインダクタに流れている間,信号線,インダクタ及びパネルキャパシタに形成される第2経路によってLC共振が発生し,第1電極の電圧が第1電圧から第2電圧に変更される。そして第1及び第2電極の電圧が各々第2及び第1電圧に維持されている間,第2電圧を供給する第2電源,インダクタ及び信号線に第3経路が形成され,インダクタに第1方向と反対方向である第2方向の電流が注入される。第2方向の電流がインダクタに流れている間,パネルキャパシタ,インダクタ及び信号線に形成される第4経路によってLC共振が発生し,第1電極の電圧が第2電圧から第1電圧に変更される。第1方向の電流を注入する時間を調整することによって,パネルキャパシタの両端電圧であるパネル電圧の上昇時間を調整することができ,同様に,インダクタに第2方向の電流を注入する時間を調整することによって,パネル電圧の下降時間を調整することができる。このとき,インダクタへの第1方向の電流注入量はインダクタへの第2方向の電流注入量より多いことが好ましい。この場合には,パネル電圧の上昇時間を短くし下降時間を長いようにすることができる。なお,第1電圧と第2電圧との差は維持放電電圧であることが好ましい。 The driving apparatus of the plasma display panel according to the third aspect of the present invention includes an inductor electrically connected to the first electrode. While the voltages of the first and second electrodes are each maintained at the first voltage, a signal line for supplying a third voltage having a magnitude between the first and second voltages, an inductor, and a second for supplying the first voltage. A first path is formed in one power supply, and a current in a first direction is injected into the inductor. While the current in the first direction is flowing through the inductor, LC resonance is generated by the second path formed in the signal line, the inductor, and the panel capacitor, and the voltage of the first electrode is changed from the first voltage to the second voltage. You. While the voltages of the first and second electrodes are maintained at the second and first voltages, respectively, a third path is formed in the second power supply for supplying the second voltage, the inductor, and the signal line, and the first path is formed in the inductor. A current is injected in a second direction opposite to the direction. While the current in the second direction flows through the inductor, LC resonance occurs due to the fourth path formed in the panel capacitor, the inductor, and the signal line, and the voltage of the first electrode is changed from the second voltage to the first voltage. You. By adjusting the time for injecting the current in the first direction, the rise time of the panel voltage, which is the voltage across the panel capacitor, can be adjusted. Similarly, the time for injecting the current in the second direction into the inductor can be adjusted. By doing so, the fall time of the panel voltage can be adjusted. At this time, it is preferable that the amount of current injected into the inductor in the first direction is larger than the amount of current injected into the inductor in the second direction. In this case, the rise time of the panel voltage can be shortened and the fall time can be lengthened. Preferably, the difference between the first voltage and the second voltage is a sustain discharge voltage.
また,上記第3の観点による装置における第3電圧を充電するキャパシタをさらに含むようにしてもよい。上記第3電圧は前記第1電圧及び前記第2電圧の中間に該当する電圧であってもよく,また第3電圧は前記第1電圧及び前記第2電圧の中間に該当する電圧と,前記第2電圧との間の電圧であってもよい。 The device according to the third aspect may further include a capacitor for charging a third voltage. The third voltage may be a voltage intermediate between the first voltage and the second voltage, and the third voltage may be a voltage intermediate between the first voltage and the second voltage and the third voltage. It may be a voltage between two voltages.
また,上記第3の観点による装置において,上記第1方向の電流によって前記キャパシタから放電されるエネルギが,前記第2方向の電流によって前記キャパシタに充電されるエネルギと実質的に同一であるようにしてもよい。この場合,第1方向の電流によって前記キャパシタから放電されるエネルギが,前記第2方向の電流によって前記キャパシタに充電されるエネルギより小さくなるようにしてもよい。 In the apparatus according to the third aspect, the energy discharged from the capacitor by the current in the first direction is substantially the same as the energy charged to the capacitor by the current in the second direction. May be. In this case, the energy discharged from the capacitor by the current in the first direction may be smaller than the energy charged to the capacitor by the current in the second direction.
また,上記第3の観点による装置において,上記第1電極の電圧が前記第2電圧に変更された後,前記第1電極を前記第2電源に電気的に連結して前記第1電極の電圧を前記第2電圧に維持する第5経路をさらに含むようにしてもよい。 Also, in the apparatus according to the third aspect, after the voltage of the first electrode is changed to the second voltage, the first electrode is electrically connected to the second power supply to thereby change the voltage of the first electrode. May be further included in a fifth path for maintaining the voltage at the second voltage.
また,上記第3の観点による装置において,上記第1電極の電圧が前記第2電圧に変更された後,前記インダクタ及び前記第2電源に形成され,前記インダクタに流れる前記第1方向の電流を回収する第6経路と,前記第1電極の電圧が前記第1電圧に変更された後,前記インダクタ及び前記信号線に形成され,前記インダクタに流れる前記第2方向の電流を回収する第7経路とをさらに含むようにしてもよい。なお,上記第2電極は,前記第1電源に電気的に連結されて前記第1電圧に維持されるようにしてもよい。 Further, in the device according to the third aspect, after the voltage of the first electrode is changed to the second voltage, the current in the first direction, which is formed in the inductor and the second power supply and flows through the inductor, A sixth path for collecting, and a seventh path formed on the inductor and the signal line after the voltage of the first electrode is changed to the first voltage and collecting the current in the second direction flowing through the inductor. May be further included. The second electrode may be electrically connected to the first power supply and maintained at the first voltage.
また,上記第3の観点による装置において,上記第1電源と前記第1電極との間に連結される第1スイッチング素子と,前記第2電源と前記第1電極との間に連結される第2スイッチング素子と,前記インダクタと前記信号線との間に並列に連結される第3及び第4スイッチング素子とをさらに含み,前記第1経路は,前記第1及び第3スイッチング素子のターンオン,そして,前記第2及び第4スイッチング素子のターンオフによって形成され,前記第2経路は,前記第3スイッチング素子のターンオン,そして,前記第1,第2及び第4スイッチング素子のターンオフによって形成され,前記第3経路は,前記第2及び第4スイッチング素子のターンオン,そして,前記第1及び第3スイッチング素子のターンオフによって形成され,前記第4経路は,前記第4スイッチング素子のターンオン,そして,前記第1〜第3スイッチング素子のターンオフによって形成されるようにしてもよい。 Also, in the apparatus according to the third aspect, a first switching element connected between the first power supply and the first electrode, and a second switching element connected between the second power supply and the first electrode. A second switching element, and third and fourth switching elements connected in parallel between the inductor and the signal line, wherein the first path turns on the first and third switching elements, and , The second path is formed by turning off the second and fourth switching elements, and the second path is formed by turning on the third switching element and turning off the first, second, and fourth switching elements. The three paths are formed by turning on the second and fourth switching elements and turning off the first and third switching elements, Serial fourth path, turn-on of the fourth switching element, and, may be formed by turning off of the first to third switching elements.
また,上記第3の観点による装置において,上記第1電圧は,前記第2電圧と同じ大きさで符号が反対であり,前記信号線は接地線に連結されるように構成してもよく,上記第1電圧は接地電圧であり,前記第3電圧は前記第2電圧の半分に該当する電圧であり,前記信号線は前記第3電圧を充電しているキャパシタに連結されように構成してもよい。 Also, in the device according to the third aspect, the first voltage may have the same magnitude as the second voltage and opposite signs, and the signal line may be connected to a ground line. The first voltage is a ground voltage, the third voltage is a voltage corresponding to half of the second voltage, and the signal line is connected to a capacitor charging the third voltage. Is also good.
本発明の第4観点によるプラズマディスプレイパネルの駆動装置は,前記第1電極に各々電気的に連結された第1及び第2インダクタと,前記第2電極の電圧が第1電圧に維持された状態で,前記第1インダクタと前記パネルキャパシタとの間に共振が発生し,前記第1電極の電圧が第2電圧に変更される第1共振経路と,前記第2電極の電圧が前記第1電圧に維持された状態で,前記第2インダクタと前記パネルキャパシタとの間に共振が発生し,前記第1電極の電圧が前記第1電圧に変更される第2共振経路とを含む。このとき,前記第1インダクタは前記第2インダクタより小さいインダクタンスを有するのが好ましい。 A driving apparatus of a plasma display panel according to a fourth aspect of the present invention includes a first and a second inductor electrically connected to the first electrode, respectively, and a state in which the voltage of the second electrode is maintained at the first voltage. Then, a resonance occurs between the first inductor and the panel capacitor to change the voltage of the first electrode to a second voltage, and the voltage of the second electrode is changed to the first voltage. And a second resonance path in which resonance occurs between the second inductor and the panel capacitor while the voltage of the first electrode is changed to the first voltage. In this case, it is preferable that the first inductor has a smaller inductance than the second inductor.
本発明の第5観点によるプラズマディスプレイパネルの駆動方法は,前記第2電極の電圧が第11電圧に維持された状態で,前記パネルキャパシタを第12電圧から第13電圧に充電する段階と,前記第2電極の電圧を前記第1電圧に維持した状態で,前記パネルキャパシタを前記第13電圧から前記第12電圧まで放電する段階とを含む。このとき,前記パネルキャパシタを充電する時間が,前記パネルキャパシタを放電する時間より短いのが好ましい。 The method of driving a plasma display panel according to a fifth aspect of the present invention includes charging the panel capacitor from a twelfth voltage to a thirteenth voltage while the voltage of the second electrode is maintained at an eleventh voltage. Discharging the panel capacitor from the thirteenth voltage to the twelfth voltage while maintaining the voltage of the second electrode at the first voltage. At this time, it is preferable that the time for charging the panel capacitor is shorter than the time for discharging the panel capacitor.
本発明の第6観点によるプラズマディスプレイパネルの駆動方法は,所定の電圧を充電しているキャパシタと前記パネルキャパシタとの間に電気的に連結されたインダクタに第1エネルギを蓄積する段階と,前記第1エネルギが蓄積された前記インダクタを通じて前記パネルキャパシタを充電する段階と,前記インダクタに第2エネルギを蓄積する段階と,前記第2エネルギが蓄積された前記インダクタを通じて前記パネルキャパシタを放電する段階とを含む。このとき,前記所定の電圧は前記第1エネルギ及び前記第2エネルギの量によって調節されるのが好ましい。 A method of driving a plasma display panel according to a sixth aspect of the present invention includes the steps of: storing first energy in an inductor electrically connected between a capacitor charging a predetermined voltage and the panel capacitor; Charging the panel capacitor through the inductor in which the first energy is stored, storing the second energy in the inductor, and discharging the panel capacitor through the inductor in which the second energy is stored. including. At this time, it is preferable that the predetermined voltage is adjusted according to the amounts of the first energy and the second energy.
以上より,本発明によれば,パネル電圧の上昇時間及び下降時間を互いに独立に調節することが可能なプラズマディスプレイパネルの駆動装置及び駆動方法を提供できる。 As described above, according to the present invention, it is possible to provide a driving apparatus and a driving method of a plasma display panel capable of adjusting a rising time and a falling time of a panel voltage independently of each other.
以下に添付図面を参照しながら,本発明の好適な実施の形態について詳細に説明する。なお,本明細書及び図面において,実質的に同一の機能構成を有する構成要素については,同一の符号を付することにより重複説明を省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In this specification and the drawings, components having substantially the same function and configuration are denoted by the same reference numerals, and redundant description is omitted.
先ず,本発明の後述する第1〜第4の実施形態に適用可能なプラズマディスプレイパネルについて,図面を参照しながら詳細に説明する。図1は本実施形態にかかるプラズマディスプレイパネルの概略的なブロック図である。 First, a plasma display panel applicable to first to fourth embodiments to be described later of the present invention will be described in detail with reference to the drawings. FIG. 1 is a schematic block diagram of a plasma display panel according to the present embodiment.
図1に示すように,本実施形態にかかるプラズマディスプレイパネルはプラズマパネル100,アドレス駆動部200,走査・維持駆動部300及び制御部400を含む。
As shown in FIG. 1, the plasma display panel according to the present embodiment includes a
図1において,プラズマパネル100は,列(縦)方向に長く互いに平行に配列されている複数個のアドレス電極A1〜Am,行(横)方向に長く互いに平行に配置されている第1電極例えば複数個の走査電極Y1〜Yn(以下,Y電極と称する),及び各Y電極に対応して1本ずつ平行配列される第2電極例えば維持電極(X1〜Xn)(以下,X電極と称する)を含む。X電極X1〜Xnは,一般に,その一端が隣り合うX電極に連結されて,全体として手指状になっている。制御部400は外部から映像信号を受信してアドレス駆動制御信号と維持放電制御信号とを生成し,各々アドレス駆動部200と走査・維持駆動部300とに印加する。
In FIG. 1, a
アドレス駆動部200は,制御部400からアドレス駆動制御信号を受信し,表示しようとする放電セルを選択するためのアドレスパルスを各アドレス電極に印加する。走査・維持駆動部300は制御部400から走査制御信号及び維持放電制御信号を受信してY電極に走査パルスを出力し,点灯すべきセルを選択して放電準備状態を記憶させ,次いで維持放電制御信号を受信してY電極とX電極とに維持放電パルスを出力する。この維持放電パルスは1回毎にXY電極間の極性が反転する交流形式であり,このパルスによって選択された放電セルで維持放電が起こる。
The
以下,本発明の第1の実施形態にかかる走査・維持駆動部300の維持放電回路について図2〜図4を参照しながら詳細に説明する。
Hereinafter, a sustain discharge circuit of the scan / sustain
図2は第1の実施形態にかかる維持放電回路の概略的な回路図である。図3は第1の実施形態にかかる維持放電回路の駆動タイミング図であり,図4A〜図4Hは第1の実施形態にかかる維持放電回路における各モードの電流経路を示す回路図である。 FIG. 2 is a schematic circuit diagram of the sustain discharge circuit according to the first embodiment. FIG. 3 is a drive timing diagram of the sustain discharge circuit according to the first embodiment, and FIGS. 4A to 4H are circuit diagrams showing current paths in each mode in the sustain discharge circuit according to the first embodiment.
図2に示すように,本発明の第1の実施形態にかかる維持放電回路は,Y電極駆動部310,X電極駆動部320,Y電極電力回収部330,X電極電力回収部340を含を備える。なお,維持放電回路は基本的に左,右(Y,X)が対称である。
As shown in FIG. 2, the sustain discharge circuit according to the first embodiment of the present invention includes a
維持放電回路は,3個の外部端子(+half―VS電位点,接地点,―half−Vs電位点)に各々接続され,第2電圧,第3電圧,第1電圧(第11電圧)をそれぞれ供給する第2信号線,第3信号線,第1信号線の3本の線(+電源線,接地線,−電源線)と,これらの間に接続される部品で構成される。Y電極駆動部310とX電極駆動部320は,パネルキャパシタCpの両端であるY電極とX電極に連結されている。Y電極駆動部310はスイッチング素子Ys,Ygを含み,X電極駆動部320はスイッチング素子Xs,Xgを含む。Y電極電力回収部330はインダクタL1及びスイッチング素子Yr,Yfを含み,X電極電力回収部340はインダクタL2及びスイッチング素子Xr,Xfを含む。このようなスイッチング素子Ys,Yg,Xs,Xg,Yr,Yf,Xr,Xfはボディーダイオードを有するMOSFETで構成するのが好ましいが,以下に説明する機能を満足すれば他のスイッチング素子が用いても差し支えない。なお,例えば上記Yg,Ysはそれぞれ第1,第2スイッチング素子の1例を構成し,上記Yr,Yfはそれぞれ第3,第4スイッチング素子の1例を構成する。
The sustain discharge circuit is connected to three external terminals (+ half-VS potential point, ground point, and -half-Vs potential point), respectively, and applies the second voltage, the third voltage, and the first voltage (eleventh voltage), respectively. It is composed of three lines (+ power line, ground line, and − power line) of a second signal line, a third signal line, and a first signal line to be supplied, and components connected therebetween.
スイッチング素子Ys,Ygは,第2電圧例えばVs/2電圧を供給する電源Vs/2(+電源線)及び第1電圧例えば−Vs/2電圧を供給する電源−Vs/2(−電源線)の間に直列に連結され,YsとYgの接続点がパネルキャパシタCpのY電極(図のVy)に連結されている。同様に,スイッチング素子Xs,Xgも,電源Vs/2及び電源−Vs/2の間に直列に連結され,XsとXgの接続点がパネルキャパシタCpのX電極(図のVx)に連結されている。 Switching element Y s, Y g, the power supplies the second voltage, for example, V s / 2 voltage Vs / 2 (+ power supply line) and for supplying a first voltage, for example, -V s / 2 voltage power source -Vs / 2 ( - are connected in series between the power supply line), the connection point of the Y s and Y g is connected to the Y electrode of the panel capacitor C p (Vy in Figure). Similarly, the switching elements X s, X g is also power Vs / 2 and are connected in series between the power source -Vs / 2, X s and X g connection point panel capacitor C p in the X electrode (figure Vx ).
パネルキャパシタCpのY電極にはインダクタL1の一端が連結されており,インダクタL1の他端と第3電圧(ここでは例えば電圧0)を供給する信号線(第3信号線)例えば接地線0との間にはスイッチング素子Yr,Yfが並列に連結されている。同様に,パネルキャパシタCpのX電極にはインダクタL2の一端が連結されており,インダクタL2の他端と接地線0との間にはスイッチング素子Xr,Xfが並列に連結されている。Y電極電力回収部330はスイッチング素子Yr,Yfのボディーダイオードによって形成可能な電流経路を防止するためのダイオードDy1,Dy2をさらに含むことができる。同様にX電極電力回収部340もダイオードDx1,Dx2をさらに含み,スイッチング素子Xr,Xfのボディーダイオードによって生成し得る電流経路を防止することができる。また,Y電極電力回収部330及びX電極電力回収部340は,各々インダクタL1,L2の他端電圧がVs/2より大きくなったり−Vs/2より小さくなったりしないようにクランプするための,ダイオード(図示せず)をさらに含むことができる。
The Y electrode of the panel capacitor C p is connected to one end of the inductor L 1, the inductor L 1 of the other end and the third voltage (here, for example, voltage 0) to the signal line (third signal line) for example, ground Switching elements Y r and Y f are connected in parallel with the
次に,図3,図4A〜図4Hを参照して本発明の第1の実施形態にかかる維持放電回路の時系列的動作変化を説明する。ここで,動作変化は16個のモードM1〜M16で一巡し,モードの変化はスイッチング素子の操作によって生じる。また,LC共振と称する現象は,連続的発振ではなく,スイッチング素子Yr,Yf,XrまたはXfの導通時に生じる,インダクタL1またはL2とパネルキャパシタCpとの組み合わせによる電圧及び電流の変化現象である。 Next, a time-series operation change of the sustain discharge circuit according to the first embodiment of the present invention will be described with reference to FIGS. 3, 4A to 4H. Here, the operation change makes one cycle in the 16 modes M1 to M16, and the mode change is caused by the operation of the switching element. Further, a phenomenon referred to as LC resonance is not a continuous oscillation, voltage and in combination with the switching element Y r, Y f, occurs during conduction of X r or X f, an inductor L 1 or L 2 and panel capacitor C p This is a change phenomenon of current.
本発明の第1の実施形態にかかる動作を行う前に,スイッチング素子Yg,Xgが導通し,パネルキャパシタCpのY電極電圧Vy及びX電極電圧Vxが各々−Vs/2に維持されていると仮定する。そして,パネルキャパシタCpのキャパシタンスをC,インダクタL1,L2のインダクタンスを各々L1,L2と仮定する。
Before performing the operation according to the first embodiment of the present invention, the switching element Y g, X g is conductive, the panel capacitor C p Y electrode voltage V y and the X electrode voltage V x are each -V s / 2 Is maintained. Then, it is assumed that the capacitance of the panel capacitor C p C, the inductance of the
図3及び図4Aに示すように,モード1(M1:第1段階の1例)が始まる時,スイッチング素子Yg,Xgがオン状態でスイッチング素子Yrがオンになる。そうするとモード1(M1)では,パネルキャパシタCpのY電極電圧Vy及びX電極電圧Vxが各々−Vs/2電圧に維持された状態でインダクタL1に電流が注入開始され,接地線0,スイッチング素子Yr,インダクタL1,スイッチング素子Ygへの経路(第1経路の1例)により,インダクタL1に流れる電流IL1はVs/2L1の傾きで増加し,エネルギ(第1エネルギ)が保存される。つまり,例えば,モード1(M1)がΔt1時間持続されるならば,モード1(M1)が終わる時点におけるインダクタL1に流れる電流Ip1は下記の数式(1)のようになる。
As shown in FIG. 3 and FIG. 4A, when mode 1 (M1: an example of the first stage) starts, the switching elements Yg and Xg are on and the switching element Yr is on. In Then the mode 1 (M1), the current in inductor L 1 is started injected in a state where the panel capacitor C p in the Y electrode voltage V y and the X electrode voltage V x is maintained in each -V s / 2 voltage, a
次に,モード2(M2:第2段階の1例,第11段階の1例)が始まる時,スイッチング素子Ygが遮断され,図4Bに示すように接地線0,スイッチング素子Yr,インダクタL1,パネルキャパシタCp,スイッチング素子Xg,電源−Vs/2に電流経路(第2経路の1例)が形成されて,パネルキャパシタCPが充電されて電圧Vyが上昇し,インダクタL1の電流増加率が減少して,LC共振が発生する。LC共振によってパネルキャパシタCpのY電極電圧Vyは増加するが,スイッチング素子YsのボディーダイオードによってクランプされるVs/2までは増加を続ける。動作速度を左右するY電極電圧Vyの増加率は,インダクタL1がパネルキャパシタCPに供給する電流に比例するので,Y電極電圧VyがVs/2まで増加するにかかる時間ΔTrは,共振時にインダクタL1に流れる電流Ip1によって決定される。つまり,下記の数式(2)のようにY電極電圧Vyの上昇時間ΔTrは,電流Ip1,即ち,モード1(M1)の電流注入時間Δt1,従って,スイッチング素子Ygの遮断タイミングによって調節できる。
Next, when mode 2 (M2: one example of the second stage, one example of the eleventh stage) starts, the switching element Yg is cut off, and as shown in FIG. 4B, the
モード3(M3:第3段階の1例)が始まると,パネルキャパシタCpのY電極電圧VyがVs/2まで増加すると,スイッチング素子Ysが導通してY電極電圧VyがVs/2に維持される。そして,図4Cに示すように,インダクタL1に流れた電流IL1はスイッチング素子Yr,インダクタL1,スイッチング素子Ysのボディーダイオードの経路(第6経路の1例)で,−Vs/2L1の傾きにより零アンペアまで減少する。即ち,インダクタL1に流れた電流IL1は電源Vs/2に回収される。すなわち,インダクタL1に残っていたエネルギが回収される。
Mode 3: (
図3及び図4Dに示すようにモード4(M4:第12段階の1例)が始まると,インダクタL1に流れる電流IL1が零アンペアになった後にスイッチング素子Yrが遮断される。そして,スイッチング素子Ys,Xgは導通しているので,スイッチング素子Ys,パネルキャパシタCp,スイッチング素子Xgの経路(第5経路の1例)により,パネルキャパシタCpのY電極電圧Vy及びX電極電圧Vxは,各々Vs/2及び−Vs/2電圧に維持され続ける。Y電極及びX電極の電圧差Vy−Vxが維持放電に必要な電圧(以下,維持放電電圧と称する)であるVs電圧になるので維持放電が発生する。なお,インダクタL1に流れる電流IL1が零アンペアになった後もスイッチング素子Yrが導通している場合,逆向きのインダクタ電流が流れようとしてもダイオードDy1によって遮断されIL1=零アンペアの状態が継続する。
Figure 3 and
モード5(M5:第4段階の1例)ではスイッチング素子Ys,Xgが導通状態でスイッチング素子Yfが導通する。そうすると,図4Eに示すように電源Vs/2,スイッチング素子Ys,インダクタL1,スイッチング素子Yf,接地線0に電流経路(第3経路の1例)が形成され,インダクタL1に流れる電流は逆方向に替わって,単位時間あたり増加量が−Vs/2L1になる。即ち,モード5(M5)では,パネルキャパシタCpのY電極電圧Vy及びX電極電圧Vxを各々Vs/2及び−Vs/2に維持した状態で,モード1(M1)とは反対方向の電流をインダクタL1に注入する。即ち,インダクタL1にエネルギ(第2エネルギ)が保存される。
Mode 5: Switching element Y f is turned in (M5 fourth example of phase) the switching element Y s, X g is conductive. Then, the power source Vs / 2 as shown in FIG. 4E, (1 example of the third path) switching element Y s, inductor L 1, the switching element Y f, a current path to a
モード6(M6:第5段階の1例,第13段階の1例)が始まると,図4Fに示すようにスイッチング素子Ysが遮断され,スイッチング素子Xg,パネルキャパシタCp,インダクタL1,スイッチング素子Yf,接地線0に電流経路(第4経路の1例)が形成され,LC共振が発生する。LC共振によってパネルキャパシタCpのY電極電圧Vyは減少するが,スイッチング素子Xgのボディーダイオードによって−Vs/2まで減少する。しかし,このLC共振はモード2(M2)の時のように,インダクタL1に一定量の電流が流れている状態で発生するので,パネルキャパシタCpのY電極電圧Vyが−Vs/2まで減少するにかかる時間ΔTfは,共振時にインダクタL1に流れる電流によって決定される。モード1(M1)で説明したように,共振時にインダクタL1に流れる電流は,インダクタL1に電流が注入される期間であるモード5(M5)の期間Δt5によって決定される。
Mode 6 (M6: example of the fifth stage, one example of a 13 stage) When starts, the switching element Y s is blocked as shown in FIG. 4F, the switching element X g, panel capacitor C p, inductor L 1 , The switching element Y f , and a current path (an example of a fourth path) are formed in the
次に,モード7(M7:第6段階の1例)では,直前モード(M6)でパネルキャパシタCpのY電極電圧Vyが減少して,−Vs/2よりも負側に変化しようとすると,スイッチング素子Ygのボディーダイオードが導通し,モード7(M7)となってY電極電圧Vyが-Vs/2に維持される。そして,図4Gに示すように,インダクタL1に流れた電流IL1はスイッチング素子Ygのボディーダイオード,インダクタL1,スイッチング素子Yfの経路(第7経路の1例)で流れるが,インダクタL1にかかる電圧のため,Vs/2L1の傾きで変化して零アンペアに至る。即ち,インダクタL1に残っていたエネルギが回収される。 Next, the mode 7: In (M7 first example of six stages), the Y electrode voltage V y of panel capacitor C p in the preceding mode (M6) is reduced, attempts to change more negative than -V s / 2 When, conducts the body diode of switch Y g, Y electrode voltage V y is maintained at -V s / 2 is a mode 7 (M7). Then, as shown in FIG. 4G, the current I L1 flowing to inductor L 1 is the body diode of switch Y g, inductor L 1, but flows in the path of the switching element Y f (1 example of the seventh path), the inductor because of the voltage applied to L 1, it reaches 0A changes in the slope of V s / 2L 1. That is, the energy remaining in the inductor L 1 is recovered.
図3及び図4Hのように,モード8(M8:第14段階の1例)では,インダクタL1に流れる電流IL1が零アンペアになった後にスイッチング素子Yfが遮断される。そして,スイッチング素子Yg,Xgは遮断されているのでパネルキャパシタCpのY電極電圧Vy及びX電極電圧Vxは各々−Vs/2に維持され続ける。
As shown in FIG. 3 and FIG. 4H, Mode 8: In (
モード1〜8(M1〜M8)の過程では,パネルキャパシタCpの両端電圧Vy−Vx(以下,パネル電圧と称する)は,零ボルト(第12電圧)からVs(第13電圧)まで増加した後に零ボルトにもどるようにスイングできる。そして,図3に示すように,モード9〜16(M9〜M16)におけるスイッチング素子Xs,Xg,Xr,Xf及びスイッチング素子Ys,Yg,Yr,Yfの動作は,各々モード1〜8(M1〜M8)におけるスイッチング素子Ys,Yg,Yr,Yf及びスイッチング素子Xs,Xg,Xr,Xfの動作と同様である。したがって,モード9〜16(M9〜M16)でパネルキャパシタCpのX電極電圧Vxは,モード1〜8(M1〜M8)におけるY電極電圧Vyと同じ波形を有する。したがって,モード9〜16(M9〜M16)におけるパネル電圧Vy−Vxは零ボルト(第12電圧)から−Vs(第13電圧)の間をスイングする。本発明の第1の実施の形態にかかる維持放電回路のモード9〜16(M9〜M16)における動作に対する詳細な説明は,モード1〜8(M1〜M8)の説明を通じて当業者であれば容易に分かるので省略する。
In the course of
このように本発明の第1の実施の実施の形態によれば,モード1(M1)でインダクタL1に電流を注入する時間Δt1を調整することによって,パネル電圧の上昇時間ΔTrを調整することができ,同様にモード5(M5)ではインダクタL1に電流を注入する時間Δt5を調整することによって,パネル電圧の下降時間ΔTfを調整することができる。なお,モード(M1)でインダクタL1への電流注入量が,モード5(M5)でインダクタL1への電流流入量より多いことが好ましい。この場合には,パネル電圧の上昇時間を短くし下降時間を長いようにすることができる。 According to the first embodiment of the present invention, by adjusting the time Δt1 injecting a current in the inductor L 1 in mode 1 (M1), by adjusting the rise time ΔTr of the panel voltage can be, by adjusting the same manner mode 5 (M5) in the time of injecting current into the inductor L 1 .DELTA.t5, it is possible to adjust the fall time ΔTf the panel voltage. Incidentally, amount of current injected into the inductor L 1 in mode (M1) is preferably greater than the current inflow into the inductor L 1 in mode 5 (M5). In this case, the rise time of the panel voltage can be shortened and the fall time can be lengthened.
しかし,図5に示すように,パネルキャパシタCpのX電極とY電極との間にある放電空間の状態,即ち,壁電荷状態は全ての放電セルに関して均一でないので,壁電圧が放電せるごとに異なる。図5左側に示す放電セル51のように壁電圧が少量であれば壁電圧Vw1が低いから,放電を開始するための電圧が高くなり,右側に示す放電セル52のように壁電荷が多量であれば壁電圧Vw2が高いから,放電を開始するための電圧が低くなる。放電セル52のように壁電圧が高く開始電圧が低い場合には,パネル電圧Vy−Vxの上昇中に放電が開始することもある。つまり,スイッチング素子Ysが遮断されているモード2(M2)の中間で放電が開始することもあるので,電源Vs/2から放電を維持するための電力が供給されずにインダクタL1から電力が供給されなければならない。そして,モード3(M3)の開始時にスイッチング素子Ysが導通して放電が再び発生する。このように放電が二度発生することにより,パネル全体に均一な光が発生できないようになる。したがって,不均一な放電が起こらないようにパネル電圧Vy−Vxの上昇期間ΔTrを短くすることが好ましい。 However, as shown in FIG. 5, the state of the discharge space between the X electrode and the Y electrode of panel capacitor C p, i.e., the wall charge state is not uniform for all discharge cells, each wall voltage discharge cells Different. If the wall voltage is small as in the discharge cell 51 shown on the left side of FIG. 5, the wall voltage V w1 is low, so the voltage for starting the discharge becomes high, and the wall charge becomes large as in the discharge cell 52 shown on the right side. In this case, since the wall voltage Vw2 is high, the voltage for starting discharge becomes low. When high starting voltage is the wall voltage as the discharge cell 52 is low, the discharge during the ascent of the panel voltage V y -V x is also start. That is, the intermediate in the discharge mode 2 (M2) for the switching element Y s is blocked it is also start, power from the inductor L 1 without being supplied with electric power for maintaining the discharge from the power source Vs / 2 Must be supplied. The mode 3 (M3) at the start of the conducting switching element Y s discharge occurs again. By generating the discharge twice, uniform light cannot be generated on the entire panel. Therefore, it is preferable to shorten the rise time [Delta] T r of a heterogeneous panel voltage so no discharge is V y -V x.
また,パネル電圧Vy−Vxが急激に減少すると,急激な電界の変化による空間電荷の移動により,壁電荷の自己消去が発生し,放電セルに関して壁電荷分布が不均一になることもある。しかし,パネル電圧Vy−Vxの下降期間が長ければ,空間電荷の再結合によって壁電圧が低くなり,自己消去が発生しない。したがって,パネル電圧Vy−Vxの下降期間ΔTfをパネル電圧Vy−Vxの上昇期間ΔTrより長くすることが好ましい。 There also, when the panel voltage V y -V x abruptly decreases, the movement of the space charge due to a rapid change in the electric field, generated self-erasing of wall charges, also the wall charge distribution becomes uneven with respect to the discharge cells . However, the longer the falling period of the panel voltage V y -V x, the wall voltage decreases by the recombination of the space charges, self-erasing does not occur. Therefore, it is preferable that the falling period [Delta] T f of the panel voltage V y -V x longer than the rising period [Delta] T r of the panel voltage V y -V x.
そこで,図1に示す維持放電回路により,パネル電圧Vy−Vxの下降期間ΔTfをパネル電圧Vy−Vxの上昇期間ΔTrより長くなる場合の駆動タイミングを図6に示す。すなわち,図6では,モード1(M1)でインダクタL1に電流を注入する期間Δt1が,モード5(M5)でインダクタL1に電流を注入する期間Δt5より長い。したがって,パネル電圧Vy-Vxの上昇時間ΔTrが下降時間ΔTfより短くなる。 Therefore, the sustain discharge circuit shown in FIG. 1 shows a driving timing in the case where the falling period [Delta] T f of the panel voltage V y -V x longer than the rising period [Delta] T r of the panel voltage V y -V x in FIG. That is, in FIG. 6, the period Δt 1 during which the current is injected into the inductor L 1 in the mode 1 (M 1) is longer than the period Δt 5 during which the current is injected into the inductor L 1 in the mode 5 (M 5). Therefore, rise time [Delta] T r of the panel voltage V y -V x becomes shorter than the fall time [Delta] T f.
次に,本発明の第2の実施形態にかかる走査・維持駆動部300の維持放電回路について図7〜図9を参照しながら説明する。図7は第2の実施形態にかかる維持放電回路の概略的な回路図である。図8は第2の実施形態にかかる維持放電回路の駆動タイミング図であり,図9A〜図9Hは第2の実施形態にかかる維持放電回路における各モードの電流経路を示す回路図である。
Next, a sustain discharge circuit of the scan / sustain
上述した第1の実施形態においては,図3及び図6に示すように,モード9(M9)で,インダクタL1に流れる電流を全て回収した後にインダクタL2に電流を注入するようにしたが,必ずしもこれに限られず,後述する第2の実施形態にかかる維持放電回路のようにモード7(M7)及びモード8(M8)のどちらかでも,インダクタL2に電流を注入することができる。つまり,モード9(M9)の状態をモード7(M7)またはモード8(M8)の期間内に発生させることができる。このようにすると,パネル電圧Vy−Vxが零ボルトに維持される期間が第1及び第2の実施の形態より短くできる。 In the first embodiment described above, as shown in FIGS. 3 and 6, in the mode 9 (M9), but so as to inject a current in the inductor L 2 of the current flowing through the inductor L 1 after recovering all not necessarily limited to this, even in either mode 7 (M7) and mode 8 (M8) as sustain discharge circuit according to the second embodiment described later, it is possible to inject a current in the inductor L 2. That is, the mode 9 (M9) state can be generated within the period of the mode 7 (M7) or the mode 8 (M8). In this way, the period in which the panel voltage V y -V x is maintained at zero volts can be shorter than the first and second embodiments.
また,上述した第1の実施形態では,電源Vs/2,−Vs/2が供給する電圧を各々Vs/2及び−Vs/2とし,Y電極電圧Vy及びX電極電圧Vxの差を維持放電に必要な電圧Vsとしたが,必ずしもこれに限られず,後述する第2の実施形態にかかる維持放電回路のように,Y電極及びX電極に各々第2電圧例えば維持放電電圧Vsと第1電圧(第11電圧)例えば接地電圧0Vを印加することもできる。 In the first embodiment described above, the power source Vs / 2, respectively and V s / 2 and -V s / 2 the voltage supplied is -Vs / 2, the Y electrode voltage V y and the X electrode voltage V x Although the voltage V s necessary to sustain the difference, not necessarily limited thereto, such as the sustain discharge circuit according to the second embodiment described later, Y and X electrodes in each second voltage, for example, the sustain discharge voltage it is also possible to apply the V s and the first voltage (11 voltages) for example, a ground voltage 0V.
以下,第2の実施形態について具体的に説明する。図7に示すように,第2の実施形態にかかる維持放電回路は,第1の実施形態とは異なり,スイッチYs,Xsが維持放電電圧Vsを供給する電源Vsに連結されており,スイッチYg,Xgが接地電圧零ボルトを供給する接地線0に連結されている。また,電源Vsと接地線0との間にはキャパシタCyer1,Cyer2が直列に連結されており,スイッチYr,YfはキャパシタCyer1,Cyer2の接続点に連結されている。同様に,電源Vsと接地線0との間にはキャパシタCxer1,Cxer2が直列に連結されており,スイッチXr,XfはキャパシタCxer1,Cxer2の接続点に連結されている。このようなキャパシタCyer1,Cyer2,Cxer1,Cxer2には各々V1,V2(第3電圧に相当),V3,V4電圧が充電されている。なお,例えば上記Yg,Ysはそれぞれ第1,第2スイッチング素子の他の例を構成し,上記Yr,Yfはそれぞれ第3,第4スイッチング素子の他の例を構成する。
Hereinafter, the second embodiment will be specifically described. As shown in FIG. 7, the sustain discharge circuit according to the second embodiment differs from the first embodiment in that switches Y s and X s are connected to a power supply Vs for supplying a sustain discharge voltage V s. , Switches Y g , X g are connected to ground
ここで,V2電圧及びV4電圧が維持放電電圧Vsの半分に該当するVs/2電圧であると仮定し,図8,図9A〜図9Hを参照しながら第2の実施形態にかかる維持放電回路の動作ついて説明する。 Here, it assumed to be V s / 2 voltage V 2 voltage and V 4 voltage corresponding to half of the sustain discharge voltage Vs, Fig. 8, according to the second embodiment with reference to FIG. 9A~ view 9H The operation of the sustain discharge circuit will be described.
図8に示すように,モード1(M1:第1段階の他の例)では,スイッチング素子Yg,Xgが導通した状態でスイッチング素子Yrが導通する。そうすると,図9Aに示すようにキャパシタCyer2,スイッチング素子Yr,インダクタL1,スイッチング素子Ygへの電流経路(第1経路の他の例)が形成され,インダクタL1に流れる電流IL1はVs/2L1の傾きで増加する。即ち,モード1(M1)ではパネルキャパシタCpのY電極電圧Vy及びX電極電圧Vxが各々零ボルトに維持された状態でインダクタL1にエネルギ(第1エネルギ)が蓄積される。 As shown in FIG. 8, Mode 1: In (M1 another embodiment of the first stage), the switching element Y g, the switching element Y r in a state in which X g are turned conductive. Then, the capacitor C yermolayev yer-2 as shown in FIG. 9A, the switching element Y r, (another example of the first path) inductor L 1, the current path of the switching element Y g is formed, the current flowing through the inductor L 1 I L1 increases in the slope of V s / 2L 1. That is, the energy in the inductor L 1 (first energy) is accumulated in a state mode 1 (M1) in which the the panel capacitor C p Y electrode voltage V y and the X electrode voltage V x is maintained in each zero volts.
モード2(M2:第2段階の他の例,第11段階の他の例)では,スイッチング素子Ygが遮断され,図9Bに示すようにキャパシタCyer2,スイッチング素子Yr,インダクタL1,パネルキャパシタCp,スイッチング素子Xg,接地線0に電流経路(第2経路の他の例)が形成されてLC共振が発生する。このLC共振によってパネルキャパシタCpのY電極電圧Vyは増加するが,スイッチング素子YsのボディーダイオードによってVs電圧まで増加する。しかし,このLC共振は,第1の実施の形態と同様にインダクタL1に一定量の電流が流れている状態(インダクタにエネルギが保存された状態)で発生する。
Mode 2 (M2: another example of the second stage, another example of the 11th stage), the switching element Y g is turned off, the capacitor C yermolayev yer-2 as shown in FIG. 9B, the switching element Y r, inductor L 1, A current path (another example of the second path) is formed in the panel capacitor C p , the switching element X g , and the
モード3(M3:第3段階の他の例)では,パネルキャパシタCpのY電極電圧VyがVs電圧まで増加すると,スイッチング素子Ysが導通してY電極電圧VyがVs電圧に維持される。そして,図9Cに示すようなキャパシタCyer1,スイッチング素子Yr,インダクタL1,スイッチング素子Ysのボディーダイオードの経路(第6経路の他の例)経路でインダクタL1に流れていた電流IL1はキャパシタCyer1に回収される。 Mode 3: (M3 another example of the third stage), when Y electrode voltage V y of panel capacitor C p is increased to V s voltage switching element Y s is turned Y electrode voltage V y is V s voltage Is maintained. Then, the capacitor C Yer1 as shown in FIG. 9C, the switching element Y r, inductor L 1, the current I flowing in the inductor L 1 by (another example of the sixth path) route path of the body diode of switch Y s L1 is collected by the capacitor Cyer1 .
図8及び図9Dに示すように,モード4(M4:第12段階の他の例)では,インダクタL1に流れる電流IL1が0Aになった後にスイッチング素子Yrが遮断される。そして,スイッチング素子Ys,Xgは導通しているので,スイッチング素子Ys,パネルキャパシタCp,スイッチング素子Xgの経路(第5経路の他の例)により,パネルキャパシタCpのY電極電圧Vy及びX電極電圧Vxは各々Vs電圧及び零ボルトに維持され続ける。Y電極及びX電極の電圧差Vy−Vxが維持放電電圧になるので,維持放電が発生する。 As shown in FIG. 8 and FIG. 9D, Mode 4: (M4 another example of step 12), the switching element Y r is cut off after the current I L1 flowing to inductor L 1 becomes 0A. Since the switching elements Y s and X g are conducting, the Y electrodes of the panel capacitor C p are formed by the paths of the switching elements Y s , the panel capacitors C p and the switching elements X g (another example of the fifth path). voltage V y and the X electrode voltage V x continues to be maintained in each V s voltage and zero volts. Since the voltage difference V y -V x of Y and X electrodes becomes the sustain discharge voltage, the sustain discharge is generated.
モード5(M5:第4段階の他の例)では,スイッチング素子Ys,Xgが導通状態でスイッチング素子Yfが導通する。そうすると,図9Eに示すように電源Vs,スイッチング素子Ys,インダクタL1,スイッチング素子Yf,キャパシタCyer2に電流経路(第3経路の他の例)が形成され,インダクタL1に流れる電流は−Vs/2L1の傾きで減少する。モード5(M5)では,パネルキャパシタCpのY電極電圧Vy及びX電極電圧Vxを各々Vs電圧及び零ボルトに維持した状態で,モード1(M1)とは反対方向の電流をインダクタL1に注入する。即ち,インダクタにエネルギ(第2エネルギ)が蓄積される。 In mode 5 (M5: another example of the fourth stage), the switching elements Y s and X g are in a conductive state and the switching element Y f is in a conductive state. Then, the power supply as shown in FIG. 9E Vs, switching element Y s, inductor L 1, the switching element Y f, a current path in the capacitor C yermolayev yer-2 (another example of the third path) is formed, the current flowing through the inductor L 1 decreases at a slope of -V s / 2L 1. In mode 5 (M5), while keeping the Y electrode voltage V y and the X electrode voltage V x of panel capacitor C p each V s voltage and zero volts, the inductor in the opposite direction of the current of the mode 1 (M1) It is injected into the L 1. That is, energy (second energy) is stored in the inductor.
モード6(M6:第5段階の他の例,第13段階の他の例)では,スイッチング素子Ysが遮断されて図9Fに示すようなスイッチング素子Xg,パネルキャパシタCp,インダクタL1,スイッチング素子Yf,キャパシタCyer2に電流経路(第4経路の他の例)が形成され,LC共振が発生する。LC共振によってパネルキャパシタCpのY電極電圧Vyは減少するが,スイッチング素子Xgのボディーダイオードによって零ボルトまで減少する。しかし,このLC共振はモード2(M2)の時のようにインダクタL1に一定量の電流が流れている状態(インダクタにエネルギが保存された状態)で発生する。 Mode 6 (M6: Another example of the fifth stage, another example of the 13th stage), the switching element Y s is blocked switching element as shown in FIG. 9F X g, panel capacitor C p, inductor L 1 , The switching element Y f , and the capacitor Cyer2 , a current path (another example of the fourth path) is formed, and LC resonance occurs. Y electrode voltage V y of panel capacitor C p by LC resonance is reduced, but reduced to zero volts by the body diode of switch X g. However, the LC resonance is generated in the mode 2 (the state in which energy is stored in the inductor) state a certain amount of current is flowing to inductor L 1 as in the case of (M2).
モード7(M7:第6段階の他の例)では,パネルキャパシタCpのY電極電圧Vyが零ボルトまで減少すると,スイッチング素子Ygが導通し,Y電極電圧Vyが零ボルトに維持される。そして,図9Gに示すように,インダクタL1に流れていた電流IL1はスイッチング素子Ygのボディーダイオード,インダクタL1,スイッチング素子Yf,キャパシタCyer2の経路(第7経路の1例)で流れ,キャパシタCyer2に回収される。 Mode 7: In (M7 second another example of a 6 step), the Y electrode voltage V y of panel capacitor C p is decreased to zero volts, and conducts the switching element Y g, maintained at the Y electrode voltage V y is zero volts Is done. Then, as shown in FIG. 9G, current I L1 flowing in the inductor L 1 is the body diode of switch Y g, inductor L 1, the switching element Y f, the path of the capacitor C yermolayev yer-2 (1 example of the seventh path) And collected by the capacitor Cyer2 .
図8及び図9Hのように,モード8(M8:第14段階の他の例)では,インダクタL1に流れる電流IL1が零アンペアになった後にスイッチング素子Yfが遮断される。そして,スイッチング素子Yg,Xgは導通しているので,パネルキャパシタCpのY電極電圧Vy及びX電極電圧Vxは各々零ボルト維持され続ける。 As shown in FIG. 8 and FIG. 9H, Mode 8: In (M8 another example of step 14), the switching element Y f is interrupted after the current I L1 flowing to inductor L 1 becomes 0A. Then, the switching element Y g, since X g is conductive, Y electrode voltage V y and the X electrode voltage V x of panel capacitor C p is continuously maintained each zero volts.
このように,第2の実施形態においても,第1の実施形態と同様に,モード1(M1)〜モード8(M8)の過程で,パネル電圧Vy−Vxは零ボルトからVsの間をスイングすることができる。そして,図9に示すように,モード9〜16(M9〜16)におけるスイッチング素子Xs,Xg,Xr,Xf及びスイッチング素子Ys,Yg,Yr,Yfの動作は,各々モード1〜8(M1〜M8)におけるスイッチング素子Ys,Yg,Yr,Yf及びスイッチング素子Xs,Xg,Xr,Xfの動作と同様である。
Thus, in the second embodiment, as in the first embodiment, the mode 1 (M1) in the course of ~ mode 8 (M8), the panel voltage V y -V x is zero volts V s You can swing between. Then, as shown in FIG. 9, the switching elements X s in mode 9~16 (M9~16), X g, X r, X f , and the switching element Y s, Y g, Y r , the operation of the Y f is switching element Y s in each
このような第2の実施の形態では,キャパシタCyer2に充電された電圧V2を調節することによって,パネル電圧の上昇時間と下降時間を調節することができる。つまり,図9で,スイッチYr,Ygが同時に導通するモード1(M1)の期間と,スイッチYs,Yfが同時に遮断されるモード5(M5)の期間を調節することにより,キャパシタCyer2の電圧レベルの調整が可能である。 In such a second embodiment, by adjusting the voltage V 2 charged in the capacitor C yermolayev yer-2, can adjust the rise time and the fall time of the panel voltage. That is, in FIG. 9, switch Y r, and duration of the mode 1 (M1) to Y g is turned simultaneously, switch Y s, by Y f is to adjust the duration of the mode 5 (M5) which is cut off at the same time, the capacitor Adjustment of the voltage level of Cyer2 is possible.
次に,上記キャパシタCyer2の電圧レベルを調整する方法について図10〜図12を参照しながら説明する。図10〜図12はそれぞれ,第2の実施形態にかかる維持放電回路におけるキャパシタCyer2の放電電流及び充電電流を示す図である。 Next, a method of adjusting the voltage level of the capacitor Cyer2 will be described with reference to FIGS. FIGS. 10 to 12 are diagrams illustrating a discharge current and a charge current of the capacitor Cyer2 in the sustain discharge circuit according to the second embodiment, respectively.
図10に示すように,モード1の期間Δt1とモード5の期間Δt5を同一にすると,モード1でキャパシタCyer2から放電される電流と,モード5でキャパシタCyer2を充電する電流とが同一になる。したがって,キャパシタCyer2,Cyer2各々の両端電圧V1,V2がVs/2電圧を維持する。
As shown in FIG. 10, when the period Δt 1 of mode 1 is equal to the period Δt 5 of
このときは,図8に示すようにモード2及びモード6でインダクタL1に流れる電流IL1の大きさが最大になった時,パネルキャパシタCpのY電極電圧Vyは,ほぼVs/2電圧になる。
In this case, when the magnitude of current I L1 flowing to inductor L 1 in
一方,図11に示すように,モード1の期間Δt1をモード5の期間Δt5より短くすると,キャパシタCyer2の放電電流がキャパシタCyer2の充電電流より小さくなる。そうすると,平衡状態になった時,キャパシタCyer2の両端電圧V2はキャパシタCyer1の両端電圧V1より大きい値を維持するようになる。つまり,V2電圧がVs/2より大きくなる。
On the other hand, as shown in FIG. 11, when the period Delta] t 1 of
この場合には,モード2(M2)で,インダクタL1とパネルキャパシタCpの共振のために印加される電圧V2がVs/2電圧より大きいので,インダクタL1に流れる電流IL1の大きさが最大になった時,パネルキャパシタCpのY電極電圧VyはVs/2より大きい電圧になる。したがって,電流IL1の大きさが最大になった時点から少しだけ経過すると,Y電極電圧VyがVs電圧になるので,パネル電圧の上昇時間ΔTrが短くなる。 In this case, in the mode 2 (M2), the voltage V 2 applied to the resonance of the inductor L 1 and the panel capacitor C p is greater than V s / 2 voltage, the current I L1 flowing to inductor L 1 when the magnitude is maximized, Y electrode voltage V y of panel capacitor C p is a V s / 2 greater than voltage. Therefore, when the elapsed slightly from the time when the magnitude of current I L1 reaches a maximum, the Y electrode voltage V y becomes V s voltage rise time [Delta] T r of the panel voltage is shorter.
一方,図12に示すように,モード1の期間Δt1をモード5の期間Δt5より長くすると,キャパシタCyer2の放電電流がキャパシタCyer2の充電電流より大きくなる。そうすると,平衡状態になった時,キャパシタCyer2の両端電圧V2はキャパシタCyer1の両端電圧V1より小さい値を維持するようになる。つまり,V2電圧がVs/2より小さくなる。
On the other hand, as shown in FIG. 12, when the period Delta] t 1 of
この場合には,モード2(M2)で,インダクタL1とパネルキャパシタCpの共振のために印加される電圧V2がVs/2電圧より小さいので,インダクタL1に流れる電流IL1の大きさが最大になった時,パネルキャパシタCpのY電極電圧VyはVs/2より小さい電圧になる。したがって,電流IL1の大きさが最大になった時点から多くの時間が経過すると,Y電極電圧VyがVs電圧になるので,パネル電圧の上昇時間ΔTrが長くなる。 In this case, in the mode 2 (M2), the voltage V 2 applied to the resonance of the inductor L 1 and the panel capacitor C p is less than V s / 2 voltage, the current I L1 flowing to inductor L 1 when the magnitude is maximized, Y electrode voltage V y of panel capacitor C p is a V s / 2 less than voltage. Therefore, when a lot of time elapsed from when the magnitude of current I L1 reaches a maximum, the Y electrode voltage V y becomes V s voltage rise time [Delta] T r of the panel voltage is increased.
このように,第2の実施形態では,モード1(M1)とモード5(M2)の期間を調節することによって,キャパシタCyer2の電圧をVs/2電圧でない他の電圧とすることができる。そして,これにより,パネル電圧の上昇時間と下降時間を調節することができる。 Thus, in the second embodiment, by adjusting the duration of the mode 1 (M1) and Mode 5 (M2), may be other voltage not V s / 2 voltage a voltage of the capacitor C yermolayev yer-2 . Thus, the rise time and the fall time of the panel voltage can be adjusted.
このとき,第2の実施形態では,キャパシタCyer1を除去してモード3での電流を電源Vsで回収することも可能である。さらに,キャパシタCyer2の代りにV2電圧を供給する電源を連結することもできる。この場合にはV2電圧をV2/2電圧とし,第1の実施形態で説明したように,モード1とモード5の期間を調節することによって,パネル電圧の上昇時間と下降時間を調節することも可能である。
At this time, in the second embodiment, the current in
そして,前述した図2に示すの維持放電回路においても接地線0の代りにキャパシタCyer2をスイッチYr,Yfに連結することも可能である。そうすると,上述したように,キャパシタCyer2の放電電流(モード1)と充電電流(モード2)を調節することによって,パネル電圧の上昇時間と下降時間を調節することができる。また,キャパシタCyer2の代りに同一の電圧を供給する電源を連結することもできる。
Then, it is also possible to connect the capacitor C yermolayev yer-2 instead of the
そして,第1及び第2の実施形態では,Y電極に印加される電圧をVs電圧と零ボルト,またはVs/2電圧と−Vs/2電圧として説明した。これとは異なって二つの電圧の差がVs電圧になる二つの電圧Vh,Vh−VsをY電極に印加することもできる。 Then, in the first and second embodiments it has been described a voltage applied to the Y electrode as Vs voltage and zero volts or V s / 2 voltage and -V s / 2 voltage. Two voltages V h, the V h -V s may be applied to the Y electrode the difference between the two voltages is V s voltage Unlike this.
次に,本発明の第3の実施形態にかかる走査・維持駆動部300の維持放電回路について図13,図14を参照しながら詳細に説明する。図13は第3の実施形態にかかる維持放電回路の概略的な回路図であり,図14は第3の実施形態にかかる維持放電回路の駆動タイミング図である。
Next, a sustain discharge circuit of the scan / sustain
図13に示すように,第3の実施形態にかかる維持放電回路は−Vs/2の電圧を−電源として使用せず,キャパシタC1,C2を使用して供給するという点を除いては,図2に示す第1の実施の形態にかかる維持放電回路とほぼ同様である。そして,第1の実施の形態にかかる駆動方法は,図13に示す維持放電回路の駆動方式にも適用することができる。 As shown in FIG. 13, the sustain discharge circuit according to a third embodiment of the voltage -V s / 2 - not used as a power source, except that supplied by using the capacitors C 1, C 2 Is substantially the same as the sustain discharge circuit according to the first embodiment shown in FIG. The driving method according to the first embodiment can also be applied to the driving method of the sustain discharge circuit shown in FIG.
詳述すると,第3の実施形態にかかる維持放電回路は,スイッチング素子Yh,Yl,Xh,Xl,キャパシタC1,C2及びダイオードDy3,Dx3をさらに含み,キャパシタC1,C2にはそれぞれVs/2の電圧が充電されている。スイッチング素子Yh,Ylは電源Vs/2と接地線0との間に直列に連結され,スイッチング素子Yh,Ylの接続点と接地線0との間には,キャパシタC1とダイオードDy3が直列に連結されている。スイッチング素子Ysはスイッチング素子Yh,Ylの接続点に連結され,スイッチング素子YgはキャパシタC1とダイオードDy3との接続点に連結される。同様に,スイッチング素子Xh,Xlは電源Vs/2と接地線0との間に直列に連結され,その接続点と接地線0との間には,キャパシタC2とダイオードDx3が直列に連結されている。スイッチング素子Xsはスイッチング素子Xh,Xlの接続点に連結され,スイッチング素子XgはキャパシタC2とダイオードDx3との接続点に連結される。
More specifically, the sustain discharge circuit according to the third embodiment further includes a switching element Y h, Y l, X h , X l, the
このような第3の実施形態にかかる維持放電回路の動作は,図14に示すようにスイッチング素子Ys,Yg,Xs,Xgが動作する時点に,各々スイッチング素子Yh,Yl,Xh,Xlが同時に動作するという点を除いては第1の実施形態とほぼ同様である。より詳細に説明すると,スイッチング素子Ys,Yhが同時に導通状態になってパネルキャパシタCpに電源Vs/2の電圧Vs/2を供給する。同様に,スイッチング素子Xs,Xhが同時に導通してパネルキャパシタCpに電源Vs/2の電圧Vs/2を供給する。また,スイッチング素子Yg,Ylが同時にオンになって接地線0,スイッチング素子Yl,キャパシタC1,スイッチング素子Ygの経路を通じて−Vs/2の電圧をパネルキャパシタCpに供給する。同様にスイッチング素子Xg,Xlが同時に導通して接地線0,スイッチング素子Xl,キャパシタC1,スイッチング素子Xgの経路を通じて−Vs/2の電圧をパネルキャパシタCpに供給する。
Such operation of the third sustain discharge circuit according to an embodiment of the switching elements as shown in FIG. 14 Y s, Y g, X s, the time when the X g operates each switching element Y h, Y l , Xh , and Xl operate at the same time except that they operate simultaneously. More particularly, supplies a switching element Y s, the voltage of the Y h power Vs / 2 to the panel capacitor C p become simultaneously conductive V s / 2. Similarly, the switching elements X s, supplies power Vs / 2 voltage V s / 2 and X h conducts simultaneously the panel capacitor C p. Also supplies the switching element Y g, Y l is a ground line is turned on at the
このような第3の実施形態によれば,Vs/2電圧を供給する電源でVs/2電圧及び−Vs/2電圧をパネルキャパシタCpに供給することができる。 According to the third embodiment, it is possible to supply V s / 2 voltage and -V s / 2 voltage to the panel capacitor C p in the power supplies V s / 2 voltage.
次に,本発明の第4の実施形態にかかる走査・維持駆動部300の維持放電回路について図15,図16を参照しながら説明する。図15は第4の実施形態にかかる維持放電回路の概略的な回路図であり,図16は第4の実施形態にかかる維持放電回路の駆動タイミング図である。
Next, a sustain discharge circuit of the scan / sustain
上記第1〜第3の実施形態では,Y電極電圧Vyの上昇及び下降に同じインダクタL1を使用したが,必ずしもこれに限定されるものではない。この点,第4の実施形態においてはY電極電圧Vyの上昇及び下降に互いに異なるインダクタ(図15のL11,L12)を用いている。そして,このような二つのインダクタを使用する場合には,インダクタに電流を注入する段階(図3のM1,M5)を省略することができる。例えばインダクタL11,L12はそれぞれ第1,第2インダクタの1例を構成する。 In the first to third embodiment uses the same inductor L 1 to rise and fall of the Y electrode voltage V y, not necessarily limited thereto. In this regard, in the fourth embodiment uses a different rise and fall of the Y electrode voltage V y inductor (L 11, L 12 in FIG. 15). When such two inductors are used, the step of injecting current into the inductors (M1 and M5 in FIG. 3) can be omitted. For example, the inductors L 11 and L 12 each constitute one example of first and second inductors.
以下,このような第4の実施形態について具体的に説明する。図15には,パネルキャパシタCpのX電極電圧はある段階では零ボルトに維持すると仮定し,維持放電回路のうちのY電極部分だけを示したものである。第4の実施形態にかかる維持放電回路はインダクタL11,L12,キャパシタCyer,電源Vs及び接地線0を除いては第1の実施形態とほぼ同様である。
Hereinafter, such a fourth embodiment will be specifically described. 15 shows, in the X electrode voltage is the stage of panel capacitor C p is assumed to maintain zero volts, there is shown only the Y electrode portion of the sustain discharge circuit. The sustain discharge circuit according to the fourth embodiment is almost the same as the first embodiment except for the inductors L 11 and L 12 , the capacitor Cyer , the power supply Vs, and the
より詳細には,スイッチング素子Ys,Ygは第13電圧例えばVsを供給する電源Vsと第11電圧(ここでは電圧0)の信号線に相当する接地線0との間に直列に連結されている。
More specifically, connected in series between the switching element Y s, Y g is a
インダクタL11はスイッチング素子Ys,Ygの接続点とスイッチング素子Yrとの間に連結され,インダクタL12はスイッチング素子Ys,Ygの接続点とスイッチング素子Yfとの間に連結されている。そして,スイッチング素子Yr,Yfの接続点と接地線0との間にはキャパシタCyerが連結されている。電源VsはVs電圧を供給し,キャパシタCyerにはVs/2電圧が充電されている。即ち,電源Vsと接地線0によって,Y電極電圧Vyは第1の実施の形態とは異なって第12電圧である零ボルトから第13電圧であるVsの間をスイングする。
The inductor L 11 is connected between the switching element Y s, Y g of connecting points and the switching element Y r, inductor L 12 is connected between the switching element Y s, Y g of connecting points and the switching element Y f Have been. A capacitor C yer is connected between the connection point of the switching elements Y r and Y f and the
図15に示すように,モード1(M1)ではスイッチング素子Yrが導通して,キャパシタCyer,スイッチング素子Yr,インダクタL11,パネルキャパシタCpの経路(第1共振経路)でLC共振が発生する。このLC共振によって,図16に示すように,パネル電圧Vpは増加するようになり,インダクタL11の電流IL11はサイン波の半周期(0度から180度)を形成する。モード2(M2)では,Y電極電圧VyがVs電圧まで増加したとき,スイッチング素子Yrがオフになりスイッチング素子Yはオンになって,Y電極電圧VyはVsに維持される。つまり,モード2(M2)でパネルは維持放電する。 As shown in FIG. 15, the mode 1 (M1) in conducting the switching element Y r, capacitor C yer, switching element Y r, inductor L 11, LC resonance with the panel capacitor C p path (first resonance path) Occurs. This LC resonance, as shown in FIG. 16, the panel voltage V p becomes to increase, the current I L11 inductor L 11 forms a half period of the sine wave (0 degrees to 180 degrees). In mode 2 (M2), when the Y electrode voltage V y has increased to V s voltage switching element Y switching element Y r is turned off is turned on, the Y electrode voltage V y is maintained at V s . That is, the panel performs sustain discharge in mode 2 (M2).
次に,モード3(M3)では,スイッチング素子Ysがオフになりスイッチング素子Yfがオンになって,パネルキャパシタCp,インダクタL12,スイッチング素子Yf,キャパシタCyerの経路(第2共振経路)でLC共振が発生する。この共振によってパネル電圧Vpは減少し,インダクタL12の電流IL12はサイン波の後半周期(180度から360度)を形成する。モード4(M4)ではパネル電圧Vpが零ボルトまで減少したとき,スイッチング素子Yfがオフになりスイッチング素子Ygがオンになって,Y電極電圧Vyは零ボルトに維持される。 Then, in the mode 3 (M3), switching element Y f switching element Y s is turned off is turned on, the panel capacitor C p, inductor L 12, the switching element Y f, the path of the capacitor C yer (second LC resonance occurs in the resonance path). The panel voltage V p by the resonance is reduced, the current I L12 of the inductor L 12 forms a cycle (360 degrees 180 degrees) the second half of the sine wave. When the mode 4 (M4) in the panel voltage V p is reduced to zero volts, the switching element Y f is the switching element Y g off is turned on, Y electrode voltage V y is maintained at zero volts.
そして,Y電極電圧Vyを零ボルトに維持しながらモード1〜4(M1〜M4)に対応する過程を通じてX電極電圧Vxを零ボルトからVs電圧の間でスイングさせる。このようにしてパネルに維持放電に必要な電圧Vsを供給することができる。
Then, to swing between the X electrode voltage V x to zero volts through a process corresponding to the
下記の数式(3)及び(4)に示すように,Y電極電圧Vyの上昇時間ΔTr及び下降時間ΔTfは,各々インダクタL11,L12のインダクタンスL11,L12の関数であるので,インダクタンスL11,L12を調節することによって,パネル電圧Vyの上昇時間ΔTr及び下降時間ΔTfを調節することができる。このとき,前述のようにインダクタンスL11を小さくしインダクタンスL12を大きくして,パネル電圧Vyの上昇時間ΔTrを短くし下降時間ΔTfを長いようにすることが好ましい。 Below, as shown in Equation (3) and (4), rise time [Delta] T r and fall time [Delta] T f of the Y electrode voltage V y are each a function of the inductance L 11, L 12 of the inductor L 11, L 12 since, by adjusting the inductance L 11, L 12, it is possible to adjust the rise time [Delta] T r and fall time [Delta] T f of the panel voltage V y. At this time, by increasing the inductance L 12 to reduce inductance L 11 as described above, it is preferable that the rise time [Delta] T r of the panel voltage V y shortened so as long a fall time [Delta] T f.
そして,第4の実施形態においても第1の実施形態のように電源Vs/2,−Vs/2を用いることができる。つまり,スイッチング素子Ys,Ygに各々電源Vs/2,−Vs/2を連結し,スイッチング素子Yr,Yfの接続点にキャパシタCerの代りに接地線0を連結することができる。このようにすると,第1の実施形態のようにパネルキャパシタCpのY電極電圧Vyを−Vs/2電圧からVs/2電圧の間でスイングさせることができる。Y電極電圧VyがVs/2電圧であるとき,X電極電圧Vxを−Vs/2に維持し,パネルに維持放電に必要な電圧Vsを供給することができる。
In the fourth embodiment, the power supplies Vs / 2 and -Vs / 2 can be used as in the first embodiment. That is, it is possible to respectively supply Vs / 2, concatenates the -Vs / 2 to the switching element Y s, Y g, connects the
以上第1〜第4の実施形態で説明したように,本発明によれば,パネル電圧の上昇時間及び下降時間を調節することができる。特に,パネル電圧の上昇時間を急速にし,パネル電圧上昇中に放電が二度発生しないようにすることで,均一な放電が可能になる。また,パネル電圧の下降時間を上昇時間より長くすることで,壁電荷の自己消去が発生しないようにし,放電セル間壁電荷分布を均一にすることができる。 According to the present invention, as described in the first to fourth embodiments, the rise time and the fall time of the panel voltage can be adjusted. In particular, uniform discharge is possible by making the rise time of the panel voltage rapid and preventing discharge from occurring twice during the rise of the panel voltage. Further, by making the falling time of the panel voltage longer than the rising time, it is possible to prevent the self-erasure of the wall charges from occurring and to make the wall charge distribution between the discharge cells uniform.
以上,添付図面を参照しながら本発明の好適な実施形態について説明したが,本発明は係る例に限定されないことは言うまでもない。当業者であれば,特許請求の範囲に記載された範疇内において,各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。 Although the preferred embodiments of the present invention have been described with reference to the accompanying drawings, it is needless to say that the present invention is not limited to the examples. It is clear that a person skilled in the art can conceive various changes or modifications within the scope of the claims, and these naturally belong to the technical scope of the present invention. I understand.
例えば上記実施形態では,第3電圧は,第1電圧及び第2電圧の中間に該当する電圧である場合について説明したが,第3電圧は,第1電圧及び前記第2電圧の中間に該当する電圧と,第2電圧との間の電圧であってもよく,また第3電圧は,第1電圧及び第2電圧の間の電圧であれば上記のような電圧に限られない。 For example, in the above-described embodiment, the case has been described where the third voltage is a voltage intermediate between the first voltage and the second voltage. However, the third voltage is an intermediate voltage between the first voltage and the second voltage. The third voltage may be a voltage between the first voltage and the second voltage, and may be a voltage between the voltage and the second voltage.
本発明は,プラズマディスプレイパネルを駆動する際の駆動装置及び駆動方法に適用可能である。 The present invention is applicable to a driving device and a driving method for driving a plasma display panel.
100 プラズマパネル
200 アドレス駆動部
300 走査・維持駆動部
400 制御部
310 Y電極駆動部
320 X電極駆動部
330 Y電極電力回収部
340 X電極電力回収部
Ys,Yg,Xs,Xg スイッチング素子
Yr,Yf,Xr,Xf スイッチング素子
Yh,Yl,Xh,Xl スイッチング素子
L1,L2 インダクタ
Cp パネルキャパシタ
Cyer1,Cyer2 キャパシタ
Cxer1,Cxer2 キャパシタ
Vy Y電極電圧
Vx X電極電圧
Vs/2 +電源
−Vs/2 −電源
0 接地線
Dy1,Dy2,Dx1 ダイオード
Dx2,Dy3,Dx3 ダイオード
Vy−Vx パネル電圧
100
Claims (34)
前記第1及び第2電極の電圧が各々第1電圧に維持されている間,前記第1電極に電気的に連結されたインダクタに,第1方向の電流を注入し第1エネルギを保存する第1段階と,
前記第2電極の電圧が前記第1電圧に維持された状態で,前記インダクタと前記パネルキャパシタとの間の共振及び前記第1エネルギを用いて前記第1電極の電圧を第2電圧に変更する第2段階と,
前記第1及び第2電極の電圧を各々前記第2及び第1電圧に維持した状態で,前記インダクタに残っているエネルギを回収する第3段階と,
を含む,プラズマディスプレイパネルの駆動方法。 A method for driving a plasma display panel in which a panel capacitor is formed between first and second electrodes, comprising:
While the voltages of the first and second electrodes are each maintained at the first voltage, a current in a first direction is injected into an inductor electrically connected to the first electrode to store a first energy. One stage,
While the voltage of the second electrode is maintained at the first voltage, the voltage of the first electrode is changed to the second voltage using the resonance between the inductor and the panel capacitor and the first energy. The second stage,
Recovering the energy remaining in the inductor while maintaining the voltages of the first and second electrodes at the second and first voltages, respectively;
A method for driving a plasma display panel, comprising:
前記第2電極の電圧が前記第1電圧に維持された状態で,前記インダクタと前記パネルキャパシタとの間の共振及び前記第2エネルギを用いて前記第1電極の電圧を前記第1電圧に変更する第5段階と,
前記第1及び第2電極の電圧を各々前記第1電圧に維持した状態で,前記インダクタに残っているエネルギを回収する第6段階と,
をさらに含む,請求項1に記載のプラズマディスプレイパネルの駆動方法。 While maintaining the voltages of the first and second electrodes at the second and first voltages, respectively, a current in a second direction opposite to the first direction is injected into the inductor to store second energy. The fourth stage,
While the voltage of the second electrode is maintained at the first voltage, the voltage of the first electrode is changed to the first voltage using the resonance between the inductor and the panel capacitor and the second energy. The fifth stage,
A sixth step of recovering energy remaining in the inductor while maintaining the voltages of the first and second electrodes at the first voltage, respectively;
The method of driving a plasma display panel according to claim 1, further comprising:
前記第1段階は,前記第1及び第2電圧間の大きさを有する第3電圧を供給する第3信号線,前記インダクタ及び前記第1信号線に形成される経路で,前記インダクタに前記第1方向の電流を注入し,
前記第4段階は,前記第2信号線,前記インダクタ及び前記第3信号線に形成される経路で,前記インダクタに前記第2方向の電流を注入することを特徴とする,請求項2に記載のプラズマディスプレイパネルの駆動方法。 The first and second voltages are supplied by first and second signal lines, respectively.
The first step is a path formed between a third signal line for supplying a third voltage having a magnitude between the first and second voltages, the inductor, and the first signal line, and a path formed between the inductor and the first signal line. Inject current in one direction,
3. The method of claim 2, wherein in the fourth step, the current in the second direction is injected into the inductor through a path formed between the second signal line, the inductor, and the third signal line. Driving method of a plasma display panel.
前記第5段階は,前記パネルキャパシタ,前記インダクタ及び前記第3信号線に形成される経路で共振を発生させることを特徴とする,請求項6に記載のプラズマディスプレイパネルの駆動方法。 The second step generates resonance in a path formed in the third signal line, the inductor, and the panel capacitor,
7. The method of claim 6, wherein in the fifth step, resonance is generated in a path formed by the panel capacitor, the inductor, and the third signal line.
前記第1方向の電流は前記キャパシタから放電される電流であり,前記第2方向の電流は前記キャパシタを充電する電流であり,前記キャパシタから放電されるエネルギと前記キャパシタを充電するエネルギとが実質的に同一であることを特徴とする,請求項9に記載のプラズマディスプレイパネルの駆動方法。 The third voltage is provided by a capacitor;
The current in the first direction is a current discharged from the capacitor, the current in the second direction is a current for charging the capacitor, and the energy discharged from the capacitor and the energy for charging the capacitor are substantially equal. 10. The method according to claim 9, wherein the driving method is the same as the driving method.
前記第1方向の電流は前記キャパシタから放電される電流であり,前記第2方向の電流は前記キャパシタを充電する電流であり,前記キャパシタから放電されるエネルギが前記キャパシタを充電するエネルギより小さいことを特徴とする,請求項11に記載のプラズマディスプレイパネルの駆動方法。 The third voltage is provided by a capacitor;
The current in the first direction is a current discharged from the capacitor, the current in the second direction is a current for charging the capacitor, and the energy discharged from the capacitor is smaller than the energy for charging the capacitor. The method of driving a plasma display panel according to claim 11, wherein:
前記第2電極の電圧を第1電圧に維持した状態で,前記第1電極に電気的に連結された第1インダクタと前記パネルキャパシタとの間の共振を用いて前記第1電極の電圧を第2電圧に変更する第11段階と,
前記第1及び第2電極の電圧を各々前記第2及び第1電圧に維持する第12段階と,
前記第2電極の電圧を前記第1電圧に維持した状態で,前記第1電極に電気的に連結された第2インダクタと前記パネルキャパシタとの間の共振を用いて前記第2電極の電圧を前記第1電圧に変更する第13段階と,
前記第1及び第2電極の電圧を各々前記第1電圧に維持する第14段階と,
を含む,プラズマディスプレイパネルの駆動方法。 A method for driving a plasma display panel in which a panel capacitor is formed between first and second electrodes, comprising:
While the voltage of the second electrode is maintained at the first voltage, the voltage of the first electrode is reduced to the first voltage by using resonance between the first inductor electrically connected to the first electrode and the panel capacitor. An eleventh step of changing to two voltages;
A twelfth step of maintaining the voltages of the first and second electrodes at the second and first voltages, respectively;
While maintaining the voltage of the second electrode at the first voltage, the voltage of the second electrode is changed using resonance between a second inductor electrically connected to the first electrode and the panel capacitor. A thirteenth step of changing to the first voltage;
A fourteenth step of maintaining the voltages of the first and second electrodes at the first voltage, respectively;
A method for driving a plasma display panel, comprising:
前記第13段階は,前記パネルキャパシタ,前記第2インダクタ及び前記信号線に形成される経路で共振を発生させることを特徴とする,請求項13または14に記載のプラズマディスプレイパネルの駆動方法。 In the eleventh step, resonance is generated in a signal line for supplying a third voltage having a magnitude between the first and second voltages, a path formed in the first inductor and the panel capacitor,
15. The method of claim 13, wherein in the thirteenth step, resonance occurs in a path formed between the panel capacitor, the second inductor, and the signal line.
前記第1電極に電気的に連結されるインダクタと,
前記第1及び第2電極の電圧が各々第1電圧に維持されている間,前記第1及び第2電圧間の大きさを有する第3電圧を供給する信号線,前記インダクタ及び前記第1電圧を供給する第1電源に形成され,前記インダクタに第1方向の電流が注入される第1経路と,
前記第2電極の電圧が前記第1電圧に維持され,前記第1方向の電流が前記インダクタに流れている間,前記信号線,前記インダクタ及び前記パネルキャパシタにLC共振を発生させ,前記第1電極の電圧を前記第1電圧から前記第2電圧に変更する第2経路と,
前記第1及び第2電極の電圧が各々前記第2及び第1電圧に維持されている間,前記第2電圧を供給する第2電源,前記インダクタ及び前記信号線に形成され,前記インダクタに前記第1方向と反対方向である第2方向の電流が注入される第3経路と,
前記第2電極の電圧が前記第1電圧に維持され,前記第2方向の電流が前記インダクタに流れている間,前記パネルキャパシタ,前記インダクタ及び前記信号線にLC共振を発生させ,前記第1電極の電圧を前記第2電圧から前記第1電圧に変更する第4経路と,
を含む,プラズマディスプレイパネルの駆動装置。 An apparatus for driving a plasma display panel having a panel capacitor formed between first and second electrodes, comprising:
An inductor electrically connected to the first electrode;
A signal line for supplying a third voltage having a magnitude between the first and second voltages, the inductor, and the first voltage while the voltages of the first and second electrodes are maintained at the first voltage, respectively; A first path formed in a first power supply that supplies a current in a first direction to the inductor;
The voltage of the second electrode is maintained at the first voltage, and while the current in the first direction flows through the inductor, LC resonance is generated in the signal line, the inductor, and the panel capacitor, and A second path for changing the voltage of the electrode from the first voltage to the second voltage;
While the voltages of the first and second electrodes are maintained at the second and first voltages, respectively, a second power supply for supplying the second voltage, the inductor, and the signal line are formed. A third path through which a current in a second direction opposite to the first direction is injected;
While the voltage of the second electrode is maintained at the first voltage and the current in the second direction flows through the inductor, LC resonance occurs in the panel capacitor, the inductor, and the signal line, and A fourth path for changing the voltage of the electrode from the second voltage to the first voltage;
A driving device for a plasma display panel, including:
前記第1電極の電圧が前記第1電圧に変更された後,前記インダクタ及び前記信号線に形成され,前記インダクタに流れる前記第2方向の電流を回収する第7経路と,
をさらに含むことを特徴とする,請求項17または18に記載のプラズマディスプレイパネルの駆動装置。 A sixth path formed in the inductor and the second power supply for recovering the current in the first direction flowing through the inductor after the voltage of the first electrode is changed to the second voltage;
After the voltage of the first electrode is changed to the first voltage, a seventh path formed in the inductor and the signal line for collecting the current in the second direction flowing through the inductor;
The driving apparatus of claim 17, further comprising:
前記第2電源と前記第1電極との間に連結される第2スイッチング素子と,
前記インダクタと前記信号線との間に並列に連結される第3及び第4スイッチング素子
とをさらに含み,
前記第1経路は,前記第1及び第3スイッチング素子のターンオン,そして,前記第2及び第4スイッチング素子のターンオフによって形成され,
前記第2経路は,前記第3スイッチング素子のターンオン,そして,前記第1,第2及び第4スイッチング素子のターンオフによって形成され,
前記第3経路は,前記第2及び第4スイッチング素子のターンオン,そして,前記第1及び第3スイッチング素子のターンオフによって形成され,
前記第4経路は,前記第4スイッチング素子のターンオン,そして,前記第1〜第3スイッチング素子のターンオフによって形成されることを特徴とする,請求項17または18に記載のプラズマディスプレイパネルの駆動装置。 A first switching device connected between the first power source and the first electrode;
A second switching device connected between the second power source and the first electrode;
A third switching element connected in parallel between the inductor and the signal line;
The first path is formed by turning on the first and third switching elements and turning off the second and fourth switching elements.
The second path is formed by turning on the third switching element and turning off the first, second, and fourth switching elements.
The third path is formed by turning on the second and fourth switching elements and turning off the first and third switching elements.
19. The driving apparatus of claim 17, wherein the fourth path is formed by turning on the fourth switching element and turning off the first to third switching elements. .
前記第1電極に各々電気的に連結された第1及び第2インダクタと,
前記第2電極の電圧が第1電圧に維持された状態で,前記第1インダクタと前記パネルキャパシタとの間に共振が発生し,前記第1電極の電圧が第2電圧に変更される第1共振経路と,
前記第2電極の電圧が前記第1電圧に維持された状態で,前記第2インダクタと前記パネルキャパシタとの間に共振が発生し,前記第1電極の電圧が前記第1電圧に変更される第2共振経路とを含み,
前記第1インダクタは前記第2インダクタより小さいインダクタンスを有することを特徴とする,プラズマディスプレイパネルの駆動装置。 An apparatus for driving a plasma display panel having a panel capacitor formed between first and second electrodes, comprising:
First and second inductors respectively electrically connected to the first electrode;
When the voltage of the second electrode is maintained at the first voltage, resonance occurs between the first inductor and the panel capacitor, and the voltage of the first electrode is changed to the second voltage. Resonance path,
When the voltage of the second electrode is maintained at the first voltage, resonance occurs between the second inductor and the panel capacitor, and the voltage of the first electrode is changed to the first voltage. And a second resonance path,
The driving device of a plasma display panel, wherein the first inductor has an inductance smaller than the second inductor.
前記第2電極の電圧が第11電圧に維持された状態で,前記パネルキャパシタを第12電圧から第13電圧に充電する段階と,
前記第2電極の電圧が前記第11電圧に維持された状態で,前記パネルキャパシタを前記第13電圧から前記第12電圧に放電する段階と,
を含み,
前記パネルキャパシタを充電する時間が,前記パネルキャパシタを放電する時間より短いことを特徴とする,プラズマディスプレイパネルの駆動方法。 A method for driving a plasma display panel in which a panel capacitor is formed between first and second electrodes, comprising:
Charging the panel capacitor from a twelfth voltage to a thirteenth voltage while the voltage of the second electrode is maintained at an eleventh voltage;
Discharging the panel capacitor from the thirteenth voltage to the twelfth voltage while the voltage of the second electrode is maintained at the eleventh voltage;
Including
A method for driving a plasma display panel, wherein a time for charging the panel capacitor is shorter than a time for discharging the panel capacitor.
所定の電圧を充電しているキャパシタと前記パネルキャパシタとの間に電気的に連結されたインダクタに第1エネルギを蓄積する段階と,
前記第1エネルギが蓄積された前記インダクタを通じて前記パネルキャパシタを充電する段階と,
前記インダクタに第2エネルギを蓄積する段階と,
前記第2エネルギが蓄積された前記インダクタを通じて前記パネルキャパシタを放電する段階とを含み,
前記所定の電圧は前記第1エネルギ及び前記第2エネルギの量によって調節されることを特徴とする,プラズマディスプレイパネルの駆動方法。
A method for driving a plasma display panel in which a panel capacitor is formed between first and second electrodes, comprising:
Storing first energy in an inductor electrically connected between the capacitor charging a predetermined voltage and the panel capacitor;
Charging the panel capacitor through the inductor in which the first energy is stored;
Storing a second energy in the inductor;
Discharging the panel capacitor through the inductor in which the second energy is stored,
The driving method of a plasma display panel, wherein the predetermined voltage is adjusted according to an amount of the first energy and the second energy.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0062095A KR100502906B1 (en) | 2002-10-11 | 2002-10-11 | Driving method of plasma display panel |
KR10-2002-0070383A KR100458574B1 (en) | 2002-11-13 | 2002-11-13 | Apparatus and method for driving plasma display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004133475A true JP2004133475A (en) | 2004-04-30 |
Family
ID=32179185
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003282520A Pending JP2004133406A (en) | 2002-10-11 | 2003-07-30 | Apparatus and method for driving plasma display panel |
JP2003354242A Pending JP2004133475A (en) | 2002-10-11 | 2003-10-14 | Drive device of plasma display panel and driving method thereof |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003282520A Pending JP2004133406A (en) | 2002-10-11 | 2003-07-30 | Apparatus and method for driving plasma display panel |
Country Status (3)
Country | Link |
---|---|
US (2) | US7023139B2 (en) |
JP (2) | JP2004133406A (en) |
CN (1) | CN1326105C (en) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100515330B1 (en) * | 2003-01-29 | 2005-09-15 | 삼성에스디아이 주식회사 | Plasma display panel and driving apparatus and method thereof |
KR100550983B1 (en) * | 2003-11-26 | 2006-02-13 | 삼성에스디아이 주식회사 | Plasma display device and driving method of plasma display panel |
KR20050081012A (en) * | 2004-02-12 | 2005-08-18 | 엘지전자 주식회사 | Device for driving plasma display panel |
EP1632928A3 (en) * | 2004-09-07 | 2006-10-11 | LG Electronic Inc. | Energy recovery apparatus and method for a plasma display panel |
KR100588019B1 (en) * | 2004-12-31 | 2006-06-12 | 엘지전자 주식회사 | Energy recovery apparatus and method of plasma display panel |
KR100623452B1 (en) * | 2005-02-23 | 2006-09-14 | 엘지전자 주식회사 | Apparatus for driving plasma display panel |
US7352344B2 (en) * | 2005-04-20 | 2008-04-01 | Chunghwa Picture Tubes, Ltd. | Driver circuit for plasma display panels |
US7667696B2 (en) * | 2005-05-24 | 2010-02-23 | Lg Electronics Inc. | Plasma display apparatus |
TWI345755B (en) * | 2005-06-21 | 2011-07-21 | Chunghwa Picture Tubes Ltd | Method of switching a high-side switch of a pdp scan circuit in a zero-voltage-switching mode |
TWI340949B (en) * | 2005-06-22 | 2011-04-21 | Chunghwa Picture Tubes Ltd | Driving circuit of plasma display panel |
US7375704B2 (en) * | 2005-06-22 | 2008-05-20 | Chunghwa Picture Tubes, Ltd. | Plasma display panel driving circuit |
TWI349916B (en) * | 2005-06-22 | 2011-10-01 | Chunghwa Picture Tubes Ltd | Driving circuit of plasma display panel |
TWI349917B (en) * | 2005-06-22 | 2011-10-01 | Chunghwa Picture Tubes Ltd | Multi-mode switch for plasma display panel |
TWI344130B (en) * | 2005-06-22 | 2011-06-21 | Chunghwa Picture Tubes Ltd | Driving circuit of plasma display panel |
US7397446B2 (en) * | 2005-06-22 | 2008-07-08 | Chunghwa Picture Tubes, Ltd. | Plasma display panel driving circuit |
KR100908715B1 (en) * | 2005-07-08 | 2009-07-22 | 삼성에스디아이 주식회사 | Plasma display device and driving method thereof |
US20070046584A1 (en) * | 2005-08-25 | 2007-03-01 | Jung Hai Y | Apparatus and method for driving plasma display panel |
CN100433095C (en) * | 2005-08-26 | 2008-11-12 | 中华映管股份有限公司 | Method for reducing energy consumption of plasma display |
TWI299153B (en) * | 2005-10-24 | 2008-07-21 | Chunghwa Picture Tubes Ltd | Circuit and method for resetting plasma display panel |
KR100740112B1 (en) * | 2005-11-02 | 2007-07-16 | 삼성에스디아이 주식회사 | Plasma display, and driving device and method thereof |
FR2893753A1 (en) * | 2005-11-18 | 2007-05-25 | St Microelectronics Sa | CONTROLLING A ENERGY RECOVERY STAGE OF A PLASMA DISPLAY |
US20080136800A1 (en) * | 2006-12-12 | 2008-06-12 | Choi Jeongpil | Plasma display apparatus |
KR20080059902A (en) * | 2006-12-26 | 2008-07-01 | 엘지전자 주식회사 | Plasma display device |
KR100937966B1 (en) * | 2007-06-29 | 2010-01-21 | 삼성에스디아이 주식회사 | Plasma display and driving method thereof |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5081400A (en) * | 1986-09-25 | 1992-01-14 | The Board Of Trustees Of The University Of Illinois | Power efficient sustain drivers and address drivers for plasma panel |
US4866349A (en) * | 1986-09-25 | 1989-09-12 | The Board Of Trustees Of The University Of Illinois | Power efficient sustain drivers and address drivers for plasma panel |
JP2746792B2 (en) | 1992-03-19 | 1998-05-06 | 富士通株式会社 | AC Drive Type Plasma Display Panel Driver and Control Method Thereof |
DE4321945A1 (en) * | 1993-07-02 | 1995-01-12 | Thomson Brandt Gmbh | Alternating voltage generator for controlling a plasma display screen |
JP2891280B2 (en) | 1993-12-10 | 1999-05-17 | 富士通株式会社 | Driving device and driving method for flat display device |
JP3226815B2 (en) | 1996-03-08 | 2001-11-05 | 日本電気株式会社 | Driving circuit and driving method for capacitive load |
JP3672669B2 (en) | 1996-05-31 | 2005-07-20 | 富士通株式会社 | Driving device for flat display device |
KR19980023076A (en) | 1996-09-25 | 1998-07-06 | 배순훈 | PDP Power Recovery Device |
JP3596197B2 (en) | 1996-11-18 | 2004-12-02 | 三菱電機株式会社 | Plasma display device |
JP3568098B2 (en) | 1998-06-03 | 2004-09-22 | パイオニア株式会社 | Display panel drive |
JP3114865B2 (en) | 1998-06-04 | 2000-12-04 | 日本電気株式会社 | Driving device for plasma display panel |
KR100297853B1 (en) * | 1998-07-27 | 2001-10-26 | 구자홍 | Multi-step Energy Recovery Device |
JP2000047634A (en) | 1998-07-29 | 2000-02-18 | Pioneer Electron Corp | Driving method of plasma display device |
JP3322343B2 (en) | 1999-02-19 | 2002-09-09 | 日本電気株式会社 | Driving apparatus and driving method for plasma display panel |
JP4827040B2 (en) | 1999-06-30 | 2011-11-30 | 株式会社日立プラズマパテントライセンシング | Plasma display device |
JP3274444B2 (en) | 1999-11-09 | 2002-04-15 | 松下電器産業株式会社 | Drive circuit and display device |
JP2001331147A (en) | 2000-05-22 | 2001-11-30 | Matsushita Electric Ind Co Ltd | Driving circuit for display panel |
TW526459B (en) * | 2000-06-23 | 2003-04-01 | Au Optronics Corp | Plasma display holding-stage driving circuit with discharging current compensation function |
KR20080037123A (en) * | 2000-07-28 | 2008-04-29 | 톰슨 라이센싱 | Method and apparatus for power level control of a display device |
KR100365693B1 (en) | 2000-09-26 | 2002-12-26 | 삼성에스디아이 주식회사 | AC plasma display panel of sustain circuit |
CN1208749C (en) * | 2000-10-09 | 2005-06-29 | 友达光电股份有限公司 | Electrically saving driver circuit |
JP4299539B2 (en) | 2000-11-09 | 2009-07-22 | エルジー エレクトロニクス インコーポレーテッド | Energy recovery circuit with boost function and energy efficiency method using the same |
US6963174B2 (en) * | 2001-08-06 | 2005-11-08 | Samsung Sdi Co., Ltd. | Apparatus and method for driving a plasma display panel |
KR100421014B1 (en) * | 2001-08-28 | 2004-03-04 | 삼성전자주식회사 | Energy recovery apparatus and energy recovery circuit design method using a coupled inductor in the plasma display panel drive system |
KR100477985B1 (en) * | 2001-10-29 | 2005-03-23 | 삼성에스디아이 주식회사 | A plasma display panel, a driving apparatus and a method of the plasma display panel |
TW540026B (en) * | 2001-12-28 | 2003-07-01 | Au Optronics Corp | Method for driving a plasma display panel |
KR100492816B1 (en) * | 2002-02-28 | 2005-06-03 | 학교법인 대양학원 | Charge-controlled driving circuit for plasma display panel |
JP4299497B2 (en) * | 2002-05-16 | 2009-07-22 | 日立プラズマディスプレイ株式会社 | Driving circuit |
KR100550985B1 (en) * | 2003-11-28 | 2006-02-13 | 삼성에스디아이 주식회사 | Plasma display device and driving method of plasma display panel |
-
2003
- 2003-07-30 JP JP2003282520A patent/JP2004133406A/en active Pending
- 2003-10-09 US US10/681,257 patent/US7023139B2/en not_active Expired - Fee Related
- 2003-10-11 CN CNB2003101233227A patent/CN1326105C/en not_active Expired - Fee Related
- 2003-10-14 JP JP2003354242A patent/JP2004133475A/en active Pending
-
2005
- 2005-06-01 US US11/140,975 patent/US7471046B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1501339A (en) | 2004-06-02 |
US20050225255A1 (en) | 2005-10-13 |
CN1326105C (en) | 2007-07-11 |
US7023139B2 (en) | 2006-04-04 |
US7471046B2 (en) | 2008-12-30 |
JP2004133406A (en) | 2004-04-30 |
US20040085263A1 (en) | 2004-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004133475A (en) | Drive device of plasma display panel and driving method thereof | |
EP1291836B1 (en) | Apparatus for and method of driving a plasma display panel | |
KR100463187B1 (en) | Plasm display panel and driving apparatus and driving method thereof | |
KR100467448B1 (en) | Plasma display panel and driving apparatus and method thereof | |
JP2003177706A (en) | Plasma display panel, and apparatus and method for driving the same | |
JP2004038158A (en) | Driver and driving method for plasma display panel | |
JP4115887B2 (en) | Plasma display panel driving apparatus and driving method thereof | |
US20040150587A1 (en) | Device and method for driving plasma display panel | |
KR100497230B1 (en) | Apparatus and method for driving a plasma display panel | |
JP2006201777A (en) | Plasma display device and driving method thereof | |
US6707258B2 (en) | Plasma display panel driving method and apparatus | |
JP4022485B2 (en) | Plasma display panel having power recovery circuit and driving method thereof | |
JP2005165262A (en) | Plasma display device and method of driving plasma display panel | |
JP2005115336A (en) | Device for driving plasma display panel and driving method thereof, and plasma display device | |
KR100467450B1 (en) | Plasma display panel and driving apparatus and method thereof | |
JP2006113562A (en) | Plasma display device and driving method thereof | |
KR100490615B1 (en) | Driving method of plasm display panel | |
KR100458574B1 (en) | Apparatus and method for driving plasma display panel | |
KR100502906B1 (en) | Driving method of plasma display panel | |
JP2006330669A (en) | Plasma display device and driving apparatus thereof | |
KR20030073826A (en) | Plasma display panel and driving apparatus thereof and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081209 |