JP2004125559A

JP2004125559A - Pulse radar device

Info

Publication number: JP2004125559A
Application number: JP2002288958A
Authority: JP
Inventors: Moichi Okamura; 岡村　茂一
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-10-01
Filing date: 2002-10-01
Publication date: 2004-04-22
Anticipated expiration: 2022-10-01
Also published as: JP3600828B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a pulse radar device capable of easily determining an abnormality, and informing of the abnormality of object detection or distance measurement without requiring a special hardware. <P>SOLUTION: This device is equipped with a transmission means 2 for transmitting a radio wave, a reception means 3 for receiving a reflected wave and outputting a signal corresponding to a received signal level, a comparison means 4 for binarizing the received signal by comparing it with a threshold, a timing control means 6 for controlling transmission and received signal processing, an integration means 15 for sampling an output from the comparison means 4 at prescribed time intervals and integrating the sampling result at each sampling timing, a ranging/detection means 16 for detecting rising of a reflected signal from a target object from a level change of the integrated received signal and detecting existence and the distance of the target object, and an abnormality determination means 14. The abnormality determination means 14 determines the abnormality of the device from the level of the integrated value at a specific sampling timing in the integrated result of the binarized received signal. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
この発明は、送信した電波が物体から反射する反射波を受信することにより物体の有無を検出し、検出された物体までの距離を計測するパルスレーダ装置に関し、特に、容易に装置の異常を操作者に報知することが可能なパルスレーダ装置に関するものである。
【０００２】
【従来の技術】
車両に搭載され、周辺の対象物体を探査するものとしてパルスレーダ装置があり、例えば、特許文献１に開示されたレーダ装置もその一つである。この公報に開示された技術は、送信手段からパルス状の信号を周期的に出力し、対象物体からの反射信号を受信手段により連続的に受信して受信信号を二値化手段により二値化し、この二値化信号を、サンプリング手段が送信手段による送信タイミング後の一定の一つ、または、複数のサンプリング点毎にサンプリングし、０、または、１のサンプリング値を得てこれをサンプリング点各々に対応する一つ、または、複数の積算手段に与え、この積算手段が所定の送信回数分のサンプリング値を積算し、所定回数分の積算処理が終了すると、判定手段が積算手段毎の積算値を積算回数で除算して得られる正規化積算値を所定の閾値と比較し、その大小により物体からの反射信号が存在するか否かを判定して対象物体があるかどうかを判定するものである。
【０００３】
また、特許文献２に開示された技術には、送信波と受信波とのビート周波数を周波数分析し、所定の閾値以上のスペクトルを検出することにより前方障害物を検知するものにおいて、ノイズによる影響を避けるために受信波をデジタル化するＡ／Ｄ変換手段と周波数分析手段とを備え、Ａ／Ｄ変換手段の出力がＡ／Ｄ変換手段で変換可能な最大値あるいは最小値を含む場合には異常と判定して距離や相対速度の計測を中断する技術が開示されており、さらに、特許文献３には、送受信手段に泥などが付着して受信信号が減衰した場合に、故障レベル値の範囲にある受信信号の個数をカウントし、カウント数に基づき故障状態を判定する技術が開示されている。
【０００４】
【特許文献１】
特開平７−７２２３７号公報（第９〜１４頁、第１図、第２図）
【特許文献２】
特許第３１４２４６３号公報（第３〜４頁、第１図）
【特許文献３】
特開平１１−１６６９７３号公報（第６〜８頁、第２図）
【０００５】
【発明が解決しようとする課題】
以上のような従来例において、特許文献１の技術では、送信・受信のアイソレーションが悪く、いわゆる漏れ波形が存在する場合、あるいは、レドームがある場合、上記の装置は送信パルス幅が距離にして１０ｍに相当する６６．７ｎｓであるため、１０ｍより近い距離に物体が存在すると、漏れ波形あるいはレドームによる反射波と物体による反射波の波形が重なり合い、非送信中の受信レベル、いわゆるノイズレベルを基に閾値を設定したのでは、漏れ波形の立ち上がりしか検出できないことになって実際に検出すべき対象物体からの反射波の立ち上がりは検出できないことになる。
【０００６】
また、一般的にパルスレーダ装置においては、レドームの外側にカバーなどがあり、レドームやカバーに汚れや水膜などが付着した場合、または、取り付け状態の経年変化や取り付け装置が故障した場合、漏れ信号が大きくなったり、漏れ信号の形状が変化して、物体の検出能力や距離計測能力が著しく低下するものである。例えば、レドームなどの汚損が激しくなった場合には漏れ信号のレベルが全体的に大きくなり、これが所定の値を越えた場合、受信系回路が飽和してしまうために反射信号の有無にかかわらず常時受信信号が比較手段の閾値を超えてしまい、常に対象物体を検知している状態になってしまう。
【０００７】
上記の特許文献２および特許文献３に開示された技術は、このような現象に対処し、受信波のレベルにより異常を判定するものであるが、基本的には受信信号のレベルを直接計測し、そのレベルに関するデータをデジタル処理するものであるから、そのために高速動作が可能なＡ／Ｄ変換用のハードウエアを必要とするものであり、装置の複雑化はまぬがれないものである。
【０００８】
この発明は、このような課題に対処するためになされたもので、上記の従来例のようなハードウエアを必要とせず、容易に異常を判定して物体検知や距離計測が異常であることを報知することが可能なパルスレーダ装置を得ることを目的とするものである。
【０００９】
【課題を解決するための手段】
この発明に係わるパルスレーダ装置は、パルス状電波を送信する送信手段と、送信手段からの電波が対象物体となる周辺の障害物や自身の構成物から反射した反射波を受信すると共に、受信した反射波のレベルに応じた受信信号を出力する受信手段と、予め設定された所定のレベルとの比較により受信信号を二値化する比較手段と、電波の送信と受信信号の処理とのタイミング制御を行うタイミング制御手段と、タイミング制御手段の信号により送信からの所定時間間隔で比較手段の出力をサンプリングすると共に、サンプリング結果をサンプリングタイミング毎に所定回数積算する積算手段と、積算手段により積算された受信信号のレベル変化により周辺の障害物からの反射信号の立ち上がりを検出する反射信号立ち上がり検出手段と、反射信号立ち上がり検出手段の出力により周辺の障害物の有無を検出すると共に距離を算出する測距・検出手段と、積算手段が出力する積算結果のうち、特定のサンプリングタイミングにおける積算値のレベルから装置の異常を判定する異常判定手段を備えるようにしたものである。
【００１０】
また、パルス状の電波を送信する送信手段と、送信手段からの電波が周辺の障害物や自身の構成物から反射した反射波を受信すると共に、受信した反射波のレベルに応じた受信信号を出力する受信手段と、予め設定された所定のレベルとの比較により受信信号を二値化する比較手段と、電波の送信と受信信号の処理とのタイミング制御を行うタイミング制御手段と、タイミング制御手段の信号により送信からの所定時間間隔で比較手段の出力をサンプリングすると共に、サンプリング結果をサンプリングタイミング毎に所定回数積算する積算手段と、この積算された受信信号のレベル変化により周辺の障害物からの反射信号の立ち上がりを検出する反射信号立ち上がり検出手段と、反射信号立ち上がり検出手段の出力により周辺の障害物の有無を検出すると共に距離を算出する測距・検出手段と、積算手段の積算結果を基に積算結果が所定の範囲内に収まるように信号の基準となるレベルを算出する信号レベル算出制御手段と、信号レベル算出制御手段の算出結果に基づき信号レベルを調節する信号レベル調節手段と、信号レベル算出制御手段の算出する信号レベルの値から装置の異常を判定する異常判定手段とを備えるようにしたものである。
【００１１】
さらに、パルス状の電波を送信する送信手段と、送信手段からの電波が周辺の障害物や自身の構成物から反射した反射波を受信すると共に受信した反射波のレベルに応じた受信信号を出力する受信手段と、予め設定された所定のレベルとの比較により受信信号を二値化する比較手段と、電波の送信と受信信号の処理とのタイミング制御を行うタイミング制御手段と、タイミング制御手段の信号により送信からの所定時間間隔で比較手段の出力をサンプリングすると共にサンプリング結果をサンプリングタイミング毎に所定回数積算する積算手段と、この積算された受信信号のレベル変化により周辺の障害物からの反射信号の立ち上がりを検出する反射信号立ち上がり検出手段と、反射信号立ち上がり検出手段の出力により周辺障害物の有無を検出すると共に距離を算出する測距・検出手段と、積算手段の積算結果を基に積算結果が所定の範囲内に収まるように比較手段に対する閾値を算出する閾値設定手段と、閾値設定手段の出力する閾値のレベルにより装置の異常を判定する異常判定手段とを備えるようにしたものである。
【００１２】
【発明の実施の形態】
実施の形態１．
図１ないし図１６は、この発明の実施の形態１によるパルスレーダ装置の構成と動作とを説明するもので、図１は、全体構成を示すブロック図、図２は、ＲＦモジュールの構成を説明する機能構成図、図３ないし図５は、検出方法を説明する説明図、図６は、ＦＰＧＡの構成と動作とを説明する説明図、図７および図９〜図１６は、ＣＰＵの動作を説明するフローチャート、図８は第一の積算手段と差分演算手段と第二の積算手段との動作内容を説明する説明図である。
【００１３】
この発明の実施の形態１によるパルスレーダ装置は、図１の点線枠に示すように四つの部分から構成される。第一の部分は所定幅（例えば９６ｎｓ）のパルス状の電磁波（中心周波数２４．１２５ＧＨｚ）を一定の周期（例えば１０２４ｎｓ）で送信する送信手段２と、その電磁波が周辺の対象物体から反射してきた反射波を受信する受信手段３とから構成されるＲＦモジュール１であり、第二の部分は受信手段３の出力を二値化する比較手段（コンパレータ回路）４であり、第三の部分はタイミング制御手段６と第一の積算手段７とからなるＦＰＧＡ５であり、第四の部分は差分演算手段９と、第二の積算手段１０と、反射信号立ち上がり検出手段１１と、距離算出手段１２と、検出判定手段１３と、異常判定手段１４との機能を保有するＣＰＵ８である。
【００１４】
また、機能的には図１に一点鎖線にて囲んだように、第一の積算手段７と差分演算手段９と第二の積算手段１０とで積算手段１５を構成し、距離算出手段１２と検出判定手段１３とで測距・検出手段１６を構成するように書き換えることができる。
【００１５】
図２はＲＦモジュール１の機能構成を示すもので、ＲｘＬＯ１７からの周波数１０．８３７５ＧＨｚの信号は、Ｍｉｘｅｒ１８にてＴｘＬＯ１９からの１．２２５ＧＨｚの信号とミキシングされ、Ｍｏｄｕｌａｔｏｒ２０により送信信号に基づいたパルス状の信号となる。この信号はＤｏｕｂｌｅｒ２１により二逓倍されて２４．１２５ＧＨｚの信号となり、さらにＦｉｌｔｅｒ２２を経由して送信アンテナＴｘから電波として外部に放射される。外部の対象物体から反射された電波は、受信アンテナＲｘにて受信され、ＲｘＲＦＡｍｐ２３により増幅された後、Ｍｉｘｅｒ２４により、ＲｘＬＯ１７からの信号とミキシングされて中間周波数となり、ＲｘＩＦＡｍｐ２５、Ｆｉｌｔｅｒ２６、ＲｘＩＦＡｍｐ２７を経由してＤｅｔｅｃｔｏｒ２８にて包絡線検波され、受信信号となる。
【００１６】
この受信の状態を図３〜図５により説明すると、まず、図３の（ａ）に示すように送信信号は送信アンテナＴｘから放射され、対象物体からの反射波は受信アンテナＲｘにより受信されるが、送受信の両アンテナの前方にレドーム２９などがある場合には、レドーム２９からの反射波が漏れ信号として受信される。図３の（ｂ）は送信アンテナＴｘからの送信波、図の（ｃ）はレドーム２９からの漏れ信号であり、レドーム２９は各アンテナの直前に存在するため漏れ信号が最も早く受信される。図の（ｄ）は対象物体が比較的遠距離にある場合の対象物体からの反射波、次の（ｅ）は対象物体が近距離にある場合の対象物体からの反射波であり、対象物体が遠距離にある場合は図の（ｆ）に合成波として示すように漏れ信号と反射波とは分離して受信されるが、近距離の場合には図の（ｇ）に示すように漏れ信号と反射波とが重畳されて受信される。
【００１７】
このように、漏れ信号と反射波とが重畳して受信される場合、両波による干渉が発生するが、漏れ信号と反射波との位相差により、干渉部の合成信号レベルが変化し、図の（ｇ）は最も強め合う場合（位相が一致）と最も弱め合う場合（位相が１８０°ずれ）との干渉の状態を示したものである。図４は自車両の走行により自車両と対象物体との距離が変化した場合の漏れ信号と反射波との干渉の変化を示したもので、距離により干渉の状態が変わるが、干渉部における信号レベルは対象物体からの反射波を受信した時点（自車両と対象物体との距離）で変化する。そして、対象物体の検出と距離測定とはこの変化の立ち上がり（立ち下がり）を検出することにより行われる。
【００１８】
図５は受信時期による受信信号のレベル変化を説明するもので、図の（ａ）と（ｅ）とに示した番号は後述するタイミング制御手段６によるサンプリングタイミングである。周辺物体とレーダ（自車両）との相対的な距離が変化している場合、漏れ信号成分と対象物体からの反射信号成分とが重畳する部分に相当するサンプリングタイミングでは、信号の大きさが変化し、漏れ信号成分のみの部分に相当するサンプリングタイミングでは、信号の大きさはほぼ一定である。そのため、各サンプリングタイミングでの時間的な信号の大きさは図（ｂ）〜（ｄ）のようになる。
【００１９】
すなわち、パルス状の信号を送信後、レドーム２９などからの反射波（漏れ信号成分）を受信するまでは図（ａ）の（１）に示すサンプリングタイミングであり、図の（ｂ）に示すように送信回数に対して受信信号は変化せず、ノイズの影響を除けば信号レベルは０である。受信波が漏れ信号成分のみのとき（対象物体からの反射信号が未到着）は図（ａ）の（２）または（３）に示すサンプリングタイミングであり、図の（ｃ）に示したように、ほぼ一定強度の漏れ波信号成分を受信することになる。時間が経過して対象物体からの反射信号成分が漏れ信号成分に重畳されるようになる図（ａ）の（４）〜（６）に示すサンプリングタイミングになると図（ｄ）のように、対象物体に対する距離の変化と共に反射信号成分と漏れ信号成分との位相が変わり、送信回数（受信回数）と共に受信信号のレベルが変化する。ここで、各サンプリングタイミングでの時間的な変化の絶対値を積算していけば、図の（ｅ）のようになり、この積算値をあらかじめ設定された閾値と比較することにより対象物体が検出されることになる。
【００２０】
次に図６（ａ）のタイミング制御手段６と第一の積算手段７とからなるＦＰＧＡ５の機能ブロック図と、図６（ｂ）のタイミングチャートについて説明する。ＦＰＧＡ５は、タイミング制御手段６と、シフトレジスタ３０と、シフトレジスタ３０の各ビットに対応した各加算器３１と、各加算器３１に対応した各積算用レジスタ３２とから構成されている。従って、シフトレジスタ３０と各加算器３１と各積算用レジスタ３２とから第一の積算手段７が構成されることになる。
【００２１】
タイミング制御手段６は、ＦＰＧＡ５の外部に接続された発振器からのクロック信号（例えば周波数１２５ＭＨｚ、周期８ｎｓ）に基づき、送信手段２が電磁波放射をＯＮ／ＯＦＦするための送信信号（例えば、幅９６ｎｓ、周期１０２４ｎｓ）と、シフトレジスタ３０に対してビットシフトタイミングを伝えるシフト信号と、各加算器３１に対して加算タイミングを伝える加算信号と、各積算用レジスタ３２に対して各加算器３１の出力を保持するタイミングを伝える積算信号と、積算処理終了をＣＰＵ８に伝える積算処理終了信号とを生成する。
【００２２】
シフトレジスタ３０は、タイミング制御回路６のシフト信号に基づき１ビットずつシフトしながら、比較手段４の出力する二値化データを記憶していく。加算器３１は、タイミング制御回路６からの加算信号に従って各ビットの二値化データ（０または１）と積算用レジスタ３２の保持内容とを加算する。積算用レジスタ３２は、加算器３１からの出力を積算データとして保持し、ＣＰＵ８からの要求があるときには、保持されたデータを出力する。
【００２３】
ＦＰＧＡ５の動作は図６（ｂ）に示すように、まず、タイミング制御回路６が外部クロック信号に基づく送信信号を立ち上げ、１０クロック後に立ち下げる。送信信号の立ち上げと同時にクロック信号に同期したシフト信号をシフトレジスタ３０のビット数だけ出力する。このシフト信号に基づき、シフトレジスタ３０は比較手段４の出力する二値化データを各ビットに保持する。続いてタイミング制御回路６が加算／積算信号を出力し、この信号により加算器３１が加算し、積算用レジスタ３２が積算データの保持を行う。そしてこの動作を所定回数（例えば、１０００回）繰り返した後、ＣＰＵ８に対して積算処理終了の信号を出力する。この積算処理終了信号を受信してＣＰＵ８は各積算用レジスタ３２の内容を読み出す。
【００２４】
続いて、差分演算手段９と、第二の積算手段１０と、反射信号立ち上がり検出手段１１と、測距・検出手段１６を構成する距離算出手段１２と検出判定手段１３と、異常判定手段１５との機能を有するＣＰＵ８の処理動作を図７のフローチャートに基づき説明する。
【００２５】
まず、ステップ７０１ではＣＰＵ８内部の初期化を行い、続くステップ７０２にてデータの初期化を行った後、ステップ７０３でＦＰＧＡ５からの積算処理終了信号を待つ。ＦＰＧＡ５からの積算処理終了信号を受信するとステップ７０４に進み、各サンプリングタイミングでの積算結果をＦＰＧＡ［ｉ］［ｊ］という二次元配列に格納していく。ここで、ｉ（＝０〜Ｎ；Ｎはシフトレジスタのビット数）はサンプリングタイミングを、ｊ（＝０〜５９；第２の積算手段１１での積算回数を６０回とした場合）は格納回数の順番を示すものである。
【００２６】
続くステップ７０５では、ＦＰＧＡ５からの積算処理終了信号の受信回数が所定回数（ここでは６０回）に達したかどうかを判定する。ここで、ＦＰＧＡ５からの積算処理終了信号の受信回数が所定回数（ここでは６０回）に達したと判定されると、以下に述べるステップ７０６から７１１までの処理が実行され、その後、ステップ７１２にて処理周期である例えば５０ｍｓが経過したかどうかを確認し、もし経過しておれば、ステップ７０２に戻って同じ動作を繰り返す。
【００２７】
続いて、ステップ７０６の差分演算処理、ステップ７０７の差分積算処理およびステップ７０８の反射信号立ち上がり検出処理について説明する。まず、ステップ７０６の差分演算処理では図８に示すように、第一の積算手段７が各サンプリングタイミングにおける受信信号を例えば１０００回積算し、これを例えば６０回繰り返す。差分演算手段９は第一回目の積算値と第二回目の積算値との差、第二回目の積算値と第三回目の積算値との差と、差を求める演算を第６０回の積算値まで実行して差分を求め、第二の積算手段１０はこの演算された各差分を積算する。これを実現するために、まず、ステップ７０６の差分演算処理においては、図９のフローチャートに示すような処理を行い、各サンプリングタイミングの送信タイミング間における積算値の差分の絶対値を算出する。
【００２８】
図９のステップ９０１においてはサンプリングタイミング番号を示すｉと格納回数（プリサム番号）を示すｊとを初期化し、ステップ９０２においてはサンプリングタイミング番号ｉとプリサム番号ｊとにおける積算値ＦＰＧＡ［ｉ］［ｊ］と、サンプリングタイミング番号ｉとプリサム番号ｊ−１（一回前の格納番号）とにおける積算値ＦＰＧＡ［ｉ］［ｊ−１］との差を算出し、その絶対値を差分値Ｄｉｆｆ［ｉ］［ｊ−１］として記憶する。続くステップ９０３では次のプリサム番号での差分値を算出するためにｊをインクリメントする。
【００２９】
ステップ９０４ではプリサム番号ｊとプリサム数Ｎとを比較し、ｊ≧Ｎになるまではステップ９０２からのルーチンを繰り返すと共に、ｊ≧Ｎになれば特定のサンプリングタイミング番号における差分算出処理が完了したとしてステップ９０５に進み、サンプリングタイミング番号ｉをインクリメントする。続くステップ９０６ではこのサンプリングタイミング番号ｉをレンジピン数Ｍと比較し、ｉがＭ以上になれば差分算出処理が終了したとしてルーチンを終了し、ｉがＭ未満であればステップ９０７にてプリサム番号ｊを初期化して（ｊ＝１にして）ステップ９０２に戻り、処理を繰り返す。
【００３０】
図７に戻り、次のステップ７０７の差分積算処理では、図１０のフローチャートに示すように処理を行い、各サンプリングタイミングにおける送信タイミング毎の差分絶対値の積算を行う。すなわち、図１０のステップ１００１にてサンプリングタイミング番号ｉとプリサム番号ｊとを初期化し、ステップ１００２において注目レンジピンの差分積算値を格納する配列ＤｉｆｆＳｕｍ［ｉ］を初期化する。続くステップ１００３では注目サンプリングタイミング番号ｉにおける注目プリサム番号ｊの差分値であるＤｉｆｆ［ｉ］［ｊ］をＤｉｆｆＳｕｍ［ｉ］に加算する。
【００３１】
続くステップ１００４では加算するプリサム番号ｊをインクリメントし、ステップ１００５ではこのプリサム番号ｊとプリサム数Ｎとを比較し、ｊ≧Ｎであれば特定のサンプリングタイミング番号における差分積算処理が完了したとしてステップ１００６に進み、サンプリングタイミング番号ｉをインクリメントする。ステップ１００７ではこのサンプリングタイミング番号ｉをレンジピン数Ｍとを比較し、ｉがＭ以上であれば差分算出処理が終了したとしてルーチンを終了し、ｉがＭ未満であればステップ１００８にてプリサム番号ｊを初期化してステップ１００２に戻る。
【００３２】
図７に戻って、次のステップ７０８の反射信号立ち上がり検出処理では、図１１のフローチャートに示すように、送信タイミングに近い方から（距離が近い方から）順に各サンプリングタイミングにおける差分絶対値の積算値と所定置ＤＩＦＦＳＵＭＴＨとを比較し、ＤＩＦＦＳＵＭＴＨをはじめて超えるサンプリングタイミング番号ＲｉｓｅＮｏを求める。すなわち、図１１のステップ１１０１では立ち上がりのサンプリングタイミング番号を格納するＲｉｓｅＮｏを０ｘＦＦ（十進法で２５５）に設定する。
【００３３】
ステップ１１０２ではサンプリングタイミング番号を参照するためのｉを初期化し、ステップ１１０３では注目するサンプリングタイミング番号ｉでの差分積算値ＤｉｆｆＳｕｍ［ｉ］が閾値ＤＩＦＦＳＵＭＴＨを超えているかどうかを判定し、越えておればステップ１１０５にてＲｉｓｅＮｏとしてｉを記憶し処理を終える。閾値を越えていなければステップ１１０４に進み、サンプリングタイミング番号ｉをインクリメントしてステップ１１０６に進み、このサンプリングタイミング番号ｉとレンジピン数Ｍとを比較してｉがＭ以上であれば差分積算処理を終了したとしてルーチンを終了し、ｉがＭ以下であればステップ１１０３に戻って同様の処理を継続する。
【００３４】
図７に戻り、次のステップ７０９の距離算出処理では、図１２のフローチャートに示すような処理を行い、距離を算出する。すなわち、ステップ１２０１ではステップ７０８（すなわち図１１のフローチャート）にて演算したＤＩＦＦＳＵＭＴＨをはじめて超えるサンプリングタイミング番号ＲｉｓｅＮｏが０か否かを判定する。ＲｉｓｅＮｏが０の場合は、ＤＩＦＦＳＵＭＴＨを超えなかったことになるので、ステップ１２０４にて検出距離ＤｅｔＤｉｓｔを最大距離ＤＥＴＤＩＳＴ＿ＭＡＸとする。一方、ＲｉｓｅＮｏが０より大きかった場合は、ステップ１２０２にてＲｉｓｅＮｏが０より大きくなったタイミングの前後における二つの距離Ｄｉｓｔ１、Ｄｉｓｔ２を算出する。そして、ステップ１２０３にて、差分絶対値の積算値からＤｉｓｔ１とＤｉｓｔ２の線形補間を行い、ＤｅｔＤｉｓｔとする。
【００３５】
図７に戻り、ステップ７１０の検出判定処理では、図１３のフローチャートに示すようなカウンタ処理を行い、ある程度安定して検出距離が算出された場合のみ検出フラグを設定して、何らかのノイズによる誤検出を防止する。すなわち、図１３において、ステップ１３０１では前回のルーチンで距離検出がなされていたかどうかを判定する。ここで、ＤｅｔＦｌａｇが１であれば前回既に検出されているのでステップ１３０２に進み、今回の検出距離ＤｅｔＤｉｓｔと前回の検出距離ＤｅｔＤｉｓｔＯｌｄとの差の絶対値を算出し、差の絶対値が閾値ＤＩＦＦ＿ＤＥＴＤＩＳＴ＿ＴＨ以下の場合には前回と同一対象物体を検出しているとしてステップ１３０６に進む。そして、ステップ１４０６ではカウンタの値を０にしてステップ１３１２に進み、今回の検出距離ＤｅｔＤｉｓｔをＤｅｔＤｉｓｔＯｌｄに格納して次回のルーチンに備える。
【００３６】
ステップ１３０２において今回の検出距離ＤｅｔＤｉｓｔと前回の検出距離ＤｅｔＤｉｓｔＯｌｄとの差の絶対値が閾値ＤＩＦＦ＿ＤＥＴＤＩＳＴ＿ＴＨより大きい場合、前回とは異なる対象物体を検出していると判定してステップ１３０３に進み、カウンタをインクリメントする。続くステップ１３０４ではカウンタの値ＣＮＴが閾値ＣＮＴ＿ＴＨを超えているかどうかを判定し、越えておればステップ１３０５に進んで所定時間以上にわたって異なる対象物体を検出したとしてＤｅｔＦｌａｇをクリアすると共にカウンタをクリアしてステップ１３１２に進み、今回の検出距離ＤｅｔＤｉｓｔをＤｅｔＤｉｓｔＯｌｄとして格納し、ステップ１３０４でＣＮＴが閾値ＣＮＴ＿ＴＨを超えていなければそのままステップ１３１２に進み、今回の検出距離ＤｅｔＤｉｓｔをＤｅｔＤｉｓｔＯｌｄとして格納する。
【００３７】
ステップ１３０１にてＤｅｔＦｌａｇが１でなければステップ１３０７に進んで今回の検出距離ＤｅｔＤｉｓｔと前回の検出距離ＤｅｔＤｉｓｔＯｌｄとの差の絶対値を算出し、差の絶対値が閾値ＤＩＦＦ＿ＤＥＴＤＩＳＴ＿ＴＨを越える場合には前回と同一対象物体を検出していないとしてステップ１３１１に進み、カウンタの値を０にしてステップ１３１２に進む。ステップ１３１２では今回の検出距離ＤｅｔＤｉｓｔをＤｅｔＤｉｓｔＯｌｄとして格納する。
【００３８】
ステップ１３０７で今回の検出距離ＤｅｔＤｉｓｔと前回の検出距離ＤｅｔＤｉｓｔＯｌｄとの差の絶対値が閾値ＤＩＦＦ＿ＤＥＴＤＩＳＴ＿ＴＨ以下の場合はステップ１３０８に進み、カウンタをインクリメントする。続くステップ１３０９ではカウンタの値ＣＮＴが閾値ＣＮＴ＿ＴＨを超えているか否かを判定し、越えておれば所定時間以上にわたって同じ対象物体を検出していたとしてステップ１３１０に進み、ＤｅｔＦｌａｇを１にセットすると共にカウンタをクリアしてステップ１３１２に進む。そしてここでは今回の検出距離ＤｅｔＤｉｓｔをＤｅｔＤｉｓｔＯｌｄとして格納し、ステップ１３０９でカウンタの値ＣＮＴが閾値を超えていなければそのままステップ１３１２に進む。
【００３９】
図７におけるステップ７１１の異常判定処理では、特定のサンプリングタイミングにおける積算値をあらかじめ設定した閾値と比較し、その閾値より特定のサンプリングタイミングにおける積算値が大きい場合には、レドームあるいは２次的なカバーの表面に汚れなどが付着したとして異常と判定する。具体的な処理の内容については、図１４のフローチャートに示す通りである。この処理では、まずステップ１４０１において異常判定のために注目するサンプリングタイミング番号ｉ０をサンプリングタイミング番号ｉに格納する。続くステップ１４０２ではこれから算出する積算値Ｓｕｍの値を初期化し、ステップ１４０３では積算するプリサム番号を初期化する。
【００４０】
続くステップ１４０４ではサンプリングタイミング番号ｉおよびプリサム番号ｊで示されるプリサム値ＦＰＧＡ［ｉ］［ｊ］を積算値Ｓｕｍに加算し、ステップ１４０５ではプリサム番号をインクリメントして次のプリサム番号を設定する。ステップ１４０６では設定したプリサム番号とプリサム値Ｎとを比較し、プリサム番号ｊがプリサム値Ｎより小さい場合にはステップ１４０４に戻って加算を継続し、プリサム番号ｊがプリサム値Ｎ以上になった場合にはステップ１４０７に進んで積算値Ｓｕｍと閾値ＳＵＭＭＩＮとを比較する。
【００４１】
ここで積算値Ｓｕｍが閾値ＳＵＭＭＩＮより小さければ異常ありと判定し、ステップ１４１０に進んで異常ありのフラグをセットする。ステップ１４０７において積算値Ｓｕｍが閾値ＳＵＭＭＩＮ以上であれば１４０８に進み、積算値Ｓｕｍと閾値ＳＵＭＭＡＸとを比較する。そして、積算値ＳｕｍがＳＵＭＭＡＸより大きければ異常と判定してステップ１４１０にて異常ありのフラグをセットし、積算値ＳｕｍがＳＵＭＭＡＸ以下であれば次のステップ１４０９にて異常なしと判定し、異常ありのフラグをクリアする。ここで、ｉ０は、基本的に対象物体が近づき得ないような至近距離に相当するサンプリングタイミングである。
【００４２】
以上のように構成され、動作する実施の形態１によるパルスレーダ装置では、図７のステップ７１１の異常判定処理により、至近距離からの反射波における積算値の大きさから、レドームあるいは２次的なカバー表面に汚れなどが付着した場合、異常ありのメッセージを外部装置に伝達するので、実際に汚れなどが付着して検出性能が劣化しても、ユーザはその検出性能の劣化を把握することができることになる。
【００４３】
以上の説明においては異常判定処理にて特定のサンプリングタイミングに注目したが、本発明はこれに限定されるものではなく、例えば、図１５のフローチャートに示すような異常判定処理でも当初の目的を達成することができる。この処理は複数のサンプリングタイミングにおける積算値の平均値が所定の範囲内に収まっているかどうかで異常の判定を行うもので、図１５に基づき説明すると、図のステップ１５０１では異常判定のために注目する複数のサンプリングタイミング番号の内、最小値のｉ０をサンプリングタイミング番号ｉに格納し、続くステップ１５０２ではこれから算出する各サンプリングタイミングでの積算値Ｓｕｍ［ｉ］をクリアして初期化し、ステップ１５０３ではプリサム番号ｊをクリアして初期化する。
【００４４】
ステップ１５０４ではサンプリングタイミング番号ｉとプリサム番号ｊとで表されるプリサム値ＦＰＧＡ［ｉ］［ｊ］を注目している積算値Ｓｕｍ［ｉ］に加算し、続くステップ１５０５ではプリサム番号をインクリメントし、次に加算するプリサム番号を設定する。続くステップ１５０６ではプリサム番号ｊとプリサム値Ｎとを比較し、プリサム値Ｎの方が大きい場合にはステップ１５０４に戻って次の加算処理を行い、プリサム番号ｊの方が大きい場合には注目しているサンプリングタイミングにおける積算が終了したと判断して次のステップ１５０７に進む。ステップ１５０７ではサンプリングタイミング番号ｉをインクリメントして次の積算値Ｓｕｍ［ｉ］を算出するためのサンプリングタイミング番号を設定する。
【００４５】
続くステップ１５０８ではサンプリングタイミング番号ｉと注目するサンプリングタイミング番号ｉ１とを比較し、ｉがｉ１より小さければステップ１５０２に戻り、ｉがｉ１よりより大きければ次のステップ１５０９に進んで注目する複数のサンプリングタイミングにおける積算値の平均値を算出する。続くステップ１５１０では１５０９で算出した積算値の平均値ＳｕｍＭｅａｎと所定範囲の最小値ＳＵＭＭＥＡＮＭＩＮとを比較し、ＳｕｍＭｅａｎ＜ＳＵＭＭＥＡＮＭＩＮであればステップ１５１２に進んで異常ありと判定する。
【００４６】
そうでなければステップ１５１１に進んでＳｕｍＭｅａｎを所定範囲の最大値ＳＵＭＭＥＡＮＭＡＸとを比較し、ＳｕｍＭｅａｎ＞ＳＵＭＭＥＡＮＭＡＸであればステップ１５１２に進んで異常ありと判定し、そうでなければステップ１５１３に進んで異常なしと判定する。この場合、複数のサンプリングタイミングにおける積算値の平均値を用いているので、平均化処理により上記の図１４による判定と比較してより安定して異常判定の実施が可能となるものである。
【００４７】
また、図１６のフローチャートに示すような異常判定処理でも当初の目的を達成することができる。この方法は複数のサンプリングタイムのそれぞれに対して正常時に収録した積算値の記憶値と実際の各サンプリングタイムでの積算値とを比較して異常判定を行うもので、サンプリングタイム毎の積算値と記憶値との差の絶対値の和が所定値より大きいかどうかで異常か正常かの判定を行うものである。すなわち、ステップ１６０１では異常判定のために注目すべき複数のサンプリングタイミング番号の内、最小値ｉ０をサンプリングタイミング番号ｉに格納し、サンプリングタイミング毎の積算値と記憶値との差の絶対値の和を格納するためにＳｕｍＤｉｆｆを初期化する。
【００４８】
次のステップ１６０２ではこれから算出する各サンプリングタイミングでの積算値Ｓｕｍ［ｉ］をクリアして初期化し、ステップ１６０３ではプリサム番号ｊをクリアして初期化する。続くステップ１６０４ではサンプリングタイミング番号ｉとプリサム番号ｊにて表されるプリサム値ＦＰＧＡ［ｉ］［ｊ］を注目している積算値Ｓｕｍ［ｉ］に加算し、ステップ１６０５においてプリサム番号をインクリメントして次に加算するプリサム番号を設定する。ステップ１６０６ではプリサム番号ｊとプリサム数Ｎとを比較し、プリサム値Ｎの方がプリサム番号ｊより大きい場合にはステップ１６０４に戻って次の加算処理を行う。
【００４９】
ステップ１６０６にてプリサム番号ｊの方がプリサム値Ｎより大きい場合には注目しているサンプリングタイミングにおける積算が終了したと判断して次のステップ１６０７に進み、サンプリングタイミング番号ｉをインクリメントして次に積算値Ｓｕｍ［ｉ］を算出するサンプリングタイミング番号を設定する。続くステップ１６０８では積算値Ｓｕｍ［ｉ］とそのサンプリングタイミングにおける記憶値ＳｕｍＲｅｆ［ｉ］との差の絶対値をＳｕｍＤｉｆｆとして算出し、続くステップ１６０９ではサンプリングタイミング番号ｉと注目するサンプリングタイミング番号の最大値ｉ１とを比較する。ここで、ｉがｉ１より小さければステップ１６０２に戻り、ｉがｉ１より大きければステップ１６１０に進んでＳｕｍＤｉｆｆと異常判定の閾値ＳＵＭＤＩＦＦＭＩＮとを比較し、ＳｕｍＤｉｆｆの方が大きければステップ１７１１にて異常ありの判定を行い、そうでなければステップ１６１２にて異常なしの判定を行う。
【００５０】
この場合、複数の注目すべきサンプリングタイミング（ｉ０〜ｉ１）における積算値とあらかじめ正常時に記憶された複数の注目すべきサンプリングタイミング（ｉ０〜ｉ１）での記憶値との差の絶対値を算出しその積算結果により正常または異常を判定するので、単に、汚れなどの付着によって漏れ信号に対する積算値が増加した場合のみならず、取り付け状態の変化、異常などにより、漏れ信号の形状が大きく変化した場合にも異常であると判定することができる。
【００５１】
実施の形態２．
図１７ないし図２１はこの発明の実施の形態２によるパルスレーダ装置の構成と動作とを説明するもので、図１７は、全体構成を示すブロック図、図１８および図１９は動作を説明するフローチャート、図２０は、閾値の設定を説明する説明図、図２１は、図１８とは異なる構成を示すブロック図である。
【００５２】
この実施の形態におけるパルスレーダ装置は、図１７に示すように、５つの部分から構成される。第一の部分は、所定幅（例えば９６ｎｓ）のパルス状の電磁波（中心周波数２４．１２５ＧＨｚ）を一定の周期（例えば１０２４ｎｓ）で送信する送信手段２と、その電磁波の対象物体からの反射波を受信する受信手段３とから構成されるＲＦモジュール１であり、第二の部分はＣＰＵ３３内のソフトウェアで実現される信号レベル制御手段３４の算出結果に基づき、ＲＦモジュール１における受信手段３の出力を調整する信号レベル調整手段としての加算回路３５である。
【００５３】
第三の部分は、信号レベル調整手段３５により調整された受信手段３の出力を二値化するための比較手段４であり、第四の部分は、タイミング制御手段６と第一の積算手段７との機能を有するＦＰＧＡ５であり、第五の部分は、差分演算手段９と、第二の積算手段１０と、反射信号立ち上がり検出手段１１と、測距・検出手段１６を構成する距離算出手段１２および検出判定手段１３と、信号レベル制御手段３４と、異常判定手段１４との機能を実現するＣＰＵ３３である。そして、実施の形態１の場合と同様に第一の積算手段７と差分演算手段９と第二の積算手段１０とで機能的には積算手段１５を形成する。
【００５４】
なお、この実施の形態における送信手段２と受信手段３とから構成されるＲＦモジュール１と、比較手段４と、タイミング制御手段６と第一の積算手段７との機能を有するＦＰＧＡ５とについては、実施の形態１において説明したものと同等であり、ここでの説明は省略する。
【００５５】
差分演算手段９と、第２の積算手段１０と、反射信号立ち上がり検出手段１１と、距離算出手段１２と、検出判定手段１３と、信号レベル制御手段３４と、異常判定手段１４との機能を実現するＣＰＵ３３における処理内容について説明すると、図１８のフローチャートに示す通りである。なお、このフローチャートにおいて、実施の形態１でのＣＰＵ８と異なる動作をするのは、ステップ１８１１の信号レベル制御処理とステップ１８１２の異常判定処理のみであり、ステップ１８０１からステップ１８１０までは図７と同一処理である。従って、ここでは図７とは異なる２つの処理について説明する。
【００５６】
ステップ１８１１の信号レベル制御処理の詳細について説明すると、この処理は、図２０に示すように、図中Ａの値に閾値を設定して二値化した場合、対象物体の有無に関わらず漏れ信号受信中は受信信号レベルが常時閾値以上となって対象物体が検出できない。そのためにグランドレベル制御処理を行い、受信信号のグランドレベルを調整することにより、受信信号全体を上下させ、閾値が図のＢのように、漏れ信号と対象物体からの反射信号とが干渉して信号レベルが変化する立ち上がり（立ち下がり）を検出可能な範囲の値になるように処理を行うものである。
【００５７】
図１９はステップ１８１１の信号レベル制御処理を示すフローチャートで、ステップ１９０１から１９０９の処理にて、各サンプリングタイミングにおける６０回分の積算値の和Ｓｕｍ［ｉ］を求め、各サンプリングタイミングにおける積算値の和Ｓｕｍ［ｉ］の平均値ＳｕｍＭｅａｎを算出する。続くステップ１９１０ではＳｕｍＭｅａｎとあらかじめ設定した値ＳＵＭＭＥＡＮ１とを比較し、ＳＵＭＭＥＡＮ１の方が小さい場合、ステップ１９１２で信号レベル調整手段である加算回路３５への指示値を減少させる。一方、ＳＵＭＭＥＡＮ１の方が大きい場合、ステップ１９１１にてＳｕｍＭｅａｎとＳＵＭＭＥＡＮ２（ただし、ＳＵＭＭＥＡＮ１＞ＳＵＭＭＥＡＮ２である）とを比較し、ＳＵＭＭＥＡＮ２の方が大きい場合、ステップ１９１４で信号レベル調整手段である加算回路３５への指示値を増加させる。
【００５８】
また、ＳＵＭＭＥＡＮ２の方が小さい場合は、ステップ１９１３にて前回の指示値をそのまま保持する。そして、ステップ１９１５にて指示値をＤ／Ａ変換してＣＰＵ３３から出力し、加算回路３５にて受信信号と加算することにより、受信信号の信号レベルを調整する。図１８に戻り、続くステップ１８１２の異常判定処理では、ステップ１８１１にて信号レベル制御手段３４が算出する加算回路３５への指示値を常時監視し、その指示値があらかじめ設定した範囲を超えた場合には異常ありと判定する。
【００５９】
このように、実施の形態２におけるパルスレーダ装置では、レドームあるいは２次的なカバーに汚れなどが付着した場合、ある程度までは信号レベル制御手段３４および信号レベル調整手段（加算回路）３５を用いて、対象物体からの反射波を検出できるよう制御するので、実施の形態１にて説明したパルスレーダ装置より、使用不能となる可能性が低くなる。加えて、信号レベル制御手段３４の演算結果に基づく異常判定処理により、レベル制御が限界に達した場合においては異常と判定し、操作者に報知することができるものである。
【００６０】
この実施の形態２によるパルスレーダ装置では、信号レベル制御手段３４および信号レベル調整手段３５により、ＲＦモジュール１における受信手段３の出力レベルを調整することにより、汚れなどが付着した場合の検出性能劣化をある程度まで改善するようにしたが、この他に、図２１に示すように、信号レベル制御手段３４の代わりに比較手段４の閾値を積算結果に応じて変更する閾値制御手段３６を設け、この閾値制御手段３６の算出する閾値を基に、閾値に対する比較手段４の二値化信号レベル、あるいは閾値により異常判定手段１４にて異常判定を行うこともできる。このようにしても、上記の図１８の場合と同様の効果を得ることができるものである。
【００６１】
【発明の効果】
以上に説明したように、この発明のパルスレーダ装置において、請求項１に記載の発明によれば、電波を送信する送信手段と、反射波を受信して受信信号レベル対応の信号を出力する受信手段と、受信信号を二値化する比較手段と、送信と受信信号処理とを制御するタイミング制御手段と、所定時間間隔で比較手段の出力をサンプリングし、サンプリング結果をサンプリングタイミング毎に積算する積算手段と、積算された受信信号のレベル変化から対象物体からの反射信号の立ち上がりを検出し、対象物体の有無と距離とを検出する測距・検出手段とを備えたものにおいて、積算手段の特定のサンプリングタイミングにおける積算値から装置の異常を判定するよぷにしたので、特定距離からの反射波における積算値のレベルから、レドームあるいは２次的なカバーの表面に汚れなどが付着した場合に、異常ありのメッセージを外部装置に伝達することができ、泥の付着などの汚れにより検出性能が劣化しても、操作者はその検出性能の劣化を把握して対処することが可能になるものである。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるパルスレーダ装置の構成を示すブロック図である。
【図２】この発明の実施の形態１によるパルスレーダ装置のＲＦモジュールの構成を説明する機能構成図である。
【図３】この発明の実施の形態１によるパルスレーダ装置の検出方法を説明する説明図である。
【図４】この発明の実施の形態１によるパルスレーダ装置の検出方法を説明する説明図である。
【図５】この発明の実施の形態１によるパルスレーダ装置の検出方法を説明する説明図である。
【図６】この発明の実施の形態１によるパルスレーダ装置のＦＰＧＡの構成と動作とを説明する説明図である。
【図７】この発明の実施の形態１によるパルスレーダ装置の動作を説明するフローチャートである。
【図８】この発明の実施の形態１によるパルスレーダ装置の積算手段の動作内容を説明する説明図である。
【図９】この発明の実施の形態１によるパルスレーダ装置の動作を説明するフローチャートである。
【図１０】この発明の実施の形態１によるパルスレーダ装置の動作を説明するフローチャートである。
【図１１】この発明の実施の形態１によるパルスレーダ装置の動作を説明するフローチャートである。
【図１２】この発明の実施の形態１によるパルスレーダ装置の動作を説明するフローチャートである。
【図１３】この発明の実施の形態１によるパルスレーダ装置の動作を説明するフローチャートである。
【図１４】この発明の実施の形態１によるパルスレーダ装置の動作を説明するフローチャートである。
【図１５】この発明の実施の形態１によるパルスレーダ装置の動作を説明するフローチャートである。
【図１６】この発明の実施の形態１によるパルスレーダ装置の動作を説明するフローチャートである。
【図１７】この発明の実施の形態２によるパルスレーダ装置の構成を示すブロック図である。
【図１８】この発明の実施の形態２によるパルスレーダ装置の動作を説明するフローチャートである。
【図１９】この発明の実施の形態２によるパルスレーダ装置の動作を説明するフローチャートである。
【図２０】この発明の実施の形態２によるパルスレーダ装置の閾値の設定を説明する説明図である。
【図２１】この発明の実施の形態２によるパルスレーダ装置の別の構成を示すブロック図である。
【符号の説明】
１　ＲＦモジュール、２　送信手段、３　受信手段、
４　比較手段、５　ＦＰＧＡ、６　タイミング制御手段、
７　第一の積算手段、８、３３　ＣＰＵ、９　差分演算手段、
１０　第二の積算手段、１１　反射信号立ち上がり検出手段、
１２　距離算出手段、１３　検出判定手段、１４　異常判定手段、
１５　積算手段、１６　測距・検出手段、３４　信号レベル制御手段、
３５　信号レベル調整手段（加算手段）３６　閾値制御手段。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a pulse radar device that detects the presence or absence of an object by receiving a reflected wave of a transmitted radio wave reflected from the object, and measures a distance to the detected object, and in particular, easily operates an abnormality of the device. The present invention relates to a pulse radar device capable of notifying a person.
[0002]
[Prior art]
There is a pulse radar device mounted on a vehicle to search for a target object in the vicinity. For example, a radar device disclosed in Patent Document 1 is one of them. In the technique disclosed in this publication, a pulse signal is periodically output from a transmitting unit, a reflected signal from a target object is continuously received by a receiving unit, and the received signal is binarized by a binarizing unit. The binarized signal is sampled by the sampling means at a fixed one or a plurality of sampling points after the transmission timing by the transmission means, and a sampling value of 0 or 1 is obtained. Is given to one or a plurality of integrating means, and the integrating means integrates the sampling values for the predetermined number of transmissions. When the integration processing for the predetermined number of times is completed, the determining means sets the integrated value for each integrating means. Is compared with a predetermined threshold value, and whether or not there is a reflected signal from the object is determined based on the magnitude of the normalized integrated value to determine whether or not the target object is present. Than it is.
[0003]
The technique disclosed in Patent Document 2 includes a technique for analyzing a beat frequency of a transmission wave and a reception wave to detect a forward obstacle by detecting a spectrum equal to or higher than a predetermined threshold. A / D conversion means for digitizing a received wave and frequency analysis means for avoiding the above problem. When the output of the A / D conversion means includes a maximum value or a minimum value which can be converted by the A / D conversion means, There is disclosed a technique of determining the abnormality and interrupting the measurement of the distance and the relative speed. Further, Patent Document 3 discloses that a failure level value is determined when mud or the like adheres to the transmission / reception means and the received signal is attenuated. A technique has been disclosed in which the number of received signals in a range is counted, and a failure state is determined based on the counted number.
[0004]
[Patent Document 1]
JP-A-7-72237 (pages 9 to 14, FIGS. 1 and 2)
[Patent Document 2]
Japanese Patent No. 3142463 (pages 3 and 4, FIG. 1)
[Patent Document 3]
JP-A-11-16673 (pages 6 to 8, FIG. 2)
[0005]
[Problems to be solved by the invention]
In the conventional example as described above, according to the technique of Patent Document 1, when the transmission / reception isolation is poor and a so-called leaky waveform is present, or when there is a radome, the above-described device sets the transmission pulse width to a distance. Since there is an object at a distance shorter than 10 m, which is 66.7 ns corresponding to 10 m, the leakage waveform or the waveform of the reflected wave by the radome and the waveform of the reflected wave by the object overlap, and the reception level during non-transmission, that is, the so-called noise level Setting the threshold value to the above means that only the rising edge of the leakage waveform can be detected, and the rising edge of the reflected wave from the target object to be actually detected cannot be detected.
[0006]
Generally, in a pulse radar device, a cover or the like is provided outside the radome, and if the radome or the cover becomes dirty or water film adheres, or if the mounting condition changes over time or the mounting device fails, the leakage may occur. The signal becomes large or the shape of the leak signal changes, so that the ability to detect the object and the ability to measure the distance are significantly reduced. For example, when the radome becomes heavily contaminated, the level of the leak signal increases as a whole, and when this level exceeds a predetermined value, the receiving circuit saturates, regardless of the presence or absence of a reflected signal. The received signal always exceeds the threshold value of the comparison means, and the state is such that the target object is always detected.
[0007]
The techniques disclosed in Patent Literatures 2 and 3 deal with such a phenomenon and determine an abnormality based on the level of a received wave. Basically, the level of a received signal is directly measured. Since the data related to the level is digitally processed, A / D conversion hardware capable of high-speed operation is required for that purpose, and the apparatus is inevitably complicated.
[0008]
The present invention has been made to address such a problem, and does not require the hardware as in the above-described conventional example. It is an object of the present invention to obtain a pulse radar device capable of notifying.
[0009]
[Means for Solving the Problems]
A pulse radar device according to the present invention receives a radio wave from a transmitting means for transmitting a pulsed radio wave and a reflected wave reflected from a surrounding obstacle or a component of the radio wave transmitted from the transmitting means. Receiving means for outputting a received signal corresponding to the level of the reflected wave; comparing means for binarizing the received signal by comparing with a predetermined level set in advance; and timing control between transmission of radio waves and processing of the received signal A sampling control unit that samples the output of the comparison unit at a predetermined time interval from the transmission by a signal of the timing control unit, and integrates the sampling result a predetermined number of times for each sampling timing. Reflection signal rise detection means for detecting the rise of a reflection signal from a surrounding obstacle based on a change in the level of the reception signal; Distance measuring / detecting means for detecting the presence or absence of a nearby obstacle by the output of the signal rise detecting means and calculating the distance; and, among the integration results output by the integrating means, the integrated value of the apparatus is determined from the level of the integrated value at a specific sampling timing. An abnormality determining means for determining an abnormality is provided.
[0010]
Further, a transmitting means for transmitting a pulsed radio wave, and a radio wave from the transmitting means receives a reflected wave reflected from a nearby obstacle or its own component, and transmits a reception signal corresponding to the level of the received reflected wave. Receiving means for outputting, comparing means for binarizing the received signal by comparing with a predetermined level set in advance, timing control means for performing timing control of transmission of radio waves and processing of the received signal, and timing control means A sampling means for sampling the output of the comparison means at predetermined time intervals from the transmission by the signal of the transmission, and integrating the sampling result a predetermined number of times at each sampling timing; and a change in the level of the integrated reception signal from a nearby obstacle. Reflection signal rise detection means for detecting the rise of the reflection signal, and the presence of surrounding obstacles by the output of the reflection signal rise detection means. Distance measuring / detecting means for detecting and calculating the distance, and signal level calculation control means for calculating a signal reference level based on the integration result of the integration means so that the integration result falls within a predetermined range, Signal level adjusting means for adjusting the signal level based on the calculation result of the signal level calculation control means, and abnormality determining means for determining an abnormality of the apparatus from the signal level value calculated by the signal level calculation control means It is.
[0011]
Further, a transmitting means for transmitting a pulse-shaped radio wave, and a radio wave from the transmitting means receives a reflected wave reflected from a nearby obstacle or its own component and outputs a reception signal corresponding to the level of the received reflected wave. Receiving means, a comparing means for binarizing a received signal by comparing with a predetermined level set in advance, a timing control means for performing timing control of transmission of radio waves and processing of the received signal, and a timing control means. An integrating means for sampling the output of the comparing means at a predetermined time interval from the transmission by the signal and integrating the sampling result a predetermined number of times at each sampling timing; and a reflected signal from a peripheral obstacle due to a change in the level of the integrated received signal. Signal rise detection means for detecting the rise of the signal, and the presence or absence of a peripheral obstacle is determined by the output of the reflection signal rise detection means. A distance measuring / detecting means for calculating a distance, and a threshold setting means for calculating a threshold value for the comparing means based on the integration result of the integrating means so as to fall within a predetermined range; and an output of the threshold setting means. Abnormality determination means for determining an abnormality of the apparatus based on the level of the threshold value.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiment 1 FIG.
1 to 16 illustrate the configuration and operation of a pulse radar device according to Embodiment 1 of the present invention. FIG. 1 is a block diagram showing the overall configuration, and FIG. 2 is a configuration of an RF module. 3 to 5 are explanatory diagrams illustrating a detection method, FIG. 6 is an explanatory diagram illustrating a configuration and operation of an FPGA, and FIGS. 7 and 9 to 16 illustrate an operation of a CPU. FIG. 8 is a flowchart illustrating the operation of the first integrating means, the difference calculating means, and the second integrating means.
[0013]
The pulse radar device according to Embodiment 1 of the present invention is composed of four parts as shown by a dotted frame in FIG. The first part is a transmitting unit 2 for transmitting a pulse-shaped electromagnetic wave (center frequency 24.125 GHz) having a predetermined width (for example, 96 ns) at a constant period (for example, 1024 ns), and the electromagnetic wave is reflected from a target object in the vicinity. An RF module 1 includes a receiving unit 3 for receiving a reflected wave, a second unit is a comparing unit (comparator circuit) 4 for binarizing an output of the receiving unit 3, and a third unit is a timing unit. The fourth part is the FPGA 5 comprising the control means 6 and the first integrating means 7, and the fourth part is a difference calculating means 9, a second integrating means 10, a reflected signal rising detecting means 11, a distance calculating means 12, The CPU 8 has functions of the detection determination unit 13 and the abnormality determination unit 14.
[0014]
Functionally, as shown in FIG. 1 by a dashed line, the first integrating means 7, the difference calculating means 9, and the second integrating means 10 constitute an integrating means 15, and the distance calculating means 12 It can be rewritten to constitute the distance measuring / detecting means 16 with the detection determining means 13.
[0015]
FIG. 2 shows a functional configuration of the RF module 1. A signal of a frequency of 10.8375 GHz from the RxLO 17 is mixed with a signal of 1.225 GHz from the TxLO 19 in the Mixer 18, and a pulse-like signal based on the transmission signal is output by the Modulator 20. Signal. This signal is doubled by the Doubler 21 to become a signal of 24.125 GHz, and is further radiated to the outside as radio waves from the transmission antenna Tx via the Filter 22. The radio wave reflected from the external target object is received by the receiving antenna Rx, amplified by the RxRFAmp23, mixed with the signal from the RxLO17 by the Mixer 24 to become an intermediate frequency, and passed through the RxIFAmp25, Filter26, and RxIFAmp27. The envelope is detected by the detector 28 to be a received signal.
[0016]
The state of this reception will be described with reference to FIGS. 3 to 5. First, as shown in FIG. 3A, a transmission signal is radiated from a transmission antenna Tx, and a reflected wave from a target object is received by a reception antenna Rx. However, when there is a radome 29 or the like in front of both transmitting and receiving antennas, a reflected wave from the radome 29 is received as a leak signal. FIG. 3B shows a transmission wave from the transmission antenna Tx, and FIG. 3C shows a leakage signal from the radome 29. Since the radome 29 exists immediately before each antenna, the leakage signal is received first. (D) of the figure is a reflected wave from the target object when the target object is at a relatively long distance, and (e) is a reflected wave from the target object when the target object is at a short distance. Is far away, the leaked signal and the reflected wave are received separately as shown as a composite wave in (f) of the figure, but leaky as shown in (g) of the figure when the distance is short. The signal and the reflected wave are superimposed and received.
[0017]
As described above, when the leaked signal and the reflected wave are received in a superimposed manner, interference by both waves occurs. However, the combined signal level of the interference unit changes due to the phase difference between the leaked signal and the reflected wave. (G) shows the state of interference between the case of the strongest (the phase matches) and the case of the weakest (the phase is shifted by 180 °). FIG. 4 shows a change in the interference between the leak signal and the reflected wave when the distance between the own vehicle and the target object changes due to the running of the own vehicle. The interference state changes depending on the distance. The level changes at the time when the reflected wave from the target object is received (the distance between the host vehicle and the target object). The detection of the target object and the distance measurement are performed by detecting the rise (fall) of this change.
[0018]
FIG. 5 illustrates a change in the level of the received signal depending on the reception timing. The numbers shown in FIGS. 5A and 5E are sampling timings by the timing control means 6 described later. When the relative distance between the surrounding object and the radar (own vehicle) changes, the signal size changes at the sampling timing corresponding to the portion where the leak signal component and the reflection signal component from the target object overlap. However, at the sampling timing corresponding to only the leak signal component, the magnitude of the signal is substantially constant. Therefore, the magnitude of the temporal signal at each sampling timing is as shown in FIGS.
[0019]
That is, after transmitting the pulse-like signal, the sampling timing shown in (1) of FIG. 7A is until the reflected wave (leakage signal component) from the radome 29 or the like is received, as shown in FIG. The received signal does not change with respect to the number of transmissions, and the signal level is 0 except for the influence of noise. When the received wave is only a leak signal component (a reflected signal from the target object has not arrived), the sampling timing is as shown in (2) or (3) in FIG. , A leak wave signal component of almost constant intensity is received. At the sampling timings shown in (4) to (6) of FIG. (A) in which the reflected signal component from the target object is superimposed on the leak signal component after a lapse of time, as shown in FIG. As the distance to the object changes, the phases of the reflected signal component and the leak signal component change, and the level of the received signal changes with the number of transmissions (the number of receptions). Here, if the absolute values of the temporal changes at each sampling timing are integrated, the result becomes as shown in FIG. 9E. The target object is detected by comparing the integrated value with a preset threshold value. Will be done.
[0020]
Next, a functional block diagram of the FPGA 5 including the timing control means 6 and the first integration means 7 in FIG. 6A and a timing chart in FIG. 6B will be described. The FPGA 5 includes timing control means 6, a shift register 30, adders 31 corresponding to each bit of the shift register 30, and integration registers 32 corresponding to the adders 31. Therefore, the first integrating means 7 is constituted by the shift register 30, each adder 31, and each integrating register 32.
[0021]
The timing control unit 6 transmits a transmission signal (for example, a width of 96 ns, a width of 96 ns, for the transmission unit 2 to turn on / off the electromagnetic wave radiation based on a clock signal (for example, a frequency of 125 MHz, a period of 8 ns) from an oscillator connected to the outside of the FPGA 5. Cycle 1024 ns), a shift signal for transmitting the bit shift timing to the shift register 30, an addition signal for transmitting the addition timing to each adder 31, and an output of each adder 31 to each integration register 32. An integration signal for notifying the holding timing and an integration processing end signal for notifying the CPU 8 of the end of the integration processing are generated.
[0022]
The shift register 30 stores the binary data output from the comparing means 4 while shifting one bit at a time based on the shift signal of the timing control circuit 6. The adder 31 adds the binary data (0 or 1) of each bit and the contents held in the accumulation register 32 according to the addition signal from the timing control circuit 6. The integration register 32 holds the output from the adder 31 as integration data, and outputs the held data when there is a request from the CPU 8.
[0023]
In the operation of the FPGA 5, as shown in FIG. 6B, first, the timing control circuit 6 raises the transmission signal based on the external clock signal, and falls after 10 clocks. A shift signal synchronized with the clock signal is output by the number of bits of the shift register 30 simultaneously with the rise of the transmission signal. Based on this shift signal, the shift register 30 holds the binary data output from the comparing means 4 in each bit. Subsequently, the timing control circuit 6 outputs an addition / integration signal, and the adder 31 performs addition based on this signal, and the integration register 32 holds the integrated data. After repeating this operation a predetermined number of times (for example, 1000 times), the CPU 8 outputs a signal indicating the end of the integration process to the CPU 8. Upon receiving this integration processing end signal, the CPU 8 reads the contents of each integration register 32.
[0024]
Subsequently, the difference calculation means 9, the second integration means 10, the reflection signal rise detection means 11, the distance calculation means 12, the detection determination means 13, and the abnormality determination means 15 constituting the distance measurement / detection means 16, The processing operation of the CPU 8 having the above function will be described with reference to the flowchart of FIG.
[0025]
First, in step 701, the CPU 8 is initialized, and in step 702, data is initialized. Then, in step 703, an integration processing end signal from the FPGA 5 is waited for. Upon receiving the integration processing end signal from the FPGA 5, the process proceeds to step 704, and the integration result at each sampling timing is stored in a two-dimensional array of FPGA [i] [j]. Here, i (= 0 to N; N is the number of bits of the shift register) is the sampling timing, and j (= 0 to 59; the number of times of integration by the second integrating means 11 is 60) is the number of times of storage. The order is shown.
[0026]
In the following step 705, it is determined whether or not the number of times of receiving the integration processing end signal from the FPGA 5 has reached a predetermined number (here, 60 times). Here, if it is determined that the number of times of receiving the integration processing end signal from the FPGA 5 has reached a predetermined number (here, 60 times), the processing of steps 706 to 711 described below is executed. Then, it is checked whether or not a processing cycle of, for example, 50 ms has elapsed. If the processing cycle has elapsed, the process returns to step 702 to repeat the same operation.
[0027]
Next, the difference calculation processing in step 706, the difference integration processing in step 707, and the reflection signal rising detection processing in step 708 will be described. First, in the difference calculation processing of step 706, as shown in FIG. 8, the first integrating means 7 integrates the received signal at each sampling timing, for example, 1000 times, and repeats this, for example, 60 times. The difference calculating means 9 calculates the difference between the first integrated value and the second integrated value, the difference between the second integrated value and the third integrated value, and the calculation for obtaining the difference in the 60th integration. The second integrating means 10 integrates each of the calculated differences by executing up to the value to obtain the difference. In order to realize this, first, in the difference calculation processing of step 706, processing as shown in the flowchart of FIG. 9 is performed, and the absolute value of the difference between the integrated values between the transmission timings of each sampling timing is calculated.
[0028]
In step 901 of FIG. 9, i indicating the sampling timing number and j indicating the number of times of storage (presumed number) are initialized, and in step 902, the integrated value FPGA [i] [j at the sampling timing number i and the presumed number j ], And the difference between the integrated value FPGA [i] [j-1] between the sampling timing number i and the presum number j-1 (the storage number immediately before), and the absolute value is used as the difference value Diff [i ] [J-1]. In the following step 903, j is incremented in order to calculate the difference value at the next presum number.
[0029]
In step 904, the presum number j is compared with the presum number N, and the routine from step 902 is repeated until j ≧ N, and when j ≧ N, it is determined that the difference calculation process at the specific sampling timing number has been completed. Proceeding to step 905, the sampling timing number i is incremented. In the next step 906, the sampling timing number i is compared with the number M of range pins. If i is greater than or equal to M, the routine is terminated assuming that the difference calculation processing has been completed, and if i is less than M, the presum number j is determined in step 907. Is initialized (j = 1), the process returns to step 902, and the process is repeated.
[0030]
Returning to FIG. 7, in the difference accumulation process of the next step 707, the process is performed as shown in the flowchart of FIG. 10, and the difference absolute value for each transmission timing at each sampling timing is accumulated. That is, in step 1001 of FIG. 10, the sampling timing number i and the presum number j are initialized, and in step 1002, the array DiffSum [i] for storing the difference integrated value of the range pin of interest is initialized. In the following step 1003, Diff [i] [j], which is the difference value of the noted presum number j at the noted sampling timing number i, is added to DiffSum [i].
[0031]
In the following step 1004, the presum number j to be added is incremented. In step 1005, the presum number j is compared with the presum number N. If j ≧ N, it is determined that the difference integration processing at a specific sampling timing number has been completed. Then, the sampling timing number i is incremented. In step 1007, the sampling timing number i is compared with the number M of range pins. If i is equal to or greater than M, the routine is terminated assuming that the difference calculation process has been completed. If i is less than M, the presum number j is determined in step 1008. And returns to step 1002.
[0032]
Returning to FIG. 7, in the reflection signal rising detection processing of the next step 708, as shown in the flowchart of FIG. 11, the integration of the absolute difference value at each sampling timing in order from the one closer to the transmission timing (from the closer distance). The value is compared with the predetermined position DIFFsumth, and a sampling timing number RiseNo exceeding DIFFsumth for the first time is obtained. That is, in Step 1101 of FIG. 11, RiseNo for storing the rising sampling timing number is set to 0xFF (255 in decimal system).
[0033]
In step 1102, i for referring to the sampling timing number is initialized. In step 1103, it is determined whether or not the difference integrated value DiffSum [i] at the sampling timing number i of interest exceeds the threshold value DIFFUMTH. In step 1105, i is stored as RiseNo, and the process ends. If the threshold value is not exceeded, the process proceeds to step 1104, where the sampling timing number i is incremented, and the process proceeds to step 1106. The sampling timing number i is compared with the number M of range pins. If i is equal to or less than M, the routine returns to step 1103 to continue the same processing.
[0034]
Returning to FIG. 7, in the next distance calculation processing of step 709, processing as shown in the flowchart of FIG. 12 is performed to calculate the distance. That is, in step 1201, it is determined whether or not the sampling timing number RiseNo exceeding DIFFUMTH calculated in step 708 (that is, the flowchart of FIG. 11) is 0 for the first time. If RiseNo is 0, it means that DIFFUMTH has not been exceeded, so that the detection distance DetDist is set to the maximum distance DETDIST_MAX in step 1204. On the other hand, if RiseNo is larger than 0, two distances Dist1 and Dist2 before and after the timing when RiseNo becomes larger than 0 are calculated in step 1202. Then, in step 1203, Dist1 and Dist2 are linearly interpolated from the integrated value of the difference absolute values to obtain DetDist.
[0035]
Returning to FIG. 7, in the detection determination process of step 710, a counter process as shown in the flowchart of FIG. 13 is performed, and the detection flag is set only when the detection distance is calculated to some extent stable, so that erroneous detection due to some noise is performed. To prevent That is, in FIG. 13, in step 1301, it is determined whether or not the distance has been detected in the previous routine. Here, if DetFlag is 1, the process has proceeded to step 1302 since the previous detection has already been performed, and the absolute value of the difference between the present detection distance DetDist and the previous detection distance DetDistOld is calculated. In the case of, it is determined that the same target object as the previous time has been detected, and the process proceeds to step 1306. Then, in step 1406, the value of the counter is set to 0, and the process proceeds to step 1312, in which the current detection distance DetDist is stored in DetDistOld to prepare for the next routine.
[0036]
If the absolute value of the difference between the current detection distance DetDist and the previous detection distance DetDistOld is larger than the threshold value DIFF_DETDIST_TH in step 1302, it is determined that a target object different from the previous detection is detected, and the flow advances to step 1303 to increment the counter. I do. In the following step 1304, it is determined whether or not the value CNT of the counter exceeds the threshold value CNT_TH. If so, the process proceeds to step 1305, where it is determined that a different target object has been detected for a predetermined time or more, and the DetFlag is cleared and the counter is cleared. Proceeding to step 1312, the current detected distance DetDist is stored as DetDistOld, and if the CNT does not exceed the threshold value CNT_TH in step 1304, the process directly proceeds to step 1312, where the current detected distance DetDist is stored as DetDistOld.
[0037]
If DetFlag is not 1 in step 1301, the process proceeds to step 1307 to calculate the absolute value of the difference between the current detection distance DetDist and the previous detection distance DetDistOld. If the absolute value of the difference exceeds the threshold value DIFF_DETDIST_TH, the process proceeds to step 1307. The process proceeds to step 1311 assuming that the same target object has not been detected, sets the value of the counter to 0, and proceeds to step 1312. In step 1312, the current detection distance DetDist is stored as DetDistOld.
[0038]
If the absolute value of the difference between the current detection distance DetDist and the previous detection distance DetDistOld is equal to or smaller than the threshold value DIFF_DETDIST_TH in step 1307, the process proceeds to step 1308, and the counter is incremented. In the following step 1309, it is determined whether or not the counter value CNT exceeds a threshold value CNT_TH. If the counter value CNT exceeds the threshold value CNT_TH, it is determined that the same target object has been detected for a predetermined time or more, and the process proceeds to step 1310, and DetFlag is set to 1 The counter is cleared and the process proceeds to step 1312. Here, the current detection distance DetDist is stored as DetDistOld, and if the counter value CNT does not exceed the threshold value in step 1309, the process directly proceeds to step 1312.
[0039]
In the abnormality determination process at step 711 in FIG. 7, the integrated value at a specific sampling timing is compared with a preset threshold, and if the integrated value at the specific sampling timing is larger than the threshold, the radome or the secondary cover Is determined to be abnormal because dirt or the like has adhered to the surface. The specific contents of the processing are as shown in the flowchart of FIG. In this process, first, in step 1401, the sampling timing number i0 of interest for abnormality determination is stored in the sampling timing number i. In the following step 1402, the integrated value Sum to be calculated is initialized, and in step 1403, the presumed number to be integrated is initialized.
[0040]
In the following step 1404, a presum value FPGA [i] [j] indicated by the sampling timing number i and the presum number j is added to the integrated value Sum. In step 1405, the presum number is incremented to set the next presum number. In step 1406, the set presum number is compared with the presum value N. If the presum number j is smaller than the presum value N, the process returns to step 1404 to continue the addition, and if the presum number j becomes equal to or more than the presum value N. Goes to step 1407 to compare the integrated value Sum with the threshold value SUMMIN.
[0041]
Here, if the integrated value Sum is smaller than the threshold value SUMMIN, it is determined that there is an abnormality, and the routine proceeds to step 1410, where an abnormality flag is set. If it is determined in step 1407 that the integrated value Sum is equal to or larger than the threshold value SUMMIN, the process proceeds to 1408, and the integrated value Sum is compared with the threshold value SUMMAX. If the integrated value Sum is greater than SUMMAX, it is determined that there is an abnormality, and an abnormality flag is set in step 1410. If the integrated value Sum is equal to or less than SUMMAX, it is determined that there is no abnormality in the next step 1409. Clear the flag. Here, i0 is basically a sampling timing corresponding to a close distance at which the target object cannot approach.
[0042]
In the pulse radar device according to the first embodiment, which is configured and operates as described above, the abnormality determination process in step 711 in FIG. 7 determines the radome or the secondary value from the magnitude of the integrated value in the reflected wave from a short distance. If dirt or the like adheres to the cover surface, an error message is transmitted to the external device, so even if the dirt or the like actually adheres and the detection performance deteriorates, the user can grasp the deterioration of the detection performance. You can do it.
[0043]
In the above description, attention has been paid to a specific sampling timing in the abnormality determination processing. However, the present invention is not limited to this. For example, the abnormality determination processing as shown in the flowchart of FIG. can do. In this process, the abnormality is determined based on whether or not the average value of the integrated values at a plurality of sampling timings is within a predetermined range. Referring to FIG. 15, in step 1501 of FIG. Of the plurality of sampling timing numbers to be executed, the minimum value i0 is stored in the sampling timing number i. In the following step 1502, the integrated value Sum [i] at each sampling timing calculated from this is cleared and initialized. Clears and initializes the presum number j.
[0044]
In step 1504, the presum value FPGA [i] [j] represented by the sampling timing number i and the presum number j is added to the integrated value Sum [i] of interest. In the following step 1505, the presum number is incremented. Next, a presum number to be added is set. In the next step 1506, the presum number j is compared with the presum value N. If the presum value N is larger, the process returns to step 1504 to perform the next addition processing. If the presum number j is larger, attention is paid. It is determined that the integration at the current sampling timing has been completed, and the process proceeds to the next step 1507. In step 1507, a sampling timing number for calculating the next integrated value Sum [i] by incrementing the sampling timing number i is set.
[0045]
In the subsequent step 1508, the sampling timing number i is compared with the sampling timing number i1 of interest. If i is smaller than i1, the process returns to step 1502, and if i is larger than i1, the process proceeds to the next step 1509 and a plurality of samples of interest are sampled. The average value of the integrated value at the timing is calculated. In the following step 1510, the average value SumMean of the integrated value calculated in 1509 is compared with the minimum value SUMMEANMIN of a predetermined range, and if SumMean <SUMMEANMIN, the process proceeds to step 1512 to determine that there is an abnormality.
[0046]
If not, the flow proceeds to step 1511 to compare SumMean with the maximum value SUMMEANMAX in a predetermined range. If SumMean> SUMMEANMAX, the flow proceeds to step 1512 to determine that there is an abnormality. If not, the flow proceeds to step 1513 and there is no abnormality. Is determined. In this case, since the average value of the integrated values at a plurality of sampling timings is used, the averaging process makes it possible to more stably execute the abnormality determination as compared with the determination shown in FIG.
[0047]
Further, the initial purpose can be achieved by the abnormality determination processing as shown in the flowchart of FIG. This method compares the stored value of the integrated value recorded during normal operation for each of a plurality of sampling times with the integrated value at each actual sampling time to determine abnormality. The determination as to whether it is abnormal or normal is made based on whether the sum of the absolute values of the differences from the stored value is larger than a predetermined value. That is, in step 1601, the minimum value i0 of a plurality of sampling timing numbers to be noted for abnormality determination is stored in the sampling timing number i, and the sum of the absolute value of the difference between the integrated value and the stored value for each sampling timing is stored. Initialize SumDiff to store.
[0048]
In the next step 1602, the integrated value Sum [i] at each sampling timing to be calculated is cleared and initialized, and in step 1603, the presum number j is cleared and initialized. In the following step 1604, the presum value FPGA [i] [j] represented by the sampling timing number i and the presum number j is added to the integrated value Sum [i] of interest, and in step 1605 the presum number is incremented. Next, a presum number to be added is set. In step 1606, the presum number j is compared with the presum number N. If the presum value N is larger than the presum number j, the flow returns to step 1604 to perform the next addition processing.
[0049]
If the presum number j is larger than the presum value N in step 1606, it is determined that the integration at the sampling timing of interest has been completed, and the process proceeds to the next step 1607, where the sampling timing number i is incremented and A sampling timing number for calculating the integrated value Sum [i] is set. In the following step 1608, the absolute value of the difference between the integrated value Sum [i] and the stored value SumRef [i] at the sampling timing is calculated as SumDiff. In the following step 1609, the sampling timing number i and the maximum value of the target sampling timing number Compare with i1. If i is smaller than i1, the process returns to step 1602. If i is larger than i1, the process proceeds to step 1610, where SumDiff is compared with the abnormality determination threshold value SUMDIFFMIN. If SumDiff is larger, it is determined in step 1711 that there is an abnormality. A determination is made; otherwise, a determination is made in step 1612 that there is no abnormality.
[0050]
In this case, the absolute value of the difference between the integrated value at the plurality of notable sampling timings (i0 to i1) and the stored value at the plurality of notable sampling timings (i0 to i1) stored in a normal state is calculated. Normal or abnormal is determined based on the result of the integration, so not only when the integrated value for the leak signal increases due to adhesion of dirt or the like, but also when the shape of the leak signal changes significantly due to a change in the mounting state or abnormality, etc. Can also be determined to be abnormal.
[0051]
Embodiment 2 FIG.
17 to 21 illustrate the configuration and operation of the pulse radar device according to Embodiment 2 of the present invention. FIG. 17 is a block diagram showing the overall configuration, and FIGS. 18 and 19 are flowcharts illustrating the operation. 20, FIG. 20 is an explanatory diagram for explaining the setting of the threshold value, and FIG. 21 is a block diagram showing a configuration different from FIG.
[0052]
The pulse radar device according to this embodiment includes five parts as shown in FIG. The first part includes a transmitting unit 2 that transmits a pulse-shaped electromagnetic wave (center frequency 24.125 GHz) having a predetermined width (for example, 96 ns) at a constant period (for example, 1024 ns), and a reflected wave of the electromagnetic wave from a target object. The RF module 1 includes a receiving unit 3 for receiving data. The second part outputs an output of the receiving unit 3 in the RF module 1 based on a calculation result of the signal level control unit 34 realized by software in the CPU 33. An addition circuit 35 as a signal level adjusting means for adjusting.
[0053]
The third part is a comparing means 4 for binarizing the output of the receiving means 3 adjusted by the signal level adjusting means 35, and the fourth part is a timing control means 6 and a first integrating means 7 The fifth part is a difference calculating means 9, a second integrating means 10, a reflected signal rise detecting means 11, and a distance calculating means 12 which constitutes a distance measuring / detecting means 16. And a CPU 33 that realizes the functions of the detection determination unit 13, the signal level control unit 34, and the abnormality determination unit 14. Then, as in the case of the first embodiment, the first integrating means 7, the difference calculating means 9, and the second integrating means 10 form an integrating means 15 functionally.
[0054]
Note that the RF module 1 including the transmitting unit 2 and the receiving unit 3 in this embodiment, the comparing unit 4, the FPGA 5 having the functions of the timing control unit 6 and the first integrating unit 7, This is the same as that described in the first embodiment, and a description thereof will be omitted.
[0055]
The functions of the difference calculating means 9, the second integrating means 10, the reflection signal rising detecting means 11, the distance calculating means 12, the detecting determining means 13, the signal level controlling means 34, and the abnormality determining means 14 are realized. The processing performed by the CPU 33 will be described with reference to the flowchart of FIG. In this flowchart, only the signal level control processing in step 1811 and the abnormality determination processing in step 1812 operate differently from the CPU 8 in the first embodiment, and steps 1801 to 1810 are the same as those in FIG. Processing. Therefore, two processes different from FIG. 7 will be described here.
[0056]
The details of the signal level control processing in step 1811 will be described. As shown in FIG. 20, when the threshold value is set to the value of A in FIG. During reception, the reception signal level is always equal to or higher than the threshold, and the target object cannot be detected. For this purpose, a ground level control process is performed to adjust the ground level of the received signal, thereby raising and lowering the entire received signal, and causing a leakage signal to interfere with a reflected signal from the target object as shown in FIG. The processing is performed so that the rise (fall) at which the signal level changes can be detected.
[0057]
FIG. 19 is a flowchart showing the signal level control processing in step 1811. In the processing in steps 1901 to 1909, the sum Sum [i] of the integrated values for 60 times at each sampling timing is obtained, and the sum of the integrated values at each sampling timing is obtained. The average value SumMean of Sum [i] is calculated. In the following step 1910, SumMean is compared with a preset value SUMMEAN1, and if SUMMEAN1 is smaller, the instruction value to the addition circuit 35, which is signal level adjusting means, is decreased in step 1912. On the other hand, when SUMMEAN1 is larger, SumMean is compared with SUMMEAN2 (however, SUMMEAN1> SUMMEAN2) at step 1911. Increase the indicated value.
[0058]
If SUMMEAN2 is smaller, the previous instruction value is held in step 1913 as it is. Then, in step 1915, the instruction value is D / A converted, output from the CPU 33, and added to the reception signal by the addition circuit 35, thereby adjusting the signal level of the reception signal. Returning to FIG. 18, in the subsequent abnormality determination processing in step 1812, the instruction value to the addition circuit 35 calculated by the signal level control unit 34 is constantly monitored in step 1811, and when the instruction value exceeds a preset range. Is determined to be abnormal.
[0059]
As described above, in the pulse radar device according to the second embodiment, when dirt or the like adheres to the radome or the secondary cover, the signal level control unit 34 and the signal level adjustment unit (addition circuit) 35 are used to some extent. Since the control is performed so that the reflected wave from the target object can be detected, the possibility of being unusable is lower than that of the pulse radar device described in the first embodiment. In addition, the abnormality determination processing based on the calculation result of the signal level control means 34 can determine that the level control has reached the limit when the level control has reached the limit and notify the operator.
[0060]
In the pulse radar device according to the second embodiment, the signal level control means 34 and the signal level adjusting means 35 adjust the output level of the receiving means 3 in the RF module 1 to thereby reduce the detection performance when dirt or the like adheres. In addition, as shown in FIG. 21, instead of the signal level control means 34, a threshold value control means 36 for changing the threshold value of the comparison means 4 according to the integration result is provided. On the basis of the threshold value calculated by the threshold value control means 36, the abnormality determination means 14 can make an abnormality determination based on the binarized signal level of the comparison means 4 with respect to the threshold value or the threshold value. Even in this case, the same effect as in the case of FIG. 18 can be obtained.
[0061]
【The invention's effect】
As described above, in the pulse radar device of the present invention, according to the first aspect of the present invention, the transmitting means for transmitting the radio wave, the receiving means for receiving the reflected wave and outputting the signal corresponding to the received signal level Means, a comparison means for binarizing a received signal, a timing control means for controlling transmission and reception signal processing, and an integration for sampling an output of the comparison means at predetermined time intervals and integrating a sampling result at each sampling timing Means for detecting a rise of a reflected signal from a target object from a change in the level of the integrated received signal, and a distance measuring / detecting means for detecting the presence or absence and a distance of the target object. Since the abnormality of the device is determined from the integrated value at the sampling timing of Or, if dirt or the like adheres to the surface of the secondary cover, an error message can be transmitted to an external device. This makes it possible to grasp the deterioration of the detection performance and to deal with it.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a pulse radar device according to Embodiment 1 of the present invention.
FIG. 2 is a functional configuration diagram illustrating a configuration of an RF module of the pulse radar device according to the first embodiment of the present invention.
FIG. 3 is an explanatory diagram illustrating a detection method of the pulse radar device according to the first embodiment of the present invention.
FIG. 4 is an explanatory diagram illustrating a detection method of the pulse radar device according to the first embodiment of the present invention.
FIG. 5 is an explanatory diagram illustrating a detection method of the pulse radar device according to the first embodiment of the present invention.
FIG. 6 is an explanatory diagram illustrating the configuration and operation of an FPGA of the pulse radar device according to the first embodiment of the present invention.
FIG. 7 is a flowchart illustrating an operation of the pulse radar device according to the first embodiment of the present invention.
FIG. 8 is an explanatory diagram for explaining the operation of the integrating means of the pulse radar device according to the first embodiment of the present invention.
FIG. 9 is a flowchart illustrating an operation of the pulse radar device according to the first embodiment of the present invention.
FIG. 10 is a flowchart illustrating an operation of the pulse radar device according to the first embodiment of the present invention.
FIG. 11 is a flowchart illustrating an operation of the pulse radar device according to the first embodiment of the present invention.
FIG. 12 is a flowchart illustrating an operation of the pulse radar device according to the first embodiment of the present invention.
FIG. 13 is a flowchart illustrating an operation of the pulse radar device according to the first embodiment of the present invention.
FIG. 14 is a flowchart illustrating an operation of the pulse radar device according to the first embodiment of the present invention.
FIG. 15 is a flowchart illustrating an operation of the pulse radar device according to the first embodiment of the present invention.
FIG. 16 is a flowchart illustrating an operation of the pulse radar device according to the first embodiment of the present invention.
FIG. 17 is a block diagram showing a configuration of a pulse radar device according to a second embodiment of the present invention.
FIG. 18 is a flowchart illustrating an operation of the pulse radar device according to the second embodiment of the present invention.
FIG. 19 is a flowchart illustrating an operation of the pulse radar device according to the second embodiment of the present invention.
FIG. 20 is an explanatory diagram illustrating setting of a threshold value of the pulse radar device according to the second embodiment of the present invention.
FIG. 21 is a block diagram showing another configuration of the pulse radar device according to the second embodiment of the present invention.
[Explanation of symbols]
1 RF module, 2 transmitting means, 3 receiving means,
4 comparison means, 5 FPGA, 6 timing control means,
7 first integrating means, 8, 33 CPU, 9 difference calculating means,
10 second integrating means, 11 reflected signal rising detection means,
12 distance calculation means, 13 detection determination means, 14 abnormality determination means,
15 integration means, 16 distance measurement / detection means, 34 signal level control means,
35 signal level adjusting means (adding means) 36 threshold value controlling means.

Claims

Transmitting means for transmitting a pulsed radio wave, the radio wave from the transmitting means receives a reflected wave reflected from a surrounding obstacle serving as a target object or its own component, and receives the reflected wave according to the level of the received reflected wave. Receiving means for outputting a signal, comparing means for binarizing the received signal by comparing with a predetermined level set in advance, timing control means for performing timing control between transmission of radio waves and processing of the received signal, and the timing control Means for sampling the output of the comparing means at predetermined time intervals from the start of transmission by means of the signal, integrating means for integrating the sampling result a predetermined number of times at each sampling timing, and changing the level of the received signal integrated by the integrating means Reflection signal rise detection means for detecting the rise of a reflection signal from a peripheral obstacle, Distance detection / detection means for detecting the presence or absence of the surrounding obstacles and calculating the distance based on the output of the detection means. A pulse radar device comprising an abnormality determining means for determining the condition.

The abnormality determining means compares an integrated value of the integrating means at a specific sampling timing with a preset set value, and determines that the apparatus is abnormal when the integrated value exceeds the set value. The pulse radar device according to claim 1, wherein

The abnormality determination means compares the average value of the integrated value at a specific sampling timing with a preset set value, and determines that the device is abnormal when the average value of the integrated value exceeds the set value. The pulse radar device according to claim 1, wherein:

The abnormality determination means calculates an absolute value of a difference between the integrated value at a specific sampling timing and a set value set in advance for each sampling timing, and when the absolute value of the difference exceeds a predetermined value, the apparatus 2. The pulse radar device according to claim 1, wherein it is determined that there is an abnormality.

Transmitting means for transmitting a pulsed radio wave, the radio wave from the transmitting means receives a reflected wave reflected from a nearby obstacle or its own component, and outputs a reception signal according to the level of the received reflected wave. Receiving means, comparing means for binarizing the received signal by comparing with a predetermined level set in advance, timing control means for performing timing control between transmission of radio waves and processing of the received signal, and a signal from the timing control means Integrating means for sampling the output of the comparing means at a predetermined time interval from the transmission and integrating the sampling result a predetermined number of times at each sampling timing; Reflection signal rise detection means for detecting the rise, and the peripheral obstacle is detected by the output of the reflection signal rise detection means. Distance measuring / detecting means for detecting the presence / absence of an object and calculating a distance; signal level calculation for calculating a signal reference level based on the integration result of the integration means so that the integration result falls within a predetermined range Control means, signal level adjusting means for adjusting a signal level based on a calculation result of the signal level calculation control means, and abnormality determining means for determining abnormality of the apparatus from a signal level value calculated by the signal level calculation control means. A pulse radar device characterized by the above.

Transmitting means for transmitting a pulsed radio wave, the radio wave from the transmitting means receives a reflected wave reflected from a nearby obstacle or its own component, and outputs a reception signal according to the level of the received reflected wave. Receiving means, comparing means for binarizing the received signal by comparing with a predetermined level set in advance, timing control means for performing timing control between transmission of radio waves and processing of the received signal, and a signal from the timing control means Integrating means for sampling the output of the comparing means at a predetermined time interval from the transmission and integrating the sampling result a predetermined number of times at each sampling timing; Reflection signal rise detection means for detecting the rise, and the peripheral obstacle is detected by the output of the reflection signal rise detection means. Distance measuring / detecting means for detecting the presence / absence of an object and calculating a distance, threshold setting means for calculating a threshold value for the comparing means based on the integrated result of the integrating means so as to fall within a predetermined range, A pulse radar apparatus comprising an abnormality determining unit that determines an abnormality of the apparatus based on a threshold level output from the threshold setting unit.