JP2004119539A - Method for removing resist pattern - Google Patents

Method for removing resist pattern Download PDF

Info

Publication number
JP2004119539A
JP2004119539A JP2002278418A JP2002278418A JP2004119539A JP 2004119539 A JP2004119539 A JP 2004119539A JP 2002278418 A JP2002278418 A JP 2002278418A JP 2002278418 A JP2002278418 A JP 2002278418A JP 2004119539 A JP2004119539 A JP 2004119539A
Authority
JP
Japan
Prior art keywords
resist pattern
plasma
insulating film
carbon
ashing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2002278418A
Other languages
Japanese (ja)
Inventor
Toshiaki Shiraiwa
白岩 利章
Takahiro Saito
齋藤 貴弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002278418A priority Critical patent/JP2004119539A/en
Publication of JP2004119539A publication Critical patent/JP2004119539A/en
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a resist pattern removing method capable of preventing the side wall of an insulating film on which a pattern is etched from being exposed to an excess oxygen plasma in the case of removing a resist pattern used for the pattern etching of the insulating film as a mask by ashing processing. <P>SOLUTION: In the resist pattern removing method for removing a resist pattern 15a used for the pattern etching of an inter-layer insulating film 13 as a mask from the inter-layer insulating film 13 by the ashing processing while supplying the oxygen plasma, the ashing processing of the resist pattern 15a is performed in the supplied state of the oxygen plasma and the supplied state of carbon. Since the excess O plasma reacts with supplied C and oxide containing carbon is generated and vaporized in the ashing processing of the resist pattern, the side wall of the pattern-etched insulating film can be prevented from being exploded by the O plasma. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明はレジストパターンの除去方法に関し、特に酸素プラズマ耐性が弱い材質で形成された絶縁膜上のレジストパターンをアッシング処理により除去する方法に関する。
【従来の技術】
【0002】
近年、半導体集積回路装置(LSI)の高集積化に伴い、SIの高速動作に関して配線プロセス技術が益々重要視されてきている。これは半導体素子の微細化によるゲート遅延時間よりも、配線遅延時間の方が大きくなることが顕著になってきたためである。
【0003】
この配線遅延時間を抑制するためには、配線間の容量の低減、また、配線抵抗の低抵抗化が必要である。また、半導体素子の微細化とともに電流密度が増大するため、エレクトロマイグレーション(EM)耐性の向上も必要である。そして、これらの課題を改善するためには、銅(Cu)配線とともに、誘電率の低い絶縁膜(低誘電率膜)を層間絶縁膜に用いた多層配線技術の導入が重要であると考えられる。
【0004】
このCu配線は従来のアルミニウム合金配線に比べて電気抵抗が約3分の2であるため、配線抵抗の低減が実現できるとともに、Al合金配線よりも高いEM耐性が期待されることから、実デバイスへの導入も始められている。
【0005】
Cu配線の形成方法としては、一般的にダマシン法等の溝配線法が用いられている。
ここで、ダマシン法を用いた一般的なCu配線の形成方法を説明する。
まず、図4に示すように、基板11上にエッチングストッパー層12を介して層間絶縁膜13を形成し、層間絶縁膜13上に保護膜14を形成する。
次に、保護膜14上に通常のリソグラフィー技術によりレジストパターン15aを形成し、レジストパターン15aをマスクに用いたエッチングにより保護膜14および層間絶縁膜13をパターンエッチングすることで、配線溝や接続孔となる溝16を形成する。
【0006】
次に、ここでの図示は省略したが、処理チャンバ内に基板11を搬入し、プロセスガスに酸素(O)ガスを用いてプラズマ放電を行うことにより、処理チャンバ内にOプラズマを発生させて、アッシング処理によりレジストパターン15aを除去する。
その後、溝16の底面に露出するエッチングストッパー層12をエッチング除去し、溝16の内壁を覆うように保護膜14上にCuの拡散を防止するためのバリアメタル膜を形成して、溝16内を埋め込むように保護膜14上にCu膜を形成する。そして、化学的機械的研磨(Chemical Mechanical Polishing(CMP))法等により保護膜14上のCu膜およびバリアメタル膜を保護膜14の表面が露出するまで除去する。
このようにして溝16内にCu配線が完成する。
【0007】
上述したようなCu配線においては、配線層間の容量を低減するために、層間絶縁膜13として酸化シリコン(SiO)膜よりも誘電率の低いSiOCH膜、SiOF膜、有機系絶縁膜等が次世代材料として開発・実用化されつつある。
上記のような低誘電率膜は材料の分極率を低下させることで得ることができるが、分極率の低下だけでは、ある程度限界がある。
そこで、膜構造を多孔質化することで誘電率を低下させることが必要であると考えられている。近頃では、誘電率の低い材質の膜を多孔質化した低誘電率膜が開発され注目されている。
【0008】
【発明が解決しようとする課題】
しかし、上述したような低誘電率膜からなる層間絶縁膜13はOプラズマに対する耐性が弱いという特性がある。
このため、保護膜14および層間絶縁膜13をパターンエッチングして溝16を形成する際のマスクとして用いたレジストパターン15aのアッシング処理において、溝16の側壁を形成する層間絶縁膜13がOプラズマに曝されることにより、Oプラズマが層間絶縁膜13を侵食し、溝16の側壁に多数の細孔が発生してしまう。
そして、この細孔が大気中の水分を吸収すると、溝配線法によりバリアメタル膜を溝16の内壁に形成する際、脱ガスして成膜を阻害するだけでなく、バリアメタル膜の密着性の低下や膜剥がれ等を起こす要因となるとともに、層間絶縁膜13の誘電率が高くなるという問題があった。
【0009】
また、Oプラズマに曝されることにより、溝16の側壁を形成する層間絶縁膜13が酸化(SiO化)し、アッシング処理後に行う洗浄工程に用いるフッ酸(HF)水溶液と反応し易くなることから、溝16の側壁がエッチングされ、図5(a)に示すように溝16の径が大きくなる、または、図5(b)に示すように溝16がボーイング形状となる等、溝16に寸法変換差が生じ、配線間ショートの原因となっていた。
さらに、層間絶縁膜13がSiO化することにより誘電率が高くなるという問題も生じていた。
【0010】
特に、層間絶縁膜13に多孔質膜を用いた場合には、Oプラズマが深く侵食し易いことから、細孔の発生量が多くなるとともに、厚くSiO化してしまい、溝16の顕著な寸法変化差や層間絶縁膜13の高誘電率化が問題となっていた。
【0011】
【課題を解決するための手段】
上記のような課題を解決するために、本発明の第1のレジストパターンの除去方法は、絶縁膜のパターンエッチングにマスクとして用いたレジストパターンを、酸素プラズマの供給によるアッシング処理により絶縁膜上から除去する方法であって、酸素プラズマの供給とともに、炭素を供給した状態で、レジストパターンのアッシング処理を行うことを特徴としている。
【0012】
このような第1のレジストパターンの除去方法によれば、酸素プラズマ(Oプラズマ)を供給するとともに、炭素(C)を供給した状態でレジストパターンのアッシング処理を行うことから、レジストパターンのアッシングには過剰なOプラズマが、供給されたCと反応し、炭素含有酸化物が生成して気化される。
これにより、パターンエッチングされた絶縁膜の側壁が過剰なOプラズマにより曝されるのを防ぐため、Oプラズマに対する耐性の弱い低誘電率膜を絶縁膜に用いた場合でも、Oプラズマが絶縁膜の側壁を侵食するのを防ぐことができる。
また、過剰なOプラズマとCとが反応し、炭素含有酸化物が生成して気化されることにより、パターンエッチングされた絶縁膜の側壁のOプラズマによる酸化を防ぐことができる。
【0013】
また、本発明の第2のレジストパターンの方法は、絶縁膜のパターンエッチングにマスクとして用いたレジストパターンを、酸素プラズマの供給によるアッシング処理により絶縁膜上から除去するレジストパターンの除去方法であって、酸素プラズマの供給によりレジストパターンの第1のアッシング処理を行った後、酸素プラズマの供給とともに炭素を供給した状態で、レジストパターンの第2のアッシング処理を行うことを特徴としている。
【0014】
このような第2のレジストパターンの除去方法によれば、Oプラズマを供給してレジストパターンの第1のアッシング処理を行うことで、有機系材料からなるレジストパターンにOプラズマが作用し、レジストパターンを構成するCと反応して炭素含有酸化物が生成し、レジストパターンがアッシング除去される。
【0015】
そして、レジストパターンのアッシング処理の終盤で、レジストパターンが少なくなることで、レジストパターンのアッシングのためのOプラズマの消費量が減り、その結果として過剰なOプラズマが増加する。このような雰囲気下に、Oプラズマを供給するとともに、Cを供給した状態で、レジストパターンの第2のアッシング処理を行う。
これにより、過剰なOプラズマが供給されたCと反応し、炭素含有酸化物が生成して気化されることにより、Oプラズマがパターンエッチングされた絶縁膜の側壁を侵食するのを防ぎ、Oプラズマによる絶縁膜の側壁の酸化を防ぐことができる。
また、第1のアッシング処理ではOプラズマの供給によりアッシング処理を行うことから、Oプラズマの供給とともにCを供給した状態で行う第2のアッシング処理と比較して、速やかにアッシング処理を行うことができる。
【0016】
【発明の実施の形態】
以下、本発明のレジストパターンの除去方法に係わる実施の形態を図面に基づいて詳細に説明する。
(第1実施形態)
本実施形態では、溝配線法によりCu配線を形成する工程において、層間絶縁膜をパターンエッチングして配線溝や接続孔等を形成する際、マスクとして用いたレジストパターンをアッシング処理により除去する例に本発明を適用している。
なお、従来技術と同様の構成には同一の番号を付して説明する。
【0017】
すなわち、図1(a)に示すように、例えばシリコン基板からなる基板11(例えばシリコン基板)の表面に素子形成を行い、導電層を形成した後、基板11上に、例えば炭化シリコン(SiC)からなるエッチングストッパー層12を介して、例えば低誘電率膜である酸炭化シリコン(SiOC)からなる層間絶縁膜13を形成する。
さらにこの層間絶縁膜13上に層間絶縁膜13からの脱ガスを防ぐために、SiOからなる保護膜14を形成した後、保護膜14上にレジスト15を塗付する。
【0018】
そして、図1(b)に示すように、通常のリソグラフィー処理により、レジストパターン15aを形成し、ドライエッチング法によりレジストパターン15aをマスクに用いて保護膜14および層間絶縁膜13をパターンエッチングすることで、配線溝または接続孔等の溝16を形成する。
なお、溝16は配線溝の底部に接続孔を形成した段差形状であってもよい。
【0019】
このようにして溝16を形成した後、層間絶縁膜13上方のレジストパターン15aを除去するためにアッシング処理を行う。
まず、プラズマ生成手段を備えた処理装置、例えば平行平板型プラズマ処理装置における処理チャンバ(図示省略)内に、基板11を搬入し、プロセスガスにOガスを用いるとともに、Oプラズマと反応し易く、また、その反応生成物が気化し易い性質を持つCを含有するガス(C含有ガス)をプロセスガスに添加して、処理チャンバ21内に供給し、プラズマ放電を行う。
これにより、Oプラズマを供給するとともにCを供給した状態で、レジストパターン15aのアッシング処理を行う。
【0020】
ここでは、処理装置に平行平板型プラズマ処理装置を用いることにより、プロセスガスにOガスを用い、C含有ガスをプロセスガスに添加して処理チャンバ内に供給した後、プラズマ放電を行うこととしたが、本発明はこれに限定されず、例えば、別室にてプラズマ放電によりOプラズマを発生させて、処理チャンバ内にOプラズマを供給するとともに、処理チャンバ内にC含有ガスを供給した状態でアッシング処理を行ってもよい。
【0021】
ここでのアッシング処理は、反応性イオンエッチング(RIE)条件で行うことが好ましい。このような条件としては、例えば、プロセスガスに酸素(O)〔流量:50cm/min〕を用い、C含有ガスとしてメタン(CH)〔流量:120cm/min〕をプロセスガスに添加して、バイアスパワーを450W、圧力を2.6Pa、基板温度を25℃に設定する。
尚、ここでのガス流量は標準状態における体積流量を示すものとする。
ここで、アッシング処理をRIE条件下で行うことにより、イオンアシスト効果によりレジストパターン15aの異方性加工を促進できるので好ましい。
【0022】
また、本実施形態では、上述したように、プロセスガスにC含有ガスを添加することで、Cを供給することとする。
ここで、有機系材料で構成されるレジストパターン15aからもCは供給されるが、Oプラズマが溝16を形成する層間絶縁膜13を侵食するのを防ぐには不十分な量であることから、本発明ではレジストパターン15aとは異なる供給源からCを供給する。
【0023】
ここでは、C含有ガスとしてCHを用いることとしたが、本発明はこれに限定されるものではなく、Oプラズマと反応し易く、その反応生成物が気化し易い性質を持つCを含有するガスであればよい。
C含有ガスとしては、例えばCとともに、O、窒素(N)、水素(H)を含むガスが挙げられる。
具体的には、CO、CO、C12、C10、C10、C、C、CN、C、C、C、C、CN、C、CO、C、COS、CHS、CHN、CHNCHN、CHN、またはこれらの混合ガスであることとする。
【0024】
ここで、OガスとC含有ガスとの流量比は、添加するC含有ガスの種類、層間絶縁膜13の材質、レジストパターン15aの量によって適宜設定する。ただし、C含有ガスの流量はOプラズマによるレジストパターン15aのアッシング処理を妨げないような量であることが好ましい。
また、Oガスの流量を変えずに、アッシング処理の際の圧力を調整することで、C含有ガス中のCおよびレジストパターン15a中のCに対するOプラズマの比を調整することも可能である。
【0025】
また、本実施形態では、アッシング処理を通してOガスとC含有ガスの流量比を一定とした場合の例について説明したが、本発明はこれに限定されず、例えばアッシング処理の初期段階においては、Oプラズマがレジストパターン15aを構成するCに作用するため、C含有ガスのOガスに対する流量比を少なくし、アッシング処理の終了段階においては、レジストパターン15aが少なくなることから、C含有ガスのOガスに対する流量比を多くしてもよい。
【0026】
このようなアッシング処理により、有機系材料からなるレジストパターン15aにOプラズマが作用し、レジストパターン15aを構成するCと反応して炭素含有酸化物が生成され、レジストパターン15aが除去される。
【0027】
続いて、図1(c)に示すように、溝16の底部に露出したエッチングストッパー層12をエッチングにより除去することで、溝16を基板11上の導電層に達する形状とする。
その後、例えばHF水溶液を処理液に用いて、溝16内を洗浄する。
【0028】
次に、ここでの図示は省略するが、溝16の内壁を覆うように保護膜14上にバリアメタル膜を形成した後、溝16内を埋め込むように、バリアメタル膜上にCu膜を形成して、CMP法等により、保護膜14上のCu膜およびバリアメタル膜を除去して、溝16内に基板11の導電層に達する配線またはビアを形成する。
【0029】
このようなレジストパターンの除去方法によれば、プロセスガスにOガスを用いてOプラズマを供給するとともに、プロセスガスにCHを添加してCを供給した状態で、レジストパターン15aのアッシング処理を行うことから、アッシング処理には過剰なOプラズマが、供給されたCと反応し、炭素含有酸化物(例えばCO、CO)が生成して気化される。
これにより、溝16の側壁を形成する層間絶縁膜13がOプラズマに曝されるのを防ぐため、Oプラズマが溝16の側壁を侵食するのを抑制することができる。このため、溝16の側壁に細孔が発生するのを防ぐことができる。
【0030】
したがって、この細孔が大気中の水分を吸収することで生じる、バリアメタル膜を溝16の内壁に形成する際の成膜阻害や、バリアメタル膜の密着性の低下や膜剥がれ、層間絶縁膜13の高誘電率化を防ぐことができる。
【0031】
また、Oプラズマにより溝16の側壁を形成する層間絶縁膜13が酸化し、SiO化するのを防ぐため、アッシング処理後の洗浄工程において処理液にHF水溶液を用いた場合にも、溝16の側壁がエッチングされるのを抑制することができ、溝16の寸法変換差を抑制することができる。
さらに、層間絶縁膜13のSiO化を防ぐことから、層間絶縁膜13の誘電率が高くなるのを防ぐことができる。
【0032】
なお、本実施形態では、層間絶縁膜13に低誘電率膜であるSiOCを用いた例について説明したが、本発明はこれに限定されるものではない。
ただし、層間絶縁膜13に酸素プラズマ耐性の弱い低誘電率膜を用いた場合には、本発明の効果を顕著に奏することができるため、好ましい。
このような低誘電率膜としては、誘電率の低い材質として、SiOC、SiOF、SiOCHまたはその他の有機系絶縁膜がある。また、誘電率の低い多孔質膜としては、多孔質SiO膜、準多孔質SiO膜、多孔質HSSQ(HydrogenSilsesquioxane)膜、多孔質MSSQ(Hydrogen Silsesquioxane)膜、多孔質四フッ化エチレン膜、多孔質SiOCH膜、多孔質芳香族熱硬化性樹脂(Porousaromatic thermoset)等が挙げられる。
特に層間絶縁膜13にOプラズマが深く侵入し易い多孔質膜を用いた場合には、本実施形態のレジストパターンの除去方法により、Oプラズマの侵入を抑制することができるため、顕著な効果を奏することができる。
【0033】
(第2実施形態)
本実施形態においても、第1実施形態と同様に溝16を形成する際のパターンエッチングにマスクとして用いたレジストパターン15aをアッシング処理により層間絶縁膜13上から除去する例について説明する。
図2に示すように、本実施形態に用いる処理装置は、例えば、平行平板型プラズマ処理装置であって、アッシング処理を行うための処理チャンバ21を備えている。
【0034】
処理チャンバ21は、その底部に基板を保持するための、例えば静電チャックからなるステージ22が設けられており、その上部にはプラズマ生成手段23と、ガスを処理チャンバ21内に供給するためのガス供給管24が設けられている。
【0035】
このような処理装置を用いて、本実施形態におけるアッシング処理を行う場合には、まず、アッシング処理を行う前に、例えば処理チャンバ21内にガス供給管24からC含有ガスを供給し、プラズマ生成手段23によりプラズマ放電を行うことにより、処理チャンバ21内の例えば内壁にC含有物25を堆積させる。
この堆積の条件としては、例えば、プロセスガスにエタン(C)〔流量:15cm/min〕とアルゴン(Ar)〔流量:250cm/min〕を用い、上部RFパワーを1000W、下部バイアスパワー500W、圧力を7.8Pa、基板温度を25℃に設定する。
【0036】
上記のようにして、処理チャンバ21内にC含有物25を堆積させた後、再び図1(b)に示すように、その上方にレジストパターン15aが形成された基板11を処理チャンバ21(図2参照)内のステージ22(図2参照)に載置し、レジストパターン15aのアッシング処理を行う。
このアッシング処理の条件としては、例えば、プロセスガスにO〔流量:200cm/min〕を用い、バイアスパワー150W、圧力を3Pa、基板温度を25℃に設定する。
【0037】
このようなレジストパターンの除去方法によれば、プラズマ放電により処理チャンバ(図2参照)の内壁に堆積させたC含有物25からCが供給されることにより、レジストパターン15aのアッシング処理には過剰なOプラズマが、供給されたCと反応し、炭素含有酸化物が生成して気化される。
これにより、Oプラズマが溝16の側壁を形成する層間絶縁膜13を侵食するのを防ぐことができるとともに、層間絶縁膜13のSiO化を抑制することができるため、第1実施形態と同様の効果を奏することができる。
また、本実施形態のレジストパターンの除去方法によれば、微量のCを供給する場合であっても、処理チャンバ21内のC含有物25の堆積量(堆積領域の面積)を調整することで、Cの供給量を調整することができる。
【0038】
(第3実施形態)
本実施形態においても、第1実施形態と同様に溝16を形成する際のパターンエッチングにマスクとして用いたレジストパターン15aをアッシング処理により層間絶縁膜13上から除去する例について説明する。
【0039】
本実施形態におけるアッシング処理においては、第2実施形態と同様の処理装置を用いることとし、図3に示すように、アッシング処理におけるCの供給源となるC含有物、例えばCのみで構成されるグラッシーカーボンからなる壁材26を処理チャンバ21の内壁に配置する。
ここでは、グラッシーカーボンからなる壁材26を配置することとしたが、本発明はこれに限定されず、C含有物を配置すればよく、また、基板11を載置するステージ22や電極等に炭化シリコン(SiC)等のC含有物からなるパーツを取り付けてもよい。
【0040】
また、この壁材26を処理チャンバ21の内壁に配置することとしたが、本発明はこれに限定されず、処理チャンバ21内においてプラズマ放電によりプラズマが発生する領域の近傍に配置することが好ましい。
さらに、アッシング処理雰囲気下に均等にCを供給するため、C含有物を均等配置することが好ましい。
【0041】
そして、再び図1(b)に示すように、その上方にレジストパターン15aが形成された基板11を処理チャンバ21(図3参照)内のステージ22(図3参照)に載置し、レジストパターン15aのアッシング処理を行う。
ここでのアッシング処理の条件は、第2実施形態と同様であることとし、アッシング処理の際のプラズマ放電によりC含有物からなる壁材26を削ることでCが供給される。
【0042】
このようなレジストパターンの除去方法によっても、処理チャンバ21内に配置されたC含有物からなる壁材26からCを供給することにより、レジストパターン15aのアッシングには過剰なOプラズマが、供給されたCと反応し、炭素含有酸化物が生成して気化されることから、Oプラズマが溝16の側壁を形成する層間絶縁膜13を侵食するのを防ぐことができるとともに、層間絶縁膜13のSiO化を抑制することができるため、第1実施形態と同様の効果を奏することができる。
また、本実施形態のレジストパターンの除去方法によれば、処理チャンバ21の内壁に配置された壁材26からCを供給するため、壁材26の表面積を調整することにより、Cの供給量を調整することが可能である。また、Cのみから構成されるC含有物を配置することが可能であることから、Cの供給量の制御が容易である。
【0043】
(第4実施形態)
本実施形態では、溝16を形成する際のパターンエッチングにマスクとして用いたレジストパターン15aのアッシング処理を2段階で行う例について説明する。
まず、処理チャンバ(図示省略)内に基板11を搬入し、Oプラズマを供給して第1のアッシング処理を行う。
【0044】
ここでのアッシング処理の条件としては、プロセスガスにO〔流量:250cm/min〕を用い、バイアスパワーを300W、圧力を5Pa、基板温度を25℃に設定することとする。
【0045】
この第1のアッシング処理においては、有機系材料からなるレジストパターン15aにOプラズマが作用し、レジストパターン15aを構成するCと反応して炭素含有酸化物(CO、CO)が生成され、レジストパターン15aがアッシング除去される。
そして、アッシング処理の終盤において、レジストパターン15aが少なくなることで、レジストパターン15aのアッシングのためのOプラズマの消費量が減り、その結果として過剰なOプラズマが増加した雰囲気下で、Oプラズマを供給するとともに、Cを供給した状態で第2のアッシング処理を行う。
具体的には、Oプラズマがレジストパターン15aを構成するCと反応して生成される炭素含有酸化物の1種、例えばCOが処理チャンバ内に設置されたエンドポイントデティクターにより検出されなくなった時点でオーバーエッチング工程となる第2のアッシング処理を開始する。
【0046】
ここでの第2のアッシング処理の条件としては、例えば、プロセスガスにO〔流量:50cm/min〕とCH〔流量:120cm/min〕を用い、バイアスパワーを450W、圧力を2.6Pa、基板温度を25℃に設定する。
ここでは、プロセスガスにOとCHとの混合ガスを用いることとしたが、本発明はこれに限定されず、OガスとC含有ガスとの混合ガス、または、CとOとを含むガスであってもよい。
C含有ガスとしては、具体的には第1実施形態で説明したC含有ガスを挙げることができる。
【0047】
このようなレジストパターンの除去方法によれば、第1のアッシング処理ではプロセスガスにOガスのみを用いて処理を行うことから、レジストパターン15aのアッシング処理を速やかに行うことが可能であり、アッシング処理に要する時間を短縮することができる。
また、第2のアッシング処理では、アッシング処理の終盤において、レジストパターン15aが少なくなることにより過剰なOプラズマが増加した状態で、プロセスガスとしてOとC含有ガスを用いてアッシング処理を行うことから、過剰なOプラズマがCと反応し、炭素含有酸化物が生成して気化されることから、第1実施形態と同様の効果を奏することができる。
【0048】
【発明の効果】
以上説明したように、本発明の第1のレジストパターンの除去方法によれば、レジストパターンのアッシング処理には過剰なOプラズマが、供給されたCと反応し、炭素含有酸化物が生成して気化することから、パターンエッチングされた絶縁膜の側壁がOプラズマに曝されるのを防ぐことができる。
このため、絶縁膜にOプラズマに対する耐性の弱い低誘電率膜を用いた場合であっても、Oプラズマが絶縁膜の側壁を侵食するのを防ぐことができ、絶縁膜の側壁に細孔が発生するのを防ぐことができる。
また、過剰なOプラズマが供給されたCと反応し、炭素含有酸化物を生成して気化することにより、パターンエッチングされた絶縁膜の側壁のOプラズマによる酸化を抑制するため、アッシング処理後の洗浄工程にて、酸化した絶縁膜が除去されるのを防ぐことができ、絶縁膜のパターンの寸法変換差を抑制することができる。さらに、絶縁膜の側壁の酸化を抑制するため、絶縁膜の誘電率が高くなるのを防ぐことができる。
【0049】
また、本発明の第2のレジストパターンの除去方法によれば、Oプラズマの供給によりレジストパターンの第1のアッシング処理を行うことから、Oプラズマの供給とともにCを供給した状態で行う第2のアッシング処理と比較してレジストパターンのアッシング処理を速やかに行うことができる。
さらに、アッシング処理の終盤において、レジストパターンが少なくなることで、過剰なOプラズマが増加した雰囲気下に、Oプラズマを供給するとともに、Cを供給した状態で第2のアッシング処理を行うことから、過剰なOプラズマがCと反応し、炭素含有酸化物が生成して気化されるため、パターンエッチングされた絶縁膜の側壁がOプラズマに曝されるのを防ぐことができる。
したがって、第1のレジストパターンの除去方法と同様の効果を奏することができる。
【図面の簡単な説明】
【図1】本発明のレジストパターンの除去方法に係る第1実施形態を説明するための工程断面図である。
【図2】本発明のレジストパターンの除去方法に係る第2実施形態を説明するための処理装置である。
【図3】本発明のレジストパターンの除去方法に係る第3実施形態を説明するための処理装置である。
【図4】従来のレジストパターンの除去方法の一例を説明するための断面図である。
【図5】従来のレジストパターンの除去方法の課題を説明するための断面図である。
【符号の説明】
13…層間絶縁膜、15a…レジストパターン、16…溝、21…処理チャンバ、25…炭素(C)含有物、26…壁材
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for removing a resist pattern, and more particularly to a method for removing a resist pattern on an insulating film formed of a material having low oxygen plasma resistance by ashing.
[Prior art]
[0002]
In recent years, with high integration of a semiconductor integrated circuit device (LSI), a wiring process technology has been increasingly regarded as important for high-speed operation of SI. This is because it has become remarkable that the wiring delay time is larger than the gate delay time due to the miniaturization of semiconductor elements.
[0003]
In order to suppress the wiring delay time, it is necessary to reduce the capacitance between wirings and lower the wiring resistance. In addition, since the current density increases with the miniaturization of semiconductor elements, it is necessary to improve electromigration (EM) resistance. In order to improve these problems, it is considered important to introduce a multilayer wiring technique using an insulating film having a low dielectric constant (low dielectric constant film) as an interlayer insulating film together with copper (Cu) wiring. .
[0004]
Since the electric resistance of the Cu wiring is about two-thirds of that of the conventional aluminum alloy wiring, a reduction in the wiring resistance can be realized, and a higher EM resistance than the Al alloy wiring is expected. The introduction to has been started.
[0005]
As a method of forming the Cu wiring, a groove wiring method such as a damascene method is generally used.
Here, a general method for forming a Cu wiring using the damascene method will be described.
First, as shown in FIG. 4, an interlayer insulating film 13 is formed on a substrate 11 via an etching stopper layer 12, and a protective film 14 is formed on the interlayer insulating film 13.
Next, a resist pattern 15a is formed on the protective film 14 by a normal lithography technique, and the protective film 14 and the interlayer insulating film 13 are pattern-etched by etching using the resist pattern 15a as a mask, thereby forming wiring grooves and connection holes. Is formed.
[0006]
Next, although not shown here, the substrate 11 is carried into the processing chamber, and oxygen (O 2) is used as a process gas. 2 2) O plasma is generated in the processing chamber by performing plasma discharge using gas, and the resist pattern 15a is removed by ashing.
Thereafter, the etching stopper layer 12 exposed at the bottom of the groove 16 is removed by etching, and a barrier metal film for preventing diffusion of Cu is formed on the protective film 14 so as to cover the inner wall of the groove 16. Is formed on the protective film 14 so as to embed the Cu. Then, the Cu film and the barrier metal film on the protective film 14 are removed by a chemical mechanical polishing (CMP) method or the like until the surface of the protective film 14 is exposed.
Thus, a Cu wiring is completed in the groove 16.
[0007]
In the Cu wiring as described above, silicon oxide (SiO 2) is used as the interlayer insulating film 13 in order to reduce the capacitance between wiring layers. 2 ) SiOCH films, SiOF films, organic insulating films, and the like having a lower dielectric constant than the films are being developed and put into practical use as next-generation materials.
Although a low dielectric constant film as described above can be obtained by lowering the polarizability of a material, there is a certain limit to the lowering of the polarizability alone.
Therefore, it is considered necessary to lower the dielectric constant by making the film structure porous. Recently, a low-dielectric-constant film in which a film made of a material having a low dielectric constant is made porous has been developed and attracted attention.
[0008]
[Problems to be solved by the invention]
However, the interlayer insulating film 13 made of a low dielectric constant film as described above has a characteristic that resistance to O plasma is weak.
For this reason, in the ashing process of the resist pattern 15a used as a mask when forming the groove 16 by pattern-etching the protective film 14 and the interlayer insulating film 13, the interlayer insulating film 13 forming the side wall of the groove 16 is exposed to O plasma. Due to the exposure, the O plasma erodes the interlayer insulating film 13 and many pores are generated on the side wall of the groove 16.
When the pores absorb moisture in the atmosphere, when the barrier metal film is formed on the inner wall of the groove 16 by the groove wiring method, the barrier metal film is not only degassed but also hinders the film formation, but also adheres to the barrier metal film. In addition, there is a problem in that the dielectric constant of the interlayer insulating film 13 is increased, as well as causing a decrease in the film thickness and peeling of the film.
[0009]
In addition, by being exposed to O plasma, the interlayer insulating film 13 that forms the side wall of the groove 16 is oxidized (converted to SiO), and easily reacts with a hydrofluoric acid (HF) aqueous solution used in a cleaning process performed after the ashing process. Then, the side wall of the groove 16 is etched, and the diameter of the groove 16 is increased as shown in FIG. 5A, or the groove 16 becomes a bowing shape as shown in FIG. A dimensional conversion difference occurs, causing a short circuit between wirings.
Further, there has been a problem that the dielectric constant is increased by converting the interlayer insulating film 13 into SiO.
[0010]
In particular, when a porous film is used for the interlayer insulating film 13, since O plasma is deeply eroded and easily eroded, the amount of generated pores increases and the SiO 16 becomes thicker. The difference and the increase in the dielectric constant of the interlayer insulating film 13 have been problems.
[0011]
[Means for Solving the Problems]
In order to solve the above problems, a first method for removing a resist pattern according to the present invention is a method for removing a resist pattern used as a mask for pattern etching of an insulating film from above the insulating film by ashing treatment by supplying oxygen plasma. This method is characterized in that ashing is performed on a resist pattern in a state where carbon is supplied together with supply of oxygen plasma.
[0012]
According to such a first method for removing a resist pattern, oxygen gas (O plasma) is supplied and ashing of the resist pattern is performed while carbon (C) is supplied. The excess O plasma reacts with the supplied C to generate a carbon-containing oxide, which is vaporized.
Thus, in order to prevent the side wall of the pattern-etched insulating film from being exposed to excessive O plasma, even if a low dielectric constant film having low resistance to O plasma is used as the insulating film, the O plasma is not applied to the insulating film. Erosion of the side wall can be prevented.
In addition, excess O plasma and C react with each other to generate and vaporize a carbon-containing oxide, so that oxidation of the sidewall of the pattern-etched insulating film by O plasma can be prevented.
[0013]
Further, a second resist pattern method of the present invention is a resist pattern removing method for removing a resist pattern used as a mask for pattern etching of an insulating film from the insulating film by ashing treatment by supplying oxygen plasma. After the first ashing of the resist pattern is performed by supplying oxygen plasma, the second ashing of the resist pattern is performed while carbon is supplied together with the supply of oxygen plasma.
[0014]
According to the second method for removing a resist pattern, the O plasma is supplied to perform the first ashing of the resist pattern, whereby the O plasma acts on the resist pattern made of an organic material, Reacts with C to form a carbon-containing oxide, and the resist pattern is removed by ashing.
[0015]
Then, at the end of the ashing process of the resist pattern, the amount of the O plasma for the ashing of the resist pattern decreases because the number of the resist patterns decreases, and as a result, the excess O plasma increases. In such an atmosphere, while the O plasma is supplied and the C is supplied, the second ashing process of the resist pattern is performed.
As a result, the excess O plasma reacts with the supplied C to generate and vaporize a carbon-containing oxide, thereby preventing the O plasma from eroding the side wall of the pattern-etched insulating film. Oxidation of the side wall of the insulating film due to this can be prevented.
Further, in the first ashing process, since the ashing process is performed by supplying O plasma, the ashing process can be performed promptly as compared with the second ashing process performed in a state in which C is supplied together with the supply of O plasma. it can.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the method for removing a resist pattern according to the present invention will be described in detail with reference to the drawings.
(1st Embodiment)
In the present embodiment, in a step of forming a Cu wiring by a groove wiring method, when an interlayer insulating film is pattern-etched to form a wiring groove, a connection hole, and the like, a resist pattern used as a mask is removed by ashing. The present invention is applied.
Note that the same components as those in the related art will be described with the same reference numerals.
[0017]
That is, as shown in FIG. 1A, an element is formed on a surface of a substrate 11 (for example, a silicon substrate) made of, for example, a silicon substrate, and a conductive layer is formed, and then, for example, silicon carbide (SiC) is formed on the substrate 11. An interlayer insulating film 13 made of, for example, silicon oxycarbide (SiOC), which is a low dielectric constant film, is formed via an etching stopper layer 12 made of.
Further, in order to prevent degassing from the interlayer insulating film 13 on the interlayer insulating film 13, SiO 2 2 After forming the protective film 14 made of, a resist 15 is applied on the protective film 14.
[0018]
Then, as shown in FIG. 1B, a resist pattern 15a is formed by a normal lithography process, and the protective film 14 and the interlayer insulating film 13 are pattern-etched by dry etching using the resist pattern 15a as a mask. Thus, a groove 16 such as a wiring groove or a connection hole is formed.
The groove 16 may have a stepped shape in which a connection hole is formed at the bottom of the wiring groove.
[0019]
After forming the groove 16 in this manner, an ashing process is performed to remove the resist pattern 15a above the interlayer insulating film 13.
First, a substrate 11 is loaded into a processing chamber (not shown) of a processing apparatus provided with a plasma generating means, for example, a parallel plate type plasma processing apparatus, and O 2 is added to a process gas. 2 A gas containing carbon (C-containing gas) which easily reacts with O plasma and whose reaction product is easily vaporized is added to the process gas and supplied into the processing chamber 21 while using the gas. And perform a plasma discharge.
Thus, the ashing process of the resist pattern 15a is performed in a state where O plasma is supplied and C is supplied.
[0020]
Here, by using a parallel plate type plasma processing apparatus as the processing apparatus, O 2 The plasma discharge is performed after the C-containing gas is added to the process gas and supplied into the processing chamber by using a gas. However, the present invention is not limited to this. And the ashing process may be performed while supplying the O plasma into the processing chamber and supplying the C-containing gas into the processing chamber.
[0021]
The ashing process here is preferably performed under reactive ion etching (RIE) conditions. As such a condition, for example, oxygen (O 2 ) [Flow rate: 50cm 3 / Min] and methane (CH 4 ) [Flow rate: 120cm 3 / Min] to the process gas, the bias power is set to 450 W, the pressure is set to 2.6 Pa, and the substrate temperature is set to 25 ° C.
Here, the gas flow rate indicates a volume flow rate in a standard state.
Here, it is preferable to perform the ashing process under the RIE condition because the anisotropic processing of the resist pattern 15a can be promoted by the ion assist effect.
[0022]
In this embodiment, as described above, C is supplied by adding a C-containing gas to the process gas.
Here, C is also supplied from the resist pattern 15a made of an organic material, but the amount is insufficient to prevent the O plasma from eroding the interlayer insulating film 13 forming the groove 16. According to the present invention, C is supplied from a source different from the resist pattern 15a.
[0023]
Here, CH is used as the C-containing gas. 4 However, the present invention is not limited to this, and any gas containing C that easily reacts with O plasma and whose reaction product easily vaporizes may be used.
Examples of the C-containing gas include a gas containing O, nitrogen (N), and hydrogen (H) together with C.
Specifically, CO, CO 2 , C 5 H 12 , C 5 H 10 , C 4 H 10 , C 4 H 8 , C 4 H 6 , C 3 H 9 N, C 3 H 8 , C 3 H 6 , C 3 H 4 , C 2 N 2 , C 2 H 7 N, C 2 H 6 , C 2 H 4 O, C 2 H 4 , COS, CH 4 S, CHN, CH 5 NCHN, CH 5 N or a mixed gas thereof.
[0024]
Where O 2 The flow ratio between the gas and the C-containing gas is appropriately set depending on the type of the C-containing gas to be added, the material of the interlayer insulating film 13, and the amount of the resist pattern 15a. However, the flow rate of the C-containing gas is preferably an amount that does not hinder the ashing process of the resist pattern 15a by the O plasma.
Also, O 2 By adjusting the pressure during the ashing process without changing the flow rate of the gas, it is also possible to adjust the ratio of O plasma to C in the C-containing gas and C in the resist pattern 15a.
[0025]
Also, in the present embodiment, O 2 Although an example in which the flow ratio of the gas and the C-containing gas is constant has been described, the present invention is not limited to this. For example, in the initial stage of the ashing process, the O plasma acts on the C constituting the resist pattern 15a. In order to reduce 2 Since the flow ratio to the gas is reduced and the resist pattern 15a is reduced at the end of the ashing process, the C-containing gas 2 The flow ratio to gas may be increased.
[0026]
By such ashing, O plasma acts on the resist pattern 15a made of an organic material, reacts with C constituting the resist pattern 15a to generate a carbon-containing oxide, and the resist pattern 15a is removed.
[0027]
Subsequently, as shown in FIG. 1C, the etching stopper layer 12 exposed at the bottom of the groove 16 is removed by etching, so that the groove 16 has a shape reaching the conductive layer on the substrate 11.
Thereafter, the inside of the groove 16 is cleaned using, for example, an HF aqueous solution as a processing liquid.
[0028]
Next, although not shown here, after a barrier metal film is formed on the protective film 14 so as to cover the inner wall of the groove 16, a Cu film is formed on the barrier metal film so as to fill the groove 16. Then, the Cu film and the barrier metal film on the protective film 14 are removed by a CMP method or the like, and a wiring or a via reaching the conductive layer of the substrate 11 is formed in the groove 16.
[0029]
According to such a method of removing a resist pattern, O.sub.2 is added to the process gas. 2 While supplying O plasma using gas, CH gas is used as the process gas. 4 Is added, and ashing is performed on the resist pattern 15a in a state where C is supplied. In the ashing, excessive O plasma reacts with the supplied C to form a carbon-containing oxide (eg, CO, CO). 2 ) Is generated and vaporized.
This prevents the interlayer insulating film 13 forming the side wall of the groove 16 from being exposed to the O plasma, thereby suppressing the O plasma from eroding the side wall of the groove 16. For this reason, it is possible to prevent pores from being generated on the side wall of the groove 16.
[0030]
Therefore, the pores absorb moisture in the air, which inhibits film formation when the barrier metal film is formed on the inner wall of the groove 16, lowers the adhesion of the barrier metal film, peels off the film, and removes the interlayer insulating film. 13 can be prevented from having a high dielectric constant.
[0031]
Further, in order to prevent the interlayer insulating film 13 forming the side wall of the groove 16 from being oxidized by the O plasma and being turned into SiO, even when an HF aqueous solution is used as a processing liquid in the cleaning process after the ashing process, the groove 16 is formed. Etching of the side wall can be suppressed, and a dimensional conversion difference of the groove 16 can be suppressed.
Further, since the formation of SiO in the interlayer insulating film 13 is prevented, the dielectric constant of the interlayer insulating film 13 can be prevented from increasing.
[0032]
In the present embodiment, an example in which SiOC which is a low dielectric constant film is used for the interlayer insulating film 13 has been described, but the present invention is not limited to this.
However, it is preferable to use a low dielectric constant film having low oxygen plasma resistance as the interlayer insulating film 13 because the effects of the present invention can be remarkably exhibited.
As such a low dielectric constant film, as a material having a low dielectric constant, there is SiOC, SiOF, SiOCH or other organic insulating films. Further, as a porous film having a low dielectric constant, porous SiO 2 is used. 2 Membrane, semi-porous SiO 2 Membrane, porous HSSQ (Hydrogen Silsesquioxane) film, porous MSSQ (Hydrogen Silsesquioxane) film, porous tetrafluoroethylene film, porous SiOCH film, porous aromatic thermosetting resin (Porousaromatic thermoset) and the like.
In particular, when a porous film into which O plasma easily penetrates into the interlayer insulating film 13 is used, the method of removing a resist pattern according to the present embodiment can suppress the intrusion of O plasma. Can play.
[0033]
(2nd Embodiment)
Also in the present embodiment, an example will be described in which the resist pattern 15a used as a mask for pattern etching when forming the groove 16 is removed from above the interlayer insulating film 13 by ashing, as in the first embodiment.
As shown in FIG. 2, the processing apparatus used in the present embodiment is, for example, a parallel plate type plasma processing apparatus and includes a processing chamber 21 for performing an ashing process.
[0034]
The processing chamber 21 is provided with a stage 22 made of, for example, an electrostatic chuck for holding a substrate at the bottom thereof, and a plasma generating means 23 for supplying a gas into the processing chamber 21 at an upper portion thereof. A gas supply pipe 24 is provided.
[0035]
When performing the ashing process in this embodiment using such a processing apparatus, first, before performing the ashing process, for example, a C-containing gas is supplied from the gas supply pipe 24 into the processing chamber 21 to generate plasma. By performing the plasma discharge by the means 23, the C-containing substance 25 is deposited on, for example, the inner wall in the processing chamber 21.
Conditions for this deposition include, for example, ethane (C 2 H 6 ) [Flow rate: 15cm 3 / Min] and argon (Ar) [flow rate: 250 cm 3 / Min], the upper RF power is set to 1000 W, the lower bias power is set to 500 W, the pressure is set to 7.8 Pa, and the substrate temperature is set to 25 ° C.
[0036]
After depositing the C-containing material 25 in the processing chamber 21 as described above, the substrate 11 on which the resist pattern 15a is formed is again moved to the processing chamber 21 (see FIG. 1B). 2) (see FIG. 2), and ashing of the resist pattern 15a is performed.
As a condition for the ashing process, for example, O 2 2 [Flow rate: 200cm 3 / Min], a bias power of 150 W, a pressure of 3 Pa, and a substrate temperature of 25 ° C.
[0037]
According to such a method of removing the resist pattern, since the C is supplied from the C-containing material 25 deposited on the inner wall of the processing chamber (see FIG. 2) by the plasma discharge, the ashing processing of the resist pattern 15a is excessive. O plasma reacts with the supplied C, and carbon-containing oxide is generated and vaporized.
Accordingly, it is possible to prevent the O plasma from eroding the interlayer insulating film 13 forming the side wall of the groove 16 and suppress the formation of SiO in the interlayer insulating film 13, which is the same as in the first embodiment. The effect can be achieved.
Further, according to the resist pattern removing method of the present embodiment, even when supplying a very small amount of C, the amount of deposition of the C-containing material 25 (the area of the deposition region) in the processing chamber 21 can be adjusted. , C can be adjusted.
[0038]
(Third embodiment)
Also in the present embodiment, as in the first embodiment, an example will be described in which the resist pattern 15a used as a mask for pattern etching when forming the groove 16 is removed from above the interlayer insulating film 13 by ashing.
[0039]
In the ashing process according to the present embodiment, the same processing apparatus as that of the second embodiment is used, and as shown in FIG. A wall member 26 made of glassy carbon is arranged on the inner wall of the processing chamber 21.
Here, the wall material 26 made of glassy carbon is arranged. However, the present invention is not limited to this. The C-containing material may be arranged, and the stage 22 and the electrode on which the substrate 11 is placed may be arranged. A part made of a C-containing material such as silicon carbide (SiC) may be attached.
[0040]
In addition, the wall member 26 is arranged on the inner wall of the processing chamber 21. However, the present invention is not limited to this, and it is preferable that the wall member 26 is arranged in the processing chamber 21 near a region where plasma is generated by plasma discharge. .
Further, in order to supply C uniformly under an ashing process atmosphere, it is preferable to arrange C-containing materials evenly.
[0041]
Then, as shown in FIG. 1B again, the substrate 11 on which the resist pattern 15a is formed is placed on the stage 22 (see FIG. 3) in the processing chamber 21 (see FIG. 3), and the resist pattern is formed. The ashing process 15a is performed.
The conditions of the ashing process here are the same as in the second embodiment, and C is supplied by shaving the wall material 26 made of C-containing material by plasma discharge during the ashing process.
[0042]
Also according to such a method of removing the resist pattern, by supplying C from the wall material 26 made of the C-containing material disposed in the processing chamber 21, excessive O plasma is supplied to the ashing of the resist pattern 15a. Reacting with the C, and generating and vaporizing the carbon-containing oxide, it is possible to prevent the O plasma from eroding the interlayer insulating film 13 forming the side wall of the groove 16 and to prevent the O plasma from eroding. Since the formation of SiO can be suppressed, the same effects as in the first embodiment can be obtained.
Further, according to the resist pattern removing method of the present embodiment, since the C is supplied from the wall member 26 disposed on the inner wall of the processing chamber 21, the supply amount of C is adjusted by adjusting the surface area of the wall member 26. It is possible to adjust. Further, since it is possible to dispose a C-containing material composed of only C, it is easy to control the supply amount of C.
[0043]
(Fourth embodiment)
In the present embodiment, an example in which the ashing process of the resist pattern 15a used as a mask in the pattern etching when forming the groove 16 is performed in two stages will be described.
First, the substrate 11 is loaded into a processing chamber (not shown), and O plasma is supplied to perform a first ashing process.
[0044]
Here, the conditions for the ashing process are as follows. 2 [Flow rate: 250cm 3 / Min], the bias power is set to 300 W, the pressure is set to 5 Pa, and the substrate temperature is set to 25 ° C.
[0045]
In the first ashing process, O plasma acts on the resist pattern 15a made of an organic material, reacts with C constituting the resist pattern 15a, and reacts with carbon-containing oxides (CO, CO). 2 ) Is generated, and the resist pattern 15a is removed by ashing.
At the end of the ashing process, the amount of the O plasma for the ashing of the resist pattern 15a is reduced due to the decrease in the number of the resist patterns 15a. The second ashing process is performed in a state where C is supplied while C is supplied.
Specifically, when one type of carbon-containing oxide, for example, CO, generated by the O plasma reacting with C constituting the resist pattern 15a, is no longer detected by the endpoint detector installed in the processing chamber. Then, a second ashing process which is an over-etching process is started.
[0046]
The conditions for the second ashing process here include, for example, O 2 2 [Flow rate: 50cm 3 / Min] and CH 4 [Flow rate: 120cm 3 / Min], the bias power is set to 450 W, the pressure is set to 2.6 Pa, and the substrate temperature is set to 25 ° C.
Here, the process gas is O 2 And CH 4 However, the present invention is not limited to this. 2 It may be a mixed gas of a gas and a C-containing gas, or a gas containing C and O.
Specific examples of the C-containing gas include the C-containing gas described in the first embodiment.
[0047]
According to such a method of removing a resist pattern, in the first ashing process, O 2 gas is added to the process gas. 2 Since the processing is performed using only the gas, the ashing processing of the resist pattern 15a can be performed quickly, and the time required for the ashing processing can be reduced.
Further, in the second ashing process, at the end of the ashing process, the O 2 plasma is used as a process gas in a state where the amount of the excess O plasma increases due to the decrease in the number of the resist patterns 15a. 2 Since the ashing process is performed using C and a C-containing gas, excess O plasma reacts with C, and a carbon-containing oxide is generated and vaporized, so that the same effect as in the first embodiment can be obtained. it can.
[0048]
【The invention's effect】
As described above, according to the first method for removing a resist pattern of the present invention, an excess O plasma reacts with the supplied C to form a carbon-containing oxide during the ashing of the resist pattern. The vaporization can prevent the side wall of the pattern-etched insulating film from being exposed to O plasma.
Therefore, even when a low dielectric constant film having low resistance to O plasma is used for the insulating film, the O plasma can be prevented from eroding the side wall of the insulating film, and pores are formed on the side wall of the insulating film. It can be prevented from occurring.
In addition, excess O plasma reacts with the supplied C to generate and vaporize a carbon-containing oxide, thereby suppressing oxidation of the sidewall of the pattern-etched insulating film due to O plasma. In the cleaning step, the oxidized insulating film can be prevented from being removed, and the dimensional conversion difference of the pattern of the insulating film can be suppressed. Further, since the oxidation of the side wall of the insulating film is suppressed, the dielectric constant of the insulating film can be prevented from increasing.
[0049]
Further, according to the second method of removing a resist pattern of the present invention, the first ashing process of the resist pattern is performed by supplying O plasma, and thus the second method is performed in a state where C is supplied together with supply of O plasma. Ashing processing of a resist pattern can be performed more quickly than ashing processing.
Furthermore, at the end of the ashing process, the resist pattern is reduced, so that the O plasma is supplied in an atmosphere where excess O plasma is increased, and the second ashing process is performed in a state where C is supplied. Excessive O-plasma reacts with C to generate and vaporize a carbon-containing oxide, so that the sidewall of the pattern-etched insulating film can be prevented from being exposed to O-plasma.
Therefore, an effect similar to that of the first resist pattern removing method can be obtained.
[Brief description of the drawings]
FIG. 1 is a process sectional view for describing a first embodiment according to a method for removing a resist pattern of the present invention.
FIG. 2 is a processing apparatus for explaining a second embodiment according to the method for removing a resist pattern of the present invention.
FIG. 3 is a processing apparatus for explaining a third embodiment according to the method for removing a resist pattern of the present invention.
FIG. 4 is a cross-sectional view illustrating an example of a conventional method for removing a resist pattern.
FIG. 5 is a cross-sectional view for explaining a problem of a conventional method of removing a resist pattern.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 13 ... Interlayer insulating film, 15a ... Resist pattern, 16 ... Groove, 21 ... Processing chamber, 25 ... Carbon (C) content, 26 ... Wall material

Claims (8)

絶縁膜のパターンエッチングにマスクとして用いたレジストパターンを、酸素プラズマの供給によるアッシング処理により前記絶縁膜上から除去する方法であって、
前記酸素プラズマの供給とともに炭素を供給した状態で、前記レジストパターンのアッシング処理を行う
ことを特徴とするレジストパターンの除去方法。
A method of removing a resist pattern used as a mask for pattern etching of an insulating film from the insulating film by an ashing process by supplying oxygen plasma,
An ashing process for the resist pattern in a state in which carbon is supplied together with the supply of the oxygen plasma;
前記炭素は炭素含有ガスとして供給される
ことを特徴とする請求項1記載のレジストパターンの除去方法。
2. The method according to claim 1, wherein the carbon is supplied as a carbon-containing gas.
前記アッシング処理を行う前に、当該アッシング処理を行うための処理チャンバ内に炭素含有物を堆積させて、前記炭素の供給源とする
ことを特徴とする請求項1記載のレジストパターンの除去方法。
2. The method according to claim 1, wherein a carbon-containing substance is deposited in a processing chamber for performing the ashing process before the ashing process is performed, and the carbon-containing material is used as a supply source of the carbon.
前記アッシング処理を行うための処理チャンバ内に炭素含有物を配置し、前記炭素の供給源とする
ことを特徴とする請求項1記載のレジストパターンの除去方法。
2. The method according to claim 1, wherein a carbon-containing substance is disposed in a processing chamber for performing the ashing processing, and the carbon-containing substance is used as a supply source of the carbon.
前記絶縁膜が酸化シリコンよりも誘電率の低い材質で形成されている
ことを特徴とする請求項1記載のレジストパターンの除去方法。
2. The method according to claim 1, wherein the insulating film is formed of a material having a lower dielectric constant than silicon oxide.
前記絶縁膜が多孔質膜である
ことを特徴とする請求項1記載のレジストパターンの除去方法。
2. The method according to claim 1, wherein the insulating film is a porous film.
絶縁膜のパターンエッチングにマスクとして用いたレジストパターンを、酸素プラズマの供給によるアッシング処理により前記絶縁膜上から除去するレジストパターンの除去方法であって、
前記酸素プラズマの供給により前記レジストパターンの第1のアッシング処理を行った後、
前記酸素プラズマの供給とともに炭素を供給した状態で、前記レジストパターンの第2のアッシング処理を行う
ことを特徴とするレジストパターンの除去方法。
A method for removing a resist pattern used as a mask for pattern etching of an insulating film, the resist pattern being removed from the insulating film by an ashing process by supplying oxygen plasma,
After performing a first ashing process on the resist pattern by supplying the oxygen plasma,
A method of removing a resist pattern, comprising performing a second ashing process on the resist pattern in a state where carbon is supplied together with the supply of the oxygen plasma.
前記炭素は炭素含有ガスとして供給される
ことを特徴とする請求項7記載のレジストパターンの除去方法。
The method according to claim 7, wherein the carbon is supplied as a carbon-containing gas.
JP2002278418A 2002-09-25 2002-09-25 Method for removing resist pattern Abandoned JP2004119539A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002278418A JP2004119539A (en) 2002-09-25 2002-09-25 Method for removing resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002278418A JP2004119539A (en) 2002-09-25 2002-09-25 Method for removing resist pattern

Publications (1)

Publication Number Publication Date
JP2004119539A true JP2004119539A (en) 2004-04-15

Family

ID=32273695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002278418A Abandoned JP2004119539A (en) 2002-09-25 2002-09-25 Method for removing resist pattern

Country Status (1)

Country Link
JP (1) JP2004119539A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080850A (en) * 2005-09-09 2007-03-29 Tokyo Electron Ltd Plasma ashing method
JP2008502146A (en) * 2004-06-03 2008-01-24 ラム リサーチ コーポレーション Plasma stripping method using periodic modulation of gas chemistry and hydrocarbon addition
JP2008504683A (en) * 2004-06-25 2008-02-14 ラム リサーチ コーポレーション Method for providing uniform removal of organic material
JP2008527691A (en) * 2004-12-30 2008-07-24 東京エレクトロン株式会社 Low pressure removal of photoresist and etching residues
JP2008187112A (en) * 2007-01-31 2008-08-14 Tokyo Electron Ltd Plasma etching method, plasma etching device, control program and computer storage medium
US7964511B2 (en) 2005-09-09 2011-06-21 Tokyo Electron Limited Plasma ashing method
US8801892B2 (en) 2002-12-13 2014-08-12 Lam Research Corporation Uniform etch system
US8986561B2 (en) 2008-12-26 2015-03-24 Tokyo Electron Limited Substrate processing method and storage medium

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8801892B2 (en) 2002-12-13 2014-08-12 Lam Research Corporation Uniform etch system
JP2008502146A (en) * 2004-06-03 2008-01-24 ラム リサーチ コーポレーション Plasma stripping method using periodic modulation of gas chemistry and hydrocarbon addition
JP2008504683A (en) * 2004-06-25 2008-02-14 ラム リサーチ コーポレーション Method for providing uniform removal of organic material
KR101171813B1 (en) * 2004-06-25 2012-08-13 램 리써치 코포레이션 Method for providing uniform removal of organic material
JP2008527691A (en) * 2004-12-30 2008-07-24 東京エレクトロン株式会社 Low pressure removal of photoresist and etching residues
KR101226297B1 (en) * 2004-12-30 2013-01-24 도쿄엘렉트론가부시키가이샤 Low-pressure removal of photoresist and etch residue
JP2007080850A (en) * 2005-09-09 2007-03-29 Tokyo Electron Ltd Plasma ashing method
US7964511B2 (en) 2005-09-09 2011-06-21 Tokyo Electron Limited Plasma ashing method
US8404596B2 (en) 2005-09-09 2013-03-26 Tokyo Electron Limited Plasma ashing method
JP2008187112A (en) * 2007-01-31 2008-08-14 Tokyo Electron Ltd Plasma etching method, plasma etching device, control program and computer storage medium
US8986561B2 (en) 2008-12-26 2015-03-24 Tokyo Electron Limited Substrate processing method and storage medium

Similar Documents

Publication Publication Date Title
JP4492947B2 (en) Manufacturing method of semiconductor device
KR100810788B1 (en) Method of etching dual damascene structure
JP4177993B2 (en) Semiconductor device and manufacturing method thereof
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
US7462565B2 (en) Method of manufacturing semiconductor device
JP5671253B2 (en) Manufacturing method of semiconductor device
WO2000054329A1 (en) Semiconductor device and production method therefor
JP4477750B2 (en) Etching method
JP2009194072A (en) Method of manufacturing semiconductor device
US6930035B2 (en) Semiconductor device fabrication method
JP4260764B2 (en) Manufacturing method of semiconductor device
JP2001189302A (en) Method of dry etching and method of manufacturing semiconductor device
JP2005116801A (en) Method for manufacturing semiconductor device
KR20110085909A (en) Substrate processing method and storage medium
JP2004055781A (en) Method for manufacturing semiconductor device
JP2004119539A (en) Method for removing resist pattern
JP3781729B2 (en) Manufacturing method of semiconductor device
JP2011009556A (en) Method of manufacturing semiconductor device, and semiconductor device
US20030143843A1 (en) Method of forming a copper wiring in a semiconductor device
US7338897B2 (en) Method of fabricating a semiconductor device having metal wiring
JP2004363447A (en) Semiconductor device and method of manufacturing the same
JP2003224185A (en) Manufacturing method for semiconductor device
JP2005203568A (en) Fabrication process of semiconductor device, and semiconductor device
JP2008226924A (en) Manufacturing method of semiconductor device, and recording medium
JP2003209169A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050727

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20070628