JP2004119503A

JP2004119503A - Thin film semiconductor device, method for manufacturing the same, electro-optical device, and electronic apparatus

Info

Publication number: JP2004119503A
Application number: JP2002277966A
Authority: JP
Inventors: Hiroyuki Abe; 阿部　裕幸
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-09-24
Filing date: 2002-09-24
Publication date: 2004-04-15

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a thin film semiconductor device wherein a semiconductor element excellent in electrical property can be manufactured by forming an insulating film excellent in film quality, to provide a semiconductor device, and to provide an electro-optical device which uses the semiconductor device as a TFT array substrate, and an electronic apparatus using the electro-optical device. <P>SOLUTION: After an amorphous silicon film 2a and a silicon oxide film 2c are formed continuously by a plasma CVD method on a surface of a semiconductor film 1 constituted of a polycrystalline silicon film which constitutes an active layer, high pressure wet oxidation is performed. A silicon oxide film 2b which is obtained by oxidizing all of the amorphous silicon film 2a is used as a gate insulating film 2 together with the silicon oxide film 2c to which oxidation treatment was performed. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法、半導体装置、この半導体装置をＴＦＴアレイ基板として用いた電気光学装置、およびこの電気光学装置を用いた電子機器に関するものである。
【０００２】
【従来の技術】
各種の電気光学装置のうち、例えば、画素スイッチング用の非線形素子として薄膜トランジスタ（以下、ＴＦＴと称す）を用いたアクティブマトリクス型の液晶装置は、直視型表示装置や投射型表示装置などの各種の電子機器に用いられている。この電気光学装置では、データ線および走査線が交差する位置に対応して画素スイッチング用のＴＦＴ、および画素電極がマトリクス状に形成されたＴＦＴアレイ基板と、対向電極が形成された対向基板との間に電気光学物質としての液晶が保持されている。また、ＴＦＴアレイ基板上では、相補型のＴＦＴによって各種駆動回路が形成されていることもある。
【０００３】
このようなＴＦＴアレイ基板上にＴＦＴを形成するにあたっては、多結晶シリコン膜をパターニングした後、プラズマＣＶＤ法によりゲート絶縁膜を形成し、それにより形成されたＭＯＳ界面を利用している。
【０００４】
しかしながら、このような方法で成膜したゲート絶縁膜を用いたＴＦＴは、ゲート絶縁膜中に固定電荷や欠陥が多いため、バルクのシリコン上に形成したＭＯＳ−ＦＥＴと比較してトランジスタ特性が劣るという問題点がある。例えば、Ｃ−Ｖ特性から界面欠陥準位密度を評価すると、プラズマＣＶＤで成膜したシリコン酸化膜の界面欠陥準位密度は、１×ｅ^１３［１／ｃｍ^２ｅｖ］であり、バルクのシリコン上にＭＯＳ−ＦＥＴを形成するのに用いられているドライ熱酸化で形成されるシリコン酸化膜の界面欠陥準位密度は、５×ｅ^１０［１／ｃｍ^２ｅｖ］であり、高圧ウエット酸化で形成されるシリコン酸化膜の界面欠陥準位密度は、１×ｅ^１１［１／ｃｍ^２ｅｖ］である。
【０００５】
従って、従来もプラズマＣＶＤでシリコン酸化膜を形成した後、アニール処理を行っているが、希望するレベルにまで到達していないのが現状である。
【０００６】
また、非晶質シリコン膜をレーザアニールにより結晶化した多結晶シリコン膜に高圧ウエット酸化を施す方法も考えられる（例えば、特許文献１参照）。
【０００７】
しかしながら、このような方法では、高圧ウエット酸化で酸化される分、非晶質シリコン膜を前もって厚く形成しておくことになるが、非晶質シリコン膜が厚すぎると、レーザアニールの際、レーザエネルギ密度を高くする必要があり、このような条件でのレーザアニールは、装置への負担が大きすぎるとともに、結晶性も低下してしまうという問題点がある。
【０００８】
【特許文献１】
特開平１１−９７４３８号公報
【０００９】
【発明が解決しようとする課題】
以上の問題点に鑑みて、本発明の課題は、非晶質シリコン膜を多結晶化してなるシリコン膜の表面に膜質のよい絶縁膜を形成することにより電気的特性の優れた半導体素子を製造可能な薄膜半導体装置の製造方法、半導体装置、この半導体装置をＴＦＴアレイ基板として用いた電気光学装置、およびこの電気光学装置を用いた電子機器を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る薄膜半導体装置の製造方法では、基板の表面に形成した非晶質シリコン膜を結晶化してなる多結晶シリコン膜の表面側に非晶質シリコン膜およびシリコン酸化膜をこの順に形成した後、ドライ熱酸化あるいは高圧ウエット酸化からなる酸化処理を行い、当該酸化処理により前記非晶質シリコン膜が酸化されてなるシリコン酸化膜と、前記酸化処理が施された前記シリコン酸化膜とを絶縁膜として用いて半導体素子を形成することを特徴とする。
【００１１】
本発明では、ＴＦＴの能動層などを構成する多結晶シリコン膜の表面に非晶質のシリコン膜、およびシリコン酸化膜を形成した後、高圧ウエット酸化などの酸化処理を行い、非晶質のシリコン膜を全て酸化して得たシリコン酸化膜を、酸化処理が施されたシリコン酸化膜とともにゲート絶縁膜などとして用いる。このため、プラズマＣＶＤ法により形成したシリコン酸化膜のみをゲート絶縁膜として使用する場合と比較して、ゲート絶縁膜が緻密である分、ＴＦＴの立ち上がり特性やしきい値電圧が向上する。また、ＴＦＴの信頼性も向上する。さらに、非晶質シリコン膜をレーザアニールにより結晶化した多結晶シリコン膜に高圧ウエット酸化を施す方法と違って、多結晶シリコン膜を厚く形成しておく必要がないので、レーザアニールなどによって非晶質シリコン膜を多結晶シリコン膜とする際、レーザエネルギ密度を高くする必要がないので、装置への負担が軽く、かつ、結晶性が低下することもない。
【００１２】
本発明において、前記多結晶シリコン膜の表面側に前記非晶質シリコン膜および前記シリコン酸化膜を形成する際には、すでに前記多結晶シリコン膜を島状にパターニングしておくことがあり、この場合、前記酸化処理では、前記多結晶シリコン膜の表面側に形成した前記非晶質シリコン膜の全てをシリコン酸化膜とすることが好ましい。このように構成すると、島状の多結晶シリコン膜は、非晶質のシリコン膜で繋がった状態となるが、非晶質のシリコン膜は、全て酸化されてシリコン酸化膜になるので、素子分離された状態となる。
【００１３】
本発明において、前記多結晶シリコン膜の表面側への前記非晶質シリコン膜および前記シリコン酸化膜の成膜は、プラズマＣＶＤ法により連続して行うことが好ましい。このように構成すると、非晶質シリコン膜とシリコン酸化膜との界面が汚染されないという利点がある。
【００１４】
本発明において、前記多結晶シリコン膜は、基板温度が６００℃以下の温度で成膜した非晶質シリコン膜を結晶化した膜であり、前記多結晶シリコン膜の表面に形成した非晶質シリコン膜およびシリコン酸化膜に対する酸化処理は、６００℃以下の温度条件での高圧ウエット酸化であることが好ましい。このように構成すると、基板に対する処理温度が６００℃以下の低温プロセスで行うことができるので、基板として安価なガラス基板を使用できるとともに、金属配線がすでに形成されている場合でも、金属配線が熱で損傷、劣化することがない。
【００１５】
本発明において、前記高圧ウエット酸化は、例えば、温度が約６００℃、圧力が約２ＭＰａの条件で行う。
【００１６】
本発明において、前記非晶質シリコン膜に対する結晶化は、レーザアニール法により行うことが好ましい。レーザアニール法であれば、基板として安価なガラス基板を使用できる。
【００１７】
本発明において、前記絶縁膜を、例えば、ゲート絶縁膜として用いて薄膜トランジスタを形成するのに用いることが好ましい。
【００１８】
本発明に係る薄膜半導体装置は、例えば、電気光学物質を保持するＴＦＴアレイ基板として用いられ、当該ＴＦＴアレイ基板では、画素スイッチング用薄膜トランジスタおよび画素電極を備えた画素がマトリクス状に形成されている。
【００１９】
ここで、前記電気光学物質は、前記ＴＦＴアレイ基板と対向基板との間に保持された液晶である。また、前記電気光学物質は、前記ＴＦＴアレイ基板上で発光素子を構成する有機エレクトロルミネッセンス材料であってもよい。
【００２０】
本発明に係る電気光学装置は、例えば、携帯電話機やモバイルコンピュータなどといった電子機器において表示部として用いられる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、以下の説明では、薄膜半導体装置として、電気光学装置に用いられるＴＦＴアレイ基板の製造に本発明を適用した例を説明する。
【００２２】
［電気光学装置の全体構成］
図１は、電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図２は、対向基板を含めて示す図１のＨ−Ｈ′断面図である。
【００２３】
図１において、本形態の電気光学装置１００は、アクティブマトリクス型の液晶装置であり、ＴＦＴアレイ基板１０の上には、シール材１０７が対向基板２０の縁に沿うように設けられている。シール材１０７の外側の領域には、データ線駆動回路１０１および実装端子１０２（信号入力端子）がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って形成されている。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、額縁１０８の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が形成されている。
【００２４】
そして、図２に示すように、図１に示したシール材１０７とほぼ同じ輪郭をもつ対向基板２０がこのシール材１０７によりＴＦＴアレイ基板１０に固着されている。なお、シール材１０７は、ＴＦＴアレイ基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
【００２５】
詳しくは後述するが、ＴＦＴアレイ基板１０には、画素電極９ａがマトリクス状に形成されている。これに対して、対向基板２０には、シール材１０７の内側領域に遮光性材料からなる額縁１０８が形成され、その内側が画像表示領域１０ａとされている。さらに、ＴＦＴアレイ基板１０に形成されている画素電極（後述する）の縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。
【００２６】
このように形成した電気光学装置１００は、投射型表示装置（液晶プロジェクタ）に使用される場合、３枚の電気光学装置１００がＲＧＢ用のライトバルブとして各々使用され、各電気光学装置１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、前記した各形態の電気光学装置１００にはカラーフィルタが形成されていない。但し、対向基板２０において各画素電極９ａに対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成することにより、投射型表示装置以外にも、後述するモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。
【００２７】
さらに、対向基板２０に対して、各画素に対応するようにマイクロレンズを形成することにより、入射光の画素電極９ａに対する集光効率を高めることができるので、明るい表示を行うことができる。さらにまた、対向基板２０に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
【００２８】
（電気光学装置１００の構成および動作）
次に、アクティブマトリクス型の電気光学装置１００の構成および動作について、図３ないし図５を参照して説明する。
【００２９】
図３は、電気光学装置１００の画像表示領域１０ａを構成するためにマトリクス状に形成された複数の画素における各種素子、配線などの等価回路図である。図４は、データ線、走査線、画素電極などが形成されたＴＦＴアレイ基板において相隣接する画素の平面図である。図５は、図４のＡ−Ａ′線に相当する位置での断面、およびＴＦＴアレイ基板と対向基板との間に電気光学物質としての液晶を封入した状態の断面を示す説明図である。なお、これらの図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３０】
図３において、電気光学装置１００の画像表示領域１０ａにおいて、マトリクス状に形成された複数の画素の各々には、画素電極９ａ、および画素電極９ａを制御するための画素スイッチング用のＴＦＴ３０が形成されており、画素信号を供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給する。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、対向基板２０に形成された対向電極２１（図２参照）との間で一定期間保持される。
【００３１】
ここで、保持された画素信号がリークするのを防ぐことを目的に、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０（キャパシタ）を付加することがある。この蓄積容量７０によって、画素電極９ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置が実現できる。なお、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００３２】
図４において、電気光学装置１００のＴＦＴアレイ基板１０上には、マトリクス状に複数の透明な画素電極９ａ（点線で囲まれた領域）が画素毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａ（一点鎖線で示す）、走査線３ａ（実線で示す）、および容量線３ｂ（実線で示す）が形成されている。
【００３３】
図５に示すように、ＴＦＴアレイ基板１０の基体は、石英基板や耐熱性ガラス板などの透明基板１０ｂからなり、対向基板２０の基体は、石英基板や耐熱性ガラス板などの透明基板２０ｂからなる。ＴＦＴアレイ基板１０には画素電極９ａが形成されており、その上側には、ラビング処理等の所定の配向処理が施されたポリイミド膜などからなる配向膜１６が形成されている。画素電極９ａは、たとえばＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）膜等の透明な導電性膜からなる。また、配向膜１６は、たとえばポリイミド膜などの有機膜に対してラビング処理を行うことにより形成される。なお、対向基板２０において、対向電極２１の上層側にも、ポリイミド膜からなる配向膜２２が形成され、この配向膜２２も、ポリイミド膜に対してラビング処理が施された膜である。
【００３４】
ＴＦＴアレイ基板１０には、透明基板１０ｂの表面に下地保護膜１２が形成されているとともに、その表面側において、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用のＴＦＴ３０が形成されている。
【００３５】
図４および図５に示すように、画素スイッチング用のＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造を有しており、半導体膜１ａには、走査線３ａからの電界によりチャネルが形成されるチャネル領域１ａ′、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ、並びに高濃度ドレイン領域１ｅが形成されている。また、半導体膜１ａの上層側には、この半導体膜１ａと走査線３ａとを絶縁するゲート絶縁膜２が形成されている。
【００３６】
このように構成したＴＦＴ３０の表面側には、シリコン酸化膜からなる層間絶縁膜４、７が形成されている。層間絶縁膜４の表面には、データ線６ａが形成され、このデータ線６ａは、層間絶縁膜４に形成されたコンタクトホール５を介して高濃度ソース領域１ｄに電気的に接続している。層間絶縁膜７の表面にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、層間絶縁膜７に形成されたコンタクトホール７ａを介してドレイン電極６ｂに電気的に接続し、このドレイン電極６ｂは、層間絶縁膜４およびゲート絶縁膜２に形成されたコンタクトホール８を介して高濃度ドレイン領域１ｅに電気的に接続している。この画素電極９ａの表面側にはポリイミド膜からなる配向膜１６が形成されている。
【００３７】
また、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同時形成された絶縁膜（誘電体膜）を介して、走査線３ａと同層の容量線３ｂが上電極として対向することにより、蓄積容量７０が構成されている。
【００３８】
なお、ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、および低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの一部）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度のソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。また、本形態では、ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域の間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）、あるいはトリプルゲート以上でＴＦＴ３０を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００３９】
このように構成したＴＦＴアレイ基板１０と対向基板２０とは、画素電極９ａと対向電極２１とが対面するように配置され、かつ、これらの基板間には、前記のシール材５３（図１および図２を参照）により囲まれた空間内に電気光学物質としての液晶５０が封入され、挟持されている。液晶５０は、画素電極９ａからの電界が印加されていない状態で配向膜により所定の配向状態をとる。液晶５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。
【００４０】
なお、対向基板２０およびＴＦＴアレイ基板１０の光入射側の面あるいは光出射側には、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
【００４１】
（周辺回路の構成）
再び図１において、本形態の電気光学装置１００では、ＴＦＴアレイ基板１０の表面側のうち、画像表示領域１０ａの周辺領域を利用してデータ線駆動回路１０１および走査線駆動回路１０４が形成されている。このようなデータ線駆動回路１０１および走査線駆動回路１０４は、基本的には、図６および図７に示すＮチャネル型のＴＦＴとＰチャネル型のＴＦＴとによって構成されている。
【００４２】
図６は、走査線駆動回路１０４およびデータ線駆動回路１０１等の周辺回路を構成するＴＦＴの構成を示す平面図である。図７は、この周辺回路を構成するＴＦＴを図６のＢ−Ｂ′線で切断したときの断面図である。なお、図７にはＴＦＴアレイ基板１０の画像表示領域１０ａに形成した画素スイッチング用ＴＦＴ３０も示してある。
【００４３】
図６および図７において、周辺回路を構成するＴＦＴは、Ｐチャネル型のＴＦＴ８０とＮチャネル型のＴＦＴ９０とからなる相補型ＴＦＴとして構成されている。これらの駆動回路用のＴＦＴ８０、９０を構成する半導体膜６０（輪郭を点線で示す）は、基板１０ｂ上に形成された下地保護膜１２を介して島状に形成されている。
【００４４】
ＴＦＴ８０、９０には、高電位線７１と低電位線７２がコンタクトホール６３、６４を介して、半導体膜６０のソース領域に電気的にそれぞれ接続されている。また、入力配線６６は、共通のゲート電極６５にそれぞれ接続されており、出力配線６７は、コンタクトホール６８、６９を介して、半導体膜６０のドレイン領域に電気的にそれぞれ接続されている。
【００４５】
このような周辺回路領域も、画像表示領域１０ａと同様なプロセスを経て形成されるため、周辺回路領域にも、層間絶縁膜４、７およびゲート絶縁膜２が形成されている。また、駆動回路用のＴＦＴ８０、９０も、画素スイッチング用のＴＦＴ３０と同様、ＬＤＤ構造を有しており、チャネル形成領域８１、９１の両側には、高濃度ソース領域８２、９２および低濃度ソース領域８３、９３からなるソース領域と、高濃度ドレイン領域８４、９４および低濃度ドレイン領域８５、９５からなるドレイン領域とを備えている。
【００４６】
（ＴＦＴアレイ基板の製造方法）
図８（Ａ）〜（Ｅ）を参照して、本発明のＴＦＴアレイ基板１０の製造方法のうち、特徴的な部分を説明する。
【００４７】
図８（Ａ）〜（Ｅ）は、本発明のＴＦＴアレイ基板１０の製造方法のうち、特徴的な工程を示す工程断面図である。図９は、高圧ウエット酸化の処理時間と、シリコン膜の減少量、およびシリコン酸化膜の膜厚との関係を示すグラフである。
【００４８】
本形態では、まず、図８（Ａ）に示すように、超音波洗浄等により清浄化したガラス製等の透明基板１０ｂを準備した後、基板温度が１５０℃〜４５０℃の温度条件下で、透明基板１０ｂの全面に、下地保護膜１２を形成するためのシリコン酸化膜からなる絶縁膜をプラズマＣＶＤ法により３００ｎｍ〜５００ｎｍの厚さに形成する。このときの原料ガスとしては、たとえばモノシランと笑気ガスとの混合ガスやＴＥＯＳと酸素、あるいはジシランとアンモニアを用いることができる。
【００４９】
次に、基板温度が１５０℃〜４５０℃の温度条件下で、透明基板１０ｂの全面に、非晶質シリコン膜からなる半導体膜１をプラズマＣＶＤ法により３０ｎｍ〜１００ｎｍの厚さ、例えば、４０ｎｍの厚さに形成する。このときの原料ガスとしては、たとえばジシランやモノシランを用いることができる。
【００５０】
次に、半導体膜１に対してＸｅＣｌエキシマレーザ光（波長３０８ｎｍ）を照射してレーザアニールを施す。その結果、非晶質の半導体膜１は、一度溶融し、冷却固化過程を経て結晶化する。この際には、各領域へのレーザ光の照射時間が非常に短時間であり、かつ、照射領域も基板全体に対して局所的であるため、基板全体が同時に高温に熱せられることがない。それ故、透明基板１０ｂとしてガラス基板などを用いても熱による変形や割れ等が生じない。
【００５１】
次に、フォトリソグラフィ技術を用いて半導体膜１の表面にレジストマスクを形成した後、レジストマスクの開口部から半導体膜１をエッチングして、図８（Ｂ）に示すように、画素スイッチング用のＴＦＴ３０を構成する半導体膜１ａと、静電保護回路用のＴＦＴ８０、９０を形成するための半導体膜６０とを島状に形成した後、レジストマスクを除去する。
【００５２】
次に、図８（Ｃ）に示すように、基板温度が１５０℃〜４５０℃の温度条件下で、透明基板１０ｂの全面に、非晶質のシリコン膜２ａをプラズマＣＶＤ法により、例えば１０ｎｍの厚さに形成する。このときの原料ガスとしては、たとえばジシランやモノシランを用いることができる。
【００５３】
次に連続して、プラズマＣＶＤ法により、非晶質のシリコン膜２ａの表面にシリコン酸化膜２ｃを、例えば５０ｎｍの厚さに形成する。
【００５４】
次に、シリコン酸化膜２ｃおよびシリコン膜２ａに高圧ウエット酸化（酸化処理）を行う。ここで行う高圧ウエット酸化は、例えば、水蒸気を含む雰囲気温度が約６００℃、圧力が約２ＭＰａ、時間４５ｍｉｎの条件である。
【００５５】
その結果、非晶質のシリコン膜２ａは、図８（Ｄ）に示すように、全て酸化されてシリコン酸化膜２ｂとなる。従って、本形態では、非晶質のシリコン膜２ａが酸化されてなるシリコン酸化膜２ｂと、酸化処理が施されたシリコン酸化膜２ｃとからなる厚さが７０ｎｍのシリコン酸化膜をゲート絶縁膜２として用いてＴＦＴを製造する。また、このような絶縁膜を用いて蓄積容量７０を形成する。この際、すでに島状にパターニングされた半導体膜１ａ、６０は、非晶質のシリコン膜２ａで繋がった状態にあったが、非晶質のシリコン膜２ａは、全て酸化されてシリコン酸化膜２ｂになっているので、素子分離された状態にある。
【００５６】
ここで、高圧ウエット酸化の処理時間と、シリコン膜２ａの減少量、およびシリコン酸化膜２ｂの膜厚は、図９に示す関係がある。従って、非晶質のシリコン膜２ａの全てをシリコン酸化膜２ｂとするには、非晶質のシリコン膜２ａの膜厚に応じて最適な処理時間を設定すればよい。
【００５７】
次に、基板１０ｂの表面全体に、走査線３ａ、容量線３ｂ、およびゲート電極６５を形成するためのタングステンシリサイドやモリブデンシリサイドなどの導電膜を形成した後、フォトリソグラフィ技術を用いて導電膜の表面にレジストマスクを形成し、次に、レジストマスクの開口部から導電膜をエッチングして、図８（Ｅ）に示すように、走査線３ａ、容量線３ｂ、ゲート電極６５などを形成する。
【００５８】
それ以降、半導体膜１ａ、６０に不純物を導入して、図４〜図７を参照して説明したＴＦＴを製造するが、それらの工程については周知の方法を適用できるので、それらの説明を省略する。
【００５９】
以上説明したように、本形態のＴＦＴアレイ基板１０の製造方法では、能動層を構成する多結晶シリコン膜からなる半導体膜１の表面にプラズマＣＶＤ法により、非晶質のシリコン膜２ａ、およびシリコン酸化膜２ｃを連続的に形成した後、高圧ウエット酸化（酸化処理）を行い、非晶質のシリコン膜２ａを全て酸化して得たシリコン酸化膜２ｂを、酸化処理が施されたシリコン酸化膜２ｃとともにゲート絶縁膜２として用いる。このため、プラズマＣＶＤ法により形成したシリコン酸化膜２ｃのみをゲート絶縁膜として使用する場合と比較して、ゲート絶縁膜２が緻密である分、ＴＦＴの立ち上がり特性やしきい値電圧が向上する。また、ＴＦＴの信頼性も向上する。
【００６０】
しかも、非晶質のシリコン膜２ａ、およびシリコン酸化膜２ｃを連続的に形成したので、非晶質のシリコン膜２ａとシリコン酸化膜２ｃとの界面が汚染されない。
【００６１】
さらに、本形態では、透明基板１０ｂに対する処理温度が６００℃以下の低温プロセスを採用したので、透明基板１０ｂとして安価なガラス基板を使用できるとともに、たとえ金属配線がすでに形成されている場合でも、金属配線が熱で損傷、劣化することがない。
【００６２】
さらにまた、非晶質シリコン膜をレーザアニールにより結晶化した多結晶シリコン膜に高圧ウエット酸化を施す方法と違って、多結晶シリコン膜を厚く形成しておく必要がないので、レーザアニールなどによって非晶質シリコン膜を多結晶シリコン膜とする際、レーザエネルギ密度を高くする必要がないので、装置への負担が軽く、かつ、結晶性が低下することもない。
【００６３】
［別の実施の形態］
なお、上記形態では、透明基板１０ｂとしてガラス基板などを使用できるように、処理温度が６００℃以下の低温プロセスを採用したが、透明基板１０ｂとして石英基板を用いた場合には、上記の制限がない。従って、図８（Ｄ）に示す工程において、高圧ウエット酸化に代えて、例えば、温度が１１５０℃、時間が２０ｍｉｎのドライ熱酸化によって、シリコン膜２ａをシリコン酸化膜２ｂに酸化してもよい。
【００６４】
［その他の実施の形態］
上記形態では、薄膜半導体装置として、アクティブマトリクス型電気光学装置に用いるＴＦＴアレイ基板を例に説明したが、液晶以外の電気光学物質を用いた電気光学装置、例えば、図１０および図１１を参照して以下に説明する有機エレクトロルミネッセンス表示装置に用いるＴＦＴアレイ基板、あるいは電気光学装置以外の薄膜半導体装置の製造などに本発明を適用してもよい。
【００６５】
図１０は、電荷注入型の有機薄膜エレクトロルミネセンス素子を用いたアクティブマトリクス型電気光学装置のブロック図である。図１１（Ａ）、（Ｂ）はそれぞれ、図１０に示す電気光学装置に形成した画素領域を拡大して示す平面図、およびその断面図である。
【００６６】
図１０に示す電気光学装置１００ｐは、有機半導体膜に駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子、またはＬＥＤ（発光ダイオード）素子などの発光素子をＴＦＴで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの電気光学装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。
【００６７】
ここに示す電気光学装置１００ｐでは、ＴＦＴアレイ基板１０ｐ上に、複数の走査線３ｐと、走査線３ｐの延設方向に対して交差する方向に延設された複数のデータ線６ｐと、これらのデータ線６ｐに並列する複数の共通給電線２３ｐと、データ線６ｐと走査線３ｐとの交差点に対応する画素領域１５ｐとが構成されている。データ線６ｐに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ側駆動回路１０１ｐが構成されている。走査線３ｐに対しては、シフトレジスタおよびレベルシフタを備える走査側駆動回路１０４ｐが構成されている。
【００６８】
また、画素領域１５ｐの各々には、走査線３ｐを介して走査信号がゲート電極に供給される第１のＴＦＴ３１ｐ（薄膜半導体素子）と、この第１のＴＦＴ３１ｐを介してデータ線６ｐから供給される画像信号を保持する保持容量３３ｐ（薄膜キャパシタ素子）と、この保持容量３３ｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ３２ｐ（薄膜半導体素子）と、第２のＴＦＴ３２ｐを介して共通給電線２３ｐに電気的に接続したときに共通給電線２３ｐから駆動電流が流れ込む発光素子４０ｐとが構成されている。
【００６９】
本形態では、図１１（Ａ）、（Ｂ）に示すように、いずれの画素領域１５ｐにおいても、ガラスなどからなる基板１０ｐ′の表面に下地保護膜１１ｐが形成されているとともに、この下地保護膜１１ｐの表面に島状に形成された２つの半導体膜を利用して第１のＴＦＴ３１ｐおよび第２のＴＦＴ３２ｐが形成されている。また、第２のＴＦＴ３２ｐのソース・ドレイン領域の一方には、中継電極３５ｐが電気的に接続し、この中継電極３５ｐには画素電極４１ｐが電気的に接続している。この画素電極４１ｐの上層側には、正孔注入層４２ｐ、有機エレクトロルミネッセンス材料層としての有機半導体膜４３ｐ、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極２０ｐが積層されている。ここで、対向電極２０ｐは、データ線６ｐなどを跨いで複数の画素領域１５ｐにわたって形成されている。
【００７０】
第２のＴＦＴ３２ｐのソース・ドレイン領域のもう一方には、コンタクトホールを介して共通給電線２３ｐが電気的に接続している。これに対して、第１のＴＦＴ３１ｐでは、そのソース・ドレイン領域の一方に電気的に接続する電位保持電極３５ｐは、第２のゲート電極７２ｐの延設部分７２０ｐに電気的に接続している。この延設部分７２０ｐに対しては、その下層側において第２のゲート絶縁膜５０ｐを介して半導体膜４００ｐが対向し、この半導体膜４００ｐは、それに導入された不純物によって導電化されているので、延設部分７２０ｐおよび第２のゲート絶縁膜５０ｐとともに保持容量３３ｐを構成している。ここで、半導体膜４００ｐに対しては層間絶縁膜５１ｐのコンタクトホールを介して共通給電線２３ｐが電気的に接続している。
【００７１】
従って、保持容量３３ｐは、第１のＴＦＴ３１ｐを介してデータ線６ｐから供給される画像信号を保持するので、第１のＴＦＴ３１ｐがオフになっても、第２のＴＦＴ３２ｐのゲート電極３１ｐは画像信号に相当する電位に保持される。それ故、発光素子４０ｐには共通給電線２３ｐから駆動電流が流れ続けるので、発光素子４０ｐは発光し続け、画像を表示する。
【００７２】
このようなＴＦＴアレイ基板１０ｐの製造工程においても、上記実施の形態で説明した方法を採用してＴＦＴやキャパシタを製造してもよい。
【００７３】
［電子機器への適用］
次に、本発明を適用した電気光学装置１００、１００ｐを備えた電子機器の一例を、図１２、図１３（Ａ）、（Ｂ）を参照して説明する。
【００７４】
図１２は、上記の電気光学装置と同様に構成された電気光学装置１００を備えた電子機器の構成をブロック図である。図１３（Ａ）、（Ｂ）はそれぞれ、本発明に係る電気光学装置を用いた電子機器の一例としてのモバイル型パーソナルコンピュータの説明図、および携帯電話機の説明図である。
【００７５】
図１２において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、電気光学装置１００、１００ｐ、クロック発生回路１００８、および電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄａｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路１００２に出力する。この表示情報出力回路１００２は、たとえば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力する。駆動回路１００４は、電気光学装置１００、１００ｐを駆動する。電源回路１０１０は、上述の各回路に所定の電源を供給する。なお、電気光学装置１００、１００ｐを構成するＴＦＴアレイ基板の上に駆動回路１００４を形成してもよく、それに加えて、表示情報処理回路１００２もＴＦＴアレイ基板の上に形成してもよい。
【００７６】
このような構成の電子機器としては、投射型液晶表示装置（液晶プロジェクタ）、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどを挙げることができる。
【００７７】
すなわち、図１３（Ａ）に示すように、パーソナルコンピュータ１８０は、キーボード１８１を備えた本体部１８２と、表示ユニット１８３とを有する。表示ユニット１８３は、前述した電気光学装置１００、１００ｐを含んで構成される。
【００７８】
また、図１３（Ｂ）に示すように、携帯電話機１９０は、複数の操作ボタン１９１と、前述した電気光学装置１００、１００ｐからなる表示部とを有している。
【００７９】
【発明の効果】
以上説明したように、本発明では、ＴＦＴの能動層などを構成する多結晶シリコン膜の表面に非晶質のシリコン膜、およびシリコン酸化膜を形成した後、高圧ウエット酸化などの酸化処理を行い、非晶質のシリコン膜を全て酸化して得たシリコン酸化膜を、酸化処理が施されたシリコン酸化膜とともにゲート絶縁膜などとして用いる。このため、プラズマＣＶＤ法により形成したシリコン酸化膜のみをゲート絶縁膜として使用する場合と比較して、ゲート絶縁膜が緻密である分、ＴＦＴの立ち上がり特性やしきい値電圧が向上する。また、ＴＦＴの信頼性も向上する。さらに、非晶質シリコン膜をレーザアニールにより結晶化した多結晶シリコン膜に高圧ウエット酸化を施す方法と違って、多結晶シリコン膜を厚く形成しておく必要がないので、レーザアニールなどによって非晶質シリコン膜を多結晶シリコン膜とする際、レーザエネルギ密度を高くする必要がないので、装置への負担が軽く、かつ、結晶性が低下することもない。
【図面の簡単な説明】
【図１】本発明を適用した電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図２】図１のＨ−Ｈ′断面図である。
【図３】電気光学装置の画像表示領域において、マトリクス状に配置された複数の画素に形成された各種素子、配線などの等価回路図である
【図４】電気光学装置において、ＴＦＴアレイ基板に形成された各画素の構成を示す平面図である。
【図５】図１および図２に示す電気光学装置の画像表示領域の一部を図４のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【図６】図１および図２に示す電気光学装置の画像表示領域の周辺領域に形成した回路の平面図である。
【図７】図６に示す駆動回路用のＴＦＴの断面図である。
【図８】（Ａ）〜（Ｅ）は、本発明を適用したＴＦＴアレイ基板の製造方法のうち、特徴的な工程を示す工程断面図である。
【図９】高圧ウエット酸化の処理時間と、シリコン膜の減少量、およびシリコン酸化膜の膜厚との関係を示すグラフである。
【図１０】電荷注入型の有機薄膜エレクトロルミネセンス素子を用いたアクティブマトリクス型電気光学装置のブロック図である。
【図１１】（Ａ）、（Ｂ）はそれぞれ、図１０に示す電気光学装置に形成した画素領域を拡大して示す平面図、およびその断面図である。
【図１２】本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【図１３】（Ａ）、（Ｂ）はそれぞれ、本発明に係る電気光学装置を用いた電子機器の一実施形態としてのモバイル型のパーソナルコンピュータを示す説明図、および携帯電話機の説明図である。
【符号の説明】
１ａ　半導体膜（多結晶のシリコン膜）
２　ゲート絶縁膜
２ａ　非晶質のシリコン膜
２ｂ、２ｃ　シリコン酸化膜
３ａ　走査線
３ｂ　容量線
４、７　層間絶縁膜
６ａ　データ線
６ｂ　ドレイン電極
９ａ　画素電極
１０、１０ｐ　ＴＦＴアレイ基板（薄膜半導体装置）
３０、３１ｐ、３２ｐ、８０、９０　ＴＦＴ（薄膜半導体素子）
１００、１００ｐ　電気光学装置[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, a semiconductor device, an electro-optical device using the semiconductor device as a TFT array substrate, and an electronic apparatus using the electro-optical device.
[0002]
[Prior art]
Among various electro-optical devices, for example, an active matrix type liquid crystal device using a thin film transistor (hereinafter referred to as a TFT) as a non-linear element for pixel switching includes various electronic devices such as a direct-view display device and a projection display device. Used in equipment. In this electro-optical device, a TFT for pixel switching and a TFT array substrate in which pixel electrodes are formed in a matrix corresponding to a position where a data line and a scanning line intersect, and a counter substrate in which a counter electrode is formed are formed. A liquid crystal as an electro-optical material is held between them. Further, on the TFT array substrate, various driving circuits may be formed by complementary TFTs.
[0003]
In forming a TFT on such a TFT array substrate, a polycrystalline silicon film is patterned, a gate insulating film is formed by a plasma CVD method, and a MOS interface formed thereby is used.
[0004]
However, a TFT using a gate insulating film formed by such a method has inferior transistor characteristics as compared with a MOS-FET formed on bulk silicon because of a large amount of fixed charges and defects in the gate insulating film. There is a problem. For example, when the interface defect state density is evaluated from CV characteristics, the interface defect state density of a silicon oxide film formed by plasma CVD is 1 × e. ^Thirteen [1 / cm ² ev], and the interface defect level density of the silicon oxide film formed by dry thermal oxidation used to form the MOS-FET on the bulk silicon is 5 × e ¹⁰ [1 / cm ² ev], and the interface defect level density of the silicon oxide film formed by high-pressure wet oxidation is 1 × e ¹¹ [1 / cm ² ev].
[0005]
Therefore, a silicon oxide film is formed by plasma CVD, and then an annealing process is performed. However, at present, it has not reached a desired level.
[0006]
Further, a method of performing high-pressure wet oxidation on a polycrystalline silicon film obtained by crystallizing an amorphous silicon film by laser annealing is also conceivable (for example, see Patent Document 1).
[0007]
However, in such a method, the amorphous silicon film is formed in advance to be thicker to be oxidized by the high-pressure wet oxidation. It is necessary to increase the energy density, and the laser annealing under such conditions has a problem that the load on the apparatus is too large and the crystallinity is reduced.
[0008]
[Patent Document 1]
JP-A-11-97438
[0009]
[Problems to be solved by the invention]
In view of the above problems, an object of the present invention is to manufacture a semiconductor element having excellent electrical characteristics by forming a high-quality insulating film on a surface of a silicon film obtained by polycrystallizing an amorphous silicon film. It is an object of the present invention to provide a method of manufacturing a thin film semiconductor device, a semiconductor device, an electro-optical device using the semiconductor device as a TFT array substrate, and an electronic device using the electro-optical device.
[0010]
[Means for Solving the Problems]
In order to solve the above problems, in a method of manufacturing a thin film semiconductor device according to the present invention, an amorphous silicon film and a polycrystalline silicon film formed by crystallizing an amorphous silicon film formed on a surface of a substrate are provided. After a silicon oxide film is formed in this order, an oxidation process including dry thermal oxidation or high-pressure wet oxidation is performed, and a silicon oxide film obtained by oxidizing the amorphous silicon film by the oxidation process is subjected to the oxidation process. A semiconductor element is formed by using the silicon oxide film as an insulating film.
[0011]
According to the present invention, an amorphous silicon film and a silicon oxide film are formed on the surface of a polycrystalline silicon film constituting an active layer of a TFT, and then an oxidation treatment such as a high-pressure wet oxidation is performed. A silicon oxide film obtained by oxidizing the entire film is used as a gate insulating film and the like together with the oxidized silicon oxide film. Therefore, as compared with the case where only the silicon oxide film formed by the plasma CVD method is used as the gate insulating film, the rising characteristics and the threshold voltage of the TFT are improved because the gate insulating film is dense. Further, the reliability of the TFT is improved. Furthermore, unlike the method of performing high-pressure wet oxidation on a polycrystalline silicon film obtained by crystallizing an amorphous silicon film by laser annealing, it is not necessary to form a thick polycrystalline silicon film. When the crystalline silicon film is a polycrystalline silicon film, it is not necessary to increase the laser energy density, so that the load on the apparatus is light and the crystallinity is not reduced.
[0012]
In the present invention, when forming the amorphous silicon film and the silicon oxide film on the surface side of the polycrystalline silicon film, the polycrystalline silicon film may be already patterned in an island shape. In this case, in the oxidation treatment, it is preferable that all of the amorphous silicon film formed on the surface side of the polycrystalline silicon film is a silicon oxide film. With this configuration, the island-shaped polycrystalline silicon film is connected by an amorphous silicon film, but the amorphous silicon film is entirely oxidized to a silicon oxide film. It will be in the state that was done.
[0013]
In the present invention, it is preferable that the formation of the amorphous silicon film and the silicon oxide film on the surface side of the polycrystalline silicon film is performed continuously by a plasma CVD method. This configuration has the advantage that the interface between the amorphous silicon film and the silicon oxide film is not contaminated.
[0014]
In the present invention, the polycrystalline silicon film is a film obtained by crystallizing an amorphous silicon film formed at a substrate temperature of 600 ° C. or lower, and comprises an amorphous silicon film formed on the surface of the polycrystalline silicon film. The oxidation treatment for the film and the silicon oxide film is preferably high-pressure wet oxidation under a temperature condition of 600 ° C. or lower. With such a configuration, a low-temperature process in which the processing temperature of the substrate is 600 ° C. or less can be used, so that an inexpensive glass substrate can be used as the substrate, and even if the metal wiring is already formed, the metal wiring can be heated. No damage or deterioration.
[0015]
In the present invention, the high-pressure wet oxidation is performed, for example, at a temperature of about 600 ° C. and a pressure of about 2 MPa.
[0016]
In the present invention, the crystallization of the amorphous silicon film is preferably performed by a laser annealing method. In the case of the laser annealing method, an inexpensive glass substrate can be used as the substrate.
[0017]
In the present invention, it is preferable to use the insulating film as a gate insulating film to form a thin film transistor.
[0018]
The thin film semiconductor device according to the present invention is used, for example, as a TFT array substrate for holding an electro-optical material. On the TFT array substrate, pixels provided with pixel switching thin film transistors and pixel electrodes are formed in a matrix.
[0019]
Here, the electro-optical material is liquid crystal held between the TFT array substrate and the counter substrate. Further, the electro-optical material may be an organic electroluminescent material forming a light emitting element on the TFT array substrate.
[0020]
The electro-optical device according to the present invention is used as a display unit in electronic devices such as a mobile phone and a mobile computer.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, an example in which the present invention is applied to the manufacture of a TFT array substrate used in an electro-optical device as a thin film semiconductor device will be described.
[0022]
[Overall configuration of electro-optical device]
FIG. 1 is a plan view of the electro-optical device together with components formed thereon viewed from a counter substrate side, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG. 1 including the counter substrate. is there.
[0023]
In FIG. 1, the electro-optical device 100 of the present embodiment is an active matrix type liquid crystal device, and a sealing material 107 is provided on the TFT array substrate 10 along the edge of the counter substrate 20. A data line driving circuit 101 and a mounting terminal 102 (signal input terminal) are provided along a side of the TFT array substrate 10 in a region outside the sealing material 107, and a scanning line driving circuit 104 is adjacent to this side. It is formed along the two sides to be formed. Further, on one remaining side of the TFT array substrate 10, a plurality of wirings 105 for connecting between the scanning line driving circuits 104 provided on both sides of the image display area 10a are provided. Then, a precharge circuit or an inspection circuit may be provided. In at least one of the corners of the opposing substrate 20, a vertical conductive material 106 for establishing electric conduction between the TFT array substrate 10 and the opposing substrate 20 is formed.
[0024]
Then, as shown in FIG. 2, a counter substrate 20 having substantially the same contour as the sealing material 107 shown in FIG. 1 is fixed to the TFT array substrate 10 by the sealing material 107. The sealing material 107 is an adhesive made of a photo-curing resin or a thermosetting resin for bonding the TFT array substrate 10 and the opposing substrate 20 around the periphery thereof. And a gap material such as glass fiber or glass beads.
[0025]
As will be described later in detail, pixel electrodes 9 a are formed in a matrix on the TFT array substrate 10. On the other hand, a frame 108 made of a light-shielding material is formed in a region inside the sealing material 107 on the counter substrate 20, and the inside of the frame 108 is an image display region 10a. Further, a light-shielding film 23 called a black matrix or a black stripe is formed in a region facing a vertical and horizontal boundary region of a pixel electrode (described later) formed on the TFT array substrate 10, and an upper layer side thereof is formed. A counter electrode 21 made of an ITO film is formed.
[0026]
When the electro-optical device 100 thus formed is used for a projection display device (liquid crystal projector), three electro-optical devices 100 are used as RGB light valves, respectively, and each of the electro-optical devices 100 is used. , Light of each color separated through a dichroic mirror for RGB color separation is incident as projection light. Therefore, no color filter is formed in the electro-optical device 100 of each of the above-described embodiments. However, by forming an RGB color filter together with its protective film in a region facing each pixel electrode 9a on the opposing substrate 20, electronic devices such as a mobile computer, a mobile phone, and a liquid crystal television, which will be described later, besides the projection display device. It can be used as a color display device of equipment.
[0027]
Furthermore, by forming microlenses on the opposing substrate 20 so as to correspond to each pixel, the efficiency of condensing incident light on the pixel electrode 9a can be increased, so that bright display can be performed. Furthermore, a dichroic filter that creates RGB colors by utilizing the interference effect of light may be formed by stacking a number of interference layers having different refractive indexes on the counter substrate 20. According to the counter substrate with the dichroic filter, a brighter color display can be performed.
[0028]
(Configuration and operation of electro-optical device 100)
Next, the configuration and operation of the active matrix type electro-optical device 100 will be described with reference to FIGS.
[0029]
FIG. 3 is an equivalent circuit diagram of various elements, wiring, and the like in a plurality of pixels formed in a matrix to configure the image display area 10a of the electro-optical device 100. FIG. 4 is a plan view of adjacent pixels on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed. FIG. 5 is an explanatory view showing a cross section at a position corresponding to the line AA ′ in FIG. 4 and a cross section in a state where liquid crystal as an electro-optical material is sealed between the TFT array substrate and the counter substrate. In these drawings, the scale of each layer and each member is different for each layer and each member in order to make the size recognizable in the drawings.
[0030]
3, in the image display area 10a of the electro-optical device 100, a pixel electrode 9a and a pixel switching TFT 30 for controlling the pixel electrode 9a are formed in each of a plurality of pixels formed in a matrix. The data line 6a for supplying a pixel signal is electrically connected to the source of the TFT 30. The pixel signals S1, S2,... Sn to be written to the data line 6a are supplied line-sequentially in this order. The scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,... Gm are applied to the scanning line 3a in a pulsed manner in this order at a predetermined timing. Is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and by turning on the TFT 30 as a switching element for a certain period of time, the pixel signals S1, S2,. Is written into each pixel at a predetermined timing. The predetermined-level pixel signals S1, S2,... Sn written in the liquid crystal through the pixel electrodes 9a are constant between the counter electrodes 21 (see FIG. 2) formed on the counter substrate 20. Retained for a period.
[0031]
Here, a storage capacitor 70 (capacitor) may be added in parallel with a liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode for the purpose of preventing the held pixel signal from leaking. The storage capacitor 70 holds the voltage of the pixel electrode 9a for a time that is, for example, three orders of magnitude longer than the time during which the source voltage is applied. Thereby, the charge retention characteristics are improved, and an electro-optical device capable of performing display with a high contrast ratio can be realized. The method of forming the storage capacitor 70 may be either the case where the storage capacitor 70 is formed between the capacitor line 3b which is a wiring for forming a capacitor, or the case where the storage capacitor 70 is formed between the storage line 70 and the preceding scanning line 3a. Is also good.
[0032]
4, on the TFT array substrate 10 of the electro-optical device 100, a plurality of transparent pixel electrodes 9a (regions surrounded by dotted lines) are formed in a matrix for each pixel, and the vertical and horizontal boundary regions of the pixel electrodes 9a are formed. A data line 6a (indicated by a dashed line), a scanning line 3a (indicated by a solid line), and a capacitance line 3b (indicated by a solid line) are formed along.
[0033]
As shown in FIG. 5, the base of the TFT array substrate 10 is formed of a transparent substrate 10b such as a quartz substrate or a heat-resistant glass plate, and the base of the counter substrate 20 is formed of a transparent substrate 20b such as a quartz substrate or a heat-resistant glass plate. Become. A pixel electrode 9a is formed on the TFT array substrate 10, and an alignment film 16 made of a polyimide film or the like on which a predetermined alignment process such as a rubbing process is performed is formed above the pixel electrode 9a. The pixel electrode 9a is formed of a transparent conductive film such as an ITO (Indium Tin Oxide) film. The alignment film 16 is formed by performing a rubbing process on an organic film such as a polyimide film. In the counter substrate 20, an alignment film 22 made of a polyimide film is also formed on the upper layer side of the counter electrode 21, and this alignment film 22 is also a film obtained by performing a rubbing process on the polyimide film.
[0034]
In the TFT array substrate 10, a base protection film 12 is formed on the surface of a transparent substrate 10b, and on the surface side of the TFT array substrate 10, a pixel switching portion for controlling switching of each pixel electrode 9a is provided at a position adjacent to each pixel electrode 9a. TFT 30 is formed.
[0035]
As shown in FIGS. 4 and 5, the pixel switching TFT 30 has an LDD (Lightly Doped Drain) structure, and the semiconductor film 1a has a channel region where a channel is formed by an electric field from the scanning line 3a. 1a ', a low concentration source region 1b, a low concentration drain region 1c, a high concentration source region 1d, and a high concentration drain region 1e are formed. On the upper layer side of the semiconductor film 1a, a gate insulating film 2 for insulating the semiconductor film 1a from the scanning lines 3a is formed.
[0036]
On the surface side of the TFT 30 configured as described above, interlayer insulating films 4 and 7 made of a silicon oxide film are formed. A data line 6a is formed on the surface of the interlayer insulating film 4, and the data line 6a is electrically connected to the high-concentration source region 1d via a contact hole 5 formed in the interlayer insulating film 4. On the surface of the interlayer insulating film 7, a pixel electrode 9a made of an ITO film is formed. The pixel electrode 9a is electrically connected to a drain electrode 6b through a contact hole 7a formed in the interlayer insulating film 7, and the drain electrode 6b is connected to a contact hole formed in the interlayer insulating film 4 and the gate insulating film 2. 8 and is electrically connected to the high-concentration drain region 1e. An alignment film 16 made of a polyimide film is formed on the surface side of the pixel electrode 9a.
[0037]
Further, the capacitance of the same layer as the scanning line 3a is provided to the extension 1f (lower electrode) from the high-concentration drain region 1e via an insulating film (dielectric film) formed simultaneously with the gate insulating film 2a. The storage capacitor 70 is formed by the line 3b facing the upper electrode.
[0038]
The TFT 30 preferably has the LDD structure as described above, but may have an offset structure in which impurity ions are not implanted into regions corresponding to the low-concentration source region 1b and the low-concentration drain region 1c. . In addition, the TFT 30 may be a self-aligned TFT in which impurity ions are implanted at a high concentration using the gate electrode (a part of the scanning line 3a) as a mask, and high-concentration source and drain regions are formed in a self-aligned manner. . In the present embodiment, the TFT 30 has a single gate structure in which only one gate electrode (scanning line 3a) is arranged between the source and drain regions. However, two or more gate electrodes may be arranged between them. Good. At this time, the same signal is applied to each gate electrode. If the TFT 30 is configured with a dual gate (double gate) or triple gate or more as described above, a leak current at a junction between a channel and a source-drain region can be prevented, and a current in an off state can be reduced. If at least one of these gate electrodes has an LDD structure or an offset structure, the off-state current can be further reduced and a stable switching element can be obtained.
[0039]
The TFT array substrate 10 and the opposing substrate 20 configured as described above are arranged so that the pixel electrode 9a and the opposing electrode 21 face each other, and the sealing material 53 (see FIGS. A liquid crystal 50 as an electro-optical material is sealed and held in a space surrounded by (see FIG. 2). The liquid crystal 50 assumes a predetermined alignment state by the alignment film in a state where no electric field is applied from the pixel electrode 9a. The liquid crystal 50 is composed of, for example, one or a mixture of several types of nematic liquid crystals.
[0040]
The type of liquid crystal 50 to be used, that is, an operation mode such as a TN (twisted nematic) mode, an STN (super TN) mode, etc. A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to the normally white mode / normally black mode.
[0041]
(Configuration of peripheral circuit)
Referring again to FIG. 1, in the electro-optical device 100 of the present embodiment, a data line driving circuit 101 and a scanning line driving circuit 104 are formed using the peripheral area of the image display area 10 a on the front side of the TFT array substrate 10. I have. Such a data line driving circuit 101 and a scanning line driving circuit 104 are basically constituted by an N-channel TFT and a P-channel TFT shown in FIGS.
[0042]
FIG. 6 is a plan view showing a configuration of a TFT constituting a peripheral circuit such as the scanning line driving circuit 104 and the data line driving circuit 101. FIG. 7 is a cross-sectional view of the TFT constituting the peripheral circuit taken along the line BB 'in FIG. FIG. 7 also shows a pixel switching TFT 30 formed in the image display area 10a of the TFT array substrate 10.
[0043]
6 and 7, the TFTs forming the peripheral circuit are configured as complementary TFTs including a P-channel TFT 80 and an N-channel TFT 90. The semiconductor films 60 (the outlines are indicated by dotted lines) constituting the TFTs 80 and 90 for these drive circuits are formed in an island shape via the base protective film 12 formed on the substrate 10b.
[0044]
In the TFTs 80 and 90, a high potential line 71 and a low potential line 72 are electrically connected to the source region of the semiconductor film 60 via contact holes 63 and 64, respectively. The input wiring 66 is connected to a common gate electrode 65, and the output wiring 67 is electrically connected to the drain region of the semiconductor film 60 via contact holes 68 and 69, respectively.
[0045]
Since such a peripheral circuit region is also formed through the same process as that of the image display region 10a, the interlayer insulating films 4, 7 and the gate insulating film 2 are also formed in the peripheral circuit region. The TFTs 80 and 90 for the driving circuit also have the LDD structure, similarly to the TFT 30 for the pixel switching, and the high concentration source regions 82 and 92 and the low concentration source region are provided on both sides of the channel forming regions 81 and 91. It has a source region 83 and 93, and a drain region composed of high-concentration drain regions 84 and 94 and low-concentration drain regions 85 and 95.
[0046]
(Manufacturing method of TFT array substrate)
With reference to FIGS. 8A to 8E, a characteristic part of the method for manufacturing the TFT array substrate 10 of the present invention will be described.
[0047]
8A to 8E are process cross-sectional views showing characteristic processes in the method of manufacturing the TFT array substrate 10 according to the present invention. FIG. 9 is a graph showing the relationship between the processing time of the high-pressure wet oxidation, the reduction amount of the silicon film, and the thickness of the silicon oxide film.
[0048]
In this embodiment, first, as shown in FIG. 8A, after preparing a transparent substrate 10b made of glass or the like cleaned by ultrasonic cleaning or the like, the substrate temperature is set to 150 ° C. to 450 ° C. An insulating film made of a silicon oxide film for forming the base protective film 12 is formed on the entire surface of the transparent substrate 10b to a thickness of 300 nm to 500 nm by a plasma CVD method. As the raw material gas at this time, for example, a mixed gas of monosilane and laughing gas, TEOS and oxygen, or disilane and ammonia can be used.
[0049]
Next, under a temperature condition of a substrate temperature of 150 ° C. to 450 ° C., a semiconductor film 1 made of an amorphous silicon film is formed on the entire surface of the transparent substrate 10b by a plasma CVD method to a thickness of 30 nm to 100 nm, for example, 40 nm. It is formed to a thickness. As the source gas at this time, for example, disilane or monosilane can be used.
[0050]
Next, the semiconductor film 1 is irradiated with XeCl excimer laser light (wavelength 308 nm) to perform laser annealing. As a result, the amorphous semiconductor film 1 is once melted and crystallized through a cooling and solidification process. At this time, the irradiation time of the laser beam to each region is very short, and the irradiation region is local to the entire substrate, so that the entire substrate is not heated to a high temperature at the same time. Therefore, even if a glass substrate or the like is used as the transparent substrate 10b, deformation or cracking due to heat does not occur.
[0051]
Next, after a resist mask is formed on the surface of the semiconductor film 1 using a photolithography technique, the semiconductor film 1 is etched from the opening of the resist mask, and as shown in FIG. After the semiconductor film 1a forming the TFT 30 and the semiconductor film 60 for forming the TFTs 80 and 90 for the electrostatic protection circuit are formed in an island shape, the resist mask is removed.
[0052]
Next, as shown in FIG. 8C, under a temperature condition of the substrate temperature of 150 ° C. to 450 ° C., an amorphous silicon film 2a is formed on the entire surface of the transparent substrate 10b by plasma CVD, for example, to a thickness of 10 nm. It is formed to a thickness. As the source gas at this time, for example, disilane or monosilane can be used.
[0053]
Next, a silicon oxide film 2c is formed to a thickness of, for example, 50 nm on the surface of the amorphous silicon film 2a by plasma CVD.
[0054]
Next, high-pressure wet oxidation (oxidation treatment) is performed on the silicon oxide film 2c and the silicon film 2a. The high-pressure wet oxidation performed here is, for example, a condition in which the temperature of an atmosphere containing water vapor is about 600 ° C., the pressure is about 2 MPa, and the time is 45 minutes.
[0055]
As a result, as shown in FIG. 8D, the amorphous silicon film 2a is entirely oxidized to become a silicon oxide film 2b. Therefore, in the present embodiment, a 70 nm thick silicon oxide film composed of a silicon oxide film 2b obtained by oxidizing the amorphous silicon film 2a and a silicon oxide film 2c subjected to the oxidization treatment is used as the gate insulating film 2. Is used to manufacture a TFT. The storage capacitor 70 is formed using such an insulating film. At this time, the semiconductor films 1a and 60 already patterned in an island shape were connected by the amorphous silicon film 2a, but the amorphous silicon film 2a is entirely oxidized and becomes a silicon oxide film 2b. , So that the elements are separated.
[0056]
Here, the processing time of the high-pressure wet oxidation, the reduction amount of the silicon film 2a, and the thickness of the silicon oxide film 2b have a relationship shown in FIG. Therefore, in order to convert the entire amorphous silicon film 2a into the silicon oxide film 2b, an optimum processing time may be set according to the thickness of the amorphous silicon film 2a.
[0057]
Next, a conductive film such as tungsten silicide or molybdenum silicide for forming the scanning line 3a, the capacitor line 3b, and the gate electrode 65 is formed over the entire surface of the substrate 10b. A resist mask is formed on the surface, and then the conductive film is etched from the opening of the resist mask to form a scan line 3a, a capacitor line 3b, a gate electrode 65, and the like as illustrated in FIG.
[0058]
Thereafter, the TFTs described with reference to FIGS. 4 to 7 are manufactured by introducing impurities into the semiconductor films 1a and 60. However, since a well-known method can be applied to those steps, the description thereof is omitted. I do.
[0059]
As described above, in the manufacturing method of the TFT array substrate 10 of the present embodiment, the amorphous silicon film 2a and the silicon film are formed on the surface of the semiconductor film 1 made of the polycrystalline silicon film constituting the active layer by the plasma CVD method. After the oxide film 2c is continuously formed, high-pressure wet oxidation (oxidation treatment) is performed, and the silicon oxide film 2b obtained by oxidizing the entire amorphous silicon film 2a is replaced with the silicon oxide film subjected to the oxidation treatment. Used as a gate insulating film 2 together with 2c. For this reason, as compared with the case where only the silicon oxide film 2c formed by the plasma CVD method is used as the gate insulating film, the rising characteristics and the threshold voltage of the TFT are improved because the gate insulating film 2 is denser. Further, the reliability of the TFT is improved.
[0060]
Moreover, since the amorphous silicon film 2a and the silicon oxide film 2c are formed continuously, the interface between the amorphous silicon film 2a and the silicon oxide film 2c is not contaminated.
[0061]
Furthermore, in the present embodiment, a low-temperature process in which the processing temperature for the transparent substrate 10b is 600 ° C. or less is employed, so that an inexpensive glass substrate can be used as the transparent substrate 10b, Wiring is not damaged or deteriorated by heat.
[0062]
Furthermore, unlike the method of performing high-pressure wet oxidation on a polycrystalline silicon film obtained by crystallizing an amorphous silicon film by laser annealing, it is not necessary to form a thick polycrystalline silicon film. When the crystalline silicon film is a polycrystalline silicon film, it is not necessary to increase the laser energy density, so that the load on the device is light and the crystallinity is not reduced.
[0063]
[Another embodiment]
In the above-described embodiment, a low-temperature process at a processing temperature of 600 ° C. or less is adopted so that a glass substrate or the like can be used as the transparent substrate 10b. Absent. Therefore, in the step shown in FIG. 8D, the silicon film 2a may be oxidized to the silicon oxide film 2b by, for example, dry thermal oxidation at a temperature of 1150 ° C. for 20 minutes instead of the high-pressure wet oxidation.
[0064]
[Other embodiments]
In the above embodiment, a TFT array substrate used for an active matrix electro-optical device has been described as an example of a thin film semiconductor device. However, an electro-optical device using an electro-optical material other than liquid crystal, for example, see FIGS. 10 and 11. The present invention may be applied to the manufacture of a TFT array substrate used for an organic electroluminescent display device described below or a thin film semiconductor device other than an electro-optical device.
[0065]
FIG. 10 is a block diagram of an active matrix type electro-optical device using a charge injection type organic thin film electroluminescent element. FIGS. 11A and 11B are a plan view and a sectional view, respectively, showing an enlarged pixel region formed in the electro-optical device shown in FIG.
[0066]
The electro-optical device 100p illustrated in FIG. 10 is an active matrix type in which a light-emitting element such as an EL (electroluminescence) element or an LED (light-emitting diode) element that emits light when a drive current flows through an organic semiconductor film is driven and controlled by a TFT. Since the light-emitting elements used in this type of electro-optical device are self-luminous, there is an advantage that a backlight is not required and the viewing angle is less dependent.
[0067]
In the electro-optical device 100p shown here, a plurality of scanning lines 3p, a plurality of data lines 6p extending in a direction intersecting with the extending direction of the scanning lines 3p, on the TFT array substrate 10p, A plurality of common power supply lines 23p arranged in parallel with the data line 6p and a pixel region 15p corresponding to an intersection between the data line 6p and the scanning line 3p are formed. For the data line 6p, a data side drive circuit 101p including a shift register, a level shifter, a video line, and an analog switch is configured. For the scanning line 3p, a scanning side driving circuit 104p including a shift register and a level shifter is configured.
[0068]
In each of the pixel regions 15p, a first TFT 31p (thin film semiconductor element) to which a scanning signal is supplied to a gate electrode via a scanning line 3p, and a data signal supplied from a data line 6p via the first TFT 31p. Capacitor 33p (thin film capacitor element) for holding an image signal to be supplied, a second TFT 32p (thin film semiconductor element) to which the image signal held by the holding capacitor 33p is supplied to the gate electrode, and a second TFT 32p. And a light emitting element 40p into which a drive current flows from the common power supply line 23p when electrically connected to the common power supply line 23p.
[0069]
In this embodiment, as shown in FIGS. 11A and 11B, in any pixel region 15p, a base protective film 11p is formed on the surface of a substrate 10p 'made of glass or the like, and the base protective film 11p is formed. A first TFT 31p and a second TFT 32p are formed using two semiconductor films formed in an island shape on the surface of the film 11p. A relay electrode 35p is electrically connected to one of the source / drain regions of the second TFT 32p, and a pixel electrode 41p is electrically connected to the relay electrode 35p. On the upper layer side of the pixel electrode 41p, a hole injection layer 42p, an organic semiconductor film 43p as an organic electroluminescent material layer, and a counter electrode 20p made of a metal film such as lithium-containing aluminum and calcium are laminated. Here, the counter electrode 20p is formed over a plurality of pixel regions 15p across the data line 6p and the like.
[0070]
A common power supply line 23p is electrically connected to the other of the source / drain regions of the second TFT 32p via a contact hole. On the other hand, in the first TFT 31p, the potential holding electrode 35p electrically connected to one of the source / drain regions is electrically connected to the extension 720p of the second gate electrode 72p. The semiconductor film 400p faces the extended portion 720p on the lower layer side via the second gate insulating film 50p, and the semiconductor film 400p is made conductive by impurities introduced therein. The extension portion 720p and the second gate insulating film 50p constitute a storage capacitor 33p. Here, the common power supply line 23p is electrically connected to the semiconductor film 400p via a contact hole of the interlayer insulating film 51p.
[0071]
Therefore, since the storage capacitor 33p holds the image signal supplied from the data line 6p via the first TFT 31p, even if the first TFT 31p is turned off, the gate electrode 31p of the second TFT 32p is not charged. Is held at a potential corresponding to. Therefore, since the driving current continues to flow from the common power supply line 23p to the light emitting element 40p, the light emitting element 40p continues to emit light and displays an image.
[0072]
In the manufacturing process of such a TFT array substrate 10p, TFTs and capacitors may be manufactured by employing the method described in the above embodiment.
[0073]
[Application to electronic equipment]
Next, an example of an electronic apparatus including the electro-optical devices 100 and 100p to which the invention is applied will be described with reference to FIGS. 12, 13A and 13B.
[0074]
FIG. 12 is a block diagram illustrating a configuration of an electronic apparatus including the electro-optical device 100 configured similarly to the above-described electro-optical device. FIGS. 13A and 13B are an explanatory view of a mobile personal computer as an example of an electronic apparatus using the electro-optical device according to the invention and an explanatory view of a mobile phone, respectively.
[0075]
12, the electronic device includes a display information output source 1000, a display information processing circuit 1002, a drive circuit 1004, electro-optical devices 100 and 100p, a clock generation circuit 1008, and a power supply circuit 1010. The display information output source 1000 includes a ROM (Read Only Memory), a RAM (Random Access Memory), a memory such as an optical disk, a tuning circuit that tunes and outputs an image signal of a television signal, and the like, and a clock generation circuit 1008. , And processes the image signal in a predetermined format on the basis of the clock signal from the display control circuit 1002. The display information output circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and is input based on a clock signal. Digital signals are sequentially generated from the display information and output to the drive circuit 1004 together with the clock signal CLK. The drive circuit 1004 drives the electro-optical devices 100 and 100p. The power supply circuit 1010 supplies a predetermined power to each of the above-described circuits. Note that the drive circuit 1004 may be formed over a TFT array substrate that forms the electro-optical devices 100 and 100p. In addition, the display information processing circuit 1002 may be formed over the TFT array substrate.
[0076]
Examples of the electronic apparatus having such a configuration include a projection-type liquid crystal display device (liquid crystal projector), a multimedia-compatible personal computer (PC), and an engineering workstation (EWS), a pager, or a mobile phone, a word processor, a television, a view, and the like. Examples include a finder type or monitor direct-view type video tape recorder, an electronic organizer, an electronic desk calculator, a car navigation device, a POS terminal, a touch panel, and the like.
[0077]
That is, as shown in FIG. 13A, the personal computer 180 includes a main body 182 having a keyboard 181 and a display unit 183. The display unit 183 includes the above-described electro-optical devices 100 and 100p.
[0078]
13B, the mobile phone 190 includes a plurality of operation buttons 191 and a display unit including the above-described electro-optical devices 100 and 100p.
[0079]
【The invention's effect】
As described above, in the present invention, an amorphous silicon film and a silicon oxide film are formed on the surface of a polycrystalline silicon film constituting an active layer of a TFT, and then an oxidation treatment such as a high-pressure wet oxidation is performed. A silicon oxide film obtained by oxidizing the amorphous silicon film is used as a gate insulating film and the like together with the oxidized silicon oxide film. Therefore, as compared with the case where only the silicon oxide film formed by the plasma CVD method is used as the gate insulating film, the rising characteristics and the threshold voltage of the TFT are improved because the gate insulating film is dense. Further, the reliability of the TFT is improved. Furthermore, unlike the method of performing high-pressure wet oxidation on a polycrystalline silicon film obtained by crystallizing an amorphous silicon film by laser annealing, it is not necessary to form a thick polycrystalline silicon film. When the crystalline silicon film is a polycrystalline silicon film, it is not necessary to increase the laser energy density, so that the load on the apparatus is light and the crystallinity is not reduced.
[Brief description of the drawings]
FIG. 1 is a plan view of an electro-optical device to which the present invention is applied, together with components formed thereon, viewed from a counter substrate side.
FIG. 2 is a sectional view taken along the line HH ′ of FIG. 1;
FIG. 3 is an equivalent circuit diagram of various elements and wirings formed in a plurality of pixels arranged in a matrix in an image display area of the electro-optical device.
FIG. 4 is a plan view showing a configuration of each pixel formed on a TFT array substrate in the electro-optical device.
FIG. 5 is a cross-sectional view when a part of an image display area of the electro-optical device shown in FIGS. 1 and 2 is cut at a position corresponding to line AA 'in FIG.
FIG. 6 is a plan view of a circuit formed in a peripheral area of an image display area of the electro-optical device shown in FIGS. 1 and 2.
FIG. 7 is a cross-sectional view of the driving circuit TFT shown in FIG.
FIGS. 8A to 8E are cross-sectional views showing characteristic steps in a method of manufacturing a TFT array substrate to which the present invention is applied.
FIG. 9 is a graph showing the relationship between the processing time of high-pressure wet oxidation, the reduction amount of the silicon film, and the thickness of the silicon oxide film.
FIG. 10 is a block diagram of an active matrix type electro-optical device using a charge injection type organic thin film electroluminescent element.
FIGS. 11A and 11B are an enlarged plan view and a cross-sectional view showing a pixel region formed in the electro-optical device shown in FIG. 10;
FIG. 12 is a block diagram illustrating a circuit configuration of an electronic apparatus using the electro-optical device according to the invention as a display device.
FIGS. 13A and 13B are an explanatory view showing a mobile personal computer as an embodiment of an electronic apparatus using the electro-optical device according to the present invention, and an explanatory view showing a mobile phone, respectively. .
[Explanation of symbols]
1a Semiconductor film (polycrystalline silicon film)
2 Gate insulating film
2a Amorphous silicon film
2b, 2c silicon oxide film
3a Scan line
3b capacity line
4, 7 interlayer insulating film
6a Data line
6b Drain electrode
9a Pixel electrode
10, 10p TFT array substrate (thin film semiconductor device)
30, 31p, 32p, 80, 90 TFT (thin film semiconductor element)
100, 100p electro-optical device

Claims

After forming an amorphous silicon film and a silicon oxide film in this order on the surface side of the polycrystalline silicon film formed by crystallizing the amorphous silicon film formed on the surface of the substrate,
Perform oxidation treatment consisting of dry thermal oxidation or high-pressure wet oxidation,
A thin film semiconductor, wherein a semiconductor element is formed using a silicon oxide film obtained by oxidizing the amorphous silicon film by the oxidation process and the silicon oxide film subjected to the oxidation process as an insulating film. Device manufacturing method.

2. The polycrystalline silicon film according to claim 1, wherein, when forming the amorphous silicon film and the silicon oxide film on the surface side of the polycrystalline silicon film, the polycrystalline silicon film is already patterned in an island shape. Of manufacturing a thin film semiconductor device.

3. The method according to claim 2, wherein in the oxidizing process, all of the amorphous silicon film formed on the surface of the polycrystalline silicon film is a silicon oxide film.

4. The thin film according to claim 1, wherein the amorphous silicon film and the silicon oxide film are continuously formed on the surface of the polycrystalline silicon film by a plasma CVD method. A method for manufacturing a semiconductor device.

5. The polycrystalline silicon film according to claim 1, wherein the polycrystalline silicon film is a film obtained by crystallizing an amorphous silicon film formed at a substrate temperature of 600 ° C. or less,
A method of manufacturing a thin film semiconductor device, wherein the oxidation treatment for the amorphous silicon film and the silicon oxide film formed on the surface of the polycrystalline silicon film is high-pressure wet oxidation at a temperature of 600 ° C. or less.

6. The method according to claim 5, wherein the high-pressure wet oxidation is performed at a temperature of about 600 ° C. and a pressure of about 2 MPa.

7. The method according to claim 1, wherein the crystallization of the amorphous silicon film is performed by a laser annealing method.

8. The method according to claim 1, wherein a thin film transistor is formed using the insulating film as a gate insulating film.

A thin-film semiconductor device manufactured by the method defined in any one of claims 1 to 8.

The thin film semiconductor device defined in claim 9 is used as a TFT array substrate for holding an electro-optical material,
An electro-optical device comprising a TFT array substrate in which pixels each including a pixel switching thin film transistor and a pixel electrode are formed in a matrix.

11. The electro-optical device according to claim 10, wherein the electro-optical material is a liquid crystal held between the TFT array substrate and a counter substrate.

11. The electro-optical device according to claim 10, wherein the electro-optical material is an organic electroluminescent material forming a light emitting element on the TFT array substrate.

An electronic apparatus using the electro-optical device defined in any one of claims 10 to 12.