JP2004118976A

JP2004118976A - フラッシュメモリ書き込み制御方法

Info

Publication number: JP2004118976A
Application number: JP2002283976A
Authority: JP
Inventors: Yoshihide Nakamura; 中村　吉秀
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2002-09-27
Filing date: 2002-09-27
Publication date: 2004-04-15

Abstract

【課題】フラッシュメモリの有効利用等を図ることができるようにする。
【解決手段】フラッシュメモリ２２を、複数のプログラムデータ書き込みメモリブロック２２ａ〜２２ｅ及びＩＤ書き込みメモリエリア２３から構成し、マイコン１１から書き込み開始指示が出されると、マイコン２１が受け取った書き込みプログラムデータをプログラムデータ書き込みメモリブロック２２ａ〜２２ｅの何れか又は全てに書き込み、書き込みプログラムデータの書き込みが正常に終了した場合には、ＩＤ書き込みメモリエリア２３に、書き込みプログラムデータが書き込まれたプログラムデータ書き込みメモリブロック２２ａ〜２２ｅの何れかを示すアドレスと、書き込みプログラムデータの書き込みが正常に終了したことを示すデータとからなる初期値以外のＩＤを書き込むようにする。
【選択図】　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、フラッシュメモリへのデータの書き込みを制御するフラッシュメモリ書き込み制御方法に関する。
【０００２】
【従来の技術】
たとえば、プログラムデータを書き込むメモリとして、電気的に消去可能な不揮発性メモリであるフラッシュメモリが用いられている。フラッシュメモリには、均等ブロック消去型、一括消去型、バイト単位消去型等がある。このようなフラッシュメモリにあっては、プログラムデータの書き込み中に停電等が生じ、その書き込みが中断すると、書き込み中のプログラムデータが消失してしまい、プログラムデータが実行できなくなるばかりか、以降のプログラムデータの再書き込みができなくなってしまう。
【０００３】
そこで、たとえば特許文献１では、データの書き込み作業が中断しても、データの消失を防止することができるようにした均等ブロック消去型フラッシュメモリの書き込み方法を提案している。すなわち、特許文献１での均等ブロック消去型フラッシュメモリは、たとえば図４に示すように、データ書き込み用メモリブロック１ａとチェックデータ格納エリア２ａとらかなる書き込み用ブロック１Ａと、データ書き込み用メモリブロック１ｂとチェックデータ格納エリア２ｂとらかなる書き込み用ブロック１Ｂと、データ書き込み用メモリブロック１ｃとチェックデータ格納エリア２ｃとらかなる書き込み用ブロック１Ｃと、データ待避用メモリブロック１ｄとチェックデータ格納エリア２ｄとらかなる待避用ブロック１Ｄとで構成されている。
【０００４】
そして、たとえば書き込み用ブロック１Ａのデータの書き換えを行う場合には、図５に示すような手順が実行される。すなわち、（ステップ５０１）において、書き込みスタートＯＫとなると、まず待避用ブロック１Ｄの既存のデータを消去し、データ書き込み用メモリ１ａのデータをデータ待避用メモリブロック１ｄに、チェックデータ格納エリア２ａのデータをチェックデータ格納エリア２ｄにそれぞれ書き込む（ステップ５０２）。（ステップ５０３）において、データの書き込みが終了し書き込み終了ＯＫとなると、書き込み用ブロック１Ａのデータを全て消去し、そのデータ書き込み用メモリブロック１ａに新たなデータを書き込む（ステップ５０４）。（ステップ５０５）において、データの書き込みが終了し書き込み終了ＯＫとなると、チェックデータ格納エリア２ａに固有の番号であるチェックデータを書き込む（ステップ５０６）。このチェックデータは、データ書き込み用メモリブロック１ａに書き込まれたデータが有効であることを示すフラグとしての役割をもっている。（ステップ５０７）において、チェックデータの書き込みが終了し書き込み終了ＯＫとなると、チェックデータ格納エリア２ａのチェックデータが照合される（ステップ５０８）。ここで、チェックデータ照合ＯＫであれば（ステップ５０９）、データ書き込み用メモリブロック１ａに書き込まれたデータが読み出され、その読み出されたデータに従っての実行が行われる（ステップ５１０）。
【０００５】
一方、（ステップ５０１）においての書き込みスタートＯＫから、（ステップ５０２）でのデータ書き込み中において、停電等が生じると、データの書き込みが停止となる（ステップ５１１）。このとき、（ステップ５０８）にてチェックデータ格納エリア２ａのチェックデータが照合されるが、この時点では、データ書き込み用メモリブロック１ａに書き込まれたデータが有効であることを示すフラグとしての役割をもつチェックデータがチェックデータ格納エリア２ａに書き込まれていない。そのため、チェックデータ照合ＮＧとなり（ステップ５１２）、データ待避用メモリブロック１ｄに書き込まれたデータが読み出され、その読み出されたデータに従っての実行が行われる（ステップ５１３）。次いで、再度、（ステップ５１４）において、書き込みスタートＯＫとなると、上述した（ステップ５０２）〜（ステップ５１０）の手順に従う。なお、以上のようなデータ書き込みの手順は、その手順を示すデータ書き込み用のプログラムに従って実行される。
【０００６】
【特許文献１】
特開平１０−１２４４０３号公報（段落００１２〜００１４、００１８〜００２２、図２）
【０００７】
【発明が解決しようとする課題】
ところが、上述した特許文献１では、たとえば書き込み用ブロック１Ａへのデータ書き込み中に、書き込み作業が中断しても、少なくともデータ待避用メモリブロック１ｄとチェックデータ格納エリア２ｄとらかなる待避用ブロック１Ｄに書き込み用ブロック１Ａに書き込まれていたデータが存在するので、データの消失が防止されるが、待避用ブロック１Ｄを必要とするばかりか、各データ書き込み用メモリブロック１ａ〜１ｃ毎にチェックデータ格納エリア２ａ〜２ｃを必要とするため、フラッシュメモリのデータ書き込みのための領域が少なくなり、フラッシュメモリの有効利用ができないという問題がある。
【０００８】
また、書き込み用ブロック１Ａ〜１Ｃに書き込むべきプログラムデータが膨大である場合には、さらに記憶容量の大きなフラッシュメモリを選定しなければならず、コストアップを招いてしまうという問題がある。
【０００９】
また、たとえば書き込み用ブロック１Ａへのデータ書き込みを行うために、少なくとも書き込み用ブロック１Ａへのデータ書き込みを行う手順に加え、一旦、待避用ブロック１Ｄの既存のデータを消去し、データ書き込み用メモリブロック１ａのデータをデータ待避用メモリブロック１ｄに、チェックデータ格納エリア２ａのデータをチェックデータ格納エリア２ｄにそれぞれ書き込みむ手順が別途必要となるため、その手順を示すデータ書き込み用のプログラムが複雑になってしまうという問題がある。
【００１０】
本発明は、このような状況に鑑みてなされたものであり、フラッシュメモリの有効利用ができ、しかも記憶容量を必要最小限とするフラッシュメモリを選定することができ、さらにはデータ書き込み手順を示すデータ書き込み用のプログラムの簡素化を図ることができるフラッシュメモリ書き込み制御方法を提供することができるようにするものである。
【００１１】
【課題を解決するための手段】
本発明のフラッシュメモリ書き込み制御方法は、所定のアドレスで分けられるとともに、書き込み情報が書き込まれる複数のメモリブロックと、任意のアドレスに設けられ書き込みの正常終了を示す正常終了情報が書き込まれるメモリエリアとからなるフラッシュメモリへのデータの書き込みを制御するフラッシュメモリ書き込み制御方法であって、書き込み制御手段が書き込み対象制御手段にメモリブロックの何れか又は全てに対する書き込み開始指示を出す工程と、書き込み対象制御手段が書き込み開始指示を受け取った後、メモリブロックの何れか又は全てに書き込み情報を書き込み、書き込み情報の書き込みが正常に終了した場合には、メモリエリアに正常終了情報を書き込む工程とを有することを特徴とする。
また、書き込み対象制御手段が書き込み開始指示を受け取ると、書き込み制御手段に書き込み開始指示に対する応答を出す工程と、書き込み制御手段が応答を受け取ると、書き込み対象制御手段に書き込み情報を送出する工程と、書き込み対象制御手段が受け取った書き込み情報をメモリブロックに書き込む工程と、書き込み情報の書き込みが終了すると、書き込み制御手段が書き込み対象制御手段に書き込みの終了を指示する工程と、書き込み対象制御手段が書き込みの終了の指示を受け取った後、メモリエリアに正常終了情報を書き込む工程と、書き込み対象制御手段が書き込んだ正常終了情報から書き込みの正常終了を確認した後、メモリブロックから書き込み情報を読み出す工程とを有するようにすることができる。
また、書き込み情報の書き込みが途中で停止した場合、書き込み対象制御手段がメモリエリアに正常終了情報が書き込まれているか否かを確認する工程と、正常終了情報が書き込まれていないと確認した場合、書き込み対象制御手段が書き込み制御手段からの次の書き込み開始指示が出されるまで待機する工程とを有するようにすることができる。
本発明のフラッシュメモリ書き込み制御システムは、所定のアドレスで分けられるとともに、書き込み情報が書き込まれる複数のメモリブロックと、任意のアドレスに設けられ書き込みの正常終了を示す正常終了情報が書き込まれるメモリエリアとからなるフラッシュメモリへのデータの書き込みを制御するフラッシュメモリ書き込み制御システムであって、フラッシュメモリに対しての書き込み開始指示、書き込み情報の送出、書き込み終了の指示を行う書き込み制御手段を有する書き込み装置と、書き込み装置に対しラインを介して接続され、フラッシュメモリに対してのデータの書き込み及び読み出しを行う書き込み対象制御手段を有する書き込み対象装置とを備え、書き込み制御手段から書き込み対象制御手段にメモリブロックの何れか又は全てに対する書き込み開始指示が出されると、書き込み対象制御手段がメモリブロックの何れか又は全てに書き込み情報を書き込み、書き込み情報の書き込みが正常に終了した場合には、メモリエリアに正常終了情報を書き込むことを特徴とする。
本発明のフラッシュメモリ書き込み制御システムは、所定のアドレスで分けられるとともに、書き込み情報が書き込まれる複数のメモリブロックと、任意のアドレスに設けられ書き込みの正常終了を示す正常終了情報が書き込まれるメモリエリアとからなるフラッシュメモリと、フラッシュメモリに対しての書き込み開始指示、書き込み情報の送出、書き込み終了の指示を行う書き込み制御手段を有する書き込み装置と、書き込み装置に対しラインを介して接続され、フラッシュメモリに対してのデータの書き込み及び読み出しを行う書き込み対象制御手段を有する書き込み対象装置とを備え、書き込み制御手段から書き込み対象制御手段にメモリブロックの何れか又は全てに対する書き込み開始指示が出されると、書き込み対象制御手段がメモリブロックの何れか又は全てに書き込み情報を書き込み、書き込み情報の書き込みが正常に終了した場合には、メモリエリアに正常終了情報を書き込むことを特徴とする。
また、書き込み開始指示を受け取った書き込み対象制御手段が書き込み制御手段に書き込み開始指示に対する応答を出すと、書き込み制御手段が書き込み対象制御手段に書き込み情報を送出し、書き込み対象制御手段が受け取った書き込み情報の書き込みを終了し、書き込み制御手段からの書き込みの終了の指示を受け取ると、メモリエリアに正常終了情報を書き込み、この書き込んだ正常終了情報から書き込みの正常終了を確認した後、メモリブロックから書き込み情報を読み出すようにすることができる。
また、書き込み情報の書き込みが途中で停止した場合、書き込み対象制御手段がメモリエリアに正常終了情報が書き込まれているか否かを確認し、正常終了情報が書き込まれていないと確認すると、書き込み対象制御手段が書き込み制御手段からの次の書き込み開始指示が出されるまで待機するようにすることができる。
本発明のフラッシュメモリは、所定のアドレスで分けられるとともに、書き込み情報が書き込まれる複数のメモリブロックと、任意のアドレスに設けられ書き込みの正常終了を示す正常終了情報が書き込まれるメモリエリアとからなることを特徴とする。
本発明のフラッシュメモリカードは、所定のアドレスで分けられるとともに、書き込み情報が書き込まれる複数のメモリブロックと、任意のアドレスに設けられ書き込みの正常終了を示す正常終了情報が書き込まれるメモリエリアとからなるフラッシュメモリを搭載していることを特徴とする。
本発明に係るフラッシュメモリ書き込み制御方法においては、書き込み制御手段から書き込み対象制御手段にメモリブロックの何れか又は全てに対する書き込み開始指示が出されると、書き込み対象制御手段がメモリブロックの何れか又は全てに書き込み情報を書き込み、書き込み情報の書き込みが正常に終了した場合には、メモリエリアに正常終了情報を書き込む。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図１は、本発明のフラッシュメモリ書き込み制御システムの一実施の形態を示すブロック図、図２は、図１のフラッシュメモリの構成を示すブロック図、図３は、図１のフラッシュメモリ書き込み制御システムによるフラッシュメモリ書き込み制御方法を説明するための手順を示す図である。
【００１３】
図１に示すフラッシュメモリ書き込み制御システムは、書き込み装置１０及び書き込み対象装置としてのＥＣＵ（エレクトリカルコントロールユニット）２０を備え、これらはデータのやり取りを行うバスライン３０を介して接続されている。
書き込み装置１０は、ＣＰＵを内蔵したマイコン１１、フラッシュメモリ１２、Ｉ／Ｏ１３を備えている。書き込み制御手段としてのマイコン１１は、所定の制御プログラムに従い、フラッシュメモリ１２内のデータを読み出すとともに、書き込み開始信号用データ、書き込み情報としての書き込みプログラムデータ、書き込み終了信号用データの送出等を行う。フラッシュメモリ１２は、書き込み開始信号用データ、書き込みプログラムデータ、書き込み終了信号用データ等を格納している。Ｉ／Ｏ１３は、マイコン１１によって読み出されたデータの送信やＥＣＵ２０側からのデータの受信を行う。なお、符号１４は、バスライン３０に対するデータの送受を行う入出力回路である。
【００１４】
ＥＣＵ２０は、ＣＰＵを内蔵したマイコン２１、フラッシュメモリ２２、Ｉ／Ｏ２３を備えている。書き込み対象制御手段としてのマイコン２１は、書き込み等の手順を示すデータ書き込み用のプログラムに従い、フラッシュメモリ２２内への書き込みプログラムデータの書き込みや、書き込みが正常に行われたことを示す正常終了情報としてのＩＤの書き込み等を行うが、その詳細は後述する。フラッシュメモリ２２は、たとえば図２に示すような均等ブロック消去型とされ、所定のアドレスで均等に分けられた複数のプログラムデータ書き込みメモリブロック２２ａ〜２２ｅ及び最下位アドレスに設けられたＩＤ書き込みメモリエリア２３ｆから構成されている。なお、ＩＤ書き込みメモリエリア２３ｆは、最下位アドレスに限るものではなく、任意のアドレスに設けられればよい。また、フラッシュメモリ２２は、均等ブロック消去型に限らず、一括消去型、バイト単位消去型等であってもよい。
【００１５】
プログラムデータ書き込みメモリブロック２２ａ〜２２ｅには、書き込み装置１０側からの書き込みプログラムデータが書き込まれる。ＩＤ書き込みメモリエリア２３ｆには、ＩＤが書き込まれる。ここで、ＩＤは、書き込みプログラムデータの書き込みが正常に終了したか否かを示すデータであり、何れかのプログラムデータ書き込みメモリブロック２２ａ〜２２ｅへの書き込みプログラムデータの書き込みが行われる前には初期値のデータが書き込まれている。そして、何れかのプログラムデータ書き込みメモリブロック２２ａ〜２２ｅへの書き込みプログラムデータの書き込みが終了すると、ＩＤ書き込みメモリエリア２３ｆには初期値のＩＤに代えて初期値以外のＩＤが書き込まれる。ここで、初期値以外のＩＤは、書き込みプログラムデータが書き込まれたプログラムデータ書き込みメモリブロック２２ａ〜２２ｅの何れかを示すアドレスと、書き込みプログラムデータの書き込みが正常に終了したことを示すデータである。Ｉ／Ｏ２３は、マイコン２１によって読み出されたデータの送信や書き込み装置１０側からのデータの受信を行う。なお、符号２４は、バスライン３０に対するデータの送受を行う入出力回路である。
【００１６】
次に、このような構成のフラッシュメモリ書き込み制御システムによるフラッシュメモリ書き込み制御方法について説明する。なお、以下の説明におけるマイコン２１による書き込み手順を示すデータ書き込み用のプログラムは、ＥＣＵ２０側に予め格納されていてもよいし、書き込み装置１０側からＥＣＵ２０側に送信するようにしてもよいが、ここではＥＣＵ２０側に予め格納されているものとする。また、プログラムデータ書き込みメモリブロック２２ａ〜２２ｅへの書き込みは、書き込み装置１０側からの書き込み開始指示の内容によって何れかのブロック又は全てブロックのどちらでも可能であるが、以下の説明では全てのブロックに対しての書き込みが行われるものとする。
【００１７】
まず、たとえばプログラムデータ書き込みメモリブロック２２ａからプログラムデータ書き込みメモリブロック２２ｅに向けて順次、書き込みプログラムデータが書き込まれる場合には、図３に示すような手順が実行される。すなわち、（ステップ３０１）において、書き込み開始信号受信ＯＫとなると、プログラムデータ書き込みメモリブロック２２ａへのプログラムデータの書き込み状態となる（ステップ３０２）。つまり、図１の書き込み装置１０のマイコン１１によってフラッシュメモリ１２から読み出された書き込み開始信号用データがバスライン３０を介してＥＣＵ２０側に送信されると、ＥＣＵ２０側のマイコン２１が書き込み開始信号を受信することで書き込み開始を認識する。このとき、ＥＣＵ２０側のマイコン２１が予め格納されているデータ書き込み用のプログラムを起動し、その起動が完了すると、書き込み装置１０側へ起動完了を通知する。すると、書き込み装置１０のマイコン１１により、フラッシュメモリ１２から読み出された書き込みプログラムデータがバスライン３０を介してＥＣＵ２０側に送信される。ＥＣＵ２０側のマイコン２１がプログラムデータ書き込みメモリブロック２２ａからプログラムデータ書き込みメモリブロック２２ｅに向けて順次、書き込みプログラムデータの書き込みを実行する。ここで、書き込み装置１０側のフラッシュメモリ１２から読み出された書き込みプログラムデータをＥＣＵ２０側に送信するとき、たとえばプログラムデータ書き込みメモリブロック２２ａ〜２２ｅ毎に順次、送るようにしてもよいし、プログラムデータ書き込みメモリブロック２２ａ〜２２ｅに書き込むべき全ての書き込みプログラムデータを一度に送るようにしてもよい。何れにしても、書き込みプログラムデータの書き込みが正常に完了すると、ＥＣＵ２０側のマイコン２１から書き込み装置１０側へ書き込みの正常完了が通知される。また、書き込みの正常完了の通知に際しては、たとえばＥＣＵ２０側のマイコン２１が書き込んだ書き込みプログラムデータを書き込み装置１０側へ返し、書き込み装置１０側でその書き込みプログラムデータをフラッシュメモリ１２内の書き込みプログラムデータと比較して、一致したとき書き込みの正常完了を把握するステップをとるようにしてもよい。
【００１８】
プログラムデータ書き込みメモリブロック２２ａからプログラムデータ書き込みメモリブロック２２ｅへの書き込みプログラムデータの書き込みが終了すると、書き込み終了信号受信ＯＫとなる（ステップ３０３）。つまり、書き込みプログラムデータの書き込みが終了した後、ＥＣＵ２０側のマイコン２１からの書き込みの正常完了の通知を受けて書き込み装置１０側が書き込みの正常完了を把握すると、書き込み装置１０のマイコン１１により、フラッシュメモリ１２から読み出された書き込み終了信号用データがバスライン３０を介してＥＣＵ２０側に送信される。ＥＣＵ２０側のマイコン２１が書き込み終了信号を受信することで書き込み終了を認識する。このとき、マイコン２１がフラッシュメモリ２２のＩＤ書き込みメモリエリア２３ｆに書き込まれている初期値のＩＤに代えて、初期値以外のＩＤを書き込む（ステップ３０４）。つまり、初期値以外のＩＤは、上述したように、書き込みプログラムデータが書き込まれたプログラムデータ書き込みメモリブロック２２ａ〜２２ｅの何れかを示すアドレスと、書き込みプログラムデータの書き込みが正常に終了したことを示すデータである。
【００１９】
次いで、ＩＤ書き込み終了ＯＫとなると（ステップ３０５）、ＥＣＵ２０側のマイコン２１から書き込み装置１０側へＩＤ書き込みの終了が通知される。これにより、書き込み装置１０側では書き込みプログラムデータの書き込みに関わる全ての手順の完了を把握することができる。その後、ＥＣＵ２０側のマイコン２１は、ＩＤ書き込みメモリエリア２３ｆのＩＤ照合状態に移行する（ステップ３０６）。ここで、ＩＤ照合ＯＫであれば（ステップ３０７）、プログラムデータ書き込みメモリブロック２２ａ〜２２ｅに書き込まれた書き込みプログラムデータが読み出され、その読み出された書き込みプログラムデータに従っての実行が行われる（ステップ３０８）。なお、ここでの照合は、ＩＤ書き込みメモリエリア２３ｆに書き込みプログラムデータの書き込みが正常に終了したことを示すデータであるＩＤが書き込まれているか否かを確認することである。
【００２０】
一方、（ステップ３０１）においての書き込み開始信号受信ＯＫから、（ステップ３０２）での書き込みプログラムデータの書き込み中において、停電等が生じると、書き込みプログラムデータの書き込みが途中で停止となる（ステップ３０９）。つまり、停電等によってＥＣＵ２０側のマイコン２１から書き込み装置１０側への上述した書き込みの正常完了が所定時間、通知されない場合、書き込み装置１０側ではＥＣＵ２０側での書き込みＮＧを把握することができる。次いで、停電等の障害が復旧し、ＥＣＵ２０側での書き込みが可能な状態となると、書き込み装置１０側からＥＣＵ２０側へたとえばリセット信号が送られる。すると、ＥＣＵ２０側のマイコン２１は、（ステップ３０６）のＩＤ照合状態に移行する。この時点では、ＩＤ書き込みメモリエリア２３ｆにプログラムデータの書き込みが正常に終了したことを示すデータであるＩＤが書き込まれていないため、ＩＤ照合ＮＧとなり（ステップ３１０）、（ステップ３１１）の再書き込み待機状態に移行する。ここでは、上述したように、ＥＣＵ２０側のマイコン２１が予め格納されているデータ書き込み用のプログラムを再度起動し、その起動が完了すると、書き込み装置１０側へ起動完了を通知する。すると、書き込み装置１０のマイコン１１により、フラッシュメモリ１２から読み出された書き込み開始信号用データがバスライン３０を介してＥＣＵ２０側に再度送信されることで、書き込み開始信号受信ＯＫとなる（ステップ３１２）。
【００２１】
その後、上述したように、書き込み装置１０のマイコン１１によってフラッシュメモリ１２から読み出された書き込みプログラムデータがバスライン３０を介してＥＣＵ２０側に再送信されると、ＥＣＵ２０側のマイコン２１がプログラムデータ書き込みメモリブロック２２ａからプログラムデータ書き込みメモリブロック２２ｅに向けて再度、書き込みプログラムデータの書き込みを実行する（ステップ３０２）。以降、書き込みプログラムデータの書き込みが正常に終了した場合には、上述した（ステップ３０３）→（ステップ３０４）→（ステップ３０５）→（ステップ３０６）→（ステップ３０７）→（ステップ３０８）の手順が実行され、書き込みプログラムデータの書き込みが正常に終了しなかった場合には、上述した（ステップ３０９）→（ステップ３０６）→（ステップ３１０）→（ステップ３１１）の手順が実行される。
【００２２】
このように、本実施の形態では、フラッシュメモリ２２を、所定のアドレスで均等に分けられた複数のプログラムデータ書き込みメモリブロック２２ａ〜２２ｅ及び最下位アドレスに設けられたＩＤ書き込みメモリエリア２３ｆから構成し、書き込み装置１０側のマイコン１１からＥＣＵ２０側のマイコン２１にプログラムデータ書き込みメモリブロック２２ａ〜２２ｅの何れか又は全てに対する書き込み開始指示が出されると、マイコン２１が書き込み装置１０側から受け取った書き込みプログラムデータをプログラムデータ書き込みメモリブロック２２ａ〜２２ｅの何れか又は全てに書き込み、書き込みプログラムデータの書き込みが正常に終了した場合には、ＩＤ書き込みメモリエリア２３ｆに、書き込みプログラムデータが書き込まれたプログラムデータ書き込みメモリブロック２２ａ〜２２ｅの何れかを示すアドレスと、書き込みプログラムデータの書き込みが正常に終了したことを示すデータとからなる初期値以外のＩＤを書き込むようにした。この場合、ＩＤ書き込みメモリエリア２３ｆは、フラッシュメモリ２２の任意のアドレスにあればよく、たとえば最下位アドレスに設けることで、プログラムデータ書き込みメモリブロック２２ａ〜２２ｅの領域を狭めることがないので、フラッシュメモリ２２の有効利用を図ることができる。
【００２３】
また、フラッシュメモリ２２の有効利用が図れるため、書き込みプログラムデータが膨大であっても、さらに記憶容量の大きなフラッシュメモリ２２を選定する必要がなく、コストアップを避けることができる。
【００２４】
また、書き込み装置１０側のマイコン１１からＥＣＵ２０側のマイコン２１にプログラムデータ書き込みメモリブロック２２ａ〜２２ｅの何れか又は全てに対する書き込み開始指示が出されると、マイコン２１がプログラムデータ書き込みメモリブロック２２ａ〜２２ｅの何れか又は全てに書き込みプログラムデータを書き込み、書き込みプログラムデータの書き込みが正常に終了した場合には、ＩＤ書き込みメモリエリア２３ｆに初期値以外のＩＤを書き込む手順を備えればよいので、その手順を示すデータ書き込み用のプログラムの簡素化を図ることができる。よって、マイコン２１が簡素化されたデータ書き込み用のプログラムを実行することができ、マイコン２１の負荷をさらに軽減することができる。
【００２５】
なお、本実施の形態では、プログラムデータ書き込みメモリブロック２２ａからプログラムデータ書き込みメモリブロック２２ｅに向けて順次、プログラムデータが書き込まれる場合について説明したが、この例に限らず、書き込み装置１０側のマイコン１１からの書き込み開始指示の内容により、プログラムデータ書き込みメモリブロック２２ａ〜２２ｅの何れかにのみ書き込みプログラムデータの書き込みを行うことも可能である。また、書き込まれるデータは、プログラムデータに限らず、演算結果データ、テキストデータ、イメージデータ等の他のデータであってもよい。
【００２６】
また、本実施の形態では、書き込み対象装置をＥＣＵ２０とした場合について説明したが、この例に限らず、携帯電話、ビデオカメラ、デジタルカメラ、ゲーム機器、パソコン等の電子機器内部に搭載されている制御ユニットであってもよい。また、フラッシュメモリ２２は、ＥＣＵ２０内部に搭載されるものに限らず、フラッシュメモリカードに搭載するようにしてもよい。
【００２７】
【発明の効果】
以上の如く本発明に係るフラッシュメモリ書き込み制御方法によれば、書き込み制御手段から書き込み対象制御手段にメモリブロックの何れか又は全てに対する書き込み開始指示が出されると、書き込み対象制御手段がメモリブロックの何れか又は全てに書き込み情報を書き込み、書き込み情報の書き込みが正常に終了した場合には、メモリエリアに正常終了情報を書き込むようにしたので、フラッシュメモリの有効利用ができ、しかも記憶容量を必要最小限とするフラッシュメモリを選定することができ、さらにはデータ書き込み手順を示すデータ書き込み用のプログラムの簡素化を図ることができる。
【図面の簡単な説明】
【図１】本発明のフラッシュメモリ書き込み制御システムの一実施の形態を示すブロック図である。
【図２】図１のフラッシュメモリの構成を示すブロック図である。
【図３】図１のフラッシュメモリ書き込み制御システムによるフラッシュメモリ書き込み制御方法を説明するための手順を示す図である。
【図４】従来のフラッシュメモリの一例を示すブロック図である。
【図５】図４のフラッシュメモリの書き込み制御方法を説明するための図である。
【符号の説明】
１０　書き込み装置
１１，２１　マイコン
１２，２２　フラッシュメモリ
２０　ＥＣＵ
２２ａ〜２２ｅ　プログラムデータ書き込みメモリブロック
２３ｆ　ＩＤ書き込みメモリエリア
３０　バスライン

Claims

所定のアドレスで分けられるとともに、書き込み情報が書き込まれる複数のメモリブロックと、任意のアドレスに設けられ書き込みの正常終了を示す正常終了情報が書き込まれるメモリエリアとからなるフラッシュメモリへのデータの書き込みを制御するフラッシュメモリ書き込み制御方法であって、
書き込み制御手段が書き込み対象制御手段に前記メモリブロックの何れか又は全てに対する書き込み開始指示を出す工程と、
前記書き込み対象制御手段が前記書き込み開始指示を受け取った後、前記メモリブロックの何れか又は全てに前記書き込み情報を書き込み、前記書き込み情報の書き込みが正常に終了した場合には、前記メモリエリアに前記正常終了情報を書き込む工程とを有する
ことを特徴とするフラッシュメモリ書き込み制御方法。
前記書き込み対象制御手段が前記書き込み開始指示を受け取ると、前記書き込み制御手段に前記書き込み開始指示に対する応答を出す工程と、
前記書き込み制御手段が前記応答を受け取ると、前記書き込み対象制御手段に前記書き込み情報を送出する工程と、
前記書き込み対象制御手段が受け取った前記書き込み情報を前記メモリブロックに書き込む工程と、
前記書き込み情報の書き込みが終了すると、前記書き込み制御手段が前記書き込み対象制御手段に書き込みの終了を指示する工程と、
前記書き込み対象制御手段が前記書き込みの終了の指示を受け取った後、前記メモリエリアに前記正常終了情報を書き込む工程と、
前記書き込み対象制御手段が書き込んだ前記正常終了情報から書き込みの正常終了を確認した後、前記メモリブロックから前記書き込み情報を読み出す工程とを有する
ことを特徴とする請求項１に記載のフラッシュメモリ書き込み制御方法。
前記書き込み情報の書き込みが途中で停止した場合、前記書き込み対象制御手段が前記メモリエリアに前記正常終了情報が書き込まれているか否かを確認する工程と、
前記正常終了情報が書き込まれていないと確認した場合、前記書き込み対象制御手段が前記書き込み制御手段からの次の書き込み開始指示が出されるまで待機する工程とを有する
ことを特徴とする請求項１又は２に記載のフラッシュメモリ書き込み制御方法。
所定のアドレスで分けられるとともに、書き込み情報が書き込まれる複数のメモリブロックと、任意のアドレスに設けられ書き込みの正常終了を示す正常終了情報が書き込まれるメモリエリアとからなるフラッシュメモリへのデータの書き込みを制御するフラッシュメモリ書き込み制御システムであって、
前記フラッシュメモリに対しての書き込み開始指示、前記書き込み情報の送出、書き込み終了の指示を行う書き込み制御手段を有する書き込み装置と、
前記書き込み装置に対しラインを介して接続され、前記フラッシュメモリに対してのデータの書き込み及び読み出しを行う書き込み対象制御手段を有する書き込み対象装置とを備え、
前記書き込み制御手段から前記書き込み対象制御手段に前記メモリブロックの何れか又は全てに対する書き込み開始指示が出されると、前記書き込み対象制御手段が前記メモリブロックの何れか又は全てに前記書き込み情報を書き込み、前記書き込み情報の書き込みが正常に終了した場合には、前記メモリエリアに前記正常終了情報を書き込むことを特徴とするフラッシュメモリ書き込み制御システム。
所定のアドレスで分けられるとともに、書き込み情報が書き込まれる複数のメモリブロックと、任意のアドレスに設けられ書き込みの正常終了を示す正常終了情報が書き込まれるメモリエリアとからなるフラッシュメモリと、
前記フラッシュメモリに対しての書き込み開始指示、前記書き込み情報の送出、書き込み終了の指示を行う書き込み制御手段を有する書き込み装置と、
前記書き込み装置に対しラインを介して接続され、前記フラッシュメモリに対してのデータの書き込み及び読み出しを行う書き込み対象制御手段を有する書き込み対象装置とを備え、
前記書き込み制御手段から前記書き込み対象制御手段に前記メモリブロックの何れか又は全てに対する書き込み開始指示が出されると、前記書き込み対象制御手段が前記メモリブロックの何れか又は全てに前記書き込み情報を書き込み、前記書き込み情報の書き込みが正常に終了した場合には、前記メモリエリアに前記正常終了情報を書き込むことを特徴とするフラッシュメモリ書き込み制御システム。
前記書き込み開始指示を受け取った前記書き込み対象制御手段が前記書き込み制御手段に前記書き込み開始指示に対する応答を出すと、前記書き込み制御手段が前記書き込み対象制御手段に前記書き込み情報を送出し、前記書き込み対象制御手段が受け取った前記書き込み情報の書き込みを終了し、前記書き込み制御手段からの書き込みの終了の指示を受け取ると、前記メモリエリアに前記正常終了情報を書き込み、この書き込んだ前記正常終了情報から書き込みの正常終了を確認した後、前記メモリブロックから前記書き込み情報を読み出すことを特徴とする請求項４又は５に記載のフラッシュメモリ書き込み制御システム。
前記書き込み情報の書き込みが途中で停止した場合、前記書き込み対象制御手段が前記メモリエリアに前記正常終了情報が書き込まれているか否かを確認し、前記正常終了情報が書き込まれていないと確認すると、前記書き込み対象制御手段が前記書き込み制御手段からの次の書き込み開始指示が出されるまで待機することを特徴とする請求項４〜６の何れかに記載のフラッシュメモリ書き込み制御システム。
所定のアドレスで分けられるとともに、書き込み情報が書き込まれる複数のメモリブロックと、任意のアドレスに設けられ書き込みの正常終了を示す正常終了情報が書き込まれるメモリエリアとからなることを特徴とするフラッシュメモリ。
所定のアドレスで分けられるとともに、書き込み情報が書き込まれる複数のメモリブロックと、任意のアドレスに設けられ書き込みの正常終了を示す正常終了情報が書き込まれるメモリエリアとからなるフラッシュメモリを搭載していることを特徴とするフラッシュメモリカード。