JP2004118852A - Cad system for design of electronic circuit board, recording medium recorded with program used therefor, and manufacturing method for electronic circuit board - Google Patents

Cad system for design of electronic circuit board, recording medium recorded with program used therefor, and manufacturing method for electronic circuit board Download PDF

Info

Publication number
JP2004118852A
JP2004118852A JP2003347531A JP2003347531A JP2004118852A JP 2004118852 A JP2004118852 A JP 2004118852A JP 2003347531 A JP2003347531 A JP 2003347531A JP 2003347531 A JP2003347531 A JP 2003347531A JP 2004118852 A JP2004118852 A JP 2004118852A
Authority
JP
Japan
Prior art keywords
net
connection
wiring
electronic circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003347531A
Other languages
Japanese (ja)
Other versions
JP2004118852A5 (en
Inventor
Hideo Sato
佐藤 秀雄
Tomoshige Ono
尾野 友重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2003347531A priority Critical patent/JP2004118852A/en
Publication of JP2004118852A publication Critical patent/JP2004118852A/en
Publication of JP2004118852A5 publication Critical patent/JP2004118852A5/ja
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic circuit board designing CAD system having a function capable of grasping or checking accurately a continuity condition in a wiring part such as junction of a plated wire with a sideface metallized layer, by simple processing. <P>SOLUTION: In this electronic circuit board designing CAD system, a wiring pattern diagram is input for each object, objects are integrated by connection of the objects on the same layer or connection of the objects between the layers through a via, and are registered as one arrangement of wiring net pattern. The wiring net pattern is determined as to the presence of connection to a connection deciding objective area set containing an electrification connection area for expressing the metallized layer for electrification. Since the objects connected each other, i.e. the wiring net pattern, means a wiring net connected without disconnected, coming-off of the plated wire or the like is checked easily and surely only by determining, for example, a connection to the electrification connection area for expressing the metallized layer therewith. <P>COPYRIGHT: (C)2004,JPO

Description

 本発明は、電子回路基板設計用CADシステムとそれに使用するプログラムを記憶した記録媒体、及び電子回路基板の製造方法に関するものである。 The present invention relates to a CAD system for designing an electronic circuit board, a recording medium storing a program used therein, and a method for manufacturing an electronic circuit board.

 ICやマイクロプロセッサ等の半導体チップは、近年高集積化が急速に進んでいることから、チップの入出力部の端子数も大幅に増大しつつある。これを受けて、そのようなチップを接続するための電子回路基板も配線部の数が急増しており、高分子材料やセラミック等の絶縁層を介して多層の配線部を作り込んだ積層型のパッケージ基板が増えてきている。このような電子回路基板には、チップとの接続をとるためのパッド(あるいはランド)や、自身をマザーボード等の別の配線基板に接続するためのパッドなど、接続端子の役割を果たす導通部が表面に多数露出して形成されるのが常である。例えば図1に示す電子回路基板Bでは、樹脂あるいはセラミック製の絶縁層200中に配線部201が作り込まれており、その配線部201の末端部は、チップ側の端子と接続するためのボンディングパッド203を形成する一方、該配線部201の中間部は、ビア207を介して基板裏面側に形成されたピンパッド202(接続ピン206を接続するためのものである)に接続している。 (2) Since the degree of integration of semiconductor chips such as ICs and microprocessors has been rapidly increasing in recent years, the number of terminals of the input / output unit of the chip has been greatly increased. In response to this, the number of wiring parts on the electronic circuit board for connecting such chips has been rapidly increasing, and a multilayer type wiring part that has built up a multilayer wiring part via an insulating layer of polymer material or ceramic etc. Package substrates are increasing. In such an electronic circuit board, there are conductive portions serving as connection terminals, such as pads (or lands) for connecting to a chip and pads for connecting itself to another wiring board such as a motherboard. It is usually formed by exposing a large number on the surface. For example, in the electronic circuit board B shown in FIG. 1, a wiring portion 201 is formed in an insulating layer 200 made of resin or ceramic, and a terminal portion of the wiring portion 201 is bonded for connection with a chip-side terminal. While the pad 203 is formed, an intermediate portion of the wiring portion 201 is connected via a via 207 to a pin pad 202 (for connecting the connection pin 206) formed on the rear surface of the substrate.

 最近では、このような電子回路基板の設計を効率よく行うために、コンピュータ作図処理を用いた設計システム、いわゆるCAD(Computer Aided Designing)システムが使用されている。これは、表示装置上に作図画面を開き、配線部やパッドあるいは異なる配線層間の接続をとるためのビア等の図形を、マウス等の入力装置を用いて作図画面上に描くことにより基板設計図を得るものである。 Recently, in order to efficiently design such electronic circuit boards, a design system using a computer drawing process, a so-called CAD (Computer Aided Designing) system, has been used. This is done by opening a drawing screen on the display device and drawing a figure such as a wiring part or a pad or a via for connecting between different wiring layers on the drawing screen using an input device such as a mouse. Is what you get.

 ところで、上記のような基板においてパッドやランド等には、接続を確実にするためにメッキが施されるのが常である。このようなメッキを行うために、一般には、配線部201にメッキ線部204を形成し、基板側面に形成されたメッキ通電用のメタライズ層205にこれを接続し、該メタライズ層205から配線部201を経て通電を行う方式が採用されている。従って、各パッド等に接続する配線部については、メッキ線が確実にメタライズ層と接続するものとなるようにしておくことが設計上は重要である。例えば、ある配線部についてメッキ線が抜けていたりすると、その配線部が接続するパッド等にメッキ落ちやメッキムラといった不良が発生することにつながる。 By the way, pads and lands on the above-described substrate are usually plated to ensure connection. In order to perform such plating, generally, a plating wire portion 204 is formed in the wiring portion 201, and this is connected to a metallization layer 205 for plating conduction formed on the side surface of the substrate. A method of conducting electricity through 201 is adopted. Therefore, it is important from a design point of view that a wiring portion connected to each pad or the like is designed so that the plating line is connected to the metallized layer without fail. For example, if a plated wire is missing from a certain wiring portion, a defect such as plating omission or plating unevenness may occur in a pad or the like connected to the wiring portion.

 そして、1つの基板中に作り込まれる配線部の数が増大し、それらが複数層に渡って複雑に交錯した形になると、CADシステムを用いた設計図の作図中においても、1つ1つの配線部に対するメッキ線の形成状況を正確に把握することは非常に難しくなり、メッキ線抜けの見落としによる上記のような不良の発生を余儀なくされる。そこで、特開昭63−188267号公報には、作図画面を多数の区画に区分し、各区画内にて配線部やランドの図形の位置関係を調査して、一定距離以上にそれら図形が近接していれば接続状態であると判断することにより、配線部の導通状況を把握できるようにしたCAD上での検査方法が提案されている。 When the number of wiring portions formed in one substrate increases and the shapes are complicatedly interlaced over a plurality of layers, even when drawing a design drawing using a CAD system, one by one. It is very difficult to accurately grasp the state of formation of the plating line on the wiring portion, and the above-described failure due to oversight of the missing plating line is inevitable. Japanese Patent Application Laid-Open No. 63-188267 discloses that a drawing screen is divided into a large number of sections, and the positional relationship between wiring portions and lands in each section is investigated. Inspection methods on CAD have been proposed in which the connection state is determined if the connection state is established, so that the conduction state of the wiring section can be grasped.

 しかしながら、上記公報に開示された検査方法では、位置関係を把握すべき配線部やランドの図形の対が、1区画につき1つのみ生ずるという条件が満足されていなければ、基本的に図形間の距離のみで導通状況を把握することは不可能である。この区画の大きさは、描くべき配線部やランドの大きさによって定まり、細かい配線部が複雑に入り組んだ基板の設計においては、作図画面を相当多数の区画に分割しなければならない。その結果、それら区画の1つ1つについての図形の認識と、図形間距離の判定処理を行わなければならないから、処理に時間を要する欠点がある。また、一定サイズの区画区分により上記のような判定を可能とするには、描くべき配線部の幅やランドの大きさなど、図形の基準寸法がある程度一定していなければならないが、基準寸法が一定でない場合は、該寸法の変化に応じて区画のサイズも変更しなければならず、処理が複雑化してしまう欠点がある。 However, according to the inspection method disclosed in the above-mentioned publication, unless the condition that only one pair of wiring and land figures whose positional relationship should be grasped per section is satisfied is basically satisfied. It is impossible to grasp the conduction state only by the distance. The size of this section is determined by the size of the wiring section or land to be drawn, and in designing a board in which fine wiring sections are intricately complicated, the drawing screen must be divided into a large number of sections. As a result, since it is necessary to perform the recognition of the graphic for each of the sections and the determination processing of the inter-graphic distance, there is a disadvantage that the processing requires time. In addition, in order to enable the above-described determination with a section of a certain size, the reference dimensions of the figure, such as the width of a wiring portion to be drawn and the size of a land, must be constant to some extent. If the size is not constant, the size of the section must be changed according to the change in the size, and there is a disadvantage that the processing becomes complicated.

 本発明の課題は、メッキ線と側面メタライズ層との接合など、配線部の導通状況の把握あるいはチェックを簡単な処理により正確に行うことができる機能を有した電子回路基板設計用CADシステムと、それに使用するプログラムを記憶した記録媒体とを提供することにある。 An object of the present invention is to provide a CAD system for designing an electronic circuit board having a function of accurately grasping or checking a conduction state of a wiring portion by a simple process, such as joining of a plating wire and a side metallization layer, Another object of the present invention is to provide a recording medium storing a program to be used therein.

課題を解決するための手段及び発明の効果Means for Solving the Problems and Effects of the Invention

 本発明は、複数の配線層が絶縁層を介して積層されるとともに、その配線層に作り込まれた配線部が導通する被メッキ部位が基板表面に露出して形成される一方、該配線部が接続する通電用メタライズ層が側面に形成された電子回路基板を設計するためのCADシステムに関するものであって、
 配線部や被メッキ部位の図形である配線パターン図形の作図画面を表示する作図画面表示手段と、
 基板中に形成すべき配線層に対応する複数の作図レイヤを、作図画面に対して設定する作図レイヤ設定手段と、
 配線パターン図形の作図単位であるオブジェクトを作図レイヤに入力するオブジェクト入力手段と、
 異配線層間の配線部同士を接続するビアの図形を、それら配線層に対応する作図レイヤに入力するビア入力手段と、
 基板の主面外形に対応する基準領域と、通電用メタライズ層に対応する通電接続領域を含んだ形で基準領域の外側に形成される接続判定対象領域とを、作図画面に対して設定する領域設定手段と、
 同一作図レイヤ上にて互いに接続された状態で連なって位置する複数のオブジェクト同士、又は異なる作図レイヤ間にてビアの図形を介して互いに接続されるオブジェクト同士を、一体の配線ネット図形として登録する配線ネット図形登録手段と、
 その登録された配線ネット図形と接続判定対象領域との位置関係に基づいて、該配線ネット図形と通電接続領域との接続状態に関する情報を生成する配線ネット接続情報生成手段と、
 その生成された配線ネット接続情報を出力する配線ネット接続情報出力手段と、
 を備えたことを特徴とする。
According to the present invention, a plurality of wiring layers are stacked via an insulating layer, and a portion to be plated where a wiring portion formed in the wiring layer is conductive is formed on the surface of the substrate while being exposed. The present invention relates to a CAD system for designing an electronic circuit board having an energization metallization layer connected to a side surface thereof,
A drawing screen display means for displaying a drawing screen of a wiring pattern figure which is a figure of a wiring portion or a portion to be plated;
Drawing layer setting means for setting a plurality of drawing layers corresponding to a wiring layer to be formed in a substrate on a drawing screen;
Object input means for inputting an object, which is a drawing unit of a wiring pattern figure, to a drawing layer;
Via input means for inputting a figure of a via connecting wiring portions between different wiring layers to a drawing layer corresponding to the wiring layer;
An area for setting a reference area corresponding to the outer shape of the main surface of the substrate and a connection determination target area formed outside the reference area in a form including an energization connection area corresponding to the energization metallization layer with respect to the drawing screen. Setting means;
A plurality of objects connected and connected to each other on the same drawing layer, or objects connected to each other via via graphics between different drawing layers are registered as an integrated wiring net figure. Wiring net figure registration means,
Wiring net connection information generating means for generating information on the connection state between the wiring net graphic and the energized connection area based on the positional relationship between the registered wiring net graphic and the connection determination target area;
Wiring net connection information output means for outputting the generated wiring net connection information;
It is characterized by having.

 上記CADシステムにおいては、配線パターン図形をオブジェクト単位で入力するとともに、同一レイヤ上でのオブジェクトの接続あるいは、ビアを介したレイヤ間のオブジェクトの接続によりオブジェクトを統合して、これを一まとまりの配線ネット図形として登録し、その配線ネット図形が、通電用メタライズ層を表す通電接続領域を含んで設定される接続判定対象領域に接続しているか否かを判定するようにしている。互いに接続したオブジェクト同士、すなわち配線ネット図形は、断線することなくつながっている配線ネットを意味するから、これと例えば通電用メタライズ層を表す通電接続領域との接続関係を判定するのみで、メッキ線抜け等のチェックを簡単にかつ確実に行うことができる。また、配線ネット図形の単位で接続判定対象領域との接続状態の判別を行えばよいから、前記特開昭63−188267号公報に記載された方法のように、作図画面を多数の区画に区分する必要はなくなり、処理を簡略化できる。 In the CAD system, a wiring pattern graphic is input for each object, and the objects are integrated by connecting objects on the same layer or connecting objects between layers via vias, thereby forming a set of wiring. It is registered as a net figure, and it is determined whether or not the wiring net figure is connected to a connection determination target area set including an energization connection area representing an energization metallization layer. Objects connected to each other, that is, a wiring net figure means a wiring net connected without disconnection. Therefore, it is only necessary to determine a connection relationship between this and a current-carrying connection region representing a current-carrying metallization layer, for example. Checks such as omissions can be easily and reliably performed. Further, since it is sufficient to determine the connection state with the connection determination target area in units of wiring net figures, the drawing screen is divided into a number of sections as in the method described in the above-mentioned JP-A-63-188267. There is no need to perform this, and the processing can be simplified.

 また、本発明の記録媒体は、上記本発明のCADシステムを構成する各手段としてコンピュータを機能させるためのプログラムを記憶したことを特徴とする。これにより、該記録媒体に記憶されたプログラムをコンピュータにインストールすることで、上記本発明のCADシステムを簡単に実現することができる。 The recording medium of the present invention is characterized by storing a program for causing a computer to function as each unit constituting the CAD system of the present invention. Thus, the CAD system of the present invention can be easily realized by installing the program stored in the recording medium into a computer.

 さらに、本発明の電子回路基板の製造方法は、
 上記本発明の電子回路基板設計用CADシステムを用いて、所期の電子回路基板の配線パターン図形を作図する基板設計工程と、
 その設計内容に従い、複数の配線層が絶縁層を介して積層されるとともに、その配線層に作り込まれた配線部が導通する被メッキ部位が基板表面に露出して形成される一方、該配線部が接続する通電用メタライズ層が側面に形成された電子回路基板を作製する基板作製工程と、
 通電用メタライズ層及び配線部を介して、電子回路基板の被メッキ部位にメッキするメッキ工程と、
 を含むことを特徴とする。これによれば、設計段階でメッキ線抜け等のチェックを簡単にかつ確実に行うことができるので、メッキ工程におけるメッキ不良等が発生しにくくなり、ひいては電子回路基板の製造歩留まりを向上させることができる。
Furthermore, the method for manufacturing an electronic circuit board according to the present invention includes:
A board design step of drawing a wiring pattern figure of an intended electronic circuit board using the electronic circuit board design CAD system of the present invention;
In accordance with the design contents, a plurality of wiring layers are stacked via an insulating layer, and a portion to be plated where a wiring portion formed in the wiring layer is conductive is formed on the substrate surface while being exposed. A board manufacturing step of manufacturing an electronic circuit board having a metallization layer for conduction connected to the part formed on a side surface,
A plating step of plating a portion to be plated of the electronic circuit board via the metallization layer and the wiring portion for energization,
It is characterized by including. According to this, it is possible to easily and reliably check for plating line omissions and the like at the design stage, so that plating defects and the like in the plating process are less likely to occur, and it is possible to improve the production yield of electronic circuit boards. it can.

 なお、オブジェクト同士の接続状態あるいは配線ネット図形(あるいはこれを構成するオブジェクト)と接続判定対象領域との接続状態は、例えばオブジェクト間あるいはオブジェクトと領域との間に、図形的な重なりが生じているか否かに基づいて判別することができる。その重なり状態の検出は、図形の外形線間の交差を検出することにより直接的に行ってもよいし、ある図形中に設定された基準点や基準線同士の位置関係、あるいは一方の図形の基準点や基準線と他方の図形の外形線との位置関係の把握により間接的に行うようにしてもよい。 The connection state between the objects or the connection state between the wiring net figure (or the object constituting the wiring figure) and the connection determination target area is determined, for example, whether there is a graphical overlap between the objects or between the object and the area. It can be determined based on whether or not. The detection of the overlapping state may be performed directly by detecting the intersection between the outlines of the figure, the reference points set in a certain figure, the positional relationship between the reference lines, or the position of one of the figures. It may be performed indirectly by grasping the positional relationship between the reference point or the reference line and the outline of the other figure.

 配線ネット図形登録手段は、
 新たに入力されたオブジェクトが、既に登録されている配線ネット図形のオブジェクトに接続されているか否かを判定するオブジェクト接続判定手段と、
 そのオブジェクト接続判定手段により接続されていると判定された場合には、そのオブジェクトを該配線ネット図形に組み込む一方、接続せずと判定した場合にはそのオブジェクトを新たな配線ネット図形として登録する登録制御手段とを備えるものとして構成できる。この構成によれば、新しく描いたオブジェクトが、同一レイヤ上でのオブジェクト間接続あるいはビアを介した異レイヤ間接続により別の配線ネット図形に接続する毎に、自動的にこれに統合される処理が行われる。その結果、例えば、今描いたオブジェクトと、これに最も近接した作成済のオブジェクトとの位置関係を把握するだけで、配線ネット図形の更新処理を簡単に行うことができる。
The wiring net figure registration means,
Object connection determining means for determining whether the newly input object is connected to an object of the already registered wiring net figure,
When the object connection determining means determines that the object is connected, the object is incorporated into the wiring net figure, while when it is determined that the object is not connected, the object is registered as a new wiring net figure. And control means. According to this configuration, each time a newly drawn object is connected to another wiring net figure by connection between objects on the same layer or connection between different layers via vias, the processing is automatically integrated into this. Is performed. As a result, for example, the update process of the wiring net figure can be easily performed only by grasping the positional relationship between the currently drawn object and the created object closest to the drawn object.

 また、配線ネット図形登録手段は、
 新たに入力されたビアが、既に登録されている配線ネット図形同士を接続するものであるか否かを判定するビア接続判定手段と、
 そのビア接続判定手段により、ビアが既に登録されている配線ネット図形同士を接続するものであると判定された場合には、それらを統合して1つの配線ネット図形として登録する登録制御手段とを備えるものとして構成することができる。この構成によれば、新しく入力したビア図形により新たに接続状態となる配線ネット図形が発生した場合に、自動的にそれらが統合される処理が行われる。その結果、例えば、今入力したビアと、これに最も近接した作成済のオブジェクトとの位置関係を把握するだけで、配線ネット図形の更新処理を簡単に行うことができる。
In addition, the wiring net figure registration means,
Via connection determination means for determining whether the newly input via connects the already registered wiring net figures,
When the via connection determining means determines that the via connects the already registered wiring net figures, a registration control means for integrating them and registering them as one wiring net figure is provided. It can be configured as having. According to this configuration, when a wiring net graphic that is newly connected due to a newly input via graphic occurs, a process of automatically integrating them is performed. As a result, for example, the update processing of the wiring net figure can be easily performed only by grasping the positional relationship between the currently input via and the created object closest to the via.

 配線ネット接続情報生成手段は、配線ネット図形のうち、通電接続領域に接続しているもの(接続ネット)と、そうでないもの(非接続ネット)とを判別する配線ネット判別手段を含み、その判別結果を配線ネット接続情報として生成するものとすることができる。通電接続領域に接続した配線ネット図形は、通電用メタライズ層にメッキ線部を介して導通した配線ネットを表す。従って、上記判別結果を含む配線ネット接続情報に基づいて、オペレータは例えば配線ネットのメッキ線抜けを容易に把握することができる。 The wiring net connection information generating means includes wiring net determining means for determining, among the wiring net figures, those connected to the energized connection area (connected net) and those not connected (non-connected net). The result may be generated as wiring net connection information. The wiring net figure connected to the current-carrying connection region represents a wiring net that is electrically connected to the current-carrying metallization layer via the plated wire portion. Therefore, based on the wiring net connection information including the above determination result, the operator can easily grasp, for example, the missing of the plating line of the wiring net.

 なお、配線ネット判別手段は、通電接続領域との間で所定の位置関係を満足しつつこれに接続しているものを正常接続ネット、該位置関係を満足せずにこれに接続しているものを異常接続ネットとして、互いに区別した状態で判別できるものとすることができる。例えば、配線ネット図形は、その通電接続領域との接続部分(メッキ線部に対応する)が直線状の図形領域となっており、配線ネット判別手段は、通電接続領域の接続縁に対し接続部分が傾斜状態で接続しているもの(斜め接続ネット)を、異常接続ネットとして判別することができる。基板を製品として仕上げる際には、通電用メタライズ層が形成された縁部を切断することが行われるが、メッキ線が斜めに通電用メタライズ層に導通していると、切断により生ずるメッキ線部の露出端が、例えば正常状態である直角導通の場合と異なる位置に現われることとなる。これは、基板を別の基板に組み付けた場合等において、望まざる位置に導通部が露出することを意味し、短絡等の不具合につながることがある。そこで、上記構成により、斜め接続ネットを検出できるようにしておけば、このような不具合を未然に防ぐことができる。 In addition, the wiring net discriminating means is a normal connection net that satisfies a predetermined positional relationship with the energized connection area and is connected to the normal connection net, and is connected to this without satisfying the positional relationship. Can be distinguished from each other as abnormal connection nets. For example, in the wiring net figure, the connection portion (corresponding to the plating line portion) with the energized connection area is a linear figure area, and the wiring net discriminating means connects the connection part to the connection edge of the energized connection area. Are connected in an inclined state (oblique connection net) can be determined as an abnormal connection net. When the substrate is finished as a product, the edge on which the metallization layer for energization is formed is cut, but if the plating wire is obliquely conducted to the metallization layer for energization, the plating line portion generated by the cutting is cut off. Appears at a position different from, for example, the case of normal-angle conduction, which is a normal state. This means that, for example, when the substrate is assembled on another substrate, the conductive portion is exposed at an undesired position, which may lead to a problem such as a short circuit. Therefore, if the above configuration allows the oblique connection net to be detected, such a problem can be prevented beforehand.

 本発明のCADシステムは、
 個々の配線ネット図形を特定するためのネット特定情報を記憶したネット特定情報記憶手段が設けられ、
 配線ネット接続情報生成手段は、接続ネット又は非接続ネットのいずれかに対応するネット特定情報をネット特定情報記憶手段から読み出すネット特定情報読出手段を備え、
 配線ネット接続情報出力手段は、その読み出されたネット特定情報(例えばネット番号やネット名)の内容を表示及び/又は印刷出力するネット特定情報出力手段を含むものとして構成することができる。接続ネット又は非接続ネットの特定情報を表示又は印刷することにより、通電用メタライズ層にメッキ線の接続しない(あるいは接続する)ネットの把握が容易となり、例えば作図画面上でどのネットを修正すべきかの情報を的確に得ることができる。
The CAD system of the present invention
Net specifying information storage means for storing net specifying information for specifying each wiring net figure is provided,
The wiring net connection information generation means includes net specification information reading means for reading net specification information corresponding to either the connection net or the non-connection net from the net specification information storage means,
The wiring net connection information output unit may be configured to include a net specification information output unit that displays and / or prints out the contents of the read net specification information (for example, a net number or a net name). By displaying or printing the specific information of the connection net or the non-connection net, it becomes easy to grasp the net where the plating wire is not connected (or connected) to the energizing metallization layer. For example, which net should be corrected on the drawing screen Information can be obtained accurately.

 また、本発明のCADシステムは、
 配線ネット図形のネット画像データを記憶するネット画像データ記憶手段と、
 そのネット画像データに基づいて、配線ネット図形の画像を表示するネット図形画像表示手段とを備え、
 配線ネット接続情報生成手段は、ネット図形画像表示手段に対し、接続ネット又は非接続ネットの一方のものの画像を他方のものの画像と識別可能な状態で表示させるネット図形画像表示制御手段を備えるものとして構成することができる。接続ネット及び非接続ネットの一方のものの画像を他方のものの画像と、例えば色の変更、濃淡あるいは明るさの変更、あるいは塗りつぶしパターンの変更等により、通電用メタライズ層にメッキ線の接続しない(あるいは接続する)ネットが画面上で文字通り一目瞭然となり、例えばどのネットを修正すべきかの情報を極めて的確に得ることができる。
Further, the CAD system of the present invention
Net image data storage means for storing net image data of a wiring net figure;
And a net figure image display means for displaying an image of the wiring net figure based on the net image data.
The wiring net connection information generation means includes a net figure image display control means for displaying, on the net figure image display means, an image of one of the connected nets or the non-connected nets in a state that can be distinguished from the image of the other. Can be configured. The image of one of the connected net and the non-connected net is not connected to the image of the other, for example, by changing the color, shading or brightness, or changing the fill pattern, etc., so that the plating wire is not connected to the energizing metallization layer (or The net to be connected) is literally self-explanatory on the screen, and, for example, information on which net should be corrected can be obtained very accurately.

 この場合、作図画面表示手段は、作図画面上に配線ネット図形画像を表示させるものとしてネット図形画像表示手段に兼用することができる。また、ネット図形画像表示制御手段は、作図画面上において非接続ネットの表示状態を接続ネットの表示状態と異ならせるものとすることができる。そして、さらに、作図画面上において、その非接続ネットの図形を修正するための修正入力手段と、その修正入力の内容に基づいて、ネット画像データの内容を修正後のものに更新するネット画像データ更新手段とを設けることにより、表示状態の相違による非接続ネットの把握に続いて、直ちにその配線ネット図形の修正作業に移ることができ、修正作業の能率を大幅に向上させることができる。 In this case, the drawing screen display means can be used also as the net figure image display means for displaying the wiring net figure image on the drawing screen. Further, the net figure image display control means may make the display state of the non-connected net different from the display state of the connected net on the drawing screen. Further, on the drawing screen, a correction input means for correcting the figure of the non-connected net, and net image data for updating the content of the net image data to the corrected one based on the content of the correction input By providing the updating means, it is possible to immediately proceed to the work of correcting the wiring net figure immediately after grasping the non-connected net due to the difference in the display state, and the efficiency of the correction work can be greatly improved.

 例えば平面視にて四辺形状の基板の場合は、メッキ電流の入口と出口とを考慮すれば、その少なくとも2つの辺部に対応する側面に通電用メタライズ層が形成される。そして、基準領域は四辺形状に形成することができ、通電接続領域は、該基準領域の4つの辺の2以上のもの(例えば4辺全て)に対応して設定することができる。この場合、配線ネット判別手段は、それら通電接続領域のいずれとも接続しない配線ネット図形を非接続ネットとして判別するものとして構成することができる。これにより、四辺形状の基板の場合のメッキ線抜けの判別を容易に行うことができるようになる。 For example, in the case of a substrate having a quadrilateral shape in plan view, a metallization layer for energization is formed on a side surface corresponding to at least two sides of the substrate in consideration of the entrance and exit of the plating current. The reference region can be formed in a quadrilateral shape, and the energization connection region can be set corresponding to two or more of the four sides of the reference region (for example, all four sides). In this case, the wiring net determining means may be configured to determine a wiring net figure that is not connected to any of the energized connection areas as a non-connected net. As a result, it is possible to easily determine a missing plating line in the case of a quadrilateral substrate.

 通電用メタライズ層を基板の4辺全てに形成する場合、例えば通電用の把持金具により基板対辺の側面を挟み付け、それらに形成された通電用メタライズ層を介して通電するようにすれば、基板を安定に保持しつつメッキ通電を行うことができる。この場合、隣接辺同士で対をなす通電用メタライズ層を介してメッキ通電することで、より均一なメッキ通電状態を得ることができる。この場合、一方の通電用メタライズ層の対は他方の対とは絶縁されており、同じ対に属する通電用メタライズ層同士はそれらにまたがる配線ネットにより電気的に接続されている状態(以下、対角接続状態という)が要求されることがある。この場合、上記CADシステムは、
 その配線ネット判別手段が、
 基準領域の4辺のうち特定の隣接する2辺に対応する2つの通電接続領域(以下、第一接続領域対という)にまたがって接続する配線ネット図形(以下、第一対角接続ネット図形という)と、残余の2辺に対応する2つの通電接続領域(以下、第二接続領域対という)にまたがって接続する配線ネット図形(以下、第二対角接続ネット図形という)とが存在するか否かを判別する対角接続ネット図形判別手段と、
 第一接続領域対と第二接続領域対との間にまたがって接続する接続ネット図形(以下、補対角接続ネット図形という)が存在するか否かを判別する補対角接続ネット図形判別手段とを備え、
 第一対角接続ネット図形と第二対角接続ネット図形とが双方ともに存在し、かつ補対角接続ネット図形は存在しない状態を正常接続状態として、配線ネット接続情報生成手段は、それら対角接続ネット図形判別手段と補対角接続ネット図形判別手段との判別結果に基づき、正常接続状態が実現されているか否かに関する情報を配線ネット接続情報として生成するものとして構成しておくことができる。これにより、上記対角接続状態の形成が正常であるか否かの判定を的確に行うことができる。
When the energizing metallization layers are formed on all four sides of the substrate, for example, the sides of the opposite side of the substrate may be sandwiched by energizing grips and the energization may be performed via the energizing metallization layers formed on the substrates. Can be carried out while maintaining the stability. In this case, a more uniform plating energization state can be obtained by energizing the plating via the energization metallization layer forming a pair between adjacent sides. In this case, one pair of the energizing metallization layers is insulated from the other pair, and the energizing metallization layers belonging to the same pair are electrically connected to each other by a wiring net extending between them (hereinafter referred to as a pair). Corner connection state) may be required. In this case, the CAD system
The wiring net determining means is
A wiring net graphic (hereinafter, referred to as a first diagonal connection net graphic) connected across two energized connection regions (hereinafter, referred to as a first connection region pair) corresponding to two specific adjacent sides of the four sides of the reference region. ) And a wiring net figure (hereinafter, referred to as a second diagonal connection net figure) connected across two current-carrying connection areas (hereinafter, referred to as a second connection area pair) corresponding to the remaining two sides. Diagonally connected net figure determining means for determining whether or not
Complementary diagonal connection net figure determining means for determining whether there is a connection net figure (hereinafter, referred to as a complementary diagonal connection net figure) connected across the first connection area pair and the second connection area pair With
A state in which both the first diagonal connection net graphic and the second diagonal connection net graphic are present and no complementary diagonal connection net graphic is present is regarded as a normal connection state. Based on the determination result of the connected net figure determining means and the complementary diagonal connected net figure determining means, information on whether or not the normal connection state is realized can be generated as wiring net connection information. . Thereby, it is possible to accurately determine whether or not the formation of the diagonal connection state is normal.

 また、全ての隣接する辺同士の通電用メタライズ層が、各々それらにまたがる配線ネットにより各々電気的に接続されている状態(以下、四辺接続状態という)が要求されることもある。この場合は、上記CADシステムは、
 配線ネット判別手段が、基準領域の4辺のうち、ある隣接する2辺に対応する2つの通電接続領域にまたがって接続する配線ネット図形を対角接続ネット図形として定義したときに、全ての隣接する通電接続領域対に対して対角接続ネット図形が存在するか否かを判別する対角接続ネット図形判別手段を備え、
 全ての隣接する通電接続領域対に対して対角接続ネット図形が存在する状態を正常接続状態として、配線ネット接続情報生成手段は、該対角接続ネット図形判別手段との判別結果に基づき、正常接続状態が実現されているか否かに関する情報を配線ネット接続情報として生成するものとして構成しておけばよい。
In some cases, a state (hereinafter, referred to as a four-sided connection state) in which the energizing metallization layers of all adjacent sides are electrically connected to each other by a wiring net extending over each of them may be required. In this case, the CAD system
When the wiring net discriminating means defines, as a diagonal connection net graphic, a wiring net graphic connected over two energized connection areas corresponding to two adjacent sides among the four sides of the reference area, Diagonal connection net figure determining means for determining whether a diagonal connection net figure exists for
The state in which the diagonal connection net graphic exists for all adjacent energized connection area pairs is regarded as a normal connection state, and the wiring net connection information generating means determines a normal state based on the determination result with the diagonal connection net graphic determination means. The information on whether or not the connection state is realized may be generated as the wiring net connection information.

 以下、本発明の実施の形態を、図面に示す実施例を参照して説明する。
 図2は本発明の電子回路基板設計用CADシステム1(以下、単にCADシステムともいう)の一実施例の全体構成を示すブロック図である。CADシステム1は、I/Oポート2とこれに接続されたCPU3、ROM4及びRAM5等からなるコンピュータ本体12を備え、これに周辺機器として、キーボード6あるいはマウス7等の入力手段、CD−ROMドライブ8あるいはフロッピーディスクドライブ9等の記録媒体読取手段、ハードディスクドライブ(以下、HDDと記す)10、モニタ制御部11を介して接続されるモニタ13、プリンタ14等が接続されたコンピュータシステムとして、全体が構築されている。
Hereinafter, embodiments of the present invention will be described with reference to examples shown in the drawings.
FIG. 2 is a block diagram showing an overall configuration of an embodiment of a CAD system 1 for designing an electronic circuit board (hereinafter, simply referred to as a CAD system) according to the present invention. The CAD system 1 includes a computer main body 12 including an I / O port 2 and a CPU 3, a ROM 4, a RAM 5 and the like connected to the I / O port 2. Input means such as a keyboard 6 or a mouse 7 as peripheral devices, a CD-ROM drive 8 or a floppy disk drive 9 or the like, a hard disk drive (hereinafter referred to as HDD) 10, a monitor 13 connected via a monitor control unit 11, a printer 14, etc. Have been built.

 なお、CPU3は、作図レイヤ設定手段、領域設定手段、配線ネット図形登録手段、配線ネット接続情報生成手段、オブジェクト接続判定手段、登録制御手段、ビア接続判定手段、配線ネット判別手段、ネット特定情報読出手段、ネット図形画像表示制御手段、ネット画像データ更新手段、対角接続ネット図形判別手段、補対角接続ネット図形判別手段、要素領域設定手段等の主体をなすものである。また、作図画面表示手段、オブジェクト入力手段、ビア入力手段、配線ネット図形登録手段、配線ネット接続情報出力手段、ネット特定情報記憶手段、特定情報読出手段、ネット画像データ記憶手段、ネット図形画像表示手段、修正入力手段、ネット画像データ更新手段、要素領域設定データ記憶手段等の制御主体としても機能する。キーボード6あるいはマウス7は、オブジェクト入力手段、ビア入力手段、修正入力手段の主体をなすものである。HDD10及びRAM5は、ネット特定情報記憶手段、ネット画像データ記憶手段、要素領域設定データ記憶手段の要部をなすものである。モニタ13は作図画面表示手段、ネット図形画像表示手段及び配線ネット接続情報出力手段等として機能する。プリンタ14は、作図が終了した電子回路基板の設計図面を印刷出力する図面出力手段の他、配線ネット接続情報出力手段等として機能する。 The CPU 3 includes a drawing layer setting unit, a region setting unit, a wiring net figure registration unit, a wiring net connection information generation unit, an object connection determination unit, a registration control unit, a via connection determination unit, a wiring net determination unit, and a net identification information readout. Means, net figure image display control means, net image data updating means, diagonal connection net figure determination means, complementary diagonal connection net figure determination means, element area setting means, etc. Drawing screen display means, object input means, via input means, wiring net graphic registration means, wiring net connection information output means, net specific information storage means, specific information reading means, net image data storage means, net graphic image display means , Correction input means, net image data updating means, element area setting data storage means, and the like. The keyboard 6 or the mouse 7 is a main body of the object input unit, the via input unit, and the correction input unit. The HDD 10 and the RAM 5 are essential parts of a net specifying information storage unit, a net image data storage unit, and an element area setting data storage unit. The monitor 13 functions as a drawing screen display unit, a net figure image display unit, a wiring net connection information output unit, and the like. The printer 14 functions as a wiring net connection information output unit and the like in addition to a drawing output unit that prints out a design drawing of an electronic circuit board on which drawing has been completed.

 HDD10には、オペレーティングシステムプログラム(以下、OSという)61及びアプリケーションプログラム(以下、アプリケーションという)62が格納されている。アプリケーション62は、CADシステム1の機能を実現するための基本プログラムでありOS61上で作動するものである。これは、例えばCD−ROM20等にコンピュータ読取り可能な状態で記憶され、例えば専用のインストーラプログラムを用いてインストールされるものである。また、HDD10には、作成済の図面のデータファイル63が記憶されている。一方、RAM5には、OS61のワークメモリ51、及びアプリケーションのワークメモリ52がそれぞれ形成される。 The HDD 10 stores an operating system program (hereinafter, referred to as OS) 61 and an application program (hereinafter, referred to as application) 62. The application 62 is a basic program for realizing the functions of the CAD system 1 and operates on the OS 61. This is stored in, for example, the CD-ROM 20 in a computer-readable state, and is installed using, for example, a dedicated installer program. The HDD 10 stores a data file 63 of the created drawing. On the other hand, a work memory 51 of the OS 61 and a work memory 52 of the application are formed in the RAM 5.

 図3に示すように、アプリケーションプログラム62は、制御プログラム71、描画ツールプログラム72、チェックプログラム73、要素領域設定データ75、表示/出力プログラム76等を含んでいる。このうち、制御プログラム71は、コンピュータをCADシステム1として機能させるための基本的な処理を行うプログラムである。他のプログラムは、この制御プログラム71の機能を補完するものであるが、それぞれの役割については後述する。また、ROM4には、コンピュータシステムのハードウエア制御のための基本的な各種プログラムが格納されている。そして、アプリケーションプログラム62を立ち上げると、制御プログラム71はアプリケーションワークメモリ52内に形成される制御プログラム常駐メモリ52aに、描画ツールプログラム72は同じく描画ツール常駐メモリ52bに、チェックプログラム73は同じくチェックプログラム常駐メモリ52cに、表示/出力プログラム76は同じく表示/出力プログラム常駐メモリ52dにロードされる。これらの常駐メモリは、対応するプログラムのワークエリアとして機能する。 (3) As shown in FIG. 3, the application program 62 includes a control program 71, a drawing tool program 72, a check program 73, element area setting data 75, a display / output program 76, and the like. Among them, the control program 71 is a program for performing basic processing for causing a computer to function as the CAD system 1. Other programs complement the functions of the control program 71, and their roles will be described later. The ROM 4 stores various basic programs for hardware control of the computer system. When the application program 62 is started, the control program 71 is stored in the control program resident memory 52a formed in the application work memory 52, the drawing tool program 72 is stored in the drawing tool resident memory 52b, and the check program 73 is stored in the check program 73. The display / output program 76 is also loaded into the display / output program resident memory 52d. These resident memories function as work areas for the corresponding programs.

 また、アプリケーションのワークメモリ52には、作画中の図面の画像データである図面データを格納するための図面データメモリ52fが形成されており、後述する要素領域を描画するための要素領域設定データ75は、その要素領域設定データメモリ52gにロードされる。さらに、RAM5には、配線ネットデータ登録メモリ52iが形成されている。図5は、その内容を示すものであるが、詳細は後述する。 A drawing data memory 52f for storing drawing data, which is image data of a drawing being drawn, is formed in the work memory 52 of the application, and element area setting data 75 for drawing an element area described later. Is loaded into the element area setting data memory 52g. Further, a wiring net data registration memory 52i is formed in the RAM 5. FIG. 5 shows the contents, which will be described later in detail.

 また、図4に示すように、チェックプログラム73は、メッキ線抜けチェックモジュール73a、対角導通チェックモジュール73b、四辺導通チェックモジュール73c、異常ネットチェックモジュール73dを含んでいる。 As shown in FIG. 4, the check program 73 includes a plated wire missing check module 73a, a diagonal continuity check module 73b, a four-side continuity check module 73c, and an abnormal net check module 73d.

 以下、CADシステム1の作動について詳細に説明する。
 図3のアプリケーションプログラム62を起動させると、その制御プログラム71により、モニタ13(図2)には、図10(a)に示すように、作図画面40が表示される。本実施例のアプリケーションプログラム62は、公知のCADシステムと同様にドロー系グラフィックソフトウェアとして構築されており、作図画面40上にて、マウス7の操作により配線部や被メッキ部位の図形である配線パターン図形をオブジェクト単位で入力しながら作画作業を進めるものである。なお、本実施例では、新規図面の作図画面40を立ち上げると、別途HDD10等に記憶された表示データに基づき、該作図画面40内には、設計・作図すべき基板の主面外形線に対応した四辺形状の基準領域51と、デフォルトオブジェクト図形として、基板表面に形成される被メッキ部の図形、例えば特定のピンパッドの図形53とボンディングパッド55の図形が表示されるようになっている。この場合、デフォルトオブジェクトデータを品番と対応付けて記憶するデフォルトオブジェクトデータ記憶部を例えばHDD10に設けておき、品番をキーボード6(あるいはマウス7による画面上のソフトボタンクリック)により入力することで、対応するデフォルトオブジェクトデータを読み出し、これを作図画面に表示するようにしておけば便利である。
Hereinafter, the operation of the CAD system 1 will be described in detail.
When the application program 62 shown in FIG. 3 is started, a drawing screen 40 is displayed on the monitor 13 (FIG. 2) by the control program 71 as shown in FIG. The application program 62 according to the present embodiment is constructed as draw-based graphic software in the same manner as a known CAD system. A drawing operation is performed while inputting a figure for each object. In the present embodiment, when the drawing screen 40 for a new drawing is started, the drawing screen 40 includes the outline of the main surface of the board to be designed and drawn based on the display data separately stored in the HDD 10 or the like. The corresponding quadrilateral reference area 51 and, as the default object figure, a figure of a portion to be plated formed on the substrate surface, for example, a figure 53 of a specific pin pad and a figure of a bonding pad 55 are displayed. In this case, a default object data storage unit for storing default object data in association with a product number is provided in, for example, the HDD 10, and the product number is input by using the keyboard 6 (or clicking a soft button on the screen with the mouse 7). It is convenient if the default object data to be read is read out and displayed on the drawing screen.

 ここで、設計の対象となる基板は、複数の配線層が絶縁層を介して積層されるパッケージ基板等である。そして、制御プログラム71の作動により、形成すべき配線層に対応する複数の作図レイヤが作図画面40に対して設定される。これら作図レイヤ(以下、単にレイヤともいう)は、図10(a)においては重なっているため視覚的には判別できない。また、各レイヤに書き込まれた図形は作図画面40上では重ね表示されるが、特定のレイヤ上の図形のみを表示させたり、あるいは色彩、明るさ、濃淡、塗りつぶしパターンの変更等により、他のレイヤ上の図形とは表示状態を異ならせることが可能である。 Here, the board to be designed is a package board or the like in which a plurality of wiring layers are stacked via an insulating layer. Then, by the operation of the control program 71, a plurality of drawing layers corresponding to the wiring layers to be formed are set on the drawing screen 40. These drawing layers (hereinafter also simply referred to as layers) cannot be visually discriminated because they overlap in FIG. 10A. Also, the graphics written in each layer are superimposed on the drawing screen 40, but only the graphics on a specific layer are displayed, or other colors are changed by changing the color, brightness, shading, and filling pattern. It is possible to make the display state different from the graphic on the layer.

 図17は、作図処理の流れを示すフローチャートである。まずS1では、オブジェクトを書き込みたいレイヤを選択する。このレイヤ選択は、例えばマウス7(図2)により、画面上に表示されたレイヤ選択のためのソフトボタン(図示せず)をクリックすることで行うことができる。そして、図形として入力できるのは上記したオブジェクトと、異レイヤ間のオブジェクト同士を接続するためのビアの図形であり、S2及びS8では、そのどちらを選択するかがコマンド入力により決定される。このコマンド入力も、オブジェクト入力あるいはビア入力を選択するソフトボタン(図示せず)のマウスクリックにより行うことができる。 FIG. 17 is a flowchart showing the flow of the drawing process. First, in S1, a layer in which an object is to be written is selected. This layer selection can be performed, for example, by clicking a soft button (not shown) for layer selection displayed on the screen with the mouse 7 (FIG. 2). The objects that can be input as graphics are the above-described objects and via graphics for connecting objects between different layers. In S2 and S8, which of them is selected is determined by command input. This command input can also be performed by mouse click of a soft button (not shown) for selecting object input or via input.

 オブジェクト入力が選択されたらS2からS3に進み、オブジェクト描画を行う。オブジェクトの描画に際しては、公知のCADシステムソフトウェアと同様に、配線描画、パッドの描画など、描きたいオブジェクトの種別毎に描画ツールプログラム72(図3)が用意されている。描画ツールも、画面上にソフトボタンとして形成された描画ツール選択ボタン(図示せず)のマウスクリックにより選択できる。そして、所望の描画ツールを選択したら、図10(b)に示すように、作図位置を示すポインタPをマウス操作により移動させつつ、マウスクリックあるいはドラッグ(マウスボタンを押したままマウスを移動させること)等の操作を組み合せながらオブジェクトを描いてゆく。図では、各ピンパッドの図形53とボンディングパッド55の図形とをつなぐ配線部の図形をオブジェクトとして描き終わった状態を示している。 (4) When the object input is selected, the process proceeds from S2 to S3, and the object is drawn. When drawing an object, a drawing tool program 72 (FIG. 3) is prepared for each type of object to be drawn, such as wiring drawing and pad drawing, similarly to known CAD system software. The drawing tool can also be selected by clicking a drawing tool selection button (not shown) formed as a soft button on the screen with a mouse. Then, when a desired drawing tool is selected, as shown in FIG. 10B, the pointer P indicating the drawing position is moved by mouse operation, and the mouse is clicked or dragged (moving the mouse while holding down the mouse button). ) Draw objects while combining operations such as). The figure shows a state in which the graphic of the wiring section connecting the graphic 53 of each pin pad and the graphic of the bonding pad 55 has been drawn as an object.

 図12(b)に示すように、オブジェクトは1つ描き終わる毎に、その図形データであるオブジェクト記述データが、オブジェクト特定データ(例えばオブジェクトコード)及びレイヤ特定データ(例えばレイヤ番号)と対応付けた形で、図3の図面データメモリ52gに記憶されてゆく。オブジェクト記述データは、例えば図12(a)に示すように、オブジェクトOB11,OB12,OB13等の形状、大きさ及び描画位置を、画面40上に設定される座標平面上で規定するためのベクトルデータ、関数式データあるいは特定の基準点の座標及び半径や長さ等の寸法規定データの組として表される。例えば、オブジェクトOB11は、基準点A11(x0,y0)を起点として所定の向き(例えば右回り)に周回しながら、A11(x1,y1)、A11(x2,y2)、A11(x3,y3)、A11(x0,y0)の順でベクトルを連ねることによりオブジェクトの外形輪郭を描いた場合の、各ベクトルの終点位置の座標のデータ組として表わされている。オブジェクトOB12も同じである。また、パッド等を表す円形のオブジェクトOB13は、その中心座標C13と半径r13とのデータ組として表わされている。さらに、図示はしていないが、例えば幅が一定した配線部の図形などは、その起点位置及び終点位置の座標と線幅のデータ組みとして表すことができる。なお、図12では、3つのオブジェクトOB11,OB12,OB13が全て同じレイヤ(No.1)に描かれている。 As shown in FIG. 12B, every time one object is drawn, the object description data, which is its graphic data, is associated with the object specifying data (eg, object code) and the layer specifying data (eg, layer number). In the form, it is stored in the drawing data memory 52g of FIG. The object description data is, for example, vector data for defining the shape, size, and drawing position of the objects OB11, OB12, OB13, etc. on a coordinate plane set on the screen 40, as shown in FIG. , Functional formula data or coordinates of a specific reference point and a set of dimension definition data such as a radius and a length. For example, the object OB11 circulates in a predetermined direction (for example, clockwise) starting from the reference point A11 (x0, y0), and circulates A11 (x1, y1), A11 (x2, y2), A11 (x3, y3). , A11 (x0, y0) are represented as a data set of the coordinates of the end point of each vector when the outline of the object is drawn by connecting the vectors in the order of. The same applies to the object OB12. A circular object OB13 representing a pad or the like is represented as a data set of the center coordinate C13 and the radius r13. Although not shown, for example, a figure of a wiring portion having a constant width can be represented as a data set of the coordinates of the start position and the end position and the line width. In FIG. 12, all three objects OB11, OB12, and OB13 are drawn on the same layer (No. 1).

 一方、図17においてビア入力が選択された場合には、S9に進んでビア入力処理となる。図13(a)に示すように、ビアVは、異配線層の配線部W1,W2同士を接続するものであるが、本実施例ではそのビアVの図形の入力は、例えば画面上でポインタをビア入力したい位置に位置合わせし、ビア起点となるレイヤと同じく終点となるレイヤとを指定することにより行うことができる。そして、このビア図形のデータは、図13(b)に示すように、ビア位置データと、ビア起点及び終点となるレイヤのレイヤ特定情報(ビア起点レイヤ:VSLY##、ビア終点レイヤ:VELY##)との組として、ビア特定データ(例えばビアコード)と対応付けた形で図面データメモリ52fに記憶される。 On the other hand, when the via input is selected in FIG. 17, the process proceeds to S9, and the via input process is performed. As shown in FIG. 13A, the via V connects the wiring portions W1 and W2 of different wiring layers. In the present embodiment, the input of the graphic of the via V is performed by, for example, using a pointer on the screen. Is adjusted to the position where the via is to be input, and the layer that is the start point of the via and the layer that is the end point are designated similarly. Then, as shown in FIG. 13B, the via graphic data includes via position data and layer identification information of the via start and end layers (via start layer: VSLY ##, via end layer: VELY #). #) Is stored in the drawing data memory 52f in a form associated with via specifying data (for example, via code).

 図17に戻り、オブジェクトの描画を行った場合はS4に進み、図14(a)に示すように、同一レイヤ内にその入力したオブジェクトOB12に部分的に重なる(すなわち、接続されている)入力済のオブジェクトOB11が存在するか否かを判定する。NoであればさらにS5に進み、図15に示すように、ビアVA11を介した異レイヤ間接続により別のオブジェクトOB31に接続していないかどうかを判定する。これもNoであれば、そのオブジェクトOB12を配線ネット図形として、例えばオブジェクト特定情報のみを図3の配線ネットデータ登録メモリ52iにネット特定情報(例えばネット番号)を付与してネットデータとして書き込み、これを登録する。 Referring back to FIG. 17, when the object is drawn, the process proceeds to S4, and as shown in FIG. 14A, the input that partially overlaps (that is, is connected to) the input object OB12 in the same layer. It is determined whether there is a completed object OB11. If No, the process further advances to S5, and as shown in FIG. 15, it is determined whether or not another object OB31 is connected to another layer OB31 through a connection between different layers via the via VA11. If this is also No, the object OB12 is written as a wiring net figure, and only the object specifying information is written as net data with the net specifying information (eg, net number) added to the wiring net data registration memory 52i in FIG. Register

 また、図17のS4あるいはS5においてYesの場合はともにS7へ進み、そのオブジェクトを接続先となるオブジェクトが属する登録済の配線ネット図形に組み込む処理、すなわち新たに描いたオブジェクトのオブジェクト特定データを、配線ネットデータ登録メモリ52i内の対応するネットデータに付加する処理を行う。また、ビアによる接続の場合は、そのビア特定データもネット特定情報に付加する。こうして図5に示すように、配線ネットデータ登録メモリ52i内には、各ネット特定情報net1,net2,‥‥と、その配線ネットに属するオブジェクトの特定データOB11,OB12,‥‥あるいはビアの特定データVA11,VA12,‥‥とが互いに対応付けられたネットデータが記憶されてゆくこととなる。 In the case of Yes in S4 or S5 in FIG. 17, the process proceeds to S7, in which the object is incorporated into the registered wiring net figure to which the object to be connected belongs, that is, the object specifying data of the newly drawn object is A process of adding to the corresponding net data in the wiring net data registration memory 52i is performed. In the case of connection using a via, the via specifying data is also added to the net specifying information. As shown in FIG. 5, in the wiring net data registration memory 52i, each of the net specifying information net1, net2,... And the specific data OB11, OB12,. Net data in which VA11, VA12,... Are associated with each other is stored.

 他方、図14(b)に示すように、異レイヤ間で重なるオブジェクトが発生した場合は、それらオブジェクト特定データの重なり先のネットデータへの付加は行われない。しかしながら、図17のS10において、新たに入力されたビア図形により互いに接続される配線ネット図形が発生した場合はS11に進み、それらの配線ネット図形のネットデータ同士を統合(マージ)して、それを1つの配線ネット図形のネットデータとして再登録する処理が行われる。この場合、ネット特定情報は、統合前の配線ネット図形の一方に対応するものを残し、他方を削除してこれを欠番として扱うようにしてもよいし、両方のネット特定情報を消して新たなネット特定情報を付与するようにしてもよい。 On the other hand, as shown in FIG. 14B, when objects overlapping between different layers occur, the object specific data is not added to the overlapping destination net data. However, in S10 of FIG. 17, when wiring net figures connected to each other by the newly input via figure are generated, the process proceeds to S11, and the net data of those wiring net figures are integrated (merged). Is re-registered as net data of one wiring net figure. In this case, as the net specifying information, one corresponding to one of the wiring net figures before integration may be left, and the other may be deleted to be treated as a missing number. Net specifying information may be added.

 上記のようなオブジェクトやビアの入力の作図入力を繰り返した後、作図作業を終了する場合は、S12からS13へ進み、図面データメモリ52g内に蓄積されている図形のデータ、すなわち図面データを、配線ネットデータ登録メモリ52i内のネットデータとともにファイル名を付与して、HDD10(図2)の図面データファイル63に書き込み、保存する。図11に示す例では、作成した図面中に、都合13個の配線ネット図形N1〜N13が形成されている。 When the drawing operation is completed after repeating the drawing input of the input of the object or the via as described above, the process proceeds from S12 to S13, and the data of the graphic stored in the drawing data memory 52g, that is, the drawing data, A file name is given together with the net data in the wiring net data registration memory 52i, and the file name is written and stored in the drawing data file 63 of the HDD 10 (FIG. 2). In the example shown in FIG. 11, thirteen wiring net figures N1 to N13 are formed in the created drawing.

 なお、配線ネット図形は、特定のオブジェクトがマージされることにより、これを正規ネットとして登録するようにし、他方前記特定のオブジェクトがマージされない配線ネット図形はダミーネット図形として、前記正規ネット図形とは区別して登録されるようにしてもよい。この場合、ボンディングパッドなど被メッキ部位を表す図形を前記特定のオブジェクトとして設定することができる。被メッキ部位を含まないネットはメッキ導通経路としては機能しないので、これをダミーネットとして区別できるようにしておけば、各被メッキ部位へのメッキ導通経路の形成状況をより把握しやすくなる利点が生ずる。 The wiring net figure is registered as a regular net by merging a specific object. On the other hand, the wiring net figure in which the specific object is not merged is a dummy net figure and is different from the normal net figure. You may make it register separately. In this case, a figure representing a portion to be plated such as a bonding pad can be set as the specific object. Since a net that does not include a portion to be plated does not function as a plating conduction path, if it can be distinguished as a dummy net, there is an advantage that it becomes easier to grasp the formation state of the plating conduction path to each plating portion. Occurs.

 例えば、図11において、各ボンディングパッド55は電気的に互いに絶縁されている必要があるので、これを前記特定のオブジェクトとして用い、各正規ネット(N1〜N13のうち、N7以外のもの)を、それらボンディングパッド55と対応付けた形で登録するようにすることができる。この場合、いずれのボンディングパッドにも接続しないネットN7はダミーネットとなる。 For example, in FIG. 11, since each bonding pad 55 needs to be electrically insulated from each other, this is used as the specific object, and each regular net (N1 to N13 other than N7) is The information can be registered in a form associated with the bonding pads 55. In this case, the net N7 not connected to any of the bonding pads is a dummy net.

 図23は、この場合の作図処理の流れを示すフローチャートである。基本的な部分は図17と略同じであるが、次の点で相違する。まず、描画済みのオブジェクトのいずれにも接続しない孤立したオブジェクトが描かれた場合は、これをまずダミーネットとして登録するようにする(S6c)。また、描画されたオブジェクトがボンディングパッドに接続された場合は、その描画されたオブジェクトの属するネットを、正規ネットとして再登録する(S6b)。 FIG. 23 is a flowchart showing the flow of the drawing process in this case. The basic part is substantially the same as that of FIG. 17, but differs in the following point. First, when an isolated object that is not connected to any of the drawn objects is drawn, this is first registered as a dummy net (S6c). When the drawn object is connected to the bonding pad, the net to which the drawn object belongs is re-registered as a regular net (S6b).

 なお、この図面データに基づいて、作成した図面をプリンタ14から印刷出力させることができる。他方、基板製造装置に対し、次のような形で出力することもできる。
(積層セラミック基板の場合)
 セラミック原料粉末をシート状に成形した未焼成のグリーンシートに対し、配線パターンを金属ペーストを用いてスクリーン印刷等により印刷形成する。なお、ビアは、グリーンシートにビアホールを孔設しておき、ここに金属ペーストを充填することで形成できる。このようなパターン印刷済みのグリーンシートを積層し、これを焼成することによりセラミック基板を得る。この場合、例えばスクリーン印刷の製版装置に図面データを出力することにより、直接製版を行うことができる。また、ビアホールの穿孔装置に対して図面データを出力することにより、グリーンシートへのビアホールの穿孔を直接的に行うことができる。
The created drawing can be printed out from the printer 14 based on the drawing data. On the other hand, it is also possible to output to the substrate manufacturing apparatus in the following manner.
(In case of multilayer ceramic substrate)
A wiring pattern is printed and formed by screen printing or the like using a metal paste on an unfired green sheet obtained by molding the ceramic raw material powder into a sheet shape. The via can be formed by forming a via hole in a green sheet and filling the via hole with a metal paste. Such a patterned green sheet is laminated and fired to obtain a ceramic substrate. In this case, for example, plate making can be performed directly by outputting drawing data to a screen printing plate making apparatus. Also, by outputting the drawing data to the via hole punching device, it is possible to directly punch the via hole in the green sheet.

(プラスチック基板の場合)
 プリント配線基板と同様の方法により製造される。すなわち、基板各層を形成するプラスチック基材の表面に金属層を形成し、その表面をフォトレジストで覆っておく。他方、透明プラスチックあるいはガラスで構成された感光用マスキングシートに対し、配線パターンを印刷形成しておき、これを基材に重ね合わせて露光・現像することにより、フォトレジスト層に配線パターン転写する。次いで、レジストで覆われていない金属層をエッチング除去することにより残った金属層を配線部とする。こうして得られた基材を積層することにより回路基板を得る。この場合、パターン印刷装置に図面データを出力することにより、感光用マスキングシートへの配線パターンの直接印刷を行うことができる。
(In case of plastic substrate)
It is manufactured by the same method as the printed wiring board. That is, a metal layer is formed on the surface of a plastic substrate on which each layer of the substrate is formed, and the surface is covered with a photoresist. On the other hand, a wiring pattern is printed on a photosensitive masking sheet made of transparent plastic or glass, and the wiring pattern is transferred to a photoresist layer by exposing and developing the wiring pattern on a base material. Next, the metal layer not covered with the resist is removed by etching, and the remaining metal layer is used as a wiring portion. A circuit board is obtained by laminating the substrates thus obtained. In this case, by outputting the drawing data to the pattern printing apparatus, it is possible to directly print the wiring pattern on the photosensitive masking sheet.

 なお、得られた回路基板は、側面に通電用メタライズ層を形成して配線部を介して通電することにより被メッキ部位にメッキが施され、さらに不要部を除去して最終的な回路基板として完成する。 In addition, the obtained circuit board is plated on the part to be plated by forming an energizing metallization layer on the side surface and energizing through the wiring part, and further removing unnecessary parts as a final circuit board Complete.

 次に、図18は、要素領域の設定とチェック処理の流れを示すフローチャートである。まずS101では、作図画面上にて要素領域の設定を行う。この要素領域の設定は作図の途中で行っても、作図が全て終了した後に行ってもいずれでもよい。図11においては、設計対象たる基板を展開表示した様子を模して、基板主面の外形線を表す基準領域51の各辺に対応して、基板側面の通電用メタライズ層を表す4つの長方形状の通電接続領域T,L,B,Rが要素領域として設定され、それら領域を表す図形が画面上に表示されている。この要素領域の設定は、予め用意された標準的な要素領域の設定データ(例えば図3に示すように、アプリケーションプログラム62に組み込まれているもの)を用いて行ってもよいし、オペレータが描画ツールを用いて画面上に作図して行うようにしてもよい。いずれの場合も要素領域設定データは、オブジェクトの図形データと同じ形式で記述されるものを用いることができる。該要素領域設定データは、図面データの一部をなすものとして、図3に示すように、図面データメモリ52f内に形成された要素領域設定データメモリ52gに、要素領域名(要素領域特定データ)と対応付けた形で記憶される。 Next, FIG. 18 is a flowchart showing the flow of the setting and checking processing of the element area. First, in S101, an element area is set on the drawing screen. The setting of the element area may be performed in the middle of drawing, or may be performed after drawing is completed. In FIG. 11, four rectangles representing energization metallization layers on the side surfaces of the substrate are shown, corresponding to each side of the reference region 51 representing the outline of the main surface of the substrate, in a manner in which the substrate to be designed is expanded and displayed. The energized connection regions T, L, B, and R are set as element regions, and figures representing those regions are displayed on the screen. The setting of the element area may be performed by using setting data of a standard element area prepared in advance (for example, data incorporated in the application program 62 as shown in FIG. 3), or the operator may perform drawing. The drawing may be performed on the screen using a tool. In either case, the element area setting data described in the same format as the graphic data of the object can be used. As shown in FIG. 3, the element area setting data is a part of the drawing data, and the element area setting data memory 52g formed in the drawing data memory 52f stores the element area name (element area specifying data). Is stored in a form associated with.

 続いてS102に進み、行うべきチェックの種類を選択する。これは、例えば図27(a)のようなチェック種別選択ウィンドウ41を画面40上に開いて行うことができる。該ウィンドウ41には、実施可能なチェック名称を示すとともに、そのチェックの実行の有無を選択するためのチェック選択ソフトボタン42が表示・形成されている。そして、図27(b)に示すように、RAMのチェックプログラム常駐メモリ52cには、各チェック内容に対応する実行フラグ43が形成されている。そして、チェック選択ソフトボタン42のマウスクリックにより、チェック種別の選択がなされると対応する実行フラグがオンとなり(S103)、対応するチェックのモジュール(図4)がロードされるようになっている。 Step S102: The type of check to be performed is selected. This can be performed by, for example, opening a check type selection window 41 as shown in FIG. In the window 41, check names that can be executed are shown, and check selection soft buttons 42 for selecting whether or not to execute the check are displayed and formed. Then, as shown in FIG. 27B, an execution flag 43 corresponding to each check content is formed in the check program resident memory 52c of the RAM. Then, when the check type is selected by clicking the mouse of the check selection soft button 42, the corresponding execution flag is turned on (S103), and the corresponding check module (FIG. 4) is loaded.

 この場合、作図作業からすぐチェック確認に移ることができるよう、例えば図11に示すように、作図画面40中にチェック実行ボタン43を形成しておき、これをマウスクリックするとチェックが実行されるようにしておくと便利である。こうして図18のS104からS105に進み、チェック処理となる。なお、チェックの内容を変更したい場合には、S104からS108を経てS102に戻り、チェック種別を再度選択しなおす。 In this case, for example, as shown in FIG. 11, a check execution button 43 is formed in the drawing screen 40, and the check is executed when the mouse is clicked on the drawing screen so that the user can immediately proceed from the drawing work to the check confirmation. It is convenient to keep it. Thus, the process proceeds from S104 to S105 in FIG. If the user wants to change the content of the check, the process returns from S104 to S102 via S108, and selects the check type again.

 以下、チェック方式の原理について概略を説明する。図16は、作図画面上に描かれた図面の例をいくぶん簡略化して描いたもので、基準領域51の各辺に接する形で4つの要素領域(通電接続領域)T,L,B,Rが形成されている(本実施例では、各領域は領域番号EA1〜EA4で特定されるようになっている)。また、配線ネット図形はa〜gの都合7つ(ネット番号Nnは1〜7とする)が登録されているものとする。これら配線ネット図形がある要素領域に接続しているか否かは、各要素領域をオブジェクトとみなすことで、作図処理(図17)におけるオブジェクト同士の接続判別を行う場合と全く同様の方法により判別することができる。 (4) The principle of the check method will be briefly described below. FIG. 16 is a somewhat simplified drawing of an example of the drawing drawn on the drawing screen, and four element regions (electrically connected regions) T, L, B, and R are provided in contact with each side of the reference region 51. (In this embodiment, each area is specified by the area numbers EA1 to EA4). In addition, it is assumed that seven wiring net figures a to g are registered (the net numbers Nn are 1 to 7). Whether or not these wiring net figures are connected to a certain element region is determined in exactly the same way as in the case of performing the connection determination between objects in the drawing process (FIG. 17) by regarding each element region as an object. be able to.

 図19は、メッキ線抜けチェックの処理の流れを示すものである。まずS201〜S210では、どの要素領域EA1〜EA4にも接続していないネットを検索する処理がなされる。この検索のために、図3の判定メモリ52hには、図6(a)に示すチェックフラグ群152が形成されている。各フラグF1〜F4は、要素領域EA1〜EA4にそれぞれ対応するものである。S204〜S207では、現在着目しているネットが各要素領域に接続しているか否かが順次チェックされてゆく。接続していない場合は、その要素領域に対応するチェックフラグをオンにする。そしてS208で、図6(b)に示すように、全てのチェックフラグがオン(ここでは、オンを「1」で表し、オフを「0」で表している)になっていた場合は、そのネットはどの要素領域EA1〜EA4にも接続していないネットであることを意味する。 FIG. 19 shows the flow of the plating line omission check process. First, in S201 to S210, processing for searching for a net that is not connected to any of the element areas EA1 to EA4 is performed. For this search, a check flag group 152 shown in FIG. 6A is formed in the determination memory 52h of FIG. The flags F1 to F4 respectively correspond to the element areas EA1 to EA4. In S204 to S207, it is sequentially checked whether or not the currently focused net is connected to each element area. When not connected, the check flag corresponding to the element area is turned on. In step S208, as shown in FIG. 6B, if all the check flags are on (here, on is represented by “1” and off is represented by “0”), The net means a net that is not connected to any of the element areas EA1 to EA4.

 例えば図16では、指定の各要素領域T,L,B,Rに接続しているネットはそれぞれ{b,a}、{a,f}、{e,d}、{d,c}であるが、ネットgは設定した要素領域のいずれにも接続しない配線ネット、すなわちメッキ線の抜けた配線ネットとなる。 For example, in FIG. 16, the nets connected to the specified element regions T, L, B, and R are {b, a}, {a, f}, {e, d}, and {d, c}, respectively. However, the net g is a wiring net that is not connected to any of the set element regions, that is, a wiring net from which a plating line is missing.

 このような、メッキ線抜けネットが検出された場合は、図19にてS209に進み、合否判定フラグ(図3の判定メモリ52h内に形成されている)を不合格状態(例えばオフ)にするとともに、そのネット番号を不良ネットメモリ(図3の判定メモリ52h内に形成されている)に記憶する。以上のS203〜S208の処理を、全てのネットについて行う(S210、S211→S202の流れ)。 If such a plated wire missing net is detected, the process proceeds to S209 in FIG. 19, and the pass / fail judgment flag (formed in the judgment memory 52h in FIG. 3) is set to a rejected state (for example, off). At the same time, the net number is stored in the defective net memory (formed in the determination memory 52h of FIG. 3). The above processing of S203 to S208 is performed for all nets (S210, S211 → S202 flow).

 次いでS212に進み、合格判定フラグの内容を読み出す。合格状態であればS214に進み、例えば図11に示すように、モニタ13の画面上に形成された合否表示ウィンドウ40aに合格(例えば「OK」)の表示を行う。他方、不合格であった場合は、S215に進み、不良ネットメモリの内容を読み出すとともに、S216にて不合格表示及びメッキ線抜けネットの表示を行う。この表示/出力処理を司るのは、図3の表示/出力プログラム76である。例えば図24(a)では、合否表示ウィンドウ40aに不合格(例えば「NG」)の表示を行う一方、作図画面上において、メッキ線抜けとして抽出された配線ネット図形N6を、その色彩を他のもの異ならせることにより表示している。この場合、その配線ネット名を、別途チェック結果表示ウィンドウ45を設けてこれに表示させることも可能である。他方、図24(b)に示す例では、抽出された配線ネット図形N6の近傍に配線ネット名表示領域46を形成し、ここにその配線ネット名を表示させた例である。いずれの場合も、オペレータはこの結果を見て、直ちにメッキ線抜け状態を解消するための図面修正作業に入ることができる。また、図25に示すように、作図画面とは別に、チェック結果表示画面47を表示させ、ここにチェック結果たる配線ネット名を表示させるようにしてもよい。 (5) Then, the process proceeds to S212, where the content of the pass determination flag is read. If the status is a pass, the process proceeds to S214, and a pass (for example, “OK”) is displayed on the pass / fail display window 40a formed on the screen of the monitor 13, for example, as shown in FIG. On the other hand, in the case of rejection, the process proceeds to S215, where the contents of the defective net memory are read, and in S216, the rejection display and the display of the plating line missing net are performed. It is the display / output program 76 in FIG. 3 that controls this display / output processing. For example, in FIG. 24A, a pass / fail display (for example, “NG”) is displayed in the pass / fail display window 40a, and the wiring net figure N6 extracted as a missing plating line is displayed on the drawing screen by another color. It is indicated by making them different. In this case, the wiring net name can be displayed on a separate check result display window 45. On the other hand, in the example shown in FIG. 24B, a wiring net name display area 46 is formed near the extracted wiring net figure N6, and the wiring net name is displayed here. In any case, the operator sees the result and can immediately start the drawing correction work for eliminating the plating line missing state. Further, as shown in FIG. 25, a check result display screen 47 may be displayed separately from the drawing screen, and a wiring net name as a check result may be displayed here.

 次に、図20は、対角導通チェック、すなわち一方の通電用メタライズ層の対が他方の対とは絶縁されており、同じ対に属する通電用メタライズ層同士はそれらにまたがる配線ネットにより電気的に接続されている状態をチェックするための処理の流れを示すものである。ここでは、図6(d)に示すように、通電接続領域の対T,L(第一接続領域対:EA1,EA2)及びB,R(第二接続領域対:EA3,EA4)がそれぞれ、これらにまたがる配線ネット図形(前者ではNE12(第一対角接続ネット図形)、後者ではNE34(第二対角接続ネット図形)で結ばれており、かつL,B(EA2,EA3)及びR,T(EA4,EA1)は結ばれていない(すなわち、補対角接続ネットが存在しない)場合が正常状態であるとして考える。 Next, FIG. 20 shows a diagonal continuity check, that is, one pair of energizing metallization layers is insulated from the other pair, and the energizing metallization layers belonging to the same pair are electrically connected by a wiring net extending therebetween. 3 shows a flow of a process for checking a state of being connected to. Here, as shown in FIG. 6D, a pair of energized connection regions T, L (first connection region pair: EA1, EA2) and B, R (second connection region pair: EA3, EA4) are respectively The wiring net figures (NE12 (first diagonal connection net figure) in the former case) and NE34 (second diagonal connection net figure) in the latter case are connected, and L, B (EA2, EA3) and R, T (EA4, EA1) is considered to be normal when it is not connected (that is, there is no complementary diagonal connection net).

 まず、上記チェックを行うために、図3の判定メモリ52hには、図6(c)に示すフラグテーブル153が形成されている。これは、縦横のセルの配列のそれぞれが接続領域EA1,EA3及びEA2,EA4に対応しており、各交差位置に形成されるセルF12,F14,F23,F34は、対応する接続領域の対がネットで結ばれている場合にオン、結ばれていない場合にオフとなる。従って、正常な対角導通状態が形成されていれば、図6(e)のような記憶状態が形成されることとなる。 First, in order to perform the above check, a flag table 153 shown in FIG. 6C is formed in the determination memory 52h of FIG. This means that each of the vertical and horizontal cell arrays corresponds to the connection areas EA1, EA3 and EA2, EA4, and the cells F12, F14, F23, F34 formed at the respective intersections have the corresponding connection area pairs. Turns on when connected by a net, and turns off when not connected. Therefore, if a normal diagonal conduction state is formed, a storage state as shown in FIG. 6E is formed.

 図20に戻り、まずS301でフラグテーブル153をクリアし、S302及びS303では、第一接続領域対及び第二接続領域対の設定を行う。例えば図28に示すように、作図画面上において対をなすべき領域をマウス7(図2)の操作によりポインタPにて選択し、上記設定を行うことができる。次いで、S305〜S316では、着目しているネットの接続状態を判別する処理がなされる。すなわち、S305,S306では、そのネットが領域EA1,EA2の双方に接続しているか否かが判別され、接続していればフラグテーブル153のフラグF12をオンにする。なお、そのネットがEA4にも接続されている場合は異常であるから、S308でこれを判別し、接続が生じていた場合はS309で対応するフラグF14をオンにし、S310でそのネット番号を不良ネットメモリに記憶する。次いで、S311〜S316で、上記と全く同様の処理が領域EA3,EA4についてなされる。以上の処理が、全てのネットについて繰り返される(S317,S318→S305の流れ)。 Returning to FIG. 20, first, the flag table 153 is cleared in S301, and in S302 and S303, the first connection area pair and the second connection area pair are set. For example, as shown in FIG. 28, the area to be paired on the drawing screen can be selected with the pointer P by operating the mouse 7 (FIG. 2), and the above setting can be performed. Next, in S305 to S316, processing for determining the connection state of the net of interest is performed. That is, in S305 and S306, it is determined whether or not the net is connected to both the areas EA1 and EA2, and if so, the flag F12 of the flag table 153 is turned on. If the net is also connected to EA4, it is abnormal. Therefore, this is determined in S308, and if a connection is made, the corresponding flag F14 is turned on in S309, and the net number is determined to be bad in S310. Store in the net memory. Next, in S311 to S316, the same processing as described above is performed on the areas EA3 and EA4. The above process is repeated for all nets (S317, S318 → S305 flow).

 そして、S319及びS321で、フラグテーブル153の内容をチェックする。すなわち、図6(e)のようにF12とF34とがオンであり、F14とF23とがオフであれば合格となり(S322)、他の場合は不合格となる(S320)。図26(b)は合格の場合の表示例であり、合否表示ウィンドウ40aに合格(OK)の表示がなされている。他方、本来存在すべき対角接続ネット図形が検出されずに不合格となった場合は、例えば図26(a)に示すように、合否表示ウィンドウ40aに不合格(NG)の表示を行うとともに、対角接続ネット図形が欠落している要素領域(図26では領域B,R)を、例えば色彩等の変更により通知するように構成することができる。また、禁止されている対角接続ネットが検出された場合には、不良ネットメモリの記憶内容を読み出すことでこれを認識し、メッキ線抜けネットのチェック時と同様に、その配線ネット図形の表示を行わせることができる。 (5) Then, the contents of the flag table 153 are checked in S319 and S321. That is, as shown in FIG. 6 (e), if F12 and F34 are on and F14 and F23 are off, it passes (S322), and otherwise fails (S320). FIG. 26B shows an example of a display in the case of a pass, in which a pass (OK) is displayed in the pass / fail display window 40a. On the other hand, when the diagonal connection net figure that should exist is not detected and the rejection is failed, for example, as shown in FIG. 26A, the rejection (NG) is displayed in the pass / fail display window 40a. The element areas (areas B and R in FIG. 26) in which the diagonal connection net graphic is missing can be notified by, for example, changing the color or the like. Also, when a prohibited diagonal connection net is detected, it is recognized by reading the storage contents of the defective net memory, and the wiring net figure is displayed in the same manner as when checking the plated wire missing net. Can be performed.

 図21は、四辺導通チェック、すなわち、図6(f)に示すように、全ての隣接する辺同士の通電用メタライズ層が、各々それらにまたがる配線ネット(NE12,NE23,NE34,NE41)により各々電気的に接続されている状態が実現されているか否かをチェックするための処理の流れを示すものである。ここでも、対角導通チェックと同様のフラグテーブル153(図6(c))を使用する。この場合、正常な対角導通状態が形成されていれば、図6(g)のような記憶状態が形成されることとなる。 FIG. 21 shows a four-side continuity check, that is, as shown in FIG. 6 (f), the energizing metallization layers of all adjacent sides are respectively connected by wiring nets (NE12, NE23, NE34, NE41) extending over them. It shows the flow of processing for checking whether or not the state of electrical connection has been realized. Here, a flag table 153 (FIG. 6C) similar to the diagonal continuity check is used. In this case, if a normal diagonal conduction state is formed, a storage state as shown in FIG. 6G is formed.

 図21に戻り、S401でフラグテーブル153をクリアし、S402で4つの通電接続領域EA1〜EA4の設定を行う。次いで、S404〜S413では、着目しているネットの接続状態を判別する処理がなされる。すなわち、S404〜S408では、そのネットが領域EA1,EA2に接続しているか否か、あるいはEA1,EA4に接続しているか否かが判別され、接続していればフラグテーブル153の対応するフラグF12,F14をオンにする。次いで、S409〜S413では、そのネットが領域EA3,EA4に接続しているか否か、あるいはEA3,EA2に接続しているか否かが判別され、接続していればフラグテーブル153の対応するフラグF34,F23をオンにする。以上の処理が、全てのネットについて繰り返される(S414,S415→S404の流れ)。 21. Referring back to FIG. 21, the flag table 153 is cleared in S401, and the four energization connection areas EA1 to EA4 are set in S402. Next, in S404 to S413, processing for determining the connection state of the net of interest is performed. That is, in S404 to S408, it is determined whether or not the net is connected to the areas EA1 and EA2 or whether or not the net is connected to EA1 and EA4. If connected, the corresponding flag F12 in the flag table 153 is determined. , F14 are turned on. Next, in S409 to S413, it is determined whether or not the net is connected to the areas EA3 and EA4, or whether or not the net is connected to EA3 and EA2. If connected, the corresponding flag F34 in the flag table 153 is determined. , F23 are turned on. The above processing is repeated for all nets (S414, S415 → S404 flow).

 そして、S416で、フラグテーブル153の内容をチェックする。すなわち、図6(g)のように全てのフラグがオンである場合に限り合格となり(S418)、他の場合は不合格となる(S417)。不合格の場合の表示としては、例えば図26(a)と同様に、合否表示ウィンドウ40aに不合格(NG)の表示を行い、対角接続ネット図形が欠落している要素領域を通知する構成を採用できる。 Then, in S416, the contents of the flag table 153 are checked. That is, as shown in FIG. 6G, only when all the flags are on, the result is passed (S418), and in other cases, the result is failed (S417). As a display in the case of rejection, for example, as shown in FIG. 26A, rejection (NG) is displayed in the pass / fail display window 40a, and the element area where the diagonal connection net graphic is missing is notified. Can be adopted.

 最後に図22は、異常ネットのチェックを行うための処理の流れを示すものである。S505〜S508では、現在着目しているネットが異常ネットであるか否かが順次チェックされてゆく。本実施例では、そのネットが斜め接続ネットであるか否か(S505)と、後述する二構成点を有するネットであるか否か(S506)との2種のチェックが可能となるように処理が行われる(ただし、いずれか一方のチェックを省略する形としてもよい)。 Finally, FIG. 22 shows a flow of a process for checking an abnormal net. In S505 to S508, it is sequentially checked whether or not the currently focused net is an abnormal net. In the present embodiment, processing is performed so that two types of checks, that is, whether or not the net is a diagonally connected net (S505) and whether or not the net is a net having two constituent points (S506), will be described later. (However, one of the checks may be omitted).

 まずS505の斜め接続チェックでは、そのネットが、着目している要素領域に斜めに接続している配線等のオブジェクトを有するネットであるかを調べる。例えば、図7に示すように起点K1と終点K2とを指定する形で特定される配線部のオブジェクトの場合、基準領域51の要素領域への対応縁(この場合、辺部)に平行に設定された基準ベクトルB0B1を設定しておき、ベクトルK1K2と基準ベクトルB0B1とのスカラー積を演算して、その結果がゼロ(あるいはゼロを中心とする一定の数値範囲内)であれば正常接続、そうでなければ斜め接続であると判定することができる。 First, in the diagonal connection check in S505, it is checked whether the net is a net having an object such as a wiring obliquely connected to the element area of interest. For example, as shown in FIG. 7, in the case of an object of a wiring part specified by designating a starting point K1 and an ending point K2, the object is set in parallel with an edge corresponding to the element area of the reference area 51 (a side in this case). The reference vector B0B1 is set, and a scalar product of the vector K1K2 and the reference vector B0B1 is calculated. If the result is zero (or within a certain numerical range around zero), the connection is normal. Otherwise, it can be determined that the connection is diagonal.

 次に、S506の二構成点のチェックでは、そのネットが、二構成点オブジェクトを有するネットであるかを調べる。以下、二構成点の概念と、それが問題となる技術的背景について説明する。 Next, in the two-point check in S506, it is checked whether the net is a net having two-point objects. Hereinafter, the concept of the two constituent points and the technical background in which it is a problem will be described.

 例えば、プラスチック基板を量産する場合、図8(a)に示すように、一枚の積層シートSHに複数の基板Bを一括して作り込み、これを切断・分割して個々の基板Bを得るのが一般的な方法である。ここで、各基板Bの被メッキ部位は、切断・分割後にメッキ処理が行われるものと、分割前のシートSHの段階で一括して行われるものとの2種類がある。そして、後者においては、積層シートSHには一括メッキ用の導通部(以下、メッキランナと呼ぶ)PLが、例えば個々の基板領域の境界部に沿って形成され、メッキ時には、各基板Bの被メッキ部位への給電が、このメッキランナPLから基板B内の配線部を経てなされる。 For example, when mass-producing a plastic substrate, as shown in FIG. 8A, a plurality of substrates B are collectively formed in one laminated sheet SH, and cut and divided to obtain individual substrates B. This is a common method. Here, there are two types of portions to be plated on each substrate B, one in which plating processing is performed after cutting and division, and one in which the plating is performed at the stage of the sheet SH before division. In the latter case, a conductive portion (hereinafter, referred to as a plating runner) PL for collective plating is formed on the laminated sheet SH, for example, along a boundary portion between individual substrate regions. Power is supplied to the portion from the plating runner PL via a wiring portion in the substrate B.

 この場合、配線部に形成するメッキ線は、切断後の基板側面(すなわち、通電用メタライズ層)に到達するだけでは不十分であり、その外側のメッキランナPLに接続するものとなるように延長しなければならない。CADによる設計時には、これは次のようにして取り扱うことができる。 In this case, it is not sufficient that the plated wire formed in the wiring portion reaches the side surface of the substrate after cutting (that is, the metallization layer for energization), and is extended so as to be connected to the plating runner PL on the outside thereof. There must be. When designing by CAD, this can be handled as follows.

 すなわち、図8(b)に示すように、通電接続領域EAの外側に、要素領域の一つである外側接続領域Hを設定する。また、各配線部のオブジェクトデータは、起点位置と終点位置の座標(線幅は別途線幅データを加えるようにしてもよいし、一定線幅の場合は線幅データを省略することもできる)で記述されるベクトルデータとしておく。この場合、メッキ線は、通電接続領域EA内に終点EPが位置する配線部のオブジェクトPHで表されることとなる。そして、メッキランナPLへの接続を確保する場合は、オブジェクトPHの終点EPを外側接続領域H内の任意の(又は所定の)位置EP’まで移動させてオブジェクトPHを延長する。なお、図2のCPU3は、外側接続領域Hの設定手段、オブジェクトPHの終点EPの移動手段及び配線部オブジェクトPHの延長制御手段の主体として機能することとなる。終点EPの移動は、移動させるべき点の選択と、移動後の点位置指定とにより行うことができる。例えばマウス7の操作により、画面上で移動するポインタPを用いて点EPの選択を行い、さらにポインタPを移動させて移動後の位置を指定すればよい。 That is, as shown in FIG. 8B, an outer connection region H, which is one of the element regions, is set outside the energization connection region EA. In addition, the object data of each wiring portion includes the coordinates of the starting point position and the ending point position (line width data may be separately added to the line width, or the line width data may be omitted if the line width is constant). Is described as vector data. In this case, the plated wire is represented by an object PH of the wiring portion where the end point EP is located in the energized connection area EA. Then, when securing the connection to the plating runner PL, the end point EP of the object PH is moved to an arbitrary (or predetermined) position EP 'in the outer connection region H to extend the object PH. It should be noted that the CPU 3 in FIG. 2 functions as a main unit of the setting unit of the outer connection area H, the moving unit of the end point EP of the object PH, and the extension control unit of the wiring unit object PH. The movement of the end point EP can be performed by selecting a point to be moved and specifying a point position after the movement. For example, by operating the mouse 7, the point EP may be selected using the pointer P that moves on the screen, and the pointer P may be moved to specify the position after the movement.

 ところで、基板中に形成される配線パターンの図形は、図9(a)に示すように、複数の配線部オブジェクトL1,L2等を互いに接続することで形成される。ここで、基板の種類によっては、配線部への電気的な入出力系統を規定するために、端点以外での配線部オブジェクトの接続が禁止されていることがある。この場合、CAD上においては、接続点A2を別の位置A2’に移動させたときに、該接続点A2を共有する2つの配線部オブジェクトL1,L2を、移動後の位置A2’を端点共有するものとなるように伸縮及び/又は移動させる機能(以下、接続点移動調整機能という)を付加しておくと便利である(この場合、CPU3は、該機能を実現するための手段として機能する)。 By the way, the figure of the wiring pattern formed in the substrate is formed by connecting a plurality of wiring part objects L1, L2, etc., as shown in FIG. Here, depending on the type of the board, connection of the wiring part object except at the end point may be prohibited in order to define an electrical input / output system to the wiring part. In this case, on the CAD, when the connection point A2 is moved to another position A2 ', the two wiring part objects L1 and L2 sharing the connection point A2 are shared with the moved position A2'. It is convenient to add a function of expanding and contracting and / or moving (hereinafter, referred to as a connection point movement adjusting function) so as to perform the operation (in this case, the CPU 3 functions as a means for realizing the function). ).

 ここで、図9(b)に示すように、通電接続領域EA内に終点A2が位置する配線部オブジェクトL1に対し、該終点A2を共有する別の配線部オブジェクトL2がオブジェクトL1の延長方向に存在していると、外側接続領域Hへ配線部オブジェクトL1を延長しようとしたときに次のような問題が生ずる。すなわち、該延長のためには、終点A2を外側接続領域H内のある位置A2’へ移動させる必要があるが、これは接続点A2の移動でもあるので、前述の接続点移動調整機能も同時に働くこととなる。このとき、接続されている配線部オブジェクトL2は、起点A2がA2’となる結果、終点もA2’となり、長さゼロのベクトルとなる。このような場合、例えば長さゼロのベクトルの描画を禁止する機能がCADに設定されていると、エラーとなってしまうことがある。このようなエラーを招く上記のような配線部オブジェクトL2を二構成点オブジェクトと称する。 Here, as shown in FIG. 9B, with respect to the wiring part object L1 where the end point A2 is located in the energized connection area EA, another wiring part object L2 sharing the end point A2 is moved in the extending direction of the object L1. If it exists, the following problem occurs when the wiring section object L1 is extended to the outer connection area H. That is, for the extension, it is necessary to move the end point A2 to a certain position A2 'in the outer connection area H. Since this is also the movement of the connection point A2, the above-described connection point movement adjustment function is simultaneously performed. Will work. At this time, the connected wiring section object L2 has a starting point A2 of A2 ', so that the ending point is also A2' and is a vector of zero length. In such a case, for example, if the function of prohibiting the drawing of a zero-length vector is set in CAD, an error may occur. The above-described wiring part object L2 which causes such an error is referred to as a two-component object.

 そこで、図22のS506では、起点が基準領域51内に存在し、終点が通電接続領域EA内に存在する配線部オブジェクトに対し、その終点に別のオブジェクトが接続している場合に、該別のオブジェクトを二構成点オブジェクトとみなして、これを含むネットを異常ネットとして検出するようにしている。 Therefore, in S506 of FIG. 22, when another object is connected to the end point of the wiring part object whose starting point is in the reference area 51 and the end point is in the energized connection area EA, Is regarded as a two-point object, and a net including the object is detected as an abnormal net.

 S505あるいはS506にて上記のような異常ネットが検出された場合はS507に進み、合否判定フラグ(図3の判定メモリ52h内に形成されている)を不合格状態(例えばオフ)にするとともに、そのネット番号を不良ネットメモリ(図3の判定メモリ52h内に形成されている)に記憶する。この異常ネット検出処理は、各ネット毎に全ての要素領域について行い(S509,510→S505の流れ)、さらに全てのネットについてこれを繰り返して行う(S511、S512→S503の流れ)。 If an abnormal net as described above is detected in S505 or S506, the process proceeds to S507, and a pass / fail judgment flag (formed in the judgment memory 52h in FIG. 3) is set to a rejected state (for example, OFF), and The net number is stored in the defective net memory (formed in the determination memory 52h of FIG. 3). This abnormal net detection process is performed for all element areas for each net (flows of S509, 510 → S505), and is repeated for all nets (flows of S511, S512 → S503).

 そして、S513に進み、合格判定フラグの内容を読み出す。合格状態であればS517に進み、合格表示を行う。他方、不合格であった場合は、S515に進み、不良ネットメモリの内容を読み出すとともに、S516にて不合格表示及び異常ネットの表示を行う。 {5} Then, the process proceeds to S513, and the content of the pass determination flag is read. If it is in the pass state, the process proceeds to S517, and the pass is displayed. On the other hand, if the rejection has failed, the process proceeds to S515, where the contents of the defective net memory are read out, and a rejection display and an abnormal net display are performed in S516.

電子回路基板の一例を示す部分斜視図。FIG. 2 is a partial perspective view illustrating an example of an electronic circuit board. 本発明の電子回路基板設計用CADシステムの電気的構成を示すブロック図。FIG. 1 is a block diagram showing an electrical configuration of a CAD system for designing an electronic circuit board according to the present invention. そのアプリケーションプログラム及びアプリケーションワークメモリの内容を示すマップ。A map showing the contents of the application program and the application work memory. チェックプログラムの内容を示すマップ。Map showing the contents of the check program. 配線ネットデータ登録メモリの内容を示すマップ。A map showing the contents of the wiring net data registration memory. チェックフラグの例をその作用とともに示す概念図。FIG. 4 is a conceptual diagram showing an example of a check flag together with its operation. 斜め接続ネットの判定演算方法を示す説明図。Explanatory drawing which shows the determination calculation method of an oblique connection net. プラスチック基板の製造方法と、それに関連する配線部オブジェクト延長の処理の概念を示す図。The figure which shows the manufacturing method of a plastic substrate, and the concept of the process of the wiring part object extension related to it. 接続点移動調整処理の概要と、二構成点オブジェクトが存在する場合の問題点とを示す図。The figure which shows the outline | summary of connection point movement adjustment processing, and the problem when two component point objects exist. 本発明の電子回路基板設計用CADシステムにおける作図画面上での操作過程の説明図。FIG. 5 is an explanatory diagram of an operation process on a drawing screen in the electronic circuit board designing CAD system of the present invention. 図10に続く説明図。Explanatory drawing following FIG. オブジェクト及びその図形データの概念図。FIG. 2 is a conceptual diagram of an object and its graphic data. ビア図形とその図形データの概念図。FIG. 3 is a conceptual diagram of a via graphic and its graphic data. オブジェクトの重なり接続状態の説明図。FIG. 4 is an explanatory diagram of an overlapping connection state of objects. オブジェクトのビア接続状態の説明図。FIG. 4 is an explanatory diagram of a via connection state of an object. 配線ネット図形を要素とする集合変数の概念を説明する図。The figure explaining the concept of the set variable which has a wiring net figure as an element. 作図処理の流れを示すフローチャート。9 is a flowchart illustrating a flow of a drawing process. 要素領域設定/チェック処理の流れを示すフローチャート。9 is a flowchart showing the flow of an element area setting / check process. メッキ線抜けチェック処理の流れを示すフローチャート。9 is a flowchart showing the flow of a plating line missing check process. 対角導通チェック処理の流れを示すフローチャート。9 is a flowchart illustrating a flow of a diagonal continuity check process. 四辺導通チェック処理の流れを示すフローチャート。9 is a flowchart illustrating a flow of a four-side continuity check process. 異常ネットチェック処理の流れを示すフローチャート。9 is a flowchart showing the flow of an abnormal net check process. ダミーネットを生成する場合の作図処理の流れを示すフローチャート。9 is a flowchart illustrating a flow of a drawing process when a dummy net is generated. チェック結果のいくつかの出力例を示す説明図。FIG. 9 is an explanatory diagram showing some output examples of check results. 同じく別の出力例を示す説明図。FIG. 7 is an explanatory diagram showing another output example. 同じくさらに別の出力例を示す説明図。FIG. 11 is an explanatory view showing still another output example. チェック種別選択ウィンドウの表示例を示す図。The figure which shows the example of a display of a check type selection window. 接続領域対の設定画面の表示例を示す図。The figure which shows the example of a display of the setting screen of a connection area pair.

符号の説明Explanation of reference numerals

 1 電子回路基板設計用CADシステム
 3 CPU(作図レイヤ設定手段、領域設定手段、配線ネット図形登録手段、
配線ネット接続情報生成手段、オブジェクト接続判定手段、登録制御手段、ビア
接続判定手段、配線ネット判別手段、ネット特定情報読出手段、ネット図形画像
表示制御手段、ネット画像データ更新手段、対角接続ネット図形判別手段、補対
角接続ネット図形判別手段、要素領域設定手段)
 5 RAM(ネット特定情報記憶手段、ネット画像データ記憶手段、要素領域
設定データ記憶手段)
 6 キーボード
 7 マウス(オブジェクト入力手段、ビア入力手段、修正入力手段)
 8 CD−ROMドライブ
 10 ハードディスクドライブ(ネット特定情報記憶手段、ネット画像データ
記憶手段、要素領域設定データ記憶手段、)
 12 コンピュータ本体
 13 モニタ(作図画面表示手段、ネット図形画像表示手段、配線ネット接続
情報出力手段)
 14 プリンタ(配線ネット接続情報出力手段)
 20 CD−ROM(記録媒体)
1 CAD system for electronic circuit board design 3 CPU (drawing layer setting means, area setting means, wiring net figure registration means,
Wiring net connection information generating means, object connection determining means, registration control means, via connection determining means, wiring net determining means, net specifying information reading means, net graphic image display control means, net image data updating means, diagonal connecting net graphic Determining means, complementary diagonal connection net figure determining means, element area setting means)
5 RAM (net specifying information storage means, net image data storage means, element area setting data storage means)
6 Keyboard 7 Mouse (Object input means, Via input means, Correction input means)
8 CD-ROM drive 10 Hard disk drive (net specifying information storage means, net image data storage means, element area setting data storage means, etc.)
12 Computer body 13 Monitor (Drawing screen display means, Net figure image display means, Wiring net connection information output means)
14 Printer (Wiring net connection information output means)
20 CD-ROM (recording medium)

Claims (14)

 複数の配線層が絶縁層を介して積層されるとともに、その配線層に作り込まれた配線部が導通する被メッキ部位が基板表面に露出して形成される一方、該配線部が接続する通電用メタライズ層が側面に形成された電子回路基板を設計するためのCADシステムであって、
 配線部や被メッキ部位の図形である配線パターン図形の作図画面を表示する作図画面表示手段と、
 基板中に形成すべき配線層に対応する複数の作図レイヤを、前記作図画面に対して設定する作図レイヤ設定手段と、
 前記配線パターン図形の作図単位であるオブジェクトを前記作図レイヤに入力するオブジェクト入力手段と、
 異配線層間の配線部同士を接続するビアの図形を、それら配線層に対応する作図レイヤに入力するビア入力手段と、
 前記基板の主面外形に対応する基準領域と、前記通電用メタライズ層に対応する通電接続領域を含んだ形で前記基準領域の外側に形成される接続判定対象領域とを、前記作図画面に対して設定する領域設定手段と、
 同一作図レイヤ上にて互いに接続された状態で連なって位置する複数のオブジェクト同士、又は異なる作図レイヤ間にて前記ビアの図形を介して互いに接続されるオブジェクト同士を、一体の配線ネット図形として登録する配線ネット図形登録手段と、
 その登録された配線ネット図形と前記接続判定対象領域との位置関係に基づいて、該配線ネット図形と通電接続領域との接続状態に関する情報を生成する配線ネット接続情報生成手段と、
 その生成された配線ネット接続情報を出力する配線ネット接続情報出力手段と、
 を備えたことを特徴とする電子回路基板設計用CADシステム。
A plurality of wiring layers are stacked with an insulating layer interposed therebetween, and a portion to be plated through which wiring portions formed in the wiring layer are conductive is formed on the surface of the substrate while being exposed. CAD system for designing an electronic circuit board having a metallized layer formed on a side surface,
A drawing screen display means for displaying a drawing screen of a wiring pattern figure which is a figure of a wiring portion or a portion to be plated;
Drawing layer setting means for setting a plurality of drawing layers corresponding to wiring layers to be formed in the substrate on the drawing screen;
Object input means for inputting an object which is a drawing unit of the wiring pattern figure to the drawing layer,
Via input means for inputting a figure of a via connecting wiring portions between different wiring layers to a drawing layer corresponding to the wiring layer;
A reference region corresponding to the outer shape of the main surface of the substrate, and a connection determination target region formed outside the reference region in a form including a conduction connection region corresponding to the conduction metallization layer, with respect to the drawing screen. Area setting means for setting
Register a plurality of objects connected in a connected state on the same drawing layer or objects connected between the different drawing layers via the via graphic as an integrated wiring net figure Wiring net figure registration means to be
Wiring net connection information generating means for generating information on a connection state between the wiring net graphic and the energized connection area based on the positional relationship between the registered wiring net graphic and the connection determination target area;
Wiring net connection information output means for outputting the generated wiring net connection information;
A CAD system for designing an electronic circuit board, comprising:
 前記配線ネット図形登録手段は、
 新たに入力されたオブジェクトが、既に登録されている配線ネット図形のオブジェクトに接続されているか否かを判定するオブジェクト接続判定手段と、
 そのオブジェクト接続判定手段により接続されていると判定された場合には、そのオブジェクトを該配線ネット図形に組み込む一方、接続せずと判定した場合にはそのオブジェクトを新たな配線ネット図形として登録する登録制御手段とを備える請求項1記載の電子回路基板設計用CADシステム。
The wiring net figure registration means,
Object connection determining means for determining whether the newly input object is connected to an object of the already registered wiring net figure,
When the object connection determining means determines that the object is connected, the object is incorporated into the wiring net figure, while when it is determined that the object is not connected, the object is registered as a new wiring net figure. The CAD system for designing an electronic circuit board according to claim 1, further comprising a control unit.
 前記配線ネット図形登録手段は、
 新たに入力されたビアが、既に登録されている配線ネット図形同士を接続するものであるか否かを判定するビア接続判定手段と、
 そのビア接続判定手段により、前記ビアが既に登録されている配線ネット図形同士を接続するものであると判定された場合には、それらを統合して1つの配線ネット図形として登録する登録制御手段とを備える請求項1又は2に記載の電子回路基板設計用CADシステム。
The wiring net figure registration means,
Via connection determination means for determining whether the newly input via connects the already registered wiring net figures,
When the via connection determining means determines that the via connects the already registered wiring net figures, a registration control means for integrating them and registering them as one wiring net figure. The CAD system for electronic circuit board design according to claim 1 or 2, further comprising:
 前記配線ネット接続情報生成手段は、前記配線ネット図形のうち、前記通電接続領域に接続しているもの(以下、接続ネットという)と、そうでないもの(以下、非接続ネットという)とを判別する配線ネット判別手段を含み、その判別結果を前記配線ネット接続情報として生成するものである請求項1ないし3のいずれかに記載の電子回路基板設計用CADシステム。 The wiring net connection information generating means determines which of the wiring net figures is connected to the energized connection area (hereinafter referred to as a connection net) and which is not (hereinafter referred to as a non-connection net). 4. The CAD system for designing an electronic circuit board according to claim 1, further comprising a wiring net determination unit, wherein the determination result is generated as the wiring net connection information.  前記配線ネット判別手段は、前記通電接続領域との間で所定の位置関係を満足しつつこれに接続しているものを正常接続ネット、該位置関係を満足せずにこれに接続しているものを異常接続ネットとして、互いに区別した状態で判別できるものとされている請求項4記載の電子回路基板設計用CADシステム。 The wiring net discriminating means is a normal connection net that satisfies a predetermined positional relationship with the current-carrying connection area and is connected to the normal connection net, and is connected to the normal connection net without satisfying the positional relation. The CAD system for designing an electronic circuit board according to claim 4, wherein the abnormal connection net can be distinguished from each other in a distinguished state.  前記配線ネット図形は、その通電接続領域との接続部分が直線状の図形領域となっており、前記配線ネット判別手段は、前記通電接続領域の接続縁に対し前記接続部分が傾斜状態で接続しているものを、前記異常接続ネットとして判別するものとなっている請求項5記載の電子回路基板設計用CADシステム。 In the wiring net graphic, a connection portion with the energized connection region is a linear graphic region, and the wiring net determination means connects the connection portion in an inclined state to a connection edge of the energized connection region. 6. The CAD system for designing an electronic circuit board according to claim 5, wherein the system that determines the abnormal connection net is determined as the abnormal connection net.  個々の配線ネット図形を特定するためのネット特定情報を記憶したネット特定情報記憶手段が設けられ、
 前記配線ネット接続情報生成手段は、前記接続ネット又は前記非接続ネットのいずれかに対応するネット特定情報を前記ネット特定情報記憶手段から読み出すネット特定情報読出手段を備え、
 前記配線ネット接続情報出力手段は、その読み出されたネット特定情報の内容を表示及び/又は印刷出力するネット特定情報出力手段を含む請求項4ないし6のいずれかに記載の電子回路基板設計用CADシステム。
Net specifying information storage means for storing net specifying information for specifying each wiring net figure is provided,
The wiring net connection information generation unit includes a net specification information reading unit that reads net specification information corresponding to either the connection net or the non-connection net from the net specification information storage unit,
7. The electronic circuit board design according to claim 4, wherein the wiring net connection information output unit includes a net specification information output unit that displays and / or prints out the content of the read net specification information. CAD system.
 前記配線ネット図形のネット画像データを記憶するネット画
像データ記憶手段と、
 そのネット画像データに基づいて、前記配線ネット図形の画像を表示するネット図形画像表示手段とを備え、
 前記配線ネット接続情報生成手段は、前記ネット図形画像表示手段に対し、前記接続ネット及び前記非接続ネットの一方のものの画像を他方のものの画像と識別可能な状態で表示させるネット図形画像表示制御手段を備えている請求項4ないし7のいずれかに記載の電子回路基板設計用CADシステム。
Net image data storage means for storing net image data of the wiring net figure;
And a net figure image display means for displaying an image of the wiring net figure based on the net image data.
The wiring net connection information generating means, the net graphic image display control means for causing the net graphic image display means to display an image of one of the connected net and the non-connected net so as to be distinguishable from an image of the other one; The CAD system for designing an electronic circuit board according to any one of claims 4 to 7, comprising:
 前記作図画面表示手段は、前記作図画面上に前記配線ネット図形画像を表示させるものとして前記ネット図形画像表示手段に兼用されており、
 前記ネット図形画像表示制御手段は、前記作図画面上において前記非接続ネットの表示状態を前記接続ネットの表示状態と異ならせるものとされ、
 さらに、前記作図画面上において、その前記非接続ネットの図形を修正するための修正入力手段と、
 その修正入力の内容に基づいて、前記ネット画像データの内容を修正後のものに更新するネット画像データ更新手段とを含む請求項8記載の電子回路基板設計用CADシステム。
The drawing screen display means is also used as the net figure image display means to display the wiring net figure image on the drawing screen,
The net figure image display control means is configured to make the display state of the non-connected net different from the display state of the connected net on the drawing screen,
Further, on the drawing screen, correction input means for correcting the figure of the non-connected net,
9. The CAD system for designing an electronic circuit board according to claim 8, further comprising: a net image data updating means for updating the content of said net image data to a corrected one based on the content of said correction input.
 前記基準領域は四辺形状に形成されており、
 前記通電接続領域は、該基準領域の4つの辺の2以上のものに対応して形成されており、
 前記配線ネット判別手段は、それら通電接続領域のいずれとも接続しない配線ネット図形を前記非接続ネットとして判別するものである請求項4ないし9のいずれかに記載の電子回路基板設計用CADシステム。
The reference area is formed in a quadrilateral shape,
The energization connection region is formed corresponding to two or more of the four sides of the reference region,
10. The CAD system for designing an electronic circuit board according to claim 4, wherein said wiring net determining means determines a wiring net figure which is not connected to any of said energized connection areas as said non-connected net.
 前記基準領域は四辺形状に形成されており、
 前記通電接続領域は該基準領域の4つの辺の全てに対応して形成されており、
 前記配線ネット判別手段は、
 前記基準領域の4辺のうち特定の隣接する2辺に対応する2つの通電接続領域(以下、第一接続領域対という)にまたがって接続する配線ネット図形(以下、第一対角接続ネット図形という)と、残余の2辺に対応する2つの通電接続領域(以下、第二接続領域対という)にまたがって接続する配線ネット図形(以下、第二対角接続ネット図形という)とが存在するか否かを判別する対角接続ネット図形判別手段と、
 前記第一接続領域対と前記第二接続領域対との間にまたがって接続する接続ネット図形(以下、補対角接続ネット図形という)が存在するか否かを判別する補対角接続ネット図形判別手段とを備え、
 前記第一対角接続ネット図形と前記第二対角接続ネット図形とが双方ともに存在し、かつ前記補対角接続ネット図形は存在しない状態を正常接続状態として、前記配線ネット接続情報生成手段は、それら対角接続ネット図形判別手段と補対角接続ネット図形判別手段との判別結果に基づき、前記正常接続状態が実現されているか否かに関する情報を前記配線ネット接続情報として生成するものである請求項4ないし10のいずれかに記載の電子回路基板設計用CADシステム。
The reference area is formed in a quadrilateral shape,
The energization connection area is formed corresponding to all four sides of the reference area,
The wiring net determining means includes:
A wiring net graphic (hereinafter, referred to as a first diagonal connection net graphic) connected across two conductive connection areas (hereinafter, referred to as a first connection area pair) corresponding to two specific adjacent sides of the four sides of the reference area. ) And a wiring net figure (hereinafter, referred to as a second diagonal connection net figure) connected across two current-carrying connection areas (hereinafter, referred to as a second connection area pair) corresponding to the remaining two sides. Diagonal connection net figure determining means for determining whether or not
A complementary diagonal connection net figure for determining whether or not there is a connection net figure (hereinafter, referred to as a complementary diagonal connection net figure) connecting between the first connection area pair and the second connection area pair. Determination means,
The wiring net connection information generating unit sets a state in which both the first diagonal connection net graphic and the second diagonal connection net graphic exist and the absence of the complementary diagonal connection net graphic as a normal connection state. And generating, as the wiring net connection information, information on whether or not the normal connection state is realized, based on the determination results of the diagonal connection net graphic determination means and the complementary diagonal connection net graphic determination means. The CAD system for designing an electronic circuit board according to claim 4.
 前記基準領域は四辺形状に形成されており、
 前記通電接続領域は該基準領域の4つの辺の全てに対応して形成されており、
 前記配線ネット判別手段は、前記基準領域の4辺のうち、ある隣接する2辺に対応する2つの通電接続領域にまたがって接続する配線ネット図形を対角接続ネット図形として定義したときに、全ての隣接する通電接続領域対に対して前記対角接続ネット図形が存在するか否かを判別する対角接続ネット図形判別手段を備え、
 全ての隣接する通電接続領域対に対して前記対角接続ネット図形が存在する状態を正常接続状態として、前記配線ネット接続情報生成手段は、該対角接続ネット図形判別手段との判別結果に基づき、前記正常接続状態が実現されているか否かに関する情報を前記配線ネット接続情報として生成するものである請求項4ないし11のいずれかに記載の電子回路基板設計用CADシステム。
The reference area is formed in a quadrilateral shape,
The energization connection area is formed corresponding to all four sides of the reference area,
The wiring net discriminating means, when defining a wiring net figure connected over two energized connection areas corresponding to two adjacent sides among the four sides of the reference area as a diagonal connection net figure, A diagonal connection net figure determining means for determining whether or not the diagonal connection net figure exists for a pair of adjacent energized connection areas,
The state in which the diagonal connection net figure is present for all adjacent energized connection area pairs is regarded as a normal connection state, and the wiring net connection information generating unit is configured to perform the processing based on the determination result with the diagonal connection net figure determination unit. 12. The CAD system for designing an electronic circuit board according to claim 4, wherein information relating to whether or not the normal connection state is realized is generated as the wiring net connection information.
 請求項1ないし12のいずれかに記載の電子回路制御基板用設計CADシステムを構成する各手段としてコンピュータを機能させるためのプログラムをコンピュータ読み取り可能な状態で記憶したことを特徴とする記録媒体。 (13) A recording medium storing a computer-readable program for causing a computer to function as each unit constituting the electronic circuit control board design CAD system according to any one of (1) to (12).  請求項1ないし12のいずれかに記載の電子回路基板設計用CADシステムを用いて、所期の電子回路基板の配線パターン図形を作図する基板設計工程と、
 その設計内容に従い、複数の配線層が絶縁層を介して積層されるとともに、その配線層に作り込まれた配線部が導通する被メッキ部位が基板表面に露出して形成される一方、該配線部が接続する通電用メタライズ層が側面に形成された電子回路基板を作製する基板作製工程と、
 前記通電用メタライズ層及び前記配線部を介して、前記電子回路基板の前記被メッキ部位にメッキするメッキ工程と、
 を含むことを特徴とする電子回路基板の製造方法。 
A board designing step of drawing a wiring pattern figure of an intended electronic circuit board by using the electronic circuit board designing CAD system according to any one of claims 1 to 12.
In accordance with the design contents, a plurality of wiring layers are stacked via an insulating layer, and a portion to be plated where a wiring portion formed in the wiring layer is conductive is formed on the substrate surface while being exposed. A board manufacturing step of manufacturing an electronic circuit board having a metallization layer for conduction connected to the part formed on a side surface,
A plating step of plating the plated portion of the electronic circuit board via the metallization layer and the wiring portion for energization;
A method for manufacturing an electronic circuit board, comprising:
JP2003347531A 2003-10-06 2003-10-06 Cad system for design of electronic circuit board, recording medium recorded with program used therefor, and manufacturing method for electronic circuit board Pending JP2004118852A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003347531A JP2004118852A (en) 2003-10-06 2003-10-06 Cad system for design of electronic circuit board, recording medium recorded with program used therefor, and manufacturing method for electronic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003347531A JP2004118852A (en) 2003-10-06 2003-10-06 Cad system for design of electronic circuit board, recording medium recorded with program used therefor, and manufacturing method for electronic circuit board

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP08250699A Division JP3769141B2 (en) 1999-03-25 1999-03-25 CAD system for electronic circuit board design and recording medium storing program used therefor

Publications (2)

Publication Number Publication Date
JP2004118852A true JP2004118852A (en) 2004-04-15
JP2004118852A5 JP2004118852A5 (en) 2006-06-08

Family

ID=32290827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003347531A Pending JP2004118852A (en) 2003-10-06 2003-10-06 Cad system for design of electronic circuit board, recording medium recorded with program used therefor, and manufacturing method for electronic circuit board

Country Status (1)

Country Link
JP (1) JP2004118852A (en)

Similar Documents

Publication Publication Date Title
US8479140B2 (en) Automatically creating vias in a circuit design
US9672611B2 (en) Pattern analysis method of a semiconductor device
TWI467403B (en) Area classifying device, substrate detecting device and method for classifying area
JP5731837B2 (en) Design support apparatus and information processing method thereof
JP5241358B2 (en) Printed circuit board design support program, printed circuit board design support method, and printed circuit board design support apparatus
US6308143B1 (en) Layout input apparatus, layout input method, layout verification apparatus, and layout verification method
JP4633666B2 (en) Board design support apparatus and board design support program
JP3769141B2 (en) CAD system for electronic circuit board design and recording medium storing program used therefor
JP2004118852A (en) Cad system for design of electronic circuit board, recording medium recorded with program used therefor, and manufacturing method for electronic circuit board
US9710587B2 (en) Electric-substrate electrical design apparatus using three-dimensional space, electrical design method, program and computer-readable recording medium
JP2009026045A (en) Layout creating device and manufacturing method for semiconductor integrated circuit
JP4223412B2 (en) Plating lead evaluation program, evaluation apparatus provided with a computer-readable recording medium recording this plating lead evaluation program, and printed wiring board designed using these plating lead evaluation program or evaluation apparatus
WO2007043470A1 (en) Transfer product, transfer product fabricating method, and transfer product arrangement position identifying method
JPH11143917A (en) Check device and method for printed board
JP3763695B2 (en) CAD system for electronic circuit board design and recording medium storing program used therefor
US20060076547A1 (en) Three-dimensional viewing and editing of microcircuit design
JP3181353B2 (en) Multi-layer printed wiring board design CAD system
JP2832618B2 (en) Display method of each data for forming wiring route of printed wiring board
JP2006139524A (en) Printed board designing device, printed board designing method, recording medium to which program is recorded, and computer-readable program
JPH03171260A (en) Graphic editor device
JP2000155768A (en) Wiring route display method
TW583564B (en) Layout pattern producing system, layout pattern producing method, and the program making computer implementing the same
JP2004117741A (en) Method for forming drawing data
JP2004259212A (en) Design data preparing method for electronic circuit substrate, cad system for electronic circuit substrate, and manufacturing method for electronic circuit substrate
JPH04340666A (en) Picture display design method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060324

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061219