JPH03171260A - Graphic editor device - Google Patents

Graphic editor device

Info

Publication number
JPH03171260A
JPH03171260A JP1309360A JP30936089A JPH03171260A JP H03171260 A JPH03171260 A JP H03171260A JP 1309360 A JP1309360 A JP 1309360A JP 30936089 A JP30936089 A JP 30936089A JP H03171260 A JPH03171260 A JP H03171260A
Authority
JP
Japan
Prior art keywords
displayed
screen
dimensional
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1309360A
Other languages
Japanese (ja)
Inventor
Masako Murofushi
室伏 真佐子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1309360A priority Critical patent/JPH03171260A/en
Publication of JPH03171260A publication Critical patent/JPH03171260A/en
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE:To easily designate and correct the design alteration part of a constitution element by directly correcting the layout pattern of the constitution element on a three-dimensional graphic which is screen-displayed. CONSTITUTION:CPU 12 is provided with a position relation decision means 18, a three-dimensional graphic display means 19 and a correction support means 20. Thus, the three-dimensional position relation of the elements constituting a semiconductor integrated circuit is decided based on plane pattern information for respective layers. The constitution elements of the semiconductor integrated circuit is displayed on a CRT graphic by the three-dimensional graphic in accordance with the decided position relation. Next, the desired design of the semiconductor integrated circuit is executed by directly designating and correcting the constitution elements whose design is to be altered by a designer on the three-dimensional graphic which is screen-displayed. Thus, the position and the form of the constitution element of LSI can easily be grasped and the design alteration part of the constitution element can easily be designated and corrected.

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野〉 本発明は半導体集積回路の構成要素のレイアウトパター
ンを立体的に画面表示すると共に、その立体表示の画面
上でレイアウトパターンの修正を行えるグラフィックエ
ディタ装置に関する。
Detailed Description of the Invention [Purpose of the Invention (Industrial Field of Application)] The present invention displays a layout pattern of components of a semiconductor integrated circuit three-dimensionally on a screen, and displays the layout pattern on the three-dimensionally displayed screen. The present invention relates to a graphic editor device capable of making corrections.

(従来の技術〉 一般に、半導体集積回B(以下LSIと呼称する。)は
製造工程において各層毎に下層から順次所定のマスクパ
ターンに基づき半導体基板上にパターニング、エッチン
グなどの加工を施して製造されるものであり、多層の構
成要素を有する。
(Prior Art) In general, a semiconductor integrated circuit B (hereinafter referred to as LSI) is manufactured by performing processing such as patterning and etching on a semiconductor substrate based on a predetermined mask pattern for each layer from the bottom layer in the manufacturing process. It has multiple layers of components.

即ち、従来のLSIを楕戒する一回路は第5図(a)に
示すようにシリコン基板31と、シリコン基板31上の
Pウェル32、拡散層33、及びポリシリコン層34か
らなる導電部35と、同じくシリコン基板31上の非導
電性のシリコン酸化膜36とを有する多層の基本論理素
子37を備え、更に基本論理素子37上に下層の配線3
8と、上層の配線3つを備えて構成される。
That is, as shown in FIG. 5(a), one circuit that complies with the conventional LSI consists of a silicon substrate 31, a conductive portion 35 consisting of a P well 32, a diffusion layer 33, and a polysilicon layer 34 on the silicon substrate 31. and a non-conductive silicon oxide film 36 on a silicon substrate 31, and further includes a multilayer basic logic element 37 having a non-conductive silicon oxide film 36 on a silicon substrate 31, and a lower layer wiring 3 on the basic logic element 37.
8 and three upper layer wirings.

また,第5図(a>のマスクパターン図である第5図(
b)に示すように、基本論理素子37上にはコンタクト
40が配線38、配線39、及び導電部35の間の相互
の接触部を電気的に接続するべく設けられている。
In addition, FIG. 5(a) is a mask pattern diagram of FIG.
As shown in b), a contact 40 is provided on the basic logic element 37 to electrically connect the contact portion between the wiring 38, the wiring 39, and the conductive portion 35.

さらに、第5図(a)に示した回路を集積したLSIの
構戒例を第6図に示すように、下層の配線38は配線領
域41を介して隣り合う基本論理素子37間を接続する
。上層の配線39は一方の基本論理素子37から隣り合
う基本論理素子37を接続するのみならず、この隣り合
う基本論理素子37上を超えて、他方の基本論理素子3
7あるいはLSI入出力用素子42に接続することも可
能である。
Furthermore, as shown in FIG. 6, which is an example of the structure of an LSI integrated with the circuit shown in FIG. . The upper layer wiring 39 not only connects one basic logic element 37 to the adjacent basic logic element 37, but also connects the other basic logic element 3 by going over the adjacent basic logic element 37.
7 or the LSI input/output element 42.

上記楕成を有するLSIの要素である基本論理素子37
、配線38、及び配線3つのパターン設計を行う場合、
設計者は配線38、配線3つ、及び導電部35が互いに
接触してショートするのを避けるため、配線38、配線
39、及び導電部35がコンタクト40以外で互いに重
なり合うことがないよう設計していた。
Basic logic element 37 which is an element of LSI having the above-mentioned ellipse
, wiring 38, and three wiring patterns,
In order to prevent the wiring 38, the three wirings, and the conductive part 35 from coming into contact with each other and causing a short circuit, the designer designed the wiring 38, the wiring 39, and the conductive part 35 so that they do not overlap each other except for the contact 40. Ta.

それで、LSIの構成要素を上方から見た場合、導電部
35が配線38及び配線39に覆い隠されることかなく
、また同様に配線38が配線39に覆い隠されることが
ないので、設計者はLSIの構成要素の位置並びに形状
を容易に把握することが可能であった。
Therefore, when the LSI components are viewed from above, the conductive portion 35 is not covered by the wiring 38 and the wiring 39, and the wiring 38 is not covered by the wiring 39, so the designer can It was possible to easily grasp the positions and shapes of the LSI components.

そこで、LSIの楕戒要素の位置並びに形状を修正、追
加、あるいは削除するときには、設計者は上記槽戒要素
の位置関係を平面的に画面表示できるグラフィックエデ
ィタ装置を用い、LSIの構成要素を上方から平面的に
見たマスクパターン図で表示し、次いで修正対象となる
構成要素を指定し、その位置並びに形状を修正していた
.(発明が解決しようとする課題〉 しかしながら、近年LSIの製造技術の進歩により上層
の配線39が適宜の絶縁物に挟まれて複層化され、3層
以上の配線からなるLSIの製造が可能になってくると
、上記のマスクパターン図を表示するグラフィックエデ
ィタ装置にあっては、LSIの構成要素の位置並びに形
状を把握するのが難しくなり、構成要素の指定及び修正
が困難であるという問題が生じてきた。
Therefore, when modifying, adding, or deleting the position and shape of the elliptical elements of an LSI, the designer uses a graphic editor device that can display the positional relationship of the elliptical elements on a two-dimensional screen, and moves the LSI components upward. The mask pattern was displayed as a two-dimensional view, then the component to be modified was specified, and its position and shape were modified. (Problems to be Solved by the Invention) However, with recent advances in LSI manufacturing technology, the upper layer wiring 39 is sandwiched between appropriate insulators to form a multilayer structure, making it possible to manufacture LSIs with three or more layers of wiring. As a result, the graphic editor device that displays the above-mentioned mask pattern diagram has a problem in that it becomes difficult to grasp the position and shape of the LSI components, and it is difficult to specify and modify the components. It has arisen.

その理由は、絶縁物に挟まれた配線39は配線38、異
なる層の配線39、あるいは導電部35と重なり合って
も接触してショートすることがなく、設計者は基本論理
素子37上で自在に配線39のパターン設計を行えるの
で、複数の異なる層の配線39を上方から見た場合配線
39が重なり合い、ひいては基本論理素子37全面を覆
い隠すことがあるからである。
The reason for this is that even if the wiring 39 sandwiched between insulators overlaps the wiring 38, the wiring 39 of a different layer, or the conductive part 35, it will not contact and short-circuit, and the designer can freely arrange the wiring on the basic logic element 37. This is because the pattern of the wiring 39 can be designed, so that when the wiring 39 in a plurality of different layers is viewed from above, the wiring 39 overlaps and may cover the entire surface of the basic logic element 37.

また、配線3つとして用いる層の数が増えてくるとマス
クパターン図上で配線39を見た場合、異なる眉間での
配線3つの重なりが多くなり配線39が密集するように
なるので、配線39の位置並びに形状の判別が困難にな
るからである。
Also, as the number of layers used as three wiring increases, when looking at the wiring 39 on the mask pattern diagram, the three wirings between different eyebrows will overlap and the wiring 39 will become densely packed. This is because it becomes difficult to determine the position and shape of.

そこで、本発明は上記従来技術の問題点を解消するもの
で、その目的とするところは、LSIの構成要素の位置
並びに形状を容易に把握することができ、かつ槽成要素
の設計変更箇所の指定及び修正が容易なグラフィックエ
ディタ装置を提供することである。
SUMMARY OF THE INVENTION The present invention is intended to solve the above-mentioned problems of the prior art.The purpose of the present invention is to make it possible to easily grasp the positions and shapes of LSI components, and to detect changes in the design of LSI components. It is an object of the present invention to provide a graphic editor device that is easy to specify and modify.

「発明の槽戊1 (課題を解決するための手段) 上記課題を解決するための本発明は、半導体集積回路の
各層毎のレイアウトパターンに関するデータ、あるいは
該データおよび外部からの指示に基づき前記半導体集積
回路の槽戒要素の立体的な位置関係を決定する位置関係
決定手段と、該手段により決定された前記半導体集積回
路の構戒要素の立体的な位置関係を用いて前記楕戒要素
を立体図で画面表示する立体図表示手段と、前記構成要
素の立体的なレイアウトパターンを変更すべく前記立体
図表示手段により画面表示される立体図上で直接前記槽
戒要素のレイアウトパターンを修正する作業を支援する
修正支援手段を備えたことを特徴とする.。
Summary of the Invention 1 (Means for Solving the Problems) The present invention for solving the above problems is based on data regarding the layout pattern of each layer of a semiconductor integrated circuit, or based on the data and instructions from the outside. A positional relationship determination means for determining the three-dimensional positional relationship of the structure elements of the integrated circuit, and a three-dimensional positional relationship of the structure elements of the semiconductor integrated circuit determined by the means to determine the three-dimensional positional relationship of the elliptical elements. A three-dimensional diagram display means for displaying a diagram on the screen, and a work for directly modifying the layout pattern of the tank precept elements on the three-dimensional diagram displayed on the screen by the three-dimensional diagram display means in order to change the three-dimensional layout pattern of the component. It is characterized by being equipped with a correction support means to support.

(作用〉 本発明のグラフィックエディタ装置では、半導体集積回
路の各層毎のマスクパターンを設計する時用いられる平
面的なパターン情報に基づき、設計者の便宜に応じて半
導体集積回路を槽戒する嬰素の會仕的なf立W間係が決
定されると共にーこの決定された位置関係に従って半導
体集積回路の構成要素が立体図でCRT画面上などに表
示される。次いで、設計者が設計変更しようとする楕成
要素を画面表示される立体図上で直接に指定し修正する
ことにより所望の半導体集積回路の設計がなされる。
(Function) The graphic editor device of the present invention provides a graphic editor for controlling a semiconductor integrated circuit according to the designer's convenience, based on planar pattern information used when designing a mask pattern for each layer of a semiconductor integrated circuit. The structural relationship between F and W is determined, and the components of the semiconductor integrated circuit are displayed in a three-dimensional diagram on a CRT screen or the like in accordance with this determined positional relationship.Next, the designer attempts to modify the design. A desired semiconductor integrated circuit can be designed by directly specifying and modifying the elliptical elements on the three-dimensional diagram displayed on the screen.

即ち、立体的に半導体集積回路の槽成要素がCRT画面
上などに表示されるので、平面図で見た場合重なり合っ
て判別できない構成要素の位置並びに形状を容易に設計
者が認識できる。また、変更すべきtf4fi.要素を
容易に判別できる立体図上で直接に修正操作ができる。
That is, since the components of a semiconductor integrated circuit are displayed three-dimensionally on a CRT screen or the like, a designer can easily recognize the positions and shapes of components that overlap and cannot be distinguished when viewed in a plan view. Also, tf4fi. which should be changed. Modifications can be made directly on the 3D diagram, where elements can be easily identified.

(実施例) 以下本発明の一実施例を図面を参照して説明する。(Example) An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例に係わるグラフィックエディ
タ装置の全体構成を示す説明図である。
FIG. 1 is an explanatory diagram showing the overall configuration of a graphic editor device according to an embodiment of the present invention.

グラフィックエディタ装置は、主記憶部1lを内蔵した
CPU12と、該CPUI 2にバス13を介して接続
するマスクパターン情報記憶部14と、キーボード15
と、マウス16と、CRTディスプレイ17から楕戊さ
れる。
The graphic editor device includes a CPU 12 having a built-in main storage section 1l, a mask pattern information storage section 14 connected to the CPU 2 via a bus 13, and a keyboard 15.
, the mouse 16 and the CRT display 17 are omitted.

ここで、CPU12は設計者の指示に基づき半導体集積
回路(以下LSIと呼称する。)の構成要素の立体的な
位置関係を決定する位置関係決定千段18と、決定され
た構成要素の位置関係を用いてその槽成要素の位置並び
に形状を設計者が指定した視点から透視図で画面表示す
るよう指示する立体図表示手段1つと、表示された構成
要素のレイアウトパターンの変更に関し設計者の修正作
業を支援する修正支援手段20を備える。
Here, the CPU 12 operates a positional relationship determining step 18 for determining the three-dimensional positional relationship of the components of a semiconductor integrated circuit (hereinafter referred to as LSI) based on instructions from the designer, and A three-dimensional diagram display means that instructs to display the position and shape of the tank component on the screen in a perspective view from the viewpoint specified by the designer, and the designer's correction regarding changes in the layout pattern of the displayed component. A correction support means 20 is provided to support the work.

主記憶部11は、入力データを格納するのみならず、C
PU12で処理された結果も格納する。
The main storage unit 11 not only stores input data, but also stores C
The results processed by the PU 12 are also stored.

マスクパターン情報記憶部14は、LSIをマスキング
して製造するとき用いられる各層毎のマスクの平面的な
パターン情報及びマスクの使用順序を格納する。
The mask pattern information storage unit 14 stores planar pattern information of masks for each layer used when manufacturing LSIs by masking, and the order in which the masks are used.

以上の楕戒において;設計者がキーボード15を用いて
修正対象とするLSIを指定すると、CPU12はマス
クパターン情報記憶部14から該当するLSIの製造時
に用いられる各層毎のマスクの平面的なパターン情報及
びマスクの使用順序を読取る。次いで、位置関係決定手
段18はcpU12が読み取ったデータを用いてLSI
の槽成要素である基本論理回路、配線、コンタクトの立
体的な位置関係を決定する。この位置関係は主記憶部1
1に格納されると共に,立体図表示手段1つにより第2
図に示すようにCRTディスプレイ17の画面上に透視
図21として表示される。
In the above ellipse, when the designer specifies an LSI to be modified using the keyboard 15, the CPU 12 retrieves planar pattern information of the mask for each layer used in manufacturing the corresponding LSI from the mask pattern information storage unit 14. and read the mask usage order. Next, the positional relationship determining means 18 uses the data read by the cpU 12 to
Determine the three-dimensional positional relationship of the basic logic circuits, wiring, and contacts that are the components of the device. This positional relationship is
1, and the second
As shown in the figure, a perspective view 21 is displayed on the screen of the CRT display 17.

ここで、第2図に示される画面には、透視図21の他、
設計者への便宜のため透視図21に表示された楕成要素
がLSI上でどこに位置するかの表示22がなされる。
Here, in addition to the perspective view 21, the screen shown in FIG.
For the convenience of the designer, an indication 22 is made of where the elliptical element displayed in the perspective view 21 is located on the LSI.

また、設計者がマウス16のマウスカーソルあるいは入
力ペンなどを用いてズーム、表示箇所の移動、又は視線
方向を指定することにより透視図21に対する視点を指
定できる視点位置指定部23と、LSIの構成要素の位
置並びに形状の修正メニュー24とが表示される。
The LSI also includes a viewpoint position specifying section 23 that allows the designer to specify a viewpoint with respect to the perspective view 21 by zooming, moving the display location, or specifying the line of sight direction using the mouse cursor of the mouse 16 or an input pen, and the LSI configuration. A menu 24 for modifying the position and shape of the element is displayed.

例えば、設計者が視点位置指定部23において拡大を指
定すると、第3図(a>に示すように透視図21は拡大
され特定の1戊要素が明瞭に表示され、縮小を指定する
と第3図(b)に示すように透視図2lは縮小され比較
的広い範囲が表示される。
For example, when the designer specifies enlargement in the viewpoint position specifying section 23, the perspective view 21 is enlarged and a specific element is clearly displayed, as shown in FIG. As shown in (b), the perspective view 2l is reduced and a relatively wide area is displayed.

また、設計者が視点位置指定部23において表示部の上
下前後左右方向のいずれかへの移動を指定すると構成要
素の表示箇所が指定に応して移動し、特に上下方向を指
定した場合上方の配線層あるいは下方の配線層に画面表
示が移る。
Furthermore, when the designer specifies the movement of the display section in the vertical, front, back, left, or right directions in the viewpoint position specification section 23, the display location of the component moves according to the specification. The screen display moves to the wiring layer or the lower wiring layer.

さらに、設計者が視点位置指定部23において例えば視
線方向をθ=0゜からθ=90゜へ順次指定を変えると
、表示画面は前方から水平に見た構成要素の眉間の表示
(θ=0゜)から第2図に示される前方の斜め上方から
構成要素及び構成要素間を見る表示(θ=45゜)に移
り、更に従来の平面図に相当する表示くθ=90’ )
へと変わる。
Furthermore, when the designer sequentially changes the line-of-sight direction from θ=0° to θ=90° in the viewpoint position specifying unit 23, the display screen will display the glabella of the component viewed horizontally from the front (θ=0゜゜) to the display (θ = 45°) that looks at the components and between the components from diagonally above the front shown in Fig. 2, and then further to the display corresponding to the conventional plan view (θ = 90').
It changes to.

次いで、設計者がマウスl6を操作してレイアウトパタ
ーンの修正対象となる[要素を画面上で指定すると、こ
の指定された槽成要素がCPU12の修正支搗手段20
により特定され主記憶部l1に格納される。
Next, when the designer operates the mouse 16 to designate an element on the screen to be modified in the layout pattern, the designated component element is displayed in the modification support means 20 of the CPU 12.
is specified and stored in the main storage unit l1.

ここで、例えば第2図の透視図21内に示される矢印P
が示す箇所をマウス16のマウスカーソルで指定した場
合、第4図に示すようにマウスカーソルの指定する範囲
は立体的な領域Vになる。
Here, for example, the arrow P shown in the perspective view 21 of FIG.
When the point indicated by is specified with the mouse cursor of the mouse 16, the range specified by the mouse cursor becomes a three-dimensional area V, as shown in FIG.

その理由は、平面図を表示しているときには、マウスカ
ーソルが示す画面上の一点はその平面図の点に対応して
いるが、3次元の立体図を表示しているときのマウスカ
ーソルの指す一点は直線に対応している.実際にはマウ
スカーソルの指すのは一点ではなく面となるので立体に
対応するためである. それで、マウスカーソルに指定される楕成要素は複数個
になることが多い。
The reason for this is that when a plan view is displayed, the point on the screen indicated by the mouse cursor corresponds to the point on the screen, but when a three-dimensional three-dimensional view is displayed, the point on the screen that the mouse cursor points to corresponds to the point on the screen. One point corresponds to a straight line. This is because the mouse cursor actually points to a surface rather than a single point, so it corresponds to a three-dimensional object. Therefore, the number of elliptical elements specified by the mouse cursor is often multiple.

そこで、本実施例では人間の一般的な感覚に合うよう、
画面上に表示されている平面領域A内の楕戒要素で,か
つマウスカーソルが指す平面領域Aの右上端の位置に一
番近い楕成要素C(第2図に示す。〉がマウスカーソル
が指定する修正対象であると決めている。
Therefore, in this example, in order to match the general sense of humans,
The elliptical element C (shown in Figure 2), which is an elliptical element within the plane area A displayed on the screen and which is closest to the upper right corner of the plane area A pointed to by the mouse cursor, is It has been decided that this is the specified modification target.

さらに、設計者が第2図に示す修正メニュー24から配
線の削除あるいは挿入などをマウスカーソルあるいは入
力ペンを用いて画面上で直接に指定すると、修正支搗手
段20により修正がなされる。同時に、修正後の楕成要
素の位置並びに形状が主記憶部11に格納されると共に
、立体図表示手段19によりCRTディスプレイ17上
に改められた透視図が表示される。
Further, when the designer directly specifies deletion or insertion of wiring on the screen using a mouse cursor or an input pen from the modification menu 24 shown in FIG. 2, the modification is made by the modification support means 20. At the same time, the corrected position and shape of the elliptical element are stored in the main storage section 11, and the revised perspective view is displayed on the CRT display 17 by the stereoscopic view display means 19.

従って、本実施例では透視図を用いてLSIの構成要素
のパターン設計を行い、上記楕戊要素の位置並びに形状
、特に異なる眉間での構成要素の接続関係を設計者にそ
の視覚に訴えて瞬時に分がり易く伝えることができる。
Therefore, in this embodiment, the pattern design of the LSI components is carried out using perspective drawings, and the position and shape of the elliptical elements, especially the connection relationships between the components between the different eyebrows, are instantly determined by appealing to the designer's visual sense. Can convey information in an easy-to-understand manner.

また、設計者は透視図に対する視点の位置決めを表示画
面で確認をとりながら容易に行うことができるので、変
更すべき槽戒要素の探索及び拡大表示を迅速に行うこと
ができると共に、上記楕戊要素の特定が容易である. さらに、設計者は適宜修正メニューを選択し透視図上で
特定された構戒要素を直接に修正することができ、かつ
その修正結果を透視図上で確認することができるので、
所望の修正作業を迅速、確実、容易に行うことができる
In addition, the designer can easily position the viewpoint with respect to the perspective view while checking on the display screen, so the designer can quickly search for and enlarge the tank element to be changed, and also It is easy to identify elements. Furthermore, the designer can directly modify the structural elements identified on the perspective view by selecting the modification menu as appropriate, and can check the modification results on the perspective view.
Desired correction work can be performed quickly, reliably, and easily.

さらにまた、設計者は修正後の楕戊要素の位置並びに形
状を表示画面上の透視図でいつでも確認することができ
、また上記位置並びに形状を容易に認識できるので将来
必要となる作業内容の決定を容易に行うことができる, 以上の本実施例の説明においては、透視図に対する視線
方向は前方のみとしたが、後方あるいは左右方向など任
意の方向からLSIの構成要素を見ることができるよう
にしてもよい. また、LSIの楕成要素が多すぎて透視図を用いて表示
しても楕成要素の位置並びに形状を把握することが困難
である場合には、楕成要素の一部の層のみを表示するよ
うにしても良い。即ち、連続した数層のみが表示される
ようにし、例えば設計者が透視図の表示箇所の移動を上
(下〉へ指定示を止め、表示されている最上層(最下層
)の上(下)の層の表示が行われるようにしても良い。
Furthermore, the designer can check the position and shape of the modified elliptical element at any time using the perspective view on the display screen, and since the above position and shape can be easily recognized, the designer can decide what work will be required in the future. In the above description of this embodiment, the line of sight with respect to the perspective view is limited to the front, but it is also possible to view the LSI components from any direction, such as backward or left/right. You can. In addition, if there are too many elliptical elements in an LSI and it is difficult to understand the positions and shapes of the elliptical elements even if they are displayed using a perspective view, only some layers of the elliptical elements are displayed. You may also do this. In other words, only a few consecutive layers are displayed, and for example, the designer can move the display part of the perspective view upwards (downward), and then move the displayed top layer (bottom layer) above (downward) ) layers may be displayed.

さらに、LSIの楕戒要素の位置関係の基となるマスク
のパターンは平面的である。それで、複雑な形状の構成
要素を新しくグラフィックエディタ装置を用いて描き出
し、追加するような作業を行う場合には設計者にとって
透視図上で行うよりも平面図上で行うほうが容易な場合
がある.そこで、LSIの楕戒要素を表示する場合には
把握の容易な透視図で行い、構成要素の修正は平面図で
表示して行うようにしても良い。
Furthermore, the pattern of the mask, which is the basis of the positional relationship of the elliptical elements of the LSI, is planar. Therefore, when a designer needs to draw and add components of a complex shape using a graphic editor, it may be easier for the designer to do so on a plan view than on a perspective view. Therefore, when displaying the elliptical elements of the LSI, it may be done using a perspective view that is easy to grasp, and when modifying the components, it may be displayed using a plan view.

さらにまた、LSIの構成要素である配線は帯状でコン
タクトは矩形状で両構成要素は単純な平面形状である。
Furthermore, the wiring, which is a component of the LSI, is strip-shaped, the contact is rectangular, and both components have a simple planar shape.

それに反して、基本論理素子は複雑な形状を持つパター
ンから構成されているのが普通である。そこで、配線及
びコンタクトを修正する場合には本実施例と同様に、配
線層内及び配線層間の状況を把握しやすい透視図を用い
、基本論理素子の修正を行う場合には複雑な形状を描き
本発明は、上記実施例に限定されるものではなく、適宜
の設計的変更により、適宜の態様で実施し得るものであ
る。
In contrast, basic logic elements are usually constructed from patterns with complex shapes. Therefore, when modifying wiring and contacts, as in this embodiment, a perspective view is used that makes it easy to understand the situation within and between wiring layers, and when modifying basic logic elements, complex shapes are drawn. The present invention is not limited to the above-described embodiments, but can be implemented in any appropriate manner by making appropriate design changes.

[発明の効果] 以上説明したように本発明では、半導体集積回路の各層
毎のレイアウトパターンに関するデータ、あるいは該デ
ータおよび外部からの指示に基づき前記半導体集積回路
の構成要素の立体的な位置関係を決定する位置関係決定
手段と、該手段により決定された前記半導体集積回路の
構成要素の立体的な位置関係を用いて前記構成要素を立
体図で画面表示する立体図表示手段と、前記構成要素の
立体的なレイアウトパターンを変更すべく前記立体図表
示手段により画面表示される立体図上で直接前記横戊要
素のレイアウトパターンを修正する作業を支援する修正
支援手段を備えたので、設計者はLSIの構成要素の位
置並びに形状を容易に把握することができ、かつ槽成要
素の設計変更箇所の指定及び修正が容易であり、迅速に
設計作業を行うことができる。
[Effects of the Invention] As explained above, in the present invention, the three-dimensional positional relationship of the components of the semiconductor integrated circuit is determined based on data regarding the layout pattern of each layer of the semiconductor integrated circuit, or based on the data and instructions from the outside. a positional relationship determining means for determining a positional relationship; a three-dimensional diagram displaying means for displaying a three-dimensional diagram of the component on a screen using the three-dimensional positional relationship of the component of the semiconductor integrated circuit determined by the means; In order to change the three-dimensional layout pattern, the designer is provided with a modification support means that supports the work of directly modifying the layout pattern of the horizontal elements on the three-dimensional diagram displayed on the screen by the three-dimensional diagram display means. It is possible to easily grasp the positions and shapes of the structural elements of the tank, and it is also easy to designate and modify the design changes of the structural elements, so that the design work can be carried out quickly.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図乃至第4図は本発明のグラフィックエディタ装置
の一実施例を示し、 第1図は全体楕成を示す説明図、 第2図はCRTディスプレイの画面表示の説明図、第3
図(a>は第2図に示す透視図を拡大したときの説明図
、 第3図(b)は第2図に示す透視図を縮小したときの説
明図、 第4図はマウスが指定する立体的な領域の説明図、第5
図乃至第6図は従来の半導体集積回路を示し、第5図(
a)は一回路の楕造図、 第5図(b)は第5図(a)に示す一回路の平面的なマ
スクパターン図、 第6図は配線層が2層であるときの配線形状を示す説明
図である。 12・・・CPU 14・・・マスクパターン情報記憶部 16・・・マウス 17・・・CRTディスプレイ 1 1 2 8・・・位置関係決定手段 9・・・立体図表示手段 0・・・修正支援手段
1 to 4 show an embodiment of the graphic editor device of the present invention, FIG. 1 is an explanatory diagram showing the overall ellipse, FIG. 2 is an explanatory diagram of the screen display of a CRT display, and FIG.
Figures (a> is an explanatory diagram when the perspective view shown in Figure 2 is enlarged, Figure 3 (b) is an explanatory diagram when the perspective view shown in Figure 2 is reduced, and Figure 4 is specified by the mouse. Explanatory diagram of three-dimensional area, 5th
Figures 6 to 6 show conventional semiconductor integrated circuits, and Figure 5 (
a) is an elliptical diagram of one circuit, FIG. 5(b) is a planar mask pattern diagram of one circuit shown in FIG. 5(a), and FIG. 6 is a wiring shape when there are two wiring layers. FIG. 12... CPU 14... Mask pattern information storage section 16... Mouse 17... CRT display 1 1 2 8... Positional relationship determining means 9... Three-dimensional diagram display means 0... Correction support means

Claims (1)

【特許請求の範囲】[Claims] 半導体集積回路の各層毎のレイアウトパターンに関する
データ、あるいは該データおよび外部からの指示に基づ
き前記半導体集積回路の構成要素の立体的な位置関係を
決定する位置関係決定手段と、該手段により決定された
前記半導体集積回路の構成要素の立体的な位置関係を用
いて前記構成要素を立体図で画面表示する立体図表示手
段と、前記構成要素の立体的なレイアウトパターンを変
更すべく前記立体図表示手段により画面表示される立体
図上で直接前記構成要素のレイアウトパターンを修正す
る作業を支援する修正支援手段を備えたことを特徴とす
るグラフィックエディタ装置。
a positional relationship determining means for determining the three-dimensional positional relationship of the components of the semiconductor integrated circuit based on data regarding the layout pattern of each layer of the semiconductor integrated circuit, or the data and instructions from the outside; 3D diagram display means for displaying the component in a 3D diagram on a screen using the 3D positional relationship of the component of the semiconductor integrated circuit; and 3D diagram display means for changing the 3D layout pattern of the component. What is claimed is: 1. A graphic editor apparatus comprising: a correction support means for supporting a work of directly correcting a layout pattern of the component on a three-dimensional diagram displayed on a screen.
JP1309360A 1989-11-30 1989-11-30 Graphic editor device Pending JPH03171260A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1309360A JPH03171260A (en) 1989-11-30 1989-11-30 Graphic editor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1309360A JPH03171260A (en) 1989-11-30 1989-11-30 Graphic editor device

Publications (1)

Publication Number Publication Date
JPH03171260A true JPH03171260A (en) 1991-07-24

Family

ID=17992063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1309360A Pending JPH03171260A (en) 1989-11-30 1989-11-30 Graphic editor device

Country Status (1)

Country Link
JP (1) JPH03171260A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175835A (en) * 1993-12-20 1995-07-14 Nec Corp Pattern display device
WO2013058117A1 (en) * 2011-10-20 2013-04-25 株式会社図研 Electronic-substrate electrical design device using three-dimensional space, electrical design method, program, and computer-readable recording medium

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175835A (en) * 1993-12-20 1995-07-14 Nec Corp Pattern display device
WO2013058117A1 (en) * 2011-10-20 2013-04-25 株式会社図研 Electronic-substrate electrical design device using three-dimensional space, electrical design method, program, and computer-readable recording medium
JPWO2013058117A1 (en) * 2011-10-20 2015-04-02 株式会社図研 Electrical design apparatus, electrical design method, program, and computer-readable recording medium for electronic substrate using three-dimensional space
US9710587B2 (en) 2011-10-20 2017-07-18 Zuken Inc. Electric-substrate electrical design apparatus using three-dimensional space, electrical design method, program and computer-readable recording medium

Similar Documents

Publication Publication Date Title
US8531418B2 (en) Touch sensor having improved edge response
US8612923B2 (en) Methods, systems, and computer-program products for item selection and positioning suitable for high-altitude and context sensitive editing of electrical circuits
JP3710710B2 (en) Polygon representation in IC layout
US10248751B2 (en) Alternative hierarchical views of a circuit design
US8479140B2 (en) Automatically creating vias in a circuit design
KR100216691B1 (en) Layout input apparatus, layout input method, layout verification apparatus, and layout verification method
US8356265B2 (en) Offset fill
JPH03171260A (en) Graphic editor device
US9710587B2 (en) Electric-substrate electrical design apparatus using three-dimensional space, electrical design method, program and computer-readable recording medium
US20060076547A1 (en) Three-dimensional viewing and editing of microcircuit design
JP3769141B2 (en) CAD system for electronic circuit board design and recording medium storing program used therefor
JP2004252743A (en) Design apparatus for multilayer wired board, its design method and recording medium
JP7344452B2 (en) 3D LSI layout pattern display device, method, program, and 3D LSI layout pattern generation device
JP6838624B2 (en) 3D LSI layout pattern display device, method, program, and 3D LSI layout pattern generator
JP5407450B2 (en) Semiconductor integrated circuit design support method and manufacturing method
JPH1065007A (en) Apparatus and method for designing semiconductor integrated circuit
JPH10312408A (en) Semiconductor design verification device and method
JP2914302B2 (en) Displaying wiring restrictions in wiring design
JP3096112B2 (en) IC pattern design system
TW583564B (en) Layout pattern producing system, layout pattern producing method, and the program making computer implementing the same
JP2864679B2 (en) Placement prohibited area determination method by component placement
JPS59204255A (en) Integrated circuit system and art work system
JPH06162143A (en) Display method for wiring designing by cad
JPH06215072A (en) Designing method for wiring path
JPH07160756A (en) Graphic distance confirming method for design of printed circuit board