JP2004117695A - Semiconductor device, electrooptical device, electronic device, manufacturing method of semiconductor device, and manufacturing method of electrooptical device - Google Patents

Semiconductor device, electrooptical device, electronic device, manufacturing method of semiconductor device, and manufacturing method of electrooptical device Download PDF

Info

Publication number
JP2004117695A
JP2004117695A JP2002279294A JP2002279294A JP2004117695A JP 2004117695 A JP2004117695 A JP 2004117695A JP 2002279294 A JP2002279294 A JP 2002279294A JP 2002279294 A JP2002279294 A JP 2002279294A JP 2004117695 A JP2004117695 A JP 2004117695A
Authority
JP
Japan
Prior art keywords
insulating film
photosensitive resin
film
inorganic insulating
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002279294A
Other languages
Japanese (ja)
Inventor
Yukimasa Ishida
石田　幸政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002279294A priority Critical patent/JP2004117695A/en
Publication of JP2004117695A publication Critical patent/JP2004117695A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device capable of enhancing electrical characteristics and reliability of a capacitor formed on a substrate without adding a fresh layer and efficiently forming a projecting and recessed pattern for scattering light, to provide an electrooptical device using the semiconductor device as a substrate for holding an electrooptical substance, to provide an electronic device using the same, to provide a manufacturing method of the semiconductor device and to provide a manufacturing method of the electrooptical device. <P>SOLUTION: When a projecting and recessed part formed layer 7a is formed on a TFT array substrate 10 of the transflective electrooptical device, a half exposure region and a full exposure region are set. By using the full exposure region, a surface protective film 5 in a contact hole 9g is removed and a surface protective film 7 is left at the bottom part of a hole 7c for forming a capacitor to be used as a dielectric film of a storage capacitance 60. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置、この半導体装置を電気光学物質を保持するための基板として用いた電気光学装置、それを用いた電子機器、半導体装置の製造方法、および電気光学装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体素子、多層に形成した配線や電極のコンタクトホールを介しての電気的な接続部分、および基板上に形成した絶縁膜を誘電体膜として用いたキャパシタを基板上に有し、かつ、基板上に感光性樹脂層が形成された半導体装置としては、例えば、反射型、あるいは半透過・反射型のＴＦＴ（薄膜トランジスタ／Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）アクティブマトリクス型液晶装置（電気光学装置）に用いられているＴＦＴアレイ基板がある。
【０００３】
このＴＦＴアレイ基板では、ＴＦＴアレイ基板１０の基体たる透明な基板１０′の表面に画素スイッチング用のＴＦＴ３０が形成され、このＴＦＴ３０の上層には、シリコン酸化膜などからなる層間絶縁膜４、およびシリコン窒化膜などからなる表面保護膜５が形成されている。層間絶縁膜４の表面には、データ線６ａと同時形成されたドレイン電極６ｂが形成され、このドレイン電極６ｂは、層間絶縁膜４に形成されたコンタクトホールを介してＴＦＴ３０の高濃度ドレイン領域１ｅに電気的に接続している。各画素にはアルミニウム膜などからなる光反射膜８ａが形成され、この光反射膜８ａの上層にＩＴＯ膜などからなる透光性の画素電極９ａが形成されている。ここで、光反射膜８ａには光透過窓８ｄが形成され、この光透過窓８ｄに相当する部分には、ＩＴＯからなる画素電極９ａは存在するが、光反射膜８ａが存在しない。また、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁膜２と同時形成された絶縁膜（誘電体膜）を介して容量線３ｂが上電極として対向することにより、蓄積容量６０Ａが構成されている。
【０００４】
このように構成したＴＦＴアレイ基板１０を用いた液晶装置では、図１１に矢印ＬＡで示すように、対向基板２０側から入射した光をＴＦＴアレイ基板１０側で反射し、対向基板２０側から出射された光によって画像を表示する（反射モード）。また、ＴＦＴアレイ基板１０の側に配置されたバックライト装置（図示せず）から出射された光は、図１１に矢印ＬＢ０で示すように、光反射膜８ａが形成されていない光透過窓８ｄを介して液晶層５０に入射してから対向基板２０を透過していき、表示に寄与する（透過モード）。
【０００５】
ここで、光反射膜８ａで反射された光の方向性が強いと、画像をみる角度で明るさが異なるなどの視野角依存性が顕著に出てしまう。そこで、液晶装置を製造する際、表面保護膜５の表面に、アクリル樹脂などといった感光性樹脂を８００ｎｍ〜１５００ｎｍの厚さに塗布した後、フォトリソグラフィ技術を用いて、光反射膜８ａの下層側に、感光性樹脂層からなる凹凸形成層１３ａを所定のパターンで選択的に残すことにより、光反射膜８ａの表面に光散乱用の凹凸パターン８ｇを付与している。また、このままでは、凹凸パターン８ｇに凹凸形成層１３ａのエッジがそのまま出てしまうので、凹凸形成層１３ａの上層にもう１層、流動性の高い感光性樹脂層からなる上層絶縁膜１３ｂを塗布、形成することにより、光反射膜８ａの表面にエッジのない、なだらかな形状の凹凸パターン８ｇを付与している。
【０００６】
従って、画素電極９ａとドレイン電極６ｂとの間には、上層絶縁膜１３ｂ、凹凸形成層１３ａ、表面保護膜５、および層間絶縁膜４が介在するので、これらの膜に形成したコンタクトホールを介して画素電極９ａとドレイン電極６ｂとを電気的に接続している（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開２０００−１７１７９３号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、高濃度ドレイン領域１ｅからの延設部分１ｆを下電極として用いた蓄積容量６０Ａでは、延設部分１ｆを構成する半導体膜の表面に存在する凹凸によって耐電圧が低いという問題点がある。また、蓄積容量６０Ａの耐電圧を上げようと、ゲート絶縁膜２の膜厚を厚くすると、ＴＦＴ３０のトランジスタ特性が変わってしまうという問題点がある。
【０００９】
また、従来のＴＦＴアレイ基板１０では、光反射膜８ａの表面になだらかな表面形状を備えた光散乱用の凹凸パターン８ｇを付与するのに、感光性樹脂に対する露光、現像を２回、行って、凹凸形成層１３ａおよび上層絶縁膜１３ｂを形成する必要があるため、生産効率が低い。それ故、液晶装置のコストダウンを図ることができないという問題点がある。
【００１０】
以上の問題点に鑑みて、本発明の課題は、新たな層を追加することなく、基板上に形成されるキャパシタの電気的特性および信頼性を高めることができる半導体装置、この半導体装置を電気光学物質を保持するための基板として用いた電気光学装置、それを用いた電子機器、半導体装置の製造方法、および電気光学装置の製造方法を提供することにある。
【００１１】
また、本発明の課題は、感光性樹脂に対する露光、現像を１回、行うだけで光反射膜の表面になだらかな表面形状を備えた光散乱用の凹凸パターンを付与することにより、生産効率を向上することのできる半導体装置、この半導体装置を電気光学物質を保持するための基板として用いた電気光学装置、それを用いた電子機器、半導体装置の製造方法、および電気光学装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、本発明では、所定のパターンで形成された下層側導電膜と、該下層側導電膜の上層に形成された無機絶縁膜と、該無機絶縁膜の上層に形成された感光性樹脂層と、該感光性樹脂層の上層側に所定のパターンで形成された上層側導電膜とを基板上に有する半導体装置において、前記感光性樹脂には、底部で前記無機絶縁膜が除去された第１の穴と、底部に前記無機絶縁膜が残ってる第２の穴とが形成されていることを特徴とする。
【００１３】
本発明において、前記第１の穴は、例えば、コンタクトホールであり、当該第１の穴の底部では、前記無機絶縁膜が除去されて露出した前記下層側導電膜からなる中継電極の表面に前記上電極が直接、あるいは他の導電膜を介して積層されて、前記中継電極と前記上電極とが電気的に接続され、前記第２の穴は、例えば、キャパシタ形成用穴であり、当該第２の穴の底部に前記上層側導電膜からなる上電極が直接、あるいは他の導電膜を介して積層されて、前記上電極、前記無機絶縁膜、および前記下層側導電膜からなる下電極を備えたキャパシタが形成されている。
【００１４】
本発明では、下層側導電膜、無機絶縁膜、感光性樹脂層、および上層側導電膜がこの順に形成された基板上において、下層側導電膜と上層側導電膜との間に介在する無機絶縁膜、あるいはこの無機絶縁膜と感光性樹脂層を誘電体膜としてキャパシタを構成する。ここで、無機絶縁膜は層間絶縁膜あるいは表面保護膜として形成されたものであるため、ゲート絶縁膜と違って、膜厚などを変えても、トランジスタ特性に影響を及ぼさない。但し、感光性樹脂層は、凹凸形成層などを構成するもので分厚く形成されることから、このような分厚い感光性樹脂層を誘電体膜として用いると、キャパシタの静電容量が小さなものとなってしまうが、本発明では、感光性樹脂のキャパシタ形成用穴を形成し、この穴の底部でキャパシタを構成するため、大きな静電容量を得ることができる。また、感光性樹脂層に形成したコンタクトホールを介して、下層側導電膜からなる中継電極と、上層絶縁膜からなる上電極とを電気的に接続を図る部分では、このコンタクトホールの底部では無機絶縁膜を除去してあるので、中継電極と上電極との電気的な接続に支障はない。
【００１５】
本発明において、前記キャパシタ形成用穴の底部に前記感光性樹脂が残っている場合には、前記キャパシタは、当該感光性樹脂層および前記無機絶縁膜を誘電体層として用いることになる。
【００１６】
これに対して、前記キャパシタ形成用穴の底部で前記感光性樹脂が完全に除去されている場合には、前記キャパシタは、前記無機絶縁膜を誘電体層として用いることになる。この場合、前記キャパシタ形成用穴の底部には、他の領域に残っている前記該無機絶縁膜と同一の膜厚で前記無機絶縁膜が残っている場合もあるが、キャパシタ形成用穴の底部で感光性樹脂が完全に除去されているので、前記キャパシタ形成用穴の底部では、他の領域に残っている前記該無機絶縁膜よりも薄い膜厚で前記無機絶縁膜を残してもよい。このように構成すると、キャパシタにおいて誘電体膜が薄いので、大きな静電容量を得ることができる。
【００１７】
本発明において、前記感光性樹脂層は、表面がなだらかな凹凸形成層として所定のパターンに形成されて、当該感光性樹脂層の上層側に前記他の導電膜として形成された光反射膜の表面になだらかな凹凸を付与していることが好ましい。この場合、前記光反射膜には、光透過穴が形成されている場合がある。
【００１８】
本発明において、前記光透過穴が形成されている領域では、前記感光性樹脂が残っている構成であってもよいが、前記光透過穴が形成されている領域では、前記感光性樹脂を完全に除去することが好ましい。このように構成すると、前記光透過穴が形成されている部分での光の透過効率を高めることができる。
【００１９】
また、光透過穴が形成されている領域で感光性樹脂が完全に除去されている場合には、他の領域に残っている前記無機絶縁膜と比較して同一の膜厚で前記無機絶縁膜が残っている構成であってもよいが、光透過穴が形成されている領域では、他の領域に残っている前記無機絶縁膜と比較して薄い膜厚で前記無機絶縁膜が残っていることが好ましい。このように構成すると、光透過穴が形成されている領域で無機絶縁膜が薄い分、この部分での光の透過効率を高めることができる。
【００２０】
本発明において、前記基板上では、前記下層側導電膜からなる配線が少なくとも側面を前記無機絶縁膜で覆われ、かつ、当該無機絶縁膜に形成された開口の底部で露出した前記配線に前記上層導電膜からなるパッドが前記配線に電気的に接続している構成としてもよい。
【００２１】
本発明において、前記中継電極は、例えば、下層側に形成されたトランジスタのドレイン領域に電気的に接続するドレイン電極である。
【００２２】
このように構成した半導体装置については、電気光学物質を保持するための電気光学装置用基板として用いて電気光学装置を構成してもよい。この場合、当該電気光学装置用基板上では、前記上電極からなる画素電極、および前記トランジスタからなる画素スイッチング用薄膜トランジスタを備えた画素がマトリクス状に形成されることになる。
【００２３】
このような電気光学装置は、例えば、携帯電話機やモバイルコンピュータなどの電子機器に用いられる。
【００２４】
本発明では、半導体装置の製造方法としては、以下の構成を有する。すなわち、所定のパターンで形成された下層側導電膜と、該下層側導電膜の上層に形成された無機絶縁膜と、該無機絶縁膜の上層に形成された感光性樹脂層と、該感光性樹脂層の上層側に所定のパターンで形成された上層側導電膜とを基板上に有する半導体装置の製造方法において、前記感光性樹脂を未硬化の状態で塗布した後、当該未硬化の感光性樹脂の一部の領域をハーフ露光する一方、他の一部の領域を完全露光し、さらに他の領域については非露光としてから前記感光性樹脂を現像するフォトリソグラフィ工程と、次に、当該感光性樹脂が完全に除去されてなる第１の穴からエッチングを施して当該コンタクトホールの底部から前記無機絶縁膜を除去する一方、前記ハーフ露光により前記感光性樹脂に形成された第２の穴の底部には前記無機絶縁膜を残す無機絶縁膜エッチング工程とを有することを特徴とする。
【００２５】
本発明において、前記第１の穴は、例えば、コンタクトホールであり、前記第２の穴はキャパシタ形成用穴である。この場合、前記無機絶縁膜エッチング工程を行った以降、前記上層側導電膜を形成して、前記コンタクトホールの底部では、前記下層側導電膜からなる中継電極の表面に前記上層導電膜からなる上電極を直接、あるいは他の導電膜を介して前記中継電極に電気的に接続する一方、前記キャパシタ形成用穴の底部に前記上電極を直接、あるいは他の導電膜を介して形成することにより、当該キャパシタ形成用穴の底部に、前記下層側導電膜からなる下電極、および前記上電極を備えたキャパシタを形成する上層側導電膜形成工程を行う。
【００２６】
本発明では、下層側導電膜、無機絶縁膜、感光性樹脂層、および上層側導電膜がこの順に形成された基板上において、下層側導電膜と上層側導電膜との間に介在する無機絶縁膜、あるいはこの無機絶縁膜と感光性樹脂層を誘電体膜としてキャパシタを構成する。ここで、無機絶縁膜は層間絶縁膜あるいは表面保護膜として形成されたものであるため、ゲート絶縁膜と違って、膜厚などを変えても、トランジスタ特性に影響を及ぼさない。但し、感光性樹脂層は、凹凸形成層などを構成するもので分厚く形成されることから、このような分厚い感光性樹脂層を誘電体膜として用いると、キャパシタの静電容量が小さなものとなってしまうが、本発明では、ハーフ露光により感光性樹脂にキャパシタ形成用穴を形成し、この穴の底部でキャパシタを構成するため、大きな静電容量を得ることができる。また、感光性樹脂層に形成したコンタクトホールを介して、下層側導電膜からなる中継電極と、上層絶縁膜からなる上電極とを電気的に接続を図る部分では、感光性樹脂に形成したコンタクトホールを介して、その底部に位置する無機絶縁膜をエッチング除去するので、中継電極と上電極との電気的な接続に支障はない。また、このエッチングの際、ハーフ露光により形成されたキャパシタ形成用穴には感光性樹脂が残っているので、キャパシタの誘電体を構成する無機絶縁膜についてはエッチングで除去されない。
【００２７】
本発明において、前記コンタクトホールの底部から前記無機絶縁膜を除去した後、前記感光性樹脂に対するアッシング工程を行い、しかる後に前記上層側導電膜形成工程を行うことが好ましい。
【００２８】
このように構成すると、前記キャパシタ形成用穴の底部に感光性樹脂が残る場合でも、アッシング工程により、キャパシタ形成用穴の底部に残る感光性樹脂を薄くすることができる。
【００２９】
また、アッシング工程により、前記キャパシタ形成用穴の底部から前記感光性樹脂を完全に除去することもできる。
【００３０】
本発明において、前記アッシング工程の後、前記上層側導電膜形成工程を行う前に、前記キャパシタ形成用穴の底部で前記無機絶縁膜の表層をエッチング除去する表層エッチング工程を行うことが好ましい。このように構成すると、キャパシタにおいて、誘電体膜を構成する無機絶縁膜の膜厚を薄くすることができるので、キャパシタの静電容量を高めることができる。
【００３１】
本発明において、前記感光性樹脂層は、前記フォトリソグラフィ工程後の加熱工程によって表面がなだらかな形状に整形された凹凸形成層として所定のパターンに形成される場合があり、この場合、前記凹凸形成層の上層側に対して、当該凹凸形成層によって表面になだらかな凹凸が付与された光反射膜を前記他の導電膜として形成する光反射膜形成工程を行う。このように構成すると、１回のフォトリソグラフィ工程によって光反射膜に光散乱用のなだらかな凹凸パターンを付与することができる。
【００３２】
ここで、前記光反射膜形成工程では、前記反射膜に光透過穴を形成することもある。
【００３３】
本発明において、前記基板上のパッド形成予定領域に前記下層側導電膜からなる配線を形成した後、該配線の表面側を覆うように前記無機絶縁膜を形成し、次に、前記フォトリソグラフィ工程では、前記パッド形成予定領域上に形成された前記感光性樹脂層については前記現像により完全に除去し、かつ、前記パッド形成予定領域の周りについてはハーフ露光とし、前記無機絶縁膜エッチング工程では、前記パッド形成予定領域上の前記感光性樹脂層の除去部分から前記無機絶縁膜を除去した後、前記アッシング工程では、前記パッド形成予定領域の周りのハーフ露光領域に残る前記感光性樹脂を完全に除去し、前記上層導線膜形成工程では、前記パッド形成予定領域上に前記上層絶縁膜からなるパッドを形成することが好ましい。このように構成すると、配線の側面などを無機絶縁膜で保護した構成を採用する場合でも、配線とパッドとの電気的な接続部分では、感光性樹脂の除去部分からエッチングして無機絶縁膜を除去でき、かつ、パッドを形成する際には、アッシング工程により感光性樹脂を除去できる。従って、配線とパッドとの電気的な接続部分から無機絶縁膜を除去する際にはマスクが不要であり、かつ、このエッチングが終了した後は、アッシングにより感光性樹脂を除去できる。それ故、感光性樹脂を工程の途中までパッド周りに残したとしても、パッドの下層に感光性樹脂が残らないので、パッドの下層で感光性樹脂が吸湿してパッドが剥がれてしまうなどの不具合を回避できる。
【００３４】
本発明において、前記基板上にトランジスタを形成した後、該トランジスタのドレイン領域に電気的に接続するドレイン電極として前記中継電極を形成することがある。
【００３５】
本発明に係る半導体装置の製造方法は、電気光学装置を製造する際、電気光学物質を保持するための電気光学装置用基板を製造するのに適用できる。この場合、当該電気光学装置用基板上では、前記上電極からなる画素電極、および前記トランジスタからなる画素スイッチング用薄膜トランジスタを備えた画素がマトリクス状に形成されることになる。
【００３６】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明においては、本発明を適用した半導体装置として、半透過・反射型のＴＦＴアクティブマトリクス型液晶装置のＴＦＴアレイ基板を中心に説明する。
【００３７】
（電気光学装置の基本的な構成）
図１は、本発明を適用した電気光学装置を各構成要素とともに対向基板の側から見た平面図であり、図２は、図１のＨ−Ｈ′断面図である。図３は、電気光学装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。なお、本形態の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３８】
図１および図２において、本形態の電気光学装置１００は、シール材５２によいて貼り合わされたＴＦＴアレイ基板１０と対向基板２０との間に、電気光学物質としての液晶５０が挟持されており、シール材５２の形成領域の内側領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路１０１、および実装用のパッド９ｂがＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路１０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４の間をつなぐための複数の配線１０５が設けられており、更に、周辺見切り５３の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が形成されている。
【００３９】
なお、データ線駆動回路１０１および走査線駆動回路１０４をＴＦＴアレイ基板１０の上に形成する代わりに、たとえば、駆動用ＬＳＩが実装されたＴＡＢ（テープ　オートメイテッド、ボンディング）基板をＴＦＴアレイ基板１０の周辺部に形成されたパッド群に対して異方性導電膜を介して電気的および機械的に接続するようにしてもよい。なお、電気光学装置１００では、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置されるが、ここでは図示を省略してある。また、電気光学装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の各画素電極（後述する。）に対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成する。
【００４０】
このような構造を有する電気光学装置１００の画面表示領域においては、図３に示すように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１００ａの各々には、画素電極９ａを駆動するための画素スイッチング用のＴＦＴ３０が形成されており、画素信号Ｓ１、Ｓ２・・・Ｓｎを供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍをこの順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、図２に示す対向基板２０の対向電極２１との間で一定期間保持される。
【００４１】
ここで、液晶５０は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が低下し、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が増大していく。その結果、全体として電気光学装置１００からは画素信号Ｓ１、Ｓ２、・・・Ｓｎに応じたコントラストを持つ光が出射される。
【００４２】
なお、保持された画素信号Ｓ１、Ｓ２、・・・Ｓｎがリークするのを防ぐために、画素電極９ａと対向電極２１との間に形成される液晶容量と並列に蓄積容量６０を付加することがある。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量６０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い電気光学装置１００が実現できる。なお、蓄積容量６０を形成する方法としては、図３に例示するように、蓄積容量６０を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００４３】
（ＴＦＴアレイ基板の構成）
図４は、本形態の電気光学装置に用いたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図５は、電気光学装置の画素の一部を図４のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【００４４】
図４において、ＴＦＴアレイ基板１０上には、複数の透明なＩＴＯ膜からなる画素電極９ａがマトリクス状に形成されており、これら各画素電極９ａに対して画素スイッチング用のＴＦＴ３０がそれぞれ接続している。また、画素電極９ａの縦横の境界に沿って、データ線６ａ、走査線３ａ、および容量線３ｂが形成され、ＴＦＴ３０は、データ線６ａおよび走査線３ａに対して接続している。すなわち、データ線６ａは、コンタクトホールを介してＴＦＴ３０の高濃度ソース領域１ｄに電気的に接続し、走査線３ａは、その突出部分がＴＦＴ３０のゲート電極を構成している。
【００４５】
本形態において、蓄積容量６０は、後述するように、データ線６ａおよびドレイン電極６ｂと同層の導電膜を下電極６ｃとし、この下電極６ｃに画素電極９ａを上電極として重ねた構造になっており、下電極６ｃは、容量線３ｂにコンタクトホールを介して電気的に接続している。
【００４６】
このように構成した画素領域のＡ−Ａ′線における断面は、図５に示すように、ＴＦＴアレイ基板１０の基体たる透明な基板１０′の表面に、厚さが３００ｎｍ〜５００ｎｍのシリコン酸化膜（絶縁膜）からなる下地保護膜１１が形成され、この下地保護膜１１の表面には、厚さが３０ｎｍ〜１００ｎｍの島状の半導体膜１ａが形成されている。半導体膜１ａの表面には、厚さが約５０〜１５０ｎｍのシリコン酸化膜からなるゲート絶縁膜２が形成され、このゲート絶縁膜２の表面に、厚さが３００ｎｍ〜８００ｎｍの走査線３ａが形成されている。半導体膜１ａのうち、走査線３ａに対してゲート絶縁膜２を介して対峙する領域がチャネル領域１ａ′になっている。このチャネル領域１ａ′に対して一方側には、低濃度ソース領域１ｂおよび高濃度ソース領域１ｄを備えるソース領域が形成され、他方側には低濃度ドレイン領域１ｃおよび高濃度ドレイン領域１ｅを備えるドレイン領域が形成されている。
【００４７】
画素スイッチング用のＴＦＴ３０の表面側には、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化膜からなる層間絶縁膜４が形成され、この層間絶縁膜４の表面には、厚さが１００ｎｍ〜３００ｎｍのシリコン窒化膜からなる表面保護膜５（無機絶縁膜）が形成されている。
【００４８】
層間絶縁膜４の表面には、厚さが３００ｎｍ〜８００ｎｍのデータ線６ａが形成され、このデータ線６ａは、層間絶縁膜４に形成されたコンタクトホールを介して高濃度ソース領域１ｄに電気的に接続している。層間絶縁膜４の表面にはデータ線６ａと同時形成されたドレイン電極６ｂ（中継電極）が形成され、このドレイン電極６ｂは、層間絶縁膜４に形成されたコンタクトホール４ａ（第１の穴）を介して高濃度ドレイン領域１ｅに電気的に接続している。
【００４９】
本形態では、層間絶縁膜４の表面に、データ線６ａおよびドレイン電極６ｂと同層の下電極６ｃが形成されている。この下電極６ｃは、蓄積容量６０を構成するためのものであり、層間絶縁膜４に形成されたコンタクトホール４ｂを介して容量線３ｂに電気的に接続している。
【００５０】
表面保護膜５の上層には、透光性の感光性樹脂からなる凹凸形成層７ａが所定のパターンで形成されている、
凹凸形成層７ａの表面には、アルミニウム膜などからなる光反射膜８ａが形成されている。従って、光反射膜８ａの表面には、凹凸形成層７ａの凹凸が反映されて凹凸パターン８ｇが形成されている。
【００５１】
光反射膜８ａの上層にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、光反射膜８ａの表面に直接、積層され、画素電極９ａと光反射膜８ａとは電気的に接続されている。
【００５２】
画素電極９ａは、感光性樹脂層７ａ、および表面保護膜５に形成されたコンタクトホール９ｇを介してドレイン電極６ｂに電気的に接続している。
【００５３】
ここで、光反射膜８ａには、画素電極９ａと平面的に重なる領域の一部に矩形の光透過窓８ｄが形成され（図４を参照）、この光透過窓８ｄに相当する部分には、ＩＴＯからなる画素電極９ａは存在するが、光反射膜８ａが存在しない。
【００５４】
画素電極９ａの表面側にはポリイミド膜からなる配向膜１２が形成されている。この配向膜１２は、ポリイミド膜に対してラビング処理が施された膜である。
【００５５】
このように構成したＴＦＴアレイ基板１０において、凹凸形成膜７ａには、下電極６ｃと重なる領域に大きなキャパシタ形成用穴７ｃ（第２の穴）が形成されており、このキャパシタ形成用穴７ｃの底部では、凹凸形成膜７ａが完全に除去され、表面保護膜５が露出している。また、キャパシタ形成用穴７ｃの底部には、画素電極９ａが上電極として形成されている。従って、画素電極（上電極）は、表面保護膜５を誘電体膜として下電極６ｃと蓄積容量６０を構成している。
【００５６】
ここで、キャパシタ形成用穴７ｃの底部において、画素電極９ａの下層側には光反射膜８ａを構成するアルミニウム膜（他の導電膜）が残っているが、このアルミニウム膜は、キャパシタ形成用穴７ｃの底部から除去してもよい。
【００５７】
また、本形態では、ＴＦＴアレイ基板１０の端部には、データ線６ａおよびドレイン電極６ｂと同層の配線６ｄが延びており、この配線６ｄの側面などは表面保護膜５で覆われている。但し、配線６ｄの上面において、表面保護膜５には開口５ｄが形成されており、開口５ｄを介して、画素電極９ａと同層のＩＴＯ膜からなるパッド９ｂが配線６ｄに電気的に接続している。
【００５８】
なお、ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、および低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの一部）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度のソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。また、本形態では、ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域の間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）、あるいはトリプルゲート以上でＴＦＴ３０を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００５９】
（凹凸パターンの詳細構成）
このように構成したＴＦＴアレイ基板１０において、光反射膜８ａの表面には、凸部８ｂおよび凹部８ｃを備えた凹凸パターン８ｇが形成されており、本形態では、図４に示すように、凸部８ｂ、およびそれを構成する凹凸形成層７ａが正六角形の平面形状を有するものとして表してある。但し、凸部８ｂおよび凹凸形成層７ａの平面形状については、六角形に限らず、円形や八角形など、種々の形状のものを採用することができる。
【００６０】
このような凹凸パターン８ｇを構成するにあたって、本形態のＴＦＴアレイ基板１０では、光反射膜８ａの下層側のうち、凹凸パターン８ｇの凸部８ｂに相当する領域に、透光性の感光性樹脂からなる凹凸形成層７ａが厚く形成され、凹部８ｃに相当する領域に凹凸形成層７ａが薄くされており、その上層側に形成される光反射膜８ａの表面に光散乱用の凹凸パターン８ｇを付与している。ここで、凹凸形成層７ａは、表面はエッジのない、なだらかな形状になっている。このため、光反射膜８ａの表面において、凹凸パターン８ｇもエッジのない、なだらかな形状になっている。
【００６１】
このような凹凸形成層７ａは、後述するように、ポジタイプの感光性樹脂を塗布した後、この感光性樹脂に対して、露光マスクを介してのハーフ露光、現像、および加熱を行ったものである。従って、凹凸パターン８ｇの凹部８ｃに相当する領域では、凹凸形成層７ａを構成する感光性樹脂が厚さ方向の途中位置まで露光、現像されているだけであるので、感光性樹脂が完全に除去されず、薄く残っている。これに対して、凹凸パターン８ｇの凸部８ｂに相当する領域では、凹凸形成層７ａを構成する感光性樹脂が露光されず、厚いまま残っている。また、ハーフ露光、現像した後の感光性樹脂に対しては加熱処理が施されているため、この加熱処理によって、感光性樹脂が溶融する結果、凹凸形成層７ａは、角張った部分がなく、エッジのない、なだらかな形状になっている。
【００６２】
しかも、本形態では、後述するように、凹凸形成層７ａを形成する際、露光マスクを介してのハーフ露光、現像を行った後、アッシング処理を行ったので、凹部８ｃに相当する領域では、凹凸形成層７ａが極めて薄く、かつ、光透過穴８ｄに相当する領域でも、凹凸形成層７ａが極めて薄い。
【００６３】
（対向基板の構成）
対向基板２０では、ＴＦＴアレイ基板１０に形成されている画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。また、対向電極２１の上層側には、ポリイミド膜からなる配向膜２２が形成され、この配向膜２２は、ポリイミド膜に対してラビング処理が施された膜である。
【００６４】
（表示動作）
このように構成した半透過・反射型の電気光学装置１００では、画素電極９ａの下層側に光反射膜８ａが形成されているため、図５に矢印ＬＡで示すように、対向基板２０側から入射した光をＴＦＴアレイ基板１０側で反射し、対向基板１０側から出射された光によって画像を表示する（反射モード）。
【００６５】
また、ＴＦＴアレイ基板１０の裏面側に配置されたバックライト装置（図示せず）から出射された光のうち、光反射膜８ａが形成されていない光透過窓８ｄに向かう光は、矢印ＬＢで示すように、光透過窓８ｄを介して対向基板２０側に透過し、表示に寄与する（透過モード）。
【００６６】
（ＴＦＴの製造方法）
このような構成の電気光学装置１００の製造工程のうち、ＴＦＴアレイ基板１０の製造工程を、図６ないし図８を参照して説明する。図６〜図８はいずれも、本形態のＴＦＴアレイ基板１０の製造方法を示す工程断面図であり、いずれの図においても、図４のＡ−Ａ′線における断面などに対応する。
【００６７】
まず、図６（Ａ）に示すように、周知の半導体プロセスを用いて、ガラス製等の基板１０′の表面に、厚さが５０ｎｍ〜１５０ｎｍのシシリコン酸化膜などからなる下地保護膜１１、ＬＤＤ構造のＴＦＴ３０、アルミニウム膜、タンタル膜、モリブデン膜、またはこれらの金属のいずれかを主成分とする合金膜からなる３００ｎｍ〜８００ｎｍの厚さの走査線３ａ、容量線３ｂなどを形成する。ここで、ＴＦＴ３０の能動層を構成する半導体膜１ａは、基板温度が１５０℃〜４５０℃の温度条件下で、アモルファスのシリコン膜からなる半導体膜をプラズマＣＶＤ法により３０ｎｍ〜１００ｎｍの厚さに形成した後、半導体膜に対してレーザ光を照射してレーザアニールを施し、アモルファスの半導体膜を一度溶融させた後、冷却固化過程を経て結晶化させ、しかる後に、島状にパターニングしたものである。
【００６８】
次に、図６（Ｂ）に示すように、走査線３ａの表面側にＣＶＤ法などにより、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化からなる層間絶縁膜４を形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して層間絶縁膜４をエッチングしてコンタクトホール４ａ、４ｃなどを形成する。
【００６９】
次に、下層側導電膜形成工程として、層間絶縁膜４の表面側にデータ線６ａ、ドレイン電極６ｂ、下電極６ｃ、および配線６ｄを形成する。それには、アルミニウム膜、タンタル膜、モリブデン膜、またはこれらの金属のいずれかを主成分とする合金膜からなる導電膜をスパッタ法などで３００ｎｍ〜８００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し、このレジストマスクを介して導電膜にドライエッチングを行う。
【００７０】
次に、無機絶縁膜形成工程として、図６（Ｃ）に示すように、データ線６ａおよびドレイン電極６ｂの表面側、あるいはその表面にシリコン窒化膜からなる表面保護膜５を形成する。
【００７１】
次に、フォトリソグラフィ工程を行う。このフォトリソグラフ工程では、まず、図７（Ａ）に示すように、スピンコート法などを用いて、アクリル樹脂などのポジタイプの感光性樹脂７を塗布した後、露光マスク２００を介して感光性樹脂７をハーフ露光する。ここで、露光マスク２００では、図４および図５を参照して説明した凹凸パターン８ｇの凹部８ｃ、光透過穴８ｄ、キャパシタ形成用穴７ｃ、コンタクトホール９ｇ、配線６ｄ周辺に相当する領域が透光部２１０になっており、感光性樹脂７は選択的に露光される。但し、ここで行う露光は、一般的な露光条件と比較して露光時間が短いハーフ露光である。このため、感光性樹脂７のうち、透光部２１０に対応する部分は、厚さ方向の途中位置まで露光されるだけである。
【００７２】
次に、図７（Ｂ）に示すように、露光マスク２５０を介して感光性樹脂７を露光する。ここでの露光は完全露光であり、露光マスク２５０では、コンタクトホール９ｇ、配線６ｄの上面に相当する領域が透光部２６０になっている。従って、感光性樹脂７のうち、透光部２６０に対応する部分は、厚さ方向全体に露光される。
【００７３】
次に、図７（Ｃ）に示すように、感光性樹脂７に現像を施して、感光性樹脂７のうち、露光された部分を除去する。その結果、感光性樹脂７は、凹凸パターン８ｇの凹部８ｃに相当する領域（露光された部分）では薄く、凹凸パターン８ｇの凸部８ｂに相当する領域（露光されなかった部分）は厚いままである。また、光透過穴８ｄ、キャパシタ形成用穴７ｃ、配線６ｄ周辺と対応する領域にも、感光性樹脂７が薄く残る。
【００７４】
これに対して、コンタクトホール９ｇ、配線６ｄの上面に相当する領域では、感光性樹脂７が完全に除去される。
【００７５】
このようにして凹凸形成層７ａを形成した後、無機絶縁膜エッチング工程として、凹凸形成層７ａにおいて、感光性樹脂７が完全に除去された部分からエッチングを施し、図８（Ａ）に示すように、この部分の表面保護膜５を除去する。その結果、コンタクトホール９ｇの底面から表面保護膜５が除去され、ドレイン電極６ｂが露出する。また、配線６ｄの表面では、表面保護膜５に開口５ｄが形成され、配線６ｄが露出する。但し、凹凸形成層７ａで覆われていた領域では、表面保護膜５はエッチングされず、全て同一の膜厚のまま残っている。
【００７６】
次に、図８（Ｂ）に示すように、アッシング工程において、酸素を含むガスを用いたプラズマにより、凹凸形成層７ａに対してアッシングを行う。
【００７７】
その結果、凹凸形成層７ａは表面側からアッシングされる結果、キャパシタ形成用穴７ｃの底部から完全に除去され、表面保護膜５が露出する。また、配線６ｄの周辺からも凹凸形成層７ａが完全に除去される。
【００７８】
これに対して、凹凸パターン８ｇの凹部８ｃに相当する領域、および光透過穴８ｄに相当する領域では、凹凸形成層７ａが厚かったため、凹凸形成層７ａが極めて薄くなる。但し、凹凸パターン８ｇの凹部８ｃに相当する領域、および光透過穴８ｄに相当する領域では、アッシング前の凹凸形成層７ａの膜厚によっては、凹凸形成層７ａが完全に除去される。
【００７９】
次に、加熱工程において、凹凸形成層７ａに対して加熱処理を行って、図８（Ｃ）に示すように、凹凸形成層７ａを構成する感光性樹脂７を溶融させる。その結果、凹凸形成層７ａが形成する凹凸は、なだらかな形状となる。
【００８０】
次に、凹凸形成層７ａの表面にアルミニウムなどの金属膜を形成した後、その表面に、フォトリソグラフィ技術を用いて金属膜をパターングし、図８（Ｄ）に示すように、光反射膜８ａを形成する。このようにして形成した光反射膜８ａでは、凹凸形成層７ａの表面形状が反映されるので、光反射膜８ａの表面には、エッジのない、なだらかな凹凸パターン８ａが形成される。この際、凹凸形成層７ａの平坦領域と平面的に重なる領域に光透過窓８ｄを形成する。
【００８１】
次に、上層側導電膜形成工程として、光反射膜８ａの表面側に厚さが４０ｎｍ〜２００ｎｍのＩＴＯ膜をスパッタ法などで形成した後、フォトリソグラフィ技術を用いてＩＴＯ膜をパターニングし、画素電極９ａおよびパッド９ｂを形成する。その結果、画素電極９ａは、コンタクトホール９ｇを介してドレイン電極６ｂに電気的に接続する。また、キャパシタ形成用穴７ｃの底部では、画素電極９ａ（上電極）、表面保護膜５、および下電極６ｃによって蓄積容量６０が形成される。また、パッド９ｂは、表面保護膜５の開口５ｄを介して配線６ｄに電気的に接続する。
【００８２】
しかる後には、図５に示すように、画素電極９ａの表面側にポリイミド膜（配向膜１２）を形成する。それには、ブチルセロソルブやｎ−メチルピロリドンなどの溶媒に５〜１０重量％のポリイミドやポリアミド酸を溶解させたポリイミド・ワニスをフレキソ印刷した後、加熱・硬化（焼成）する。そして、ポリイミド膜を形成した基板をレーヨン系繊維からなるパフ布で一定方向に擦り、ポリイミド分子を表面近傍で一定方向に配列させる。その結果、後で充填した液晶分子とポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００８３】
（本形態の主な効果）
以上、説明したように、本形態では、ドレイン電極６ｂや下電極６ｃを構成する下層側導電膜、表面保護膜５を構成する無機絶縁膜、凹凸形成層７ａを構成する感光性樹脂層、および画素電極９ａを構成する上層側導電膜がこの順に形成された基板１０′上において、下電極６ｃ（下層側導電膜）と画素電極９ａ（上層側導電膜）との間に介在する表面保護膜５（無機絶縁膜）を用いて蓄積容量６０を構成する。ここで、表面保護膜５は、ゲート絶縁膜２と違って、膜厚などを変えても、トランジスタ特性に影響を及ぼさない。但し、凹凸形成層７ａは、分厚く形成されることから、このような分厚い感光性樹脂層を誘電体膜として用いると、蓄積容量６０の静電容量が小さなものとなってしまうが、本形態では、ハーフ露光により凹凸形成層７ａにキャパシタ形成用穴７ｃを形成し、この穴の底部で蓄積容量６０を構成するため、大きな静電容量を得ることができる。
【００８４】
しかも、本形態では、アッシング工程により、キャパシタ形成用穴７ｃ内の感光性樹脂を完全に除去するため、蓄積容量６０において大きな静電容量を得ることができる。
【００８５】
また、ドレイン電極６ｂと画素電極９ａとを電気的に接続を図る部分では、凹凸形成層７ａに形成したコンタクトホール９ｇを介してその底部に位置する表面保護膜５をエッチング除去するので、ドレイン電極６ｂと画素電極９ａとの電気的な接続に支障はない。また、このエッチングの際、ハーフ露光により形成されたキャパシタ形成用穴７ｃには感光性樹脂が残っているので、蓄積容量６０の誘電体を構成する表面保護膜５についてはエッチングで除去されず、誘電体膜として残すことができる。
【００８６】
さらに本形態では、パッド９ｂの形成予定領域に形成された感光性樹脂層については完全露光、現像により完全に除去し、かつ、パッド９ｂの形成予定領域の周りについてはハーフ露光とし、凹凸形成層７ａで感光性樹脂が除去された部分から表面保護膜５に開口を形成する。このため、配線５ｄとパッド９ｂとの電気的な接続部分から無機絶縁膜を除去する際にはマスクが不要であり、それに用いた感光性樹脂は、アッシングにより完全に除去できる。それ故、感光性樹脂を工程の途中までパッド９ｂの周りに残したとしても、パッド９ｂの下層に感光性樹脂が残らないので、パッド９ｂの下層で感光性樹脂が吸湿してパッドが剥がれてしまうなどの不具合を回避できる。
【００８７】
さらに本形態では、感光性樹脂７の塗布、この感光性樹脂７に対する露光マスクを介してのハーフ露光、現像、および加熱を行うことにより、なだらかな膜厚変化に対応する凹凸を表面に備えた凹凸形成層７ａを形成し、この凹凸形成層７ａの上層側に形成された光反射膜８ａの表面に、凹凸形成層７ａの凹凸に対応する光散乱用の凹凸パターン８ｇを付与する。従って、感光性樹脂７に対する露光、現像を１回、行って凹凸形成層７ａを形成するだけで、光反射膜８ａの表面になだらかな表面形状を備えた光散乱用の凹凸パターンを付与することができるので、電気光学装置１００の生産効率を向上することができる。
【００８８】
［その他の実施の形態］
上記形態では、アッシング工程によりキャパシタ形成用穴７ｃの底部から感光性樹脂を完全に除去したが、ハーフ露光によって、キャパシタ形成用穴７ｃの底部に残る感光性樹脂が薄い場合には、感光性樹脂も含めて蓄積容量６０の誘電体膜として用いてもよい。また、アッシング工程により、キャパシタ形成用穴７ｃの底部に残る感光性樹脂を薄してもよい。
【００８９】
また、上記形態では、アッシング工程によりキャパシタ形成用穴７ｃの底部から感光性樹脂を完全に除去したので、このアッシング工程の後、上層側導電膜形成工程を行う前に、キャパシタ形成用穴７ｃの底部で表面保護膜５の表層をエッチング除去する表層エッチング工程を行ってもよい。このように構成すると、誘電体膜を構成する表面保護膜５の膜厚を薄くすることができるので、蓄積容量６０の静電容量を高めることができる。
【００９０】
さらに上記形態では光透過穴８ｄが形成される領域をハーフ露光領域としたが、完全露光領域とすることにより、光透過穴８ｄが形成される領域から感光性樹脂を完全に除去してもよい。この場合には、光透過穴８ｄが形成されている部分での光の透過効率を高めることができる。また、光透過穴８ｄが形成されている領域で感光性樹脂を完全に除去する場合には、そこから表面保護膜５にエッチングを施して表面保護膜５を薄くしてもよい。このように構成すると、光透過穴８ｄが形成されている領域の光の透過効率を高めることができる。
【００９１】
なお、上記形態では、画素電極９ａを光反射膜８ａの上層側に積層したが、液晶５０の分極配向が問題とならない場合には、画素電極９ａを光反射膜８ａの下層側に積層してもよい。
【００９２】
また、上記形態では、電気光学装置１００として半透過・反射型の液晶装置を説明したが、光透過窓８ｄを形成せずに、電気光学装置１００を全反射型の液晶装置として構成してもよい。
【００９３】
また、全反射型の電気光学装置１００の場合には、画素電極９ａを形成せずに、光反射膜８ａのみを画素電極として用いてもよく、この場合は、光反射膜８ａが蓄積容量６０の上電極なる。
【００９４】
さらに、上記形態では、半導体装置としてＴＦＴアレイ基板を例に説明したが、その他の半導体装置に本発明を適用してもよい。
【００９５】
［電気光学装置の電子機器への適用］
このように構成した半透過・反射型の電気光学装置１００は、各種の電子機器の表示部として用いることができるが、その一例を、図９、および図１０（Ａ）、（Ｂ）を参照して説明する。
【００９６】
図９は、本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【００９７】
図９において、電子機器は、表示情報出力源７０、表示情報処理回路７１、電源回路７２、タイミングジェネレータ７３、そして液晶装置７４を有する。また、液晶装置７４は、液晶表示パネル７５および駆動回路７６を有する。液晶装置７４としては、前述した電気光学装置１００を用いることができる。
【００９８】
表示情報出力源７０は、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ７３によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路７１に供給する。
【００９９】
表示情報処理回路７１は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号ＣＬＫと共に駆動回路７６へ供給する。電源回路７２は、各構成要素に所定の電圧を供給する。
【０１００】
図１０（Ａ）は、本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータ８０は、キーボード８１を備えた本体部８２と、液晶表示ユニット８３とを有する。液晶表示ユニット８３は、前述した電気光学装置１００を含んで構成される。
【０１０１】
図１０（Ｂ）は、本発明に係る電子機器の他の実施形態である携帯電話機を示している。ここに示す携帯電話機９０は、複数の操作ボタン９１と、前述した電気光学装置１００からなる表示部とを有している。
【０１０２】
【発明の効果】
以上説明したとおり、本発明では、下層側導電膜、無機絶縁膜、感光性樹脂層、および上層側導電膜がこの順に形成された基板上において、下層側導電膜と上層側導電膜との間に介在する無機絶縁膜、あるいはこの無機絶縁膜と感光性樹脂層を誘電体膜としてキャパシタを構成する。ここで、無機絶縁膜は層間絶縁膜あるいは表面保護膜として形成されたものであるため、ゲート絶縁膜と違って、膜厚などを変えても、トランジスタ特性に影響を及ぼさない。但し、感光性樹脂層は、凹凸形成層などを構成するもので分厚く形成されることから、このような分厚い感光性樹脂層を誘電体膜として用いると、キャパシタの静電容量が小さなものとなってしまうが、本発明では、感光性樹脂のキャパシタ形成用穴を形成し、この穴の底部でキャパシタを構成するため、大きな静電容量を得ることができる。また、感光性樹脂層に形成したコンタクトホールを介して、下層側導電膜からなる中継電極と、上層絶縁膜からなる上電極とを電気的に接続を図る部分では、このコンタクトホールの底部では無機絶縁膜を除去してあるので、中継電極と上電極との電気的な接続に支障はない。
【０１０３】
また、本発明では、下層側導電膜、無機絶縁膜、感光性樹脂層、および上層側導電膜がこの順に形成された基板上において、下層側導電膜と上層側導電膜との間に介在する無機絶縁膜、あるいはこの無機絶縁膜と感光性樹脂層を誘電体膜としてキャパシタを構成する。ここで、無機絶縁膜は層間絶縁膜あるいは表面保護膜として形成されたものであるため、ゲート絶縁膜と違って、膜厚などを変えても、トランジスタ特性に影響を及ぼさない。但し、感光性樹脂層は、凹凸形成層などを構成するもので分厚く形成されることから、このような分厚い感光性樹脂層を誘電体膜として用いると、キャパシタの静電容量が小さなものとなってしまうが、本発明では、ハーフ露光により感光性樹脂にキャパシタ形成用穴を形成し、この穴の底部でキャパシタを構成するため、大きな静電容量を得ることができる。また、感光性樹脂層に形成したコンタクトホールを介して、下層側導電膜からなる中継電極と、上層絶縁膜からなる上電極とを電気的に接続を図る部分では、感光性樹脂に形成したコンタクトホールを介して、その底部に位置する無機絶縁膜をエッチング除去するので、中継電極と上電極との電気的な接続に支障はない。また、このエッチングの際、ハーフ露光により形成されたキャパシタ形成用穴には感光性樹脂が残っているので、キャパシタの誘電体を構成する無機絶縁膜についてはエッチングで除去されない。
【図面の簡単な説明】
【図１】本発明が適用される電気光学装置を対向基板の側からみたときの平面図である。
【図２】図１のＨ−Ｈ′線における断面図である。
【図３】電気光学装置において、マトリクス状に配置された複数の画素に形成された各種素子、配線などの等価回路図である。
【図４】本発明を適用した電気光学装置において、ＴＦＴアレイ基板に形成された各画素の構成を示す平面図である。
【図５】本発明を適用した電気光学装置を、図４のＡ−Ａ′線に相当する位置での切断したときの断面図である。
【図６】（Ａ）〜（Ｃ）は、本発明を適用した電気光学装置のＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図７】（Ａ）〜（Ｃ）は、本発明を適用した電気光学装置のＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図８】（Ａ）〜（Ｄ）は、本発明を適用した電気光学装置のＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図９】本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【図１０】（Ａ）、（Ｂ）はそれぞれ、本発明に係る電気光学装置を用いた電子機器の一実施形態としてのモバイル型のパーソナルコンピュータを示す説明図、および携帯電話機の説明図である。
【図１１】従来の電気光学装置の断面図である。
【符号の説明】
１ａ　半導体膜
２　ゲート絶縁膜
３ａ　走査線
３ｂ　容量線
４　層間絶縁膜
５　表面保護膜（無機絶縁膜）
５ｄ　開口
６ａ　データ線
６ｂ　ドレイン電極
６ｃ　下電極
６ｄ　配線
８ａ　光反射膜
８ｂ　凹凸パターンの凸部
８ｃ　凹凸パターンの凹部
８ｄ　光透過窓
８ｇ　光反射膜表面の凹凸パターン
９ａ　画素電極
４ｃ、９ｇ　コンタクトホール
１０　ＴＦＴアレイ基板
１１　下地保護膜
７　感光性樹脂
７ａ　凹凸形成層
７ｃ　キャパシタ形成用穴
２０　対向基板
２１　対向電極
３０　画素スイッチング用のＴＦＴ
５０　液晶
６０　蓄積容量
１００　電気光学装置
１００ａ　画素[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device, an electro-optical device using the semiconductor device as a substrate for holding an electro-optical material, an electronic device using the same, a method for manufacturing a semiconductor device, and a method for manufacturing an electro-optical device. is there.
[0002]
[Prior art]
A semiconductor element, a multilayered wiring and an electrical connection portion of the electrode through a contact hole, and a capacitor using a dielectric film formed on the substrate as an insulating film on the substrate; and As a semiconductor device having a photosensitive resin layer formed thereon, for example, a TFT used in a reflective or semi-transmissive / reflective TFT (Thin Film Transistor) active matrix type liquid crystal device (electro-optical device) There is an array substrate.
[0003]
In this TFT array substrate, a pixel switching TFT 30 is formed on the surface of a transparent substrate 10 'which is a substrate of the TFT array substrate 10, and an interlayer insulating film 4 made of a silicon oxide film or the like, A surface protection film 5 made of a nitride film or the like is formed. On the surface of the interlayer insulating film 4, a drain electrode 6b formed simultaneously with the data line 6a is formed. The drain electrode 6b is connected to a high-concentration drain region 1e of the TFT 30 through a contact hole formed in the interlayer insulating film 4. Is electrically connected to A light reflection film 8a made of an aluminum film or the like is formed in each pixel, and a translucent pixel electrode 9a made of an ITO film or the like is formed on the light reflection film 8a. Here, a light transmission window 8d is formed in the light reflection film 8a, and a pixel electrode 9a made of ITO exists in a portion corresponding to the light transmission window 8d, but the light reflection film 8a does not exist. In addition, the capacitor line 3b faces the extension 1f (lower electrode) from the high-concentration drain region 1e as an upper electrode via an insulating film (dielectric film) formed simultaneously with the gate insulating film 2. Thus, the storage capacitor 60A is configured.
[0004]
In the liquid crystal device using the TFT array substrate 10 configured as described above, as shown by an arrow LA in FIG. 11, light incident from the counter substrate 20 is reflected by the TFT array substrate 10 and emitted from the counter substrate 20. An image is displayed by the light thus emitted (reflection mode). Further, light emitted from a backlight device (not shown) arranged on the side of the TFT array substrate 10 is transmitted through a light transmission window 8d having no light reflection film 8a as shown by an arrow LB0 in FIG. Then, the light enters the liquid crystal layer 50 through the counter substrate 20 and then passes through the counter substrate 20 to contribute to display (transmission mode).
[0005]
Here, if the direction of the light reflected by the light reflection film 8a is strong, the viewing angle dependency, such as the difference in brightness depending on the angle at which the image is viewed, becomes noticeable. Therefore, when a liquid crystal device is manufactured, a photosensitive resin such as an acrylic resin is applied to the surface of the surface protective film 5 to a thickness of 800 nm to 1500 nm, and then the lower layer of the light reflecting film 8a is formed by photolithography. In addition, a concave / convex pattern 8g for light scattering is provided on the surface of the light reflection film 8a by selectively leaving the concave / convex forming layer 13a made of a photosensitive resin layer in a predetermined pattern. In this state, the edge of the concavo-convex formation layer 13a is left as it is on the concavo-convex pattern 8g. Therefore, another upper layer insulating film 13b made of a photosensitive resin layer having high fluidity is applied on the concavo-convex formation layer 13a. By forming, the surface 8g of the light reflection film 8a is provided with a smooth uneven pattern 8g having no edge.
[0006]
Therefore, since the upper insulating film 13b, the unevenness forming layer 13a, the surface protection film 5, and the interlayer insulating film 4 are interposed between the pixel electrode 9a and the drain electrode 6b, the contact holes formed in these films are interposed. Thus, the pixel electrode 9a and the drain electrode 6b are electrically connected (for example, see Patent Document 1).
[0007]
[Patent Document 1]
JP-A-2000-171793
[0008]
[Problems to be solved by the invention]
However, the storage capacitor 60A using the extended portion 1f from the high-concentration drain region 1e as a lower electrode has a problem that the withstand voltage is low due to unevenness existing on the surface of the semiconductor film forming the extended portion 1f. Further, if the thickness of the gate insulating film 2 is increased in order to increase the withstand voltage of the storage capacitor 60A, there is a problem that the transistor characteristics of the TFT 30 are changed.
[0009]
In addition, in the conventional TFT array substrate 10, exposure and development of the photosensitive resin are performed twice in order to provide the uneven surface pattern 8 g for light scattering having a gentle surface shape on the surface of the light reflection film 8 a. Therefore, the production efficiency is low because it is necessary to form the unevenness forming layer 13a and the upper insulating film 13b. Therefore, there is a problem that the cost of the liquid crystal device cannot be reduced.
[0010]
In view of the above problems, it is an object of the present invention to provide a semiconductor device capable of improving the electrical characteristics and reliability of a capacitor formed on a substrate without adding a new layer. An object of the present invention is to provide an electro-optical device used as a substrate for holding an optical substance, an electronic device using the same, a method for manufacturing a semiconductor device, and a method for manufacturing an electro-optical device.
[0011]
Another object of the present invention is to increase the production efficiency by providing a light-scattering uneven pattern having a gentle surface shape on the surface of the light reflecting film by performing only one exposure and development on the photosensitive resin. Provided are a semiconductor device which can be improved, an electro-optical device using the semiconductor device as a substrate for holding an electro-optical material, an electronic device using the same, a method for manufacturing a semiconductor device, and a method for manufacturing an electro-optical device. Is to do.
[0012]
[Means for Solving the Problems]
In order to solve the above problems, in the present invention, a lower conductive film formed in a predetermined pattern, an inorganic insulating film formed on the lower conductive film, and an inorganic insulating film formed on the inorganic insulating film In a semiconductor device having a photosensitive resin layer and an upper conductive film formed in a predetermined pattern on an upper layer side of the photosensitive resin layer on a substrate, the photosensitive resin includes the inorganic insulating film at a bottom portion. It is characterized in that the removed first hole and the second hole in which the inorganic insulating film remains are formed at the bottom.
[0013]
In the present invention, the first hole is, for example, a contact hole, and at the bottom of the first hole, the inorganic insulating film is removed and exposed to the surface of the relay electrode made of the lower conductive film. The upper electrode is laminated directly or via another conductive film, and the relay electrode and the upper electrode are electrically connected. The second hole is, for example, a capacitor forming hole, An upper electrode made of the upper conductive film is laminated directly on the bottom of the second hole or via another conductive film to form a lower electrode made of the upper electrode, the inorganic insulating film, and the lower conductive film. Provided capacitor is formed.
[0014]
In the present invention, on a substrate on which a lower conductive film, an inorganic insulating film, a photosensitive resin layer, and an upper conductive film are formed in this order, an inorganic insulating material interposed between the lower conductive film and the upper conductive film. A capacitor is formed using the film or the inorganic insulating film and the photosensitive resin layer as a dielectric film. Here, since the inorganic insulating film is formed as an interlayer insulating film or a surface protective film, unlike a gate insulating film, changing the film thickness or the like does not affect the transistor characteristics. However, since the photosensitive resin layer is formed as a thick layer by forming a concavo-convex forming layer or the like, when such a thick photosensitive resin layer is used as a dielectric film, the capacitance of the capacitor becomes small. However, in the present invention, since a capacitor forming hole of a photosensitive resin is formed and the capacitor is formed at the bottom of the hole, a large capacitance can be obtained. In addition, at the portion where the relay electrode made of the lower conductive film and the upper electrode made of the upper insulating film are electrically connected via the contact hole formed in the photosensitive resin layer, an inorganic material is formed at the bottom of the contact hole. Since the insulating film has been removed, there is no problem in electrical connection between the relay electrode and the upper electrode.
[0015]
In the present invention, when the photosensitive resin remains at the bottom of the capacitor forming hole, the capacitor uses the photosensitive resin layer and the inorganic insulating film as a dielectric layer.
[0016]
On the other hand, when the photosensitive resin is completely removed at the bottom of the capacitor forming hole, the capacitor uses the inorganic insulating film as a dielectric layer. In this case, the inorganic insulating film may have the same thickness as the inorganic insulating film remaining in another region at the bottom of the capacitor forming hole. Since the photosensitive resin is completely removed in step (b), the inorganic insulating film may be left at the bottom of the capacitor forming hole with a smaller thickness than the inorganic insulating film remaining in another region. With such a configuration, since the dielectric film of the capacitor is thin, a large capacitance can be obtained.
[0017]
In the present invention, the photosensitive resin layer is formed in a predetermined pattern as a rugged surface-forming layer having a gentle surface, and the surface of the light reflection film formed as the other conductive film on the upper side of the photosensitive resin layer. It is preferable to provide gentle unevenness. In this case, a light transmission hole may be formed in the light reflection film.
[0018]
In the present invention, the photosensitive resin may remain in the region where the light transmitting hole is formed, but the photosensitive resin may be completely removed in the region where the light transmitting hole is formed. It is preferable to remove it. With this configuration, it is possible to increase the light transmission efficiency in the portion where the light transmission hole is formed.
[0019]
Further, when the photosensitive resin is completely removed in the region where the light transmitting hole is formed, the inorganic insulating film has the same thickness as that of the inorganic insulating film remaining in other regions. May be left, but in the region where the light transmitting holes are formed, the inorganic insulating film remains with a smaller thickness than the inorganic insulating film remaining in other regions. Is preferred. With such a configuration, the thinner the inorganic insulating film in the region where the light transmission hole is formed, the higher the light transmission efficiency in this region can be.
[0020]
In the present invention, on the substrate, at least a side surface of the wiring made of the lower conductive film is covered with the inorganic insulating film, and the wiring is exposed at the bottom of an opening formed in the inorganic insulating film. A pad formed of a conductive film may be electrically connected to the wiring.
[0021]
In the present invention, the relay electrode is, for example, a drain electrode electrically connected to a drain region of a transistor formed on a lower layer side.
[0022]
The semiconductor device having such a configuration may be used as an electro-optical device substrate for holding an electro-optical material to form an electro-optical device. In this case, on the substrate for the electro-optical device, pixels including the pixel electrode formed of the upper electrode and the pixel switching thin film transistor formed of the transistor are formed in a matrix.
[0023]
Such an electro-optical device is used for an electronic device such as a mobile phone and a mobile computer, for example.
[0024]
According to the present invention, a method for manufacturing a semiconductor device has the following configuration. That is, a lower conductive film formed in a predetermined pattern, an inorganic insulating film formed on the lower conductive film, a photosensitive resin layer formed on the inorganic insulating film, In a method for manufacturing a semiconductor device having an upper conductive film formed in a predetermined pattern on an upper layer side of a resin layer on a substrate, the photosensitive resin is applied in an uncured state, and then the uncured photosensitive resin is applied. A photolithography step of half-exposing a partial area of the resin, fully exposing the other partial area, and exposing the other area to non-exposure, and then developing the photosensitive resin; Etching is performed from the first hole from which the photosensitive resin is completely removed to remove the inorganic insulating film from the bottom of the contact hole, and the second hole formed in the photosensitive resin by the half exposure is formed. On the bottom And having an inorganic insulating film etching process leaving the serial inorganic insulating film.
[0025]
In the present invention, the first hole is, for example, a contact hole, and the second hole is a capacitor forming hole. In this case, after the inorganic insulating film etching step is performed, the upper conductive film is formed, and at the bottom of the contact hole, the upper conductive film is formed on the surface of the relay electrode formed of the lower conductive film. Directly or electrically connecting the electrode to the relay electrode via another conductive film, while forming the upper electrode directly at the bottom of the capacitor forming hole or via another conductive film, An upper conductive film forming step of forming a lower electrode made of the lower conductive film and a capacitor having the upper electrode is performed on the bottom of the capacitor forming hole.
[0026]
In the present invention, on a substrate on which a lower conductive film, an inorganic insulating film, a photosensitive resin layer, and an upper conductive film are formed in this order, an inorganic insulating material interposed between the lower conductive film and the upper conductive film. A capacitor is formed using the film or the inorganic insulating film and the photosensitive resin layer as a dielectric film. Here, since the inorganic insulating film is formed as an interlayer insulating film or a surface protective film, unlike a gate insulating film, changing the film thickness or the like does not affect the transistor characteristics. However, since the photosensitive resin layer is formed as a thick layer by forming a concavo-convex forming layer or the like, when such a thick photosensitive resin layer is used as a dielectric film, the capacitance of the capacitor becomes small. However, in the present invention, since a capacitor forming hole is formed in the photosensitive resin by half-exposure and a capacitor is formed at the bottom of the hole, a large capacitance can be obtained. In addition, a contact formed in the photosensitive resin is formed in a portion for electrically connecting the relay electrode formed of the lower conductive film and the upper electrode formed of the upper insulating film through a contact hole formed in the photosensitive resin layer. Since the inorganic insulating film located at the bottom of the hole is removed by etching through the hole, there is no problem in electrical connection between the relay electrode and the upper electrode. At the time of this etching, since the photosensitive resin remains in the capacitor forming hole formed by the half exposure, the inorganic insulating film constituting the dielectric of the capacitor is not removed by the etching.
[0027]
In the present invention, it is preferable that after the inorganic insulating film is removed from the bottom of the contact hole, an ashing step for the photosensitive resin is performed, and then the upper conductive film forming step is performed.
[0028]
With this configuration, even when the photosensitive resin remains at the bottom of the capacitor forming hole, the photosensitive resin remaining at the bottom of the capacitor forming hole can be thinned by the ashing process.
[0029]
Further, the photosensitive resin can be completely removed from the bottom of the capacitor forming hole by the ashing process.
[0030]
In the present invention, it is preferable to perform a surface layer etching step of etching and removing a surface layer of the inorganic insulating film at the bottom of the capacitor forming hole after the ashing step and before the upper conductive film forming step. With this configuration, in the capacitor, the thickness of the inorganic insulating film forming the dielectric film can be reduced, so that the capacitance of the capacitor can be increased.
[0031]
In the present invention, the photosensitive resin layer may be formed in a predetermined pattern as a concavo-convex formation layer whose surface is shaped into a gentle shape by a heating step after the photolithography step, and in this case, the concavo-convex formation On the upper layer side of the layer, a light reflection film forming step of forming, as the other conductive film, a light reflection film whose surface is provided with gentle unevenness by the unevenness forming layer is performed. With this configuration, a gentle uneven pattern for light scattering can be provided to the light reflecting film by one photolithography process.
[0032]
Here, in the light reflection film forming step, a light transmission hole may be formed in the reflection film.
[0033]
In the present invention, after forming a wiring made of the lower conductive film in a region where a pad is to be formed on the substrate, the inorganic insulating film is formed so as to cover a surface side of the wiring, and then the photolithography step is performed. In, the photosensitive resin layer formed on the pad formation scheduled area is completely removed by the development, and, around the pad formation planned area is half exposed, and in the inorganic insulating film etching step, After removing the inorganic insulating film from the removed portion of the photosensitive resin layer on the pad formation scheduled area, the ashing step completely removes the photosensitive resin remaining in the half exposure area around the pad formation scheduled area. It is preferable that, in the step of forming the upper-layer conductive film, a pad made of the upper-layer insulating film is formed on the region where the pad is to be formed. With this configuration, even when a configuration in which the side surfaces of the wiring and the like are protected with an inorganic insulating film is employed, the inorganic connection film is etched by removing the photosensitive resin at the electrical connection between the wiring and the pad. When forming the pad, the photosensitive resin can be removed by an ashing process. Therefore, a mask is not required when removing the inorganic insulating film from the electrical connection between the wiring and the pad, and after the etching is completed, the photosensitive resin can be removed by ashing. Therefore, even if the photosensitive resin is left around the pad halfway through the process, the photosensitive resin does not remain in the lower layer of the pad, and the photosensitive resin absorbs moisture in the lower layer of the pad and the pad is peeled off. Can be avoided.
[0034]
In the present invention, after forming a transistor on the substrate, the relay electrode may be formed as a drain electrode electrically connected to a drain region of the transistor.
[0035]
The method for manufacturing a semiconductor device according to the present invention can be applied to manufacturing a substrate for an electro-optical device for holding an electro-optical material when manufacturing an electro-optical device. In this case, on the substrate for the electro-optical device, pixels including the pixel electrode formed of the upper electrode and the pixel switching thin film transistor formed of the transistor are formed in a matrix.
[0036]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiments of the present invention will be described with reference to the drawings. In the following description, as a semiconductor device to which the present invention is applied, a TFT array substrate of a semi-transmissive / reflective TFT active matrix type liquid crystal device will be mainly described.
[0037]
(Basic configuration of electro-optical device)
FIG. 1 is a plan view of the electro-optical device to which the present invention is applied, together with each component, as viewed from a counter substrate side, and FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix in an image display area of the electro-optical device. In each of the drawings used in the description of the present embodiment, the scale of each layer and each member is made different so that each layer and each member have a size recognizable in the drawings.
[0038]
1 and 2, in the electro-optical device 100 of the present embodiment, a liquid crystal 50 as an electro-optical material is sandwiched between the TFT array substrate 10 and the opposing substrate 20 that are bonded together with a sealant 52. A peripheral partition 53 made of a light-shielding material is formed in a region inside the formation region of the sealing material 52. In a region outside the sealing material 52, a data line driving circuit 101 and a mounting pad 9b are formed along one side of the TFT array substrate 10, and scanning line driving is performed along two sides adjacent to this one side. A circuit 104 is formed. On one remaining side of the TFT array substrate 10, a plurality of wirings 105 for connecting between the scanning line driving circuits 104 provided on both sides of the image display area are provided. Then, a precharge circuit or an inspection circuit may be provided. In at least one of the corners of the opposing substrate 20, a vertical conductive material 106 for establishing electric conduction between the TFT array substrate 10 and the opposing substrate 20 is formed.
[0039]
Instead of forming the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, a TAB (tape automated, bonding) substrate on which a driving LSI is mounted is mounted on the TFT array substrate 10. A pad group formed in the peripheral portion may be electrically and mechanically connected via an anisotropic conductive film. In the electro-optical device 100, depending on the type of the liquid crystal 50 to be used, that is, an operation mode such as a TN (twisted nematic) mode, an STN (super TN) mode, and a normally white mode / normally black mode. Although a polarizing film, a retardation film, a polarizing plate and the like are arranged in a predetermined direction, they are not shown here. When the electro-optical device 100 is configured for color display, an RGB color filter is formed along with a protective film in a region of the counter substrate 20 facing each pixel electrode (described later) of the TFT array substrate 10. I do.
[0040]
In the screen display area of the electro-optical device 100 having such a structure, as shown in FIG. 3, a plurality of pixels 100a are arranged in a matrix, and each of the pixels 100a has a pixel electrode 9a. Are formed, and a data line 6a for supplying pixel signals S1, S2... Sn is electrically connected to the source of the TFT 30. The pixel signals S1, S2,... Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied to a plurality of adjacent data lines 6a for each group. Good. The scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,... Gm are applied in a pulsed manner to the scanning line 3a in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and by turning on the TFT 30 as a switching element for a certain period of time, the pixel signals S1, S2,. Is written into each pixel at a predetermined timing. The predetermined-level pixel signals S1, S2,... Sn written in the liquid crystal via the pixel electrodes 9a in this manner are held for a certain period between the counter electrodes 21 of the counter substrate 20 shown in FIG. .
[0041]
Here, the liquid crystal 50 modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gray scale display. In the case of the normally white mode, the amount of incident light passing through the portion of the liquid crystal 50 decreases in accordance with the applied voltage. In the case of the normally black mode, the amount of incident light decreases in accordance with the applied voltage. The amount of light passing through the portion of the liquid crystal 50 increases. As a result, light having a contrast corresponding to the pixel signals S1, S2,... Sn is emitted from the electro-optical device 100 as a whole.
[0042]
In order to prevent the held pixel signals S1, S2,... Sn from leaking, a storage capacitor 60 may be added in parallel with a liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode 21. is there. For example, the voltage of the pixel electrode 9a is held by the storage capacitor 60 for a time that is three orders of magnitude longer than the time when the source voltage is applied. Thereby, the charge retention characteristics are improved, and the electro-optical device 100 having a high contrast ratio can be realized. As a method of forming the storage capacitor 60, as illustrated in FIG. 3, when the storage capacitor 60 is formed between the storage capacitor 60 and a capacitor line 3b which is a wiring for forming the storage capacitor 60, or when the storage capacitor 60 is Any case may be formed between them.
[0043]
(Configuration of TFT array substrate)
FIG. 4 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate used in the electro-optical device according to the embodiment. FIG. 5 is a cross-sectional view when a part of the pixel of the electro-optical device is cut at a position corresponding to the line AA ′ in FIG.
[0044]
In FIG. 4, a plurality of pixel electrodes 9a made of a transparent ITO film are formed in a matrix on a TFT array substrate 10, and a pixel switching TFT 30 is connected to each of the pixel electrodes 9a. I have. A data line 6a, a scanning line 3a, and a capacitance line 3b are formed along the vertical and horizontal boundaries of the pixel electrode 9a, and the TFT 30 is connected to the data line 6a and the scanning line 3a. That is, the data line 6a is electrically connected to the high-concentration source region 1d of the TFT 30 via the contact hole, and the protruding portion of the scanning line 3a forms the gate electrode of the TFT 30.
[0045]
In this embodiment, the storage capacitor 60 has a structure in which a conductive film of the same layer as the data line 6a and the drain electrode 6b is used as the lower electrode 6c, and the pixel electrode 9a is used as an upper electrode on the lower electrode 6c, as described later. The lower electrode 6c is electrically connected to the capacitance line 3b via a contact hole.
[0046]
As shown in FIG. 5, the cross section of the pixel region thus constructed along the line AA 'is a silicon oxide film having a thickness of 300 nm to 500 nm on the surface of a transparent substrate 10' which is a base of the TFT array substrate 10. A base protection film 11 made of (insulating film) is formed, and an island-shaped semiconductor film 1a having a thickness of 30 nm to 100 nm is formed on the surface of the base protection film 11. A gate insulating film 2 made of a silicon oxide film having a thickness of about 50 to 150 nm is formed on the surface of the semiconductor film 1a, and a scanning line 3a having a thickness of 300 to 800 nm is formed on the surface of the gate insulating film 2. Have been. In the semiconductor film 1a, a region facing the scanning line 3a via the gate insulating film 2 is a channel region 1a '. A source region having a low-concentration source region 1b and a high-concentration source region 1d is formed on one side of the channel region 1a ', and a drain region having a low-concentration drain region 1c and a high-concentration drain region 1e is formed on the other side. An area is formed.
[0047]
An interlayer insulating film 4 made of a silicon oxide film having a thickness of 300 nm to 800 nm is formed on the surface side of the TFT 30 for pixel switching, and a silicon nitride film having a thickness of 100 nm to 300 nm is formed on the surface of the interlayer insulating film 4. A surface protection film 5 (inorganic insulating film) made of a film is formed.
[0048]
A data line 6a having a thickness of 300 nm to 800 nm is formed on the surface of the interlayer insulating film 4, and the data line 6a is electrically connected to the high-concentration source region 1d through a contact hole formed in the interlayer insulating film 4. Connected to A drain electrode 6b (relay electrode) formed simultaneously with the data line 6a is formed on the surface of the interlayer insulating film 4, and the drain electrode 6b is formed with a contact hole 4a (first hole) formed in the interlayer insulating film 4. Is electrically connected to the high-concentration drain region 1e via
[0049]
In the present embodiment, a lower electrode 6c is formed on the surface of the interlayer insulating film 4 in the same layer as the data line 6a and the drain electrode 6b. The lower electrode 6c is for constituting the storage capacitor 60, and is electrically connected to the capacitor line 3b via a contact hole 4b formed in the interlayer insulating film 4.
[0050]
On the upper layer of the surface protective film 5, an unevenness forming layer 7a made of a light-transmitting photosensitive resin is formed in a predetermined pattern.
A light reflection film 8a made of an aluminum film or the like is formed on the surface of the unevenness forming layer 7a. Therefore, an uneven pattern 8g is formed on the surface of the light reflecting film 8a by reflecting the unevenness of the unevenness forming layer 7a.
[0051]
A pixel electrode 9a made of an ITO film is formed on the light reflection film 8a. The pixel electrode 9a is directly laminated on the surface of the light reflection film 8a, and the pixel electrode 9a and the light reflection film 8a are electrically connected.
[0052]
The pixel electrode 9a is electrically connected to the drain electrode 6b via a photosensitive resin layer 7a and a contact hole 9g formed in the surface protection film 5.
[0053]
Here, in the light reflection film 8a, a rectangular light transmission window 8d is formed in a part of a region overlapping with the pixel electrode 9a in a plane (see FIG. 4), and a portion corresponding to the light transmission window 8d is formed. , ITO, but the light reflection film 8a does not exist.
[0054]
An alignment film 12 made of a polyimide film is formed on the surface of the pixel electrode 9a. The alignment film 12 is a film obtained by performing a rubbing process on a polyimide film.
[0055]
In the TFT array substrate 10 thus configured, a large capacitor forming hole 7c (second hole) is formed in the unevenness forming film 7a in a region overlapping with the lower electrode 6c. At the bottom, the unevenness forming film 7a is completely removed, and the surface protective film 5 is exposed. The pixel electrode 9a is formed as an upper electrode at the bottom of the capacitor forming hole 7c. Therefore, the pixel electrode (upper electrode) forms the lower electrode 6c and the storage capacitor 60 using the surface protection film 5 as a dielectric film.
[0056]
Here, at the bottom of the capacitor forming hole 7c, an aluminum film (another conductive film) constituting the light reflection film 8a remains below the pixel electrode 9a. 7c may be removed from the bottom.
[0057]
Further, in the present embodiment, a wiring 6 d of the same layer as the data line 6 a and the drain electrode 6 b extends at the end of the TFT array substrate 10, and the side surface of the wiring 6 d is covered with the surface protection film 5. . However, an opening 5d is formed in the surface protective film 5 on the upper surface of the wiring 6d, and a pad 9b made of an ITO film of the same layer as the pixel electrode 9a is electrically connected to the wiring 6d via the opening 5d. ing.
[0058]
The TFT 30 preferably has the LDD structure as described above, but may have an offset structure in which impurity ions are not implanted into regions corresponding to the low-concentration source region 1b and the low-concentration drain region 1c. . In addition, the TFT 30 may be a self-aligned TFT in which impurity ions are implanted at a high concentration using the gate electrode (a part of the scanning line 3a) as a mask, and high-concentration source and drain regions are formed in a self-aligned manner. . In the present embodiment, the TFT 30 has a single gate structure in which only one gate electrode (scanning line 3a) is arranged between the source and drain regions. However, two or more gate electrodes may be arranged between them. Good. At this time, the same signal is applied to each gate electrode. If the TFT 30 is configured with a dual gate (double gate) or triple gate or more as described above, a leak current at a junction between a channel and a source-drain region can be prevented, and a current in an off state can be reduced. If at least one of these gate electrodes has an LDD structure or an offset structure, the off-state current can be further reduced and a stable switching element can be obtained.
[0059]
(Detailed configuration of uneven pattern)
In the TFT array substrate 10 configured as described above, a concave / convex pattern 8g having a convex portion 8b and a concave portion 8c is formed on the surface of the light reflecting film 8a. In the present embodiment, as shown in FIG. The portion 8b and the concavo-convex forming layer 7a constituting the portion 8b are shown as having a regular hexagonal planar shape. However, the planar shape of the projection 8b and the unevenness forming layer 7a is not limited to a hexagon, and various shapes such as a circle and an octagon can be adopted.
[0060]
In forming such a concavo-convex pattern 8g, in the TFT array substrate 10 of the present embodiment, in the lower layer side of the light reflection film 8a, a light-transmissive photosensitive resin The unevenness forming layer 7a made of is formed thick, and the unevenness forming layer 7a is thinned in a region corresponding to the concave portion 8c. Has been granted. Here, the unevenness forming layer 7a has a smooth surface without edges. Therefore, on the surface of the light reflection film 8a, the uneven pattern 8g also has a smooth shape without edges.
[0061]
As described later, such a concavo-convex forming layer 7a is obtained by applying a positive-type photosensitive resin and then performing half-exposure, development, and heating on the photosensitive resin through an exposure mask. is there. Therefore, in a region corresponding to the concave portion 8c of the concave-convex pattern 8g, the photosensitive resin constituting the concave-convex forming layer 7a is only exposed and developed to a middle position in the thickness direction, so that the photosensitive resin is completely removed. Not, it remains thin. On the other hand, in a region corresponding to the projection 8b of the uneven pattern 8g, the photosensitive resin constituting the uneven formation layer 7a is not exposed and remains thick. In addition, since the photosensitive resin after the half-exposure and development has been subjected to a heat treatment, the heat treatment melts the photosensitive resin, so that the unevenness forming layer 7a has no angular portion, It has a gentle shape without edges.
[0062]
Moreover, in the present embodiment, as described later, when forming the unevenness forming layer 7a, after performing half exposure and development through an exposure mask, and then performing ashing, the area corresponding to the recess 8c The unevenness forming layer 7a is extremely thin, and the unevenness forming layer 7a is extremely thin even in a region corresponding to the light transmitting hole 8d.
[0063]
(Configuration of counter substrate)
In the counter substrate 20, a light-shielding film 23 called a black matrix or a black stripe is formed in a region facing the vertical and horizontal boundary regions of the pixel electrodes 9a formed on the TFT array substrate 10, and an upper layer side thereof is formed. A counter electrode 21 made of an ITO film is formed. In addition, an alignment film 22 made of a polyimide film is formed on the upper layer side of the counter electrode 21, and the alignment film 22 is a film obtained by performing a rubbing process on the polyimide film.
[0064]
(Display operation)
In the semi-transmissive / reflective electro-optical device 100 configured as described above, since the light reflecting film 8a is formed below the pixel electrode 9a, as shown by the arrow LA in FIG. The incident light is reflected on the TFT array substrate 10 side, and an image is displayed by the light emitted from the counter substrate 10 side (reflection mode).
[0065]
Further, of the light emitted from a backlight device (not shown) arranged on the back surface side of the TFT array substrate 10, the light traveling toward the light transmission window 8d where the light reflection film 8a is not formed is indicated by an arrow LB. As shown, the light passes through the light transmission window 8d to the counter substrate 20 side and contributes to display (transmission mode).
[0066]
(TFT manufacturing method)
The manufacturing process of the TFT array substrate 10 among the manufacturing processes of the electro-optical device 100 having such a configuration will be described with reference to FIGS. 6 to 8 are process cross-sectional views illustrating a method of manufacturing the TFT array substrate 10 of the present embodiment, and correspond to cross sections taken along line AA 'in FIG.
[0067]
First, as shown in FIG. 6A, an underlying protective film 11 made of a silicon oxide film or the like having a thickness of 50 nm to 150 nm is formed on a surface of a substrate 10 'made of glass or the like by using a well-known semiconductor process. A scanning line 3a, a capacitance line 3b, and the like having a thickness of 300 nm to 800 nm formed of a TFT 30 having a structure, an aluminum film, a tantalum film, a molybdenum film, or an alloy film containing any of these metals as a main component are formed. Here, as the semiconductor film 1a constituting the active layer of the TFT 30, a semiconductor film made of an amorphous silicon film is formed to a thickness of 30 nm to 100 nm by a plasma CVD method at a substrate temperature of 150 ° C. to 450 ° C. After that, the semiconductor film is subjected to laser annealing by irradiating laser light to melt the amorphous semiconductor film once, crystallize through a cooling and solidification process, and then patterned into an island shape. .
[0068]
Next, as shown in FIG. 6B, an interlayer insulating film 4 made of silicon oxide having a thickness of 300 nm to 800 nm is formed on the surface side of the scanning line 3a by CVD or the like, and then photolithography is used. Then, a resist mask is formed, and the interlayer insulating film 4 is etched through the resist mask to form contact holes 4a, 4c and the like.
[0069]
Next, as a lower conductive film forming step, a data line 6a, a drain electrode 6b, a lower electrode 6c, and a wiring 6d are formed on the surface side of the interlayer insulating film 4. For this purpose, after forming a conductive film made of an aluminum film, a tantalum film, a molybdenum film, or an alloy film containing any of these metals as a main component to a thickness of 300 nm to 800 nm by a sputtering method or the like, a photolithography technique is used. Is used to form a resist mask, and dry etching is performed on the conductive film through the resist mask.
[0070]
Next, as a step of forming an inorganic insulating film, as shown in FIG. 6C, a surface protective film 5 made of a silicon nitride film is formed on the surface of the data line 6a and the drain electrode 6b or on the surface thereof.
[0071]
Next, a photolithography process is performed. In this photolithographic step, first, as shown in FIG. 7A, a positive type photosensitive resin 7 such as an acrylic resin is applied by using a spin coating method or the like, and then the photosensitive resin is applied through an exposure mask 200. 7 is half-exposed. Here, in the exposure mask 200, regions corresponding to the concave portion 8c, the light transmitting hole 8d, the capacitor forming hole 7c, the contact hole 9g, and the periphery of the wiring 6d of the concavo-convex pattern 8g described with reference to FIGS. The light section 210 is formed, and the photosensitive resin 7 is selectively exposed. However, the exposure performed here is a half exposure in which the exposure time is shorter than the general exposure conditions. Therefore, the portion of the photosensitive resin 7 corresponding to the light-transmitting portion 210 is only exposed to an intermediate position in the thickness direction.
[0072]
Next, as shown in FIG. 7B, the photosensitive resin 7 is exposed through an exposure mask 250. The exposure here is complete exposure, and in the exposure mask 250, a region corresponding to the contact hole 9g and the upper surface of the wiring 6d is the light transmitting portion 260. Therefore, a portion of the photosensitive resin 7 corresponding to the light transmitting portion 260 is exposed in the entire thickness direction.
[0073]
Next, as shown in FIG. 7C, the photosensitive resin 7 is developed to remove an exposed portion of the photosensitive resin 7. As a result, the photosensitive resin 7 is thin in a region (exposed portion) corresponding to the concave portion 8c of the concavo-convex pattern 8g, and is thick in a region (unexposed portion) corresponding to the convex portion 8b of the concavo-convex pattern 8g. is there. Also, the photosensitive resin 7 remains thin in a region corresponding to the light transmitting hole 8d, the capacitor forming hole 7c, and the periphery of the wiring 6d.
[0074]
On the other hand, in a region corresponding to the contact hole 9g and the upper surface of the wiring 6d, the photosensitive resin 7 is completely removed.
[0075]
After forming the unevenness forming layer 7a in this manner, as a step of etching the inorganic insulating film, the unevenness forming layer 7a is etched from the portion where the photosensitive resin 7 is completely removed, as shown in FIG. Next, the surface protective film 5 in this portion is removed. As a result, the surface protection film 5 is removed from the bottom surface of the contact hole 9g, and the drain electrode 6b is exposed. On the surface of the wiring 6d, an opening 5d is formed in the surface protection film 5, and the wiring 6d is exposed. However, in the region covered with the unevenness forming layer 7a, the surface protective film 5 is not etched, and all remain at the same film thickness.
[0076]
Next, as shown in FIG. 8B, in the ashing step, ashing is performed on the unevenness forming layer 7a by plasma using a gas containing oxygen.
[0077]
As a result, asperity forming layer 7a is ashed from the surface side, and is completely removed from the bottom of capacitor forming hole 7c, exposing surface protection film 5. Also, the unevenness forming layer 7a is completely removed from the periphery of the wiring 6d.
[0078]
On the other hand, in the region corresponding to the concave portion 8c of the concave-convex pattern 8g and the region corresponding to the light transmitting hole 8d, the concave-convex forming layer 7a is extremely thin because the concave-convex forming layer 7a is thick. However, in the area corresponding to the concave portion 8c of the uneven pattern 8g and the area corresponding to the light transmitting hole 8d, the unevenness forming layer 7a is completely removed depending on the thickness of the unevenness forming layer 7a before ashing.
[0079]
Next, in the heating step, heat treatment is performed on the unevenness forming layer 7a to melt the photosensitive resin 7 constituting the unevenness forming layer 7a, as shown in FIG. 8C. As a result, the unevenness formed by the unevenness forming layer 7a has a gentle shape.
[0080]
Next, after a metal film such as aluminum is formed on the surface of the unevenness forming layer 7a, the metal film is patterned on the surface by using a photolithography technique, and as shown in FIG. To form The light reflecting film 8a thus formed reflects the surface shape of the unevenness forming layer 7a, so that a smooth uneven pattern 8a without edges is formed on the surface of the light reflecting film 8a. At this time, the light transmission window 8d is formed in a region that planarly overlaps the flat region of the unevenness forming layer 7a.
[0081]
Next, as a step of forming an upper conductive film, an ITO film having a thickness of 40 nm to 200 nm is formed on the surface side of the light reflection film 8a by a sputtering method or the like, and then the ITO film is patterned by using a photolithography technique. The electrodes 9a and the pads 9b are formed. As a result, the pixel electrode 9a is electrically connected to the drain electrode 6b via the contact hole 9g. At the bottom of the capacitor forming hole 7c, a storage capacitor 60 is formed by the pixel electrode 9a (upper electrode), the surface protection film 5, and the lower electrode 6c. The pad 9b is electrically connected to the wiring 6d through the opening 5d of the surface protection film 5.
[0082]
Thereafter, as shown in FIG. 5, a polyimide film (alignment film 12) is formed on the surface side of the pixel electrode 9a. For this purpose, a polyimide varnish obtained by dissolving 5 to 10% by weight of a polyimide or polyamic acid in a solvent such as butyl cellosolve or n-methylpyrrolidone is subjected to flexographic printing, followed by heating and curing (firing). Then, the substrate on which the polyimide film is formed is rubbed in a certain direction with a puff cloth made of rayon-based fiber, and the polyimide molecules are arranged in a certain direction near the surface. As a result, the liquid crystal molecules are arranged in a certain direction by the interaction between the liquid crystal molecules and the polyimide molecules that are filled later.
[0083]
(Main effects of this embodiment)
As described above, in this embodiment, the lower conductive film constituting the drain electrode 6b and the lower electrode 6c, the inorganic insulating film constituting the surface protective film 5, the photosensitive resin layer constituting the unevenness forming layer 7a, and A surface protection film interposed between the lower electrode 6c (lower conductive film) and the pixel electrode 9a (upper conductive film) on the substrate 10 'on which the upper conductive film constituting the pixel electrode 9a is formed in this order. The storage capacitor 60 is formed using 5 (inorganic insulating film). Here, unlike the gate insulating film 2, the surface protective film 5 does not affect the transistor characteristics even if the film thickness is changed. However, since the unevenness forming layer 7a is formed thick, if such a thick photosensitive resin layer is used as a dielectric film, the capacitance of the storage capacitor 60 will be small. Since the capacitor forming hole 7c is formed in the concavo-convex forming layer 7a by half-exposure, and the storage capacitor 60 is formed at the bottom of the hole, a large capacitance can be obtained.
[0084]
Moreover, in the present embodiment, since the photosensitive resin in the capacitor forming hole 7c is completely removed by the ashing process, a large capacitance can be obtained in the storage capacitor 60.
[0085]
In a portion for electrically connecting the drain electrode 6b and the pixel electrode 9a, the surface protective film 5 located at the bottom thereof is removed by etching through the contact hole 9g formed in the unevenness forming layer 7a. There is no problem in electrical connection between 6b and pixel electrode 9a. In addition, since the photosensitive resin remains in the capacitor forming hole 7c formed by half-exposure at the time of this etching, the surface protection film 5 constituting the dielectric of the storage capacitor 60 is not removed by etching. It can be left as a dielectric film.
[0086]
Further, in the present embodiment, the photosensitive resin layer formed in the region where the pad 9b is to be formed is completely removed by complete exposure and development, and the area around the region where the pad 9b is to be formed is half-exposed. At 7a, an opening is formed in the surface protective film 5 from the portion where the photosensitive resin has been removed. Therefore, a mask is not required when removing the inorganic insulating film from the electrical connection between the wiring 5d and the pad 9b, and the photosensitive resin used for the removal can be completely removed by ashing. Therefore, even if the photosensitive resin is left around the pad 9b halfway through the process, the photosensitive resin does not remain in the lower layer of the pad 9b. It is possible to avoid troubles such as accidents.
[0087]
Further, in the present embodiment, by applying the photosensitive resin 7, performing half exposure, development, and heating of the photosensitive resin 7 through an exposure mask, the surface is provided with irregularities corresponding to a gradual change in film thickness. An unevenness forming layer 7a is formed, and a light scattering unevenness pattern 8g corresponding to the unevenness of the unevenness forming layer 7a is provided on the surface of the light reflecting film 8a formed on the upper side of the unevenness forming layer 7a. Therefore, by performing exposure and development of the photosensitive resin 7 once to form the unevenness forming layer 7a, the light reflecting film 8a is provided with a light scattering unevenness pattern having a gentle surface shape. Therefore, the production efficiency of the electro-optical device 100 can be improved.
[0088]
[Other embodiments]
In the above embodiment, the photosensitive resin is completely removed from the bottom of the capacitor forming hole 7c by the ashing process. However, if the photosensitive resin remaining at the bottom of the capacitor forming hole 7c is thin by half exposure, the photosensitive resin is removed. Alternatively, it may be used as a dielectric film of the storage capacitor 60. Further, the photosensitive resin remaining at the bottom of the capacitor forming hole 7c may be thinned by the ashing process.
[0089]
In the above embodiment, since the photosensitive resin is completely removed from the bottom of the capacitor forming hole 7c by the ashing process, the capacitor forming hole 7c is removed before the upper conductive film forming process is performed after the ashing process. A surface layer etching step of etching and removing the surface layer of the surface protection film 5 at the bottom may be performed. With this configuration, the thickness of the surface protection film 5 constituting the dielectric film can be reduced, so that the capacitance of the storage capacitor 60 can be increased.
[0090]
Further, in the above embodiment, the area where the light transmitting hole 8d is formed is set as the half exposure area, but the photosensitive resin may be completely removed from the area where the light transmitting hole 8d is formed by setting it as the complete exposure area. . In this case, the light transmission efficiency in the portion where the light transmission hole 8d is formed can be increased. When the photosensitive resin is completely removed in the region where the light transmission holes 8d are formed, the surface protective film 5 may be etched from the region to make the surface protective film 5 thinner. With this configuration, the light transmission efficiency of the region where the light transmission holes 8d are formed can be increased.
[0091]
In the above embodiment, the pixel electrode 9a is stacked on the upper layer of the light reflecting film 8a. However, when the polarization orientation of the liquid crystal 50 does not matter, the pixel electrode 9a is stacked on the lower layer of the light reflecting film 8a. Is also good.
[0092]
In the above embodiment, the transflective liquid crystal device is described as the electro-optical device 100. However, the electro-optical device 100 may be configured as a totally reflective liquid crystal device without forming the light transmission window 8d. Good.
[0093]
In the case of the total reflection type electro-optical device 100, only the light reflection film 8a may be used as the pixel electrode without forming the pixel electrode 9a. In this case, the light reflection film 8a is Upper electrode.
[0094]
Furthermore, in the above embodiment, a TFT array substrate has been described as an example of a semiconductor device, but the present invention may be applied to other semiconductor devices.
[0095]
[Application of electro-optical device to electronic equipment]
The transflective / reflective electro-optical device 100 configured as described above can be used as a display unit of various electronic devices. One example of the electro-optical device 100 is shown in FIGS. 9, 10A, and 10B. I will explain.
[0096]
FIG. 9 is a block diagram showing a circuit configuration of an electronic apparatus using the electro-optical device according to the invention as a display device.
[0097]
9, the electronic device includes a display information output source 70, a display information processing circuit 71, a power supply circuit 72, a timing generator 73, and a liquid crystal device 74. The liquid crystal device 74 has a liquid crystal display panel 75 and a drive circuit 76. As the liquid crystal device 74, the above-described electro-optical device 100 can be used.
[0098]
The display information output source 70 includes a memory such as a ROM (Read Only Memory) and a RAM (Random Access Memory), a storage unit such as various disks, a tuning circuit for tuning and outputting a digital image signal, and the like. Based on the various clock signals, display information such as an image signal in a predetermined format is supplied to the display information processing circuit 71.
[0099]
The display information processing circuit 71 includes well-known various circuits such as a serial-parallel conversion circuit, an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit. The signal is supplied to the driving circuit 76 together with the clock signal CLK. The power supply circuit 72 supplies a predetermined voltage to each component.
[0100]
FIG. 10A illustrates a mobile personal computer which is an embodiment of an electronic device according to the present invention. The personal computer 80 shown here has a main body 82 having a keyboard 81 and a liquid crystal display unit 83. The liquid crystal display unit 83 includes the electro-optical device 100 described above.
[0101]
FIG. 10B shows a mobile phone as another embodiment of the electronic apparatus according to the present invention. The mobile phone 90 shown here has a plurality of operation buttons 91 and a display unit including the electro-optical device 100 described above.
[0102]
【The invention's effect】
As described above, according to the present invention, on a substrate on which a lower conductive film, an inorganic insulating film, a photosensitive resin layer, and an upper conductive film are formed in this order, a region between the lower conductive film and the upper conductive film is formed. A capacitor is formed by using an inorganic insulating film interposed between the layers, or the inorganic insulating film and the photosensitive resin layer as a dielectric film. Here, since the inorganic insulating film is formed as an interlayer insulating film or a surface protective film, unlike a gate insulating film, changing the film thickness or the like does not affect the transistor characteristics. However, since the photosensitive resin layer is formed as a thick layer by forming a concavo-convex forming layer or the like, when such a thick photosensitive resin layer is used as a dielectric film, the capacitance of the capacitor becomes small. However, in the present invention, since a capacitor forming hole of a photosensitive resin is formed and the capacitor is formed at the bottom of the hole, a large capacitance can be obtained. In addition, at the portion where the relay electrode made of the lower conductive film and the upper electrode made of the upper insulating film are electrically connected via the contact hole formed in the photosensitive resin layer, an inorganic material is formed at the bottom of the contact hole. Since the insulating film has been removed, there is no problem in electrical connection between the relay electrode and the upper electrode.
[0103]
In the present invention, the lower conductive film, the inorganic insulating film, the photosensitive resin layer, and the upper conductive film are interposed between the lower conductive film and the upper conductive film on the substrate formed in this order. A capacitor is formed using the inorganic insulating film or the inorganic insulating film and the photosensitive resin layer as a dielectric film. Here, since the inorganic insulating film is formed as an interlayer insulating film or a surface protective film, unlike a gate insulating film, changing the film thickness or the like does not affect the transistor characteristics. However, since the photosensitive resin layer is formed as a thick layer by forming a concavo-convex forming layer or the like, when such a thick photosensitive resin layer is used as a dielectric film, the capacitance of the capacitor becomes small. However, in the present invention, since a capacitor forming hole is formed in the photosensitive resin by half-exposure and a capacitor is formed at the bottom of the hole, a large capacitance can be obtained. In addition, a contact formed in the photosensitive resin is formed in a portion for electrically connecting the relay electrode formed of the lower conductive film and the upper electrode formed of the upper insulating film through a contact hole formed in the photosensitive resin layer. Since the inorganic insulating film located at the bottom of the hole is removed by etching through the hole, there is no problem in electrical connection between the relay electrode and the upper electrode. At the time of this etching, since the photosensitive resin remains in the capacitor forming hole formed by the half exposure, the inorganic insulating film constituting the dielectric of the capacitor is not removed by the etching.
[Brief description of the drawings]
FIG. 1 is a plan view when an electro-optical device to which the present invention is applied is viewed from a counter substrate side.
FIG. 2 is a cross-sectional view taken along line HH ′ of FIG.
FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like formed in a plurality of pixels arranged in a matrix in the electro-optical device.
FIG. 4 is a plan view showing a configuration of each pixel formed on a TFT array substrate in the electro-optical device to which the present invention is applied.
FIG. 5 is a cross-sectional view of the electro-optical device to which the present invention is applied, which is cut at a position corresponding to line AA ′ in FIG.
FIGS. 6A to 6C are process cross-sectional views illustrating a method for manufacturing a TFT array substrate of an electro-optical device to which the present invention is applied.
FIGS. 7A to 7C are process cross-sectional views illustrating a method for manufacturing a TFT array substrate of an electro-optical device to which the present invention is applied.
FIGS. 8A to 8D are process cross-sectional views illustrating a method for manufacturing a TFT array substrate of an electro-optical device to which the present invention is applied.
FIG. 9 is a block diagram illustrating a circuit configuration of an electronic apparatus using the electro-optical device according to the invention as a display device.
10A and 10B are an explanatory diagram showing a mobile personal computer as an embodiment of an electronic apparatus using the electro-optical device according to the invention, and an explanatory diagram of a mobile phone, respectively. .
FIG. 11 is a sectional view of a conventional electro-optical device.
[Explanation of symbols]
1a Semiconductor film
2 Gate insulating film
3a scanning line
3b capacity line
4 Interlayer insulation film
5 Surface protective film (inorganic insulating film)
5d aperture
6a Data line
6b Drain electrode
6c Lower electrode
6d wiring
8a Light reflection film
8b Convex part of concavo-convex pattern
8c Concavo-convex pattern
8d light transmission window
8g Concavo-convex pattern on light reflection film surface
9a Pixel electrode
4c, 9g Contact hole
10 TFT array substrate
11 Undercoat protective film
7 Photosensitive resin
7a Irregularity forming layer
7c Hole for capacitor formation
20 Counter substrate
21 Counter electrode
30 TFT for pixel switching
50 liquid crystal
60 storage capacity
100 electro-optical device
100a pixel

Claims (27)

所定のパターンで形成された下層側導電膜と、該下層側導電膜の上層に形成された無機絶縁膜と、該無機絶縁膜の上層に形成された感光性樹脂層と、該感光性樹脂層の上層側に所定のパターンで形成された上層側導電膜とを基板上に有する半導体装置において、
前記感光性樹脂には、底部で前記無機絶縁膜が除去された第１の穴と、底部に前記無機絶縁膜が残ってる第２の穴とが形成されていることを特徴とする半導体装置。A lower conductive film formed in a predetermined pattern, an inorganic insulating film formed on the lower conductive film, a photosensitive resin layer formed on the inorganic insulating film, and the photosensitive resin layer A semiconductor device having, on a substrate, an upper conductive film formed in a predetermined pattern on an upper layer side,
A semiconductor device, wherein a first hole from which the inorganic insulating film is removed at the bottom and a second hole from which the inorganic insulating film remains are formed at the bottom of the photosensitive resin. 請求項１において、前記第１の穴はコンタクトホールであり、当該第１の穴の底部では、前記無機絶縁膜が除去されて露出した前記下層側導電膜からなる中継電極の表面に前記上電極が直接、あるいは他の導電膜を介して積層されて、前記中継電極と前記上電極とが電気的に接続され、
前記第２の穴はキャパシタ形成用穴であり、当該第２の穴の底部に前記上層側導電膜からなる上電極が直接、あるいは他の導電膜を介して積層されて、前記上電極、前記無機絶縁膜、および前記下層側導電膜からなる下電極を備えたキャパシタが形成されていることを特徴とする半導体装置。2. The upper electrode according to claim 1, wherein the first hole is a contact hole, and a bottom of the first hole is provided on the surface of the relay electrode made of the lower conductive film, which is exposed by removing the inorganic insulating film. 3. Are stacked directly or via another conductive film, and the relay electrode and the upper electrode are electrically connected,
The second hole is a capacitor forming hole, and an upper electrode made of the upper layer-side conductive film is laminated directly on the bottom of the second hole or via another conductive film to form the upper electrode, A semiconductor device comprising a capacitor having an inorganic insulating film and a lower electrode made of the lower conductive film. 請求項２において、前記キャパシタ形成用穴の底部には、前記感光性樹脂が残っていることにより、前記キャパシタは、当該感光性樹脂層および前記無機絶縁膜を誘電体層として有していることを特徴とする半導体装置。3. The capacitor according to claim 2, wherein the photosensitive resin remains at the bottom of the capacitor forming hole, so that the capacitor has the photosensitive resin layer and the inorganic insulating film as dielectric layers. A semiconductor device characterized by the above-mentioned. 請求項２において、前記キャパシタ形成用穴の底部には、前記感光性樹脂が完全に除去されていることにより、前記キャパシタは、前記無機絶縁膜を誘電体層として有していることを特徴とする半導体装置。3. The capacitor according to claim 2, wherein the photosensitive resin is completely removed at the bottom of the capacitor forming hole, so that the capacitor has the inorganic insulating film as a dielectric layer. Semiconductor device. 請求項２ないし４のいずれかにおいて、前記キャパシタ形成用穴の底部には、他の領域に残っている前記該無機絶縁膜と同一の膜厚で前記無機絶縁膜が残っていることを特徴とする半導体装置。The inorganic insulating film according to any one of claims 2 to 4, wherein the inorganic insulating film has the same thickness as the inorganic insulating film remaining in another region at the bottom of the capacitor forming hole. Semiconductor device. 請求項２ないし４のいずれかにおいて、前記キャパシタ形成用穴の底部には、他の領域に残っている前記該無機絶縁膜よりも薄い膜厚で前記無機絶縁膜が残っていることを特徴とする半導体装置。The inorganic insulating film according to any one of claims 2 to 4, wherein the inorganic insulating film has a thickness smaller than the inorganic insulating film remaining in another region at the bottom of the capacitor forming hole. Semiconductor device. 請求項２ないし４のいずれかにおいて、前記感光性樹脂層は、表面がなだらかな凹凸形成層として所定のパターンに形成されて、当該感光性樹脂層の上層側に前記他の導電膜として形成された光反射膜の表面になだらかな凹凸を付与していることを特徴とする半導体装置。The photosensitive resin layer according to any one of claims 2 to 4, wherein the photosensitive resin layer is formed in a predetermined pattern as a rugged surface forming layer having a gentle surface, and is formed as the other conductive film on the upper side of the photosensitive resin layer. A semiconductor device, wherein the surface of the light reflecting film is provided with gentle irregularities. 請求項７において、前記光反射膜には、光透過穴が形成されていることを特徴とする半導体装置。8. The semiconductor device according to claim 7, wherein a light transmitting hole is formed in the light reflecting film. 請求項８において、前記光透過穴が形成されている領域では、前記感光性樹脂が残っていることを特徴とする半導体装置。9. The semiconductor device according to claim 8, wherein the photosensitive resin remains in a region where the light transmitting hole is formed. 請求項８において、前記光透過穴が形成されている領域では、前記感光性樹脂が完全に除去されていることを特徴とする半導体装置。9. The semiconductor device according to claim 8, wherein the photosensitive resin is completely removed in a region where the light transmitting hole is formed. 請求項１０において、前記光透過穴が形成されている領域では、他の領域に残っている前記無機絶縁膜と比較して同一の膜厚で前記無機絶縁膜が残っていることを特徴とする半導体装置。11. The method according to claim 10, wherein in the region where the light transmitting hole is formed, the inorganic insulating film has the same thickness as that of the inorganic insulating film remaining in another region. Semiconductor device. 請求項１０において、前記光透過穴が形成されている領域では、他の領域に残っている前記無機絶縁膜と比較して薄い膜厚で前記無機絶縁膜が残っていることを特徴とする半導体装置。11. The semiconductor according to claim 10, wherein the inorganic insulating film has a smaller thickness in a region where the light transmission hole is formed than in the other region. apparatus. 請求項２ないし１２のいずれかにおいて、前記基板上では、前記下層側導電膜からなる配線が少なくとも側面を前記無機絶縁膜で覆われ、かつ、当該無機絶縁膜に形成された開口の底部で露出した前記配線に前記上層導電膜からなるパッドが前記配線に電気的に接続していることを特徴とする半導体装置。13. The wiring according to claim 2, wherein at least a side surface of the wiring made of the lower conductive film is covered with the inorganic insulating film, and is exposed at a bottom of an opening formed in the inorganic insulating film. A pad made of the upper conductive film is electrically connected to the wiring. 請求項２ないし１３のいずれかにおいて、前記中継電極は、下層側に形成されたトランジスタのドレイン領域に電気的に接続するドレイン電極であることを特徴とする半導体装置。14. The semiconductor device according to claim 2, wherein the relay electrode is a drain electrode electrically connected to a drain region of a transistor formed on a lower layer side. 請求項２ないし１３のいずれかに規定する半導体装置を、電気光学物質を保持するための電気光学装置用基板として用いた電気光学装置であって、当該電気光学装置用基板上では、前記上電極からなる画素電極、および前記トランジスタからなる画素スイッチング用薄膜トランジスタを備えた画素がマトリクス状に形成されていることを特徴とする電気光学装置。An electro-optical device using the semiconductor device defined in any one of claims 2 to 13 as an electro-optical device substrate for holding an electro-optical material, wherein the upper electrode is provided on the electro-optical device substrate. An electro-optical device, wherein pixels each including a pixel electrode formed of a pixel and a pixel switching thin film transistor formed of the transistor are formed in a matrix. 請求項１５に規定する電気光学装置を備えていることを特徴とする電子機器。An electronic apparatus comprising the electro-optical device defined in claim 15. 所定のパターンで形成された下層側導電膜と、該下層側導電膜の上層に形成された無機絶縁膜と、該無機絶縁膜の上層に形成された感光性樹脂層と、該感光性樹脂層の上層側に所定のパターンで形成された上層側導電膜とを基板上に有する半導体装置の製造方法において、
前記感光性樹脂を未硬化の状態で塗布した後、当該未硬化の感光性樹脂の一部の領域をハーフ露光する一方、他の一部の領域を完全露光し、さらに他の領域については非露光としてから前記感光性樹脂を現像するフォトリソグラフィ工程と、
次に、当該感光性樹脂が完全に除去されてなる第１の穴からエッチングを施して当該コンタクトホールの底部から前記無機絶縁膜を除去する一方、前記ハーフ露光により前記感光性樹脂に形成された第２の穴の底部には前記無機絶縁膜を残す無機絶縁膜エッチング工程と、
を有することを特徴とする半導体装置の製造方法。A lower conductive film formed in a predetermined pattern, an inorganic insulating film formed on the lower conductive film, a photosensitive resin layer formed on the inorganic insulating film, and the photosensitive resin layer A method for manufacturing a semiconductor device having, on a substrate, an upper conductive film formed in a predetermined pattern on an upper layer side,
After applying the photosensitive resin in an uncured state, half-exposure is performed on some areas of the uncured photosensitive resin, while complete exposure is performed on other areas, and non-irradiation is performed on other areas. A photolithography step of developing the photosensitive resin after exposure,
Next, etching was performed from the first hole from which the photosensitive resin was completely removed to remove the inorganic insulating film from the bottom of the contact hole, and formed on the photosensitive resin by the half exposure. An inorganic insulating film etching step of leaving the inorganic insulating film at the bottom of the second hole;
A method for manufacturing a semiconductor device, comprising: 請求項１７において、前記第１の穴はコンタクトホールであり、前記第２の穴はキャパシタ形成用穴であり、
前記無機絶縁膜エッチング工程を行った以降、前記上層側導電膜を形成して、前記コンタクトホールの底部では、前記下層側導電膜からなる中継電極の表面に前記上層導電膜からなる上電極を直接、あるいは他の導電膜を介して前記中継電極に電気的に接続する一方、前記キャパシタ形成用穴の底部に前記上電極を直接、あるいは他の導電膜を介して形成することにより、当該キャパシタ形成用穴の底部に、前記下層側導電膜からなる下電極、および前記上電極を備えたキャパシタを形成する上層側導電膜形成工程を行うことを特徴とする半導体装置の製造方法。18. The device according to claim 17, wherein the first hole is a contact hole, the second hole is a capacitor forming hole,
After performing the inorganic insulating film etching step, the upper conductive film is formed, and the upper electrode made of the upper conductive film is directly formed on the surface of the relay electrode made of the lower conductive film at the bottom of the contact hole. Alternatively, while electrically connecting to the relay electrode through another conductive film, the upper electrode is formed directly on the bottom of the capacitor forming hole or through another conductive film to form the capacitor. A method of manufacturing a semiconductor device, comprising: performing a step of forming a lower electrode made of the lower conductive film and a capacitor having the upper electrode on the bottom of the hole. 請求項１８において、前記コンタクトホールの底部から前記無機絶縁膜を除去した後、前記感光性樹脂に対するアッシング工程を行い、しかる後に前記上層側導電膜形成工程を行うことを特徴とする半導体装置の製造方法。19. The manufacturing method of a semiconductor device according to claim 18, wherein after removing the inorganic insulating film from the bottom of the contact hole, an ashing step for the photosensitive resin is performed, and thereafter, the upper conductive film forming step is performed. Method. 請求項１９において、前記キャパシタ形成用穴の底部に前記感光性樹脂が薄く残るように前記アッシング工程を行うことを特徴とすることを特徴とする半導体装置の製造方法。20. The method of manufacturing a semiconductor device according to claim 19, wherein the ashing step is performed so that the photosensitive resin remains thin at the bottom of the capacitor forming hole. 請求項２０において、前記キャパシタ形成用穴の底部から前記感光性樹脂を完全に除去するように前記アッシング工程を行うことを特徴とすることを特徴とする半導体装置の製造方法。21. The method of manufacturing a semiconductor device according to claim 20, wherein the ashing step is performed so as to completely remove the photosensitive resin from the bottom of the capacitor forming hole. 請求項２１において、前記アッシング工程の後、前記上層側導電膜形成工程を行う前に、前記キャパシタ形成用穴の底部で前記無機絶縁膜の表層をエッチング除去する表層エッチング工程を行うことを特徴とする半導体装置の製造方法。22. The method according to claim 21, wherein after the ashing step and before performing the upper layer side conductive film forming step, a surface layer etching step of etching and removing a surface layer of the inorganic insulating film at a bottom of the capacitor forming hole is performed. Semiconductor device manufacturing method. 請求項１８ないし２２のいずれかにおいて、前記感光性樹脂層は、前記フォトリソグラフィ工程後の加熱工程によって表面がなだらかな形状に整形された凹凸形成層として所定のパターンに形成されており、
前記凹凸形成層の上層側に対して、当該凹凸形成層によって表面になだらかな凹凸が付与された光反射膜を前記他の導電膜として形成する光反射膜形成工程を行うことを特徴とする半導体装置の製造方法。The photosensitive resin layer according to any one of claims 18 to 22, wherein the photosensitive resin layer is formed in a predetermined pattern as a concavo-convex formation layer whose surface is shaped into a gentle shape by a heating step after the photolithography step,
A semiconductor, comprising: performing a light reflection film forming step of forming, as the other conductive film, a light reflection film having gentle unevenness on the surface by the unevenness formation layer on the upper layer side of the unevenness formation layer. Device manufacturing method. 請求項２３において、前記光反射膜形成工程では、前記反射膜に光透過穴を形成することを特徴とする半導体装置の製造方法。24. The method of manufacturing a semiconductor device according to claim 23, wherein in the light reflecting film forming step, a light transmitting hole is formed in the reflecting film. 請求項１８ないし２４のいずれかにおいて、前記基板上のパッド形成予定領域に前記下層側導電膜からなる配線を形成した後、該配線の表面側を覆うように前記無機絶縁膜を形成し、
次に、前記フォトリソグラフィ工程では、前記パッド形成予定領域上に形成された前記感光性樹脂層については前記現像により完全に除去し、かつ、前記パッド形成予定領域の周りについてはハーフ露光とし、
前記無機絶縁膜エッチング工程では、前記パッド形成予定領域上の前記感光性樹脂層の除去部分から前記無機絶縁膜を除去した後、
前記アッシング工程では、前記パッド形成予定領域の周りのハーフ露光領域に残る前記感光性樹脂を完全に除去し、
前記上層導線膜形成工程では、前記パッド形成予定領域上に前記上層絶縁膜からなるパッドを形成することを特徴とする半導体装置の製造方法。25. The method according to claim 18, wherein after forming a wiring made of the lower conductive film in a pad formation scheduled region on the substrate, the inorganic insulating film is formed so as to cover a surface side of the wiring.
Next, in the photolithography step, the photosensitive resin layer formed on the pad formation scheduled area is completely removed by the development, and the periphery of the pad formation scheduled area is half exposed,
In the inorganic insulating film etching step, after removing the inorganic insulating film from the removed portion of the photosensitive resin layer on the pad formation scheduled area,
In the ashing step, the photosensitive resin remaining in a half exposure area around the pad formation scheduled area is completely removed,
The method of manufacturing a semiconductor device, wherein in the upper conductive film forming step, a pad made of the upper insulating film is formed on the region where the pad is to be formed. 請求項１８ないし２５のいずれかにおいて、前記基板上にトランジスタを形成した後、該トランジスタのドレイン領域に電気的に接続するドレイン電極として前記中継電極を形成することを特徴とする半導体装置の製造方法。26. The method for manufacturing a semiconductor device according to claim 18, wherein after forming a transistor on the substrate, the relay electrode is formed as a drain electrode electrically connected to a drain region of the transistor. . 請求項１８ないし２６のいずれかに規定する半導体装置の製造方法により、前記半導体装置を、電気光学物質を保持するための電気光学装置用基板として形成する電気光学装置の製造方法であって、
当該電気光学装置用基板上では、前記上電極からなる画素電極、前記トランジスタからなる画素スイッチング用薄膜トランジスタ、および前記キャパシタからなる蓄積容量を備えた画素をマトリクス状に形成することを特徴とする電気光学装置の製造方法。27. A method of manufacturing an electro-optical device according to claim 18, wherein the semiconductor device is formed as an electro-optical device substrate for holding an electro-optical material.
On the electro-optical device substrate, a pixel including a pixel electrode including the upper electrode, a pixel switching thin film transistor including the transistor, and a pixel including a storage capacitor including the capacitor is formed in a matrix. Device manufacturing method.
JP2002279294A 2002-09-25 2002-09-25 Semiconductor device, electrooptical device, electronic device, manufacturing method of semiconductor device, and manufacturing method of electrooptical device Pending JP2004117695A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002279294A JP2004117695A (en) 2002-09-25 2002-09-25 Semiconductor device, electrooptical device, electronic device, manufacturing method of semiconductor device, and manufacturing method of electrooptical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002279294A JP2004117695A (en) 2002-09-25 2002-09-25 Semiconductor device, electrooptical device, electronic device, manufacturing method of semiconductor device, and manufacturing method of electrooptical device

Publications (1)

Publication Number Publication Date
JP2004117695A true JP2004117695A (en) 2004-04-15

Family

ID=32274346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002279294A Pending JP2004117695A (en) 2002-09-25 2002-09-25 Semiconductor device, electrooptical device, electronic device, manufacturing method of semiconductor device, and manufacturing method of electrooptical device

Country Status (1)

Country Link
JP (1) JP2004117695A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007025690A (en) * 2005-07-19 2007-02-01 Samsung Electronics Co Ltd Method for manufacturing liquid crystal display
WO2009154039A1 (en) * 2008-06-20 2009-12-23 シャープ株式会社 Substrate for display panel, display panel, method for manufacturing substrate for display panel, and method for manufacturing display panel
US8300167B2 (en) 2007-06-14 2012-10-30 Sharp Kabushiki Kaisha Display panel, display device, and method for manufacturing display panel

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007025690A (en) * 2005-07-19 2007-02-01 Samsung Electronics Co Ltd Method for manufacturing liquid crystal display
JP4564473B2 (en) * 2005-07-19 2010-10-20 三星電子株式会社 Manufacturing method of liquid crystal display device
US7875477B2 (en) 2005-07-19 2011-01-25 Samsung Electronics Co., Ltd. Manufacturing method of liquid crystal display
US8300167B2 (en) 2007-06-14 2012-10-30 Sharp Kabushiki Kaisha Display panel, display device, and method for manufacturing display panel
WO2009154039A1 (en) * 2008-06-20 2009-12-23 シャープ株式会社 Substrate for display panel, display panel, method for manufacturing substrate for display panel, and method for manufacturing display panel
CN102067199A (en) * 2008-06-20 2011-05-18 夏普株式会社 Substrate for display panel, display panel, method for manufacturing substrate for display panel, and method for manufacturing display panel

Similar Documents

Publication Publication Date Title
JP3714244B2 (en) Transflective / reflective electro-optical device manufacturing method, transflective / reflective electro-optical device, and electronic apparatus
JP2000122094A (en) Reflection type liquid crystal display device
JP2004085720A (en) Active matrix substrate, reflection/transmission type liquid crystal display panel, and reflection/transmission type liquid crystal display device
JP3722116B2 (en) Reflective electro-optical device and electronic apparatus
JP4154880B2 (en) Electro-optical device and manufacturing method thereof
JP2003255853A (en) Electro-optic device and electronic equipment
JP4035992B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP3951694B2 (en) Transflective / reflective electro-optical device, electronic apparatus, and method of manufacturing transflective / reflective electro-optical device
JP2004117695A (en) Semiconductor device, electrooptical device, electronic device, manufacturing method of semiconductor device, and manufacturing method of electrooptical device
JP3979077B2 (en) Electro-optical device and electronic apparatus
JP4400027B2 (en) Transflective / reflective electro-optical device and electronic apparatus using the same
JP2003029298A (en) Thin film semiconductor device, electro-optical device, electronic instrument and manufacturing method for thin film semiconductor device and electro-optical device
JP2003195285A (en) Reflection type electro-optical device, electronic appliance, and manufacturing method for reflection type electro-optical device
JP2004045756A (en) Translucent/reflective electrooptical device and electronic appliance using the same
JP4023111B2 (en) Manufacturing method of electro-optical device
JP2008032855A (en) Liquid crystal display
JP2004045754A (en) Semi-transmissive/reflective electrooptical device and electronic appliance using the same
JP2003058073A (en) Method of manufacturing electro-optic device, electro- optic device and electronic apparatus
JP3932844B2 (en) Electro-optical device and manufacturing method thereof
JP2003287773A (en) Reflective electrooptic device and electronic apparatus
JP2004302380A (en) Method for manufacturing electro-optic device, electro-optical device, and electronic equipment
JP2004279561A (en) Electrooptical device and electronic appliance
JP2003262863A (en) Transflective electro-optic device, electronic apparatus and method for manufacturing transflective electro- optic device
JP2004045755A (en) Semi-transmissive/reflective electrooptical device and electronic appliance using the same
JP2004334155A (en) Electrooptical device and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050603

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819