JP2003058073A - Method of manufacturing electro-optic device, electro- optic device and electronic apparatus - Google Patents

Method of manufacturing electro-optic device, electro- optic device and electronic apparatus

Info

Publication number
JP2003058073A
JP2003058073A JP2001241289A JP2001241289A JP2003058073A JP 2003058073 A JP2003058073 A JP 2003058073A JP 2001241289 A JP2001241289 A JP 2001241289A JP 2001241289 A JP2001241289 A JP 2001241289A JP 2003058073 A JP2003058073 A JP 2003058073A
Authority
JP
Japan
Prior art keywords
photosensitive resin
substrate
film
electro
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001241289A
Other languages
Japanese (ja)
Inventor
Katsuya Ide
勝也 井出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001241289A priority Critical patent/JP2003058073A/en
Publication of JP2003058073A publication Critical patent/JP2003058073A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing on electro-optic device which can exactly align a substrate even if a thick photosensitive resin layer is formed on the substrate, the electro-optic device manufactured by this method, and an electronic apparatus having the same. SOLUTION: A photolithography technique is used in manufacturing the TFT array substrate of a liquid crystal device and in forming ruggedness forming layers 13a consisting of a first photosensitive resin 7 to prescribed patterns, alignment marks 350 made of a photosensitive resin are simultaneously formed on the large-sized substrate 10' and after the ruggedness forming layers 13a are formed, the formation of contact holes to an interlayer insulating film 5 and the formation of an upper layer film 7a consisting of a second photosensitive resin 7, a reflection film 8a and pixel electrodes 9 are performed by using the photolithography technique on the upper layer side while the alignment of the large-sized substrate 10' is performed by utilizing the alignment marks 350 made of the photosensitive resin.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、基板に電気光学物
質が保持された電気光学装置の製造方法、この方法で製
造した電気光学装置、およびそれを用いた電子機器に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an electro-optical device in which an electro-optical material is held on a substrate, an electro-optical device manufactured by this method, and electronic equipment using the same.

【0002】[0002]

【従来の技術】液晶装置などの電気光学装置は、各種機
器の直視型あるいは投射型の表示装置として用いられて
いる。このような電気光学装置のうち、例えば、液晶装
置では、図18に示すように、対向配置されたTFTア
レイ基板10と対向基板20とがシール材で貼り合わさ
れているとともに、基板間でシール材で区画された領域
内に電気光学物質としての液晶50が保持されている。
また、アクティブマトリスクス型の液晶装置100で
は、TFTアレイ基板10上に、画素スイッチング用の
TFT30および画素電極9aがマトリクス状に形成さ
れている。
2. Description of the Related Art Electro-optical devices such as liquid crystal devices are used as direct-view type or projection type display devices for various equipment. In such an electro-optical device, for example, in a liquid crystal device, as shown in FIG. 18, a TFT array substrate 10 and a counter substrate 20 which are arranged to face each other are bonded with a sealing material, and a sealing material is used between the substrates. The liquid crystal 50 as an electro-optical material is held in the area partitioned by.
Further, in the active matrix type liquid crystal device 100, the pixel switching TFTs 30 and the pixel electrodes 9 a are formed in a matrix on the TFT array substrate 10.

【0003】また、反射型あるいは半透過・半反射型の
アクティブマトリクス型の液晶装置100では、対向基
板20の側から入射してきた外光を対向基板20の方に
向けて反射するための光反射膜8aが透明な画素電極9
aの下層側に形成されており、対向基板20側から入射
した光をTFTアレイ基板10の側で反射し、対向基板
10の側から出射された光によって画像を表示可能であ
る。
In the reflective or semi-transmissive / semi-reflective active matrix type liquid crystal device 100, light is reflected to reflect the external light incident from the counter substrate 20 side toward the counter substrate 20. Pixel electrode 9 with transparent film 8a
It is formed on the lower layer side of a, and light incident from the counter substrate 20 side is reflected on the TFT array substrate 10 side, and an image can be displayed by the light emitted from the counter substrate 10 side.

【0004】このような反射型あるいは半透過・半反射
型の液晶装置100において、光反射膜8aで反射され
た光の方向性が強いと、画像をみる角度で明るさが異な
るなどの視野角依存性が顕著に出てくる。
In such a reflective or semi-transmissive / semi-reflective liquid crystal device 100, if the directionality of the light reflected by the light reflecting film 8a is strong, the viewing angle such that the brightness varies depending on the angle at which the image is viewed. Dependency becomes noticeable.

【0005】そこで、従来は、TFTアレイ基板10を
製造する際、図19(A)に示すように、TFT30を
形成した後、第2層間絶縁膜5(表面保護膜)の表面
に、アクリル樹脂などといった第1の感光性樹脂13を
厚めに塗布し、次に、露光マスク510を介して第1の
感光性樹脂13を露光し、現像、ベークすることによっ
て、図19(B)に示すように、所定パターンの凹凸形
成層13aを形成し、この凹凸形成層13aにより、そ
の上層側に形成される光反射膜8aの表面に凹凸パター
ン8gを形成している(図18を参照)。
Therefore, conventionally, in manufacturing the TFT array substrate 10, as shown in FIG. 19A, after forming the TFT 30, an acrylic resin is formed on the surface of the second interlayer insulating film 5 (surface protective film). As shown in FIG. 19B, the first photosensitive resin 13 such as the above is applied thickly, and then the first photosensitive resin 13 is exposed through the exposure mask 510, developed, and baked. Then, a concavo-convex forming layer 13a having a predetermined pattern is formed, and the concavo-convex forming layer 13a forms a concavo-convex pattern 8g on the surface of the light reflection film 8a formed on the upper side thereof (see FIG. 18).

【0006】また、図19(C)に示すように、凹凸形
成層13aの上層側に、同じくアクリル樹脂などの第2
の感光性樹脂7を塗布した後、露光マスク520を介し
て第2の感光性樹脂7を露光、現像することによって、
図19(D)に示すように、上層膜7aを形成し、図1
8に示すように、凹凸形成層13aのエッジなどが凹凸
パターン8gに出ないようにしている。
Further, as shown in FIG. 19C, a second acrylic resin or the like is also formed on the upper layer side of the concavo-convex forming layer 13a.
After applying the photosensitive resin 7 of, the second photosensitive resin 7 is exposed and developed through the exposure mask 520,
As shown in FIG. 19D, the upper layer film 7a is formed, and
As shown in FIG. 8, the edges of the unevenness forming layer 13a are prevented from appearing in the unevenness pattern 8g.

【0007】このような構成の液晶装置100は一般
に、TFTアレイ基板10および対向基板20を各々、
多数枚取りできる大型基板の状態で各構成要素が形成さ
れた後、大型基板同士を貼り合せて大型のパネル構造体
にしてから、このパネル構造体を切断して単品の液晶装
置100を得る。この様子は、例えばTFTアレイ基板
10の場合、図20に模式的に示すように表される。な
お、各層は各々、フォトリソグラフィ技術によって所定
のパターンに形成されるが、大型基板の表面に各層が積
層されている様子をわかりやすく図示することを目的
に、図20には各層をベタのシートで表してある。
In the liquid crystal device 100 having such a structure, generally, the TFT array substrate 10 and the counter substrate 20 are
After each component is formed in the state of a large-sized substrate capable of taking a large number of sheets, the large-sized substrates are bonded to each other to form a large-sized panel structure, and the panel structure is cut to obtain a single liquid crystal device 100. In the case of the TFT array substrate 10, this state is expressed as schematically shown in FIG. Although each layer is formed into a predetermined pattern by photolithography, each layer is shown in a solid sheet in FIG. 20 for the purpose of easy understanding of how each layer is laminated on the surface of a large substrate. It is represented by.

【0008】図20に示すように、液晶装置100のT
FTアレイ基板10を製造するにあたっては、大型基板
10′に対して、フォトリソグラフィ技術を利用して、
TFT30を構成する複数の薄膜、第1の感光性樹脂1
3からなる凹凸形成層13a、第2の感光性樹脂7から
なる上層膜7a、反射膜8a、画素電極9aをこの順に
形成していく。この際、各層の形成位置がずれないよ
う、例えば、TFT30のゲート電極(走査線3a/図
18を参照)をフォトリソグラフィ技術により形成する
際、大型基板10′の四隅などに、図20および図21
(A)に示すような形状のアライメントマーク300を
形成し、このアライメントマーク300を利用して大型
基板10′のアライメントを行う。
As shown in FIG. 20, the T of the liquid crystal device 100 is
When manufacturing the FT array substrate 10, the photolithography technique is applied to the large substrate 10 ′,
A plurality of thin films forming the TFT 30, the first photosensitive resin 1
The concavo-convex forming layer 13a made of No. 3, the upper layer film 7a made of the second photosensitive resin 7, the reflective film 8a, and the pixel electrode 9a are formed in this order. At this time, for example, when the gate electrode of the TFT 30 (scanning line 3a / see FIG. 18) is formed by the photolithography technique so as not to shift the formation position of each layer, the large electrode 10 ′ may have four corners, etc. 21
An alignment mark 300 having a shape as shown in (A) is formed, and the alignment of the large substrate 10 ′ is performed by using this alignment mark 300.

【0009】[0009]

【発明が解決しようとする課題】このような製造工程で
は、TFT30およびアライメントマーク300を形成
した後、さらに、図19(A)、(B)、および図20
に示すように、その上層側に第1の感光性樹脂13から
なる凹凸形成層13aを形成する。このため、凹凸形成
層13aの上層側にさらに各層を形成する際には、第1
の感光性樹脂13を通してアライメントマーク300を
確認し、大型基板10′のアライメントを行うことにな
る。ここで、第1の感光性樹脂7は、凹凸形成用である
ため、かなり分厚い。それ故、第1の感光性樹脂7を通
してアライメントマーク300を見ると、図21(B)
に示すように、アライメントマーク300が不鮮明であ
り、その形状を正確に認識できないため、大型基板1
0′のアライメントを正確に行えないという問題点があ
る。
In such a manufacturing process, after forming the TFT 30 and the alignment mark 300, further, FIGS. 19 (A), 19 (B), and 20.
As shown in FIG. 3, an unevenness forming layer 13a made of the first photosensitive resin 13 is formed on the upper side thereof. Therefore, when further forming each layer on the upper layer side of the unevenness forming layer 13a, the first
The alignment mark 300 is confirmed through the photosensitive resin 13 and the large substrate 10 'is aligned. Here, the first photosensitive resin 7 is for forming irregularities, and therefore is considerably thick. Therefore, when the alignment mark 300 is viewed through the first photosensitive resin 7, FIG.
As shown in FIG. 2, the alignment mark 300 is unclear and its shape cannot be accurately recognized, so that the large substrate 1
There is a problem that the 0'alignment cannot be performed accurately.

【0010】以上の問題点に鑑みて、本発明の課題は、
基板上に分厚い感光性樹脂層を形成した場合でも基板の
アライメントを正確に行うことのできる電気光学装置の
製造方法、この方法で製造した電気光学装置、およびそ
れを備えた電子機器を提供することにある。
In view of the above problems, the object of the present invention is to
Provided are a method for manufacturing an electro-optical device capable of accurately performing alignment of a substrate even when a thick photosensitive resin layer is formed on the substrate, an electro-optical device manufactured by this method, and an electronic device including the same. It is in.

【0011】[0011]

【課題を解決するための手段】上記課題を解決するため
に、本発明の第1の形態では、電気光学物質を保持する
基板の表面に対して、少なくとも感光性樹脂層を含む複
数の層を所定のパターンで積層してなる電気光学装置の
製造方法において、フォトリソグラフィ技術を用いて前
記感光性樹脂層を所定のパターンに形成する際、感光性
樹脂製のアライメントマークを同時形成し、フォトリソ
グラフィ技術を用いて前記感光性樹脂層の上層側に別の
膜を形成する際には、前記感光性樹脂製のアライメント
マークを用いて前記基板のアライメントを行うことを特
徴とする。
In order to solve the above problems, in the first embodiment of the present invention, a plurality of layers including at least a photosensitive resin layer are formed on the surface of a substrate holding an electro-optical substance. In a method of manufacturing an electro-optical device formed by stacking in a predetermined pattern, when forming the photosensitive resin layer in a predetermined pattern by using a photolithography technique, an alignment mark made of a photosensitive resin is formed at the same time, and photolithography is performed. When another film is formed on the upper layer side of the photosensitive resin layer by using a technique, the alignment mark of the photosensitive resin is used to align the substrate.

【0012】本発明において、前記感光性樹脂層は、例
えば、該感光性樹脂層の上層側に形成される光反射膜の
表面に光散乱用の凹凸パターンを付与するための凹凸形
成層である。
In the present invention, the photosensitive resin layer is, for example, a concavo-convex forming layer for imparting a concavo-convex pattern for light scattering to the surface of the light reflecting film formed on the upper side of the photosensitive resin layer. .

【0013】本発明では、フォトリソグラフィ技術を用
いて感光性樹脂層を所定のパターンに形成する際、感光
性樹脂製のアライメントマークを同時形成する。従っ
て、感光性樹脂層の上層側に別の膜を形成する際、感光
性樹脂層を通してその下層側に形成されているアライメ
ントマークを確認する必要がないので、たとえ感光性樹
脂層が分厚くて感光性樹脂層を通して下層側アライメン
トマークを正確に認識できなくても、感光性樹脂製のア
ライメントマークを用いて基板のアライメントを行うこ
とができる。それ故、基板上に分厚い感光性樹脂層を形
成した場合でも基板のアライメントを正確に行うことが
できる。
According to the present invention, when the photosensitive resin layer is formed into a predetermined pattern by using the photolithography technique, the alignment mark made of the photosensitive resin is simultaneously formed. Therefore, when forming another film on the upper layer side of the photosensitive resin layer, it is not necessary to check the alignment mark formed on the lower layer side through the photosensitive resin layer. Even if the lower layer side alignment mark cannot be accurately recognized through the photosensitive resin layer, the substrate can be aligned using the alignment mark made of the photosensitive resin. Therefore, even if a thick photosensitive resin layer is formed on the substrate, the substrate can be accurately aligned.

【0014】本発明においては、フォトリソグラフィ技
術を用いて前記感光性樹脂層より下層側に導電膜を所定
のパターンに形成する際、導電膜製のアライメントマー
クを同時形成し、前記感光性樹脂層を形成する際には、
当該導電膜製のアライメントマークを用いて前記基板の
アライメントを行う。
In the present invention, when a conductive film is formed in a predetermined pattern below the photosensitive resin layer by using a photolithography technique, an alignment mark made of the conductive film is simultaneously formed so that the photosensitive resin layer is formed. When forming
The substrate is aligned using the alignment mark made of the conductive film.

【0015】本発明の第2の形態では、電気光学物質を
保持する基板の表面に対して、少なくとも感光性樹脂層
を含む複数の層を所定のパターンで積層してなる電気光
学装置の製造方法において、フォトリソグラフィ技術を
用いて前記感光性樹脂層より下層側に導電膜を所定のパ
ターンに形成する際、導電膜製のアライメントマークを
同時形成し、フォトリソグラフィ技術を用いて前記導電
膜の上層側に前記感光性樹脂層を所定のパターンに形成
する際には、前記導電膜製のアライメントマークを避け
て前記感光性樹脂層を形成し、フォトリソグラフィ技術
を用いて前記感光性樹脂層の上層側に別の膜を所定のパ
ターンに形成する際には、前記導電膜製のアライメント
マークを用いて前記基板のアライメントを行う。
According to the second aspect of the present invention, a method of manufacturing an electro-optical device in which a plurality of layers including at least a photosensitive resin layer are laminated in a predetermined pattern on a surface of a substrate holding an electro-optical material. In, when forming a conductive film in a predetermined pattern below the photosensitive resin layer using a photolithography technique, an alignment mark made of a conductive film is simultaneously formed, and the upper layer of the conductive film is formed using a photolithography technique. When forming the photosensitive resin layer in a predetermined pattern on the side, the photosensitive resin layer is formed avoiding the alignment mark made of the conductive film, and the upper layer of the photosensitive resin layer is formed by using photolithography technology. When another film is formed in a predetermined pattern on the side, the alignment of the substrate is performed using the alignment mark made of the conductive film.

【0016】本発明では、フォトリソグラフィ技術を用
いて感光性樹脂層より下層側に導電膜を所定のパターン
に形成する際、導電膜製のアライメントマークを同時形
成し、かつ、感光性樹脂層を形成する際には、導電膜製
のアライメントマークを避けて感光性樹脂層を形成す
る。従って、感光性樹脂層の上層側に別の膜を形成する
際、たとえ感光性樹脂層が分厚くても、導電膜製のアラ
イメントマークを直接、確認して基板のアライメントを
行うことができるので、基板のアライメントを正確に行
うことができる。
In the present invention, when the conductive film is formed in a predetermined pattern below the photosensitive resin layer by using the photolithography technique, alignment marks made of the conductive film are simultaneously formed and the photosensitive resin layer is formed. When forming, the photosensitive resin layer is formed while avoiding the alignment mark made of the conductive film. Therefore, when forming another film on the upper layer side of the photosensitive resin layer, even if the photosensitive resin layer is thick, it is possible to directly confirm the alignment mark made of the conductive film and perform substrate alignment, The substrate can be accurately aligned.

【0017】本形態においても、前記感光性樹脂層は、
例えば、該感光性樹脂層の上層側に形成される光反射膜
の表面に光散乱用の凹凸パターンを付与するための凹凸
形成層である。
Also in this embodiment, the photosensitive resin layer is
For example, it is a concavo-convex forming layer for providing a concavo-convex pattern for light scattering on the surface of the light reflecting film formed on the upper layer side of the photosensitive resin layer.

【0018】本発明において、前記導電膜製のアライメ
ントマークを避けて前記感光性樹脂層を形成するにあた
っては、前記導電膜製のアライメントマークを露出させ
る窓を前記感光性樹脂層に形成してもよい。
In the present invention, when forming the photosensitive resin layer while avoiding the alignment mark made of the conductive film, a window for exposing the alignment mark made of the conductive film may be formed in the photosensitive resin layer. Good.

【0019】ここで、前記窓は、アライメントマークと
して利用可能な平面形状を備えていることが好ましい。
Here, it is preferable that the window has a planar shape that can be used as an alignment mark.

【0020】本発明において、フォトリソグラフィ技術
を用いて前記感光性樹脂層の上層側に別の膜を形成する
際には、前記導電膜製のアライメントマークを用いて前
記基板のアライメントを行ってよい。
In the present invention, when another film is formed on the upper side of the photosensitive resin layer by using the photolithography technique, the alignment mark of the conductive film may be used to align the substrate. .

【0021】また、本発明において、前記感光性樹脂層
の上層側に別の導電膜を所定のパターンに形成する際に
は、前記導電膜製のアライメントマークを用いて前記基
板のアライメントを行う一方、前記感光性樹脂層の上層
側に別の感光性樹脂層を所定のパターンに形成する際に
は、前記窓をアライメントマークとして用いて前記基板
のアライメントを行ってもよい。
Further, in the present invention, when another conductive film is formed in a predetermined pattern on the upper layer side of the photosensitive resin layer, the alignment mark of the conductive film is used to align the substrate. When the another photosensitive resin layer is formed in a predetermined pattern on the upper side of the photosensitive resin layer, the window may be used as an alignment mark to align the substrate.

【0022】本発明において、前記別の感光性樹脂層
は、例えば、前記凹凸形成層を覆うように形成されて前
記凹凸パターンの形状を滑らかにする上層膜である。
In the present invention, the another photosensitive resin layer is, for example, an upper layer film which is formed so as to cover the concavo-convex forming layer and smoothes the shape of the concavo-convex pattern.

【0023】本発明のいずれの形態においても、前記導
電膜製のアライメントマークは、例えば、前記基板上に
画素スインチング用の薄膜素子を形成する際、電極ある
いは配線を構成する導電膜と同時形成する。
In any of the embodiments of the present invention, the alignment mark made of the conductive film is formed at the same time as the conductive film forming the electrode or the wiring when the thin film element for pixel sching is formed on the substrate. .

【0024】本発明において、前記電気光学物質は、例
えば、液晶である。この場合、前記単品基板を第1の基
板とし、該第1の基板に対して第2の基板を対向配置さ
せて当該基板間に前記電気光学物質としての液晶を保持
させる。
In the present invention, the electro-optical material is, for example, liquid crystal. In this case, the single substrate is used as a first substrate, and a second substrate is arranged so as to face the first substrate to hold liquid crystal as the electro-optical substance between the substrates.

【0025】本発明を適用した電気光学装置は、携帯電
話機、モバイルコンピュータなどといった電子機器の表
示装置として用いることができる。
The electro-optical device to which the present invention is applied can be used as a display device of electronic equipment such as a mobile phone and a mobile computer.

【0026】[0026]

【発明の実施の形態】図面を参照して、本発明の実施の
形態を説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described with reference to the drawings.

【0027】[実施の形態1] (電気光学装置の基本的な構成)図1は、本発明の実施
の形態1に係る電気光学装置としての液晶装置を各構成
要素とともに対向基板の側から見た平面図であり、図2
は、図1のH−H′断面図である。図3は、液晶装置の
画像表示領域においてマトリクス状に形成された複数の
画素における各種素子、配線等の等価回路図である。な
お、本発明を適用した液晶装置の基本的な構成は、図1
8ないし図21を参照して説明したものと同様であるた
め、共通する機能を有する部分には同一の符号を付して
説明する。また、本形態の説明に用いた各図では、各層
や各部材を図面上で認識可能な程度の大きさとするた
め、各層や各部材毎に縮尺を異ならしめてある。
[First Embodiment] (Basic Structure of Electro-Optical Device) FIG. 1 shows a liquid crystal device as an electro-optical device according to a first embodiment of the present invention as viewed from the counter substrate side together with each component. 2 is a plan view of FIG.
FIG. 3 is a sectional view taken along line HH ′ of FIG. 1. FIG. 3 is an equivalent circuit diagram of various elements and wirings in a plurality of pixels formed in a matrix in the image display area of the liquid crystal device. The basic structure of the liquid crystal device to which the present invention is applied is as shown in FIG.
Since it is the same as that described with reference to FIGS. 8 to 21, parts having common functions will be described with the same reference numerals. Further, in each drawing used for the description of the present embodiment, each layer and each member have different scales so that each layer and each member have a size that can be recognized in the drawing.

【0028】図1および図2において、本形態の液晶装
置100(電気光学装置)は、TFTアレイ基板10
(第1の基板)と対向基板20(第2の基板)とがシー
ル材52によって貼り合わされ、このシール材52によ
って区画された領域(液晶封入領域)内には、電気光学
物質としての液晶50が挟持されている。シール材52
の形成領域の内側領域には、遮光性材料からなる周辺見
切り53が形成され、この周辺見切り53の内側領域が
画像表示領域10aになっている。
In FIG. 1 and FIG. 2, the liquid crystal device 100 (electro-optical device) of this embodiment is a TFT array substrate 10.
The (first substrate) and the counter substrate 20 (second substrate) are adhered to each other by the sealing material 52, and the liquid crystal 50 serving as an electro-optical substance is provided in a region (liquid crystal enclosed region) partitioned by the sealing material 52. Are pinched. Seal material 52
A peripheral parting line 53 made of a light-shielding material is formed in the inside region of the formation region of the, and the inside region of the peripheral parting line 53 is the image display region 10a.

【0029】本形態では、シール材52の外側領域を利
用して、データ線駆動回路101、および実装端子10
2がTFTアレイ基板10の一辺に沿って形成されてお
り、この一辺に隣接する2辺においては、画像表示領域
10aとシール材52との間の領域を利用して走査線駆
動回路104が形成されている。TFTアレイ基板10
の残る一辺では、画像表示領域10aの両側に設けられ
た走査線駆動回路104の間をつなぐための複数の配線
105がシール材52の下層側を通っている。また、周
辺見切り53の下層側などを利用して、プリチャージ回
路や検査回路が設けられることもある。また、対向基板
20のコーナー部の少なくとも1箇所においては、TF
Tアレイ基板10と対向基板20との間で電気的導通を
とるための基板間導通材106が形成されている。
In the present embodiment, the data line driving circuit 101 and the mounting terminal 10 are utilized by utilizing the outer region of the sealing material 52.
2 are formed along one side of the TFT array substrate 10, and the scanning line driving circuit 104 is formed on the two sides adjacent to the one side by utilizing the region between the image display region 10a and the sealing material 52. Has been done. TFT array substrate 10
On the remaining side, a plurality of wirings 105 for connecting between the scanning line driving circuits 104 provided on both sides of the image display area 10a pass through the lower layer side of the sealing material 52. In addition, a precharge circuit or a test circuit may be provided using the lower layer side of the peripheral parting line 53 and the like. In addition, TF is provided at least at one of the corners of the counter substrate 20.
An inter-substrate conductive material 106 is formed to establish electrical conduction between the T array substrate 10 and the counter substrate 20.

【0030】なお、データ線駆動回路101および走査
線駆動回路104をTFTアレイ基板10の上に形成す
る代わりに、たとえば、駆動用LSIが実装されたTA
B(テープ オートメイテッド、ボンディング)基板を
TFTアレイ基板10の周辺部に形成された端子群に対
して異方性導電膜を介して電気的および機械的に接続す
るようにしてもよい。なお、液晶装置100では、使用
する液晶50の種類、すなわち、TN(ツイステッドネ
マティック)モード、STN(スーパーTN)モード等
々の動作モードや、ノーマリホワイトモード/ノーマリ
ブラックモードの別に応じて、偏光フィルム、位相差フ
ィルム、偏光板などが所定の向きに配置されるが、ここ
では図示を省略してある。
Instead of forming the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, a TA on which a driving LSI is mounted is mounted.
A B (tape automated, bonding) substrate may be electrically and mechanically connected to a terminal group formed on the periphery of the TFT array substrate 10 via an anisotropic conductive film. In the liquid crystal device 100, depending on the type of the liquid crystal 50 used, that is, an operation mode such as a TN (twisted nematic) mode or an STN (super TN) mode, or a normally white mode / a normally black mode, Although a film, a retardation film, a polarizing plate, etc. are arranged in a predetermined direction, they are not shown here.

【0031】また、液晶装置100をカラー表示用とし
て構成する場合には、対向基板20において、TFTア
レイ基板10の各画素電極(後述する)に対向する領域
にRGBのカラーフィルタをその保護膜とともに形成す
る。
When the liquid crystal device 100 is configured for color display, an RGB color filter is provided in a region of the counter substrate 20 facing each pixel electrode (to be described later) of the TFT array substrate 10 together with its protective film. Form.

【0032】液晶装置100において、画像表示領域1
0aでは、図3に示すように、複数の画素100aがマ
トリクス状に構成されている。これらの画素100aの
各々には、画素電極9a、およびこの画素電極9aを駆
動するための画素スイッチング用のTFT30が形成さ
れており、画素信号S1、S2・・・Snを供給するデ
ータ線6aが当該TFT30のソースに電気的に接続さ
れている。データ線6aに書き込む画素信号S1、S2
・・・Snは、この順に線順次に供給しても構わない
し、相隣接する複数のデータ線6a同士に対して、グル
ープ毎に供給するようにしてもよい。また、TFT30
のゲートには走査線3aが電気的に接続されており、所
定のタイミングで、走査線3aにパルス的に走査信号G
1、G2・・・Gmをこの順に線順次で印加するように
構成されている。画素電極9aは、TFT30のドレイ
ンに電気的に接続されており、スイッチング素子である
TFT30を一定期間だけそのオン状態とすることによ
り、データ線6aから供給される画素信号S1、S2・
・・Snを各画素に所定のタイミングで書き込む。この
ようにして画素電極9aを介して液晶に書き込まれた所
定レベルの画素信号S1、S2、・・・Snは、図2に
示す対向基板20の対向電極21との間で一定期間保持
される。
In the liquid crystal device 100, the image display area 1
0a, as shown in FIG. 3, a plurality of pixels 100a are arranged in a matrix. A pixel electrode 9a and a pixel switching TFT 30 for driving the pixel electrode 9a are formed in each of these pixels 100a, and a data line 6a for supplying pixel signals S1, S2 ... Sn is formed. It is electrically connected to the source of the TFT 30. Pixel signals S1 and S2 to be written to the data line 6a
... Sn may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. In addition, the TFT 30
The scanning line 3a is electrically connected to the gate of the scanning line 3a, and the scanning signal G is pulsed to the scanning line 3a at a predetermined timing.
1, G2 ... Gm are line-sequentially applied in this order. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and by turning on the TFT 30, which is a switching element, for a certain period of time, the pixel signals S1, S2, ...
..Writing Sn to each pixel at a predetermined timing. The predetermined level pixel signals S1, S2, ... Sn written in the liquid crystal through the pixel electrode 9a in this manner are held for a certain period between the pixel signal S1, S2, ... Sn and the counter electrode 21 of the counter substrate 20 shown in FIG. .

【0033】ここで、液晶50は、印加される電圧レベ
ルにより分子集合の配向や秩序が変化することにより、
光を変調し、階調表示を可能にする。ノーマリーホワイ
トモードであれば、印加された電圧に応じて入射光がこ
の液晶50の部分を通過する光量が低下し、ノーマリー
ブラックモードであれば、印加された電圧に応じて入射
光がこの液晶50の部分を通過する光量が増大してい
く。その結果、全体として液晶装置100からは画素信
号S1、S2、・・・Snに応じたコントラストを持つ
光が出射される。
Here, in the liquid crystal 50, the orientation and order of the molecular assembly are changed by the applied voltage level,
Modulates light and enables gradation display. In the normally white mode, the amount of incident light passing through the liquid crystal 50 portion decreases according to the applied voltage, and in the normally black mode, the incident light changes according to the applied voltage. The amount of light passing through the liquid crystal 50 increases. As a result, light having a contrast according to the pixel signals S1, S2, ... Sn is emitted from the liquid crystal device 100 as a whole.

【0034】なお、保持された画素信号S1、S2、・
・・Snがリークするのを防ぐために、画素電極9aと
対向電極との間に形成される液晶容量と並列に蓄積容量
60を付加することがある。例えば、画素電極9aの電
圧は、ソース電圧が印加された時間よりも3桁も長い時
間だけ蓄積容量60により保持される。これにより、電
荷の保持特性は改善され、コントラスト比の高い液晶装
置100が実現できる。なお、蓄積容量60を形成する
方法としては、図3に例示するように、蓄積容量60を
形成するための配線である容量線3bとの間に形成する
場合、あるいは前段の走査線3aとの間に形成する場合
もいずれであってもよい。
The pixel signals S1, S2, ...
.. In order to prevent Sn from leaking, the storage capacitor 60 may be added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. For example, the voltage of the pixel electrode 9a is held by the storage capacitor 60 for a time that is three orders of magnitude longer than the time when the source voltage is applied. As a result, the charge retention characteristics are improved, and the liquid crystal device 100 having a high contrast ratio can be realized. As a method of forming the storage capacitor 60, as shown in FIG. 3, when the storage capacitor 60 is formed between the storage capacitor 60 and the capacitance line 3b, which is a wiring for forming the storage capacitor 60, or when it is formed with the preceding scanning line 3a. Either may be formed between them.

【0035】(TFTアレイ基板10の構成)図4は、
本形態の液晶装置100に用いたTFTアレイ基板10
の相隣接する複数の画素群の平面図である。図5は、液
晶装置100の画素の一部を図4のA−A′線に相当す
る位置で切断したときの断面図である。
(Structure of TFT array substrate 10) FIG.
TFT array substrate 10 used in the liquid crystal device 100 of the present embodiment
FIG. 3 is a plan view of a plurality of pixel groups adjacent to each other. FIG. 5 is a cross-sectional view when a part of the pixels of the liquid crystal device 100 is cut at a position corresponding to the line AA ′ in FIG.

【0036】図4において、TFTアレイ基板10上に
は、複数の透明なITO(Indium Tin Ox
ide)膜からなる画素電極9aがマトリクス状に形成
されており、これら各画素電極9aに対して画素スイッ
チング用のTFT30がそれぞれ接続している。また、
画素電極9aの縦横の境界に沿って、データ線6a、走
査線3a、および容量線3bが形成され、TFT30
は、データ線6aおよび走査線3aに対して接続してい
る。すなわち、データ線6aは、コンタクトホールを介
してTFT30の高濃度ソース領域1dに電気的に接続
し、画素電極9aは、コンタクトホールを介してTFT
3の高濃度ドレイン領域1eに電気的に接続している。
また、TFT30のチャネル領域1a′に対向するよう
に走査線3aが延びている。蓄積容量60(蓄積容量素
子)は、画素スイッチング用のTFT30を形成するた
めの半導体膜1の延設部分1fを導電化したものを下電
極とし、この下電極41に、走査線3bと同層の容量線
3bが上電極として重なった構造になっている。
In FIG. 4, a plurality of transparent ITO (Indium Tin Ox) are formed on the TFT array substrate 10.
The pixel electrodes 9a made of a (ide) film are formed in a matrix, and the pixel switching TFTs 30 are connected to the respective pixel electrodes 9a. Also,
The data line 6a, the scanning line 3a, and the capacitance line 3b are formed along the vertical and horizontal boundaries of the pixel electrode 9a, and the TFT 30
Are connected to the data line 6a and the scanning line 3a. That is, the data line 6a is electrically connected to the high concentration source region 1d of the TFT 30 via the contact hole, and the pixel electrode 9a is connected to the TFT via the contact hole.
3 is electrically connected to the high-concentration drain region 1e.
Further, the scanning line 3a extends so as to face the channel region 1a 'of the TFT 30. The storage capacitor 60 (storage capacitor element) has a lower electrode that is obtained by rendering the extended portion 1f of the semiconductor film 1 for forming the pixel switching TFT 30 conductive, and the lower electrode 41 has the same layer as the scanning line 3b. The capacitor line 3b has a structure overlapping as an upper electrode.

【0037】このように構成した各画素100aにおい
ては、画素電極9aが形成されている領域のうち、一点
鎖線8′で囲まれた領域は、透過モードで表示を行う透
過領域であり、後述する凹凸形成層および光反射膜が形
成されておらず、その他の領域は、後述する凹凸形成層
および光反射膜を備えた反射領域であり、ここでは反射
モードで表示を行う。
In each of the pixels 100a thus constructed, of the area where the pixel electrode 9a is formed, the area surrounded by the alternate long and short dash line 8'is a transmissive area for displaying in the transmissive mode and will be described later. The concavo-convex forming layer and the light reflecting film are not formed, and the other region is a reflecting region provided with the concavo-convex forming layer and the light reflecting film which will be described later, and display is performed in the reflection mode here.

【0038】この反射領域のA−A′線における断面
は、図5に示すように、TFTアレイ基板10の表面
に、厚さが50nm〜100nmのシリコン酸化膜(絶
縁膜)からなる下地保護膜11が形成され、この下地保
護膜11の表面には、厚さが50nm〜100nmの島
状の半導体膜1aが形成されている。半導体膜1aの表
面には、厚さが約50〜100nmのシリコン酸化膜か
らなるゲート絶縁膜2aが形成され、このゲート絶縁膜
2aの表面に、厚さが500nm〜1000nmのアル
ミニウム膜からなる走査線3aがゲート電極として通っ
ている。半導体膜1aのうち、走査線3aに対してゲー
ト絶縁膜2aを介して対峙する領域がチャネル領域1
a′になっている。このチャネル領域1a′に対して一
方側には、低濃度ソース領域1bおよび高濃度ソース領
域1dを備えるソース領域が形成され、他方側には低濃
度ドレイン領域1cおよび高濃度ドレイン領域1eを備
えるドレイン領域が形成されている。
As shown in FIG. 5, the cross section of the reflective area taken along the line AA 'is, as shown in FIG. 5, on the surface of the TFT array substrate 10, a base protective film made of a silicon oxide film (insulating film) having a thickness of 50 nm to 100 nm. 11 is formed, and an island-shaped semiconductor film 1a having a thickness of 50 nm to 100 nm is formed on the surface of the base protective film 11. A gate insulating film 2a made of a silicon oxide film having a thickness of about 50 to 100 nm is formed on the surface of the semiconductor film 1a, and a scan made of an aluminum film having a thickness of 500 nm to 1000 nm is formed on the surface of the gate insulating film 2a. The line 3a passes through as a gate electrode. The region of the semiconductor film 1a facing the scanning line 3a via the gate insulating film 2a is the channel region 1
It is a '. A source region including a low concentration source region 1b and a high concentration source region 1d is formed on one side of the channel region 1a ', and a drain including a low concentration drain region 1c and a high concentration drain region 1e is formed on the other side. A region is formed.

【0039】画素スイッチング用のTFT30の表面側
には、厚さが300nm〜800nmのシリコン酸化膜
からなる第1層間絶縁膜4、および厚さが100nm〜
300nmのシリコン窒化膜からなる第2層間絶縁膜5
(表面保護膜)が形成されている。第1層間絶縁膜4の
表面には、厚さが500nm〜1000nmのアルミニ
ウム膜からなるデータ線6aが形成され、このデータ線
6aは、第1層間絶縁膜4に形成されたコンタクトホー
ルを介して高濃度ソース領域1dに電気的に接続してい
る。第1層間絶縁膜4の表面にはデータ線6aと同時形
成されたドレイン電極6bが形成され、このドレイン電
極6bは、第1層間絶縁膜4に形成されたコンタクトホ
ールを介して高濃度ドレイン領域1eに電気的に接続し
ている。
On the surface side of the pixel switching TFT 30, a first interlayer insulating film 4 made of a silicon oxide film having a thickness of 300 nm to 800 nm and a thickness of 100 nm to 100 nm are formed.
Second interlayer insulating film 5 made of a 300 nm silicon nitride film
(Surface protection film) is formed. A data line 6a made of an aluminum film having a thickness of 500 nm to 1000 nm is formed on the surface of the first interlayer insulating film 4, and the data line 6a passes through a contact hole formed in the first interlayer insulating film 4. It is electrically connected to the high concentration source region 1d. A drain electrode 6b formed simultaneously with the data line 6a is formed on the surface of the first interlayer insulating film 4, and the drain electrode 6b is a high-concentration drain region via a contact hole formed in the first interlayer insulating film 4. It is electrically connected to 1e.

【0040】第2層間絶縁膜5の上層には、後述するよ
うに、アクリル樹脂などの感光性樹脂からなる凹凸形成
層13aおよび上層膜7aがこの順に形成され、この上
層膜7aの表面には、厚さが50nmから200nmの
アルミニウム膜などからなる光反射膜8aが形成されて
いる。
On the upper layer of the second interlayer insulating film 5, as will be described later, a concavo-convex forming layer 13a made of a photosensitive resin such as acrylic resin and an upper layer film 7a are formed in this order, and on the surface of the upper layer film 7a. A light reflection film 8a made of an aluminum film or the like having a thickness of 50 nm to 200 nm is formed.

【0041】光反射膜8aの上層には、ITO膜からな
る透明な画素電極9aが形成されている。画素電極9a
は、光反射膜8aの表面に直接、積層され、画素電極9
aと光反射膜8aとは電気的に接続されている。また、
画素電極9aは、上層膜7aを構成する第2の感光性樹
脂7、凹凸形成層13aを構成する第1の感光性樹脂
7、および第2層間絶縁膜5に形成されたコンタクトホ
ールを介してドレイン電極6bに電気的に接続してい
る。
On the upper layer of the light reflecting film 8a, a transparent pixel electrode 9a made of an ITO film is formed. Pixel electrode 9a
Are laminated directly on the surface of the light reflection film 8a, and the pixel electrode 9
a and the light reflection film 8a are electrically connected. Also,
The pixel electrode 9a is exposed through the second photosensitive resin 7 forming the upper layer film 7a, the first photosensitive resin 7 forming the concavo-convex forming layer 13a, and the contact hole formed in the second interlayer insulating film 5. It is electrically connected to the drain electrode 6b.

【0042】画素電極9aの表面側にはポリイミド膜か
らなる配向膜12が形成されている。この配向膜12
は、ポリイミド膜に対してラビング処理が施された膜で
ある。
An alignment film 12 made of a polyimide film is formed on the surface side of the pixel electrode 9a. This alignment film 12
Is a film obtained by rubbing a polyimide film.

【0043】また、高濃度ドレイン領域1eからの延設
部分1f(下電極)に対しては、ゲート絶縁膜2aと同
時形成された絶縁膜(誘電体膜)を介して、走査線3a
と同層の容量線3bが上電極として対向することによ
り、蓄積容量60が構成されている。
Further, with respect to the extended portion 1f (lower electrode) extending from the high-concentration drain region 1e, the scanning line 3a is interposed via the insulating film (dielectric film) formed simultaneously with the gate insulating film 2a.
The storage capacitor 60 is formed by the capacitance lines 3b in the same layer facing each other as upper electrodes.

【0044】なお、TFT30は、好ましくは上述のよ
うにLDD構造をもつが、低濃度ソース領域1b、およ
び低濃度ドレイン領域1cに相当する領域に不純物イオ
ンの打ち込みを行わないオフセット構造を有していても
よい。また、TFT30は、ゲート電極(走査線3aの
一部)をマスクとして高濃度で不純物イオンを打ち込
み、自己整合的に高濃度のソースおよびドレイン領域を
形成したセルフアライン型のTFTであってもよい。
The TFT 30 preferably has the LDD structure as described above, but has the offset structure in which the impurity ions are not implanted into the regions corresponding to the low concentration source region 1b and the low concentration drain region 1c. May be. Further, the TFT 30 may be a self-alignment type TFT in which high-concentration source and drain regions are formed in a self-aligned manner by implanting high-concentration impurity ions using the gate electrode (a part of the scanning line 3a) as a mask. .

【0045】また、本形態では、TFT30のゲート電
極(走査線3a)をソース−ドレイン領域の間に1個の
み配置したシングルゲート構造としたが、これらの間に
2個以上のゲート電極を配置してもよい。この際、各々
のゲート電極には同一の信号が印加されるようにする。
このようにデュアルゲート(ダブルゲート)、あるいは
トリプルゲート以上でTFT30を構成すれば、チャネ
ルとソース−ドレイン領域の接合部でのリーク電流を防
止でき、オフ時の電流を低減することが出来る。これら
のゲート電極の少なくとも1個をLDD構造或いはオフ
セット構造にすれば、さらにオフ電流を低減でき、安定
したスイッチング素子を得ることができる。
Further, in the present embodiment, only one gate electrode (scanning line 3a) of the TFT 30 is arranged between the source and drain regions, but two or more gate electrodes are arranged between them. You may. At this time, the same signal is applied to each gate electrode.
By configuring the TFT 30 with a dual gate (double gate) or a triple gate or more in this way, it is possible to prevent a leak current at the junction between the channel and the source-drain region, and reduce the off-time current. If at least one of these gate electrodes has an LDD structure or an offset structure, the off current can be further reduced, and a stable switching element can be obtained.

【0046】(凹凸パターンの構成)図5に示すよう
に、TFTアレイ基板10の画像表示領域10a内の各
画素100aには、光反射膜8aの表面のうち、TFT
30の形成領域から外れた領域(光反射膜形成領域/図
4を参照)に、凸部8bおよび凹部8cを備えた凹凸パ
ターン8gが形成されている。
(Structure of Concavo-convex Pattern) As shown in FIG. 5, in each pixel 100a in the image display area 10a of the TFT array substrate 10, the TFT of the surface of the light reflection film 8a is formed.
An uneven pattern 8g having a convex portion 8b and a concave portion 8c is formed in a region (light reflecting film forming region / see FIG. 4) outside the forming region of 30.

【0047】このような凹凸パターン8gを構成するに
あたって、本形態のTFTアレイ基板10では、光反射
膜8aの下層側のうち、光反射膜8aと平面的に重なる
領域に、アクリル樹脂などの第1の感光性樹脂13から
なる凹凸形成層13aが第2層間絶縁膜5の表面に厚め
に形成され、この凹凸形成層13aの上層には、同じく
アクリル樹脂などの第2の感光性樹脂7からなる上層膜
7aが厚めに積層されている。このため、光反射膜8a
の表面には、凹凸形成層13aの有無に起因する凹凸に
よって凹凸パターン8gが形成され、この凹凸パターン
8gでは、上層膜7aによって、凹凸形成層13aのエ
ッジなどが出ないようになっている。なお、上層膜7a
を形成せずに、凹凸形成層13aのみで形成することも
ある。
To form such a concavo-convex pattern 8g, in the TFT array substrate 10 of the present embodiment, a region of acrylic resin or the like is formed in a region of the lower layer side of the light reflection film 8a, which overlaps with the light reflection film 8a in plan view. The unevenness forming layer 13a made of the first photosensitive resin 13 is formed thicker on the surface of the second interlayer insulating film 5, and the upper surface of the unevenness forming layer 13a is also covered with the second photosensitive resin 7 such as acrylic resin. The upper layer film 7a is formed thicker. Therefore, the light reflection film 8a
A concave-convex pattern 8g is formed on the surface of the concave-convex forming layer 13a due to the presence or absence of the concave-convex forming layer 13a. In the concave-convex pattern 8g, the upper layer film 7a prevents edges and the like of the concave-convex forming layer 13a. The upper layer film 7a
It may be formed by only the unevenness forming layer 13a without forming the.

【0048】(対向基板20の構成)対向基板20で
は、TFTアレイ基板10に形成されている画素電極9
aの縦横の境界領域と対向する領域にブラックマトリク
ス、あるいはブラックストライプなどと称せられる遮光
膜23が形成され、その上層側には、ITO膜からなる
対向電極21が形成されている。また、対向電極21の
上層側には、ポリイミド膜からなる配向膜22が形成さ
れ、この配向膜22は、ポリイミド膜に対してラビング
処理が施された膜である。
(Structure of Counter Substrate 20) In the counter substrate 20, the pixel electrodes 9 formed on the TFT array substrate 10 are formed.
A light-shielding film 23 called a black matrix or a black stripe is formed in a region facing the vertical and horizontal boundary regions of a, and a counter electrode 21 made of an ITO film is formed on the upper layer side thereof. An alignment film 22 made of a polyimide film is formed on the upper layer side of the counter electrode 21, and the alignment film 22 is a film obtained by subjecting the polyimide film to a rubbing treatment.

【0049】(液晶装置100の表示動作)このように
構成した液晶装置100では、画素電極9aの下層側に
アルミニウム膜などからなる光反射膜8aが形成されて
いる。このため、対向基板20側から入射した光をTF
Tアレイ基板10側で反射し、対向基板20側から出射
することができるので、この間に液晶50によって各画
素100a毎で光変調を行えば、外光を利用して画像表
示領域10aに所望の画像を表示することができる(反
射モード)。
(Display Operation of Liquid Crystal Device 100) In the liquid crystal device 100 thus configured, the light reflecting film 8a made of an aluminum film or the like is formed below the pixel electrode 9a. For this reason, the light incident from the side of the counter substrate 20 is converted into TF.
Since the light can be reflected on the T array substrate 10 side and emitted from the counter substrate 20 side, if light modulation is performed for each pixel 100a by the liquid crystal 50 during this time, external light can be used to obtain a desired image in the image display region 10a. Images can be displayed (reflection mode).

【0050】また、液晶装置100においては、図4で
一点鎖線8′で囲んだ領域を避けるように光反射膜8a
が形成されているため、半透過・半反射型の液晶装置と
しても機能する。すなわち、TFTアレイ基板10の側
に配置されたバックライト装置(図示せず)から出射さ
れた光は、TFTアレイ基板10の側に入射した後、各
画素100aにおいて画素電極9aが形成されている領
域のうち、光反射膜8aが形成されていない透過領域を
介して対向基板20側に透過する。このため、液晶50
によって各画素100a毎で光変調を行えば、バックラ
イト装置から出射された光を利用して画像表示領域10
aに所望の画像を表示することができる(透過モー
ド)。
In the liquid crystal device 100, the light reflection film 8a is arranged so as to avoid the area surrounded by the alternate long and short dash line 8'in FIG.
Since it is formed, it also functions as a semi-transmissive / semi-reflective liquid crystal device. That is, the light emitted from the backlight device (not shown) arranged on the TFT array substrate 10 side is incident on the TFT array substrate 10 side, and then the pixel electrode 9a is formed in each pixel 100a. Among the regions, the light is transmitted to the counter substrate 20 side through the transmissive region where the light reflection film 8a is not formed. Therefore, the liquid crystal 50
When the light modulation is performed for each pixel 100a by the image display area 10 using the light emitted from the backlight device.
A desired image can be displayed on a (transmission mode).

【0051】また、本形態では、光反射膜8aの下層側
のうち、光反射膜8aと平面的に重なる領域に凹凸形成
層13aを形成し、この凹凸形成層13aによって形成
された凹凸を利用して、光反射膜8aの表面に光散乱用
の凹凸パターン8gを形成してある。また、凹凸パター
ン8gでは、上層膜7aによって、凹凸形成層13aの
エッジなどが出ないようになっている。従って、反射モ
ードで画像を表示したとき、散乱反射光で画像を表示す
ることができるため、視野角依存性が小さい。
Further, in the present embodiment, the unevenness forming layer 13a is formed in a region of the lower layer side of the light reflecting film 8a which overlaps the light reflecting film 8a in plan view, and the unevenness formed by this unevenness forming layer 13a is used. Then, an uneven pattern 8g for light scattering is formed on the surface of the light reflection film 8a. Further, in the concavo-convex pattern 8g, the upper layer film 7a prevents the edges of the concavo-convex forming layer 13a from appearing. Therefore, when the image is displayed in the reflection mode, the image can be displayed by the scattered reflected light, so that the viewing angle dependency is small.

【0052】(液晶装置100の製造方法の概略説明)
このような構成の液晶装置100は一般に、TFTアレ
イ基板10および対向基板20を各々、多数枚取りでき
る大型基板に対して各構成要素を形成した後、大型基板
同士を貼り合せて大型パネル構造体とし、しかる後に、
この大型パネル構造体を切断して単品の液晶装置100
を得る。この様子は、例えばTFTアレイ基板10の場
合、図6に模式的に示すように表される。
(Schematic Description of Manufacturing Method of Liquid Crystal Device 100)
In the liquid crystal device 100 having such a configuration, generally, after forming the respective constituent elements on a large-sized substrate capable of taking a large number of TFT array substrates 10 and counter substrates 20, the large-sized substrates are bonded to each other to form a large-sized panel structure. And after that,
This large-sized panel structure is cut into a single liquid crystal device 100.
To get This state is represented as schematically shown in FIG. 6 in the case of the TFT array substrate 10, for example.

【0053】図6は、本形態のTFTアレイ基板10を
構成する大型基板に対して各層が多層に形成された様子
を示す説明図である。図7(A)、(B)は、この大型
基板に形成されるアライメントマークの平面形状を示す
説明図である。なお、各層は各々、フォトリソグラフィ
技術によって所定のパターンに形成されるが、大型基板
の表面に各層が積層されている様子をわかりやすく図示
することを目的に、図6には各層をベタのシートで表し
てある。
FIG. 6 is an explanatory view showing a state in which each layer is formed in multiple layers on a large-sized substrate which constitutes the TFT array substrate 10 of this embodiment. 7A and 7B are explanatory views showing the planar shape of the alignment mark formed on the large-sized substrate. Although each layer is formed into a predetermined pattern by photolithography, each layer is shown as a solid sheet in FIG. 6 for the purpose of clearly showing how each layer is laminated on the surface of a large substrate. It is represented by.

【0054】図6に示すように、液晶装置100のTF
Tアレイ基板10を製造するにあたっては、単品の液晶
装置100に用いられてるTFTアレイ基板10を多数
枚取りできる大型基板10′に対して、フォトリソグラ
フィ技術を利用して、TFT30を構成する各薄膜、第
1の感光性樹脂13からなる凹凸形成層13a、第2の
感光性樹脂7からなる上層膜7a、反射膜8a、画素電
極9aをこの順に形成していく。ここで、TFT30を
構成する各薄膜において各層の形成位置がずれないよ
う、TFT30のゲート電極(走査線3a)をフォトリ
ソグラフィ技術により形成する際、大型基板10′の四
隅などに、図7(A)に示すような形状の導電膜製のア
ライメントマーク300を同時形成し、TFT30のゲ
ート電極(走査線3a)を形成した以降、導電膜製のア
ライメントマーク300を用いて大型基板10′のアラ
イメントを行いながら、その上層側に対して、フォトリ
ソグラフィ技術を用いて、層間絶縁膜へのコンクタトホ
ールの形成、ソース電極(データ線6a)やドレイン電
極6bの形成を行う。
As shown in FIG. 6, the TF of the liquid crystal device 100 is
In manufacturing the T-array substrate 10, each thin film forming the TFT 30 is formed by using a photolithography technique on a large-sized substrate 10 'capable of taking a large number of TFT array substrates 10 used in a single liquid crystal device 100. The concavo-convex forming layer 13a made of the first photosensitive resin 13, the upper layer film 7a made of the second photosensitive resin 7, the reflective film 8a, and the pixel electrode 9a are formed in this order. Here, when the gate electrodes (scanning lines 3a) of the TFTs 30 are formed by the photolithography technique so that the formation positions of the respective layers in the respective thin films forming the TFTs 30 are not deviated, the large electrodes are formed on the four corners of the large-sized substrate 10 'in FIG. After forming the alignment mark 300 made of a conductive film having a shape as shown in FIG. 3) simultaneously and forming the gate electrode (scanning line 3a) of the TFT 30, the alignment mark 300 made of the conductive film is used to align the large substrate 10 '. While performing, a contact hole is formed in the interlayer insulating film, and a source electrode (data line 6a) and a drain electrode 6b are formed on the upper layer side thereof by using a photolithography technique.

【0055】また、本形態では、フォトリソグラフィ技
術を用いて第1の感光性樹脂13からなる凹凸形成層1
3aを所定のパターンに形成する際、大型基板10′の
四隅などにおいて、例えば、導電膜製のアライメントマ
ーク300と重なる位置に、図7(B)に示すような形
状の感光性樹脂製のアライメントマーク350を同時形
成する。そして、凹凸形成層13aを形成した以降、感
光性樹脂製のアライメントマーク350を利用して大型
基板10′のアライメントを行いながら、その上層側に
対して、フォトリソグラフィ技術を用いて、層間絶縁膜
へのコンクタトホールの形成、第2の感光性樹脂7から
なる上層膜7a、反射膜8aおよび画素電極9の形成を
行う。
Further, in this embodiment, the concavo-convex forming layer 1 made of the first photosensitive resin 13 is formed by using the photolithography technique.
When forming 3a in a predetermined pattern, for example, at the four corners of the large-sized substrate 10 ', at positions overlapping the alignment marks 300 made of a conductive film, an alignment made of a photosensitive resin having a shape as shown in FIG. 7B is formed. The mark 350 is formed at the same time. After forming the concavo-convex forming layer 13a, the large-sized substrate 10 'is aligned using the alignment mark 350 made of a photosensitive resin, and the interlayer insulating film is formed on the upper layer side by using the photolithography technique. A contact hole is formed therein, and an upper layer film 7a made of the second photosensitive resin 7, a reflective film 8a, and a pixel electrode 9 are formed.

【0056】従って、第1の感光性樹脂13および凹凸
形成層13aの上層側に別の膜を形成する際に第1の感
光性樹脂13を通してその下層側に形成されている導電
膜製のアライメントマーク300を確認する必要がな
い。それ故、たとえ第1の感光性樹脂13が分厚くて導
電膜製のアライメントマーク300を確実に確認できな
くても、感光性樹脂製のアライメント350を用いて大
型基板10′のアライメントを行うことができるので、
各層を高い位置精度で形成することができる。
Therefore, when another film is formed on the upper layer side of the first photosensitive resin 13 and the concavo-convex forming layer 13a, the alignment of the conductive film formed on the lower layer side through the first photosensitive resin 13 is formed. It is not necessary to check the mark 300. Therefore, even if the first photosensitive resin 13 is thick and the alignment mark 300 made of the conductive film cannot be surely confirmed, the alignment of the large substrate 10 ′ can be performed using the alignment 350 made of the photosensitive resin. Because you can
Each layer can be formed with high positional accuracy.

【0057】(液晶装置100の製造方法の詳細説明)
図8ないし図12を参照して、本形態の液晶装置100
に用いたTFTアレイ基板10の製造方法を詳述する。
図8ないし図12はいずれも、本形態のTFTアレイ基
板10の製造方法を示す工程断面図であり、いずれの図
においても、画像表示領域10a(画素スイッチング用
のTFT形成領域、光反射膜形成領域)、およびアラメ
ントマーク300、350の形成領域における断面を示
してある。
(Detailed Description of Manufacturing Method of Liquid Crystal Device 100)
With reference to FIGS. 8 to 12, the liquid crystal device 100 according to the present embodiment.
A method of manufacturing the TFT array substrate 10 used in the above will be described in detail.
8 to 12 are process cross-sectional views showing the method for manufacturing the TFT array substrate 10 according to the present embodiment. In any of the drawings, the image display region 10a (pixel switching TFT formation region, light reflection film formation) is formed. Area), and a cross section in the formation area of the alignment marks 300 and 350.

【0058】まず、図8(A)に示すように、超音波洗
浄等により清浄化したガラス製等の大型基板10′を準
備した後、基板温度が150℃〜450℃の温度条件下
で、大型基板10′の全面に、シリコン酸化膜からなる
下地保護膜11をプラズマCVD法により50nm〜1
00nmの厚さに形成する。このときの原料ガスとして
は、たとえばモノシランと笑気ガスとの混合ガスやTE
OSと酸素、あるいはジシランとアンモニアを用いるこ
とができる。
First, as shown in FIG. 8 (A), after preparing a large substrate 10 'made of glass or the like that has been cleaned by ultrasonic cleaning or the like, under the temperature condition of the substrate temperature of 150 ° C to 450 ° C, A base protective film 11 made of a silicon oxide film is formed on the entire surface of the large-sized substrate 10 'by a plasma CVD method to a thickness of 50 nm to 1
It is formed to a thickness of 00 nm. The raw material gas at this time is, for example, a mixed gas of monosilane and laughing gas or TE.
OS and oxygen, or disilane and ammonia can be used.

【0059】次に、基板温度が150℃〜450℃の温
度条件下で、大型基板10′の全面に、アモルファスシ
リコン膜からなる半導体膜1をLP−CVD法により5
0nm〜100nmの厚さに形成する。次に、半導体膜
1に対してレーザ光を照射してレーザアニールを施す。
その結果、アモルファスの半導体膜1は、一度溶融し、
冷却固化過程を経て結晶化する。この際には、各領域へ
のレーザ光の照射時間が非常に短時間であり、かつ、照
射領域も基板全体に対して局所的であるため、基板全体
が同時に高温に熱せられることがない。それ故、大型基
板10′としてガラス基板などを用いても熱による変形
や割れ等が生じない。
Next, under the temperature condition of the substrate temperature of 150 ° C. to 450 ° C., the semiconductor film 1 made of an amorphous silicon film is formed on the entire surface of the large-sized substrate 10 ′ by the LP-CVD method.
It is formed to a thickness of 0 nm to 100 nm. Next, the semiconductor film 1 is irradiated with laser light to perform laser annealing.
As a result, the amorphous semiconductor film 1 melts once,
It crystallizes through a cooling and solidification process. At this time, the irradiation time of the laser beam to each area is very short, and the irradiation area is local to the entire substrate, so that the entire substrate is not heated to a high temperature at the same time. Therefore, even if a glass substrate or the like is used as the large substrate 10 ', deformation or cracking due to heat does not occur.

【0060】次に、半導体膜1の表面にフォトリソグラ
フィ技術を用いてレジストマスク551を形成し、この
レジストマスク551を介して半導体膜1をエッチング
することにより、図8(B)に示すように、画像表示領
域10aの所定領域に島状の半導体膜1a(能動層)を
残す。
Next, a resist mask 551 is formed on the surface of the semiconductor film 1 by using a photolithography technique, and the semiconductor film 1 is etched through the resist mask 551, as shown in FIG. 8B. The island-shaped semiconductor film 1a (active layer) is left in a predetermined area of the image display area 10a.

【0061】次に、350℃以下の温度条件下で、大型
基板10′の全面に、CVD法などによりシリコン酸化
膜などからなるゲート絶縁膜2を50nm〜100nm
の厚さに形成する。このときの原料ガスは、たとえばT
EOSと酸素ガスとの混合ガスを用いることができる。
ここで形成するゲート絶縁膜2は、シリコン酸化膜に代
えてシリコン窒化膜であってもよい。
Next, under a temperature condition of 350 ° C. or lower, a gate insulating film 2 made of a silicon oxide film or the like is formed on the entire surface of the large substrate 10 ′ by a CVD method or the like to have a thickness of 50 nm to 100 nm.
To the thickness of. The source gas at this time is, for example, T
A mixed gas of EOS and oxygen gas can be used.
The gate insulating film 2 formed here may be a silicon nitride film instead of the silicon oxide film.

【0062】次に、図示を省略するが、所定のレジスト
マスクを介して半導体膜1aの延設部分1fに不純物イ
オンを打ち込んで、容量線3bとの間に蓄積容量60を
構成するための下電極を形成する。
Next, although not shown, impurity ions are implanted into the extended portion 1f of the semiconductor film 1a through a predetermined resist mask to form a storage capacitor 60 between the impurity line and the capacitance line 3b. Form electrodes.

【0063】次に、図8(C)に示すように、スパッタ
法などにより、大型基板10′の全面に、走査線3aな
どを形成するためのアルミニウム膜などからなる導電膜
3を500nm〜1000nmの厚さに形成した後、フ
ォトリソグラフィ技術を用いてレジストマスク552を
形成する。
Next, as shown in FIG. 8C, a conductive film 3 made of an aluminum film or the like for forming the scanning lines 3a or the like is formed on the entire surface of the large substrate 10 'by a sputtering method or the like to have a thickness of 500 nm to 1000 nm. Then, a resist mask 552 is formed using a photolithography technique.

【0064】ここまでの工程については、図示を省略す
るが、大型基板10′に付されているアライメントマー
クを用いて、大型基板10′と露光マスクとのアライメ
ントを行う。
Although not shown in the drawings up to this point, the alignment between the large substrate 10 'and the exposure mask is performed using the alignment marks provided on the large substrate 10'.

【0065】次に、レジストマスク552を介して導電
膜3をドライエッチングし、図8(D)に示すように、
走査線3a(ゲート電極)、容量線3bなどを形成す
る。この際、導電膜製のアライメントマーク300を同
時形成する。
Next, the conductive film 3 is dry-etched through the resist mask 552, and as shown in FIG.
The scanning line 3a (gate electrode), the capacitance line 3b, etc. are formed. At this time, the alignment mark 300 made of a conductive film is simultaneously formed.

【0066】次に、画素TFT部および駆動回路のNチ
ャネルTFT部(図示せず)の側には、走査線3aやゲ
ート電極をマスクとして、約0.1×1013/cm2
約10×1013/cm2 のドーズ量で低濃度の不純物イ
オン(リンイオン)を打ち込んで、走査線3aに対して
自己整合的に低濃度ソース領域1bおよび低濃度ドレイ
ン領域1cを形成する。ここで、走査線3aの真下に位
置しているため、不純物イオンが導入されなかった部分
は半導体膜1aのままのチャネル領域1a′となる。
Next, on the side of the pixel TFT section and the N-channel TFT section (not shown) of the drive circuit, using the scanning line 3a and the gate electrode as a mask, about 0.1 × 10 13 / cm 2 to
By implanting low-concentration impurity ions (phosphorus ions) at a dose of about 10 × 10 13 / cm 2 , the low-concentration source region 1b and the low-concentration drain region 1c are formed in a self-aligned manner with respect to the scanning line 3a. Here, since it is located directly below the scanning line 3a, the portion into which the impurity ions are not introduced becomes the channel region 1a 'which remains the semiconductor film 1a.

【0067】次に、図9(A)に示すように、画素TF
T部では、走査線3a(ゲート電極)より幅の広いレジ
ストマスク553を形成して高濃度の不純物イオン(リ
ンイオン)を約0.1×1015/cm2〜約10×10
15/cm2のドーズ量で打ち込み、高濃度ソース領域1
bおよびドレイン領域1dを形成する。この工程におい
て、レジストマスク553を形成する際には、導電膜製
のアライメントマーク300を用いて、大型基板10′
と露光マスクとのアライメントを行う。
Next, as shown in FIG. 9A, the pixel TF
At the T portion, a resist mask 553 wider than the scanning line 3a (gate electrode) is formed to add high concentration impurity ions (phosphorus ions) to about 0.1 × 10 15 / cm 2 to about 10 × 10 5.
Implanting with a dose amount of 15 / cm 2 and high-concentration source region 1
b and the drain region 1d are formed. In this step, when the resist mask 553 is formed, the large substrate 10 'is formed by using the alignment mark 300 made of a conductive film.
And the exposure mask are aligned.

【0068】これらの不純物導入工程に代えて、低濃度
の不純物の打ち込みを行わずにゲート電極より幅の広い
レジストマスクを形成した状態で高濃度の不純物(リン
イオン)を打ち込み、オフセット構造のソース領域およ
びドレイン領域を形成してもよい。また、走査線3aを
マスクにして高濃度の不純物を打ち込んで、セルフアラ
イン構造のソース領域およびドレイン領域を形成しても
よいことは勿論である。
Instead of these impurity introduction steps, a high-concentration impurity (phosphorus ion) is implanted with a resist mask wider than the gate electrode formed without implanting a low-concentration impurity, and the source region of the offset structure is formed. And the drain region may be formed. Further, it goes without saying that a source region and a drain region having a self-aligned structure may be formed by implanting a high-concentration impurity using the scanning line 3a as a mask.

【0069】なお、図示を省略するが、このような工程
によって、周辺駆動回路部のNチャネルTFT部を形成
するが、この際には、PチャネルTFT部をマスクで覆
っておく。また、周辺駆動回路のPチャネルTFT部を
形成する際には、画素部およびNチャネルTFT部をレ
ジストで被覆保護して、ゲート電極をマスクとして、約
0.1×1015/cm2〜約10×1015/cm2のドー
ズ量でボロンイオンを打ち込むことにより、自己整合的
にPチャネルのソース・ドレイン領域を形成する。この
際、NチャネルTFT部の形成時と同様、ゲート電極を
マスクとして、約0.1×1013/cm2〜約10×1
13/cm2のドーズ量で低濃度の不純物(ボロンイオ
ン)を導入して、ポリシリコン膜に低濃度領域を形成し
た後、ゲート電極より幅の広いマスクを形成して高濃度
の不純物(ボロンイオン)を約0.1×1015/cm2
〜約10×1015/cm2のドーズ量で打ち込んで、L
DD構造(ライトリー・ドープト・ドレイン構造)のソ
ース領域およびドレイン領域を形成してもよい。また、
低濃度の不純物の打ち込みを行わずに、ゲート電極より
幅の広いマスクを形成した状態で高濃度の不純物(リン
イオン)を打ち込み、オフセット構造のソース領域およ
びドレイン領域を形成してもよい。これらのイオン打ち
込み工程によって、CMOS化が可能になり、周辺駆動
回路の同一基板内への内蔵が可能となる。
Although not shown, the N-channel TFT portion of the peripheral drive circuit portion is formed by such a process, but at this time, the P-channel TFT portion is covered with a mask. Further, when forming the P-channel TFT portion of the peripheral drive circuit, the pixel portion and the N-channel TFT portion are covered and protected with a resist, and the gate electrode is used as a mask to form about 0.1 × 10 15 / cm 2 to about By implanting boron ions with a dose amount of 10 × 10 15 / cm 2 , P-channel source / drain regions are formed in a self-aligned manner. At this time, as in the case of forming the N-channel TFT section, the gate electrode is used as a mask to form about 0.1 × 10 13 / cm 2 to about 10 × 1.
After a low concentration impurity (boron ion) is introduced at a dose of 0 13 / cm 2 to form a low concentration region in the polysilicon film, a mask wider than the gate electrode is formed to form a high concentration impurity (boron ion). Boron ion) about 0.1 × 10 15 / cm 2
Approximately 10 × 10 15 / cm 2 with a dose amount of L
The source region and the drain region of the DD structure (lightly doped drain structure) may be formed. Also,
The source region and the drain region of the offset structure may be formed by implanting a high-concentration impurity (phosphorus ion) in a state where a mask wider than the gate electrode is formed without implanting a low-concentration impurity. By these ion implantation steps, CMOS can be realized and the peripheral drive circuit can be built in the same substrate.

【0070】次に、図8(B)に示すように、大型基板
10′の全面にCVD法などにより、シリコン酸化膜な
どからなる第1層間絶縁膜4を300nm〜800nm
の厚さに形成する。このときの原料ガスは、たとえばT
EOSと酸素ガスとの混合ガスを用いることができる。
Next, as shown in FIG. 8B, a first interlayer insulating film 4 made of a silicon oxide film or the like is formed on the entire surface of the large substrate 10 'by a CVD method or the like to a thickness of 300 nm to 800 nm.
To the thickness of. The source gas at this time is, for example, T
A mixed gas of EOS and oxygen gas can be used.

【0071】次に、フォトリソグラフィ技術を用いてレ
ジストマスク554を形成する。この工程において、レ
ジストマスク554を形成する際には、導電膜製のアラ
イメントマーク300を用いて、大型基板10′と露光
マスクとのアライメントを行う。
Next, a resist mask 554 is formed by using the photolithography technique. In this step, when the resist mask 554 is formed, the alignment mark 300 made of a conductive film is used to align the large substrate 10 'with the exposure mask.

【0072】次に、レジストマスク554を介して第1
層間絶縁膜4にドライエッチングを行い、図9(C)に
示すように、第1層間絶縁膜4においてソース領域およ
びドレイン領域に対応する部分などにコンタクトホール
をそれぞれ形成する。
Next, the first mask is formed through the resist mask 554.
The interlayer insulating film 4 is dry-etched, and contact holes are formed in the first interlayer insulating film 4 in portions corresponding to the source region and the drain region, respectively, as shown in FIG. 9C.

【0073】次に、図9(D)に示すように、第1層間
絶縁膜4の表面側に、データ線6a(ソース電極)など
を構成するためのアルミニウム膜などからなる導電膜6
をスパッタ法などで500nm〜1000nmの厚さに
形成した後、フォトリソグラフィ技術を用いてレジスト
マスク555を形成する。この工程において、レジスト
マスク555を形成する際には、導電膜製のアライメン
トマーク300を用いて、大型基板10′と露光マスク
とのアライメントを行う。
Next, as shown in FIG. 9D, a conductive film 6 made of an aluminum film or the like for forming the data line 6a (source electrode) or the like is formed on the surface side of the first interlayer insulating film 4.
Is formed to a thickness of 500 nm to 1000 nm by a sputtering method or the like, and then a resist mask 555 is formed by using a photolithography technique. In this process, when the resist mask 555 is formed, the alignment mark 300 made of a conductive film is used to align the large substrate 10 'with the exposure mask.

【0074】次に、レジストマスク555を介して導電
膜6にドライエッチングを行い、図10(A)に示すよ
うに、データ線6a、およびドレイン電極6bを形成す
る。
Next, the conductive film 6 is dry-etched through the resist mask 555 to form the data line 6a and the drain electrode 6b as shown in FIG.

【0075】次に、図10(B)に示すように、大型基
板10′の全面にCVD法などにより、シリコン窒化膜
などからなる第2層間絶縁膜5を100nm〜300n
mの膜厚に形成した後、フォトリソグラフィ技術を用い
て、第2層間絶縁膜5にコンタクトホールなどを形成す
るためのレジストマスク556を形成する。この工程に
おいて、レジストマスク556を形成する際には、導電
膜製のアライメントマーク300を用いて、大型基板1
0′と露光マスクとのアライメントを行う。
Next, as shown in FIG. 10B, a second interlayer insulating film 5 made of a silicon nitride film or the like is formed on the entire surface of the large-sized substrate 10 'by a CVD method or the like to a thickness of 100 nm to 300 n.
After being formed to a film thickness of m, a resist mask 556 for forming a contact hole or the like is formed in the second interlayer insulating film 5 by using a photolithography technique. In this step, when forming the resist mask 556, the large substrate 1 is formed by using the alignment mark 300 made of a conductive film.
The alignment between 0'and the exposure mask is performed.

【0076】次に、レジストマスク556を介して第2
層間絶縁膜5にドライエッチングを行い、図10(C)
に示すように、第2層間絶縁膜5のうち、ドレイン電極
14に対応する部分にコンタクトホールを形成する。
Next, the second mask is formed through the resist mask 556.
Dry etching is performed on the inter-layer insulating film 5, and then, as shown in FIG.
As shown in, a contact hole is formed in a portion of the second interlayer insulating film 5 corresponding to the drain electrode 14.

【0077】次に、図11(A)に示すように、大型基
板10′の全面にアクリル樹脂などといった第1の感光
性樹脂13を2μm〜3μmの厚さに塗布した後、感光
性樹脂13をフォトリソグラフィ技術を用いてパターニ
ングすることによって、図11(B)に示すように、光
反射膜8aの下層側のうち、光反射膜8aと平面的に重
なる領域に凹凸形成層13aを形成する。この際、感光
性樹脂製のアライメントマーク350を同時形成する。
この工程においては導電膜製のアライメントマーク30
0を用いて、大型基板10′と露光マスク510とのア
ライメントを行う。
Next, as shown in FIG. 11 (A), a first photosensitive resin 13 such as acrylic resin is applied to the entire surface of the large-sized substrate 10 ′ to a thickness of 2 μm to 3 μm, and then the photosensitive resin 13 is applied. By patterning using a photolithography technique, as shown in FIG. 11B, the concavo-convex forming layer 13a is formed on the lower layer side of the light reflection film 8a in a region that planarly overlaps with the light reflection film 8a. . At this time, the alignment mark 350 made of a photosensitive resin is simultaneously formed.
In this step, the conductive film alignment mark 30 is formed.
0 is used to align the large substrate 10 ′ with the exposure mask 510.

【0078】このようなフォトリソグラフィ技術を利用
して凹凸形成層13aを形成する際、感光性樹脂13と
してはネガタイプおよびポジタイプのいずれを用いても
よいが、図11(A)には、感光性樹脂13としてポジ
タイプの場合を例示してあり、感光性樹脂13を除去し
たい部分に対して露光マスク510の透光部分511を
介して紫外線が照射される。
When the concavo-convex forming layer 13a is formed by using such a photolithography technique, either a negative type or a positive type may be used as the photosensitive resin 13. However, in FIG. The case of the positive type is illustrated as the resin 13, and the portion where the photosensitive resin 13 is to be removed is irradiated with ultraviolet rays through the light transmitting portion 511 of the exposure mask 510.

【0079】次に、図11(C)に示すように、第2層
間絶縁膜5および凹凸形成層13aの表面側にアクリル
樹脂からなる第2の感光性樹脂7を1μm〜2μmの厚
さに塗布した後、感光性樹脂7をフォトリソグラフィ技
術を用いてパターニングすることによって、図11
(D)に示すように、コンタクトホールを備えた上層膜
7aを形成する。この工程においては感光性樹脂製のア
ライメントマーク350を用いて、大型基板10′と露
光マスク520とのアライメントを行う。
Next, as shown in FIG. 11C, a second photosensitive resin 7 made of acrylic resin is formed to a thickness of 1 to 2 μm on the surface side of the second interlayer insulating film 5 and the concavo-convex forming layer 13a. After the application, the photosensitive resin 7 is patterned by using the photolithography technique.
As shown in (D), an upper layer film 7a having a contact hole is formed. In this step, the alignment mark 350 made of a photosensitive resin is used to align the large substrate 10 'and the exposure mask 520.

【0080】このようなフォトリソグラフィ技術を利用
して上層膜7aを形成する際も、感光性樹脂7としては
ネガタイプおよびポジタイプのいずれを用いてもよい
が、図11(C)には、感光性樹脂7としてポジタイプ
の場合を例示してあり、感光性樹脂7を除去したい部分
に対して露光マスク520の透光部分521を介して紫
外線が照射される。
When the upper layer film 7a is formed by using such a photolithography technique, either a negative type or a positive type may be used as the photosensitive resin 7. However, in FIG. The case where the resin 7 is a positive type is shown as an example, and the portion where the photosensitive resin 7 is to be removed is irradiated with ultraviolet rays through the light transmitting portion 521 of the exposure mask 520.

【0081】ここで、上層膜7aは、流動性を有する樹
脂材料から形成されるため、上層膜7aは、凹凸形成層
13aの凹凸を適度に打ち消す。このため、後に形成さ
れる光反射膜8aの表面には、エッジのない、滑らかな
形状の凹凸パターン8gが形成される。なお、上層膜7
aを形成せずに、凹凸パターン8gのみでもよい。
Here, since the upper layer film 7a is formed of a resin material having fluidity, the upper layer film 7a appropriately cancels the unevenness of the unevenness forming layer 13a. Therefore, on the surface of the light reflection film 8a which will be formed later, the uneven pattern 8g having no edge and having a smooth shape is formed. The upper layer film 7
It is also possible to use only the concavo-convex pattern 8g without forming a.

【0082】次に、図12(A)に示すように、スパッ
タ法などによって、大型基板10′の全面に、アルミニ
ウム膜などといった反射性を備えた金属膜8を500n
m〜1000nmの厚さに形成した後、フォトリソグラ
フィ技術を用いてレジストマスク557を形成する。こ
の工程において、レジストマスク557を形成する際に
は、感光性樹脂製のアライメントマーク350を用い
て、大型基板10′と露光マスクとのアライメントを行
う。
Next, as shown in FIG. 12A, 500 n of a metal film 8 having a reflectivity such as an aluminum film is formed on the entire surface of the large-sized substrate 10 'by a sputtering method or the like.
After forming to a thickness of m to 1000 nm, a resist mask 557 is formed using a photolithography technique. In this step, when the resist mask 557 is formed, the alignment mark 350 made of a photosensitive resin is used to align the large substrate 10 'and the exposure mask.

【0083】次に、レジストマスク557を介して金属
膜8にエッチングを行い、図12(B)に示すように、
所定領域に光反射膜8aを残す。このようにして形成し
た光反射膜8aの表面には、凹凸形成層13a凹凸によ
って500nm以上、さらには800nm以上の凹凸パ
ターン8gが形成され、かつ、この凹凸パターン8g
は、上層膜7aによって、エッジのない、なだらかな形
状になっている。
Next, the metal film 8 is etched through the resist mask 557, and as shown in FIG.
The light reflecting film 8a is left in a predetermined area. On the surface of the light reflection film 8a thus formed, the concavo-convex pattern 8g of 500 nm or more, further 800 nm or more is formed by the concavo-convex forming layer 13a, and the concavo-convex pattern 8g is formed.
Has a gentle shape with no edges due to the upper layer film 7a.

【0084】次に、図12(C)に示すように、光反射
膜8aの表面側に、厚さが40nm〜200nmのIT
O膜9をスパッタ法などで形成した後、フォトリソグラ
フィ技術を用いてレジストマスク558を形成する。こ
の工程において、レジストマスク558を形成する際に
は、感光性樹脂製のアライメントマーク350を用い
て、大型基板10′と露光マスクとのアライメントを行
う。
Next, as shown in FIG. 12C, IT having a thickness of 40 nm to 200 nm is provided on the surface side of the light reflecting film 8a.
After forming the O film 9 by a sputtering method or the like, a resist mask 558 is formed by using a photolithography technique. In this step, when the resist mask 558 is formed, the alignment mark 350 made of a photosensitive resin is used to align the large substrate 10 'with the exposure mask.

【0085】次に、レジストマスク558を介してIT
O膜9にエッチングを行って、図12(D)に示すよう
に、ドレイン電極6bに電気的に接続する画素電極9a
を形成する。
Next, IT is performed through the resist mask 558.
By etching the O film 9, as shown in FIG. 12D, the pixel electrode 9a electrically connected to the drain electrode 6b is formed.
To form.

【0086】しかる後には、図5に示すように、画素電
極9aの表面側にポリイミド膜(配向膜12)を形成す
る。それには、ブチルセロソルブやn−メチルピロリド
ンなどの溶媒に5〜10重量%のポリイミドやポリアミ
ド酸を溶解させたポリイミド・ワニスをフレキソ印刷し
た後、加熱・硬化(焼成)する。そして、ポリイミド膜
を形成した基板をレーヨン系繊維からなるパフ布で一定
方向に擦り、ポリイミド分子を表面近傍で一定方向に配
列させる。その結果、後で充填した液晶分子とポリイミ
ド分子との相互作用により液晶分子が一定方向に配列す
る。
Thereafter, as shown in FIG. 5, a polyimide film (alignment film 12) is formed on the surface side of the pixel electrode 9a. To this end, a polyimide varnish prepared by dissolving 5 to 10% by weight of polyimide or polyamic acid in a solvent such as butyl cellosolve or n-methylpyrrolidone is flexographically printed, and then heated and cured (baked). Then, the substrate on which the polyimide film is formed is rubbed in a certain direction with a puff cloth made of rayon fibers to arrange the polyimide molecules in a certain direction near the surface. As a result, the liquid crystal molecules are aligned in a certain direction due to the interaction between the liquid crystal molecules filled later and the polyimide molecules.

【0087】その結果、TFTアレイ基板10を多数取
りできる大型基板10′が完成する。
As a result, a large substrate 10 'capable of taking a large number of TFT array substrates 10 is completed.

【0088】このようにして製造した大型基板10′に
ついては、同じく対向基板20を多数取りできる大型基
板とシール材52を介して貼り合わせて大型のパネル構
造体を形成し、しかる後に、大型パネル構造体を単品サ
イズに切断する。この切断工程でも、感光性樹脂製のア
ライメントマーク350を用いて、切断装置への大型パ
ネル構造体のアライメントを行う。
With respect to the large-sized substrate 10 'thus manufactured, a large-sized panel structure is formed by bonding the large-sized substrate 10' and a large-sized substrate capable of taking a large number of counter substrates 20 together with a sealing material 52 interposed therebetween. Cut the structure into single piece sizes. Also in this cutting step, the alignment mark 350 made of a photosensitive resin is used to align the large panel structure with the cutting device.

【0089】[実施の形態2]図13は、本形態のTF
Tアレイ基板10を構成する大型基板に対して各層が多
層に形成された様子を示す説明図である。図14
(A)、(B)は、この大型基板に形成されるアライメ
ントマークの平面形状を示す説明図である。なお、本形
態の液晶装置の基本的な構成は、実施の形態1と同様で
あるため、共通する機能を有する部分には同一の符号を
付してそれらの説明を省略する。また、図13におい
て、大型基板上に各層はフォトリソグラフィ技術によっ
て所定のパターンに形成されるが、大型基板の表面に各
層が積層されている様子をわかりやすく図示することを
目的にでも各層をベタのシートで表してある。
[Second Embodiment] FIG. 13 shows the TF of this embodiment.
FIG. 4 is an explanatory diagram showing a state in which each layer is formed in a multilayer structure on a large-sized substrate forming the T array substrate 10. 14
(A) And (B) is explanatory drawing which shows the planar shape of the alignment mark formed on this large substrate. Since the basic configuration of the liquid crystal device of the present embodiment is the same as that of the first embodiment, parts having common functions are designated by the same reference numerals and their description is omitted. In addition, in FIG. 13, each layer is formed in a predetermined pattern on the large-sized substrate by a photolithography technique. However, each layer is solid for the purpose of clearly showing how each layer is laminated on the surface of the large-sized substrate. Sheet.

【0090】図13に示すように、本形態の液晶装置1
00のTFTアレイ基板10を製造するにあたっても、
実施の形態1と同様、単品の液晶装置100に用いられ
てるTFTアレイ基板10を多数枚取りできる大型基板
10′に対して、フォトリソグラフィ技術を利用して、
TFT30を構成する各薄膜、第1の感光性樹脂7から
なる凹凸形成層13a、第2の感光性樹脂7からなる上
層膜7a、反射膜8a、画素電極9aをこの順に形成し
ていく。
As shown in FIG. 13, the liquid crystal device 1 of the present embodiment.
When manufacturing the TFT array substrate 10 of 00,
Similarly to the first embodiment, a photolithography technique is applied to a large substrate 10 'capable of taking a large number of TFT array substrates 10 used in a single liquid crystal device 100.
Each thin film forming the TFT 30, the unevenness forming layer 13a made of the first photosensitive resin 7, the upper layer film 7a made of the second photosensitive resin 7, the reflective film 8a, and the pixel electrode 9a are formed in this order.

【0091】ここで、TFT30を構成する各薄膜にお
いて各層の形成位置がずれないよう、TFT30のゲー
ト電極(走査線3a)をフォトリソグラフィ技術により
形成する際、大型基板10′の四隅などに、図14
(A)に示すような形状の導電膜製のアライメントマー
ク300を同時形成し、TFT30のゲート電極(走査
線3a)を形成した以降、導電膜製のアライメントマー
ク300を利用して大型基板10′のアライメントを行
いながら、その上層側において、フォトリソグラフィ技
術を用いて、層間絶縁膜へのコンクタトホールの形成、
ソース電極(データ線6a)やドレイン電極6bの形成
を行う。
Here, when the gate electrode (scanning line 3a) of the TFT 30 is formed by the photolithography technique so that the formation position of each layer in each thin film forming the TFT 30 is not displaced, the figure is formed at four corners of the large substrate 10 '. 14
After the alignment mark 300 made of a conductive film having a shape as shown in FIG. 9A is formed at the same time and the gate electrode (scanning line 3a) of the TFT 30 is formed, the alignment mark 300 made of the conductive film is used to form the large substrate 10 '. While performing the alignment of the above, using the photolithography technique on the upper layer side, the formation of contact holes in the interlayer insulating film,
The source electrode (data line 6a) and the drain electrode 6b are formed.

【0092】また、本形態では、フォトリソグラフィ技
術を用いて第1の感光性樹脂7からなる凹凸形成層13
aを所定のパターンに形成する際、大型基板10′の四
隅などにおいて導電膜製のアライメントマーク300と
重なる位置を避けるように第1の感光性樹脂13が形成
される。すなわち、第1の感光性樹脂13によって凹凸
形成層13aを形成する際、第1の感光性樹脂13に
は、図14(B)に示すように、導電膜製のアライメン
トマーク300を露出させる窓360を形成する。ここ
で、窓360は、導電膜製のアライメントマーク300
より大きいが、略同一の平面形状を備えており、窓36
0自身、アライメントマークとして利用可能な形状を有
している。
Further, in this embodiment, the concavo-convex forming layer 13 made of the first photosensitive resin 7 is formed by using the photolithography technique.
When forming a in a predetermined pattern, the first photosensitive resin 13 is formed so as to avoid the positions overlapping the alignment marks 300 made of the conductive film at the four corners of the large-sized substrate 10 '. That is, when the concavo-convex forming layer 13a is formed by the first photosensitive resin 13, a window for exposing the alignment mark 300 made of a conductive film is formed in the first photosensitive resin 13 as shown in FIG. 14B. Form 360. Here, the window 360 has an alignment mark 300 made of a conductive film.
The window 36 is larger than the window 36 and has a substantially same plane shape.
0 itself has a shape that can be used as an alignment mark.

【0093】そこで、本形態では、凹凸形成層13aを
形成した以降、窓360をアライメントマークとして利
用して大型基板10′のアライメントを行いながら、そ
の上層側において、フォトリソグラフィ技術を用いて、
第2の感光製樹脂7から上層膜7aを形成する。
Therefore, in the present embodiment, after the concavo-convex forming layer 13a is formed, the window 360 is used as an alignment mark to perform alignment of the large-sized substrate 10 ', and the upper layer side thereof is subjected to the photolithography technique.
The upper layer film 7a is formed from the second photosensitive resin 7.

【0094】また、上層膜7aを形成した後、窓360
から導電膜製のアライメントマーク300を確認しなが
ら、フォトリソグラフィ技術を利用しながら反射膜8a
および画素電極9を形成する際、大型基板10のアライ
メントを行う。
After forming the upper layer film 7a, the window 360 is formed.
While confirming the alignment mark 300 made of the conductive film from the above, using the photolithography technique, the reflective film 8a
And when forming the pixel electrode 9, the large substrate 10 is aligned.

【0095】このように、本形態では、第2の感光性樹
脂7から上層膜7aを形成する際には、第1の感光性樹
脂13の窓360をアライメントマークとして利用す
る。また、第2の感光性樹脂13の上層側に別の膜を形
成する際、窓360から導電膜製のアライメントマーク
300を直接、確認して大型基板10′のアライメント
を行う。このため、大型基板10′のアライメントを高
い精度で行うことができる。
As described above, in this embodiment, when the upper layer film 7a is formed from the second photosensitive resin 7, the window 360 of the first photosensitive resin 13 is used as an alignment mark. Further, when another film is formed on the upper layer side of the second photosensitive resin 13, the alignment mark 300 made of the conductive film is directly confirmed from the window 360 to perform the alignment of the large substrate 10 '. Therefore, the alignment of the large substrate 10 'can be performed with high accuracy.

【0096】なお、本形態では、第2の感光性樹脂7か
ら上層膜7aを形成する際、第1の感光性樹脂13の窓
360をアライメントマークとして利用したが、上層膜
7aも含めて、第1の感光性樹脂13の上層側に別の膜
を形成する際、窓360から導電膜製のアライメントマ
ーク300を直接、確認して大型基板10′のアライメ
ントを行ってもよい。
In the present embodiment, the window 360 of the first photosensitive resin 13 is used as an alignment mark when forming the upper layer film 7a from the second photosensitive resin 7, but the upper layer film 7a is also included. When another film is formed on the upper layer side of the first photosensitive resin 13, the alignment mark 300 made of a conductive film may be directly confirmed from the window 360 to perform alignment of the large substrate 10 '.

【0097】[その他の実施の形態]上記のいずれの形
態でも、画素スイッチング素子としてTFTを用いたア
クティブマトリクス型の液晶装置を例に説明したが、画
素スイッチング素子としてTFDを用いたアクティブマ
トリクス型の液晶装置、あるいはパッシブマトリクス型
の液晶装置、さらには液晶以外の電気光学物質を用いた
電気光学装置に本発明を適用してもよい。
[Other Embodiments] In any of the above embodiments, an active matrix type liquid crystal device using TFTs as pixel switching elements has been described as an example, but an active matrix type liquid crystal device using TFDs as pixel switching elements has been described. The present invention may be applied to a liquid crystal device, a passive matrix liquid crystal device, or an electro-optical device using an electro-optical substance other than liquid crystal.

【0098】[電気光学装置の電子機器への適用]この
ように構成した反射型、あるいは半透過・半反射型の液
晶装置100は、各種の電子機器の表示部として用いる
ことができるが、その一例を、図15、図16、および
図17を参照して説明する。
[Application of Electro-Optical Device to Electronic Equipment] The reflective or semi-transmissive / semi-reflective liquid crystal device 100 configured as described above can be used as a display portion of various electronic devices. An example will be described with reference to FIGS. 15, 16 and 17.

【0099】図15は、本発明に係る電気光学装置を表
示装置として用いた電子機器の回路構成を示すブロック
図である。
FIG. 15 is a block diagram showing a circuit configuration of an electronic device using the electro-optical device according to the present invention as a display device.

【0100】図15において、電子機器は、表示情報出
力源70、表示情報処理回路71、電源回路72、タイ
ミングジェネレータ73、そして液晶装置74を有す
る。また、液晶装置74は、液晶表示パネル75および
駆動回路76を有する。液晶装置74としては、前述し
た液晶装置100を用いることができる。
In FIG. 15, the electronic equipment has a display information output source 70, a display information processing circuit 71, a power supply circuit 72, a timing generator 73, and a liquid crystal device 74. The liquid crystal device 74 also includes a liquid crystal display panel 75 and a drive circuit 76. As the liquid crystal device 74, the liquid crystal device 100 described above can be used.

【0101】表示情報出力源70は、ROM(Read
Only Memory)、RAM(Random
Access Memory)等といったメモリ、各種
ディスク等といったストレージユニット、デジタル画像
信号を同調出力する同調回路等を備え、タイミングジェ
ネレータ73によって生成された各種のクロック信号に
基づいて、所定フォーマットの画像信号等といった表示
情報を表示情報処理回路71に供給する。
The display information output source 70 is a ROM (Read
Only Memory), RAM (Random)
A memory such as an Access Memory), a storage unit such as various disks, a tuning circuit that tunes and outputs a digital image signal, and the like, and a display such as an image signal of a predetermined format based on various clock signals generated by the timing generator 73. Information is supplied to the display information processing circuit 71.

【0102】表示情報処理回路71は、シリアル−パラ
レル変換回路や、増幅・反転回路、ローテーション回
路、ガンマ補正回路、クランプ回路等といった周知の各
種回路を備え、入力した表示情報の処理を実行して、そ
の画像信号をクロック信号CLKと共に駆動回路76へ
供給する。電源回路72は、各構成要素に所定の電圧を
供給する。
The display information processing circuit 71 is provided with various well-known circuits such as a serial-parallel conversion circuit, an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and executes processing of input display information. , And supplies the image signal to the drive circuit 76 together with the clock signal CLK. The power supply circuit 72 supplies a predetermined voltage to each component.

【0103】図16は、本発明に係る電子機器の一実施
形態であるモバイル型のパーソナルコンピュータを示し
ている。ここに示すパーソナルコンピュータ80は、キ
ーボード81を備えた本体部82と、液晶表示ユニット
83とを有する。液晶表示ユニット83は、前述した液
晶装置100を含んで構成される。
FIG. 16 shows a mobile personal computer which is an embodiment of the electronic apparatus according to the present invention. The personal computer 80 shown here has a main body 82 having a keyboard 81, and a liquid crystal display unit 83. The liquid crystal display unit 83 is configured to include the liquid crystal device 100 described above.

【0104】図17は、本発明に係る電子機器の他の実
施形態である携帯電話機を示している。ここに示す携帯
電話機90は、複数の操作ボタン91と、前述した液晶
装置100からなる表示部とを有している。
FIG. 17 shows a mobile phone which is another embodiment of the electronic apparatus according to the present invention. The mobile phone 90 shown here has a plurality of operation buttons 91 and a display unit including the liquid crystal device 100 described above.

【0105】[0105]

【発明の効果】以上のとおり、本発明では、フォトリソ
グラフィ技術を用いて感光性樹脂層を所定のパターンに
形成する際、感光性樹脂製のアライメントマークを同時
形成する。従って、感光性樹脂層の上層側に別の膜を形
成する際、感光性樹脂層を通してその下層側に形成され
ているアライメントマークを確認する必要がないので、
たとえ感光性樹脂層が分厚くて感光性樹脂層を通して下
層側アライメントマークを正確に認識できなくても、感
光性樹脂製のアライメントマークを用いて基板のアライ
メントを行うことができる。それ故、基板上に分厚い感
光性樹脂層を形成した場合でも基板のアライメントを正
確に行うことができる。
As described above, according to the present invention, when the photosensitive resin layer is formed into a predetermined pattern by using the photolithography technique, the alignment mark made of the photosensitive resin is simultaneously formed. Therefore, when forming another film on the upper layer side of the photosensitive resin layer, it is not necessary to confirm the alignment mark formed on the lower layer side through the photosensitive resin layer.
Even if the photosensitive resin layer is thick and the lower layer side alignment mark cannot be accurately recognized through the photosensitive resin layer, the alignment mark made of the photosensitive resin can be used to perform substrate alignment. Therefore, even if a thick photosensitive resin layer is formed on the substrate, the substrate can be accurately aligned.

【0106】また、本発明では、フォトリソグラフィ技
術を用いて感光性樹脂層より下層側に導電膜を所定のパ
ターンに形成する際、導電膜製のアライメントマークを
同時形成し、かつ、感光性樹脂層を形成する際には、導
電膜製のアライメントマークを避けて感光性樹脂層を形
成する。従って、感光性樹脂層の上層側に別の膜を形成
する際、たとえ感光性樹脂層が分厚くても、導電膜製の
アライメントマークを直接、確認して基板のアライメン
トを行うことができるので、基板のアライメントを正確
に行うことができる。
Further, in the present invention, when the conductive film is formed in a predetermined pattern on the lower layer side of the photosensitive resin layer by using the photolithography technique, the alignment mark made of the conductive film is simultaneously formed and the photosensitive resin is also formed. When forming the layer, the photosensitive resin layer is formed while avoiding the alignment mark made of the conductive film. Therefore, when forming another film on the upper layer side of the photosensitive resin layer, even if the photosensitive resin layer is thick, it is possible to directly confirm the alignment mark made of the conductive film and perform substrate alignment, The substrate can be accurately aligned.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態1に係る液晶装置を対向基
板の側からみたときの平面図である。
FIG. 1 is a plan view of a liquid crystal device according to Embodiment 1 of the present invention when viewed from a counter substrate side.

【図2】図1のH−H′線における断面図である。FIG. 2 is a sectional view taken along the line HH ′ of FIG.

【図3】図1に示す液晶装置において、マトリクス状に
配置された複数の画素に形成された各種素子、配線など
の等価回路図である。
FIG. 3 is an equivalent circuit diagram of various elements, wirings, etc. formed in a plurality of pixels arranged in a matrix in the liquid crystal device shown in FIG.

【図4】図1に示す液晶装置において、TFTアレイ基
板にマトリクス状に形成された各画素の構成を示す平面
図である。
FIG. 4 is a plan view showing a configuration of each pixel formed in a matrix on a TFT array substrate in the liquid crystal device shown in FIG.

【図5】図1に示す液晶装置を図4のA−A′線に相当
する位置での切断したときの断面図である。
5 is a cross-sectional view of the liquid crystal device shown in FIG. 1 taken along the line AA ′ in FIG.

【図6】図1に示すTFTアレイ基板を構成する大型基
板に対して各層が多層に形成されている様子を示す説明
図である。
6 is an explanatory diagram showing a state in which each layer is formed in multiple layers on a large-sized substrate forming the TFT array substrate shown in FIG.

【図7】(A)、(B)は、図6に示す大型基板に形成
されるアライメントマークの平面形状を示す説明図であ
る。
7A and 7B are explanatory views showing a planar shape of an alignment mark formed on the large-sized substrate shown in FIG.

【図8】(A)〜(D)は、図1に示す液晶装置のTF
Tアレイ基板の製造方法を示す工程断面図である。
8A to 8D are TFs of the liquid crystal device shown in FIG.
FIG. 6 is a process cross-sectional view showing the method of manufacturing the T array substrate.

【図9】(A)〜(D)は、図1に示す液晶装置のTF
Tアレイ基板の製造方法において、図8に示す工程に続
いて行う各工程の工程断面図である。
9A to 9D are TFs of the liquid crystal device shown in FIG.
FIG. 9 is a process cross-sectional view of each process performed subsequent to the process shown in FIG. 8 in the method for manufacturing the T array substrate.

【図10】(A)〜(C)は、図1に示す液晶装置のT
FTアレイ基板の製造方法において、図9に示す工程に
続いて行う各工程の工程断面図である。
10A to 10C are T of the liquid crystal device shown in FIG.
FIG. 10 is a process cross-sectional view of each process performed subsequent to the process shown in FIG. 9 in the method of manufacturing the FT array substrate.

【図11】(A)〜(D)は、図1に示す液晶装置のT
FTアレイ基板の製造方法において、図10に示す工程
に続いて行う各工程の工程断面図である。
11A to 11D are T of the liquid crystal device shown in FIG.
FIG. 11 is a process cross-sectional view of each process performed subsequent to the process shown in FIG. 10 in the method of manufacturing the FT array substrate.

【図12】(A)〜(D)は、図1に示す液晶装置のT
FTアレイ基板の製造方法において、図11に示す工程
に続いて行う各工程の工程断面図である。
12A to 12D are T of the liquid crystal device shown in FIG.
FIG. 12 is a process cross-sectional view of each process performed subsequent to the process shown in FIG. 11 in the method of manufacturing the FT array substrate.

【図13】本発明の実施の形態2に係る液晶装置のTF
Tアレイ基板を構成する大型基板に対して各層が多層に
形成されている様子を示す説明図である。
FIG. 13 is a TF of a liquid crystal device according to a second embodiment of the invention.
It is explanatory drawing which shows a mode that each layer is formed in multiple layers with respect to the large substrate which comprises a T array substrate.

【図14】(A)、(B)は、図13に示す大型基板に
形成されるアライメントマークの平面形状を示す説明図
である。
14A and 14B are explanatory views showing a planar shape of an alignment mark formed on the large-sized substrate shown in FIG.

【図15】本発明に係る液晶装置を表示装置として用い
た電子機器の回路構成を示すブロック図である。
FIG. 15 is a block diagram showing a circuit configuration of an electronic device using the liquid crystal device according to the present invention as a display device.

【図16】本発明に係る液晶装置を用いた電子機器の一
実施形態としてのモバイル型のパーソナルコンピュータ
を示す説明図である。
FIG. 16 is an explanatory diagram showing a mobile personal computer as one embodiment of an electronic apparatus using the liquid crystal device according to the present invention.

【図17】本発明に係る液晶装置を用いた電子機器の一
実施形態としての携帯電話機の説明図である。
FIG. 17 is an explanatory diagram of a mobile phone as an embodiment of an electronic apparatus using the liquid crystal device according to the invention.

【図18】従来の液晶装置の画像表示領域の断面図であ
る。
FIG. 18 is a cross-sectional view of an image display area of a conventional liquid crystal device.

【図19】(A)〜(D)は、従来の液晶装置の製造工
程のうち、感光性樹脂層を形成する工程を示す工程断面
図である。
19A to 19D are process cross-sectional views showing a process of forming a photosensitive resin layer in a conventional process of manufacturing a liquid crystal device.

【図20】従来の液晶装置のTFTアレイ基板を構成す
る大型基板に対して各層が多層に形成されている様子を
示す説明図である。
FIG. 20 is an explanatory diagram showing a state in which each layer is formed in multiple layers on a large-sized substrate forming a TFT array substrate of a conventional liquid crystal device.

【図21】(A)、(B)は、図20に示す大型基板に
形成されるアライメントマークの平面形状を示す説明図
である。
21A and 21B are explanatory diagrams showing a planar shape of an alignment mark formed on the large-sized substrate shown in FIG.

【符号の説明】[Explanation of symbols]

1a 半導体膜 1a′ チャネル形成用領域 1b 低濃度ソース領域 1c 低濃度ドレイン領域 1d 高濃度ソース領域 1e 高濃度ドレイン領域 2a ゲート絶縁膜 3a 走査線 3b 容量線 4 第1層間絶縁膜 5 第2層間絶縁膜 6a データ線 6b ドレイン電極 7 上層膜を構成する第2の感光性樹脂 7a 上層膜 8a 光反射膜 9a 画素電極 10 TFTアレイ基板 10′ TFTアレイ基板を製造するための大型基板 10a 画像表示領域 11 下地保護膜 13 凹凸形成層を構成する第1の感光性樹脂 13a 凹凸形成層 20 対向基板 21 対向電極 30 画素スイッチング用のTFT 50 液晶 53 周辺見切り 100 液晶装置(電気光学装置) 100a 画素 300 導電膜製のアライメントマーク 350 感光性樹脂製のアライメントマーク 360 感光性樹脂に形成した窓 1a Semiconductor film 1a 'channel forming region 1b Low concentration source region 1c Low concentration drain region 1d high concentration source region 1e high concentration drain region 2a Gate insulating film 3a scanning line 3b Capacitance line 4 First interlayer insulating film 5 Second interlayer insulating film 6a data line 6b drain electrode 7 Second photosensitive resin that constitutes the upper layer film 7a Upper layer film 8a Light reflection film 9a Pixel electrode 10 TFT array substrate Large substrate for manufacturing 10 'TFT array substrate 10a image display area 11 Base protection film 13 First photosensitive resin that constitutes the unevenness forming layer 13a Concavo-convex forming layer 20 Counter substrate 21 Counter electrode 30 pixel switching TFT 50 liquid crystal 53 Peripheral closure 100 Liquid crystal device (electro-optical device) 100a pixel 300 Conductive film alignment mark 350 Alignment mark made of photosensitive resin 360 Window made of photosensitive resin

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G02F 1/1343 G02F 1/1343 G09F 9/30 310 G09F 9/30 310 330 330Z 338 338 349 349D Fターム(参考) 2H088 FA16 FA18 HA02 HA03 HA08 JA05 JA13 MA20 2H092 GA51 HA06 HA12 JA24 JA46 JB63 JB67 JB68 KA05 KB23 MA05 MA08 MA13 MA27 MA30 NA29 QA07 QA10 5C094 AA43 BA03 BA43 CA19 DA14 DA15 DB01 DB04 EA04 EA07 EB02 ED11 ED15 GB10 5G435 AA17 BB12 FF03 FF06 KK03 KK05 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) G02F 1/1343 G02F 1/1343 G09F 9/30 310 G09F 9/30 310 330 330 330Z 338 338 349 349D F term (reference) 2H088 FA16 FA18 HA02 HA03 HA08 JA05 JA13 MA20 2H092 GA51 HA06 HA12 JA24 JA46 JB63 JB67 JB68 KA05 KB23 MA05 MA08 MA13 MA27 MA30 NA29 QA07 QA10 5C094 AA43 BA03 BA43 CA19 DA14 DA15 DB01 DB15 DB15 DB01 DB15 DB05 BB11 ED02 BB02 ED11 435

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 電気光学物質を保持する基板の表面に対
して、少なくとも感光性樹脂層を含む複数の層を所定の
パターンで積層してなる電気光学装置の製造方法におい
て、 フォトリソグラフィ技術を用いて前記感光性樹脂層を所
定のパターンに形成する際、感光性樹脂製のアライメン
トマークを同時形成し、 フォトリソグラフィ技術を用いて前記感光性樹脂層の上
層側に別の膜を形成する際には、前記感光性樹脂製のア
ライメントマークを用いて前記基板のアライメントを行
うことを特徴とする電気光学装置の製造方法。
1. A method of manufacturing an electro-optical device, which comprises laminating a plurality of layers including at least a photosensitive resin layer in a predetermined pattern on a surface of a substrate holding an electro-optical material, using a photolithography technique. When forming the photosensitive resin layer in a predetermined pattern by using the photolithographic resin, an alignment mark made of the photosensitive resin is formed at the same time, and when another film is formed on the upper side of the photosensitive resin layer by using photolithography Is a method of manufacturing an electro-optical device, wherein the substrate is aligned using the alignment mark made of the photosensitive resin.
【請求項2】 請求項1において、前記感光性樹脂層
は、該感光性樹脂層の上層側に形成される光反射膜の表
面に光散乱用の凹凸パターンを付与するための凹凸形成
層であることを特徴とする電気光学装置の製造方法。
2. The photosensitive resin layer according to claim 1, wherein the photosensitive resin layer is a concavo-convex forming layer for imparting a concavo-convex pattern for light scattering to the surface of a light reflecting film formed on the upper side of the photosensitive resin layer. A method for manufacturing an electro-optical device, characterized in that
【請求項3】 請求項1または2において、フォトリソ
グラフィ技術を用いて前記感光性樹脂層より下層側に導
電膜を所定のパターンに形成する際、導電膜製のアライ
メントマークを同時形成し、 前記感光性樹脂層を形成する際には、当該導電膜製のア
ライメントマークを用いて前記基板のアライメントを行
うことを特徴とする電気光学装置の製造方法。
3. The alignment mark made of a conductive film is formed at the same time when the conductive film is formed in a predetermined pattern below the photosensitive resin layer by using a photolithography technique according to claim 1 or 2, A method for manufacturing an electro-optical device, characterized in that, when the photosensitive resin layer is formed, the substrate is aligned using the alignment mark made of the conductive film.
【請求項4】 電気光学物質を保持する基板の表面に対
して、少なくとも感光性樹脂層を含む複数の層を所定の
パターンで積層してなる電気光学装置の製造方法におい
て、 フォトリソグラフィ技術を用いて前記感光性樹脂層より
下層側に導電膜を所定のパターンに形成する際、導電膜
製のアライメントマークを同時形成し、 フォトリソグラフィ技術を用いて前記導電膜の上層側に
前記感光性樹脂層を所定のパターンに形成する際には、
前記導電膜製のアライメントマークを避けて前記感光性
樹脂層を形成し、 フォトリソグラフィ技術を用いて前記感光性樹脂層の上
層側に別の膜を所定のパターンに形成する際には、前記
導電膜製のアライメントマークを用いて前記基板のアラ
イメントを行うことを特徴とする電気光学装置の製造方
法。
4. A method of manufacturing an electro-optical device, which comprises laminating a plurality of layers including at least a photosensitive resin layer in a predetermined pattern on a surface of a substrate holding an electro-optical material, using a photolithography technique. When a conductive film is formed in a predetermined pattern below the photosensitive resin layer, an alignment mark made of a conductive film is formed at the same time, and the photosensitive resin layer is formed on the upper side of the conductive film by using a photolithography technique. When forming into a predetermined pattern,
When the photosensitive resin layer is formed while avoiding the alignment mark made of the conductive film, and when another film is formed in a predetermined pattern on the upper layer side of the photosensitive resin layer by using a photolithography technique, A method for manufacturing an electro-optical device, comprising performing alignment of the substrate using a film alignment mark.
【請求項5】 請求項4において、前記感光性樹脂層
は、該感光性樹脂層の上層側に形成される光反射膜の表
面に光散乱用の凹凸パターンを付与するための凹凸形成
層であることを特徴とする電気光学装置の製造方法。
5. The photosensitive resin layer according to claim 4, wherein the photosensitive resin layer is a concavo-convex forming layer for imparting a concavo-convex pattern for light scattering to the surface of a light reflecting film formed on the upper side of the photosensitive resin layer. A method for manufacturing an electro-optical device, characterized in that
【請求項6】 請求項5において、前記感光性樹脂層を
形成する際には、当該感光性樹脂層に対して前記導電膜
製のアライメントマークを露出させる窓を形成すること
を特徴とする電気光学装置の製造方法。
6. The electrical device according to claim 5, wherein, when the photosensitive resin layer is formed, a window exposing the alignment mark made of the conductive film is formed in the photosensitive resin layer. Optical device manufacturing method.
【請求項7】 請求項5において、前記窓は、アライメ
ントマークとして利用可能な平面形状を備えていること
を特徴とする電気光学装置の製造方法。
7. The method of manufacturing an electro-optical device according to claim 5, wherein the window has a planar shape that can be used as an alignment mark.
【請求項8】 請求項7において、フォトリソグラフィ
技術を用いて前記感光性樹脂層の上層側に別の導電膜を
所定のパターンに形成する際には、前記導電膜製のアラ
イメントマークを用いて前記基板のアライメントを行
い、 フォトリソグラフィ技術を用いて前記感光性樹脂層の上
層側に別の感光性樹脂層を所定のパターンに形成する際
には、前記窓をアライメントマークとして用いて前記基
板のアライメントを行うことを特徴とする電気光学装置
の製造方法。
8. The alignment mark made of the conductive film as set forth in claim 7, when another conductive film is formed in a predetermined pattern on the upper layer side of the photosensitive resin layer by using a photolithography technique. When the substrate is aligned and another photosensitive resin layer is formed in a predetermined pattern on the upper side of the photosensitive resin layer by using a photolithography technique, the window is used as an alignment mark of the substrate. A method for manufacturing an electro-optical device, which comprises performing alignment.
【請求項9】 請求項8において、前記別の感光性樹脂
層は、前記凹凸形成層を覆うように形成されて前記凹凸
パターンの形状を滑らかにする上層膜であることを特徴
とする電気光学装置の製造方法。
9. The electro-optical device according to claim 8, wherein the another photosensitive resin layer is an upper layer film that is formed so as to cover the concavo-convex forming layer and smoothes the shape of the concavo-convex pattern. Device manufacturing method.
【請求項10】 請求項3ないし9のいずれかにおい
て、前記導電膜製のアライメントマークは、前記基板上
に画素スインチング用の薄膜素子を形成する際、電極あ
るいは配線を構成する導電膜と同時形成することを特徴
とする電気光学装置の製造方法。
10. The alignment mark made of the conductive film according to claim 3, wherein the alignment mark made of the conductive film is formed at the same time as a conductive film forming an electrode or a wiring when a thin film element for pixel stitching is formed on the substrate. A method for manufacturing an electro-optical device, comprising:
【請求項11】 請求項1ないし10のいずれかにおい
て、前記基板を第1の基板とし、該第1の基板に対して
第2の基板を対向配置させて当該基板間に前記電気光学
物質を保持させることを特徴とする電気光学装置の製造
方法。
11. The substrate according to claim 1, wherein the substrate is a first substrate, and a second substrate is disposed so as to face the first substrate, and the electro-optical substance is provided between the substrates. A method for manufacturing an electro-optical device, characterized by holding the same.
【請求項12】 請求項11において、前記電気光学物
質は、液晶であることを特徴とする電気光学装置の製造
方法。
12. The method of manufacturing an electro-optical device according to claim 11, wherein the electro-optical material is liquid crystal.
【請求項13】 請求項1ないし12のいずれかに規定
する方法で製造したことを特徴とする電気光学装置。
13. An electro-optical device manufactured by the method defined in any one of claims 1 to 12.
【請求項14】 請求項13に規定する電気光学装置を
表示部として備えてなることを特徴とする電子機器。
14. An electronic apparatus comprising the electro-optical device defined in claim 13 as a display section.
JP2001241289A 2001-08-08 2001-08-08 Method of manufacturing electro-optic device, electro- optic device and electronic apparatus Withdrawn JP2003058073A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001241289A JP2003058073A (en) 2001-08-08 2001-08-08 Method of manufacturing electro-optic device, electro- optic device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001241289A JP2003058073A (en) 2001-08-08 2001-08-08 Method of manufacturing electro-optic device, electro- optic device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2003058073A true JP2003058073A (en) 2003-02-28

Family

ID=19071768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001241289A Withdrawn JP2003058073A (en) 2001-08-08 2001-08-08 Method of manufacturing electro-optic device, electro- optic device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2003058073A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004302174A (en) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp Liquid crystal display device and its manufacturing method
JP2005173037A (en) * 2003-12-09 2005-06-30 Fujitsu Display Technologies Corp Liquid crystal display device and its manufacturing method
WO2007034740A1 (en) * 2005-09-22 2007-03-29 Sharp Kabushiki Kaisha Display panel substrate and display panel having the substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004302174A (en) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp Liquid crystal display device and its manufacturing method
JP2005173037A (en) * 2003-12-09 2005-06-30 Fujitsu Display Technologies Corp Liquid crystal display device and its manufacturing method
WO2007034740A1 (en) * 2005-09-22 2007-03-29 Sharp Kabushiki Kaisha Display panel substrate and display panel having the substrate
US8022559B2 (en) 2005-09-22 2011-09-20 Sharp Kabushiki Kaisha Substrate for a display panel, and a display panel having the same

Similar Documents

Publication Publication Date Title
JP3714244B2 (en) Transflective / reflective electro-optical device manufacturing method, transflective / reflective electro-optical device, and electronic apparatus
JP2003057640A (en) Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device
KR100514507B1 (en) Electrooptic device and production method therefor
JP3722116B2 (en) Reflective electro-optical device and electronic apparatus
JP2003255853A (en) Electro-optic device and electronic equipment
JP4154880B2 (en) Electro-optical device and manufacturing method thereof
JP2003029275A (en) Optoelectronic device, electronic equipment and method of manufacturing optoelectronic device
JP4035992B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP2003228036A (en) Optoelectronic device, electronic equipment, and method for manufacturing optoelectronic device
JP3951694B2 (en) Transflective / reflective electro-optical device, electronic apparatus, and method of manufacturing transflective / reflective electro-optical device
JP2003058073A (en) Method of manufacturing electro-optic device, electro- optic device and electronic apparatus
JP3979077B2 (en) Electro-optical device and electronic apparatus
JP2003029298A (en) Thin film semiconductor device, electro-optical device, electronic instrument and manufacturing method for thin film semiconductor device and electro-optical device
JP4023111B2 (en) Manufacturing method of electro-optical device
JP4400027B2 (en) Transflective / reflective electro-optical device and electronic apparatus using the same
JP2005275432A (en) Electro-optic device and electronic equipment
JP2003195285A (en) Reflection type electro-optical device, electronic appliance, and manufacturing method for reflection type electro-optical device
JP2003015099A (en) Optoelectronic device, electronic instrument and method for manufacturing optoelectronic device
JP3932844B2 (en) Electro-optical device and manufacturing method thereof
JP2004045756A (en) Translucent/reflective electrooptical device and electronic appliance using the same
JP3800029B2 (en) Electro-optical device and electronic apparatus
JP2003287773A (en) Reflective electrooptic device and electronic apparatus
JP2003262863A (en) Transflective electro-optic device, electronic apparatus and method for manufacturing transflective electro- optic device
JP2004045754A (en) Semi-transmissive/reflective electrooptical device and electronic appliance using the same
JP2003107454A (en) Electro-optic device and its manufacturing method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081104