JP2004111615A

JP2004111615A - Field effect transistor

Info

Publication number: JP2004111615A
Application number: JP2002271437A
Authority: JP
Inventors: Takashi Takeuchi; 竹内　隆; Masaharu Higashiya; 東谷　雅春
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2002-09-18
Filing date: 2002-09-18
Publication date: 2004-04-08

Abstract

<P>PROBLEM TO BE SOLVED: To provide a field effect transistor having higher mobility of electrons. <P>SOLUTION: In the field effect transistor of the double-hetero structure including channel layers 5 sandwiched in the upper and lower portions by a couple of carrier supplying layers 3a, 3b, higher electron mobility can be attained by setting doping concentration of the upper carrier supplying layer 3a to 2 to 4 times the doping concentration of the lower carrier supplying layer 3b. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、ダブルヘテロ構造の電界効果トランジスタに関する。
【０００２】
【従来の技術】
ＧａＡｓ等の化合物半導体結晶を用いた電界効果トランジスタは、Ｓｉ半導体結晶を用いた電界効果トランジスタと比較して電子移動度が高いので、携帯電話や衛星放送受信機等の高速動作や高効率が要求される高周波機器の増幅器等に幅広く利用され、その需要は今後さらに伸びることが予想される。
【０００３】
ここで、電子移動度とは、半導体結晶中での電子の動きやすさを示す電子デバイスの特性の一つであり、電子の速度を電場で割ったものである。電子移動度の単位は、ｃｍ^２／Ｖ・ｓｅｃである。電子移動度がより高くなれば、電子デバイスの高速動作や高効率が期待される。
【０００４】
化合物半導体結晶を成長させる方法の一つに有機金属気相成長法（ＭＯＶＰＥ法：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ　）がある。ＭＯＶＰＥ法は、ＩＩＩ族有機金属原料ガスとＶ族原料ガスとを、高純度水素キャリアガスとの混合ガスとして反応炉内に導入し、反応炉内で加熱された基板付近で混合ガスを熱分解し、基板上に化合物半導体結晶をエピタキシャル成長させるものである。
【０００５】
図６は、ダブルヘテロ構造の電界効果トランジスタの従来例を示す構造図である。
【０００６】
同図に示す電界効果トランジスタは、半絶縁性基板１上に、バッファ層２（図では単層であるが二層以上の場合もある。）、キャリア供給層１２ｂ、スペーサ層４ｂ、チャネル層５、スペーサ層４ａ、キャリア供給層１２ａ及びショットキー層６が順次積層され、ショットキー層６上にゲート電極８が形成され、ゲート電極８の両側にコンタクト層７ａ，７ｂが形成され、両コンタクト層７ａ，７ｂ上にそれぞれドレイン電極９とソース電極１０とが形成されたものである。
【０００７】
図７は、図６に示したダブルヘテロ構造の電界効果トランジスタに用いられるエピタキシャルウエハ（以下「エピウエハ」という。）の従来例を示す構造図である。
【０００８】
図７に示すエピウエハの製造方法について述べる。
【０００９】
半絶縁性基板１上にバッファ層２を成長させる。バッファ層２は半絶縁性基板１上の残留不純物によるデバイスの特性劣化を抑える働きがある。バッファ層２上に、自由電子を発生するキャリア供給層１２ｂを成長させる。キャリア供給層１２ｂ上にチャネル層５を成長させる。キャリア供給層１２ａ、１２ｂは発生した電子をチャネル層５へ供給する働きがある。さらに、チャネル層５を上下から挟む形で上側からキャリア供給層１２ａを成長させる。
【００１０】
ここで、スペーサ層４ａ、４ｂを、チャネル層５と上下キャリア層１２ａ、１２ｂとの間にそれぞれ成長させたのは、チャネル層５を流れる電子がキャリア供給層１２ａ、１２ｂ内のｎ型不純物によって散乱されることを防ぐためである。上側キャリア供給層１２ａ上にショットキー層６を成長させる。さらに、ショットキー層６上に、コンタクト層７（７ａ、７ｂ）を成長させることでエピウエハが形成される。
【００１１】
電界効果トランジスタの代表的なダブルヘテロ構造の高移動度トランジスタは、キャリア供給層に隣接したチャネル層に二次元電子ガス（２　Ｄｉｍｅｎｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｇａｓ：２ＤＥＧ）を形成することによりイオン化不純物散乱を受けにくい高移動度の電子を利用するものである（例えば、特許文献１参照）。
【００１２】
【特許文献１】
特開２００１−２４４４５５号公報（第２−４頁、図４）
【００１３】
【発明が解決しようとする課題】
ところで、今後、ダブルヘテロ構造の電界効果トランジスタのさらなる高性能化（高電子移動度化）・特性の安定化が求められる。
【００１４】
高移動度トランジスタ構造を有する電界効果トランジスタにおいて、シートキャリア濃度（以下「ＮＳ」という。）は、エピウエハのドーピング量を管理する上で重要な要因であった。ソース−ドレイン間をピンチオフするピンチオフ電圧（以下「ＶＰ」という。）は、通常、低電圧のほうが電界効果トランジスタの高速動作、低消費電力化に有利である。ＮＳを一定に保ったとき、ＶＰはできるだけ低く、電子移動度はできるだけ高いことが求められる。
【００１５】
そこで、本発明の目的は上記課題を解決し、より高い電子移動度の電界効果トランジスタを提供することにある。
【００１６】
【課題を解決するための手段】
本発明に係る請求項１に係る発明は、上下に二つのキャリア供給層で挟まれたチャネル層を有するダブルヘテロ構造の電界効果トランジスタにおいて、上側のキャリア供給層のドープ濃度が下側のキャリア供給層のドープ濃度の２〜４倍の範囲内にあるものである。
【００１７】
また本発明の請求項２に係る発明は、請求項１に記載の構成に加え、二つのキャリア供給層が、ドーピング原料、Ｖ族原料及び希釈原料を供給して成長させたδドープ層で形成されていてもよい。
【００１８】
また本発明の請求項３に係る発明は、請求項１に記載の構成に加え、二つのキャリア供給層が、ｎ型化合物半導体結晶で形成されていてもよい。
【００１９】
本発明によれば、上下キャリア供給層のドープ濃度に２〜４倍の濃度比をつけることにより、電子の移動度が高くなりピンチオフ電圧を低く抑えることができる。
【００２０】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳述する。
【００２１】
以下、図６、７に示した従来例と同様の部材には共通の符号を用いた。
【００２２】
図１は、本発明の電界効果トランジスタの一実施の形態を示す構造図である。
【００２３】
本電界効果トランジスタは、半絶縁性基板１上に、バッファ層２ｂ，２ａ、キャリア供給層としてのδドープ層３ｂ、スペーサ層４ｂ、チャネル層５、スペーサ層４ａ、キャリア供給層としてのδドープ層３ａ及びショットキー層６が順次積層され、ショットキー層６上にゲート電極８が形成され、ゲート電極８の両側にコンタクト層７ａ，７ｂが形成され、両コンタクト層７ａ，７ｂ上にそれぞれドレイン電極９とソース電極１０とが形成されたものである。
【００２４】
図２は、図１に示した電界効果トランジスタに用いられるエピウエハの一実施の形態を示す構造図である。
【００２５】
本エピウエハは半絶縁性基板１上に、バッファ層２ｂ、２ａ、δドープ層３ｂ、スペーサ層４ｂ、チャネル層５、スペーサ層４ａ、δドープ層３ａ、ショットキー層６及びコンタクト層７が順次積層されたものである。
【００２６】
表１は、図２に示したエピウエハの構造を示す表である。
【００２７】
【表１】

【００２８】
ここでＡｌ_０．２５ＧａＡｓとは、Ａｌ_０．２５Ｇａ_０．７５Ａｓの略であり、Ａｌ：Ｇａ＝０．２５：０．７５であることを示す。ｎ−、ｕｎ−は、それぞれｎ型、半絶縁性であることを示す。
【００２９】
次に、図２に示したエピウエハの製造方法について説明する。
【００３０】
ＭＯＶＰＥ法によるエピタキシャル成長においては、Ｇａ原料としてトリメチルガリウム（Ｇａ（ＣＨ_３）_３）、Ａｌ原料としてトリメチルアルミニウム（Ａｌ（ＣＨ_３）_３）、Ａｓ原料としてアルシン（ＡｓＨ_３）、Ｓｉ原料ガスとしてジシラン（Ｓｉ_２Ｈ_６）を用いる。
【００３１】
半絶縁性基板１上にバッファ層２ｂを成長させ、さらにバッファ層２ｂ上にバッファ層２ａを成長させる。バッファ層２ａ上に、自由電子を発生するキャリア供給層としてのδドープ層３ｂを形成する。δドープ層３ｂ上にスペーサ層４ｂを成長させる。スペーサ層４ｂ上にチャネル層５を成長させる。チャネル層５上にスペーサ層４ａを成長させる。さらに、チャネル層５を上下から挟む形でスペーサ層４ａ上にキャリア供給層としてのδドープ層３ａを形成する。
【００３２】
ここで、上下の両δドープ層３ａ、３ｂは、ドーピング原料（ジシラン）、Ｖ族原料（アルシン）及び希釈原料（Ｈ_２）のみを供給して成長させたものである。
【００３３】
本発明の特徴は、このδドープ層３ａ、３ｂを形成するとき、ドーピング原料ガス流量、成長時間等を調節して、上側のδドープ層３ａのドープ濃度が下側のδドープ層３ｂのドープ濃度の２〜４倍の範囲内となるように濃度比をつけるものである。
【００３４】
上側のδドープ層３ａ上にショットキー層６を成長させる。さらに、ショットキー層６上に、コンタクト層７を成長させることでエピウエハが形成される。
【００３５】
ここで、上下δドープ層３ａ、３ｂのドープ濃度比を変化させたエピウエハを用いて作製した電界効果トランジスタの電子移動度とＶＰとの関係を調べた。このとき、エピウエハのＮＳは、常に一定値（本実施の形態では、２．４±０．０５×１０^１２ｃｍ^−２）となるよう成長させた。
【００３６】
この結果を図５に示す。
【００３７】
図５は、図１に示した電界効果トランジスタのドープ濃度と電子移動度とＶＰとの関係を示す図である。横軸はドープ濃度比を示す。左側の縦軸は電子移動度を示し、右側の縦軸はＶＰを示す。図５の横軸においてゼロは意味を持たない。
【００３８】
ドープ濃度比のプラス側は、「上層ドープ濃度／下層ドープ濃度」、つまり上層ドープ濃度を下層ドープ濃度よりも高くした場合を示す。これとは逆に、ドープ濃度比のマイナス側は、「下層ドープ濃度／上層ドープ濃度」、つまり下層ドープ濃度を上層ドープ濃度よりも高くした場合を示す。
【００３９】
この結果により、上下δドープ層３ａ、３ｂのドープ濃度が同じである場合よりも、電界効果トランジスタの電子移動度が高くなる濃度比があることがわかる。すなわち、ＮＳを一定にしたとき、上層ドープ濃度が下層ドープ濃度より高いほうが電子移動度が高くなり、ＶＰが低くなることがわかる。また、図５より上層ドープ濃度が下層ドープ濃度の略３倍のとき、電子移動度が最も高くなり、ＶＰが低く抑えられることがわかる。
【００４０】
次に、図３は、本発明の電界効果トランジスタの他の実施の形態を示す構造図である。図４は、図３に示した電界効果トランジスタに用いられるエピウエハの他の実施の形態を示す構造図である。
【００４１】
図３に示した電界効果トランジスタと図１に示した電界効果トランジスタとの相違点は、上下キャリア供給層が、δドープ層３ａ、３ｂではなく、ＡｌＧａＡｓ、ＩｎＧａＰ等のｎ型化合物半導体結晶からなるｎ型化合物半導体層１１ａ、１１ｂである点である。図３に示した電界効果トランジスタも図１で示した電界効果トランジスタと同様な効果が得られる。
【００４２】
なお、ここで、ｎ型化合物半導体結晶は上述したＡｌＧａＡｓ、ＩｎＧａＰに限られるものではなく、これらはあくまでも一例に過ぎない。
【００４３】
ここで、本実施の形態においては、ＭＯＶＰＥ法で成長させたエピウエハを用いたダブルヘテロ構造の電界効果トランジスタの場合について説明したが、本発明はこれに限定されるものではなく、分子線エピタキシ法（ＭＢＥ法：Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）で成長させたエピウエハを用いたダブルヘテロ構造の電界効果トランジスタの場合についても適用できる。
【００４４】
【発明の効果】
以上要するに本発明によれば、上下のキャリア供給層に２〜４倍の範囲内となるように濃度比をつけることによって、より高い電子移動度の電界効果トランジスタの提供を実現することができる。
【図面の簡単な説明】
【図１】本発明の電界効果トランジスタの一実施の形態を示す構造図である。
【図２】図１に示した電界効果トランジスタのエピウエハの一実施の形態を示す構造図である。
【図３】本発明の電界効果トランジスタの他の実施の形態を示す構造図である。
【図４】図３に示した電界効果トランジスタのエピウエハの他の実施の形態を示す構造図である。
【図５】図１に示した電界効果トランジスタのドープ濃度と電子移動度とＶＰとの関係を示す図である。
【図６】ダブルヘテロ構造の電界効果トランジスタの従来例を示す構造図である。
【図７】図６に示したダブルヘテロ構造の電界効果トランジスタに用いられるエピウエハの従来例を示す構造図である。
【符号の説明】
１　半絶縁性基板
２ａ、２ｂ　バッファ層
３ａ、３ｂ　キャリア供給層（δドープ層）
４ａ、４ｂ　スペーサ層
５　チャネル層
６　ショットキー層
７ａ、７ｂ　コンタクト層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a field effect transistor having a double hetero structure.
[0002]
[Prior art]
A field-effect transistor using a compound semiconductor crystal such as GaAs has a higher electron mobility than a field-effect transistor using a Si semiconductor crystal, and therefore requires high-speed operation and high efficiency in mobile phones and satellite broadcasting receivers. It is widely used for amplifiers and the like of high-frequency equipment, and the demand is expected to further increase in the future.
[0003]
Here, the electron mobility is one of the characteristics of an electronic device that indicates the mobility of electrons in a semiconductor crystal, and is obtained by dividing the speed of electrons by an electric field. The unit of the electron mobility is cm ² / V · sec. If the electron mobility becomes higher, high-speed operation and high efficiency of the electronic device are expected.
[0004]
One of the methods for growing a compound semiconductor crystal is a metal organic vapor phase epitaxy (MOVPE: Metal Organic Vapor Phase Epitaxy). In the MOVPE method, a group III organic metal source gas and a group V source gas are introduced into a reaction furnace as a mixed gas of a high-purity hydrogen carrier gas, and the mixed gas is thermally decomposed near a substrate heated in the reaction furnace. Then, a compound semiconductor crystal is epitaxially grown on the substrate.
[0005]
FIG. 6 is a structural diagram showing a conventional example of a field effect transistor having a double hetero structure.
[0006]
The field effect transistor shown in FIG. 1 has a buffer layer 2 (single layer in the figure, but may have two or more layers), a carrier supply layer 12b, a spacer layer 4b, and a channel layer 5 on a semi-insulating substrate 1. , A spacer layer 4a, a carrier supply layer 12a, and a Schottky layer 6 are sequentially laminated, a gate electrode 8 is formed on the Schottky layer 6, and contact layers 7a and 7b are formed on both sides of the gate electrode 8. Drain electrode 9 and source electrode 10 are formed on 7a and 7b, respectively.
[0007]
FIG. 7 is a structural diagram showing a conventional example of an epitaxial wafer (hereinafter, referred to as “epi wafer”) used for the field effect transistor having the double hetero structure shown in FIG.
[0008]
A method for manufacturing the epi-wafer shown in FIG. 7 will be described.
[0009]
A buffer layer 2 is grown on a semi-insulating substrate 1. The buffer layer 2 has a function of suppressing deterioration of device characteristics due to residual impurities on the semi-insulating substrate 1. A carrier supply layer 12b for generating free electrons is grown on the buffer layer 2. The channel layer 5 is grown on the carrier supply layer 12b. The carrier supply layers 12a and 12b serve to supply the generated electrons to the channel layer 5. Further, the carrier supply layer 12a is grown from above with the channel layer 5 sandwiched from above and below.
[0010]
Here, the spacer layers 4a and 4b are grown between the channel layer 5 and the upper and lower carrier layers 12a and 12b, respectively, because electrons flowing through the channel layer 5 are caused by n-type impurities in the carrier supply layers 12a and 12b. This is to prevent scattering. The Schottky layer 6 is grown on the upper carrier supply layer 12a. Further, an epi-wafer is formed by growing a contact layer 7 (7a, 7b) on the Schottky layer 6.
[0011]
A typical high mobility transistor having a double hetero structure as a field effect transistor has a high mobility that is less susceptible to ionized impurity scattering by forming a two-dimensional electron gas (2DEG) in a channel layer adjacent to a carrier supply layer. It utilizes electrons of mobility (for example, see Patent Document 1).
[0012]
[Patent Document 1]
JP 2001-244455 A (pages 2-4, FIG. 4)
[0013]
[Problems to be solved by the invention]
By the way, in the future, further improvement in performance (increase in electron mobility) and stabilization of characteristics of a field effect transistor having a double hetero structure are required.
[0014]
In a field effect transistor having a high mobility transistor structure, the sheet carrier concentration (hereinafter, referred to as “NS”) is an important factor in controlling the doping amount of an epiwafer. Generally, a pinch-off voltage (hereinafter referred to as “VP”) for pinching off between a source and a drain is more advantageous for high-speed operation and low power consumption of a field-effect transistor. When NS is kept constant, VP is required to be as low as possible and electron mobility as high as possible.
[0015]
Therefore, an object of the present invention is to solve the above problems and provide a field-effect transistor with higher electron mobility.
[0016]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a field effect transistor having a channel structure sandwiched between two upper and lower carrier supply layers, wherein the doping concentration of the upper carrier supply layer is lower than that of the lower carrier supply layer. It is in the range of 2 to 4 times the doping concentration of the layer.
[0017]
According to a second aspect of the present invention, in addition to the configuration according to the first aspect, the two carrier supply layers are formed by a δ-doped layer grown by supplying a doping material, a group V material, and a dilution material. It may be.
[0018]
In the invention according to claim 3 of the present invention, in addition to the configuration described in claim 1, the two carrier supply layers may be formed of an n-type compound semiconductor crystal.
[0019]
According to the present invention, by setting the doping concentration of the upper and lower carrier supply layers to a concentration ratio of 2 to 4 times, the mobility of electrons is increased and the pinch-off voltage can be suppressed low.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[0021]
Hereinafter, the same members as those of the conventional example shown in FIGS.
[0022]
FIG. 1 is a structural diagram showing one embodiment of the field-effect transistor of the present invention.
[0023]
The present field-effect transistor includes a buffer layer 2b, 2a, a δ-doped layer 3b as a carrier supply layer, a spacer layer 4b, a channel layer 5, a spacer layer 4a, and a δ-doped layer as a carrier supply layer on a semi-insulating substrate 1. 3a and the Schottky layer 6 are sequentially laminated, a gate electrode 8 is formed on the Schottky layer 6, contact layers 7a and 7b are formed on both sides of the gate electrode 8, and a drain electrode is formed on both contact layers 7a and 7b. 9 and a source electrode 10 are formed.
[0024]
FIG. 2 is a structural diagram showing an embodiment of the epiwafer used for the field-effect transistor shown in FIG.
[0025]
In this epi-wafer, a buffer layer 2b, 2a, a δ-doped layer 3b, a spacer layer 4b, a channel layer 5, a spacer layer 4a, a δ-doped layer 3a, a Schottky layer 6, and a contact layer 7 are sequentially laminated on a semi-insulating substrate 1. It was done.
[0026]
Table 1 is a table showing the structure of the epi-wafer shown in FIG.
[0027]
[Table 1]

[0028]
Here, Al _0.25 GaAs is an abbreviation for Al _0.25 Ga _0.75 As, and indicates that Al: Ga = 0.25: 0.75. n- and un- indicate n-type and semi-insulating, respectively.
[0029]
Next, a method for manufacturing the epiwafer shown in FIG. 2 will be described.
[0030]
In epitaxial growth by MOVPE, trimethylgallium as a Ga raw material (Ga _(CH ₃₎ 3), trimethyl aluminum as Al raw material (Al _(CH ₃₎ 3), arsine _(AsH 3) as As raw materials, disilane as Si source gas ( Si ₂ H ₆ ) is used.
[0031]
A buffer layer 2b is grown on the semi-insulating substrate 1, and a buffer layer 2a is grown on the buffer layer 2b. On the buffer layer 2a, a δ-doped layer 3b as a carrier supply layer for generating free electrons is formed. A spacer layer 4b is grown on the δ-doped layer 3b. The channel layer 5 is grown on the spacer layer 4b. A spacer layer 4a is grown on the channel layer 5. Further, a δ-doped layer 3a as a carrier supply layer is formed on the spacer layer 4a so as to sandwich the channel layer 5 from above and below.
[0032]
Here, the upper and lower δ-doped layers 3a and 3b are grown by supplying only a doping material (disilane), a group V material (arsine), and a dilution material (H ₂ ).
[0033]
A feature of the present invention is that when the δ-doped layers 3a and 3b are formed, the doping concentration of the upper δ-doped layer 3a is adjusted by controlling the doping material gas flow rate, the growth time and the like. The density ratio is set so as to be within the range of 2 to 4 times the density.
[0034]
A Schottky layer 6 is grown on the upper δ-doped layer 3a. Further, an epitaxial wafer is formed by growing a contact layer 7 on the Schottky layer 6.
[0035]
Here, the relationship between electron mobility and VP of a field-effect transistor manufactured using an epiwafer in which the doping concentration ratio of the upper and lower δ-doped layers 3a and 3b was changed was examined. At this time, the epiwafer was grown so that the NS always had a constant value (2.4 ± 0.05 × 10 ¹² cm ^{−2 in the} present embodiment).
[0036]
The result is shown in FIG.
[0037]
FIG. 5 is a diagram showing the relationship between the doping concentration, electron mobility, and VP of the field-effect transistor shown in FIG. The horizontal axis shows the doping concentration ratio. The vertical axis on the left shows electron mobility, and the vertical axis on the right shows VP. Zero has no meaning on the horizontal axis of FIG.
[0038]
The plus side of the doping concentration ratio indicates “upper layer doping concentration / lower layer doping concentration”, that is, the case where the upper layer doping concentration is higher than the lower layer doping concentration. Conversely, the negative side of the doping concentration ratio indicates “lower layer doping concentration / upper layer doping concentration”, that is, the case where the lower layer doping concentration is higher than the upper layer doping concentration.
[0039]
This result shows that there is a concentration ratio at which the electron mobility of the field effect transistor is higher than when the upper and lower δ-doped layers 3a and 3b have the same doping concentration. That is, when NS is kept constant, it can be seen that the higher the doping concentration of the upper layer is, the higher the electron mobility becomes and the lower the VP becomes when the doping concentration of the lower layer is higher. Also, FIG. 5 shows that when the upper layer doping concentration is approximately three times the lower layer doping concentration, the electron mobility becomes highest and VP is suppressed to be low.
[0040]
Next, FIG. 3 is a structural diagram showing another embodiment of the field effect transistor of the present invention. FIG. 4 is a structural diagram showing another embodiment of the epiwafer used for the field-effect transistor shown in FIG.
[0041]
The difference between the field-effect transistor shown in FIG. 3 and the field-effect transistor shown in FIG. 1 is that the upper and lower carrier supply layers are made of n-type compound semiconductor crystals such as AlGaAs and InGaP instead of the δ-doped layers 3a and 3b. This is the point of the n-type compound semiconductor layers 11a and 11b. The field-effect transistor shown in FIG. 3 has the same effect as the field-effect transistor shown in FIG.
[0042]
Here, the n-type compound semiconductor crystal is not limited to AlGaAs and InGaP described above, but these are merely examples.
[0043]
Here, in the present embodiment, the case of a field effect transistor having a double hetero structure using an epiwafer grown by the MOVPE method has been described, but the present invention is not limited to this, and the present invention is not limited thereto. The present invention can also be applied to a field effect transistor having a double hetero structure using an epiwafer grown by MBE (Molecular Beam Epitaxy).
[0044]
【The invention's effect】
In short, according to the present invention, by providing the upper and lower carrier supply layers with the concentration ratios within the range of 2 to 4 times, it is possible to realize the provision of a field effect transistor having higher electron mobility.
[Brief description of the drawings]
FIG. 1 is a structural diagram showing one embodiment of a field-effect transistor of the present invention.
FIG. 2 is a structural view showing an embodiment of the epi-wafer of the field-effect transistor shown in FIG.
FIG. 3 is a structural diagram showing another embodiment of the field-effect transistor of the present invention.
4 is a structural diagram showing another embodiment of the epi-wafer of the field-effect transistor shown in FIG.
FIG. 5 is a diagram showing the relationship between the doping concentration, electron mobility, and VP of the field-effect transistor shown in FIG.
FIG. 6 is a structural diagram showing a conventional example of a field effect transistor having a double hetero structure.
FIG. 7 is a structural diagram showing a conventional example of an epiwafer used for the field effect transistor having the double hetero structure shown in FIG.
[Explanation of symbols]
1 semi-insulating substrate 2a, 2b buffer layer 3a, 3b carrier supply layer (δ-doped layer)
4a, 4b Spacer layer 5 Channel layer 6 Schottky layer 7a, 7b Contact layer

Claims

In a field effect transistor of a double hetero structure having a channel layer sandwiched between two upper and lower carrier supply layers, the doping concentration of the upper carrier supply layer is in the range of 2 to 4 times the doping concentration of the lower carrier supply layer. A field-effect transistor.

2. The field effect transistor according to claim 1, wherein the two carrier supply layers are formed by a δ-doped layer grown by supplying a doping material, a group V material and a diluting material.

The field effect transistor according to claim 1, wherein the two carrier supply layers are formed of an n-type compound semiconductor crystal.