JP2004104951A

JP2004104951A - Ｄｃブラシレスモータの制御回路

Info

Publication number: JP2004104951A
Application number: JP2002266164A
Authority: JP
Inventors: Shuichi Matsuhashi; 松橋　秀一
Original assignee: Nidec Servo Corp
Current assignee: Nidec Advanced Motor Corp
Priority date: 2002-09-12
Filing date: 2002-09-12
Publication date: 2004-04-02

Abstract

【課題】本発明は、ＤＣブラシレスモータの制御回路で単相全波駆動用のもので、還流用コンデンサを用いずにスイッングノイズを消去できる回路の実現を目的とする。
【解決手段】本発明に成るＤＣブラシレスモータの制御回路は、前記全波通電制御回路の上側アームＰチャネルＭＯＳＦＥＴ２個が無通電時間（還流区間）の間に下側アームＮチャネルＭＯＳＦＥＴ２個を通電して固定子巻線の回生電流を還流する如く構成される。
又、上記の構成において磁気検出器を回転子の回転方向に所定角度移動させて設け、電流波形を改善して効率を高めるように構成される。
【選択図】　　　　図１

Description

【０００１】
【発明が属する技術分野】
本発明は、ＤＣブラシレスモータの制御回路、特に回生電流平滑用コンデンサを使用せずにスイッチングサージを吸収することのできる制御回路に関する。
【０００２】
【従来の技術】
【特許文献１】電気モータ駆動装置：特公平６−３６６７５号公報
現在市販されている単相全波用の駆動ＩＣは、出力段がＩＣ内に組み込まれているため、高出力用としては適さない。
【０００３】
図７は従来から実施されているＤＣブラシレスモータ用単相全波駆動回路の一例で、Ｈは磁気検出器のホール素子、２１は単相全波用駆動ＩＣ、２２は単相固定子巻線、２３は回生電流平滑用コンデンサである。
【０００４】
【発明が解決しようとする課題】
上述従来技術に成る単相全波用駆動回路では、その出力段が２１のＣ１の内部に組み込まれており出力電流が制限されているので、高出力用として適さない。また電流回生ルートとして出力用制御素子のアーム間にコンデンサ２３を接続し回生電流を平滑している。この平滑コンデンサはアルミ電解コンデンサが一般的に使用されるが、静電容量が大きく（約４７μ〜１００μＦ）、耐圧も充分余裕のある電解コンデンサを使用する必要があるため、比較的体積が大きく、製品の小型化に難がある。また、アルミ電解コンデンサの寿命により回路の寿命が決まってしまうという問題を抱えている。
【０００５】
【課題を解決するための手段】
本発明に成るＤＣブラシレスモータの制御回路は、単相固定子巻線を備えた固定子と、該固定子と空隙を介して対向しＮＳ極の磁極を有する永久磁石を備え回転自在に軸支された回転子と、該回転子の磁極位置を検出する磁気検出器と、該磁気検出器の出力を受け前記単相固定子巻線に交互方向に通電させる単相全波通電制御回路とを備えたＤＣブラシレスモータの制御回路で、前記磁気検出器の出力を２相半波用駆動ＩＣに入力し、該２相半波用駆動ＩＣの出力を２信号―４信号変換回路を介して単相全波通電制御回路の上側アームＰチャネルＭＯＳＦＥＴ２個と下側アームＮチャネルＭＯＳＦＥＴ２個に入力するものにおいて、前記磁気検出器の出力により転流するときに、前記全波通電制御回路の上側アームＰチヤネルＭＯＳＦＥＴ２個の無通電時間（還流区間）を利用して下側アームＮチャネルＭＯＳＦＥＴ２個を通電して固定子巻線の回生電流を還流するように構成される。
【０００６】
その結果回生電流吸収用コンデンサを使用しないで通電制御回路において無通電時間（還流区間）を設けることで、この還流区間でサージを吸収し、これにより基板面積を縮小して製品の小型化と長寿命化を図れる効果がある。
【０００７】
又、第２の手段として、磁気検出器の取り付け位置を、回転子の回転方向に所定角度移動させることにより通電開始時期を早くして無効電流を減少せしめ効率を向上させる効果がある。
【０００８】
【実施例】
以下図面によって本発明の実施例を説明する。
図１は本発明になるＤＣブラシレスモータの制御回路の概要を示す接続図で、Ｈは磁気検出器のホール素子、１、２はしきい値電圧設定用抵抗、３、４はＣｔ波形生成用抵抗とコンデンサ、５はプリドライバ用の２相半波用駆動ＩＣ、６は２信号―４信号変換回路、７、９は上側ＰチャネルＭＯＳＦＥＴ（ＴＲ１）、（ＴＲ３）、８、１０は下側ＮチャネルＭＯＳＦＥＴ（ＴＲ２）、（ＴＲ４）、１１はサージ吸収用ツェナーダイオード、１２は固定子巻線である。
【０００９】
図１に示されたプリドライバ用の２相半波駆動用ＩＣ５には、Ｖｉｎに電源の＋がダイオードと抵抗を介して接続され、ＩＮ−、ＩＮ＋にホール素子Ｈの出力が接続され、しきい値設定用抵抗１と２の接続点がＲｔ１に接続され、抵抗３とコンデンサ４の接続点がＣｔに接続され、ＣＲとグランドの間にロック検出用コンデンサが接続され、ＯＵＴ１とＯＵＴ２が２信号―４信号変換回路６に接続されており、ホール素子Ｈの出力が切り替わるタイミングに同期してＣｔ回路３、４が充放電を繰り返し、その波形のしきい値が抵抗１と２の値で調整されるよになっている。
【００１０】
２信号―４信号変換回路６は、２相半波駆動用ＩＣ５の出力信号ＯＵＴ１とＯＵＴ２の２信号を入力し、ＯＵＴ１の信号と該ＯＵＴ１信号の理論反転出力の２信号と、又ＯＵＴ２の出力と、該ＯＵＴ２の出力の理論反転出力の２信号を出力し、該変換回路６のＯＵＴ１の出力を、出力回路の制御素子の（ＴＲ１）７のゲート端子に、ＯＵＴ１の理論反転出力を（ＴＲ２）ゲート端子に、ＯＵＴ２の出力を（ＴＲ３）のゲート端子に、ＯＵＴ２の理論反転出力を（ＴＲ４）のゲート端子に夫々接続してある。
【００１１】
図２（ａ）は出力回路の上側アームＭＯＳＦＥＴ、（ＴＲ１）、（ＴＲ３）、と下側アーム（ＴＲ２）、（ＴＲ４）と固定子巻線１２と、ツエナーダイオード１１の接続を示す図である。
図２（ｂ）は図１に示した本発明の回路において、ホール素子Ｈの出力電圧Ｈ１と、Ｃｔ回路の波形Ｃｔとしきい値電圧と、出力回路の上側アームのＰチャネルＭＯＳＦＥＴ７（ＴＲ１）と９（ＴＲ３）のゲート信号電圧と、下側アームのＮチャネルＭＯＳＦＥＴ８（ＴＲ２）と１０（ＴＲ４）のゲート信号電圧の関係を示す説明図で、ホール素子Ｈの出力電圧Ｈ１の周期と同期して変化するようになっている。
【００１２】
そして、図２（ｂ）に示すように図１の抵抗１と２の調整によりしきい値電圧をＣｔ波形の最小値より高くしていくと上側アームのＰチャネルＭＯＳＦＥＴ（ＴＲ１）のゲート信号はＯＮ時間が短く、ＯＦＦ時間が長くなり、（ＴＲ３）のゲート信号はＯＦＦ時間が長くなり、ＯＮ時間が短くなる。上側アームの信号の理論反転信号による下側アームではＮチャネルＭＯＳＦＥＴ（ＴＲ２）のゲート信号出力信号のＯＮ時間が長くＯＦＦ時間が短くなり、（ＴＲ４）のゲート信号はＯＮ時間が長く、ＯＦＦ時間が短くなる。
【００１３】
図２（ｂ）に示すようにホール素子Ｈの出力電圧の周期とｃｔ波形は同期して発生し、Ｃｔ波形電圧がしきい値電圧を超えた時間が通電０Ｎ時間となり、上側アームの通電素子においては、ホール素子Ｈの出力電圧の＋半サイクル（ＯＵＴ１信号）を受ける（ＴＲ１）のゲート信号は、Ｃｔ波形がしきい値電圧を超えると０ＮとなりＣｔ波形電圧が立ち下がるとＯＦＦとなり、次の＋側半サイクルで同様な区間がＯＮとなるように繰り返し、ホール素子Ｈの出力電圧のー側半サイクル（ＯＵＴ２信号）を受ける（ＴＲ３）のゲート信号は、Ｃｔ波形がしきい値電圧を超えると０ＮとなりＣｔ波形電圧が立ち下がるとＯＦＦとなり、次の＋半サイクルで同様な区間がＯＮとなるように繰り返す。
【００１４】
一方下側通電素子においては、ホール素子Ｈの出力電圧の＋半サイクル（ＯＵＴ１信号）の反転出力を受ける（ＴＲ２）のゲート信号は、前記（ＴＲ１）のゲート信号のＯＦＦ区間がＯＮとなり、ホール素子Ｈの出力電圧の−側半サイクル（ＯＵＴ２信号）の反転出力を受ける（ＴＲ４）のゲート信号は、（ＴＲ２）がＯＦＦ区間がＯＮとなる。
【００１５】
ここで、上側アームの（ＴＲ１）がＯＦＦからＯＮとなる時刻と（ＴＲ３）がＯＮからＯＦＦとなる時刻との間に（ＴＲ１）と（ＴＲ３）が同時にＯＦＦとなる時間が発生し、この時間を還流時間（還流区間）と呼び、この時間では下側アームの（ＴＲ２）がＯＮからＯＦＦとなる時刻と、（ＴＲ４）がＯＦＦからＯＮとなる時刻との間に（ＴＲ２）と（ＴＲ４）が同時にＯＮとなる時間が発生し、図４に示すように通電時間で（ＴＲ１）から（ＴＲ４）に電流が流れている場合、還流電流が（ＴＲ４）から（ＴＲ２）の内部ダイオードを介して固定子巻線１２から（ＴＲ４）へと流れて固定子巻線１２で消費することによりスイッチ回路に発生するサージ電圧の発生を防止できる。
又、逆に通電時間で（ＴＲ３）から（ＴＲ２）へ電流が流れている時は還流電流は（ＴＲ２）から（ＴＲ４）の内部ダイオードを経由して固定子巻線を経由して（ＴＲ２）へ戻るように流れて固定子巻線１２で消費することによりスイッチ回路に発生するサージ電圧の発生を防止できる。
【００１６】
図３（ａ）には、この状態の（ＴＲ１）、（ＴＲ３）、（ＴＲ２）、（ＴＲ４）の各通電素子の通電制御信号と電流波形とを示し、（ＴＲ１）、（ＴＲ３）、（ＴＲ２）、（ＴＲ４）の各通電素子と固定子巻線１２との電流経路を図３ｂに示してある。
【００１７】
図３（ａ）において、（ＴＲ１）と（ＴＲ３）が同時にＯＦＦである時間（還流区間）に（ＴＲ２）と（ＴＲ４）が同時にＯＮとなり（還流時間）に還流電流が流れる制御状態が表わされ、図３（ｂ）に示した（ＴＲ１）から固定子巻線１２と（ＴＲ４）へと流れる電流Ｉａとの波形が示されＴ１の区間が還流時間に相当し、Ｔ１の区間の電流は逆方向に流れ、電源から流れる電流Ｉは図示のように還流時間には電流が流れない。
【００１８】
図３（ａ）に示す場合においては、（ＴＲ１）と（ＴＲ３）がＯＦＦとなるタイミングが（ＴＲ２）と（ＴＲ４）がＯＮとなるタイミングより早い必要があるが、２信号―４信号変換回路６から送られる（ＴＲ２）と（ＴＲ４）の駆動用信号は（ＴＲ１）と（ＴＲ３）の駆動信号の反転信号であるからわずかに遅れるので上記の条件が保たれる。
【００１９】
固定子巻線１２の実効電流は（ＴＲ１）と（ＴＲ４）を直列に、（ＴＲ３）と（ＴＲ２）を直列に流れるから、通電時間の短い上側通電素子の実効電流および還流区間内での還流電流となる。
【００２０】
還流時間（還流区間）の設定は、図１に示したしきい値電圧を調節する抵抗１と２の値を調節してＣｔ波形との交点を上下して通電ＯＮの時間を調節する。
【００２１】
しかし、起動時や外部負荷により過負荷となり無通電時間内で還流しきれない場合は（ＴＲ３）９と（ＴＲ４）１０の間に接続された上記通電素子の耐圧以下のツエナーダイオード１１により吸収して上記通電素子の破壊を防止するようになっている。
【００２２】
本発明の第２の手段は、還流区間を設ける場合に回転子の磁極位置を検出する磁気検出器Ｈの取付け位置を回転子の回転方向に所定角度移動して設けることにより無効電流を減少させて効率を高くする手段で、図５は従来から実施されている磁気検出器Ｈ（ホール素子）を配置した場合の誘起電圧（イ）とホール素子の出力電圧（ロ）と、無通電区間（還流区間）と電流波形（ハ）との関係を示す説明図で、（イ）の誘起電圧と（ロ）のホール素子Ｈの出力電圧の切り替わりは同一タイミングで発生し、制御回路によりホール素子の電圧切り替え時からＴ時間（還流時間）遅れて電流が流れ始め、誘起電圧が０となった時にも通電しているので通電終期の電流値が跳ね上がり無効電流が増加して効率が悪くなる。
【００２３】
そこで本発明においては、図６に示すようにホール素子Ｈを図５に示した位置より回転子の回転方向にαなる角度移動させて設ける。
これによりホール素子Ｈの発生電圧が誘起電圧よりα角度進んだ位相となり、制御回路によりホール素子Ｈの出力電圧が発生してからＴ時間（還流時間）後に通電が開始され、誘起電圧が０にならない低圧域でホール素子Ｈの出力が０となるから通電終期における電流波形が跳ね上がらないので無効電流を減少させ効率が高くなる。
【００２４】
上記のホール素子Ｈを移動させる角度αは、図６に示す電流波形の通電区間Ｂと還流区間Ｔとの合計が通電波形の１周期に相当し、この還流区間Ｔの１／２の時間に回転子が移動する角度が最適である。
【００２５】
ところが、本発明のＤＣブラシレスモータにおいては、図１に示した制御回路において、プリドライバ回路５に設けたｃｔ波形のしきい値を制御する抵抗１と２を調節して通電ＯＮ、ＯＦＦ時間を制御して回転速度と還流区間を設定するように構成されているので、先ずホール素子Ｈを予想した前進角度位置に設定し、この位置でしきい値電圧を調整し、回転速度と還流区間を調整し、更にホール素子の位置を調整してしきい値電圧を調整して最適のホール素子の上記のような位置と回転速度と還流区間を得るようにする。
【００２６】
【発明の効果】
本発明に成るＤＣブラシレスモータの制御回路は、上記のような構成であるから、出力制御回路の制御素子の上下アーム間に還流電流を吸収するコンデンサを設けなくとも還流電流を下側アームの制御素子と固定子巻線を介して還流させることが出来ると共に、回転子の磁極位置を検出する磁気検出器（ホール素子）の取付け位置を回転子の回転方向にある角度進めて、無効電流を減少させ効率を向上させることが出来る効果がある。
【図面の簡単な説明】
【図１】本発明に成るＤＣブララシレスモータの制御回路の一実施例を示す回路図である。
【図２】本発明に成るＤＣブララシレスモータの制御回路の一実施例の出力回路の接続図（ａ）と、ホール素子の出力、Ｃｔ波形、しきい値電圧、上側アームと下側アームの制御素子のゲート信号との関係を示す図（ｂ）である。
【図３】図１に示す回路で制御素子の上側アームと下側アームと固定子巻線の接続と電流通路を示す図（ａ）と制御素子の上側アームと下側アームの通電信号と電流波形を示す図（ｂ）である。
【図４】還流時の電流通路を示す図である。
【図５】従来のホール素子の位置における誘起電圧とホール素子の出力電圧と電流波形を示す図である。
【図６】本発明の第２実施例によるホール素子の位置を移動させた場合の誘起電圧とホール素子の出力電圧と電流波形を示す図である。
【図７】従来から実施されているＤＣブラシレスモータの制御回路の回路図である。
【符号の説明】
１　　　　抵抗
２　　　　抵抗
３　　　　抵抗
４　　　　コンデンサ
５　　　　２相半波用駆動ＩＣ
６　　　　２信号―４信号変換回路
７，９　　ＰチャネルＭＯＳＦＥＴ
８，１０　ＮチャネルＭＯＳＦＥＴ
１１　　　　ツェナーダイオード
１２　　　　単相固定子巻線
２１　　　　単相全波駆動用ＩＣ
２２　　　　単相固定子巻線
２３　　　　還流コンデンサ
Ｈ　　　　　ホール素子

Claims

単相固定子巻線を備える固定子と、該固定子と空隙を介して対向し回転自在に軸支され、周方向にＮＳ磁極を有する永久磁石を備えた回転子と、該回転子の磁極位置を検出する磁気検出器と、該磁気検出器の出力を受け前記単相固定子巻線に交互方向に通電させる単相全波通電制御回路とを備えるＤＣブラシレスモータの制御回路であって、前記磁気検出器の出力を２相半波用駆動ＩＣに入力し、該２相半波用駆動ＩＣの出力を２信号―４信号変換回路を介して前記単相全波通電制御回路の上側アームＰチヤネルＭＯＳＦＥＴ２個と下側アームＮチャネルＭＯＳＦＥＴ２個に入力するように構成されているものにおいて、前記磁気検出器の出力により転流するとき、前記全波通電制御回路の上側アームＰチヤネルＭＯＳＦＥＴ２個が無通電時間（還流区間）の間に、下側アームＮチャネルＭＯＳＦＥＴ２個を通電して固定子巻線の回生電流を還流するように構成されていること、を特徴とするＤＣブラシレスモータの制御回路。
前記単相全波通電制御回路は、上側アームにＰチャネルＭＯＳＦＥＴ（ＴＲ１）と、ＰチャネルＭＯＳＦＥＴ（ＴＲ３）と、下側アームにＮチャネルＭＯＳＦＥＴ（ＴＲ４）と、ＮチャネルＭＯＳＦＥＴ（ＴＲ２）を設け、上側アームＰチャネルＭＯＳＦＥＴ（ＴＲ１）と、下側アームＮチャネルＭＯＳＦＥＴ（ＴＲ２）とを直列に、また上側アームＰチャネルＭＯＳＦＥＴ（ＴＲ３）と、下側アームＮチャネルＭＯＳＦＥＴ（ＴＲ４）とを直列に接続し、前記（ＴＲ１）と（ＴＲ２）との接続点と、（ＴＲ３）と（ＴＲ４）との接続点の間に、単相固定子巻線を接続するように構成されているものにおいて、
前記磁気検出器の出力により転流するとき、上側アーム（ＴＲ１とＴＲ３）が０ＦＦの間に、下側アーム（ＴＲ２とＴＲ４）が０Ｎとなるように構成されていること、を特徴とする請求項１に記載のＤＣブラシレスモータの制御回路。
前記２相半波用駆動用ＩＣのしきい値電圧を上昇させ、上側アームの（ＴＲ１）と（ＴＲ３）の通電時間が、下側アームの（ＴＲ２）と（ＴＲ４）より短くなるように無通電時間（還流区間）が設定されていること、を特徴とする請求項１または２に記載のＤＣブラシレスモータの制御回路。
前記磁気検出器が、回転子の回転方向に所定角度ずれた位置に設けられ、通電終期の位置が誘起電圧の低圧域に移動するように構成されていること、を特徴とする請求項１から３のいずれかに記載のＤＣブラシレスモータの制御回路。