JP2004101788A - プラズマ表示装置の駆動方法 - Google Patents
プラズマ表示装置の駆動方法 Download PDFInfo
- Publication number
- JP2004101788A JP2004101788A JP2002262365A JP2002262365A JP2004101788A JP 2004101788 A JP2004101788 A JP 2004101788A JP 2002262365 A JP2002262365 A JP 2002262365A JP 2002262365 A JP2002262365 A JP 2002262365A JP 2004101788 A JP2004101788 A JP 2004101788A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display panel
- time
- power
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
【課題】効率のよい電力回収が可能なプラズマ表示装置の駆動方法を提供する。
【解決手段】駆動波形の立ち上がり時(状態1)にはスイッチS5を“閉”とし、インダクタL2のみで波形の立ち上がり特性を制御する。このとき、駆動電圧は、発光電流が流れるよりも先に電源電圧値まで立ち上がらせておかねばならない。立ち下がり時(状態3)には、スイッチS5を“開”とし、インダクタとしてはインダクタL1,L2を用いて波形を制御する。このとき、なるべく多くの電力をコンデンサCs に戻すために、インダクタンス値はできる限り大きくし、時間を掛けて戻すようにする。
【選択図】 図1
【解決手段】駆動波形の立ち上がり時(状態1)にはスイッチS5を“閉”とし、インダクタL2のみで波形の立ち上がり特性を制御する。このとき、駆動電圧は、発光電流が流れるよりも先に電源電圧値まで立ち上がらせておかねばならない。立ち下がり時(状態3)には、スイッチS5を“開”とし、インダクタとしてはインダクタL1,L2を用いて波形を制御する。このとき、なるべく多くの電力をコンデンサCs に戻すために、インダクタンス値はできる限り大きくし、時間を掛けて戻すようにする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、交流プラズマ放電を利用して表示を行うプラズマ表示装置の駆動方法に関する。
【0002】
【従来の技術】
プラズマディスプレイ(PDP:Plasma Display Panel) は、従来、テレビジョン受像機やコンピュータ用ディスプレイにおいて広く用いられてきた陰極線管(CRT:Cathode−Ray Tube)では実現が難しいとされる薄型・大画面化が可能なディスプレイとして注目されており、既に40インチ以上の大型ディスプレイが製品化されている。
【0003】
PDPの表示パネルは、図5に示したように、2枚のガラス基板101,102が隔壁で仕切られた放電空間を介して対向する構造をとる。そのうち、表示面側に位置する前面ガラス基板101の対向面側には、維持電極107(107X,107Y)が対をなして配列され、背面ガラス基板側には、維持電極107と交差する方向にアドレス電極103が配列されている。これら維持電極107とアドレス電極103とが交差する放電領域は各画素に対応しており、画素同士を画定するために放電空間に隔壁105が設けられている。また、各画素の放電領域には蛍光体106が塗布形成され、放電空間には放電ガスが充填されている。原理的には、電位差が放電開始電圧を超えた電極間では、その間の放電ガス中でプラズマ放電が生じるので、PDPでは、これを利用して発光表示や発光画素の選択を行うようになっている。そのうち、表示のための発光は対をなす維持電極107の間で行われる。すなわち、維持電極107X,107Yに電圧を印加すると、その間のガス中にプラズマ放電が生じて紫外線が放出され、これが蛍光体106に当たることで発光する。
【0004】
画素ごとの発光制御は、通常3段階で行われ、各動作期間を動作内容にちなんでリセット期間,アドレス期間およびサスティン(放電維持)期間と呼ぶ。まず、リセット期間では、すべての維持電極107X,107Yにリセットパルスを印加する。リセットパルスは比較的大きなパルスであり、これにより、オン(ON)表示画素とオフ(OFF)表示画素との荷電粒子量の差、つまり電位の違いとして書き込まれていた以前の表示画面の画素情報が消去され、画面全体が均一な荷電状態となる。
【0005】
次のアドレス期間では、表示パネル内の表示画素を選択する。例えば、選択消去方式では、リセット期間の放電によって全画素領域に壁電荷を一様に蓄積しておき、このアドレス期間の放電によりオフ表示画素の壁電荷を消去して2値状態を創る。そのため、オフ表示画素に対応する位置の維持電極107Yとアドレス電極103Aに共にパルス電圧を印加し、その放電を制御する。
【0006】
次に、サスティン期間では、全画素の維持電極107X,107Yの対に交互にサスティンパルスを印加する。この際にも、画素領域内の壁電荷がバイアスとしてはたらくため、壁電荷が残存するオン表示画素のみが選択的に放電開始電圧に達し、放電が発生・維持され、サスティン期間中、発光が継続される。
【0007】
このように、PDPはディジタル信号に基づいたパルス発光により表示を行うようになっている。このうち、主な電力消費は、サスティン期間中パルス印加を行うサスティン駆動回路で起きる。サスティン駆動回路は、サスティナなどと呼ばれる高電圧駆動回路である。この回路は全画素を駆動するため、その際には表示パネルの負荷容量における電力消費が問題となってくる。昨今の大画面化に伴ってパネルの負荷容量は増えており、こうした無効電力をパネルで消費せずに回収する技術が不可欠となっている。
【0008】
無効電力を回収し、駆動中に有効利用するための電力回収回路は、Weber特許(特許第2801907号公報)として従来より知られ、一般のPDPに広く用いられている。図6は、基本的な電力回収回路を備えたサスティナの構成を示している。ここで、電圧源VccとスイッチS3,S4が放電電圧を供給する駆動回路を構成し、さらに、インダクタL,回収用コンデンサCss(端子間電圧Vss)、スイッチS1,S2、ダイオードD1,D2により電力回収が行われる。インダクタLは、表示パネル全体のキャパシタンスCp(端子間電圧Vp)に直列に接続され、表示パネルから流出入する電流が回収用コンデンサCssにエネルギーとして蓄えられるようになっている。なお、同図においては、2つのサスティナが表示パネルの左右両側に設けられ、それぞれ維持電極107X,維持電極107Yに維持電圧Vsを印加するようになっている。
【0009】
まず、電力回収を行わずに駆動させる場合について説明する。サスティナは、サスティン期間において、表示パネルの各維持電極107X,107Yに維持電圧Vsを交互に印加し、それによってガス放電を繰り返し発生させる。このように、サスティナは全画素を一度に駆動させる必要があり、そのために、サステイナから見たパネルキャパシタンスは一般に非常に大きいものである。例えば、512×512パネルでは、全キャパシタンスCpは5nFにもなることがある。ところが、電力回収のないサスティナは、表示パネルを直接に駆動するので、表示パネルにパルスを印加し、ガス放電させた後、パネルをアースに放電させるときにサスティナ内で1/2CpVs2 が消費される。
【0010】
完全な1維持サイクルにおいて、表示パネルの各側は維持電圧Vs に充電され、続いてアースに放電される。したがって、総計で2CpVs2(パネルにかかる電圧は、左側がVsの時、右側が0で、次のパルス印加時には、左側が0で、右側がVsとなるので、正味2Vsが印加されていると考えると理解し易い)が完全な1維持サイクルにおいて消費される。その場合のサスティナの出力消費は、2CpVs2f(f;維持サイクル周波数)となる。例えば、Cp=5nF,Vs=100Vおよびf=50kHzの場合に、パネルのキャパシタンスCpを駆動するための電力消費は5Wにも及ぶ。これが、表示のためのガス放電に関わる消費電力とは別に、表示パネルが消費する無効電力である。
【0011】
(電力回収)
次に、電力回収方法の原理について説明する。誘導子(コイル、インダクタ)Lを表示パネルと直列に設けると、キャパシタンスCp は誘導子Lを介して充電および放電することができる。理論的には、誘導子Lは、エネルギー(誘導子Lを用いなければサスティナの出力抵抗において消費されてしまう全電力)を全て貯え、このエネルギーをキャパシタンスCp との間でやり取りするので、誘導子Lを用いることで電力消費は零になる(全て回収することが可能である)。
【0012】
電力回収は、このようにして回路側からパネルキャパシタンスCp の充放電を制御することにより、通常であれば失われるエネルギーを回収するものである。サスティナがこのエネルギーを回収する効率を、ここでは「回収効率」とする。キャパシタンスCp が電圧Vs に充電され、さらにゼロまで放電されるとき、キャパシタンスCp に流出入するエネルギーはCpVs2 である。したがって、回収効率Effは、次のように定義される。
Eff=100×(CpVs2−Elost)/CpVs2[%]
なお、Elost は、キャパシタンスCp の充電および放電で失われるエネルギーである。この回収効率Effは、負荷に供給された電力によって定められる従来の電力効率と同じものではないことに注意されたい。なぜなら、パネルキャパシタンスCp は、単に充電され放電されるだけであり、そこに電力は供給されない(電力消費がない)。この回収効率Effは、サスティナ内でのエネルギー損失の尺度である。
【0013】
ここで、先に示した図6のサスティナの基本動作について説明する。理想的な部品が得られるとすれば、この回路は容量性負荷Cpの充電および放電において100%の回収効率を有する。実際には、MOS(Metal Oxide Semiconductor)トランジスタ等であるスイッチS1〜S4では、その「オン」抵抗,出力キャパシタンスおよびスイッチング過渡時間などによってはかなりのエネルギー損失が発生する可能性があるが、そのような損失はとりあえず無視する。また、図7には、4つのスイッチング状態においてスイッチS1〜S4を開閉する場合に、この回路に予測される出力電圧(維持電極107の端子間電圧Vp)と誘導子電流ILの波形を示す。これら4つのスイッチング状態のあいだの動作を以下に詳細に述べる。
【0014】
この場合、状態1の前には、回収用コンデンサCss の端子間電圧Vss がVcc/2,維持電極107の端子間電圧Vp がゼロであり、スイッチS1,S3が開状態,スイッチS2およびスイッチS4が閉状態であると仮定する。端子間電圧Vss がVcc/2である理由は、スイッチング動作の説明の後に説明する。
【0015】
(状態1) 開始にあたり、スイッチS1を閉じ、スイッチS2を開き、さらにスイッチS4を開く。スイッチS1が閉じると、インダクタLおよびキャパシタンスCp は直列の共振回路を形成し、そこには、電圧Vss(=Vcc/2)がかかる。次に、電圧Vp はVcc まで上昇するが、この時点において電流ILはゼロであり、ダイオードD1は逆バイアスとなる。別法としては、ダイオードD1を除くことも可能であり、電圧VpがVcc まで上昇すると(IL=0)、スイッチS1を開くようにすることもできる。
【0016】
(状態2) さらにスイッチS3を閉じて、電圧Vp を電源電圧Vcc にクランプすると共に、全ての「オン」画素に対して放電電流経路をもたらす。
【0017】
(状態3) スイッチS2を閉じ、スイッチS1さらにはスイッチS3を開く。スイッチS2が閉じると、インダクタL,キャパシタンスCp は再び直列の共振回路を形成する。これにより、電圧VssがVcc/2へ持ち上げられ、電圧Vp はアースレベルまで降下する。その時点では、電流ILはゼロ、ダイオードD2は逆バイアスとなる。別法としては、ダイオードD2を除くことも可能であり、電圧Vpがゼロまで降下すると(IL=0)、スイッチS2が開くようにしてもよい。
【0018】
(状態4) スイッチS4を閉じて、電圧Vp をアースレベルにクランプする。その一方で、表示パネルの反対側にある同型のサスティナが、対となる維持電極107を電源電圧Vcc に駆動する。このとき、「オン」表示画素がある場合には、放電電流がスイッチS4を流れる。
【0019】
前述のように、キャパシタンスCp の充電および放電に際し、回収用コンデンサCssの端子間電圧Vssは、Vcc/2のレベルに安定しているものと想定した。この理由は次の通りである。もし、電圧Vss がVcc/2を下回る場合には、出力電圧Vp の立ち上がりにおいて、スイッチS1が閉じると、フォーシング電圧(Cp,Lの共振により出力電圧Vpを上下させる変動電圧成分のこと)はVcc/2を下回ることになる。また電圧Vp の立ち下がりにおいてスイッチS2が閉じると、フォーシング電圧はVcc/2を上回ると考えられる。したがって、平均すると、電流は回収用コンデンサCss に流入すると考えられる。逆に、電圧Vss がVcc/2を上回る場合には、平均すると電流は回収用コンデンサCss から流れ出ると考えられる。したがって、回収用コンデンサCss に流出入する正味の電流がゼロである(収支がゼロとなる)安定した電圧は、Vcc/2となる。
【0020】
【発明が解決しようとする課題】
このように、電力回収回路を設けることによって、無効電力分の消費が削減できる。しかしながら、現実には、駆動回路中の素子抵抗や表示パネルの配線抵抗などにおけるエネルギー喪失から免れられない。そのため、これらの損失を最小限に抑えるべく、これまでも回路と表示パネルとの両面から設計の工夫がなされてきた。具体的には、一般的な直列共振回路からも想定される以下の点が着目されきた。
▲1▼ 回路系の配線抵抗など、抵抗成分を小さくする
▲2▼表示パネルのQ値を上げる。配線成分R,L、負荷容量Cとすると、
Q=(1/R)・(L/C)1/2 …(1)
であるから、特に負荷容量Cを小さくする必要がある。
▲3▼スイッチング素子(MOSトランジスタ)のオン抵抗を小さくする。
▲4▼回収回路のダイオードD1,D2の逆回復時間を短縮させる。
【0021】
このうち、▲2▼のパネル電気的特性が大きく電力消費に効いているので、デバイス設計時のポイントとなっている。負荷容量を小さくするため、電極間ギャップを大きくしたり、電極を短冊形状としたりして電極容量を減らすのも一法である。また、式(1)からは、インダクタンス成分を大きくすれば良いことが分かる。これは、一般に電極を蛇行させたり、その幅を狭くしたりすることで実現されるが、インダクタンスの上昇よりも抵抗上昇の方が大きく、抵抗による電力損失が大きくなってしまう。そのため、現状ではむしろ、抵抗を小さくすることに注力されている。それでもPDPの消費電力は大きく、未だ満足できる値ではないため、さらなる損失削減が望まれている。
【0022】
本発明はかかる問題点に鑑みてなされたもので、その目的は、効率のよい電力回収が可能なプラズマ表示装置の駆動方法を提供することにある。
【0023】
【課題を解決するための手段】
本発明のプラズマ表示装置の駆動方法は、負荷容量を有する表示パネルに所定値の放電電圧を印加する前後で、表示パネルの負荷容量に対する電力の供給と回収を行うため、表示パネルに誘導素子を接続して一時的にLC共振回路を形成し、放電電圧の印加波形における立ち上がり時間と立下り時間を制御するプラズマ表示装置の駆動方法において、立ち上がり時間を表示パネルの発光電流特性に合わせて制御する一方で、立下がり時間を、電力回収効率を上げるように制御するようにしたものである。
【0024】
本発明のプラズマ表示装置の駆動方法では、表示パネルに印加される放電電圧は、パネルに発光(放電)電流が流れる前に立ち上がり、できるだけゆっくりと時間をかけて立ち下がる。
【0025】
【発明の実施の形態】
具体的な実施の形態を説明する前に、本発明の特徴を明らかにするため、まず電力回収回路を設けた回路系においてどの構成要素が電力回収効率を決めているのかに対する本願発明の発明者の考察内容について説明する。
【0026】
図1は表示パネルの等価回路、図2は表示パネルの負荷容量充電時の電圧変化を表している。前述のように、表示パネルには抵抗成分R,容量成分Cがある。スイッチS0を電源側に切り換えると、抵抗Rに電流Iが流れ、容量Cが充電される。電流Iは、
I=(V0/R)e−t/RC
で表される。このとき、容量Cの端子間電圧Vは、
V=V0(1−e−t/RC)
となり、図2のように時定数RCで上昇し、漸近的にV0に近づく。この場合、抵抗Rにおいて、図2の斜線部に対応する電力PRCが消費される。
PRC=(1/2)CV0 2 …(2)
【0027】
これは、容量Cでは電力消費が起こらないことを示している。また、その電力の大きさが抵抗Rに関係していないこともわかる。すなわち、MOSトランジスタなどのスイッチング素子のオン抵抗や、パネル内での電極配線抵抗を小さくしても、パネルの消費電力を減らすことはできないと考えられる。
【0028】
次に、スイッチS0を接地側にして放電する場合についてみてみる。容量Cに充電されている電荷は、抵抗Rを通してアースに放出される。このときも、抵抗Rにおいて(1/2)CV0 2の電力が消費される。
【0029】
このように、表示パネルに対する電圧印加は、電圧を上げ、次に電圧を下げることで行われるため、立ち上がり、立ち下がりで合計CV0 2のエネルギーが消費される。これは放電に用いられるエネルギーではなく、単に容量成分Cを充放電する際に消費されるだけで、発光には寄与しない。こうした電力も、容量成分Cを1μFとし、100V,f=100kHzのパルスを印加する場合には、抵抗Rで消費される電力は1KWにも達する。
【0030】
この表示パネルにインダクタLを接続し、従来の電力回収回路を構成する場合、先に説明した電力回収法における状態1のように動作する。形成されるLCR直列共振回路においてRが十分に小さいと、電圧Vは、V0/2の2倍のピークトゥピーク値であるV0まで上昇する。電流ILが0となっても、そのままスイッチS1を切り換えないと、電圧Vは、振動しながらV0/2に漸近する。このとき、図2の斜線部に相当する電力消費PLRCはスイッチS1で起き、その値は次式で表される。
PLRC=(πV0 2/8)・(C/L)1/2 …(3)
その後、スイッチS3を閉じて電源から電流を供給するようにしても、印加電圧のピーク値がすでに電源電圧と同じ電圧V0に達しているために、回路で消耗される電力はない。ただし、この状態2に相当する期間では、放電電流が流れるので、発光に関わる電力のみ消費されることになる。
【0031】
電力消費PLRCのおかげで、実際の駆動回路は回収効率が上がらないのであるが、これは、スイッチングデバイス(従来の回路構成におけるスイッチS1〜S4)が理想的でないことによる。ここで、スイッチS1〜S4のオン抵抗はMOSトランジスタがチャネル形成に要する時間遅れにも関係しており、スイッチの立ち上がり時間と共に小さくなる傾向があるので、回収効率を改善するためには、MOSトランジスタが十分にオンとなった状態で使用するような駆動方法を採ることが必要であると考えられる。
【0032】
なお、先に表示パネルについて求めた消費電力PRC(式(2))は、斜線部で時間t=RCの場合として考えると、PRC=(1/2R)V2となる。ここで、PLRCとPRCとを比較してみる。損失比PLRC/PRCは、
PLRC/PRC=(πR/4)・(C/L)1/2 …(4)
で表される。例えば、パネル容量C=5nF,インダクタLのインダクタンス10μH,回路とパネルからなる系の抵抗成分Rを1Ωとすると、損失比は0.01755となり、電力損失を1/57にまで小さくすることができることがわかる。つまり、電力回収回路を用いることで、これだけ大幅に損失を減らすことが可能である。だが、(4)式はそれだけでなく、損失比PLRC/PRCを小さくして電力回収効率を上げるためには、容量Cを小さくするほか、回路のインダクタLを大きくする方法があることを示している。
【0033】
本発明は、こうした知見に基づいてなされたものである。次に、本発明の実施の形態について具体的に図面を参照して詳細に説明する。
【0034】
図3は、本発明の一実施の形態に係る駆動波形を示しており、図4はこのような電圧を表示パネルに供給する駆動回路の構成を示している。ここでは、駆動波形の立ち上がりの形状と立下りの形状は、それぞれ独立して決定されるようになっている。周知のように、電圧波形の立ち上がりや立下がりの形状は、回路に固有の立ち上がり時間もしくは立下がり時間によって一意に決まる。
【0035】
立ち上がり時には、駆動波形は表示パネルに発光(放電)電流が流れる時間よりも早く電圧V0に立ち上がるようになっていなければならない。さもないと、回収用電源(コンデンサCs)から電源供給されている期間に電流が流れてしまい、十分な発光が得られないばかりか、放電そのものが不安定になってしまう。したがって、発光電流特性にあわせて、回収用インダクタの値を設定することになる。このインダクタンス値(L)は、駆動電圧の立ち上がり時間(tr)とパネルの負荷容量(C)によって決めることができる。
tr=π(LC)1/2 …(5)
立ち上がり時間trは、比較的短いことが要求され、おおよそ2μsec以下に設定されることが多い。そのため、インダクタンス値が小さくなり、回収用コンデンサCs からの電流供給時には電力回収効率が上がらないが、逆に放電特性を犠牲にする心配がない。
【0036】
一方、放電終了後は、表示パネルに蓄えられた静電エネルギーを回路グラウンドに破棄するのではなく、回収用コンデンサCsに戻すことになる。この立下り時の所要時間は表示パネルの発光特性にあまり影響しないので、戻される静電エネルギーを効率良く回収するために、このときのインダクタンス値はできる限り大きくする。すなわち、立ち下がり時にはインダクタンス値を立ち上がり時に比べて更に大きくすることによって、時間を掛けて、なるべく多くの電力をコンデンサCs に戻すように最適化するのである。なお、この場合のインダクタンス値も式(5)と同様の式に基づいて求めることができる。
【0037】
そのような回路は、従来の電力回収回路と基本構成は同様であるがインダクタの大きさが可変である構成をとっている。ここでは一例として、2つのインダクタL1,L2を設け、スイッチS5でインダクタS1の接続と切り離しを行うようにしている。
【0038】
この回路の動作は、基本的には従来どおりである。ただし、ここでは、立ち上がり時(状態1)においてスイッチS5を“閉”とし、インダクタL2のみで波形の立ち上がり特性を制御する。また、駆動波形の立ち下がり時(状態3)には、スイッチS5を“開”とし、インダクタとしてはインダクタL1,L2を用いて波形を制御する。よって、立ち上がりと立下りでは回路の共振周波数が異なり、
立ち上がり時間; tr=π(Cp・L2)1/2
立下がり時間 ; tf=π(Cp(L1+L2))1/2
となる。
【0039】
ちなみに、従来の電力回収回路には、単一のインダクタが組み込まれていたため、立ち上がりと立ち下がりでは対称な電圧波形となる。より多くの無効電力の回収のためには、インダクタンスをできるだけ大きくして電圧の立ち上がり・立下りをゆっくりさせたいのだが、立ち上がり時には発光電流が流れるよりも先に電源電圧値まで立ち上がらせておかねばならない。この制限のために、従来ではインダクタンス値をそれほど大きくすることができず、回収効率もその程度に留まっていたのである。これに対し、本実施の形態では、電圧波形を無理に1つのインダクタで制御せず、インダクタンスが2値とれるようにして印加電圧の立ち上がりと立下りとを分けて制御するようにしたので、立下りに対しては上記の制限を考慮する必要がなくなっている。そのため、ここでの電圧波形は、立下りの方が立ち上がりよりも緩やかな非対称形となる。
【0040】
このように本実施の形態によれば、電力回収回路のインダクタの大きさを変えることで、表示パネルへの印加電圧の立ち上がり時間を発光特性に基づいて制御すると共に、立下り時間をできるだけ長く、少なくとも立ち上がり時間よりも長くとるようにしたので、立ち上がり時において重要な放電特性を犠牲にすることなく、立下り時には、より多くの電力が回収される。よって、輝度等の発光特性は維持したまま、電力の回収効率を改善することができる。しかも、この駆動方法を実現するための回路は、従来の電力回収回路の基本構成から大きな変更を伴わないために、簡便に採用でき、回路変更によるコスト上昇も抑えることができる。
【0041】
なお、本発明は、実施の形態に限定されず、種々の変形実施が可能である。例えば、上記実施の形態では、回路のインダクタをインダクタL1,L2で構成するようにしたが、本発明のインダクタは、インダクタンスが立ち上がりと立下りとで異なる条件に基づいて設定される(立ち上がり時間は放電特性を損なわない範囲とし、立下がり時間は電力損失をできるだけ減らすように最適化する)ものであれば、具体的な構成は特に限定されない。実施の形態に示した構成は、その最も簡単な例である。
【0042】
【発明の効果】
以上説明したように本発明に係るプラズマ表示装置の駆動方法によれば、負荷容量を有する表示パネルに所定値の放電電圧を印加する前後で、表示パネルの負荷容量に対する電力の供給と回収を行うため、表示パネルに誘導素子を接続して一時的にLC共振回路を形成し、放電電圧の印加波形における立ち上がり時間と立下り時間を制御するプラズマ表示装置の駆動方法において、立ち上がり時間を表示パネルの発光電流特性に合わせて制御する一方で、立下がり時間を、電力回収効率を上げるように制御するようにしたので、放電特性を損なわずに、電力の回収効率を改善することができる。よって、輝度等の発光特性を維持したまま、消費電力を低減させることが可能となる。
【図面の簡単な説明】
【図1】本発明の原理的な説明に用いる表示パネルの等価回路図である。
【図2】図1の等価回路における負荷容量の充電時の電圧変化を示す図である。
【図3】本発明の一実施の形態に係るプラズマ表示装置の駆動方法における電圧波形図である。
【図4】図1に示した駆動方法を実現するための駆動回路を示す回路図である。
【図5】従来のプラズマ表示装置の表示パネルの構成を表す概略斜視図である。
【図6】従来の電力回収回路の構成を示す回路図である。
【図7】図6に示した電力回収回路における出力電圧およびインダクタを流れる電流の波形図である。
【符号の説明】
Vcc,V0…電源電圧、Cp…パネルキャパシタンス、Vp…パネルキャパシタンスにかかる電圧、L,L1,L2…インダクタ、Css,Cs…回収用コンデンサ、Vss…回収用コンデンサの端子間電圧、D1,D2…ダイオード、S0,S1〜S4,S5…スイッチ、tr…立ち上がり時間、tf…立下がり時間。
【発明の属する技術分野】
本発明は、交流プラズマ放電を利用して表示を行うプラズマ表示装置の駆動方法に関する。
【0002】
【従来の技術】
プラズマディスプレイ(PDP:Plasma Display Panel) は、従来、テレビジョン受像機やコンピュータ用ディスプレイにおいて広く用いられてきた陰極線管(CRT:Cathode−Ray Tube)では実現が難しいとされる薄型・大画面化が可能なディスプレイとして注目されており、既に40インチ以上の大型ディスプレイが製品化されている。
【0003】
PDPの表示パネルは、図5に示したように、2枚のガラス基板101,102が隔壁で仕切られた放電空間を介して対向する構造をとる。そのうち、表示面側に位置する前面ガラス基板101の対向面側には、維持電極107(107X,107Y)が対をなして配列され、背面ガラス基板側には、維持電極107と交差する方向にアドレス電極103が配列されている。これら維持電極107とアドレス電極103とが交差する放電領域は各画素に対応しており、画素同士を画定するために放電空間に隔壁105が設けられている。また、各画素の放電領域には蛍光体106が塗布形成され、放電空間には放電ガスが充填されている。原理的には、電位差が放電開始電圧を超えた電極間では、その間の放電ガス中でプラズマ放電が生じるので、PDPでは、これを利用して発光表示や発光画素の選択を行うようになっている。そのうち、表示のための発光は対をなす維持電極107の間で行われる。すなわち、維持電極107X,107Yに電圧を印加すると、その間のガス中にプラズマ放電が生じて紫外線が放出され、これが蛍光体106に当たることで発光する。
【0004】
画素ごとの発光制御は、通常3段階で行われ、各動作期間を動作内容にちなんでリセット期間,アドレス期間およびサスティン(放電維持)期間と呼ぶ。まず、リセット期間では、すべての維持電極107X,107Yにリセットパルスを印加する。リセットパルスは比較的大きなパルスであり、これにより、オン(ON)表示画素とオフ(OFF)表示画素との荷電粒子量の差、つまり電位の違いとして書き込まれていた以前の表示画面の画素情報が消去され、画面全体が均一な荷電状態となる。
【0005】
次のアドレス期間では、表示パネル内の表示画素を選択する。例えば、選択消去方式では、リセット期間の放電によって全画素領域に壁電荷を一様に蓄積しておき、このアドレス期間の放電によりオフ表示画素の壁電荷を消去して2値状態を創る。そのため、オフ表示画素に対応する位置の維持電極107Yとアドレス電極103Aに共にパルス電圧を印加し、その放電を制御する。
【0006】
次に、サスティン期間では、全画素の維持電極107X,107Yの対に交互にサスティンパルスを印加する。この際にも、画素領域内の壁電荷がバイアスとしてはたらくため、壁電荷が残存するオン表示画素のみが選択的に放電開始電圧に達し、放電が発生・維持され、サスティン期間中、発光が継続される。
【0007】
このように、PDPはディジタル信号に基づいたパルス発光により表示を行うようになっている。このうち、主な電力消費は、サスティン期間中パルス印加を行うサスティン駆動回路で起きる。サスティン駆動回路は、サスティナなどと呼ばれる高電圧駆動回路である。この回路は全画素を駆動するため、その際には表示パネルの負荷容量における電力消費が問題となってくる。昨今の大画面化に伴ってパネルの負荷容量は増えており、こうした無効電力をパネルで消費せずに回収する技術が不可欠となっている。
【0008】
無効電力を回収し、駆動中に有効利用するための電力回収回路は、Weber特許(特許第2801907号公報)として従来より知られ、一般のPDPに広く用いられている。図6は、基本的な電力回収回路を備えたサスティナの構成を示している。ここで、電圧源VccとスイッチS3,S4が放電電圧を供給する駆動回路を構成し、さらに、インダクタL,回収用コンデンサCss(端子間電圧Vss)、スイッチS1,S2、ダイオードD1,D2により電力回収が行われる。インダクタLは、表示パネル全体のキャパシタンスCp(端子間電圧Vp)に直列に接続され、表示パネルから流出入する電流が回収用コンデンサCssにエネルギーとして蓄えられるようになっている。なお、同図においては、2つのサスティナが表示パネルの左右両側に設けられ、それぞれ維持電極107X,維持電極107Yに維持電圧Vsを印加するようになっている。
【0009】
まず、電力回収を行わずに駆動させる場合について説明する。サスティナは、サスティン期間において、表示パネルの各維持電極107X,107Yに維持電圧Vsを交互に印加し、それによってガス放電を繰り返し発生させる。このように、サスティナは全画素を一度に駆動させる必要があり、そのために、サステイナから見たパネルキャパシタンスは一般に非常に大きいものである。例えば、512×512パネルでは、全キャパシタンスCpは5nFにもなることがある。ところが、電力回収のないサスティナは、表示パネルを直接に駆動するので、表示パネルにパルスを印加し、ガス放電させた後、パネルをアースに放電させるときにサスティナ内で1/2CpVs2 が消費される。
【0010】
完全な1維持サイクルにおいて、表示パネルの各側は維持電圧Vs に充電され、続いてアースに放電される。したがって、総計で2CpVs2(パネルにかかる電圧は、左側がVsの時、右側が0で、次のパルス印加時には、左側が0で、右側がVsとなるので、正味2Vsが印加されていると考えると理解し易い)が完全な1維持サイクルにおいて消費される。その場合のサスティナの出力消費は、2CpVs2f(f;維持サイクル周波数)となる。例えば、Cp=5nF,Vs=100Vおよびf=50kHzの場合に、パネルのキャパシタンスCpを駆動するための電力消費は5Wにも及ぶ。これが、表示のためのガス放電に関わる消費電力とは別に、表示パネルが消費する無効電力である。
【0011】
(電力回収)
次に、電力回収方法の原理について説明する。誘導子(コイル、インダクタ)Lを表示パネルと直列に設けると、キャパシタンスCp は誘導子Lを介して充電および放電することができる。理論的には、誘導子Lは、エネルギー(誘導子Lを用いなければサスティナの出力抵抗において消費されてしまう全電力)を全て貯え、このエネルギーをキャパシタンスCp との間でやり取りするので、誘導子Lを用いることで電力消費は零になる(全て回収することが可能である)。
【0012】
電力回収は、このようにして回路側からパネルキャパシタンスCp の充放電を制御することにより、通常であれば失われるエネルギーを回収するものである。サスティナがこのエネルギーを回収する効率を、ここでは「回収効率」とする。キャパシタンスCp が電圧Vs に充電され、さらにゼロまで放電されるとき、キャパシタンスCp に流出入するエネルギーはCpVs2 である。したがって、回収効率Effは、次のように定義される。
Eff=100×(CpVs2−Elost)/CpVs2[%]
なお、Elost は、キャパシタンスCp の充電および放電で失われるエネルギーである。この回収効率Effは、負荷に供給された電力によって定められる従来の電力効率と同じものではないことに注意されたい。なぜなら、パネルキャパシタンスCp は、単に充電され放電されるだけであり、そこに電力は供給されない(電力消費がない)。この回収効率Effは、サスティナ内でのエネルギー損失の尺度である。
【0013】
ここで、先に示した図6のサスティナの基本動作について説明する。理想的な部品が得られるとすれば、この回路は容量性負荷Cpの充電および放電において100%の回収効率を有する。実際には、MOS(Metal Oxide Semiconductor)トランジスタ等であるスイッチS1〜S4では、その「オン」抵抗,出力キャパシタンスおよびスイッチング過渡時間などによってはかなりのエネルギー損失が発生する可能性があるが、そのような損失はとりあえず無視する。また、図7には、4つのスイッチング状態においてスイッチS1〜S4を開閉する場合に、この回路に予測される出力電圧(維持電極107の端子間電圧Vp)と誘導子電流ILの波形を示す。これら4つのスイッチング状態のあいだの動作を以下に詳細に述べる。
【0014】
この場合、状態1の前には、回収用コンデンサCss の端子間電圧Vss がVcc/2,維持電極107の端子間電圧Vp がゼロであり、スイッチS1,S3が開状態,スイッチS2およびスイッチS4が閉状態であると仮定する。端子間電圧Vss がVcc/2である理由は、スイッチング動作の説明の後に説明する。
【0015】
(状態1) 開始にあたり、スイッチS1を閉じ、スイッチS2を開き、さらにスイッチS4を開く。スイッチS1が閉じると、インダクタLおよびキャパシタンスCp は直列の共振回路を形成し、そこには、電圧Vss(=Vcc/2)がかかる。次に、電圧Vp はVcc まで上昇するが、この時点において電流ILはゼロであり、ダイオードD1は逆バイアスとなる。別法としては、ダイオードD1を除くことも可能であり、電圧VpがVcc まで上昇すると(IL=0)、スイッチS1を開くようにすることもできる。
【0016】
(状態2) さらにスイッチS3を閉じて、電圧Vp を電源電圧Vcc にクランプすると共に、全ての「オン」画素に対して放電電流経路をもたらす。
【0017】
(状態3) スイッチS2を閉じ、スイッチS1さらにはスイッチS3を開く。スイッチS2が閉じると、インダクタL,キャパシタンスCp は再び直列の共振回路を形成する。これにより、電圧VssがVcc/2へ持ち上げられ、電圧Vp はアースレベルまで降下する。その時点では、電流ILはゼロ、ダイオードD2は逆バイアスとなる。別法としては、ダイオードD2を除くことも可能であり、電圧Vpがゼロまで降下すると(IL=0)、スイッチS2が開くようにしてもよい。
【0018】
(状態4) スイッチS4を閉じて、電圧Vp をアースレベルにクランプする。その一方で、表示パネルの反対側にある同型のサスティナが、対となる維持電極107を電源電圧Vcc に駆動する。このとき、「オン」表示画素がある場合には、放電電流がスイッチS4を流れる。
【0019】
前述のように、キャパシタンスCp の充電および放電に際し、回収用コンデンサCssの端子間電圧Vssは、Vcc/2のレベルに安定しているものと想定した。この理由は次の通りである。もし、電圧Vss がVcc/2を下回る場合には、出力電圧Vp の立ち上がりにおいて、スイッチS1が閉じると、フォーシング電圧(Cp,Lの共振により出力電圧Vpを上下させる変動電圧成分のこと)はVcc/2を下回ることになる。また電圧Vp の立ち下がりにおいてスイッチS2が閉じると、フォーシング電圧はVcc/2を上回ると考えられる。したがって、平均すると、電流は回収用コンデンサCss に流入すると考えられる。逆に、電圧Vss がVcc/2を上回る場合には、平均すると電流は回収用コンデンサCss から流れ出ると考えられる。したがって、回収用コンデンサCss に流出入する正味の電流がゼロである(収支がゼロとなる)安定した電圧は、Vcc/2となる。
【0020】
【発明が解決しようとする課題】
このように、電力回収回路を設けることによって、無効電力分の消費が削減できる。しかしながら、現実には、駆動回路中の素子抵抗や表示パネルの配線抵抗などにおけるエネルギー喪失から免れられない。そのため、これらの損失を最小限に抑えるべく、これまでも回路と表示パネルとの両面から設計の工夫がなされてきた。具体的には、一般的な直列共振回路からも想定される以下の点が着目されきた。
▲1▼ 回路系の配線抵抗など、抵抗成分を小さくする
▲2▼表示パネルのQ値を上げる。配線成分R,L、負荷容量Cとすると、
Q=(1/R)・(L/C)1/2 …(1)
であるから、特に負荷容量Cを小さくする必要がある。
▲3▼スイッチング素子(MOSトランジスタ)のオン抵抗を小さくする。
▲4▼回収回路のダイオードD1,D2の逆回復時間を短縮させる。
【0021】
このうち、▲2▼のパネル電気的特性が大きく電力消費に効いているので、デバイス設計時のポイントとなっている。負荷容量を小さくするため、電極間ギャップを大きくしたり、電極を短冊形状としたりして電極容量を減らすのも一法である。また、式(1)からは、インダクタンス成分を大きくすれば良いことが分かる。これは、一般に電極を蛇行させたり、その幅を狭くしたりすることで実現されるが、インダクタンスの上昇よりも抵抗上昇の方が大きく、抵抗による電力損失が大きくなってしまう。そのため、現状ではむしろ、抵抗を小さくすることに注力されている。それでもPDPの消費電力は大きく、未だ満足できる値ではないため、さらなる損失削減が望まれている。
【0022】
本発明はかかる問題点に鑑みてなされたもので、その目的は、効率のよい電力回収が可能なプラズマ表示装置の駆動方法を提供することにある。
【0023】
【課題を解決するための手段】
本発明のプラズマ表示装置の駆動方法は、負荷容量を有する表示パネルに所定値の放電電圧を印加する前後で、表示パネルの負荷容量に対する電力の供給と回収を行うため、表示パネルに誘導素子を接続して一時的にLC共振回路を形成し、放電電圧の印加波形における立ち上がり時間と立下り時間を制御するプラズマ表示装置の駆動方法において、立ち上がり時間を表示パネルの発光電流特性に合わせて制御する一方で、立下がり時間を、電力回収効率を上げるように制御するようにしたものである。
【0024】
本発明のプラズマ表示装置の駆動方法では、表示パネルに印加される放電電圧は、パネルに発光(放電)電流が流れる前に立ち上がり、できるだけゆっくりと時間をかけて立ち下がる。
【0025】
【発明の実施の形態】
具体的な実施の形態を説明する前に、本発明の特徴を明らかにするため、まず電力回収回路を設けた回路系においてどの構成要素が電力回収効率を決めているのかに対する本願発明の発明者の考察内容について説明する。
【0026】
図1は表示パネルの等価回路、図2は表示パネルの負荷容量充電時の電圧変化を表している。前述のように、表示パネルには抵抗成分R,容量成分Cがある。スイッチS0を電源側に切り換えると、抵抗Rに電流Iが流れ、容量Cが充電される。電流Iは、
I=(V0/R)e−t/RC
で表される。このとき、容量Cの端子間電圧Vは、
V=V0(1−e−t/RC)
となり、図2のように時定数RCで上昇し、漸近的にV0に近づく。この場合、抵抗Rにおいて、図2の斜線部に対応する電力PRCが消費される。
PRC=(1/2)CV0 2 …(2)
【0027】
これは、容量Cでは電力消費が起こらないことを示している。また、その電力の大きさが抵抗Rに関係していないこともわかる。すなわち、MOSトランジスタなどのスイッチング素子のオン抵抗や、パネル内での電極配線抵抗を小さくしても、パネルの消費電力を減らすことはできないと考えられる。
【0028】
次に、スイッチS0を接地側にして放電する場合についてみてみる。容量Cに充電されている電荷は、抵抗Rを通してアースに放出される。このときも、抵抗Rにおいて(1/2)CV0 2の電力が消費される。
【0029】
このように、表示パネルに対する電圧印加は、電圧を上げ、次に電圧を下げることで行われるため、立ち上がり、立ち下がりで合計CV0 2のエネルギーが消費される。これは放電に用いられるエネルギーではなく、単に容量成分Cを充放電する際に消費されるだけで、発光には寄与しない。こうした電力も、容量成分Cを1μFとし、100V,f=100kHzのパルスを印加する場合には、抵抗Rで消費される電力は1KWにも達する。
【0030】
この表示パネルにインダクタLを接続し、従来の電力回収回路を構成する場合、先に説明した電力回収法における状態1のように動作する。形成されるLCR直列共振回路においてRが十分に小さいと、電圧Vは、V0/2の2倍のピークトゥピーク値であるV0まで上昇する。電流ILが0となっても、そのままスイッチS1を切り換えないと、電圧Vは、振動しながらV0/2に漸近する。このとき、図2の斜線部に相当する電力消費PLRCはスイッチS1で起き、その値は次式で表される。
PLRC=(πV0 2/8)・(C/L)1/2 …(3)
その後、スイッチS3を閉じて電源から電流を供給するようにしても、印加電圧のピーク値がすでに電源電圧と同じ電圧V0に達しているために、回路で消耗される電力はない。ただし、この状態2に相当する期間では、放電電流が流れるので、発光に関わる電力のみ消費されることになる。
【0031】
電力消費PLRCのおかげで、実際の駆動回路は回収効率が上がらないのであるが、これは、スイッチングデバイス(従来の回路構成におけるスイッチS1〜S4)が理想的でないことによる。ここで、スイッチS1〜S4のオン抵抗はMOSトランジスタがチャネル形成に要する時間遅れにも関係しており、スイッチの立ち上がり時間と共に小さくなる傾向があるので、回収効率を改善するためには、MOSトランジスタが十分にオンとなった状態で使用するような駆動方法を採ることが必要であると考えられる。
【0032】
なお、先に表示パネルについて求めた消費電力PRC(式(2))は、斜線部で時間t=RCの場合として考えると、PRC=(1/2R)V2となる。ここで、PLRCとPRCとを比較してみる。損失比PLRC/PRCは、
PLRC/PRC=(πR/4)・(C/L)1/2 …(4)
で表される。例えば、パネル容量C=5nF,インダクタLのインダクタンス10μH,回路とパネルからなる系の抵抗成分Rを1Ωとすると、損失比は0.01755となり、電力損失を1/57にまで小さくすることができることがわかる。つまり、電力回収回路を用いることで、これだけ大幅に損失を減らすことが可能である。だが、(4)式はそれだけでなく、損失比PLRC/PRCを小さくして電力回収効率を上げるためには、容量Cを小さくするほか、回路のインダクタLを大きくする方法があることを示している。
【0033】
本発明は、こうした知見に基づいてなされたものである。次に、本発明の実施の形態について具体的に図面を参照して詳細に説明する。
【0034】
図3は、本発明の一実施の形態に係る駆動波形を示しており、図4はこのような電圧を表示パネルに供給する駆動回路の構成を示している。ここでは、駆動波形の立ち上がりの形状と立下りの形状は、それぞれ独立して決定されるようになっている。周知のように、電圧波形の立ち上がりや立下がりの形状は、回路に固有の立ち上がり時間もしくは立下がり時間によって一意に決まる。
【0035】
立ち上がり時には、駆動波形は表示パネルに発光(放電)電流が流れる時間よりも早く電圧V0に立ち上がるようになっていなければならない。さもないと、回収用電源(コンデンサCs)から電源供給されている期間に電流が流れてしまい、十分な発光が得られないばかりか、放電そのものが不安定になってしまう。したがって、発光電流特性にあわせて、回収用インダクタの値を設定することになる。このインダクタンス値(L)は、駆動電圧の立ち上がり時間(tr)とパネルの負荷容量(C)によって決めることができる。
tr=π(LC)1/2 …(5)
立ち上がり時間trは、比較的短いことが要求され、おおよそ2μsec以下に設定されることが多い。そのため、インダクタンス値が小さくなり、回収用コンデンサCs からの電流供給時には電力回収効率が上がらないが、逆に放電特性を犠牲にする心配がない。
【0036】
一方、放電終了後は、表示パネルに蓄えられた静電エネルギーを回路グラウンドに破棄するのではなく、回収用コンデンサCsに戻すことになる。この立下り時の所要時間は表示パネルの発光特性にあまり影響しないので、戻される静電エネルギーを効率良く回収するために、このときのインダクタンス値はできる限り大きくする。すなわち、立ち下がり時にはインダクタンス値を立ち上がり時に比べて更に大きくすることによって、時間を掛けて、なるべく多くの電力をコンデンサCs に戻すように最適化するのである。なお、この場合のインダクタンス値も式(5)と同様の式に基づいて求めることができる。
【0037】
そのような回路は、従来の電力回収回路と基本構成は同様であるがインダクタの大きさが可変である構成をとっている。ここでは一例として、2つのインダクタL1,L2を設け、スイッチS5でインダクタS1の接続と切り離しを行うようにしている。
【0038】
この回路の動作は、基本的には従来どおりである。ただし、ここでは、立ち上がり時(状態1)においてスイッチS5を“閉”とし、インダクタL2のみで波形の立ち上がり特性を制御する。また、駆動波形の立ち下がり時(状態3)には、スイッチS5を“開”とし、インダクタとしてはインダクタL1,L2を用いて波形を制御する。よって、立ち上がりと立下りでは回路の共振周波数が異なり、
立ち上がり時間; tr=π(Cp・L2)1/2
立下がり時間 ; tf=π(Cp(L1+L2))1/2
となる。
【0039】
ちなみに、従来の電力回収回路には、単一のインダクタが組み込まれていたため、立ち上がりと立ち下がりでは対称な電圧波形となる。より多くの無効電力の回収のためには、インダクタンスをできるだけ大きくして電圧の立ち上がり・立下りをゆっくりさせたいのだが、立ち上がり時には発光電流が流れるよりも先に電源電圧値まで立ち上がらせておかねばならない。この制限のために、従来ではインダクタンス値をそれほど大きくすることができず、回収効率もその程度に留まっていたのである。これに対し、本実施の形態では、電圧波形を無理に1つのインダクタで制御せず、インダクタンスが2値とれるようにして印加電圧の立ち上がりと立下りとを分けて制御するようにしたので、立下りに対しては上記の制限を考慮する必要がなくなっている。そのため、ここでの電圧波形は、立下りの方が立ち上がりよりも緩やかな非対称形となる。
【0040】
このように本実施の形態によれば、電力回収回路のインダクタの大きさを変えることで、表示パネルへの印加電圧の立ち上がり時間を発光特性に基づいて制御すると共に、立下り時間をできるだけ長く、少なくとも立ち上がり時間よりも長くとるようにしたので、立ち上がり時において重要な放電特性を犠牲にすることなく、立下り時には、より多くの電力が回収される。よって、輝度等の発光特性は維持したまま、電力の回収効率を改善することができる。しかも、この駆動方法を実現するための回路は、従来の電力回収回路の基本構成から大きな変更を伴わないために、簡便に採用でき、回路変更によるコスト上昇も抑えることができる。
【0041】
なお、本発明は、実施の形態に限定されず、種々の変形実施が可能である。例えば、上記実施の形態では、回路のインダクタをインダクタL1,L2で構成するようにしたが、本発明のインダクタは、インダクタンスが立ち上がりと立下りとで異なる条件に基づいて設定される(立ち上がり時間は放電特性を損なわない範囲とし、立下がり時間は電力損失をできるだけ減らすように最適化する)ものであれば、具体的な構成は特に限定されない。実施の形態に示した構成は、その最も簡単な例である。
【0042】
【発明の効果】
以上説明したように本発明に係るプラズマ表示装置の駆動方法によれば、負荷容量を有する表示パネルに所定値の放電電圧を印加する前後で、表示パネルの負荷容量に対する電力の供給と回収を行うため、表示パネルに誘導素子を接続して一時的にLC共振回路を形成し、放電電圧の印加波形における立ち上がり時間と立下り時間を制御するプラズマ表示装置の駆動方法において、立ち上がり時間を表示パネルの発光電流特性に合わせて制御する一方で、立下がり時間を、電力回収効率を上げるように制御するようにしたので、放電特性を損なわずに、電力の回収効率を改善することができる。よって、輝度等の発光特性を維持したまま、消費電力を低減させることが可能となる。
【図面の簡単な説明】
【図1】本発明の原理的な説明に用いる表示パネルの等価回路図である。
【図2】図1の等価回路における負荷容量の充電時の電圧変化を示す図である。
【図3】本発明の一実施の形態に係るプラズマ表示装置の駆動方法における電圧波形図である。
【図4】図1に示した駆動方法を実現するための駆動回路を示す回路図である。
【図5】従来のプラズマ表示装置の表示パネルの構成を表す概略斜視図である。
【図6】従来の電力回収回路の構成を示す回路図である。
【図7】図6に示した電力回収回路における出力電圧およびインダクタを流れる電流の波形図である。
【符号の説明】
Vcc,V0…電源電圧、Cp…パネルキャパシタンス、Vp…パネルキャパシタンスにかかる電圧、L,L1,L2…インダクタ、Css,Cs…回収用コンデンサ、Vss…回収用コンデンサの端子間電圧、D1,D2…ダイオード、S0,S1〜S4,S5…スイッチ、tr…立ち上がり時間、tf…立下がり時間。
Claims (3)
- 負荷容量を有する表示パネルに所定値の放電電圧を印加する前後で、前記表示パネルの負荷容量に対する電力の供給と回収を行うため、前記表示パネルに誘導素子を接続して一時的にLC共振回路を形成し、放電電圧の印加波形における立ち上がり時間と立下り時間を制御するプラズマ表示装置の駆動方法において、
前記立ち上がり時間を前記表示パネルの発光電流特性に合わせて制御する一方で、前記立下がり時間を、電力回収効率を上げるように制御する
ことを特徴とするプラズマ表示装置の駆動方法。 - 前記立下り時間を、立ち上がり時間よりも長くする
ことを特徴とする請求項1記載のプラズマ表示装置の駆動方法。 - 前記誘導素子のインダクタンス値を可変とし、放電電圧印加の前後で誘導素子のインダクタンス値を切り替えることによって前記立ち上がり時間と立下り時間とをそれぞれ独立に制御する
ことを特徴とする請求項1記載のプラズマ表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002262365A JP2004101788A (ja) | 2002-09-09 | 2002-09-09 | プラズマ表示装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002262365A JP2004101788A (ja) | 2002-09-09 | 2002-09-09 | プラズマ表示装置の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004101788A true JP2004101788A (ja) | 2004-04-02 |
Family
ID=32262426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002262365A Pending JP2004101788A (ja) | 2002-09-09 | 2002-09-09 | プラズマ表示装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004101788A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006079091A (ja) * | 2004-09-07 | 2006-03-23 | Lg Electronics Inc | エネルギー回収回路を含むプラズマディスプレイ装置 |
JP2017219352A (ja) * | 2016-06-03 | 2017-12-14 | トヨタ自動車株式会社 | 絶縁検査用電源装置 |
KR20210038943A (ko) * | 2018-07-27 | 2021-04-08 | 이글 하버 테크놀로지스, 인코포레이티드 | 공간 가변 웨이퍼 바이어스 전력 시스템 |
-
2002
- 2002-09-09 JP JP2002262365A patent/JP2004101788A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006079091A (ja) * | 2004-09-07 | 2006-03-23 | Lg Electronics Inc | エネルギー回収回路を含むプラズマディスプレイ装置 |
JP2017219352A (ja) * | 2016-06-03 | 2017-12-14 | トヨタ自動車株式会社 | 絶縁検査用電源装置 |
KR20210038943A (ko) * | 2018-07-27 | 2021-04-08 | 이글 하버 테크놀로지스, 인코포레이티드 | 공간 가변 웨이퍼 바이어스 전력 시스템 |
KR20210040404A (ko) * | 2018-07-27 | 2021-04-13 | 이글 하버 테크놀로지스, 인코포레이티드 | 나노초 펄서의 펄스 발생 |
JP2021524658A (ja) * | 2018-07-27 | 2021-09-13 | イーグル ハーバー テクノロジーズ, インク.Eagle Harbor Technologies, Inc. | ナノ秒パルサーパルス発生 |
KR102575498B1 (ko) * | 2018-07-27 | 2023-09-08 | 이글 하버 테크놀로지스, 인코포레이티드 | 공간 가변 웨이퍼 바이어스 전력 시스템 |
KR102579260B1 (ko) * | 2018-07-27 | 2023-09-18 | 이글 하버 테크놀로지스, 인코포레이티드 | 나노초 펄서의 펄스 발생 |
JP7503047B2 (ja) | 2018-07-27 | 2024-06-19 | イーグル ハーバー テクノロジーズ,インク. | ナノ秒パルサーパルス発生 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6862009B2 (en) | Plasma display panel and method for driving the same | |
US6680581B2 (en) | Apparatus and method for driving plasma display panel | |
US20060038750A1 (en) | Driving apparatus of plasma display panel and plasma display | |
KR100467448B1 (ko) | 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법 | |
KR20030003564A (ko) | 교류형 플라즈마 디스플레이 패널의 유지 구동 장치의에너지 회수 회로 | |
US6483490B1 (en) | Method and apparatus for providing sustaining waveform for plasma display panel | |
JPH11282416A (ja) | プラズマディスプレイパネルの駆動回路、その駆動方法およびプラズマディスプレイパネル装置 | |
JP2004133475A (ja) | プラズマディスプレイパネルの駆動装置及び駆動方法 | |
US7671824B2 (en) | Plasma display and driving method thereof | |
KR100450203B1 (ko) | 플라즈마 디스플레이 패널과 그 구동 장치 및 그 구동 방법 | |
EP1796068A1 (en) | Plasma display apparatus | |
JP2005115390A (ja) | プラズマディスプレイパネルのエネルギー回収装置および方法 | |
US7719490B2 (en) | Plasma display apparatus | |
KR100502905B1 (ko) | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 | |
KR100612508B1 (ko) | 플라즈마 표시 패널의 구동 장치 | |
JP2004101788A (ja) | プラズマ表示装置の駆動方法 | |
US20060250327A1 (en) | Energy recovery device for plasma display panel | |
KR20070076976A (ko) | 플라즈마 디스플레이 장치 | |
KR20060043063A (ko) | 용량성 부하구동장치, 및 그것을 탑재한 플라즈마 디스플레이 | |
US20060290610A1 (en) | Plasma display apparatus and method of driving the same | |
KR100502906B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
KR100490615B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
Lee et al. | Resonant pole inverter to drive the data electrodes of AC plasma display panel | |
KR100502348B1 (ko) | 플라즈마 디스플레이 패널의 어드레스 구동회로를 위한전력 회생 회로 | |
JP2006259061A (ja) | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A521 | Written amendment |
Effective date: 20080825 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080916 |