JP2004096134A - Resin-sealed semiconductor device - Google Patents

Resin-sealed semiconductor device Download PDF

Info

Publication number
JP2004096134A
JP2004096134A JP2003426020A JP2003426020A JP2004096134A JP 2004096134 A JP2004096134 A JP 2004096134A JP 2003426020 A JP2003426020 A JP 2003426020A JP 2003426020 A JP2003426020 A JP 2003426020A JP 2004096134 A JP2004096134 A JP 2004096134A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
lead
die pad
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003426020A
Other languages
Japanese (ja)
Other versions
JP4002235B2 (en
Inventor
Yoshinori Miyaki
宮木　美典
Hiromichi Suzuki
鈴木　博通
Kazunari Suzuki
鈴木　一成
Takafumi Nishida
西田　隆文
Fujio Ito
伊藤　富士夫
Kunihiro Tsubosaki
坪崎　邦宏
Akihiko Kameoka
亀岡　昭彦
Kunihiko Nishi
西　邦彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Hitachi Solutions Technology Ltd
Original Assignee
Renesas Technology Corp
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi ULSI Systems Co Ltd filed Critical Renesas Technology Corp
Priority to JP2003426020A priority Critical patent/JP4002235B2/en
Publication of JP2004096134A publication Critical patent/JP2004096134A/en
Application granted granted Critical
Publication of JP4002235B2 publication Critical patent/JP4002235B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technique capable of increasing the yield of a resin-sealed semiconductor device and the yield in the manufacturing process of the resin-sealed semiconductor device. <P>SOLUTION: A method for manufacturing the resin-sealed semiconductor device in which a die pad is formed with an area smaller than that of a semiconductor chip to be mounted on the main surface thereof and the semiconductor chip and the die pad are sealed with a resin sealing body, wherein the semiconductor chip and the die pad are so arranged in the cavity of a mold die that the gap between the undersurface of the die pad and the inner wall surface of the cavity facing thereto is narrower than the gap between the main surface of the semiconductor chip and the inner wall surface of the cavity facing thereto by a distance corresponding to the thickness of the die pad, and the resin sealing body is formed by simultaneously injecting the resin from the center gate into the cavity, thereby the semiconductor chip is not pushed upward by the resin which is filled in the region on the undersurface side of the semiconductor chip. <P>COPYRIGHT: (C)2004,JPO

Description

　本発明は、樹脂封止型半導体装置に関し、特に、樹脂封止体がトランスファモールド法で形成される樹脂封止型半導体装置及びその製造方法に適用して有効な技術に関するものである。 The present invention relates to a resin-encapsulated semiconductor device, and more particularly to a resin-encapsulated semiconductor device in which a resin-encapsulated body is formed by a transfer molding method and a technique effective when applied to a method for manufacturing the same.

　樹脂封止型半導体装置は、その組立プロセスにおいて、リードフレームの枠体に支持リードを介して支持されたダイパッド（タブとも言う）のチップ搭載面に半導体チップを搭載し、その後、前記半導体チップの主面に配置された外部端子と前記リードフレームの枠体に支持されたリードのインナー部とをボンディングワイヤで電気的に接続し、その後、前記半導体チップ、ダイパッド、支持リード、リードのインナー部及びボンディングワイヤ等を樹脂封止体で封止し、その後、前記リードフレームの枠体から前記支持リード及びリードのアウター部を切断し、その後、前記リードのアウター部を所定の形状に成形することにより形成される。 In the resin-encapsulated semiconductor device, a semiconductor chip is mounted on a chip mounting surface of a die pad (also referred to as a tab) supported via support leads on a frame of a lead frame in an assembling process. The external terminals arranged on the main surface and the inner part of the lead supported by the frame of the lead frame are electrically connected by a bonding wire, and thereafter, the semiconductor chip, the die pad, the supporting lead, the inner part of the lead and By sealing a bonding wire or the like with a resin sealing body, thereafter, cutting the support lead and the outer part of the lead from the frame of the lead frame, and thereafter, molding the outer part of the lead into a predetermined shape. It is formed.

　前記樹脂封止型半導体装置の樹脂封止体は、大量生産に好適なトランスファモールド法に基づいて形成される。具体的には、モールド金型の上型と下型との間に、前段の工程（ダイボンディング工程及びワイヤボンディング工程）が施されたリードフレームを配置すると共に、前記モールド金型のキャビティ内に、半導体チップ、ダイパッド、支持リード、リードのインナー部及びボンディングワイヤ等を配置し、その後、前記モールド金型のポットからランナー及びゲートを通してキャビティ内に樹脂を加圧注入することにより形成される。 The resin-sealed body of the resin-sealed semiconductor device is formed based on a transfer molding method suitable for mass production. Specifically, a lead frame having undergone the preceding steps (die bonding step and wire bonding step) is disposed between the upper mold and the lower mold of the mold, and the lead frame is placed in the cavity of the mold. A semiconductor chip, a die pad, a support lead, an inner portion of a lead, a bonding wire, and the like are arranged, and thereafter, a resin is press-injected into a cavity from a pot of the mold through a runner and a gate.

　前記樹脂封止体の形成工程においては、キャビティ内への樹脂の未充填、即ちボイドの発生を抑制するため、第１６図（模式断面図）に示すように、半導体チップ２の主面からそれと対向するキャビティ１１の内壁面までの隙間Ｌ１とダイパッド３Ａの裏面からそれと対向するキャビティ１１の内壁面までの隙間Ｌ２とが同一になるように、キャビティ１１内に半導体チップ２及びダイパッド３Ａを配置し、半導体チップ２の主面側の充填領域１１Ａに流れ込む樹脂の流動性と半導体チップ２の裏面側の充填領域１１Ｂに流れ込む樹脂の流動性を同一にする試みがなされている。また、キャビティ２内への樹脂の注入量を制御するゲートとして、リードフレーム３の上側及び下側に位置するセンタ・ゲート（上下ゲートとも言う）１２を採用し、半導体チップ１の主面側の充填領域１１Ａ及びその裏面側の充填領域１１Ｂに樹脂を同時に充填する試みもなされている。 In the step of forming the resin sealing body, as shown in FIG. 16 (schematic sectional view), the resin is not filled into the cavity, that is, the generation of voids is suppressed. The semiconductor chip 2 and the die pad 3A are arranged in the cavity 11 such that the gap L1 to the inner wall surface of the opposing cavity 11 is the same as the gap L2 from the back surface of the die pad 3A to the inner wall surface of the cavity 11 opposing the same. Attempts have been made to make the fluidity of the resin flowing into the filling region 11A on the main surface side of the semiconductor chip 2 and the fluidity of the resin flowing into the filling region 11B on the back surface side of the semiconductor chip 2 the same. Further, as gates for controlling the amount of resin injected into the cavity 2, center gates (also referred to as upper and lower gates) 12 located above and below the lead frame 3 are employed. Attempts have also been made to simultaneously fill the filling region 11A and the filling region 11B on the back side thereof with resin.

　ところで、前記樹脂封止型半導体装置においては、ダイパッドが半導体チップと共に樹脂封止体で封止されるので、樹脂封止体に含まれている水分がダイパッドの裏面に溜り易い。ダイパッドの裏面に溜った水分は、製品完成後の環境試験である温度サイクル試験時の熱や実装時の熱によって気化膨張し、樹脂封止体に亀裂（パッケージクラック）をもたらす要因となる。 By the way, in the resin-sealed semiconductor device, since the die pad is sealed together with the semiconductor chip by the resin seal, moisture contained in the resin seal easily accumulates on the back surface of the die pad. Moisture accumulated on the back surface of the die pad is vaporized and expanded by heat during a temperature cycle test, which is an environmental test after product completion, or heat during mounting, and causes a crack (package crack) in the resin sealing body.

　そこで、このような技術的課題を解決する技術として、ダイパッドの面積を半導体チップの面積に比べて小さくした技術が特開昭６３−２０４７５３号公報に開示されている。この技術によれば、樹脂封止体の樹脂に含まれている水分がダイパッドの裏面に溜る現象を抑制することができるので、溜った水分の気化膨張による樹脂封止体の亀裂（パッケージクラック）を防止できる。 Therefore, as a technique for solving such a technical problem, Japanese Patent Application Laid-Open No. 63-204753 discloses a technique in which the area of the die pad is made smaller than the area of the semiconductor chip. According to this technique, the phenomenon that water contained in the resin of the resin sealing body accumulates on the back surface of the die pad can be suppressed, so that cracks (package cracks) in the resin sealing body due to vaporization and expansion of the accumulated water. Can be prevented.

特開昭６３−２０４７５３号公報JP-A-63-204753

　しかしながら、第１７図（模式断面図）に示すように、ダイパッド３Ａの面積を半導体チップ２の面積に比べて小さくした場合、ダイパッド３Ａの面積の縮小に相当する分、半導体チップ２の裏面側の充填領域１１Ｂが広くなり、半導体チップ２の裏面側の充填領域１１Ｂを流れる樹脂の流動性が半導体チップ２の主面側の充填領域１１Ａを流れる樹脂の流動性に比べて高くなる。つまり、半導体チップ２の裏面側の充填領域１１Ｂへの樹脂の充填が半導体チップ２の主面側の充填領域１１Ａへの樹脂の充填よりも先に完了する。このため、第１８図（模式断面図）に示すように、半導体チップ２の裏面側の充填領域１１Ｂに充填された樹脂１Ａによって半導体チップ２がその上方へ押し上げられ、半導体チップ２、ボンディングワイヤ等が樹脂封止体から露出する不具合が発生し、樹脂封止型半導体装置の歩留まりが著しく低下する。 However, as shown in FIG. 17 (schematic cross-sectional view), when the area of the die pad 3A is smaller than the area of the semiconductor chip 2, the lower surface of the semiconductor chip 2 corresponds to the reduction of the area of the die pad 3A. The filling region 11B becomes wider, and the fluidity of the resin flowing in the filling region 11B on the back surface side of the semiconductor chip 2 becomes higher than the fluidity of the resin flowing in the filling region 11A on the main surface side of the semiconductor chip 2. That is, filling of the filling region 11B on the back surface side of the semiconductor chip 2 with resin is completed before filling of the filling region 11A on the main surface side of the semiconductor chip 2 with resin. For this reason, as shown in FIG. 18 (schematic sectional view), the semiconductor chip 2 is pushed upward by the resin 1A filled in the filling area 11B on the back surface side of the semiconductor chip 2, and the semiconductor chip 2, the bonding wires, and the like. Is exposed from the resin-sealed body, and the yield of the resin-sealed semiconductor device is significantly reduced.

　一方、ＱＦＰ構造を採用する樹脂封止型半導体装置においては、半導体チップの角部の外側領域に支持リードが配置され、半導体チップの一辺の外側領域に複数本のリード及び複数本のボンディングワイヤが配置されている。即ち、半導体チップの角部の外側領域は半導体チップの一辺の外側領域に比べて粗密状態になっており、この半導体チップの角部の外側領域では半導体チップの一辺の外側領域に比べて樹脂の流動性が高い。このため、半導体チップの角部の外側領域からその一辺の外側領域に流れ込む樹脂によってボンディングワイヤにワイヤ流れが生じ易くなり、隣接するボンディングワイヤ間において短絡が発生し、樹脂封止型半導体装置の歩留まりが著しく低下する。このボンディングワイヤ間の短絡は、半導体チップの角部の外側領域に最も隣接する初段リードに接続されたボンディングワイヤと、初段リードに隣接する次段リードに接続されたボンディングワイヤとの間において顕著になる。 On the other hand, in a resin-encapsulated semiconductor device employing a QFP structure, support leads are arranged in a region outside a corner of a semiconductor chip, and a plurality of leads and a plurality of bonding wires are formed in a region outside one side of the semiconductor chip. Are located. That is, the outer region of the corner of the semiconductor chip is in a denser state than the outer region of one side of the semiconductor chip, and the outer region of the corner of the semiconductor chip is made of resin compared to the outer region of one side of the semiconductor chip. High fluidity. Therefore, the resin flowing from the outer region of the corner of the semiconductor chip to the outer region of one side of the semiconductor chip easily causes a wire to flow in the bonding wire, a short circuit occurs between adjacent bonding wires, and the yield of the resin-encapsulated semiconductor device increases. Is significantly reduced. This short circuit between the bonding wires is remarkable between the bonding wire connected to the first-stage lead closest to the outer region of the corner of the semiconductor chip and the bonding wire connected to the next-stage lead adjacent to the first-stage lead. Become.

　本発明の目的は、樹脂封止型半導体装置の歩留まりを高めることが可能な技術を提供することにある。
　本発明の他の目的は、樹脂封止型半導体装置の製造プロセスでの歩留まりを高めることが可能な技術を提供することにある。
　本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。 An object of the present invention is to provide a technique capable of increasing the yield of a resin-encapsulated semiconductor device.
Another object of the present invention is to provide a technique capable of increasing the yield in a manufacturing process of a resin-encapsulated semiconductor device.
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

　本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）ダイパッドがその主面に搭載される半導体チップの面積に比べて小さい面積で形成され、前記半導体チップ及びダイパッドが樹脂封止体で封止される樹脂封止型半導体装置の製造方法であって、リードフレームの枠体に支持リードを介して支持されたダイパッドの主面に半導体チップを搭載する工程と、モールド金型の上型と下型との間に前記リードフレームを配置すると共に、前記モールド金型のキャビティ内に、前記ダイパッドの裏面からそれと対向する前記キャビティの内壁面までの隙間が前記半導体チップの主面からそれと対向する前記キャビティの内壁面までの隙間よりも前記ダイパッドの厚さに相当する分だけ狭くなるように、前記半導体チップ及びダイパッドを配置する工程と、前記半導体チップの一側面側に位置するゲートから前記キャビティに樹脂を注入する工程を備える。さらに前記モールド金型のゲートは、前記リードフレームの上側及び下側に位置するセンタ・ゲートを用い、前記センタ・ゲートから前記キャビティの上下に樹脂を同時に注入して樹脂封止体を形成する工程とを備える。 The following is a brief description of an outline of typical inventions disclosed in the present application.
(1) A method for manufacturing a resin-encapsulated semiconductor device in which a die pad is formed with an area smaller than an area of a semiconductor chip mounted on its main surface, and the semiconductor chip and the die pad are sealed with a resin encapsulant. A step of mounting a semiconductor chip on a main surface of a die pad supported via support leads on a frame of a lead frame, and disposing the lead frame between an upper mold and a lower mold of a mold. In the cavity of the mold, the gap from the back surface of the die pad to the inner wall surface of the cavity opposed thereto is larger than the gap from the main surface of the semiconductor chip to the inner wall surface of the cavity opposed thereto. Arranging the semiconductor chip and the die pad so that the semiconductor chip and the die pad are narrowed by an amount corresponding to the thickness; Comprising the step of injecting a resin into the cavity from over and. Forming a resin sealing body by simultaneously injecting a resin from the center gate to above and below the cavity using a center gate located above and below the lead frame as a gate of the molding die; And

（２）半導体チップの主面の少なくとも一辺側にその一辺に沿って複数個の外部端子が配列され、前記半導体チップの一辺の外側にその一辺に沿って複数本のリードが配列され、前記複数個の外部端子の夫々にボンディングワイヤを介して前記複数本のリードの夫々の一端側が電気的に接続され、これらが樹脂封止体で封止される樹脂封止型半導体装置であって、前記複数本のリードのうち、少なくとも、前記半導体チップの角部の外側領域に最も隣接する初段リードの一端側と前記初段リードに隣接する次段リードの一端側との間隔を、他のリードの一端側での間隔に比べて広くする。 (2) A plurality of external terminals are arranged along at least one side of the main surface of the semiconductor chip along one side thereof, and a plurality of leads are arranged along one side outside one side of the semiconductor chip. A resin-sealed semiconductor device, wherein one end of each of the plurality of leads is electrically connected to each of the external terminals via a bonding wire, and these are sealed with a resin-sealed body; Of the plurality of leads, at least the distance between one end of the first-stage lead closest to the outer region of the corner of the semiconductor chip and one end of the next-stage lead adjacent to the first-stage lead is set to one end of the other lead. Make it wider than the gap on the side.

　上述した手段（１）によれば、キャビティ内に配置された半導体チップの主面側の充填領域とその裏面側の充填領域とがほぼ同一になり、半導体チップの主面側の充填領域を流れる樹脂の流動性とその裏面側の充填領域を流れる樹脂の流動性をほぼ同一にすることができる。さらに、センタ・ゲートの採用により、半導体チップの主面側の充填領域及びその裏面側の充填領域にほぼ同時に樹脂を供給することができる。従って、半導体チップの主面側の充填領域への樹脂の充填及びその裏面側の充填領域への樹脂の充填をほぼ同時に完了することができるので、半導体チップの裏面側の充填領域に充填された樹脂によって半導体チップがその上方へ押し上げられる不具合を低減できる。この結果、半導体チップ、ボンディングワイヤ等が樹脂封止体から露出する不具合を防止できるので、樹脂封止型半導体装置の歩留まりを高めることができる。 According to the above-mentioned means (1), the filling region on the main surface side of the semiconductor chip disposed in the cavity and the filling region on the back surface side thereof are substantially the same, and flow through the filling region on the main surface side of the semiconductor chip. The fluidity of the resin and the fluidity of the resin flowing through the filling region on the back surface side can be made substantially the same. Further, by using the center gate, the resin can be supplied to the filling region on the main surface side of the semiconductor chip and the filling region on the back surface thereof almost simultaneously. Accordingly, the filling of the resin in the filling region on the main surface side of the semiconductor chip and the filling of the resin in the filling region on the back surface side of the semiconductor chip can be completed almost at the same time. The problem that the semiconductor chip is pushed upward by the resin can be reduced. As a result, the problem that the semiconductor chip, the bonding wires, and the like are exposed from the resin sealing body can be prevented, and the yield of the resin sealing type semiconductor device can be increased.

　上述した手段（２）によれば、半導体チップの角部の外側領域に最も隣接する初段リードの一端側に接続されたボンディングワイヤと、初段リードに隣接する次段リードの一端側に接続されたボンディングワイヤとの隙間を広げることができるので、樹脂封止体の形成工程において、半導体チップの角部の外側領域からその一辺の外側領域に流れ込む樹脂によってワイヤ流れが生じても、それらのボンディングワイヤ間での短絡を抑制することができる。この結果、樹脂封止型半導体装置の歩留まりを高めることができる。 According to the above means (2), the bonding wire connected to one end of the first-stage lead closest to the outer region of the corner of the semiconductor chip and the one end of the next-stage lead adjacent to the first-stage lead are connected. Since the gap with the bonding wire can be widened, even if the wire flows due to the resin flowing from the outer region of the corner portion of the semiconductor chip to the outer region of one side in the step of forming the resin sealing body, the bonding wire A short circuit between them can be suppressed. As a result, the yield of the resin-encapsulated semiconductor device can be increased.

　本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
　本発明によれば、樹脂封止型半導体装置の歩留まりを高めることができる。
　本発明によれば、樹脂封止型半導体装置の製造プロセスでの歩留まりを高めることができる。 The effects obtained by the typical inventions among the inventions disclosed in the present application will be briefly described as follows.
According to the present invention, the yield of the resin-encapsulated semiconductor device can be increased.
According to the present invention, the yield in the manufacturing process of the resin-encapsulated semiconductor device can be increased.

　以下、本発明の構成について、実施形態とともに説明する。
　なお、実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。 Hereinafter, the configuration of the present invention will be described together with embodiments.
In all the drawings for describing the embodiments, components having the same function are denoted by the same reference numerals, and a repeated description thereof will be omitted.

　（実施形態１）
　本実施形態の樹脂封止型半導体装置は、第１図及び第２図に示すように、ダイパッド３Ａのチップ搭載面（主面）に半導体チップ２を搭載している。
　前記半導体チップ２の平面形状は、例えば、９［ｍｍ］×９［ｍｍ］の外形寸法からなる正方形状で形成されている。半導体チップ２は、例えば、単結晶珪素からなる半導体基板及びその主面上に形成された配線層を主体とする構造で構成されている。 (Embodiment 1)
In the resin-encapsulated semiconductor device of the present embodiment, as shown in FIGS. 1 and 2, the semiconductor chip 2 is mounted on the chip mounting surface (main surface) of the die pad 3A.
The planar shape of the semiconductor chip 2 is, for example, a square having an outer dimension of 9 [mm] × 9 [mm]. The semiconductor chip 2 has a structure mainly including, for example, a semiconductor substrate made of single crystal silicon and a wiring layer formed on a main surface thereof.

　前記半導体チップ２には、例えば、論理回路システム、又は論理回路システムと記憶回路システムとを混在させた混合回路システムが搭載されている。また、半導体チップ２の主面には、その主面の各辺に沿って配列された複数個の外部端子（ボンディングパッド）２Ａが配置されている。この複数個の外部端子２Ａの夫々は、半導体チップ２の配線層のうち、最上層の配線層に形成され、例えばアルミニウム（Ａｌ）膜又はアルミニウム合金膜で形成されている。 The semiconductor chip 2 is equipped with, for example, a logic circuit system or a mixed circuit system in which a logic circuit system and a storage circuit system are mixed. On the main surface of the semiconductor chip 2, a plurality of external terminals (bonding pads) 2A are arranged along each side of the main surface. Each of the plurality of external terminals 2A is formed in the uppermost wiring layer among the wiring layers of the semiconductor chip 2, and is formed of, for example, an aluminum (Al) film or an aluminum alloy film.

　前記半導体チップ２の各辺の外側には、その各辺に沿って配列された複数本のリード３Ｃが配置されている。この複数本のリード３Ｃの夫々のインナー部３Ｃ１は、ボンディングワイヤ５を介して、半導体チップ２の主面に配置された複数個の外部端子２Ａの夫々に電気的に接続されている。 外側 A plurality of leads 3C arranged along each side are arranged outside each side of the semiconductor chip 2. Each of the inner portions 3C1 of the plurality of leads 3C is electrically connected via a bonding wire 5 to each of a plurality of external terminals 2A arranged on the main surface of the semiconductor chip 2.

　前記ボンディングワイヤ５としては例えば金（Ａｕ）ワイヤを使用する。また、ボンディングワイヤ５としては、例えば、アルミニウム（Ａｌ）ワイヤ、銅（Ｃｕ）ワイヤ、金属ワイヤの表面に絶縁性樹脂を被覆した被覆ワイヤ等を使用してもよい。ボンディングワイヤ５は、例えば熱圧着に超音波振動を併用したボンディング法により接続される。 金 For example, a gold (Au) wire is used as the bonding wire 5. Further, as the bonding wire 5, for example, an aluminum (Al) wire, a copper (Cu) wire, a coated wire in which a surface of a metal wire is coated with an insulating resin, or the like may be used. The bonding wire 5 is connected by, for example, a bonding method using ultrasonic vibration in combination with thermocompression bonding.

　前記ダイパッド３Ａには４本の支持リード３Ｂが連結されている。この４本の支持リード３Ｂの夫々は、リードフレームの状態において、リードフレームの枠体にダイパッド３Ａを支持するためのものである。４本の支持リード３Ｂの夫々は、ダイパッド３Ａを交点とするＸ字形状になるように、ダイパッド３Ａの４点を支持している。支持リード３Ｂの幅寸法は例えば０．４［ｍｍ］に設定されている。 ４Four support leads 3B are connected to the die pad 3A. Each of the four support leads 3B is for supporting the die pad 3A on the frame of the lead frame in the state of the lead frame. Each of the four support leads 3B supports four points of the die pad 3A so as to form an X shape having the die pad 3A as an intersection. The width dimension of the support lead 3B is set to, for example, 0.4 [mm].

　前記半導体チップ２、ダイパッド３Ａ、支持リード３Ｂ、リード３Ｃのインナー部３Ｃ１及びボンディングワイヤ５等は、トランスファモールド法で形成された樹脂封止体１で封止されている。樹脂封止体１は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の樹脂で形成されている。トランスファモールド法は、ポット、ランナー、ゲート及びキャビティ等を備えたモールド金型を使用し、ポットからランナー及びゲートを通してキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。 (4) The semiconductor chip 2, the die pad 3A, the support leads 3B, the inner portions 3C1 of the leads 3C, the bonding wires 5, and the like are sealed with a resin sealing body 1 formed by a transfer molding method. The resin sealing body 1 is formed of, for example, a biphenyl-based resin to which a phenol-based curing agent, silicone rubber, a filler, and the like are added for the purpose of reducing stress. The transfer molding method is a method of using a mold having a pot, a runner, a gate, a cavity, and the like, and injecting a resin from the pot into the cavity through the runner and the gate to form a resin sealing body.

　前記樹脂封止体１の平面形状は、例えば、１４［ｍｍ］×１４［ｍｍ］の外形寸法からなる正方形状で形成されている。この樹脂封止体１の各辺の外側には、複数本のリード３Ｃの夫々のアウター部３Ｃ２が配置されている。複数本のリード３Ｃの夫々のアウター部３Ｃ２は、樹脂封止体１の各辺に沿って配列され、例えばガルウィング形状に成形されている。即ち、本実施形態の樹脂封止型半導体装置はＱＦＰ(Ｑuad Ｆlat Ｐackage)構造で構成されている。 平面 The planar shape of the resin sealing body 1 is, for example, a square shape having an outer dimension of 14 [mm] × 14 [mm]. Outer portions 3C2 of a plurality of leads 3C are arranged outside each side of the resin sealing body 1. The outer portions 3C2 of the plurality of leads 3C are arranged along each side of the resin sealing body 1, and are formed, for example, in a gull wing shape. That is, the resin-encapsulated semiconductor device of the present embodiment has a QFP (Quad Flat Package) structure.

　前記ダイパッド３Ａの平面形状は、例えば、２〜４［ｍｍ］φの外形寸法からなる円形状で形成されている。即ち、本実施形態のダイパッド３Ａは、半導体チップ２の面積に比べて小さい面積で形成されている。このように、ダイパッド３Ａを半導体チップ２の面積に比べて小さい面積で形成することにより、樹脂封止体１の樹脂に含まれている水分がダイパッド３Ａの裏面に溜る現象を抑制することができるので、水分の気化膨張による樹脂封止体１の亀裂を防止することができる。 The planar shape of the die pad 3A is, for example, a circular shape having an outer dimension of 2 to 4 [mm] φ. That is, the die pad 3 </ b> A of the present embodiment is formed with a smaller area than the area of the semiconductor chip 2. As described above, by forming the die pad 3A with an area smaller than the area of the semiconductor chip 2, it is possible to suppress the phenomenon that moisture contained in the resin of the resin sealing body 1 accumulates on the back surface of the die pad 3A. Therefore, cracking of the resin sealing body 1 due to vaporization and expansion of water can be prevented.

　また、樹脂封止体１の形成工程において、ボンディングワイヤ５の中間部が垂れ下がっても、半導体チップ２の外周囲の外側にはダイパッド３Ａが存在しないので、ダイパッド３Ａとボンディングワイヤ５との接触を防止することができる。ボンディングワイヤ５の中間部の垂れ下がりは、ボンディングワイヤ５の長さが長くなればなるほど顕著になる。 In the step of forming the resin sealing body 1, even if the intermediate portion of the bonding wire 5 hangs down, the die pad 3 </ b> A does not exist outside the outer periphery of the semiconductor chip 2. Can be prevented. The sagging of the intermediate portion of the bonding wire 5 becomes more remarkable as the length of the bonding wire 5 becomes longer.

　また、半導体チップ２の面積をダイパッド３Ａの面積まで縮小しても、半導体チップ２の外周囲の外側にはダイパッド３Ａが存在せず、ボンディングワイヤ５の中間部が垂れ下がっても、ダイパッド３Ａとボンディングワイヤ５とが接触しないので、外形寸法の異なる半導体チップ２を搭載することができる。 Further, even if the area of the semiconductor chip 2 is reduced to the area of the die pad 3A, the die pad 3A does not exist outside the outer periphery of the semiconductor chip 2 and even if the intermediate portion of the bonding wire 5 hangs down, Since the wires 5 do not contact, the semiconductor chips 2 having different external dimensions can be mounted.

　前記半導体チップ１の主面と対向するその裏面の中央領域は接着材４を介在してダイパッド３Ａのチップ搭載面に接着固定されている。接着材４は例えばエポキシ系の銀（Ａｇ）ペースト材で形成されている。接着材４は、半導体チップ２のボンディング工程において、ダイパッド３Ａのチップ搭載面に多点塗布法で塗布される。 {Circle around (2)} A central region of the back surface of the semiconductor chip 1 opposite to the main surface is bonded and fixed to the chip mounting surface of the die pad 3A with an adhesive 4 interposed therebetween. The adhesive 4 is formed of, for example, an epoxy-based silver (Ag) paste material. The adhesive 4 is applied to the chip mounting surface of the die pad 3A by a multi-point application method in the bonding step of the semiconductor chip 2.

　前記支持リード３Ｂは、第３図に示すように、リード部３Ｂ１とリード部３Ｂ２とで構成されている。リード部３Ｂ１は、その板厚方向（上下方向）において、第２図に示すリード３Ｃのインナー部３Ｃ１と同一の位置に配置され、リード部３Ｂ２は、その板厚方向（上下方向）において、ダイパッド３Ａと同一の位置に配置されている。即ち、本実施形態の樹脂封止型半導体装置は、ダイパッド３Ａのチップ搭載面をリード３Ｃのインナー部３Ｃ１の上面（ボンディング面）よりもその板厚方向に下げた構造で構成されている。 (3) The support lead 3B includes a lead 3B1 and a lead 3B2, as shown in FIG. The lead portion 3B1 is arranged at the same position as the inner portion 3C1 of the lead 3C shown in FIG. 2 in the plate thickness direction (vertical direction), and the lead portion 3B2 is positioned at the die pad in the plate thickness direction (vertical direction). It is arranged at the same position as 3A. That is, the resin-encapsulated semiconductor device of the present embodiment has a structure in which the chip mounting surface of the die pad 3A is lower in the thickness direction than the upper surface (bonding surface) of the inner portion 3C1 of the lead 3C.

　前記樹脂封止体１において、第２図及び第３図に示すように、半導体チップ２の主面上での樹脂の厚さ寸法Ｌ１は、ダイパッド３Ａの裏面上での樹脂の厚さ寸法Ｌ２に比べて、ダイパッド３Ａの厚さに相当する分だけ厚くなっている。即ち、半導体チップ２は、樹脂封止体１の厚さ方向において、樹脂封止体１のほぼ中央位置に配置されている。 In the resin sealing body 1, as shown in FIGS. 2 and 3, the thickness L1 of the resin on the main surface of the semiconductor chip 2 is the thickness L2 of the resin on the back surface of the die pad 3A. Is thicker by an amount corresponding to the thickness of the die pad 3A. That is, the semiconductor chip 2 is arranged at a substantially central position of the resin sealing body 1 in the thickness direction of the resin sealing body 1.

　このように構成された樹脂封止型半導体装置は、第４図に示すリードフレーム３を用いた製造プロセスで製造される。
　前記リードフレーム３は、枠体３Ｅで規定された領域内に、ダイパッド３Ａ、４本の支持リード３Ｂ、複数本のリード３Ｃ等を配置している。ダイパッド３Ａは４本の支持リード３Ｂを介して枠体３Ｅに連結されている。複数本のリード３Ｃの夫々は枠体３Ｅに連結され、かつタイバー（ダムバー）３Ｄで互いに連結されている。 The resin-encapsulated semiconductor device thus configured is manufactured by a manufacturing process using the lead frame 3 shown in FIG.
The lead frame 3 has a die pad 3A, four support leads 3B, a plurality of leads 3C, and the like arranged in a region defined by a frame 3E. The die pad 3A is connected to the frame 3E via four support leads 3B. Each of the plurality of leads 3C is connected to the frame 3E and is connected to each other by a tie bar (dam bar) 3D.

　前記リード３Ｃは、樹脂封止体１で封止されるインナー部３Ｃ１と、所定の形状に成形されるアウター部３Ｃ２とで構成されている。支持リード３Ｂは、リード部３Ｂ１とリード部３Ｂ２とで構成されている。リード部３Ｂ１は、その板厚方向（上下方向）において、リード３Ｃのイナー部３Ｃ１と同一の位置に配置され、リード部３Ｂ２は、その板厚方向（上下方向）において、ダイパッド３Ａと同一の位置に配置されている。 The lead 3C is composed of an inner part 3C1 sealed with the resin sealing body 1 and an outer part 3C2 molded into a predetermined shape. The support lead 3B includes a lead portion 3B1 and a lead portion 3B2. The lead portion 3B1 is disposed at the same position as the inner portion 3C1 of the lead 3C in the plate thickness direction (vertical direction), and the lead portion 3B2 is disposed at the same position as the die pad 3A in the plate thickness direction (vertical direction). Are located in

　前記リードフレーム３は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）系の合金又は銅（Ｃｕ）若しくは銅系の合金で形成されている。このリードフレーム３は、平板材にエッチング加工又はプレス加工を施し、所定のパターンを形成した後、支持リード３Ｂにプレス加工を施すことにより形成される。 The lead frame 3 is made of, for example, an iron (Fe) -nickel (Ni) alloy, copper (Cu), or a copper alloy. The lead frame 3 is formed by subjecting a flat plate material to etching or pressing, forming a predetermined pattern, and then pressing the supporting lead 3B.

　前記リードフレーム３の枠体３Ｅに支持リード３Ｂが連結された領域の近傍には樹脂注入用の貫通穴３Ｆが形成されている。この貫通穴３Ｆは、樹脂封止体１の形成工程において、モールド金型のポットからランナーを通して供給された樹脂をリードフレーム３の上側及び下側に分流させるためのものである。 貫通 A through hole 3F for resin injection is formed in the vicinity of a region where the support lead 3B is connected to the frame 3E of the lead frame 3. The through holes 3 </ b> F are for diverting the resin supplied from the pot of the mold through the runner to the upper side and the lower side of the lead frame 3 in the step of forming the resin sealing body 1.

　前記支持リード３Ｂの長さはダイパッド３Ａの外形寸法が小さくなればなるほど長くなるので、これに伴いダイパッド３Ａは上下方向に変動し易くなる。また、支持リード３Ｂの幅は多ピン化に伴って細くなるので、これに伴いダイパッド３Ａは上下方向に変動し易くなる。また、支持リード３Ｂの厚さは樹脂封止体１の薄型化に伴って薄くなるので、これに伴ってダイパッド３Ａは上下方向に変動し易くなる。 (4) Since the length of the support lead 3B becomes longer as the outer dimensions of the die pad 3A become smaller, the die pad 3A is liable to change in the vertical direction. Further, since the width of the support lead 3B becomes narrower as the number of pins increases, the die pad 3A is liable to fluctuate up and down. Further, since the thickness of the support lead 3B is reduced as the thickness of the resin sealing body 1 is reduced, the die pad 3A is liable to change in the vertical direction.

　次に、前記樹脂封止型半導体装置の製造方法について説明する。
　まず、第４図に示すリードフレーム３を用意する。
　次に、前記リードフレーム３の枠体３Ｅに支持リード３Ｂを介して支持されたダイパッド３Ａのチップ搭載面（主面）に接着材４を多点塗布法で塗布する。
　次に、前記ダイパッド３Ａのチップ搭載面に接着材４を介在して半導体チップ２を搭載する。半導体チップ２は接着材４を介在してダイパッド３Ａのチップ搭載面に接着固定される。
　次に、前記半導体チップ２の外部端子２Ａと、前記リードフレーム３の枠体に支持されたリード３Ｃのインナー部３Ｃ１とをボンディングワイヤ５で電気的に接続する。 Next, a method for manufacturing the resin-encapsulated semiconductor device will be described.
First, the lead frame 3 shown in FIG. 4 is prepared.
Next, the adhesive 4 is applied to the chip mounting surface (main surface) of the die pad 3A supported on the frame 3E of the lead frame 3 via the support leads 3B by a multi-point application method.
Next, the semiconductor chip 2 is mounted on the chip mounting surface of the die pad 3A with the adhesive 4 interposed therebetween. The semiconductor chip 2 is bonded and fixed to the chip mounting surface of the die pad 3A via the adhesive 4.
Next, the external terminals 2A of the semiconductor chip 2 and the inner portions 3C1 of the leads 3C supported on the frame of the lead frame 3 are electrically connected by bonding wires 5.

　次に、第５図及び第６図に示すように、モールド金型１０の上型１０Ａと下型１０Ｂとの間に前記リードフレーム３を配置すると共に、前記モールド金型１０のキャビティ１１内に、ダイパッド３Ａの裏面からそれと対向するキャビティ１１の内壁面までの隙間Ｌ２が半導体チップ２の主面からそれと対向するキャビティ１１の内壁面までの隙間Ｌ１よりもダイパッド３Ａの厚さに相当する分だけ狭くなるように、半導体チップ２及びダイパッド３Ａを配置する。このように、ダイパッド３Ａの裏面からそれと対向するキャビティ１１の内壁面までの隙間Ｌ２が半導体チップ２の主面からそれと対向するキャビティ１１の内壁面までの隙間Ｌ１よりもダイパッド３Ａの厚さに相当する分だけ狭くなるように、キャビティ１１内に半導体チップ２及びダイパッド３Ａを配置することにより、半導体チップ２の主面側での充填領域１１Ａ及びその裏面側での充填領域１１Ｂがほぼ同一になり、半導体チップ２の主面側の充填領域１１Ａを流れる樹脂の流動性とその裏面側の充填領域１１Ｂを流れる樹脂の流動性をほぼ同一にすることができる。 Next, as shown in FIGS. 5 and 6, the lead frame 3 is disposed between the upper die 10A and the lower die 10B of the mold die 10, and the lead frame 3 is placed in the cavity 11 of the mold die 10. The gap L2 from the back surface of the die pad 3A to the inner wall surface of the cavity 11 opposed thereto is larger than the gap L1 from the main surface of the semiconductor chip 2 to the inner wall surface of the cavity 11 opposed thereto by an amount corresponding to the thickness of the die pad 3A. The semiconductor chip 2 and the die pad 3A are arranged so as to be narrow. In this manner, the gap L2 from the back surface of the die pad 3A to the inner wall surface of the cavity 11 facing the die pad 3A is more equivalent to the thickness of the die pad 3A than the gap L1 from the main surface of the semiconductor chip 2 to the inner wall surface of the cavity 11 facing the same. By arranging the semiconductor chip 2 and the die pad 3A in the cavity 11 so as to be as small as possible, the filling region 11A on the main surface side of the semiconductor chip 2 and the filling region 11B on the back surface side thereof become substantially the same. The fluidity of the resin flowing through the filling region 11A on the main surface side of the semiconductor chip 2 and the fluidity of the resin flowing through the filling region 11B on the back surface side thereof can be made substantially the same.

　なお、キャビティ１１内には、半導体チップ２及びダイパッド３Ａの他に、支持リード３Ｂ、リード３Ｃのインナー部３Ｃ１及びボンディングワイヤ５等も配置される。また、モールド金型１０は、キャビティ１１の他に、ポット、ランナー及びセンタ・ゲート１２を備えている。センタ・ゲート１２は、リードフレーム３の上側及び下側に位置し、キャビティ１１内に配置された半導体チップ２の主面側の充填領域１１Ａ及びその裏面側の充填領域１１Ｂに樹脂を同時に供給することができる。センタ・ゲート１２は、リードフレーム３の枠体３Ｅに支持リード３Ｂが連結された領域の近傍に配置されている。 In the cavity 11, in addition to the semiconductor chip 2 and the die pad 3A, support leads 3B, inner portions 3C1 of the leads 3C, bonding wires 5, and the like are also arranged. The mold 10 includes a pot, a runner, and a center gate 12 in addition to the cavity 11. The center gate 12 is located above and below the lead frame 3, and simultaneously supplies the resin to the filling region 11 </ b> A on the main surface side and the filling region 11 </ b> B on the back surface of the semiconductor chip 2 arranged in the cavity 11. be able to. The center gate 12 is arranged near a region where the support lead 3B is connected to the frame 3E of the lead frame 3.

　次に、前記リードフレーム３の上側及び下側に位置するセンタ・ゲート１２からキャビティ１２内に樹脂を加圧注入して樹脂封止体１を形成する。センタ・ゲート１２までの樹脂の供給はモールド金型１０のポットからランナーを通して行なわれる。この工程における樹脂の流れを第７図及び第８図に示す。センタ・ゲート１２から加圧注入された樹脂１Ａは、第７図に示すように、半導体チップ２の主面側の充填領域１１Ａ及びその裏面側の充填領域１１Ｂにほぼ同時に供給される。充填領域１１Ａへの樹脂１Ａの充填は、第８図に示すように、充填領域１１Ｂへの樹脂１Ａの充填とほぼ同時に完了する。即ち、半導体チップ２の裏面側の充填領域１１Ａに充填された樹脂１Ａによって半導体チップ２がその上方へ押し上げられることはない。 Next, resin is injected into the cavity 12 from the center gates 12 located above and below the lead frame 3 to form the resin sealing body 1. The resin is supplied to the center gate 12 from the pot of the mold 10 through a runner. FIGS. 7 and 8 show the flow of the resin in this step. As shown in FIG. 7, the resin 1A pressurized and injected from the center gate 12 is supplied almost simultaneously to the filling region 11A on the main surface of the semiconductor chip 2 and the filling region 11B on the back surface thereof. The filling of the filling region 11A with the resin 1A is completed almost simultaneously with the filling of the filling region 11B with the resin 1A, as shown in FIG. That is, the semiconductor chip 2 is not pushed up by the resin 1A filled in the filling area 11A on the back surface side of the semiconductor chip 2.

　次に、前記リードフレーム３の枠体３Ｅから支持リード３Ｂ及びリード３Ｃのアウター部３Ｃ２を切断し、その後、リード３Ｃのアウター部３Ｃ２をガルウィング形状に成形することにより、第１図、第２図及び第３図に示す樹脂封止型半導体装置がほぼ完成する。 Next, the outer portions 3C2 of the support leads 3B and the leads 3C are cut from the frame 3E of the lead frame 3, and then the outer portions 3C2 of the leads 3C are formed into a gull wing shape, so that FIGS. And the resin-sealed semiconductor device shown in FIG. 3 is almost completed.

　このように、ダイパッド３Ａがその主面に搭載される半導体チップ２の面積に比べて小さい面積で形成され、前記半導体チップ２及びダイパッド３Ａが樹脂封止体１で封止される樹脂封止型半導体装置の製造方法であって、リードフレーム３の枠体３Ｅに支持リード３Ｂを介して支持されたダイパッド３Ａの主面に半導体チップ２を搭載する工程と、モールド金型１０の上型１０Ａと下型１０Ｂとの間に前記リードフレーム３を配置すると共に、前記モールド金型１０のキャビティ１１内に、前記ダイパッド３Ａの裏面からそれと対向する前記キャビティ１１の内壁面までの隙間Ｌ２が前記半導体チップ２の主面からそれと対向する前記キャビティ１１の内壁面までの隙間Ｌ１よりも前記ダイパッド３Ａの厚さに相当する分だけ狭くなるように、前記半導体チップ２及びダイパッド３Ａを配置する工程と、前記半導体チップの一側面側から前記キャビティ１１に樹脂を注入する工程を備える。さらに、前記樹脂注入工程は、前記リードフレーム３の上側及び下側に位置するセンタ・ゲート１２から前記キャビティ１１内に樹脂を同時に注入して樹脂封止体１を形成する工程とを備える。 As described above, the die pad 3A is formed with an area smaller than the area of the semiconductor chip 2 mounted on the main surface thereof, and the semiconductor chip 2 and the die pad 3A are sealed by the resin sealing body 1. A method of manufacturing a semiconductor device, comprising the steps of: mounting a semiconductor chip 2 on a main surface of a die pad 3A supported via a support lead 3B on a frame 3E of a lead frame 3; The lead frame 3 is disposed between the lower die 10B and the gap L2 from the back surface of the die pad 3A to the inner wall surface of the cavity 11 facing the die pad 3A in the cavity 11 of the mold die 10. 2 is smaller than the gap L1 from the main surface of the die pad 2 to the inner wall surface of the cavity 11 opposed thereto by an amount corresponding to the thickness of the die pad 3A. In, and a step of placing the semiconductor chip 2 and the die pad 3A, the step of injecting a resin into the cavity 11 from one side of the semiconductor chip. Further, the resin injecting step includes a step of simultaneously injecting resin into the cavity 11 from the center gates 12 located above and below the lead frame 3 to form the resin sealing body 1.

　これにより、キャビティ１１内に配置された半導体チップ２の主面側の充填領域１１Ａとその裏面側の充填領域１１Ｂとがほぼ同一になり、半導体チップ２の主面側の充填領域１１Ａを流れる樹脂の流動性とその裏面側の充填領域１１Ｂを流れる樹脂の流動性をほぼ同一にすることができる。さらに、センタ・ゲート１２の採用により、半導体チップ２の主面側の充填領域１１Ａ及びその裏面側の充填領域１１Ｂにほぼ同時に樹脂を供給することができる。従って、半導体チップ２の主面側の充填領域１１Ａへの樹脂の充填及びその裏面側の充填領域１１Ｂへの樹脂の充填をほぼ同時に完了することができるので、半導体チップ２の裏面側の充填領域に充填された樹脂によって半導体チップ２がその上方へ押し上げられることはない。この結果、半導体チップ２、ボンディングワイヤ５等が樹脂封止体１から露出する不具合を防止できるので、樹脂封止型半導体装置の歩留まりを高めることができる。 As a result, the filling region 11A on the main surface side of the semiconductor chip 2 and the filling region 11B on the back surface of the semiconductor chip 2 arranged in the cavity 11 become substantially the same, and the resin flowing through the filling region 11A on the main surface side of the semiconductor chip 2 And the fluidity of the resin flowing through the filling region 11B on the back side thereof can be made substantially the same. Furthermore, by employing the center gate 12, the resin can be supplied to the filling region 11A on the main surface side of the semiconductor chip 2 and the filling region 11B on the back surface thereof almost simultaneously. Accordingly, the filling of the filling region 11A on the main surface side of the semiconductor chip 2 with the resin and the filling of the filling region 11B on the back surface thereof with the resin can be completed almost at the same time. The semiconductor chip 2 is not pushed upward by the resin filled in the semiconductor chip 2. As a result, the problem that the semiconductor chip 2, the bonding wires 5, and the like are exposed from the resin sealing body 1 can be prevented, so that the yield of the resin sealing type semiconductor device can be increased.

　また、前記ダイパッド３Ａを、その板厚方向において、前記リードフレーム３の枠体３Ｅに支持されたリード３Ｃのインナー部３Ｃ１よりも下方に位置させることにより、樹脂封止体１の厚さを増加させることなく、半導体チップ２の主面側の充填領域１１Ａを流れる樹脂の流動性とその裏面側の充填領域１１Ｂを流れる樹脂の流動性をほぼ同一にすることができる。 In addition, by positioning the die pad 3A below the inner portion 3C1 of the lead 3C supported by the frame 3E of the lead frame 3 in the plate thickness direction, the thickness of the resin sealing body 1 is increased. Without this, the fluidity of the resin flowing in the filling region 11A on the main surface side of the semiconductor chip 2 and the fluidity of the resin flowing in the filling region 11B on the back surface side thereof can be made substantially the same.

　なお、前記樹脂封止型半導体装置は、第９図に示すように、平面が方形状に形成されたダイパッド３Ａを有するリードフレーム３を用いた組立プロセスで製造してもよい。このリードフレーム３を用いた場合においても同様の効果が得られる。 Note that, as shown in FIG. 9, the resin-sealed semiconductor device may be manufactured by an assembly process using a lead frame 3 having a die pad 3A having a square planar surface. The same effect can be obtained when this lead frame 3 is used.

　また、前記樹脂封止型半導体装置は、第１０図に示すように、平面がＸ字形状で形成されたダイパッド３Ａを有するリードフレーム３を用いた組立プロセスで製造してもよい。このリードフレーム３を用いた場合においても同様の効果が得られる。 In addition, as shown in FIG. 10, the resin-sealed semiconductor device may be manufactured by an assembly process using a lead frame 3 having a die pad 3A having an X-shaped plane. The same effect can be obtained when this lead frame 3 is used.

　（実施形態２）
　本実施形態の樹脂封止型半導体装置は、第１１図及び第１２図に示すように、ダイパッド３Ａのチップ搭載面（主面）に半導体チップ２を搭載している。
　前記半導体チップ２の平面形状は、例えば、９［ｍｍ］×９［ｍｍ］の外形寸法からなる正方形状で形成されている。半導体チップ２の主面には、その主面の各辺に沿って配列された複数個の外部端子（ボンディングパッド）２Ａが配置されている。 (Embodiment 2)
In the resin-encapsulated semiconductor device of the present embodiment, as shown in FIGS. 11 and 12, the semiconductor chip 2 is mounted on the chip mounting surface (main surface) of the die pad 3A.
The planar shape of the semiconductor chip 2 is, for example, a square having an outer dimension of 9 [mm] × 9 [mm]. On the main surface of the semiconductor chip 2, a plurality of external terminals (bonding pads) 2A are arranged along each side of the main surface.

　前記半導体チップ２の各辺の外側領域には、その各辺に沿って配列された複数本のリード３Ｃが配置されている。この複数本のリード３Ｃの夫々のインナー部３Ｃ１は、ボンディングワイヤ５を介して、半導体チップ２の主面に配置された複数個の外部端子２Ａの夫々に電気的に接続されている。 (4) In a region outside each side of the semiconductor chip 2, a plurality of leads 3C arranged along each side are arranged. Each of the inner portions 3C1 of the plurality of leads 3C is electrically connected via a bonding wire 5 to each of a plurality of external terminals 2A arranged on the main surface of the semiconductor chip 2.

　前記ダイパッド３Ａには４本の支持リード３Ｂが連結されている。この４本の支持リード３Ｂの夫々は、リードフレームの状態において、リードフレームの枠体にダイパッド３Ａを支持するためのものである。４本の支持リード３Ｂの夫々は、半導体チップ２の４つの角部の夫々の外側領域に配置されている。 ４Four support leads 3B are connected to the die pad 3A. Each of the four support leads 3B is for supporting the die pad 3A on the frame of the lead frame in the state of the lead frame. Each of the four support leads 3 </ b> B is arranged in an outer region of each of the four corners of the semiconductor chip 2.

　前記半導体チップ２、ダイパッド３Ａ、支持リード３Ｂ、リード３Ｃのインナー部３Ｃ１及びボンディングワイヤ５等は、トランスファモールド法で形成された樹脂封止体１で封止されている。 (4) The semiconductor chip 2, the die pad 3A, the support leads 3B, the inner portions 3C1 of the leads 3C, the bonding wires 5, and the like are sealed with a resin sealing body 1 formed by a transfer molding method.

　前記樹脂封止体１の平面形状は、例えば、１４［ｍｍ］×１４［ｍｍ］の外形寸法からなる正方形状で形成されている。この樹脂封止体１の各辺の外側には、複数本のリード３Ｃの夫々のアウター部３Ｃ２が配置されている。複数本のリード３Ｃの夫々のアウター部３Ｃ２は、樹脂封止体１の各辺に沿って配列され、例えばガルウィング形状に成形されている。即ち、本実施形態の樹脂封止型半導体装置はＱＦＰ構造で構成されている。 平面 The planar shape of the resin sealing body 1 is, for example, a square shape having an outer dimension of 14 [mm] × 14 [mm]. Outer portions 3C2 of a plurality of leads 3C are arranged outside each side of the resin sealing body 1. The outer portions 3C2 of the plurality of leads 3C are arranged along each side of the resin sealing body 1, and are formed, for example, in a gull wing shape. That is, the resin-encapsulated semiconductor device of the present embodiment has a QFP structure.

　前記ダイパッド３Ａの平面形状は、例えば、２〜４［ｍｍ］φの外形寸法からなる円形状で形成されている。即ち、ダイパッド３Ａは、半導体チップ２の面積に比べて小さい面積で形成されている。
　前記支持リード３Ｂは、前述の実施形態と同様に、リード部（３Ｂ１）とリード部（３Ｂ２）とで構成されている。 The planar shape of the die pad 3A is, for example, a circular shape having an outer dimension of 2 to 4 [mm] φ. That is, the die pad 3 </ b> A is formed with an area smaller than the area of the semiconductor chip 2.
The support lead 3B includes a lead portion (3B1) and a lead portion (3B2) as in the above-described embodiment.

　前記半導体チップ２の各辺の夫々の外側領域に配置された複数本のリード３Ｃのうち、半導体チップ２の角部の外側領域に隣接する初段リード３ＣＡの一端側と、この初段リード３ＣＡに隣接する次段リード３ＣＢの一端側との間隔Ｐは、他のリード３Ｃの一端側での間隔に比べて広くなっている。このように、半導体チップ２の角部の外側領域に隣接する初段リード３ＣＡの一端側と、この初段リード３ＣＡに隣接する次段リード３ＣＢの一端側との間隔Ｐを、他のリード３Ｃの一端側での間隔に比べて広くすることにより、半導体チップ２の角部の外側領域に最も隣接する初段リード３ＣＡの一端側に接続されたボンディングワイヤ５と、初段リード３ＣＡに隣接する次段リード３ＣＢの一端側に接続されたボンディングワイヤ５との隙間を広げることができる。 One end of the first-stage lead 3CA adjacent to the outer region of the corner of the semiconductor chip 2 among the plurality of leads 3C arranged in the respective outer regions of the respective sides of the semiconductor chip 2, and adjacent to the first-stage lead 3CA The distance P between one end of the next-stage lead 3CB and the other end of the next lead 3CB is wider than that of the other lead 3C. As described above, the distance P between one end of the first-stage lead 3CA adjacent to the outer region of the corner of the semiconductor chip 2 and one end of the next-stage lead 3CB adjacent to the first-stage lead 3CA is set to one end of the other lead 3C. The bonding wire 5 connected to one end of the first-stage lead 3CA closest to the outer region of the corner of the semiconductor chip 2 and the next-stage lead 3CB adjacent to the first-stage lead 3CA Can be widened with the bonding wire 5 connected to one end of the wire.

　このように構成された樹脂封止型半導体装置は、第１３図に示すリードフレーム３を用いた組立プロセスで製造される。
　前記リードフレーム３は、枠体３Ｅで規定された領域内に、ダイパッド３Ａ、４本の支持リード３Ｂ、複数本のリード３Ｃ等を配置している。ダイパッド３Ａは４本の支持リード３Ｂを介して枠体３Ｅに連結されている。複数本のリード３Ｃの夫々は枠体３Ｅに連結され、かつタイバー（ダムバー）３Ｄで互いに連結されている。 The resin-encapsulated semiconductor device thus configured is manufactured by an assembly process using the lead frame 3 shown in FIG.
The lead frame 3 has a die pad 3A, four support leads 3B, a plurality of leads 3C, and the like arranged in a region defined by a frame 3E. The die pad 3A is connected to the frame 3E via four support leads 3B. Each of the plurality of leads 3C is connected to the frame 3E and is connected to each other by a tie bar (dam bar) 3D.

　前記枠体３Ｅは平面が方形状で形成され、前記複数本のリード３Ｃの夫々は枠体３Ｅの各辺に沿って配列され、前記４本の支持リード３Ｂの夫々は枠体３Ｅの対角線状に配置されている。 The frame 3E is formed in a square shape in a plane, each of the plurality of leads 3C is arranged along each side of the frame 3E, and each of the four support leads 3B is a diagonal line of the frame 3E. Are located in

　前記枠体３Ｅの各辺に沿って配列された複数本のリード３Ｃのうち、支持リード３Ｂに最も隣接する初段リード３ＣＡの一端側と、この初段リード３ＣＡに隣接する次段リード３ＣＢの一端側との間隔は、他のリード３Ｃの一端側での間隔に比べて広くなっている。 Of the plurality of leads 3C arranged along each side of the frame 3E, one end of the first lead 3CA closest to the support lead 3B and one end of the next lead 3CB adjacent to the first lead 3CA. Is wider than the space at one end of the other lead 3C.

　次に、前記樹脂封止型半導体装置の製造方法について説明する。
　まず、第１３図に示すリードフレーム３を用意する。
　次に、前記リードフレーム３の枠体３Ｅに支持リード３Ｂを介して支持されたダイパッド３Ａのチップ搭載面（主面）に接着材を介在して半導体チップ２を搭載する。
　次に、前記半導体チップ２の外部端子２Ａと、前記リードフレーム３の枠体に支持されたリード３Ｃの一端側（インナー部３Ｃ１の一端側）とをボンディングワイヤ５で電気的に接続する。 Next, a method for manufacturing the resin-encapsulated semiconductor device will be described.
First, the lead frame 3 shown in FIG. 13 is prepared.
Next, the semiconductor chip 2 is mounted on the chip mounting surface (main surface) of the die pad 3A supported on the frame 3E of the lead frame 3 via the support leads 3B with an adhesive interposed therebetween.
Next, the external terminals 2A of the semiconductor chip 2 and one end of the leads 3C (one end of the inner portion 3C1) supported by the frame of the lead frame 3 are electrically connected by bonding wires 5.

　次に、前述の実施形態１と同様に、モールド金型の上型と下型との間に前記リードフレーム３を配置すると共に、前記モールド金型のキャビティ内に、半導体チップ２、ダイパッド３Ａ、支持リード３Ｂ、リード３Ｃのインナー部３Ｃ１及びボンディングワイヤ５等を配置する。 Next, similarly to Embodiment 1 described above, the lead frame 3 is arranged between the upper mold and the lower mold of the mold, and the semiconductor chip 2, the die pad 3A, and the like are provided in the cavity of the mold. The support leads 3B, the inner portions 3C1 of the leads 3C, the bonding wires 5, and the like are arranged.

　次に、前記モールド金型のポットからランナー及びゲートを通してキャビティ内に樹脂を加圧注入して樹脂封止体１を形成する。この工程において、半導体チップ２の角部の外側領域には支持リード３Ｂが配置され、半導体チップ２の一辺の外側領域には複数本のリード３Ｃ及び複数本のボンディングワイヤ５が配置されている。即ち、半導体チップ２の角部の外側領域は半導体チップ２の一辺の外側領域に比べて粗密状態になっており、この半導体チップ２の角部の外側領域では半導体チップ２の一辺の外側領域に比べて樹脂の流動性が高い。このため、半導体チップ２の角部の外側領域からその一辺の外側領域に流れ込む樹脂によってボンディングワイヤ５にワイヤ流れが生じ易くなっているが、半導体チップ２の角部の外側領域に最も隣接する初段リード３ＣＡの一端側に接続されたボンディングワイヤ５と、初段リード３ＣＡに隣接する次段リード３ＣＢの一端側に接続されたボンディングワイヤ５との隙間が広くなっているので、半導体チップ２の角部の外側領域からその一辺の外側領域に流れ込む樹脂によってワイヤ流れが生じても、それらのボンディングワイヤ５間での短絡を抑制することができる。 Next, resin is injected into the cavity from the pot of the mold through a runner and a gate under pressure to form a resin sealing body 1. In this step, the support leads 3B are arranged outside the corners of the semiconductor chip 2, and a plurality of leads 3C and a plurality of bonding wires 5 are arranged outside the one side of the semiconductor chip 2. That is, the outer region of the corner of the semiconductor chip 2 is in a denser state than the outer region of one side of the semiconductor chip 2, and the outer region of the corner of the semiconductor chip 2 is in the outer region of one side of the semiconductor chip 2. The fluidity of the resin is high. For this reason, although the resin flows into the bonding wire 5 from the region outside the corner of the semiconductor chip 2 to the region outside the one side thereof, the wire is easily generated. Since the gap between the bonding wire 5 connected to one end of the lead 3CA and the bonding wire 5 connected to one end of the next-stage lead 3CB adjacent to the first-stage lead 3CA is widened, the corner of the semiconductor chip 2 is enlarged. Even if the wire flows due to the resin flowing from the outer region to the outer region on one side thereof, a short circuit between the bonding wires 5 can be suppressed.

　次に、前記リードフレーム３の枠体３Ｅから支持リード３Ｂ及びリード３Ｃのアウター部３Ｃ２を切断し、その後、リード３Ｃのアウター部３Ｃ２をガルウィング形状に成形することにより、第１１図に示す樹脂封止型半導体装置がほぼ完成する。 Next, the outer portion 3C2 of the support lead 3B and the lead 3C is cut from the frame 3E of the lead frame 3, and then the outer portion 3C2 of the lead 3C is formed into a gull-wing shape, thereby forming a resin seal shown in FIG. The stop type semiconductor device is almost completed.

　このように、半導体チップ２の主面の少なくとも一辺側にその一辺に沿って複数個の外部端子２Ａが配列され、前記半導体チップ２の一辺の外側にその一辺に沿って複数本のリード３Ｃが配列され、前記複数個の外部端子２Ａの夫々にボンディングワイヤ５を介して前記複数本のリード３Ｃの夫々の一端側が電気的に接続され、これらが樹脂封止体１で封止される樹脂封止型半導体装置であって、前記複数本のリード３Ｃのうち、少なくとも、前記半導体チップ２の角部の外側領域に最も隣接する初段リード３ＣＡの一端側と前記初段リード３ＣＡに隣接する次段リード３ＣＢの一端側との間隔Ｐを、他のリード３Ｃの一端側での間隔に比べて広くする。 In this manner, a plurality of external terminals 2A are arranged along at least one side of the main surface of the semiconductor chip 2 and a plurality of leads 3C are arranged along one side outside one side of the semiconductor chip 2. One end of each of the plurality of leads 3C is electrically connected to each of the plurality of external terminals 2A via a bonding wire 5, and these are sealed by a resin sealing body 1. A stop type semiconductor device, wherein at least one end of a first-stage lead 3CA closest to a region outside a corner of the semiconductor chip 2 and a next-stage lead adjacent to the first-stage lead 3CA among the plurality of leads 3C. An interval P between one end of the 3CB and one end of the other lead 3C is wider than an interval P between the other end of the lead 3C.

　この構成により、半導体チップ２の角部の外側領域に最も隣接する初段リード３ＣＡの一端側に接続されたボンディングワイヤ５と、初段リード３ＣＡに隣接する次段リード３ＣＢの一端側に接続されたボンディングワイヤ５との間隔を広げることができるので、樹脂封止体の形成工程において、半導体チップ２の角部の外側領域からその一辺の外側領域に流れ込む樹脂によってワイヤ流れが生じても、それらのボンディングワイヤ５間での短絡を抑制することができる。この結果、樹脂封止型半導体装置の歩留まりを高めることができる。 With this configuration, the bonding wire 5 connected to one end of the first-stage lead 3CA closest to the outer region of the corner of the semiconductor chip 2 and the bonding wire connected to one end of the next-stage lead 3CB adjacent to the first-stage lead 3CA Since the distance between the semiconductor chip 2 and the wire 5 can be increased, even if the wire flows due to the resin flowing from the outer region of the corner of the semiconductor chip 2 to the outer region of one side of the semiconductor chip 2 in the process of forming the resin sealing body, the bonding thereof is not performed. A short circuit between the wires 5 can be suppressed. As a result, the yield of the resin-encapsulated semiconductor device can be increased.

　また、半導体チップ２の外形サイズを縮小した場合、半導体チップ２の外形サイズの縮小に伴ってボンディングワイヤ５の長さが長くなるが、ボンディングワイヤ５の長さに応じて、初段リード３ＣＡの一端側と次段リード３ＣＢの一端側との間隔Ｐを広げることにより、半導体チップ２の外形サイズの縮小に伴ってボンディングワイヤ５の長さが長くなっても、初段リード３ＣＡの一端側に接続されたボンディングワイヤ５と、次段リード３ＣＢの一端側に接続されたボンディングワイヤ５との短絡を抑制することができる。 Further, when the outer size of the semiconductor chip 2 is reduced, the length of the bonding wire 5 becomes longer as the outer size of the semiconductor chip 2 is reduced. By increasing the distance P between the first side lead 3CB and one end of the next-stage lead 3CB, even if the length of the bonding wire 5 becomes longer due to the reduction in the outer size of the semiconductor chip 2, it is connected to one end of the first-stage lead 3CA. The short circuit between the bonding wire 5 and the bonding wire 5 connected to one end of the next-stage lead 3CB can be suppressed.

　なお、図１４に示すように、半導体チップ２の主面の一辺側にその一辺に沿って配列された複数個の外部端子２Ａのうち、半導体チップ２の角部に最も隣接する外部端子２Ａ１と、この外部端子２Ａ１に隣接する外部端子２Ａ２との間隔Ｐを、他の外部端子２Ａでの間隔に比べて広くしてもよい。この場合においても、初段リード３ＣＡの一端側に接続されたボンディングワイヤ５と、次段リード３ＣＢの一端側に接続されたボンディングワイヤ５との間隔を広げることができるので、それらのボンディングワイヤ５間での短絡を抑制することができる。 As shown in FIG. 14, among a plurality of external terminals 2A arranged on one side of the main surface of the semiconductor chip 2 along the one side, the external terminal 2A1 closest to the corner of the semiconductor chip 2 The distance P between the external terminal 2A1 and the external terminal 2A2 adjacent to the external terminal 2A1 may be wider than the distance between other external terminals 2A. Also in this case, the distance between the bonding wire 5 connected to one end of the first-stage lead 3CA and the bonding wire 5 connected to one end of the next-stage lead 3CB can be increased. Short circuit can be suppressed.

　また、半導体チップ２の角部の外側領域からその一辺の外側領域に流れ込む樹脂の流動性は半導体チップ２の一辺の外側領域の中央部に向って徐々に低くなるので、図１５に示すように、半導体チップ２の主面の一辺側にその一辺に沿って配列された複数個の外部端子２Ａにおいて、複数個の外部端子２Ａの夫々の間隔を、半導体チップ２の一辺の中央部からその角部に向って徐々に広くしてもよい。この場合、樹脂の流動性に応じて半導体チップ２の一辺の中央部からその角部に向ってボンディングワイヤ５の間隔を徐々に広げることができるので、半導体チップの外形サイズを極端に増加することなく、隣接するボンディングワイヤ５間での短絡を抑制することができる。 Further, since the fluidity of the resin flowing from the outer region of the corner of the semiconductor chip 2 to the outer region of one side gradually decreases toward the center of the outer region of one side of the semiconductor chip 2, as shown in FIG. In the plurality of external terminals 2A arranged on one side of the main surface of the semiconductor chip 2 along the one side, the distance between each of the plurality of external terminals 2A is set at the corner from the center of one side of the semiconductor chip 2. It may be gradually widened toward the part. In this case, the interval between the bonding wires 5 can be gradually increased from the center of one side of the semiconductor chip 2 to the corner thereof in accordance with the fluidity of the resin, so that the external size of the semiconductor chip is extremely increased. Therefore, a short circuit between the adjacent bonding wires 5 can be suppressed.

　以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。 As described above, the invention made by the inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and can be variously modified without departing from the gist thereof. Of course.

　樹脂封止型半導体装置の歩留まりを高めることができる。 (4) The yield of the resin-encapsulated semiconductor device can be improved.

第１図は、本発明の実施形態１である樹脂封止型半導体装置の樹脂封止体の上部を除去した状態の平面図。FIG. 1 is a plan view of a resin-sealed semiconductor device according to a first embodiment of the present invention in a state where an upper portion of a resin-sealed body is removed. 第２図は、第１図に示すＡ−Ａ線の位置で切った断面図。FIG. 2 is a sectional view taken along the line AA shown in FIG. 第３図は、第１図に示すＢ−Ｂ線の位置で切った断面図。FIG. 3 is a sectional view taken along the line BB shown in FIG. 第４図は、前記樹脂封止型半導体装置の製造に用いられるリードフレームの平面図。FIG. 4 is a plan view of a lead frame used for manufacturing the resin-sealed semiconductor device. 第５図は、前記樹脂封止型半導体装置の製造方法を説明するための要部断面図。FIG. 5 is an essential part cross sectional view for explaining the method for manufacturing the resin-encapsulated semiconductor device. 第６図は、前記樹脂封止型半導体装置の製造方法を説明するための要部断面図。FIG. 6 is an essential part cross sectional view for explaining the method for manufacturing the resin-encapsulated semiconductor device. 第７図は、樹脂の流れを説明するための模式断面図。FIG. 7 is a schematic cross-sectional view for explaining the flow of resin. 第８図は、樹脂の流れを説明するための模式断面図。FIG. 8 is a schematic cross-sectional view for explaining the flow of resin. 第９図は、前記樹脂封止型半導体装置の製造に用いられるその他のリードフレームの平面図。FIG. 9 is a plan view of another lead frame used for manufacturing the resin-encapsulated semiconductor device. 第１０図は、前記樹脂封止型半導体装置の製造に用いられるその他のリードフレームの平面図。FIG. 10 is a plan view of another lead frame used for manufacturing the resin-encapsulated semiconductor device. 第１１図は、本発明の実施形態２である樹脂封止型半導体装置の樹脂封止体の上部を除去した状態の平面図。FIG. 11 is a plan view of the resin-sealed semiconductor device according to the second embodiment of the present invention in a state where an upper portion of a resin-sealed body is removed. 第１２図は、第１１図の要部拡大断面図。FIG. 12 is an enlarged sectional view of a main part of FIG. 第１３図は、前記樹脂封止型半導体装置の製造に用いられるリードフレームの平面図。FIG. 13 is a plan view of a lead frame used for manufacturing the resin-encapsulated semiconductor device. 第１４図は、前記樹脂封止型半導体装置の変形例を示す要部平面図。FIG. 14 is a main part plan view showing a modification of the resin-sealed semiconductor device. 第１５図は、前記樹脂封止型半導体装置の変形例を示す半導体チップの平面図。FIG. 15 is a plan view of a semiconductor chip showing a modification of the resin-encapsulated semiconductor device. 第１６図は、従来の問題点を説明するための模式断面図。FIG. 16 is a schematic cross-sectional view for explaining a conventional problem. 第１７図は、従来の問題点を説明するための模式断面図。FIG. 17 is a schematic cross-sectional view for explaining a conventional problem. 第１８図は、従来の問題点を説明するための模式断面図。FIG. 18 is a schematic cross-sectional view for explaining a conventional problem.

符号の説明Explanation of reference numerals

　１…樹脂封止体、１Ａ…樹脂、２…半導体チップ、２Ａ…外部端子（ボンディングパッド）、３…リードフレーム、３Ａ…ダイパッド、３Ｂ…支持リード、３Ｃ…リード、３Ｄ…タイバー、３Ｅ…枠体、３Ｆ…貫通穴、４…接着材、５…ボンディングワイヤ、１０…金型、１０Ａ…上型、１０Ｂ…下型、１１…キャビティ、１１Ａ，１１Ｂ…充填領域、１２…ゲート
DESCRIPTION OF SYMBOLS 1 ... Resin sealing body, 1A ... resin, 2 ... Semiconductor chip, 2A ... External terminal (bonding pad), 3 ... Lead frame, 3A ... Die pad, 3B ... Support lead, 3C ... Lead, 3D ... Tie bar, 3E ... Frame Body, 3F: through hole, 4: adhesive, 5: bonding wire, 10: mold, 10A: upper mold, 10B: lower mold, 11: cavity, 11A, 11B: filling area, 12: gate

Claims (7)

　半導体チップの主面の少なくとも一辺側にその一辺に沿って複数個の外部端子が配列され、前記半導体チップの一辺の外側にその一辺に沿って複数本のリードが配列され、前記複数個の外部端子の夫々にボンディングワイヤを介して前記複数本のリードの夫々の一端側が電気的に接続され、これらが樹脂封止体で封止される樹脂封止型半導体装置であって、前記複数本のリードのうち、少なくとも、前記半導体チップの角部に最も隣接するリードの一端側とそれに隣接するリードの一端側との間隔が、他のリードの一端側での間隔に比べて広くなっていることを特徴とする樹脂封止型半導体装置。 A plurality of external terminals are arranged along at least one side of the main surface of the semiconductor chip, and a plurality of leads are arranged along one side outside one side of the semiconductor chip. One end of each of the plurality of leads is electrically connected to each of the terminals via a bonding wire, and these are sealed with a resin sealing body. Among the leads, at least the interval between one end of the lead closest to the corner of the semiconductor chip and the one end of the lead adjacent thereto is wider than the interval at one end of the other leads. A resin-sealed semiconductor device characterized by the above-mentioned. 　前記半導体チップの主面と反対側の裏面に接着され、前記半導体チップの面積に比べて小さい面積で形成されたダイパッドを有することを特徴とする請求項１に記載の樹脂封止型半導体装置。 2. The resin-encapsulated semiconductor device according to claim 1, further comprising a die pad adhered to a back surface opposite to the main surface of the semiconductor chip and formed with an area smaller than an area of the semiconductor chip. 　前記半導体チップの角部から延在する支持リードを有することを特徴とする請求項２に記載の樹脂封止型半導体装置。 3. The resin-encapsulated semiconductor device according to claim 2, further comprising a support lead extending from a corner of the semiconductor chip. 　半導体チップの主面の少なくとも一辺側にその一辺に沿って複数個の外部端子が配列され、前記半導体チップの一辺の外側にその一辺に沿って複数本のリードが配列され、前記複数個の外部端子の夫々にボンディングワイヤを介して前記複数本のリードの夫々の一端側が電気的に接続され、これらが樹脂封止体で封止される樹脂封止型半導体装置であって、前記複数個の外部端子のうち、少なくとも、前記半導体チップの角部に最も隣接する外部端子とそれに隣接する外部端子との間隔が、他の外部端子での間隔に比べて広くなっていることを特徴とする樹脂封止型半導体装置。 A plurality of external terminals are arranged along at least one side of the main surface of the semiconductor chip, and a plurality of leads are arranged along one side outside one side of the semiconductor chip. One end of each of the plurality of leads is electrically connected to each of the terminals via a bonding wire, and these are sealed with a resin sealing body. Among the external terminals, at least the interval between the external terminal closest to the corner of the semiconductor chip and the external terminal adjacent thereto is wider than the intervals at other external terminals. Sealed semiconductor device. 　半導体チップの主面の少なくとも一辺側にその一辺に沿って複数個の外部端子が配列され、前記半導体チップの一辺の外側にその一辺に沿って複数本のリードが配列され、前記複数個の外部端子の夫々にボンディングワイヤを介して前記複数本のリードの夫々の一端側が電気的に接続され、これらが樹脂封止体で封止される樹脂封止型半導体装置であって、前記複数個の外部端子の夫々の間隔が、前記半導体チップの一辺の中央部から前記半導体チップの角部に向って徐々に広くなっていることを特徴とする樹脂封止型半導体装置。 A plurality of external terminals are arranged along at least one side of the main surface of the semiconductor chip, and a plurality of leads are arranged along one side outside one side of the semiconductor chip. One end of each of the plurality of leads is electrically connected to each of the terminals via a bonding wire, and these are sealed with a resin sealing body. The resin-encapsulated semiconductor device, wherein the distance between the external terminals is gradually increased from the center of one side of the semiconductor chip toward the corner of the semiconductor chip. 　前記半導体チップの主面と反対側の裏面に接着され、前記半導体チップの面積に比べて小さい面積で形成されたダイパッドを有することを特徴とする請求項５に記載の樹脂封止型半導体装置。 6. The resin-sealed semiconductor device according to claim 5, further comprising: a die pad that is bonded to a back surface opposite to the main surface of the semiconductor chip and has a smaller area than an area of the semiconductor chip. 7. 　前記半導体チップの角部から延在する支持リードを有することを特徴とする請求項６に記載の樹脂封止型半導体装置。
The resin-encapsulated semiconductor device according to claim 6, further comprising a support lead extending from a corner of the semiconductor chip.
JP2003426020A 2003-12-24 2003-12-24 Resin-sealed semiconductor device Expired - Fee Related JP4002235B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003426020A JP4002235B2 (en) 2003-12-24 2003-12-24 Resin-sealed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003426020A JP4002235B2 (en) 2003-12-24 2003-12-24 Resin-sealed semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1998533332 Division 1996-12-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007005745A Division JP2007129263A (en) 2007-01-15 2007-01-15 Method for manufacturing resin-sealed semiconductor device

Publications (2)

Publication Number Publication Date
JP2004096134A true JP2004096134A (en) 2004-03-25
JP4002235B2 JP4002235B2 (en) 2007-10-31

Family

ID=32064824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003426020A Expired - Fee Related JP4002235B2 (en) 2003-12-24 2003-12-24 Resin-sealed semiconductor device

Country Status (1)

Country Link
JP (1) JP4002235B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210893A (en) * 2010-03-29 2011-10-20 Fujitsu Semiconductor Ltd Semiconductor device and lead frame

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210893A (en) * 2010-03-29 2011-10-20 Fujitsu Semiconductor Ltd Semiconductor device and lead frame
US8791555B2 (en) 2010-03-29 2014-07-29 Fujitsu Semiconductor Limited Semiconductor device and lead frame

Also Published As

Publication number Publication date
JP4002235B2 (en) 2007-10-31

Similar Documents

Publication Publication Date Title
KR100703830B1 (en) Method for manufacturing resin-encapsulated semiconductor device
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
US7410834B2 (en) Method of manufacturing a semiconductor device
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
JP2972096B2 (en) Resin-sealed semiconductor device
JPH1131776A (en) Semiconductor chip package
JPH0955455A (en) Resin-encapsulated semiconductor device, lead frame and manufacture of resin-encapsulated semiconductor device
KR20000017634A (en) Semiconductor device and method of fabricating the same
JP5767294B2 (en) Semiconductor device
US10128130B2 (en) Method for manufacturing a semiconductor device
JP2010165777A (en) Semiconductor device and method of manufacturing the same
US6692989B2 (en) Plastic molded type semiconductor device and fabrication process thereof
JP4002235B2 (en) Resin-sealed semiconductor device
JP5420737B2 (en) Manufacturing method of semiconductor device
JP4294462B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP3616469B2 (en) Semiconductor device and manufacturing method thereof
US20080038872A1 (en) Method of manufacturing semiconductor device
JP2007129263A (en) Method for manufacturing resin-sealed semiconductor device
US20240203834A1 (en) Method of producing electronic components, corresponding electronic component
JP2555931B2 (en) Method for manufacturing semiconductor device
JPH07273246A (en) Semiconductor device and its manufacture
JP2000031367A (en) Semiconductor device and manufacture thereof
WO1998009329A1 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP4040549B2 (en) Semiconductor device
JP2010056138A (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031224

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070406

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees