JP2004096022A - Lead frame, manufacturing method thereof, and manufacturing method of semiconductor device - Google Patents

Lead frame, manufacturing method thereof, and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2004096022A
JP2004096022A JP2002258348A JP2002258348A JP2004096022A JP 2004096022 A JP2004096022 A JP 2004096022A JP 2002258348 A JP2002258348 A JP 2002258348A JP 2002258348 A JP2002258348 A JP 2002258348A JP 2004096022 A JP2004096022 A JP 2004096022A
Authority
JP
Japan
Prior art keywords
lead frame
lead
manufacturing
tab
air vent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002258348A
Other languages
Japanese (ja)
Inventor
Fujio Ito
伊藤 富士夫
Hiromichi Suzuki
鈴木 博通
Akihiko Kameoka
亀岡 昭彦
Hiroyuki Takeno
竹野 浩行
Hiroshi Shimoji
下地 博
Fumio Murakami
村上 文夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Hitachi Solutions Technology Ltd
Original Assignee
Renesas Technology Corp
Hitachi Tokyo Electronics Co Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi Tokyo Electronics Co Ltd, Hitachi ULSI Systems Co Ltd filed Critical Renesas Technology Corp
Priority to JP2002258348A priority Critical patent/JP2004096022A/en
Publication of JP2004096022A publication Critical patent/JP2004096022A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve the molding yield of a resin-sealed semiconductor device, by reducing the bubbles in the package of the resin-sealed semiconductor device, by simplifying the structure of its die, and by dispensing with the removal of burrs when using the die repeatedly. <P>SOLUTION: A lead frame having a tab 1 for mounting thereon a semiconductor chip in its central portion and having inner lead portions 2a arranged in the peripheral portion of the tab 1 is provided with air-exhaust-oriented grooves for exhausting the air in a die when sealing the lead frame by injecting a sealant into the molding die in the predetermined positions of the tie-bar regions of the rear or front surface of the lead frame 10 wherein the inner leads are arranged. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、リードフレーム及びその製造方法並びに前記リードフレームを用いた半導体装置の製造方法に関し、特に、樹脂封止型(プラスチック)半導体パッケージの封止工程で封止樹脂(レジン)をモールド用金型に注入して封止(モールド)する技術に適用して有効な技術に関するものである。
【0002】
【従来の技術】
従来、面実装型の樹脂封止型(プラスチック)半導体パッケージとして、例えば、QFP(Quad Flat Package)、QFN(Quad Flat Nonrid)、DILP(Dual In−line Package)、SOP(Small Outline L−Lead Package)等がある。
【0003】
前記面実装型の樹脂封止型半導体パッケージは、封止工程で封止樹脂(レジン)をモールド用金型に注入して封止(モールド)を行う際に、モールド用金型のキャビティ内の空気をモールド用金型の外に押し出す(排気する)ために、モールド金型に空気抜き用溝(エアベント)を設けている。
【0004】
【発明が解決しようとする課題】
前記従来の技術では、前記モールド用金型に空気抜き用溝(エアベント)の周辺に薄いバリが積ってきて、前記溝(エアベント)を塞いでしまって空気(エア)抜き効果がなくなる。これにより、パッケージに気泡が生じて外観不良となるという問題があった。また、耐湿性が劣化するという問題があった。
【0005】
また、モールド金型に空気抜き用溝(エアベント)を設けるため、モールド用金型構造が複雑となるという問題があった。
【0006】
また、前記モールド用金型は繰り返し使用するが、その使用毎に圧力エアで前記バリを吹き飛ばして除去している。それでも取り除けなければ、ヘラ等で取り除かなければならないという問題があった。
【0007】
本発明の目的は、樹脂封止型半導体装置のパッケージに気泡が発生するのを低減することが可能な技術を提供することにある。
【0008】
本発明の他の目的は、モールド用金型構造を簡単にすることが可能な技術を提供することにある。
【0009】
本発明の他の目的は、モールド用金型を繰り返し使用する際のバリ除去を不要にすることが可能な技術を提供することにある。
【0010】
本発明の他の目的は、樹脂封止型半導体装置のモールド歩留を向上することが可能な技術を提供することにある。
【0011】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【0012】
【課題を解決するための手段】
本願において開示される発明の概要を簡単に説明すれば下記の通りである。
【0013】
第1の発明は、中央部に半導体チップを搭載するためのタブと、該タブの周辺部にリードのインナーリード部及びアウターリード部が配列されたリードフレームにおいて、前記インナーリード部を有するリードフレームの裏面又は表面のタイバー領域の所定位置に、モールド用金型に封止材を注入して封止する際にモールド用金型内の空気を排気するための空気抜き用溝(エアベント)が設けられていることを特徴とする。
【0014】
前記第1の発明によれば、リードフレームに空気抜き用溝(エアベント)を設けるので、樹脂封止型半導体装置のパッケージに気泡が発生するのを低減することができる。これにより、外観不良及び耐湿性の劣化を防止することができる。
【0015】
第2の発明は、中央部に半導体チップを搭載するためのタブと、該タブの周辺部にリードのインナーリード部及びアウターリード部が配列されたリードフレームの製造方法において、リードフレーム基板を準備する工程と、前記リードフレーム基板の裏面又は表面のタブ部及びリード部、並びに裏面又は表面のタイバー領域の所定位置に形成されるモールド用金型内の空気を排気するための空気抜き用溝部を除いたタイバー領域にそれぞれエッチングマスクを形成する工程と、前記リードフレームの両面からエッチングする工程と、該エッチング工程の後エッチングマスクを除去する工程と、該エッチングマスク除去工程の後前記インナーリード部の所定位置をAgめっきする工程を備えたことを特徴とする。
【0016】
前記第2の発明によれば、前記第1の発明のリードフレームを容易に製造することができる。
【0017】
第3の発明は、その主面(表面)上に外部電極を有する半導体チップと、前記外部電極とインナーリードとをワイヤで電気的に接続し、前記半導体チップ、インナーリード、及びワイヤを、モールド用金型を用いて封止材で封止する半導体装置の製造方法において、前記モールド用金型に封止材を注入して封止する際に前記インナーリードを有するリードフレームの裏面又は表面の所定位置に形成された空気抜き用溝から前記モールド用金型のキャビティ内の空気を排気することを特徴とする。
【0018】
前記第3の発明によれば、リードフレームに空気抜き用の溝(エアベント)を設けるので、モールド用金型を繰り返し使用する際のバリ除去を不要にすることができる。
【0019】
また、モールド用金型に空気抜き用の溝(エアベント)を設けないので、モールド用金型構造を簡単にすることができる。
【0020】
【発明の実施の形態】
以下、本発明について、図面を参照して実施形態(実施例)とともに詳細に説明する。
なお、本実施形態(実施例)を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0021】
(実施形態1)
図1は本発明の実施形態1のリードフレームの全体概略構成を示す裏平面図であり、図2は図1の要部の一部拡大図である。
図1及び図2に示すように、本実施形態1の全体リードフレーム100は、一枚のリードフレーム基板(薄いCu基板)からなり、個々のリードフレーム10の多数組が格子状(アレイ状)に配置され、それらが一体に形成されている。前記個々のリードフレーム10は、リードフレーム基板(薄いCu基板)10Aの表面(主面)中央部に半導体チップを搭載するためのタブ1が形成されている。該タブ1はタブ吊りリード1Aにより四隅(四つの角)から支持されている。
【0022】
前記タブ1の周辺部に複数個のリード2のインナーリード部2Aが配列され、外方向に延在している。前記インナーリード部2Aと一体に形成されている(電気的に接続されている)アウターリード部の端子2Bが、図2に示すように、前記インナーリード部2Aの裏面に設けられている。
【0023】
また、前記個々のインナーリード2Aを有するリードフレーム10の裏面のタイバー部(領域)10Cの所定位置に、モールド金型に封止材を注入して封止する際にモールド金型内の空気を排気するための空気抜き用溝3が設けられている。前記空気抜き用溝3はモールド用上金型とモールド用下金型で形成されるキャビティ内と連結されている。例えば、図2に示すように、前記空気抜き用溝3は前記タブ吊りリード1Aの端部近傍においてキャビティ内とつながっている。前記空気抜き用溝3と前記キャビティ内との連結は、前記タブ吊りリード1Aの端部近傍の位置に限定されるものではなく、例えば、リード間であってもよい。
【0024】
図3は前記図2に示すA−A’線で切った断面図である。前記空気抜き用溝3の断面構造は、図3に示すように、その断面が凹状に形成されている。また、リードフレーム100には所定位置にモールド後の熱収縮を改善するためのパターン7が形成されている。
【0025】
次に、前記本実施形態1のリードフレームの製造方法について説明する。
図4は本実施形態1のリードフレームの製造方法の各工程における断面図である。
【0026】
本実施形態1のリードフレームの製造方法は、図4(a)に示すように、リードフレーム基板(薄いCu基板)100を準備し、図4(b)に示すように、前記リードフレーム基板10Aに形成される、タブ1の部分、タブ吊りリード1A(図示していない)の部分、インナーリード2Aの部分、アウターリードの端子2Bの部分、及びリードフレーム10Aの裏面のタイバー10Cの領域の所定位置の空気抜き用溝3のそれぞれの部分(領域)の上にエッチングマスク(ホトレジスト)4を形成する(塗布する)。
【0027】
次に、前記リードフレーム10Aの両面からエッチングを行い、図4(c)に示すようなパターン(形状)に加工する。すなわち、前記リードフレーム基板10Aに形成される、タブ1、タブ吊りリード1A(図示していない)、インナーリード2Aのそれぞれの部分の裏面側、及び空気抜き用溝3の部分はそれぞれハーフエッチングされる。すなわち、前記タブ1、タブ吊りリード1A(図示していない)、インナーリード2Aの表面側、アウターリードの端子2B及びタイバー10Cの部分(領域)はエッチングされない。
【0028】
次に、図4(d)に示すように、エッチングマスク4を除去し、その後、図4(e)に示すように、前記インナーリード部の所定位置をAgめっきしてリードフレーム10が完成する。
【0029】
なお、前記リードフレーム基板10Aの裏面側のタイバー10C部分(領域)の所定位置の空気抜き用溝3の部分(領域)の上にエッチングマスク4を形成する(塗布する)工程において、リードフレーム10Aの裏面側でなく、表面側のタイバー10C部分(領域)の所定位置の空気抜き用溝3の部分(領域)の上にエッチングマスク4を形成(塗布)して表面側に空気抜き用溝3を構成しても同等の効果が得られる。
【0030】
(実施形態2)
図5及び図6は本発明の実施形態2の前記実施形態1のリードフレームを用いた半導体装置の製造方法の各工程における断面図である。
本実施形態2の半導体装置の製造方法は、図5(a)に示すように、前記実施形態1のリードフレーム10のタブ1上に半導体チップ11をAgペースト6で接着して搭載し、その半導体チップ11の主面(表面)に設けられている外部電極(ボンディングパッド)11Aとインナーリード部2Aとをワイヤ(Auワイヤ)12で電気的に接続し、それを、図5(b)に示すように、モールド用上金型13Aとモールド用下金型13Bで形成されるキャビティ13C内にセットする(収納する)。
【0031】
次に、図5(c)に示すように、前記キャビティ13C内にモールド用金型ゲート部15から封止材(樹脂:レジン)14を注入する。この封止材14の注入によって、図5(d)に示すように、前記キャビティ13C内の空気(エア)は、前記リードフレーム基板10Aの裏面側又は表面側に形成されている空気抜き用溝3から排気される。
【0032】
次に、前記封止材(樹脂:レジン)14の注入が終わると、所定時間熱処理して封止材(樹脂:レジン)14を熱硬化させる。これが終わると、図6(a)に示すように、前記モールド用上金型13Aとモールド用下金型13Bとをはずす。次に、図6(b)に示すように、リード2を切断し、図6(c)に示すように、裏面に露出しているアウターリードの端子2Bの上にはんだ16ではんだ付けして半導体装置の製造(パッケージ組立)を完了する。
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0033】
【発明の効果】
本願において開示される発明によって得られる効果を簡単に説明すれば、下記の通りである。
(1)リードフレームに空気抜き用の溝(エアベント)を設けるので、樹脂封止型半導体装置のパッケージに気泡が発生するのを低減することができる。これにより、外観不良及び耐湿性の劣化を防止することができる。
(2)リードフレームに空気抜き用の溝(エアベント)を設けるので、モールド用金型を繰り返し使用する際のバリ除去を不要にすることができる。
(3)モールド用金型に空気抜き用の溝(エアベント)を設けないので、金型構造を簡単にすることができる。
(4)樹脂封止型半導体装置のモールド歩留を向上することができる。
【図面の簡単な説明】
【図1】本発明の実施形態1のリードフレームの全体概略構成を示す表平面図である。
【図2】図1の裏面の一部要部拡大図である。
【図3】本実施形態1のリードフレームの製造方法の各工程における断面図である。
【図4】本実施形態1のリードフレームの変形例の概略構成を示す表面一部要部拡大図である。
【図5】本発明の実施形態2の前記実施形態1のリードフレームを用いた半導体装置の製造方法の各工程における断面図である。
【図6】図5の続きである。
【符号の説明】
100…全体リードフレーム
10…リードフレーム              10A…リードフレーム基板
1…タブ                          1A…タブ吊りリード
2…リード                        2A…インナーリード部
2B…アウターリード部の端子      3…空気抜き用溝
4…エッチングマスク              5…Agめっき
6…Agペースト                  7…モールド後の熱収縮改善用パターン
11…半導体チップ                11A…ボンディングパッド
12…ワイヤ(Auワイヤ)        13A…モールド用上金型
13B…モールド用下金型          13C…キャビティ
14…封止材(樹脂:レジン)      15…モールド用金型ゲート部
16…はんだ
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a lead frame, a method of manufacturing the same, and a method of manufacturing a semiconductor device using the lead frame. In particular, the present invention relates to a method of molding a sealing resin (resin) in a sealing step of a resin-sealed (plastic) semiconductor package. The present invention relates to a technique that is effective when applied to a technique of injecting into a mold and sealing (molding).
[0002]
[Prior art]
Conventionally, as a resin package type (plastic) semiconductor package of a surface mount type, for example, QFP (Quad Flat Package), QFN (Quad Flat Non-Ridge), DILP (Dual In-Line Package), SOP (Small Outline L-Lead Package) ).
[0003]
In the surface-mount type resin-sealed semiconductor package, when a sealing resin (resin) is injected into a molding die in the sealing step to perform sealing (molding), the inside of the cavity of the molding die is removed. In order to push out (exhaust) air out of the molding die, an air vent groove (air vent) is provided in the molding die.
[0004]
[Problems to be solved by the invention]
In the conventional technique, thin burrs accumulate around the air vent groove (air vent) in the molding die and close the groove (air vent), so that the air (air) venting effect is lost. As a result, there has been a problem that bubbles are generated in the package, resulting in poor appearance. Further, there is a problem that the moisture resistance is deteriorated.
[0005]
Further, since the air vent groove (air vent) is provided in the mold, there is a problem that the structure of the mold is complicated.
[0006]
Further, the mold is repeatedly used, and the burr is blown off with pressurized air and removed every time the mold is used. If it still could not be removed, there was a problem that it had to be removed with a spatula or the like.
[0007]
An object of the present invention is to provide a technique capable of reducing generation of bubbles in a package of a resin-sealed semiconductor device.
[0008]
Another object of the present invention is to provide a technique capable of simplifying a mold structure for a mold.
[0009]
Another object of the present invention is to provide a technique capable of eliminating the need for removing burrs when a mold is repeatedly used.
[0010]
Another object of the present invention is to provide a technique capable of improving the mold yield of a resin-sealed semiconductor device.
[0011]
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0012]
[Means for Solving the Problems]
The outline of the invention disclosed in the present application is briefly described as follows.
[0013]
According to a first aspect of the present invention, there is provided a lead frame in which a tab for mounting a semiconductor chip in a central portion and an inner lead portion and an outer lead portion of a lead are arranged in a peripheral portion of the tab, the lead frame having the inner lead portion An air vent groove (air vent) is provided at a predetermined position of the tie bar region on the back surface or front surface to exhaust air in the molding die when injecting a sealing material into the molding die for sealing. It is characterized by having.
[0014]
According to the first aspect, since the air vent groove (air vent) is provided in the lead frame, generation of bubbles in the package of the resin-sealed semiconductor device can be reduced. As a result, poor appearance and deterioration of moisture resistance can be prevented.
[0015]
According to a second aspect of the present invention, there is provided a method for manufacturing a lead frame in which a tab for mounting a semiconductor chip in a central portion and an inner lead portion and an outer lead portion of a lead are arranged in a peripheral portion of the tab. Excluding an air vent groove for exhausting air in a molding die formed at a predetermined position in a tie bar region on the back or front surface, and a tab portion and a lead portion on the back or front surface of the lead frame substrate. Forming an etching mask in each of the tie bar regions, etching from both sides of the lead frame, removing the etching mask after the etching step, and removing the etching mask after the etching mask removing step. The method includes a step of plating the position with Ag.
[0016]
According to the second aspect, the lead frame of the first aspect can be easily manufactured.
[0017]
According to a third aspect of the present invention, a semiconductor chip having external electrodes on its main surface (surface) is electrically connected to the external electrodes and inner leads by wires, and the semiconductor chip, the inner leads, and the wires are molded. In a method of manufacturing a semiconductor device to be sealed with a sealing material using a mold, a sealing material is injected into the molding die to seal the back surface or the front surface of the lead frame having the inner leads. The air in the cavity of the molding die is exhausted from an air vent groove formed at a predetermined position.
[0018]
According to the third aspect of the present invention, the air vent groove (air vent) is provided in the lead frame, so that it is not necessary to remove burrs when the molding die is used repeatedly.
[0019]
Further, since no air vent groove (air vent) is provided in the mold, the structure of the mold can be simplified.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail with embodiments (examples) with reference to the drawings.
In all the drawings for describing the present embodiment (example), components having the same function are denoted by the same reference numerals, and the repeated description thereof will be omitted.
[0021]
(Embodiment 1)
FIG. 1 is a rear plan view showing the overall schematic configuration of a lead frame according to Embodiment 1 of the present invention, and FIG. 2 is a partially enlarged view of a main part of FIG.
As shown in FIGS. 1 and 2, the entire lead frame 100 according to the first embodiment is formed of one lead frame substrate (thin Cu substrate), and a large number of sets of individual lead frames 10 are arranged in a lattice (array). And they are integrally formed. In each of the lead frames 10, a tab 1 for mounting a semiconductor chip is formed at the center of the surface (main surface) of a lead frame substrate (thin Cu substrate) 10A. The tab 1 is supported from four corners (four corners) by a tab suspension lead 1A.
[0022]
Inner lead portions 2A of a plurality of leads 2 are arranged in the periphery of the tab 1 and extend outward. As shown in FIG. 2, a terminal 2B of the outer lead portion formed integrally with (electrically connected to) the inner lead portion 2A is provided on the back surface of the inner lead portion 2A.
[0023]
Further, when a sealing material is injected into the mold die and sealed at a predetermined position of the tie bar portion (region) 10C on the back surface of the lead frame 10 having the individual inner leads 2A, air in the mold die is removed. An air vent groove 3 for exhausting air is provided. The air vent groove 3 is connected to the inside of a cavity formed by an upper mold for molding and a lower mold for molding. For example, as shown in FIG. 2, the air vent groove 3 is connected to the inside of the cavity near the end of the tab suspension lead 1A. The connection between the air vent groove 3 and the inside of the cavity is not limited to a position near the end of the tab suspension lead 1A, and may be, for example, between the leads.
[0024]
FIG. 3 is a sectional view taken along the line AA ′ shown in FIG. As shown in FIG. 3, the cross-sectional structure of the air vent groove 3 has a concave cross section. Further, a pattern 7 for improving heat shrinkage after molding is formed at a predetermined position on the lead frame 100.
[0025]
Next, a method of manufacturing the lead frame according to the first embodiment will be described.
FIG. 4 is a cross-sectional view illustrating each step of the method for manufacturing a lead frame according to the first embodiment.
[0026]
In the method for manufacturing a lead frame according to the first embodiment, as shown in FIG. 4A, a lead frame substrate (thin Cu substrate) 100 is prepared, and as shown in FIG. Of the tab 1, the tab suspension lead 1A (not shown), the inner lead 2A, the outer lead terminal 2B, and the area of the tie bar 10C on the back surface of the lead frame 10A. An etching mask (photoresist) 4 is formed (applied) on each portion (region) of the air vent groove 3 at the position.
[0027]
Next, etching is performed from both sides of the lead frame 10A to form a pattern (shape) as shown in FIG. That is, the back side of each of the tab 1, the tab suspension lead 1A (not shown), the inner lead 2A, and the air vent groove 3 formed on the lead frame substrate 10A are each half-etched. . That is, the tab 1, the tab suspension lead 1A (not shown), the surface side of the inner lead 2A, the terminal 2B of the outer lead, and the portion (region) of the tie bar 10C are not etched.
[0028]
Next, as shown in FIG. 4D, the etching mask 4 is removed, and thereafter, as shown in FIG. 4E, a predetermined position of the inner lead portion is plated with Ag to complete the lead frame 10. .
[0029]
In the step of forming (applying) the etching mask 4 on the portion (region) of the air vent groove 3 at a predetermined position of the tie bar 10C (region) on the back surface side of the lead frame substrate 10A, An etching mask 4 is formed (applied) on a portion (region) of the air vent groove 3 at a predetermined position of the tie bar 10C (region) on the front surface side, not on the back surface side, to form the air vent groove 3 on the front surface side. The same effect can be obtained.
[0030]
(Embodiment 2)
FIGS. 5 and 6 are cross-sectional views showing the steps of a method for manufacturing a semiconductor device using the lead frame according to the first embodiment of the second embodiment of the present invention.
As shown in FIG. 5A, the method for manufacturing a semiconductor device according to the second embodiment mounts the semiconductor chip 11 on the tab 1 of the lead frame 10 according to the first embodiment by bonding the semiconductor chip 11 with an Ag paste 6. External electrodes (bonding pads) 11A provided on the main surface (front surface) of the semiconductor chip 11 and the inner lead portions 2A are electrically connected by wires (Au wires) 12, which are shown in FIG. As shown, it is set (stored) in the cavity 13C formed by the upper mold 13A and the lower mold 13B.
[0031]
Next, as shown in FIG. 5C, a sealing material (resin: resin) 14 is injected into the cavity 13C from the mold gate 15 for molding. Due to the injection of the sealing material 14, as shown in FIG. 5D, the air (air) in the cavity 13C is released from the air vent groove 3 formed on the back surface or the front surface of the lead frame substrate 10A. It is exhausted from.
[0032]
Next, when the injection of the sealing material (resin: resin) 14 is completed, the sealing material (resin: resin) 14 is thermally cured by a predetermined time. When this is completed, as shown in FIG. 6A, the upper mold 13A and the lower mold 13B are removed. Next, as shown in FIG. 6B, the lead 2 is cut, and as shown in FIG. 6C, the lead 2 is soldered on the terminal 2B of the outer lead exposed on the back surface. The manufacture (package assembly) of the semiconductor device is completed.
As described above, the invention made by the inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and can be variously modified without departing from the gist thereof. Of course.
[0033]
【The invention's effect】
The effect obtained by the invention disclosed in the present application will be briefly described as follows.
(1) Since the air vent groove (air vent) is provided in the lead frame, the generation of air bubbles in the package of the resin-encapsulated semiconductor device can be reduced. Thereby, it is possible to prevent poor appearance and deterioration of moisture resistance.
(2) Since the air vent groove (air vent) is provided in the lead frame, it is not necessary to remove burrs when the molding die is used repeatedly.
(3) Since no air vent groove (air vent) is provided in the mold, the mold structure can be simplified.
(4) The mold yield of the resin-encapsulated semiconductor device can be improved.
[Brief description of the drawings]
FIG. 1 is a front plan view showing an overall schematic configuration of a lead frame according to a first embodiment of the present invention.
FIG. 2 is an enlarged view of a main part of the back surface of FIG.
FIG. 3 is a cross-sectional view of each step of the lead frame manufacturing method according to the first embodiment.
FIG. 4 is an enlarged view of a part of the front surface showing a schematic configuration of a modified example of the lead frame of the first embodiment.
FIGS. 5A to 5C are cross-sectional views illustrating steps in a method for manufacturing a semiconductor device using the lead frame according to the first embodiment of the present invention.
FIG. 6 is a continuation of FIG. 5;
[Explanation of symbols]
REFERENCE SIGNS LIST 100 overall lead frame 10 lead frame 10A lead frame substrate 1 tab 1A tab suspension lead 2 lead 2A inner lead portion 2B outer terminal portion 3 air vent groove 4 etching mask 5 Ag plating 6: Ag paste 7: Pattern for improving heat shrinkage after molding 11: Semiconductor chip 11A: Bonding pad 12: Wire (Au wire) 13A: Upper mold for molding 13B: Lower mold for molding 13C: Cavity 14: Sealing Material (resin: resin) 15 Mold gate part 16 for molding Solder

Claims (3)

中央部に半導体チップを搭載するためのタブと、該タブの周辺部にリードのインナーリード部及びアウターリード部が配列されたリードフレームにおいて、前記インナーリード部を有するリードフレームの裏面又は表面のタイバー領域の所定位置に、モールド用金型に封止材を注入して封止する際にモールド用金型内の空気を排気するための空気抜き用溝が設けられていることを特徴とするリードフレーム。A tab for mounting a semiconductor chip in the center, and a tie bar on the back surface or the front surface of the lead frame having the inner lead portion, in a lead frame in which the inner lead portion and the outer lead portion of the lead are arranged around the tab. A lead frame, characterized in that an air vent groove for exhausting air in the molding die when a sealing material is injected into the molding die and sealing is provided at a predetermined position in the region. . 中央部に半導体チップを搭載するためのタブと、該タブの周辺部にリードのインナーリード部及びアウターリード部が配列されたリードフレームの製造方法において、リードフレーム基板を準備する工程と、前記リードフレーム基板の裏面又は表面のタブ部及びリード部、並びに裏面又は表面のタイバー領域の所定位置に形成されるモールド用金型内の空気を排気するための空気抜き用溝部を除いたタイバー領域にそれぞれエッチングマスクを形成する工程と、前記リードフレームの両面からエッチングする工程と、該エッチング工程の後エッチングマスクを除去する工程と、該エッチングマスク除去工程の後前記インナーリード部の所定位置をAgめっきする工程を備えたことを特徴とするリードフレームの製造方法。A step of preparing a lead frame substrate in a method for manufacturing a lead frame in which a tab for mounting a semiconductor chip in a central portion and inner and outer lead portions of leads are arranged in a peripheral portion of the tab; Etching is performed on the tie bar area excluding the air vent groove for exhausting air in the molding die formed at a predetermined position of the tie bar area on the back or front side, and the tie bar area on the back or front side of the frame substrate. A step of forming a mask, a step of etching from both sides of the lead frame, a step of removing an etching mask after the etching step, and a step of Ag plating a predetermined position of the inner lead portion after the etching mask removing step A method for manufacturing a lead frame, comprising: その主面(表面)上に外部電極を有する半導体チップと、前記外部電極とインナーリードとをワイヤで電気的に接続し、前記半導体チップ、インナーリード、及びワイヤを、モールド用金型を用いて封止材で封止する半導体装置の製造方法において、前記モールド用金型に封止材を注入して封止する際に前記インナーリードを有するリードフレームの裏面又は表面の所定位置に形成された空気抜き用溝から前記モールド金型のキャビティ内の空気を排気することを特徴とする半導体装置の製造方法。A semiconductor chip having an external electrode on its main surface (surface), the external electrode and the inner lead are electrically connected by a wire, and the semiconductor chip, the inner lead, and the wire are connected using a mold. In the method of manufacturing a semiconductor device to be sealed with a sealing material, when sealing is performed by injecting a sealing material into the molding die, the sealing material is formed at a predetermined position on the back surface or the front surface of the lead frame having the inner lead. A method for manufacturing a semiconductor device, wherein air in the cavity of the mold is exhausted from an air vent groove.
JP2002258348A 2002-09-04 2002-09-04 Lead frame, manufacturing method thereof, and manufacturing method of semiconductor device Withdrawn JP2004096022A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002258348A JP2004096022A (en) 2002-09-04 2002-09-04 Lead frame, manufacturing method thereof, and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002258348A JP2004096022A (en) 2002-09-04 2002-09-04 Lead frame, manufacturing method thereof, and manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2004096022A true JP2004096022A (en) 2004-03-25

Family

ID=32062978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002258348A Withdrawn JP2004096022A (en) 2002-09-04 2002-09-04 Lead frame, manufacturing method thereof, and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2004096022A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888602B2 (en) 2007-06-01 2011-02-15 Samsung Electronics Co., Ltd. Printed circuit board having air vent for molding and package using the same
JP2011258680A (en) * 2010-06-08 2011-12-22 Renesas Electronics Corp Method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888602B2 (en) 2007-06-01 2011-02-15 Samsung Electronics Co., Ltd. Printed circuit board having air vent for molding and package using the same
JP2011258680A (en) * 2010-06-08 2011-12-22 Renesas Electronics Corp Method for manufacturing semiconductor device
US8399302B2 (en) 2010-06-08 2013-03-19 Renesas Electronics Corporation Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP3444410B2 (en) Lead frame and method of manufacturing semiconductor device
JP4173346B2 (en) Semiconductor device
US6424024B1 (en) Leadframe of quad flat non-leaded package
JP3547704B2 (en) Lead frame and semiconductor device
US20040016994A1 (en) Semiconductor package and fabricating method thereof
JP2001077277A (en) Semiconductor package and its manufacture
JP2001267482A (en) Lead frame pattern, semiconductor device using it, manufacturing method therefor
US20060088956A1 (en) Method for fabricating semiconductor package with short-prevented lead frame
JP2003209216A (en) Lead frame, resin sealed die and method for manufacturing semiconductor device using them
JPH10284525A (en) Method for producing semiconductor device
KR100781149B1 (en) Lead-frame strip and process for manufacturing semiconductor packages using the same
JP2003158234A (en) Semiconductor device and its manufacturing method
JP2004014801A (en) Semiconductor device and its manufacturing device
JP4840893B2 (en) Resin-encapsulated semiconductor device frame
JP4243270B2 (en) Manufacturing method of semiconductor device
JPH08264569A (en) Manufacture of resin sealed semiconductor device
JP2004096022A (en) Lead frame, manufacturing method thereof, and manufacturing method of semiconductor device
JP4421934B2 (en) Manufacturing method of semiconductor device
JP2002033345A (en) Method for manufacturing resin-sealed semiconductor device
JP5467506B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
US20010045628A1 (en) Frame for semiconductor package
JP3134445B2 (en) Resin-sealed semiconductor device
JP2679848B2 (en) Semiconductor device
JP2001267484A (en) Semiconductor device and manufacturing method thereof
JP2004235237A (en) Resin sealing metallic mold and manufacture of semiconductor device using it

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110