JP2004095612A

JP2004095612A - Semiconductor device and wiring board

Info

Publication number: JP2004095612A
Application number: JP2002250934A
Authority: JP
Inventors: Takao Nishimura; 西村　隆雄
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-08-29
Filing date: 2002-08-29
Publication date: 2004-03-25

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device where a semiconductor element is bonded surely to a wiring board by ultrasonic flip chip bonding, and to provide a wiring board being employed in such a semiconductor device. <P>SOLUTION: A semiconductor element 32 is bonded to the upper surface side of a wiring board 31 by ultrasonic flip chip bonding. Bonding pads 3 being bonded with bumps 32a of the semiconductor element 32 are formed on the upper surface of the core material 12 of the wiring board 31. A backup pattern 36 is formed on the lower surface of the core material 12. The backup pattern 36 is formed at a position corresponding to the position arranged with the bonding pads 3, and extends directly under all bonding pads 3. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に超音波を用いたフリップチップ接合により半導体素子を配線基板に接続して形成される半導体装置に関する。
【０００２】
【従来の技術】
半導体装置としての外部接続端子を設けるために、いわゆるインターポーザと呼ばれる配線基板により配線の引き回しを行い、外部接続端子を効率的に配列した半導体パッケージが多くなっている。このような半導体パッケージを製造する工程において、半導体素子を配線基板に搭載する際に、超音波を用いて半導体素子のバンプを配線基板の電極に接合する、いわゆる超音波フリップチップボンディングが多く用いられる。
【０００３】
近年、半導体素子の高機能化に伴い半導体素子のサイズが増大しており、大型の半導体素子に対応したフリップチップボンディング用の大型の超音波振動工具がいくつか開発されている。これにより、大型の半導体素子も超音波フリップチップボンディングにより実装されるようになってきている。
【０００４】
半導体素子がフリップチップ実装される配線基板としては、セラミック基板、樹脂テープ基板、有機基板等が用いられる。このうち、例えばガラスエポキシ基板のような有機基板は、取り扱いやコストの面で他の基板より優れており、多く使用されている。
【０００５】
図１は従来の両面配線型の配線基板の断面図である。図１に示す配線基板１は、基板コア材２の両面に導体パターンが形成されている。半導体素子が搭載される面側の導体パターンにより、半導体素子の電極（バンプ）をフリップチップ接合するためのボンディングパッド３と、上部配線４とが形成される。また、反対側の面の導体パターンにより、外部接続端子を設けるためのランド５と、下部配線６とが形成される。また、基板コア材２を貫通して両側の導体パターンを電気的に接続する貫通ビア（図示せず）が設けられ、ボンディングパッド３は、上部配線４、貫通ビア及び下部配線６を介して、ランド５に接続される。ランド５には外部接続端子としてハンダボール等が設けられる。基板コア材２は、一般的にＦＲ−４材やＢＴレジンのような有機材料用いて形成されることが多い。なお、両面の導体パターンの露出する必要のない部分はソルダレジスト７により覆われる。
【０００６】
図２は従来の片面配線型の配線基板の断面図である。図２に示す配線基板１１は、基板コア材１２の片面だけに導体パターンが形成されている。導体パターンにより、半導体素子の電極（バンプ）をフリップチップ接合するためのボンディングパッド１３と、配線１４と、外部接続端子を設けるためのランド１５とが形成される。ランド１５の下には、基板コア材１２を貫通して裏面まで延在する貫通孔１６が形成されており、貫通孔１６を介してハンダボール等の外部接続端子がランド１５に接続される。図１に示す配線基板１と同様に、基板コア材１２は、ＦＲ−４材やＢＴレジンのような有機材料を用いて形成されることが多い。
【０００７】
【発明が解決しようとする課題】
図１及び２に示す配線基板１又は１１に対して、半導体素子をフリップチップ搭載する際には、半導体素子をボンディングツールに装着して、半導体素子のバンプを配線基板のボンディングパッド３又は１３に押圧しながらボンディングツールから超音波振動を印加する。
【０００８】
図３は図１に示す配線基板１に対して半導体素子１０を超音波フリップチップボンディングする工程を説明するための図である。図３（ａ）に示すように、配線基板１はボンディングステージ２０上に載置され、真空吸引チャック等で固定される。また、配線基板１の固定を確実にするために、配線基板１の外周はクランプ治具２１により固定される。一方、搭載される半導体素子２２は、その背面がボンディングツール２３に固定された状態で、バンプ２２ａと配線基板１のボンディングパッド３との位置合わせが行われる。
【０００９】
位置合わせが完了すると、図３（ｂ）に示すように、半導体素子２２のバンプが配線基板１のボンディングパッドに押圧される。この状態で、ボンディングツール２３から半導体素子に対して超音波振動が印加される。これにより、バンプ２２ａが超音波振動し、バンプ２２ａはボンディングパッドに超音波接合される。
【００１０】
ここで、従来の配線基板１の下面側にはランド５及び配線部分が形成されているため、上面側のボンディングパッド３の直下において、基板コア材２とボンディングステージ２０との間に隙間が形成される場合がある。隙間が形成された状態で、ボンディングパッド３上の電極２２が超音波振動すると、配線基板１に微小なたわみが生じ、超音波振動エネルギの一部が配線基板１に吸収・拡散されてしまう。このような場合、超音波接合による接合強度が十分に得られないという問題が生じ、組み立て工程における歩留低下や、接合強度不足による半導体装置の信頼性低下を招くことがある。
【００１１】
また、図２に示す片面配線基板１１を用いた場合であっても、基板コア材１２がガラスエポキシ基板のような有機基板により形成されていると、上述と同様の問題が生じることがある。これは、配線基板自体（基板コア材１２）が比較的柔軟であり、超音波を吸収・拡散してしまうためであると推測される。
【００１２】
本発明は上記の点に鑑みてなされたものであり、半導体素子が配線基板に対して確実に超音波フリップチップボンディングされた半導体装置及びそのような半導体装置に用いられる配線基板を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の課題を解決するために本発明によれば、突起電極を有する半導体素子と、上面と該上面の反対側の下面とを有する基板コア材を有し、該半導体素子が該上面側にフリップチップ実装された配線基板と、該基板コア材の該上面に形成され、前記半導体素子の前記突起電極が接合されるボンディングパッドと、前記基板コア材の前記下面に形成され、該ボンディングパッドが設けられた位置に対応した位置であり、全てのボンディングパッドの真下に延在するように形成されたパターン部材とを有することを特徴とする半導体装置が提供される。
【００１４】
上述の発明によれば、パターン部材が設けられたことによりボンディングステージの載置面と配線基板との間に隙間が形成されないので、超音波フリップチップボンディングの際に配線基板がたわむことなく、良好なボンディングを達成することができる。
【００１５】
上述の発明による半導体装置は、前記基板コア材の前記下面に形成され、外部接続端子が形成されるランドを更に有し、前記パターン部材と該ランドとは同じ導電材料により形成された部材であることとしてもよい。すなわち、パターン部材とランドとを一つの導電部材をパターン化することにより形成することができる。
【００１６】
また、前記基板コア材の前記上面にランドが形成され、該ランドの下に前記基板コア材を貫通して前記下面まで延在する貫通孔が設けられ、該貫通孔を介して前記ランドに接続された外部接続端子が前記下面側に設けられてもよい。
【００１７】
さらに、ランドの下に前記基板コア材を貫通して前記下面まで延在する貫通孔が設けられ、該貫通孔を介して前記ランドに接続された外部接続端子が前記下面側に設けられることとしてもよい。また、前記パターン部材は金属材料よりなる板状部材であることが好ましい。
【００１８】
また、本発明によれば、半導体素子がフリップチップ実装される配線基板であって、上面と該上面の反対側の下面とを有する基板コア材と、該基板コア材の該上面に形成され、前記半導体素子の突起電極が接合されるボンディングパッドと、前記基板コア材の前記下面に形成され、該ボンディングパッドが設けられた位置に対応した位置に配置され、全てのボンディングパッドの真下に延在するように形成されたパターン部材とを有することを特徴とする配線基板が提供される。このような配線基板によっても、上述の半導体装置と同様の効果を得ることができる。
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００１９】
まず、本発明の第１実施例による半導体装置に用いられる配線基板について、図４、図５及び図６を参照しながら説明する。図４は本発明の第１実施例による半導体装置の断面図である。図５は本発明の第１実施例による半導体装置に用いられる配線基板断面図である。図６は図５に示す配線基板を下面側から見た平面図である。図４、図５及び図６において、図１に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００２０】
本発明の第１実施例による半導体装置３０において、図４に示すように、配線基板３１上に半導体素子３２がフリップチップ実装されている。配線基板３１と半導体素子３２との間にはアンダーフィル材３３が充填され、半導体素子３２は配線基板上で封止樹脂３４により封止される。配線基板３１の下面には外部接続端子としてハンダボール３５が設けられる。半導体装置３０は、いわゆるファンアウトタイプの半導体装置であり、配線基板３１中央部分に半導体素子３２が搭載され、外部接続端子としてのハンダボール３５は半導体素子３２が搭載される領域の周囲の領域で、半導体素子３２とは反対側に設けられる。
【００２１】
図５を参照すると、配線基板３１は、図１に示す配線基板１と同様の両面配線基板であり、基板コア材２の上面２ａにボンディングパッド３が形成され、下面２ｂにランド５が形成される。
【００２２】
ここで、本実施例における配線基板３１は、上面３ａのボンディングパッド３が配列された領域に対応して、基板コア材２の下面２ｂに形成されたバックアップパターン３６（パターン部材）を有する。バックアップパターン３６は、基板コア材２の下面２ｂに設けられる導体パターンにより形成されるため、ランド５や下部配線（図５には示されていない）が図と同じ工程で形成され、同じ厚みを有している。ただし、バックアップパターン３６は、下部配線やランド５からは分離されて孤立したパターンであることが好ましい。
【００２３】
バックアップパターン３６はボンディングパッド３が設けられる上面２ａとは反対側の下面２ｂに形成され、図６に示すように、ボンディングパッド３が設けられた領域を包含するような大きさである。すなわち、バックアップパターン３６は全てのボンディングパッド３の下側に延在する。また、バックアップパターン３６は、導体パターンの露出部分以外を覆うためのソルダレジスト７により覆われる。したがって、配線基板３１が図３に示すようなボンディングステージ２０上に載置されたときに、ボンディングパッド３の下方における基板コア材２とボンディングステージ２０との間には隙間が形成されることはない。
【００２４】
このように、基板コア材２とボンディングステージ２０との間に隙間が形成されないので、超音波フリップチップボンディングの際に、半導体素子３２のバンプ３２ａ（突起電極）がボンディングパッド３に押圧されても、配線基板３１がたわむことはない。したがって、超音波振動エネルギの基板への吸収・拡散が減少し、良好な超音波接合を行うことができる。これにより、半導体装置の組み立て時の歩留まりが向上し、接合強度の改善による半導体装置の信頼性が向上する。
【００２５】
また、バックアップパターン３６は基板コア材２の比較的大きな面積を覆うため、配線基板３１の剛性を増大させる効果がある。これにより、配線基板３１の反りや変形を抑制し、半導体装置の信頼性向上に寄与する。更に、バックアップパターン３６は金属であるため熱伝導性に優れており、且つ半導体素子３２の真下に位置するため、半導体装置の放熱性が向上する。
【００２６】
次に上述の配線基板３１のいくつかの変形例について説明する。
【００２７】
図７は配線基板３１の第１の変形例である配線基板３１Ａの断面図であり、図８は図７に示す配線基板３１Ａを下面側から見た平面図である。図７及び図８において、図５及び図６に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００２８】
配線基板３１Ａは、図５に示す配線基板３１と基本的に同じ構成を有するが、バックアップパターンの厚みが異なる。すなわち、配線基板３１Ａに設けられたバックアップパターン３６Ａは、下部配線やランドを形成する導体パターンより厚い部材により形成されており、ソルダレジスト７により覆われずに露出している。バックアップパターン３６Ａが厚くなったことにより、配線基板３１Ａの剛性は配線基板３１より向上する。また、バックアップパターン３６Ａが露出していることにより、放熱性はより向上する。
【００２９】
図９は図７に示す配線基板３１Ａを用いた半導体装置の変形例を示す断面図である。図９に示す半導体装置４０は、配線基板３１Ａに半導体素子３２を超音波フリップチップボンディングにより搭載し、その上に更に半導体素子４１を積層している。半導体素子４１は背面を半導体素子３２の背面に対向した状態で、接着材４２により半導体素子３２に固定される。そして、半導体素子４１はボンディングワイヤ４３により、配線基板３１Ａの上面に形成されたボンンディングパッド４４に接続される。半導体素子３２、半導体素子４１及びボンディングパッド４３は、封止樹脂４５により封止される。
【００３０】
半導体装置４０は配線基板３１Ａを用いているため、バックアップパターン３６Ａに関する上述の利点を有し、且つ、半導体素子４２が積層されているため、半導体素子の実装密度が向上する等の利点も有する。なお、配線基板３０Ａを用いて図９のような積層構造の半導体装置を形成することとしてもよい。
【００３１】
図１０は配線基板３１の第２の変形例である配線基板３１Ｂの断面図であり、図１１は図１０に示す配線基板３１Ｂを下面側から見た平面図である。また、図１２は図１０に示す配線基板３１Ｂを用いた半導体装置の断面図である。図１０、図１１及び図１２において、図５及び図６に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００３２】
図１０に示す配線基板３１Ｂは、図１２に示すようないわゆるファンインタイプの半導体装置４８に用いる配線基板として形成されたものである。したがって、半導体素子３２の搭載領域は、配線基板３１Ｂの全体とほぼ等しくなっており、配線基板３１Ｂの下面の中央部分にランド５が形成される。そして、配線基板３１Ｂの上面の周辺部分にボンディングパッド３が配置される。
【００３３】
半導体装置４８は、ボンディングパッド３の下側にバックアップパターン３６Ｂを有しているため、図４に示す半導体装置と同様の利点を有する。また、半導体装置４８は、いわゆるチップサイズ／スケールパッケージ（ＣＳＰ）として構成れる。また、搭載される半導体素子３２と配線基板３１Ｂとはほぼ等しいサイズであるため、図４に示す半導体装置３０のように封止樹脂３４により封止する必要はなく、その分の製造工程が不要となり製造コストを低減することができる。なお、半導体装置４８においても、バックアップパターン３６Ｂの厚みを厚くして、図９に示すバックアップパターン３６Ａと同様の効果を得ることができる。
【００３４】
図１３は配線基板３１の第３の変形例である配線基板３１Ｃの断面図であり、図１４は図１３に示す配線基板３１Ｃを下面側から見た平面図である。図１３及び図１４において、図５及び図６に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００３５】
図１３に示す配線基板３１Ｃは、搭載される半導体素子の電極配列に合わせて分割されたバックアップパターン３６Ｃを有する。すなわち、搭載される半導体素子の電極は対向する２辺に沿って配列されたものであり、これに対応してバックアップパターンも２つのバックアップパターン３６Ｃに分割される。バックアップパターン３６Ｃの間に、図１４に示すように、下部回線６を配置することができる。
【００３６】
図１５は配線基板３１の第４の変形例である配線基板３１Ｄの断面図であり、図１６は図１５に示す配線基板３１Ｄを下面側から見た平面図である。また、図１７は図１５に示す配線基板３１Ｄを用いた半導体装置の断面図である。図１５、図１６及び図１７において、図５及び図６に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００３７】
図１５に示す配線基板３１Ｄは、接地端子に接続されたバックアップパターン３６Ｄを有する。ランド５のうち、バックアップパターンに近接したランド５ａが接地端子とされ、バックアップパターン３６Ｄは図１６に示すように接地端子であるランド５ａに接続された形状に形成される。
【００３８】
このようなバックアップパターン３６Ｄにより、図５に示すバックアップパターン３６と同様な効果を得ることができ、加えて半導体素子のシールド効果を得ることができる。
【００３９】
図１７は図１５に示す配線基板３１Ｄを用いた半導体装置５０の断面図である。半導体装置５０は、半導体素子３２を配線基板３１Ｄに超音波フリップチップボンディングして形成し、さらに、メタルキャップ５１を配線基板３１Ｄに取り付けたものである。メタルキャップ５１は金属等の導電性材料で形成されており、配線基板３１Ｄ上の半導体素子３２を覆うような箱型形状を有する。メタルキャップ５１の端部は、導電性接着材５２により配線基板３１Ｄの上面に形成された接地端子５３に接続され固体される。
【００４０】
したがって、半導体装置５０において、半導体素子３２は接地電位とされたメタルキャップ５１と同じく接地電位とされた配線基板３１Ｄとによりほぼ覆われた状態となる。これにより、半導体素子３２のシールド効果が得られ、半導体装置５０の電気的特性が向上する。
【００４１】
次に、本発明の第２実施例による半導体装置について、図１８、図１９及び図２０を参照しながら説明する。図１８は本発明の第２実施例による半導体装置の断面図である。図１９は本発明の第２実施例による半導体装置に用いられる配線基板の断面図であり、図２０は図１９に示す配線基板を下面側から見た平面図である。図１８、図１９及び図２０において、図２に示す構成部品と同等な部品には同じ符号を付す。
【００４２】
本発明の第２実施例による半導体装置６０は、片面配線基板６１を用いて形成されたファンアウトタイプの半導体装置である。配線基板６１は、基板コア材１２の片面だけに導体パターンが形成されている。導体パターンにより、ボンディングパッド１３と、配線１４と、外部接続端子を設けるためのランド１５とが形成される。半導体素子３２の電極（バンプ）３２ａは、ボンディングパッド１３に対して超音波フリップチップボンディングされる。半導体素子３２と配線基板６１との間にはアンダーフィル材６２が充填され、半導体素子３２は配線基板６１に対して固定される。
【００４３】
ランド１５の下には、基板コア材１２を貫通して裏面まで延在する貫通孔１６が形成されており、貫通孔１６を介して外部接続端子としてハンダボール６３がランド１５に接続される。基板コア材１２は、ＦＲ−４材やＢＴレジンのような有機材料を用いて形成される。
【００４４】
本実施例における配線基板６１では、上述の第１実施例と同様に、基板コア材１２の上面１２ａにボンディングパッド１３が形成され、下面１２ｂにバックアップパターン６４が設けられる。配線基板６１は片面配線基板であり、基板コア材１２の下面１２ｂには配線等を形成するための導体パターンは設けられない。しかし、本実施例では超音波フリップチップボンディングの信頼性を向上させるために、例えば銅箔等よりなるバックアップパターン６４を基板コア材１２の下面１２ｂに貼り付けている。
【００４５】
配線基板６１を図３に示すボンディングステージ２０に載置した場合、バックアップパターン６４がボンディングステージ２０の載置面に接触し、基板コア材１２とボンディングステージ２０との間に隙間が形成されないので、超音波フリップチップボンディングの際に、半導体素子３２のバンプ３２ａがボンディングパッド１３に押圧されても、配線基板６１がたわむことはない。したがって、超音波振動エネルギの基板への吸収・拡散が減少し、良好な超音波接合を行うことができる。これにより、半導体装置の組み立て時の歩留まりが向上し、接合強度の改善による半導体装置の信頼性が向上する。
【００４６】
また、バックアップパターン６４は基板コア材１２の比較的大きな面積を覆うため、配線基板６１の剛性を増大させる効果がある。これにより、配線基板６１の反りや変形を抑制し、半導体装置の信頼性向上に寄与する。更に、バックアップパターン６４は金属であるため熱伝導性に優れており、且つ半導体素子３２の真下に位置するため、半導体装置の放熱性が向上する。
【００４７】
図２１は図１９に示す配線基板６１の変形例である配線基板６１Ａの断面図であり、図２２は図２１に示す配線基板６１Ａを下面から見た平面図である。また、図２３は図２１に示す配線基板６１Ａを用いた半導体装置の断面図である。図２１、図２２及び図２３において、図１８及び図１９に示す構成部品と同等の部品には同じ符号を付し、その説明は省略する。
【００４８】
図２１に示す配線基板６１Ａは、図２３に示すようないわゆるファンインタイプの半導体装置７０に用いる配線基板として形成されたものである。したがって、半導体素子３２の搭載領域は、配線基板６１Ｂの全体とほぼ等しくなっており、配線基板６１Ｂの上面の中央部分にランド１５が形成される。そして、配線基板６１Ｂの上面の周辺部分にボンディングパッド１３が配置される。
【００４９】
半導体装置７０は、ボンディングパッド１３の下側にバックアップパターン６１Ａを有しているため、図１８に示す半導体装置６０と同様の利点を有する。また、半導体装置７０は、いわゆるチップサイズ／スケールパッケージ（ＣＳＰ）として構成される。
【００５０】
次に、上述の各実施例において、半導体素子を配線基板に超音波フリップチップボンディングにより配線基板に搭載する工程について、図４に示す本発明の第１実施例による半導体装置３０を例にとって説明する。図２４は図４に示す配線基板３１に対して半導体素子３２を超音波フリップチップボンディングする工程を説明するための図である。
【００５１】
まず、図２４（ａ）に示すように、バックアップパターン３６がボンディングステージ２０の平坦な載置面に対向した状態で配線基板３１をボンディングステージ２０上に載置し、真空吸引チャック等で固定する。配線基板３１の固定を確実にするために、配線基板３１の外周をクランプ治具２１により固定する。一方、搭載される半導体素子３２の背面をボンディングツール２３に固定した状態で、バンプ３２ａと配線基板３１のボンディングパッド３との位置合わせを行う。
【００５２】
位置合わせが完了すると、図２４（ｂ）に示すように、半導体素子３２のバンプ３２ａを配線基板３１のボンディングパッド３に押圧する。この状態で、ボンディングツール２３から半導体素子３２に対して超音波振動を印加する。これにより、バンプ３２ａが超音波振動し、バンプ３２ａはボンディングパッド３に超音波接合される。
【００５３】
上述の工程では、バックアップパターン３６があるために、配線基板３１とボンディングステージ２０との間に隙間が形成されないので、超音波フリップチップボンディングの際に、半導体素子３２のバンプ３２ａがボンディングパッド３に押圧されても、配線基板３１がたわむことはない。したがって、超音波振動エネルギの基板への吸収・拡散が減少し、良好な超音波接合を行うことができる。これにより、半導体装置の組み立て時の歩留まりが向上し、接合強度の改善による半導体装置の信頼性が向上する。
【００５４】
ここで、配線基板にバックアップパターンが形成されていない場合には、図２５（ａ）に示すように、ボンディングステージ２０にバックアップ治具８０を配置することにより、バックアップパターンと同様の効果を得ることができる。すなわち、ボンディングステージ２０の載置面の中央部分にバックアップ治具８０を載置し、その上に配線基板３１を載置して固定する。そして、半導体素子３２を超音波フリップチップボンディングにより配線基板３１に搭載する。
【００５５】
バックアップ治具８０の厚みは、配線基板３１とボンディングステージの載置面との間に形成される隙間に応じて予め決められた寸法、すなわち、配線基板３１が載置された際に配線基板３１とボンディングステージ２０との間に隙間が形成されないような寸法とする。バックアップ治具８０の位置を決めて横方向の移動を防止するために、ボンディングステージ２０の載置面に凹部を形成しておくことが好ましい。
【００５６】
上述の如く、本明細書は以下の発明を開示する。
【００５７】
（付記１）　突起電極を有する半導体素子と、
上面と該上面の反対側の下面とを有する基板コア材を有し、該半導体素子が該上面側にフリップチップ実装された配線基板と、
該基板コア材の該上面に形成され、前記半導体素子の前記突起電極が接合されるボンディングパッドと、
前記基板コア材の前記下面に形成され、該ボンディングパッドが設けられた位置に対応した位置に配置され、全てのボンディングパッドの真下に延在するように形成されたパターン部材と
を有することを特徴とする半導体装置。
（付記２）　付記１記載の半導体装置であって、
前記基板コア材の前記下面に形成され、外部接続端子が形成されるランドを更に有し、
前記パターン部材と該ランドとは同じ導電材料により形成された部材であることを特徴とする半導体装置。
（付記３）　付記２記載の半導体装置であって、
前記パターン部材の厚みは前記ランドの厚みに等しいことを特徴とする半導体装置。
【００５８】
（付記４）　付記３記載の半導体装置であって、
前記ランドは接地電位とされたランドを含んでおり、前記パターン部材は該接地電位とされたランドに接続されていることを特徴とする半導体装置。
【００５９】
（付記５）　付記４記載の半導体装置であって、
導電材料からなる箱状部材が前記半導体素子を覆うように前記コア基板の前記上面側に設けられ、箱状部材は前記上面上の接地端子に接続されていることを特徴とする半導体装置。
【００６０】
（付記６）　付記１乃至５のうちいずれか一項記載の半導体装置であって、
前記基板パターン部材は複数に分割されており、分割されたパターン部材の間に配線パターンが配置されていることを特徴とする半導体装置。
【００６１】
（付記７）　付記１記載の半導体装置であって、
前記パターン部材の厚みは前記ランドの厚みより大きいことを特徴とする半導体装置。
【００６２】
（付記８）　付記１記載の半導体装置であって、
前記基板コア材の前記上面にランドが形成され、該ランドの下に前記基板コア材を貫通して前記下面まで延在する貫通孔が設けられ、該貫通孔を介して前記ランドに接続された外部接続端子が前記下面側に設けられたことを特徴とする半導体装置。
（付記９）　付記８記載の半導体装置であって、
前記パターン部材は金属材料よりなる板状部材であることを特徴とする半導体装置。
（付記１０）　付記１乃至９のうちいずれか一項記載の半導体装置であって、
前記基板コア材は有機材料よりなることを特徴とする半導体装置。
【００６３】
（付記１１）　半導体素子がフリップチップ実装される配線基板であって、
上面と該上面の反対側の下面とを有する基板コア材と、
該基板コア材の該上面に形成され、前記半導体素子の突起電極が接合されるボンディングパッドと、
前記基板コア材の前記下面に形成され、該ボンディングパッドが設けられた位置に対応した位置に配置され、全てのボンディングパッドの真下に延在するように形成されたパターン部材と
を有することを特徴とする配線基板。
（付記１２）　付記１１記載の配線基板であって、
前記基板コア材の前記下面に形成され、外部接続端子が形成されるランドを更に有し、
前記パターン部材と該ランドとは同じ導電材料により形成された部材であることを特徴とする配線基板。
【００６４】
（付記１３）　付記１１記載の配線基板であって、
前記パターン部材の厚みは前記ランドの厚みより大きいことを特徴とする配線基板。
【００６５】
（付記１４）　付記１１記載の配線基板であって、
前記基板コア材の前記上面にランドが形成され、該ランドの下に前記基板コア材を貫通して前記下面まで延在する貫通孔が設けられ、該貫通孔を介して前記ランドに接続された外部接続端子が前記下面側に設けられたことを特徴とする配線基板。
【００６６】
（付記１５）　付記１４記載の配線基板であって、
前記パターン部材は金属材料よりなる板状部材であることを特徴とする配線基板。
【００６７】
（付記１６）　付記１１乃至１５のうちいずれか一項記載の配線基板であって、
前記基板コア材は有機材料よりなることを特徴とする配線基板。
【００６８】
（付記１７）　超音波フリップチップボンディングを用いた半導体装置の製造方法であって、
上面に形成されたボンディングパッドに対応した位置の下面にパターン部材を有する配線基板をボンディングステージ上に載置して固定し、
半導体素子の突起電極を超音波フリップチップボンディングにより前記配線基板のボンディングパッドに接合する
ことを特徴とする半導体装置の製造方法。
【００６９】
（付記１８）　超音波フリップチップボンディングを用いた半導体装置の製造方法であって、
載置される配線基板のボンディングパッド位置に対応したボンディングステージ上の位置にバックアップ治具を配置し、
該バックアップ治具を介して配線基板を前記ボンディングステージ上に載置して固定し、
半導体素子の突起電極を超音波フリップチップボンディングにより前記配線基板のボンディングパッドに接合する
ことを特徴とする半導体装置の製造方法。
【発明の効果】
上述の如く本発明によれば、バックアップパターンが設けられたことによりボンディングステージの載置面と配線基板との間に隙間が形成されないので、超音波フリップチップボンディングの際に配線基板がたわむことなく、良好なボンディングを達成することができる。これにより、半導体装置の組み立て時の歩留まりが向上し、接合強度の改善による半導体装置の信頼性が向上する。
【図面の簡単な説明】
【図１】従来の両面配線基板の断面図である。
【図２】従来の片面配線基板の断面図である。
【図３】図１に示す配線基板に半導体素子を超音波フリップチップボンディングする工程を説明するための図である。
【図４】本発明の第１実施例による半導体装置の断面図である。
【図５】本発明の第１実施例による半導体装置に用いられる配線基板の断面図である。
【図６】図５に示す配線基板を下面側から見た平面図である。
【図７】図５に示す配線基板の第１の変形例である配線基板の断面図である。
【図８】図７に示す配線基板を下面側から見た平面図である。
【図９】図７に示す配線基板を用いた半導体装置の変形例を示す断面図である。
【図１０】図５に示す配線基板の第２の変形例である配線基板の断面図である。
【図１１】図１０に示す配線基板を下面側から見た平面図である。
【図１２】図１０に示す配線基板を用いた半導体装置の断面図である。
【図１３】図５に示す配線基板の第３の変形例である配線基板の断面図である。
【図１４】図１３に示す配線基板を下面側から見た平面図である。
【図１５】図５に示す配線基板の第４の変形例である配線基板の断面図である。
【図１６】図１５に示す配線基板を下面側から見た平面図である。
【図１７】図１５に示す配線基板を用いた半導体装置の断面図である。
【図１８】本発明の第２実施例による半導体装置の断面図である。
【図１９】本発明の第２実施例による半導体装置に用いられる配線基板の断面図である。
【図２０】図１９に示す配線基板を下面側から見た平面図である。
【図２１】図１９に示す配線基板の変形例である配線基板の断面図である。
【図２２】図２１に示す配線基板を下面側から見た平面図である。
【図２３】図２３は図２１に示す配線基板を用いた半導体装置の断面図である。
【図２４】図４に示す配線基板に対して半導体素子を超音波フリップチップボンディングする工程を説明するための図である。
【図２５】超音波フリップチップボンディングの他の方法を説明するための図である。
【符号の説明】
２，１２　基板コア材
３，１３　ボンディングパッド
４　上部配線
５，１５　ランド
５ａ，３５ａ　接地端子
７　ソルダレジスト
１４　配線
１６　貫通孔
３０，４０，４８，５０，６０，７０　半導体装置
３１，３１Ａ，３１Ｂ，３１Ｃ，３１Ｄ，６１，６１Ａ　配線基板
３２，４１　半導体素子
３２ａ　バンプ
３３　アンダーフィル材
３４，４５　封止樹脂
３５　ハンダボール
３６，３６Ａ，３６Ｂ，３６Ｃ，３６Ｄ，６４，６４Ａ　バックアップパターン
４３　ボンディングワイヤ
４４　端子
５１　メタルキャップ
５２　導電性接着材[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a semiconductor device formed by connecting a semiconductor element to a wiring board by flip chip bonding using ultrasonic waves.
[0002]
[Prior art]
In order to provide an external connection terminal as a semiconductor device, wiring is routed using a wiring board called a so-called interposer, and semiconductor packages in which external connection terminals are efficiently arranged are increasing. In a process of manufacturing such a semiconductor package, when mounting a semiconductor element on a wiring board, a so-called ultrasonic flip chip bonding for joining a bump of the semiconductor element to an electrode of the wiring board using ultrasonic waves is often used. .
[0003]
2. Description of the Related Art In recent years, the size of a semiconductor device has been increasing with the advancement of functions of the semiconductor device, and several large-sized ultrasonic vibration tools for flip chip bonding corresponding to large semiconductor devices have been developed. As a result, large semiconductor elements have also been mounted by ultrasonic flip chip bonding.
[0004]
A ceramic substrate, a resin tape substrate, an organic substrate, or the like is used as a wiring substrate on which a semiconductor element is flip-chip mounted. Among them, for example, an organic substrate such as a glass epoxy substrate is superior to other substrates in terms of handling and cost, and is often used.
[0005]
FIG. 1 is a sectional view of a conventional double-sided wiring board. The wiring board 1 shown in FIG. 1 has conductor patterns formed on both surfaces of a substrate core material 2. A bonding pad 3 for flip-chip bonding an electrode (bump) of the semiconductor element and an upper wiring 4 are formed by the conductor pattern on the surface side on which the semiconductor element is mounted. In addition, a land 5 for providing an external connection terminal and a lower wiring 6 are formed by the conductor pattern on the opposite surface. Further, through vias (not shown) for penetrating the substrate core material 2 and electrically connecting the conductor patterns on both sides are provided, and the bonding pads 3 are provided via the upper wiring 4, the through vias and the lower wiring 6. Connected to land 5. The land 5 is provided with a solder ball or the like as an external connection terminal. In general, the substrate core material 2 is often formed using an organic material such as FR-4 material or BT resin. Note that portions of the conductor patterns on both sides of the conductor pattern that do not need to be exposed are covered with the solder resist 7.
[0006]
FIG. 2 is a sectional view of a conventional single-sided wiring type wiring board. The wiring board 11 shown in FIG. 2 has a conductor pattern formed on only one surface of the substrate core material 12. The conductive pattern forms a bonding pad 13 for flip-chip bonding an electrode (bump) of a semiconductor element, a wiring 14, and a land 15 for providing an external connection terminal. A through hole 16 is formed below the land 15 and extends to the back surface through the substrate core material 12, and an external connection terminal such as a solder ball is connected to the land 15 via the through hole 16. Similar to the wiring substrate 1 shown in FIG. 1, the substrate core material 12 is often formed using an organic material such as FR-4 material or BT resin.
[0007]
[Problems to be solved by the invention]
When the semiconductor element is flip-chip mounted on the wiring board 1 or 11 shown in FIGS. 1 and 2, the semiconductor element is mounted on a bonding tool, and the bump of the semiconductor element is attached to the bonding pad 3 or 13 of the wiring board. Ultrasonic vibration is applied from the bonding tool while pressing.
[0008]
FIG. 3 is a view for explaining a step of ultrasonic flip chip bonding of the semiconductor element 10 to the wiring board 1 shown in FIG. As shown in FIG. 3A, the wiring substrate 1 is placed on a bonding stage 20 and fixed by a vacuum suction chuck or the like. Further, in order to secure the fixing of the wiring board 1, the outer periphery of the wiring board 1 is fixed by a clamp jig 21. On the other hand, the semiconductor element 22 to be mounted is aligned with the bumps 22 a and the bonding pads 3 of the wiring board 1 with the back surface fixed to the bonding tool 23.
[0009]
When the alignment is completed, the bumps of the semiconductor element 22 are pressed against the bonding pads of the wiring board 1 as shown in FIG. In this state, ultrasonic vibration is applied from the bonding tool 23 to the semiconductor element. As a result, the bump 22a vibrates ultrasonically, and the bump 22a is ultrasonically bonded to the bonding pad.
[0010]
Here, since the land 5 and the wiring portion are formed on the lower surface side of the conventional wiring substrate 1, a gap is formed between the substrate core material 2 and the bonding stage 20 immediately below the bonding pad 3 on the upper surface side. May be done. When the electrode 22 on the bonding pad 3 is ultrasonically vibrated in the state where the gap is formed, a small bending occurs in the wiring board 1, and a part of the ultrasonic vibration energy is absorbed and diffused in the wiring board 1. In such a case, there occurs a problem that the bonding strength by the ultrasonic bonding cannot be sufficiently obtained, and the yield in the assembling process may be reduced, or the reliability of the semiconductor device may be reduced due to the insufficient bonding strength.
[0011]
Further, even when the single-sided wiring board 11 shown in FIG. 2 is used, if the substrate core material 12 is formed of an organic substrate such as a glass epoxy substrate, the same problem as described above may occur. It is presumed that this is because the wiring substrate itself (the substrate core material 12) is relatively flexible and absorbs and diffuses ultrasonic waves.
[0012]
The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor device in which a semiconductor element is reliably ultrasonically flip-chip bonded to a wiring substrate and a wiring substrate used in such a semiconductor device. Aim.
[0013]
[Means for Solving the Problems]
According to the present invention, there is provided a semiconductor device having a protruding electrode, a substrate core material having an upper surface and a lower surface opposite to the upper surface, wherein the semiconductor device is flipped to the upper surface side. A wiring board mounted with a chip, a bonding pad formed on the upper surface of the substrate core material and joined to the protruding electrode of the semiconductor element, and a bonding pad formed on the lower surface of the substrate core material. And a pattern member formed at a position corresponding to the set position and extending immediately below all the bonding pads.
[0014]
According to the invention described above, since no gap is formed between the mounting surface of the bonding stage and the wiring board due to the provision of the pattern member, the wiring board does not bend during ultrasonic flip chip bonding, which is favorable. Bonding can be achieved.
[0015]
The semiconductor device according to the above-described invention further includes a land formed on the lower surface of the substrate core material and on which an external connection terminal is formed, wherein the pattern member and the land are members formed of the same conductive material. It may be good. That is, the pattern member and the land can be formed by patterning one conductive member.
[0016]
Further, a land is formed on the upper surface of the substrate core material, and a through hole is provided below the land so as to penetrate the substrate core material and extend to the lower surface, and is connected to the land via the through hole. The connected external connection terminal may be provided on the lower surface side.
[0017]
Further, a through-hole extending through the substrate core material and extending to the lower surface is provided under the land, and an external connection terminal connected to the land via the through-hole is provided on the lower surface side. Is also good. Preferably, the pattern member is a plate-like member made of a metal material.
[0018]
Further, according to the present invention, a wiring board on which the semiconductor element is flip-chip mounted, a substrate core material having an upper surface and a lower surface opposite to the upper surface, and formed on the upper surface of the substrate core material, A bonding pad to which the protruding electrode of the semiconductor element is bonded; and a bonding pad formed on the lower surface of the substrate core material, disposed at a position corresponding to a position where the bonding pad is provided, and extending directly below all the bonding pads. And a pattern member formed as described above. With such a wiring board, the same effect as that of the above-described semiconductor device can be obtained.
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
[0019]
First, a wiring board used in a semiconductor device according to a first embodiment of the present invention will be described with reference to FIG. 4, FIG. 5, and FIG. FIG. 4 is a sectional view of a semiconductor device according to a first embodiment of the present invention. FIG. 5 is a sectional view of a wiring board used in the semiconductor device according to the first embodiment of the present invention. FIG. 6 is a plan view of the wiring board shown in FIG. 5 as viewed from the lower surface side. 4, 5, and 6, parts that are the same as the parts shown in FIG. 1 are given the same reference numerals, and descriptions thereof will be omitted.
[0020]
In the semiconductor device 30 according to the first embodiment of the present invention, a semiconductor element 32 is flip-chip mounted on a wiring board 31, as shown in FIG. An underfill material 33 is filled between the wiring board 31 and the semiconductor element 32, and the semiconductor element 32 is sealed on the wiring board with a sealing resin. Solder balls 35 are provided on the lower surface of the wiring board 31 as external connection terminals. The semiconductor device 30 is a so-called fan-out type semiconductor device, in which a semiconductor element 32 is mounted in a central portion of a wiring board 31, and a solder ball 35 as an external connection terminal is provided in a region around the region where the semiconductor element 32 is mounted. , Are provided on the side opposite to the semiconductor element 32.
[0021]
Referring to FIG. 5, a wiring board 31 is a double-sided wiring board similar to wiring board 1 shown in FIG. 1, in which bonding pads 3 are formed on upper surface 2a of substrate core material 2 and lands 5 are formed on lower surface 2b. You.
[0022]
Here, the wiring board 31 in the present embodiment has a backup pattern 36 (pattern member) formed on the lower surface 2b of the substrate core material 2 corresponding to the region where the bonding pads 3 are arranged on the upper surface 3a. Since the backup pattern 36 is formed by a conductor pattern provided on the lower surface 2b of the substrate core material 2, the lands 5 and the lower wiring (not shown in FIG. 5) are formed in the same process as in the drawing, and the same thickness is set. Have. However, the backup pattern 36 is preferably an isolated pattern separated from the lower wiring and the land 5.
[0023]
The backup pattern 36 is formed on the lower surface 2b opposite to the upper surface 2a on which the bonding pads 3 are provided, and is sized to include a region where the bonding pads 3 are provided, as shown in FIG. That is, the backup pattern 36 extends below all the bonding pads 3. Further, the backup pattern 36 is covered with a solder resist 7 for covering other than the exposed portion of the conductor pattern. Therefore, when the wiring board 31 is placed on the bonding stage 20 as shown in FIG. 3, a gap is not formed between the substrate core material 2 and the bonding stage 20 below the bonding pad 3. Absent.
[0024]
As described above, since no gap is formed between the substrate core material 2 and the bonding stage 20, even when the bump 32a (projection electrode) of the semiconductor element 32 is pressed against the bonding pad 3 during ultrasonic flip chip bonding. The wiring board 31 does not bend. Therefore, absorption and diffusion of ultrasonic vibration energy to the substrate are reduced, and excellent ultrasonic bonding can be performed. Thereby, the yield at the time of assembling the semiconductor device is improved, and the reliability of the semiconductor device is improved by improving the bonding strength.
[0025]
Further, since the backup pattern 36 covers a relatively large area of the substrate core material 2, there is an effect of increasing the rigidity of the wiring substrate 31. Thereby, the warpage and deformation of the wiring board 31 are suppressed, and the reliability of the semiconductor device is improved. Furthermore, since the backup pattern 36 is made of metal, it has excellent thermal conductivity, and is located immediately below the semiconductor element 32, so that the heat dissipation of the semiconductor device is improved.
[0026]
Next, some modifications of the above-described wiring board 31 will be described.
[0027]
FIG. 7 is a sectional view of a wiring board 31A which is a first modified example of the wiring board 31, and FIG. 8 is a plan view of the wiring board 31A shown in FIG. 7 and 8, parts that are the same as the parts shown in FIGS. 5 and 6 are given the same reference numerals, and descriptions thereof will be omitted.
[0028]
Wiring board 31A has basically the same configuration as wiring board 31 shown in FIG. 5, but the thickness of the backup pattern is different. That is, the backup pattern 36A provided on the wiring board 31A is formed of a member thicker than the conductor pattern forming the lower wiring and the land, and is exposed without being covered by the solder resist 7. By increasing the thickness of the backup pattern 36A, the rigidity of the wiring board 31A is improved compared to the wiring board 31. Further, since the backup pattern 36A is exposed, the heat radiation is further improved.
[0029]
FIG. 9 is a cross-sectional view showing a modification of the semiconductor device using the wiring board 31A shown in FIG. In a semiconductor device 40 shown in FIG. 9, a semiconductor element 32 is mounted on a wiring board 31A by ultrasonic flip chip bonding, and a semiconductor element 41 is further laminated thereon. The semiconductor element 41 is fixed to the semiconductor element 32 by the adhesive 42 with the back surface facing the back surface of the semiconductor element 32. The semiconductor element 41 is connected to a bonding pad 44 formed on the upper surface of the wiring board 31A by a bonding wire 43. The semiconductor element 32, the semiconductor element 41, and the bonding pad 43 are sealed with a sealing resin 45.
[0030]
Since the semiconductor device 40 uses the wiring board 31A, the semiconductor device 40 has the above-described advantages regarding the backup pattern 36A. Further, since the semiconductor elements 42 are stacked, the semiconductor device 40 has advantages such as an improvement in the mounting density of the semiconductor elements. Note that a semiconductor device having a stacked structure as shown in FIG. 9 may be formed using the wiring substrate 30A.
[0031]
FIG. 10 is a sectional view of a wiring board 31B which is a second modification of the wiring board 31, and FIG. 11 is a plan view of the wiring board 31B shown in FIG. FIG. 12 is a cross-sectional view of a semiconductor device using the wiring board 31B shown in FIG. 10, 11, and 12, parts that are the same as the parts shown in FIGS. 5 and 6 are given the same reference numerals, and descriptions thereof will be omitted.
[0032]
The wiring board 31B shown in FIG. 10 is formed as a wiring board used for a so-called fan-in type semiconductor device 48 as shown in FIG. Therefore, the mounting area of the semiconductor element 32 is substantially equal to the entire wiring board 31B, and the land 5 is formed at the center of the lower surface of the wiring board 31B. Then, the bonding pads 3 are arranged on the peripheral portion of the upper surface of the wiring board 31B.
[0033]
Since the semiconductor device 48 has the backup pattern 36B below the bonding pad 3, it has the same advantages as the semiconductor device shown in FIG. The semiconductor device 48 is configured as a so-called chip size / scale package (CSP). Further, since the semiconductor element 32 to be mounted and the wiring board 31B have substantially the same size, it is not necessary to seal with the sealing resin 34 as in the semiconductor device 30 shown in FIG. And the manufacturing cost can be reduced. In the semiconductor device 48, the same effect as the backup pattern 36A shown in FIG. 9 can be obtained by increasing the thickness of the backup pattern 36B.
[0034]
FIG. 13 is a sectional view of a wiring board 31C which is a third modification of the wiring board 31, and FIG. 14 is a plan view of the wiring board 31C shown in FIG. 13 and 14, parts that are the same as the parts shown in FIGS. 5 and 6 are given the same reference numerals, and descriptions thereof will be omitted.
[0035]
The wiring board 31C shown in FIG. 13 has a backup pattern 36C divided according to the electrode arrangement of the semiconductor element to be mounted. That is, the electrodes of the semiconductor element to be mounted are arranged along two opposing sides, and the backup pattern is also divided into two backup patterns 36C correspondingly. As shown in FIG. 14, the lower line 6 can be arranged between the backup patterns 36C.
[0036]
FIG. 15 is a sectional view of a wiring board 31D which is a fourth modification of the wiring board 31, and FIG. 16 is a plan view of the wiring board 31D shown in FIG. FIG. 17 is a cross-sectional view of a semiconductor device using the wiring board 31D shown in FIG. 15, 16, and 17, parts that are the same as the parts shown in FIGS. 5 and 6 are given the same reference numerals, and descriptions thereof will be omitted.
[0037]
The wiring board 31D shown in FIG. 15 has a backup pattern 36D connected to the ground terminal. Of the lands 5, the land 5a adjacent to the backup pattern is used as a ground terminal, and the backup pattern 36D is formed in a shape connected to the land 5a, which is a ground terminal, as shown in FIG.
[0038]
With such a backup pattern 36D, an effect similar to that of the backup pattern 36 shown in FIG. 5 can be obtained, and in addition, a shielding effect of the semiconductor element can be obtained.
[0039]
FIG. 17 is a cross-sectional view of a semiconductor device 50 using the wiring board 31D shown in FIG. The semiconductor device 50 is formed by forming a semiconductor element 32 on a wiring board 31D by ultrasonic flip chip bonding, and further attaching a metal cap 51 to the wiring board 31D. The metal cap 51 is formed of a conductive material such as a metal, and has a box-like shape that covers the semiconductor element 32 on the wiring board 31D. The end of the metal cap 51 is connected to a ground terminal 53 formed on the upper surface of the wiring board 31D by a conductive adhesive 52 and is solidified.
[0040]
Therefore, in the semiconductor device 50, the semiconductor element 32 is substantially covered with the metal cap 51 set to the ground potential and the wiring board 31D set to the ground potential. Thereby, a shield effect of the semiconductor element 32 is obtained, and the electrical characteristics of the semiconductor device 50 are improved.
[0041]
Next, a semiconductor device according to a second embodiment of the present invention will be described with reference to FIGS. FIG. 18 is a sectional view of a semiconductor device according to a second embodiment of the present invention. FIG. 19 is a sectional view of a wiring board used in the semiconductor device according to the second embodiment of the present invention, and FIG. 20 is a plan view of the wiring board shown in FIG. 18, 19, and 20, parts that are the same as the parts shown in FIG. 2 are given the same reference numerals.
[0042]
The semiconductor device 60 according to the second embodiment of the present invention is a fan-out type semiconductor device formed using a single-sided wiring board 61. The wiring board 61 has a conductor pattern formed only on one side of the board core material 12. The conductive pattern forms a bonding pad 13, a wiring 14, and a land 15 for providing an external connection terminal. The electrode (bump) 32a of the semiconductor element 32 is ultrasonically flip-chip bonded to the bonding pad 13. An underfill material 62 is filled between the semiconductor element 32 and the wiring board 61, and the semiconductor element 32 is fixed to the wiring board 61.
[0043]
A through hole 16 is formed below the land 15 and extends to the back surface through the substrate core material 12. A solder ball 63 is connected to the land 15 as an external connection terminal via the through hole 16. The substrate core material 12 is formed using an organic material such as FR-4 material or BT resin.
[0044]
In the wiring board 61 of this embodiment, the bonding pads 13 are formed on the upper surface 12a of the substrate core material 12 and the backup pattern 64 is provided on the lower surface 12b, as in the first embodiment. The wiring board 61 is a single-sided wiring board, and no conductor pattern for forming wiring or the like is provided on the lower surface 12b of the substrate core material 12. However, in the present embodiment, in order to improve the reliability of the ultrasonic flip chip bonding, a backup pattern 64 made of, for example, a copper foil is attached to the lower surface 12b of the substrate core material 12.
[0045]
When the wiring substrate 61 is mounted on the bonding stage 20 shown in FIG. 3, the backup pattern 64 comes into contact with the mounting surface of the bonding stage 20, and no gap is formed between the substrate core material 12 and the bonding stage 20. In the case of the ultrasonic flip chip bonding, even if the bump 32a of the semiconductor element 32 is pressed by the bonding pad 13, the wiring substrate 61 does not bend. Therefore, absorption and diffusion of ultrasonic vibration energy to the substrate are reduced, and excellent ultrasonic bonding can be performed. Thereby, the yield at the time of assembling the semiconductor device is improved, and the reliability of the semiconductor device is improved by improving the bonding strength.
[0046]
Further, since the backup pattern 64 covers a relatively large area of the substrate core material 12, there is an effect of increasing the rigidity of the wiring substrate 61. This suppresses the warpage and deformation of the wiring board 61 and contributes to the improvement of the reliability of the semiconductor device. Further, since the backup pattern 64 is made of metal, it has excellent thermal conductivity, and is located directly below the semiconductor element 32, so that the heat dissipation of the semiconductor device is improved.
[0047]
FIG. 21 is a sectional view of a wiring board 61A which is a modification of the wiring board 61 shown in FIG. 19, and FIG. 22 is a plan view of the wiring board 61A shown in FIG. FIG. 23 is a cross-sectional view of a semiconductor device using the wiring board 61A shown in FIG. 21, 22 and 23, parts that are the same as the parts shown in FIGS. 18 and 19 are given the same reference numerals, and descriptions thereof will be omitted.
[0048]
A wiring board 61A shown in FIG. 21 is formed as a wiring board used for a so-called fan-in type semiconductor device 70 as shown in FIG. Therefore, the mounting area of the semiconductor element 32 is substantially equal to the entire wiring board 61B, and the land 15 is formed at the center of the upper surface of the wiring board 61B. Then, the bonding pads 13 are arranged on the peripheral portion of the upper surface of the wiring board 61B.
[0049]
Since the semiconductor device 70 has the backup pattern 61A below the bonding pad 13, it has the same advantages as the semiconductor device 60 shown in FIG. The semiconductor device 70 is configured as a so-called chip size / scale package (CSP).
[0050]
Next, in each of the above-described embodiments, a step of mounting a semiconductor element on a wiring board by ultrasonic flip chip bonding will be described with reference to the semiconductor device 30 according to the first embodiment of the present invention shown in FIG. 4 as an example. . FIG. 24 is a view for explaining a step of performing ultrasonic flip chip bonding of the semiconductor element 32 to the wiring board 31 shown in FIG.
[0051]
First, as shown in FIG. 24A, the wiring substrate 31 is mounted on the bonding stage 20 with the backup pattern 36 facing the flat mounting surface of the bonding stage 20, and fixed with a vacuum suction chuck or the like. . In order to secure the wiring substrate 31, the outer periphery of the wiring substrate 31 is fixed by the clamp jig 21. On the other hand, while the back surface of the semiconductor element 32 to be mounted is fixed to the bonding tool 23, the positioning of the bump 32a and the bonding pad 3 of the wiring board 31 is performed.
[0052]
When the alignment is completed, the bumps 32a of the semiconductor element 32 are pressed against the bonding pads 3 of the wiring board 31, as shown in FIG. In this state, ultrasonic vibration is applied from the bonding tool 23 to the semiconductor element 32. Thereby, the bump 32a is ultrasonically vibrated, and the bump 32a is ultrasonically bonded to the bonding pad 3.
[0053]
In the above-described process, since there is no gap between the wiring board 31 and the bonding stage 20 due to the presence of the backup pattern 36, the bump 32a of the semiconductor element 32 is attached to the bonding pad 3 during ultrasonic flip chip bonding. Even when pressed, the wiring board 31 does not bend. Therefore, absorption and diffusion of ultrasonic vibration energy to the substrate are reduced, and excellent ultrasonic bonding can be performed. Thereby, the yield at the time of assembling the semiconductor device is improved, and the reliability of the semiconductor device is improved by improving the bonding strength.
[0054]
Here, when the backup pattern is not formed on the wiring board, the same effect as the backup pattern can be obtained by disposing the backup jig 80 on the bonding stage 20 as shown in FIG. Can be. That is, the backup jig 80 is placed at the center of the mounting surface of the bonding stage 20, and the wiring board 31 is placed and fixed thereon. Then, the semiconductor element 32 is mounted on the wiring board 31 by ultrasonic flip chip bonding.
[0055]
The thickness of the backup jig 80 is predetermined according to the gap formed between the wiring board 31 and the mounting surface of the bonding stage, that is, the thickness of the wiring board 31 when the wiring board 31 is mounted. The dimensions are set so that no gap is formed between the bonding stage and the bonding stage. In order to prevent the lateral movement by determining the position of the backup jig 80, it is preferable to form a concave portion on the mounting surface of the bonding stage 20.
[0056]
As described above, the present specification discloses the following inventions.
[0057]
(Supplementary Note 1) A semiconductor element having a protruding electrode,
A wiring board having a substrate core material having an upper surface and a lower surface opposite to the upper surface, wherein the semiconductor element is flip-chip mounted on the upper surface side;
A bonding pad formed on the upper surface of the substrate core material and joined to the protruding electrode of the semiconductor element;
A pattern member formed on the lower surface of the substrate core material, disposed at a position corresponding to a position where the bonding pad is provided, and formed to extend directly below all the bonding pads;
A semiconductor device comprising:
(Supplementary Note 2) The semiconductor device according to Supplementary Note 1, wherein
Further comprising a land formed on the lower surface of the substrate core material, on which an external connection terminal is formed;
The semiconductor device, wherein the pattern member and the land are members formed of the same conductive material.
(Supplementary Note 3) The semiconductor device according to Supplementary Note 2, wherein
The semiconductor device according to claim 1, wherein a thickness of the pattern member is equal to a thickness of the land.
[0058]
(Supplementary Note 4) The semiconductor device according to supplementary note 3, wherein
The semiconductor device according to claim 1, wherein the lands include lands at a ground potential, and the pattern member is connected to the lands at a ground potential.
[0059]
(Supplementary Note 5) The semiconductor device according to Supplementary Note 4, wherein
A semiconductor device, wherein a box-shaped member made of a conductive material is provided on the upper surface side of the core substrate so as to cover the semiconductor element, and the box-shaped member is connected to a ground terminal on the upper surface.
[0060]
(Supplementary Note 6) The semiconductor device according to any one of Supplementary Notes 1 to 5, wherein
The semiconductor device according to claim 1, wherein the substrate pattern member is divided into a plurality of parts, and a wiring pattern is arranged between the divided pattern members.
[0061]
(Supplementary Note 7) The semiconductor device according to supplementary note 1, wherein
The semiconductor device according to claim 1, wherein a thickness of the pattern member is larger than a thickness of the land.
[0062]
(Supplementary Note 8) The semiconductor device according to Supplementary Note 1, wherein
A land was formed on the upper surface of the substrate core material, a through hole extending through the substrate core material to the lower surface was provided below the land, and connected to the land via the through hole. A semiconductor device, wherein an external connection terminal is provided on the lower surface side.
(Supplementary Note 9) The semiconductor device according to supplementary note 8, wherein
The semiconductor device according to claim 1, wherein the pattern member is a plate-shaped member made of a metal material.
(Supplementary Note 10) The semiconductor device according to any one of Supplementary Notes 1 to 9, wherein
A semiconductor device, wherein the substrate core material is made of an organic material.
[0063]
(Supplementary Note 11) A wiring board on which the semiconductor element is flip-chip mounted,
A substrate core material having an upper surface and a lower surface opposite the upper surface,
A bonding pad formed on the upper surface of the substrate core material, to which a bump electrode of the semiconductor element is bonded;
A pattern member formed on the lower surface of the substrate core material, disposed at a position corresponding to a position where the bonding pad is provided, and formed to extend directly below all the bonding pads;
A wiring substrate comprising:
(Supplementary Note 12) The wiring board according to Supplementary Note 11, wherein
Further comprising a land formed on the lower surface of the substrate core material, on which an external connection terminal is formed;
The wiring board, wherein the pattern member and the land are members formed of the same conductive material.
[0064]
(Supplementary Note 13) The wiring board according to Supplementary Note 11, wherein
A wiring board, wherein the thickness of the pattern member is larger than the thickness of the land.
[0065]
(Supplementary Note 14) The wiring board according to supplementary note 11, wherein
A land was formed on the upper surface of the substrate core material, a through hole extending through the substrate core material to the lower surface was provided below the land, and connected to the land via the through hole. A wiring board, wherein an external connection terminal is provided on the lower surface side.
[0066]
(Supplementary Note 15) The wiring board according to supplementary note 14, wherein
The wiring board, wherein the pattern member is a plate-shaped member made of a metal material.
[0067]
(Supplementary Note 16) The wiring board according to any one of Supplementary Notes 11 to 15, wherein
A wiring substrate, wherein the substrate core material is made of an organic material.
[0068]
(Supplementary Note 17) A method of manufacturing a semiconductor device using ultrasonic flip chip bonding,
A wiring board having a pattern member on the lower surface at a position corresponding to the bonding pad formed on the upper surface is placed on a bonding stage and fixed,
A protruding electrode of a semiconductor element is bonded to a bonding pad of the wiring substrate by ultrasonic flip chip bonding
A method for manufacturing a semiconductor device, comprising:
[0069]
(Supplementary Note 18) A method of manufacturing a semiconductor device using ultrasonic flip chip bonding,
Arrange the backup jig at a position on the bonding stage corresponding to the bonding pad position of the wiring board to be mounted,
Placing the wiring board on the bonding stage via the backup jig and fixing it,
A protruding electrode of a semiconductor element is bonded to a bonding pad of the wiring substrate by ultrasonic flip chip bonding
A method for manufacturing a semiconductor device, comprising:
【The invention's effect】
As described above, according to the present invention, since a gap is not formed between the mounting surface of the bonding stage and the wiring board due to the provision of the backup pattern, the wiring board does not bend during ultrasonic flip chip bonding. , Good bonding can be achieved. Thereby, the yield at the time of assembling the semiconductor device is improved, and the reliability of the semiconductor device is improved by improving the bonding strength.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a conventional double-sided wiring board.
FIG. 2 is a sectional view of a conventional single-sided wiring board.
FIG. 3 is a view for explaining a step of performing ultrasonic flip-chip bonding of a semiconductor element to the wiring board shown in FIG. 1;
FIG. 4 is a sectional view of the semiconductor device according to the first embodiment of the present invention;
FIG. 5 is a sectional view of a wiring board used in the semiconductor device according to the first embodiment of the present invention.
FIG. 6 is a plan view of the wiring board shown in FIG. 5 as viewed from a lower surface side.
FIG. 7 is a cross-sectional view of a wiring board which is a first modification of the wiring board shown in FIG.
8 is a plan view of the wiring board shown in FIG. 7 as viewed from the lower surface side.
9 is a cross-sectional view showing a modification of the semiconductor device using the wiring board shown in FIG.
FIG. 10 is a sectional view of a wiring board which is a second modification of the wiring board shown in FIG.
11 is a plan view of the wiring board shown in FIG. 10 as viewed from the lower surface side.
12 is a cross-sectional view of a semiconductor device using the wiring board shown in FIG.
FIG. 13 is a sectional view of a wiring board which is a third modification of the wiring board shown in FIG. 5;
14 is a plan view of the wiring board shown in FIG. 13 as viewed from a lower surface side.
FIG. 15 is a sectional view of a wiring board which is a fourth modification of the wiring board shown in FIG. 5;
FIG. 16 is a plan view of the wiring board shown in FIG. 15 as viewed from the lower surface side.
17 is a sectional view of a semiconductor device using the wiring board shown in FIG.
FIG. 18 is a sectional view of a semiconductor device according to a second embodiment of the present invention.
FIG. 19 is a sectional view of a wiring board used in a semiconductor device according to a second embodiment of the present invention.
20 is a plan view of the wiring board shown in FIG. 19 as viewed from the lower surface side.
21 is a sectional view of a wiring board which is a modification of the wiring board shown in FIG.
FIG. 22 is a plan view of the wiring board shown in FIG. 21 as viewed from the lower surface side.
FIG. 23 is a sectional view of a semiconductor device using the wiring board shown in FIG. 21;
FIG. 24 is a view for explaining a step of performing ultrasonic flip chip bonding of the semiconductor element to the wiring board shown in FIG. 4;
FIG. 25 is a diagram for explaining another method of ultrasonic flip chip bonding.
[Explanation of symbols]
2,12 substrate core material
3,13 bonding pad
4 Top wiring
5,15 rand
5a, 35a Ground terminal
7 Solder resist
14 Wiring
16 Through hole
30, 40, 48, 50, 60, 70 semiconductor device
31, 31A, 31B, 31C, 31D, 61, 61A Wiring board
32,41 semiconductor device
32a bump
33 Underfill material
34, 45 sealing resin
35 Solder Ball
36,36A, 36B, 36C, 36D, 64,64A Backup pattern
43 Bonding wire
44 terminals
51 metal cap
52 conductive adhesive

Claims

A semiconductor element having a protruding electrode;
A wiring board having a substrate core material having an upper surface and a lower surface opposite to the upper surface, wherein the semiconductor element is flip-chip mounted on the upper surface side;
A bonding pad formed on the upper surface of the substrate core material and joined to the protruding electrode of the semiconductor element;
A pattern member formed on the lower surface of the substrate core material, arranged at a position corresponding to a position where the bonding pad is provided, and formed to extend directly below all the bonding pads. Semiconductor device.

The semiconductor device according to claim 1,
Further comprising a land formed on the lower surface of the substrate core material, on which an external connection terminal is formed;
The semiconductor device, wherein the pattern member and the land are members formed of the same conductive material.

The semiconductor device according to claim 1,
A land was formed on the upper surface of the substrate core material, a through hole extending through the substrate core material to the lower surface was provided below the land, and connected to the land via the through hole. A semiconductor device, wherein an external connection terminal is provided on the lower surface side.

The semiconductor device according to claim 1, wherein:
The semiconductor device according to claim 1, wherein the pattern member is a plate-shaped member made of a metal material.

A wiring board on which the semiconductor element is flip-chip mounted,
A substrate core material having an upper surface and a lower surface opposite the upper surface,
A bonding pad formed on the upper surface of the substrate core material, to which a bump electrode of the semiconductor element is bonded;
A pattern member formed on the lower surface of the substrate core material, arranged at a position corresponding to a position where the bonding pad is provided, and formed to extend directly below all the bonding pads. Wiring board.