【０００１】
【発明の属する技術分野】
本発明は超音波駆動装置及び該装置を備える超音波診断装置に関し、更に詳しくは超音波トランスデューサを所定の振幅レベルで駆動するための超音波駆動装置及び該装置を備える超音波診断装置に関する。
【０００２】
【従来の技術】
従来の超音波駆動装置では、入力の超音波駆動パスル信号をオペアンプやＦＥＴ等を含む増幅回路により増幅して負荷の超音波探触子に加えると共に、該負荷に加える信号の一部を前記増幅回路（オペアンプ）に連続的に負帰還することにより、負荷の駆動信号パワーを所要の一定に維持している。
【０００３】
【発明が解決しようとする課題】
しかし、この種の駆動回路では、パルス信号駆動により帯域も広く、かつ一般に超音波探触子を含む負荷インピーダンスの構成が複雑となるために、負荷の駆動信号にはリンギング（振動成分）が生じ易い。更には、超音波探触子の手動操作（ケーブルの引き回し）等に伴い、その負荷インピーダンスも微妙に変化するため、上記従来のような連続負帰還形の増幅回路を備える構成であると、しばしば回路が発振してしまうという問題があった。
【０００４】
本発明は上記従来技術の問題点に鑑みなされたもので、その目的とする所は、簡単な構成で安定な回路動作が得られる超音波駆動装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記の課題は例えば図１（Ａ）の構成により解決される。即ち、本発明（１）の超音波駆動装置は、入力の超音波駆動信号を増幅する利得制御可能な増幅部１と、前記増幅部１の出力により駆動される負荷回路部２であって、超音波トランスデューサ１０１を含むものと、前記負荷回路部２の駆動信号レベルを間欠的に検出する検出部３と、前記検出した駆動信号レベルに基づき前記負荷回路部２の駆動信号レベルを所定の一定とするような前記増幅部１の利得制御信号を生成する利得制御部４とを備えるものである。
【０００６】
本発明（１）によれば、負荷の駆動信号レベルを間欠的に検出し、増幅部の利得を間欠的に制御する構成により、従来のような連続負帰還形の増幅回路を備えないので、駆動回路の発振を有効に防止できると共に、負荷インピーダンスが不安定でも該負荷を安定に駆動できる。また、本回路製造時における素子特性のばらつきは元より、稼動時における温度変動や、経年変化（劣化）が生じても、素子特性は急激には変化しないので、上記間欠的な利得制御でも十分に補償できる。
【０００７】
本発明（２）では、上記本発明（１）において、利得制御部４は、先行して検出された複数の駆動信号レベルの平均値に基づき利得制御信号を生成するものである。従って、雑音の影響を抑制でき、利得制御の安定性、信頼性が向上する。
【０００８】
本発明（３）では、上記本発明（１）において、検出部３は、負荷回路部２に流れる駆動電流レベルを検出するものである。負荷回路部２に流れる駆動電流レベルは、例えば負荷回路に直列に挿入した抵抗の端子電圧により、又は負荷回路の線路に巻き付けたコイルにより検出可能である。
【０００９】
本発明（４）では、上記本発明（１）において、検出部３は、負荷回路部２に加わる駆動電圧レベルを検出するものである。その一例は後述の図７に示される。
【００１０】
また、上記の課題は例えば図１（Ｂ）の構成により解決される。即ち、本発明（５）の超音波駆動装置は、入力の超音波駆動信号を増幅する差動入力形の増幅部５と、前記増幅部５の出力により駆動される負荷回路部２であって、超音波トランスデューサ１０１を含むものと、前記負荷回路部２の駆動信号レベルを間欠的にサンプリング保持してこれに比例する信号を前記増幅部５の入力側に負帰還する帰還回路部６とを備えるものである。
【００１１】
本発明（５）においては、負荷の駆動信号レベルを間欠的にサンプリング保持し、増幅部の入力側に間欠的に負帰還する構成により、従来のような連続負帰還形の増幅回路を備えないので、回路の発振を有効に防止できると共に、負荷インピーダンスが不安定でも該負荷を安定に駆動できる。また、本回路製造時における素子特性のばらつきは元より、稼動時における温度変動や、経年変化（劣化）が生じても、素子特性は急激には変化しないので、上記間欠的な帰還制御でも十分に補償できる。
【００１２】
本発明（６）では、上記本発明（５）において、帰還回路部６は、先行してサンプリングされた複数の駆動信号レベルの平均値を保持するものである。従って、雑音の影響を抑制でき、負帰還制御の安定性、信頼性が向上する。
【００１３】
本発明（７）では、上記本発明（５）において、帰還回路部６は、負荷回路部２に流れる駆動電流レベルをサンプリング保持するものである。
【００１４】
本発明（８）では、上記本発明（５）において、帰還回路部６は、負荷回路部２に加わる駆動電圧レベルをサンプリング保持するものである。
【００１５】
本発明（９）では、上記本発明（１）において、上記本発明（１）記載の増幅部１、検出部３及び利得制御部４を含むユニットを複数並列に備え、超音波トランスデューサを含む単一の負荷回路部２をプッシュプル駆動可能に構成したものである。従って、簡単なユニット回路の組合せで、大きな負荷を有効に駆動できる。
【００１６】
本発明（１０）では、上記本発明（５）において、上記本発明（５）記載の増幅部５及び帰還回路部６を含むユニットを複数並列に備え、超音波トランスデューサを含む単一の負荷回路部２をプッシュプル駆動可能に構成したものである。従って、簡単なユニット回路の組合せで、大きな負荷を有効に駆動できる。
【００１７】
また本発明（１１）の超音波診断装置は、上記本発明（１），（５），（９）又は（１０）記載の超音波駆動装置を備えるものである。従って、安定な超音波駆動特性が得られ、超音波診断装置の信頼性向上に寄与するところが極めて大きい。
【００１８】
【発明の実施の形態】
以下、添付図面に従って本発明に好適なる複数の実施の形態を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。
【００１９】
図２は実施の形態による超音波診断装置のブロック図で、本発明による超音波駆動装置を具備するのに好適なるものである。図において、１００は超音波探触子、１００Ａはその接続ケーブル、２００は超音波診断装置の本体部、１０Ａは各種診断モードに従う超音波信号の送受信を行う送受信部、１０は超音波駆動信号の送信部（Ｔ），２０は超音波反射信号の受信部、４０は例えばＢモード表示、Ｍモード表示、ドプラモード表示等に基づく各種超音波受信信号の信号処理を行う信号処理部、５１は超音波診断信号の画像メモリ、５２は超音波診断画像の表示制御部、６１は本装置の主制御・処理を行うＣＰＵ、６２はＣＰＵが使用するＲＡＭ，ＲＯＭ等からなる主メモリ（ＭＭ）、６３はハードディスク装置等からなる二次記憶装置（ＤＳＫ）、６４はＣＰＵの共通バス、３００はＣＲＴ等による表示部（ＣＲＴ）、４００はキーボードや各種操作ボタン等を備える操作卓（ＣＳＬ）である。
【００２０】
このような構成の超音波診断装置において、本発明による超音波駆動装置は、上記送信部１０の中に含まれており、以下に、幾つかの構成例を具体的に説明する。
【００２１】
図３は第１の実施の形態による超音波駆動回路を説明する図で、負荷の超音波駆動電流レベルを間欠的に検出して、増幅部の利得を間欠的に制御する場合を示している。図において、１１は超音波駆動用信号データＤＳを生成する信号発生部（ＳＧ）、１２は前記駆動用信号データＤＳの系列を利得制御信号ＲＥＦに対応する大きさのアナログ駆動信号に変換するＤ／Ａ変換部（ＤＡＣ）、１３は抵抗Ｒの電流検出電圧ｖＦを間欠的にサンプリングし、対応する値のデジタル信号に変換するＡ／Ｄ変換器（Ａ／Ｄ）、１４は前記Ｄ／Ａ変換部１２に加える利得制御信号ＲＥＦを生成・保持する利得制御部（ＧＣ）、２１は上記各部の制御を行うマイクロプロセッサ（ＭＰＵ）、２２はＭＰＵ２１の共通バス、Ｑは入力の超音波駆動信号ｖＧを対応する超音波駆動電流ｉＤ に変換するＰチャネルのＦＥＴ、ＲはＦＥＴＱのソース電流（即ち、超音波駆動電流ｉＤ ）を検出するための抵抗、ＰＴはパルストランス、１００は超音波トランスデューサ（圧電素子等）１０１を含む遠隔の超音波探触子、１００Ａはパルストランスと超音波探触子間を接続する長さ１〜１．５ｍ程度の信号ケーブルである。
【００２２】
更に、上記各主要部の詳細構成を説明すると、信号発生部１１は、所要の高周波数のクロック信号を発生するフェーズロックドループ（ＰＬＬ）１１と、前記クロック信号を分周して複数の異なる周波数のクロック信号を生成する分周器（１／Ｍ）１１２と、ＭＰＵ２１からの選択信号ＳＬにより複数周波数のクロック信号のうちの何れか一つを選択するセレクタ（ＳＥＬ）１１３と、前記選択されたクロック信号を計数してメモリ１１５のアドレス信号を生成するカウンタ（ＣＴＲ）１１４と、少なくとも１周期分の超音波駆動用信号データを記憶しているメモリ（ＲＯＭ）１１５と、該メモリ１１５からの読出データをラッチ保持するラッチ回路（ＬＴＨ）１１６とを備える。
【００２３】
挿入図（ａ）にメモリ１１５に記憶されている一例のユニポーラパルス波形データのイメージを示す。この様な波形データを繰り返し読み出すことにより、所望の波形及び配列パターンの超音波駆動パルス信号が得られる。また異なる周波数のクロック信号を選択することで、様々な周波数の超音波駆動パルス信号を生成できる。
【００２４】
更に、利得信号生成部１４は、ＭＰＵ２１が設定する利得制御データをラッチ保持するラッチ回路（ＬＴＨ）１４１と、該利得制御データを対応するアナログ利得制御信号ＲＥＦに変換するＤ／Ａ変換器（Ｄ／Ａ）１４２とを備える。また、Ａ／Ｄ変換器１３は、ＭＰＵ２１が間欠的に発生するサンプリングパルス信号ＳＰに従い、そのときの入力の電圧ｖＦをサンプリング・Ａ／Ｄ変換し、ＭＰＵ２１に出力する。
【００２５】
そして，Ｄ／Ａ変換部１２は、入力の超音波駆動用信号データＤＳを利得制御信号ＲＥＦに比例する大きさ（振幅）のアナログ信号に変換するＤ／Ａ変換器（Ｄ／Ａ）１２１と、前記Ｄ／Ａ変換出力信号の高周波（グリッジ）成分を抑制するためのローパスフィルタ（ＬＰＦ）１２２とを備える。このＤ／Ａ変換器１２１においては、入力信号データＤＳの振幅は一定であるが、利得制御信号ＲＥＦの信号レベルを変えることで、ＦＥＴＱのゲート電圧ｖＧ は、図の実線や点線で示す如くその振幅が変化し、これに応じてＦＥＴＱのドレイン（超音波駆動）電流ｉＤ も、図の実線や点線で示す如く振幅が変化する。
【００２６】
図４にＲ−２Ｒラダー抵抗で重み付き電流を生成する方式の一例のＤ／Ａ変換器１２１の構成を示す。図において、入力の利得制御電圧信号ＲＥＦよりラダー抵抗回路網に対してバイアス用電圧を供給する。このラダー抵抗回路網の抵抗はどの結節点から見てもその先の合成抵抗は全てＲとなる。即ち、結節点▲１▼から先を見た合成抵抗はＲ（２Ｒと２Ｒとが並列）であり、また結節点▲２▼から先を見た合成抵抗もＲ｛２Ｒと（Ｒ＋Ｒ）とが並列｝である。以下同様にして進み、バイアス供給点からラダー抵抗回路網を見た合成抵抗もＲである。従って、ラダー抵抗回路網へのバイアス供給電流ＩＲＥＦ＝ＲＥＦ／Ｒとなり、その大きさは入力の利得制御電圧ＲＥＦに比例する。また、各結節点では電流が１／２されるから、図示のような、バイナリーで重み付けされた枝電流が得られる。
【００２７】
一方、入力の超音波駆動用信号データＤＳは、ＭＳＢからＬＳＢに到る各枝のスイッチ回路を切替制御するように接続されている。この状態で、各スイッチを「０」又は「１」側に接続することで、対応する加算電流がオペアンプＯＰＡによる電流−電圧変換回路に流れ、ここで対応する電圧Ｖｏｕｔに変換される。従って、利得制御信号ＲＥＦにより出力電圧Ｖｏｕｔの振幅を制御可能である。なお、利得制御可能なＤ／Ａ変換器１２１としては、他にも公知の様々なタイプのものを使用可能である。
【００２８】
図５、図６は第１の実施の形態による超音波駆動回路の制御方法を説明する図（１），（２）であり、図５（Ａ）にＭＰＵ２１が実行する利得制御処理のフローチャートを示す。好ましくは、超音波駆動パルス信号の送信に同期してこの処理に入力する。ステップＳ１１では、Ａ／Ｄ変換器１３にサンプリングパルスＳＰを出力し、超音波駆動パルス電流ｉＤ の検出信号ｖＦを取得する。ステップＳ１２ではｖＦ ＞ＴＨＵか否かを判別し、ｖＦ ＞ＴＨＵの場合は、ステップＳ１３で利得制御信号データＲＥＦを所定値αだけ減少させて後、この処理を抜ける。またｖＦ ＞ＴＨＵでない場合は、更にステップＳ１４でｖＦ ＜ＴＨＬか否かを判別し、ｖＦ ＜ＴＨＬの場合は、ステップＳ１５で利得制御信号データＲＥＦを所定値αだけ増加させて後、この処理を抜ける。またステップＳ１４の判別でｖＦ ＜ＴＨＬでもない場合は、そのままこの処理を抜ける。
【００２９】
図５（Ｂ）に上記利得制御処理の波形による制御イメージを示す。例えば、電流検出信号ｖＦ（＝Ｒ×ｉＤ ）を所要の一定レベルＴＨＭに制御したい場合は、該所要レベルＴＨＭを挟むようにして、その僅か上下に上側閾値ＴＨＵ及び下側閾値ＴＨＬを定める。この状態で、あるタイミングｔでサンプリング・検出したモニタ信号ｖＦ が、▲１▼ ｖＦ ＞ＴＨＵの場合は、駆動パルス電流ｉＤ が所要よりも大きいので、利得制御信号データＲＥＦをαだけ減少させることにより、駆動パルス電流ｉＤ を減少させる。一方、▲２▼ ｖＦ ＜ＴＨＬの場合は、駆動パルス電流ｉＤ が所要よりも小さいので、利得制御信号データＲＥＦをαだけ増加させることにより、駆動パルス電流ｉＤ を増加させる。
【００３０】
ここで、αは目標の駆動パルス電流への収束速度を決めるパラメータであり、その大きさは適当に選ばれる。この場合に，もしαが大きいと、特性変動に対して急速に追従するが、制御が振動する（オーバ補償となる）可能性もある。一方、αが小さいと、特性変動に対して緩慢に（遅延を伴って）追従するが、一般に回路特性の温度変動等は、急激には進まないので、実際上十分に追従可能である。
【００３１】
なお、利得制御信号データＲＥＦを変化（収束）させる方法は上記のものに限らない。例えば、電流検出信号ｖＦと目標閾値ＴＨＭとの差分（ｖＦ−ＴＨＭ）に比例する量だけ利得制御信号データＲＥＦを変化させても良い。
【００３２】
次に、図６に従い、超音波駆動パルス電流ｉＤ の検出タイミングと、これに伴う利得制御信号の生成タイミングとについて、いくつかのパターンを説明する。図６（Ａ）は超音波診断におけるＢ（輝度）モード表示の場合を示している。Ｂモード表示の下では、周期Ｔ１（＝数μＳ〜数１０μＳのオーダ）毎に１個の割合で駆動パルスＰ１を繰り返し送信すると共に、これらの各中間部で検出される反射波信号を受信・処理することが行われる。この場合は、例えば今回の駆動パルスＰ１の振幅を検出して、該振幅に基づき次回（周期Ｔ１後）の駆動パルスＰ１の振幅を所要の一定にするための利得制御を行う。この制御を毎周期行う。又は、速いレスポンスを要求されない場合は、上記の制御を数１０ｍＳ〜１Ｓに一回の割合で行う。又は、先行する数パルス分の検出信号の平均値（又は移動平均値）を求め、該平均値に基づき次回（周期Ｔ１後）の駆動パルスＰ１の振幅を所要の一定にするための利得制御を行ってもよい。こうすれば、検出信号に含まれる雑音の影響を抑制でき、利得制御の信頼性、安定性が向上する。
【００３３】
図６（Ｂ）は超音波診断におけるドプラモード表示の場合を示している。ドプラモード表示の下では、周期Ｔ１（＝数μＳ〜数１０μＳのオーダ）毎に２〜１６個の割合で駆動パルスＰ１〜Ｐ１６等をバースト送信すると共に、この区間に検出される反射ドプラ波信号を受信・処理することが行われる。この場合は、例えば先頭の駆動パルスＰ１の振幅を検出して、該振幅に基づき次回（周期Ｔ２＝１００ｎＳ〜数１００ｎＳ後）以降の駆動パルスＰ２〜Ｐ１６等の振幅を所要の一定にするための利得制御を行う。この制御を毎周期Ｔ１毎に行う。又は、速いレスポンスを要求されない場合は、上記の制御を数１０ｍＳ〜１Ｓに一回の割合で行う。又は、先行する数パルス分の検出信号の平均値（又は移動平均値）を求め、該平均値に基づき次回（周期Ｔ２後）以降の駆動パルスの利得制御を行ってもよい。
【００３４】
図６（Ｃ）は利得制御のためのダミーサイクルを備える場合を示している。この場合は、ダミーサイクル中の１又は２以上の駆動パルスＤの検出信号（又は平均値）に基づき、撮影サイクル（Ｂモード表示，ドプラモード表示等）中の駆動パルスＰの振幅を所要の一定にするための利得制御を行う。このような利得制御をダミーサイクル周期（数１０ｍＳ〜１Ｓのオーダ）毎に行う。
【００３５】
以上述べた如く、本第１の実施の形態では、従来のようなアナログ方式による連続した負帰還増幅回路を備えないので、駆動回路の発振を有効に防止できると共に、安定な回路動作が得られる。しかも、本回路製造時における回路素子特性のばらつきは元より、その後の稼動時における温度変動や、経年変化（劣化）が生じても、素子特性は急激には変化しないので、このような間欠的な制御でも十分に特性を補償できる。
【００３６】
図７は第２の実施の形態による超音波駆動回路を説明する図で、負荷の超音波駆動電圧レベルを間欠的に検出して、増幅部の利得を間欠的に制御する場合を示している。図において、Ｃは直流を阻止するためのカップリングコンデンサ、１５はＦＥＴＱのドレイン電圧（超音波駆動電圧レベル）を検出するための抵抗分圧回路である。その他の構成については、上記図３で述べたものと同様でよい。但し、この例では ＦＥＴＱのソース回路に電流検出用抵抗Ｒを備えないので、電力損失を軽減できる。また、ＦＥＴＱのソースを接地できるので、ゲート電圧ｖＧ による制御が安定する。
【００３７】
このような構成により，今、超音波駆動パルス電流ｉＤ が変化すると、その変化速度（ｄｉＤ／ｄｔ）に比例した大きさの電圧（１００Ｖ程度）がＦＥＴＱのドレインＤに表れる。これを、カップリングコンデンＣを介して抽出し、抵抗分圧回路１５で分圧することにより、超音波駆動パルス電流ｉＤ の大きさに比例した駆動電圧ｖＦ を取得できる。これにより、ＭＰＵ２１は、上記図５，図６で説明したのと同様の方法により、超音波駆動パルス電流ｉＤ の大きさを所要の一定に制御できる。但し、閾値ＴＨＵ，ＴＨＬの実際の値が上記図５（Ｂ）で説明したものと異なるものであることは言うまでもない。
【００３８】
図８は第３の実施の形態による超音波駆動回路を説明する図で、負荷の超音波駆動電流レベルを間欠的にサンプリング保持して、差動増幅部の入力側に間欠的に負帰還する場合を示している。図において、ＯＰＡは従来と同様にアナログ方式の負帰還増幅回路を構成するオペアンプ、ＱはＯＰＡの出力により駆動されるＦＥＴ、ＲはＦＥＴＱのソース回路に挿入した電流検出用抵抗、１６は抵抗Ｒの検出電圧ｖＦ を間欠的に通過させるアナログスイッチ（ＡＳＷ）、１７はＡＳＷ１６の出力をサンプル保持するサンプルホールド回路（ＳＨ）である。その他の構成については、上記図３で述べたものと同様でよい。但し、このＤ／Ａ変換部１２に加えられる利得制御信号ＲＥＦは、ＭＰＵ２１により設定されても良いが、図示の如く所定の一定（固定）でもよい。
【００３９】
ＭＰＵ２１は、超音波駆動パルス信号の送信に同期し、まずサンプリングゲート信号ＳＧを発生してＡＳＷ１６を開き、そのときの電流検出電圧ｖＦ をサンプリングパルス信号ＳＰによりＳＨ１７に保持する。その保持電圧ｖＨ は、従来と同様にして、ＯＰＡの−端子に負帰還されるが、従来とは異なり、連続的な負帰還回路を構成していないため、負荷インピーダンスが不安定であっても、駆動回路が発振するのを有効に防止できる。この状態で、今、温度変動等により、超音波駆動パルス電流ｉＤ の大きさが図示の実線や点線の如く変化すると、これに伴い電流検出弾圧ｖＦ のサンプルホールド値ｖＨ も間欠的に変化し、これに伴いＦＥＴＱのゲート電圧（バイアス分）ｖＧ が間欠的に変化し，こうして、超音波駆動パルス電流ｉＤ の大きさが所要の一定となうように制御される。
【００４０】
図９は第４の実施の形態による超音波駆動回路を説明する図で、超音波トランスデューサをバイポーラ信号により駆動する場合を示している。図において、ＦＥＴＱ１を含む駆動回路と、ＦＥＴＱ２を含む駆動回路とは、同一の回路構成（例えば図３と同様の回路構成）を備えており、これらによって、超音波トランスデューサ１０１を正負（バイポーラ）の最大振幅でプッシュプル駆動するようになっている。従って、大きな超音波出力が得られる。
【００４１】
挿入図（ａ）に信号発生部１１のメモリ１１５に記憶された超音波駆動データの波形イメージを示す。この駆動データは前半の正のパルス信号データと後半の負のパルス信号データとからなっている。
【００４２】
ＭＰＵ２１は、正の駆動パルスの送信タイミングに同期してＡ／Ｄ変換器１３ａにサンプリングパルスＳＰ１を送り、電流検出用抵抗Ｒ１の検出電圧ｖＦ１ を取得し、これに応じて必要なら利得制御信号ＲＥＦ１を変更する。これに伴い、ＤＡＣ１２ａの出力のゲート電圧ｖＧ１ の振幅は正負共に変化するが、この例では、ＰチャネルのＦＥＴＱ１は、前半の正のパルス信号電圧ｖＧ１ にのみ応答して対応する大きさのドレイン電流ｉＤ１ を出力し、これによりパルストランスＰＴを正方向に駆動する。こうして、温度変動等によらず、ＦＥＴＱ１を含む駆動回路の超音波駆動パルス電流ｉＤ１ の大きさを所要の一定に制御できる。
【００４３】
また ＭＰＵ２１は、負の駆動パルスの送信タイミングに同期してＡ／Ｄ変換器１３ｂにサンプリングパルスＳＰ２を送り、電流検出用抵抗Ｒ２の検出電圧ｖＦ２ を取得し、これに応じて必要なら利得制御信号ＲＥＦ２を変更する。これに伴い、ＤＡＣ１２ｂの出力のゲート電圧ｖＧ２ （但し、極性が正負反転している）の振幅は正負共に変化するが、この例では、ＰチャネルのＦＥＴＱ２は、後半の正のパルス信号電圧ｖＧ２ にのみ応答して対応する大きさのドレイン電流ｉＤ２ を出力し、これによりパルストランスＰＴを負方向に駆動する。こうして、温度変動等によらず、ＦＥＴＱ２を含む駆動回路の超音波駆動パルス電流ｉＤ２ の大きさを、好ましくは上記正の駆動パルス回路とは独立に，所要の一定に制御できる。
【００４４】
なお、この第４の実施の形態による超音波駆動駆動回路は、上記第１の実施の形態（図３）の駆動回路を複数組み合わせて構成したが、これに限らない。例えば上記第２，第３の実施の形態（図７，図８）の駆動回路を複数組み合わせて構成しても良いことは明らかである。また、超音波トランスデューサ１０１をプッシュプル駆動する回路としては、他にも公知の様々な回路方式のものが考えられると共に、これらの回路に対して、本発明による間欠的な負帰還制御を適用可能である。
【００４５】
また、上記各実施の形態では、信号発生部１１のメモリ１１５がパルス波形データを記憶している場合を述べたが、これに限らない。他にも、ｓｉｎ／ｃｏｓ波形等、任意形状の波形データを記憶していてもよい。
【００４６】
また、上記第１，第３及び第４の実施の形態では、超音波駆動パルス電流ｉＤ の検出手段として抵抗Ｒを挿入する場合を述べたが、これに限らない。例えば超音波駆動パルス電流ｉＤ の流れる線路に電流検出用コイル（所謂電流プローブ）を巻きつける方法により、超音波駆動パルス電流ｉＤ を検出してもよい。
【００４７】
また、上記各実施の形態では、超音波駆動回路のスイッチング素子にＦＥＴを使用したが、これに限らない。他に接合トランジスタを使用しても良い。
【００４８】
また、上記本発明に好適なる複数の実施の形態を述べたが、本発明思想を逸脱しない範囲内で各部の構成、制御、処理及びこれらの組み合わせの様々な変更が行えることは言うまでも無い。
【００４９】
【発明の効果】
以上述べた如く本発明によれば、簡単な回路構成と間欠制御によって超音波駆動回路の発振を有効に防止でき、よって超音波診断装置の安定性、信頼性の向上に寄与するところが極めて大きい。
【図面の簡単な説明】
【図１】本発明の原理を説明する図である。
【図２】実施の形態による超音波診断装置のブロック図である。
【図３】第１の実施の形態による超音波駆動回路を説明する図である。
【図４】一例のＤ／Ａ変換器を説明する図である。
【図５】第１の実施の形態による超音波駆動回路の制御方法を説明する図（１）である。
【図６】第１の実施の形態による超音波駆動回路の制御方法を説明する図（２）である。
【図７】第２の実施の形態による超音波駆動回路を説明する図である。
【図８】第３の実施の形態による超音波駆動回路を説明する図である。
【図９】第４の実施の形態による超音波駆動回路を説明する図である。
【符号の説明】
１０ 送信部（Ｔ）
１１ 信号発生部（ＳＧ）
１２ Ｄ／Ａ変換部（ＤＡＣ）
１３ Ａ／Ｄ変換器（Ａ／Ｄ）
１４ 利得制御部（ＧＣ）
２１ マイクロプロセッサ（ＭＰＵ）
２０ 受信部
４０ 信号処理部
５１ 画像メモリ
５２ 表示制御部
６１ ＣＰＵ
６２ 主メモリ（ＭＭ）
６３ 二次記憶装置（ＤＳＫ）
１００ 超音波探触子（ＵＳＰ）
１０１ 超音波トランスデューサ
２００ 本体部
３００ 表示部（ＣＲＴ）
４００ 操作卓（ＣＳＬ）
ＯＰＡ オペアンプ
ＰＴ パルストランス[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an ultrasonic driving apparatus and an ultrasonic diagnostic apparatus including the ultrasonic driving apparatus, and more particularly to an ultrasonic driving apparatus for driving an ultrasonic transducer at a predetermined amplitude level and an ultrasonic diagnostic apparatus including the ultrasonic driving apparatus.
[0002]
[Prior art]
In a conventional ultrasonic driving apparatus, an input ultrasonic driving pulse signal is amplified by an amplifier circuit including an operational amplifier, an FET, and the like, and is then applied to an ultrasonic probe of a load, and a part of a signal applied to the load is amplified. By continuously negatively feeding back to the circuit (the operational amplifier), the drive signal power of the load is maintained at a required constant.
[0003]
[Problems to be solved by the invention]
However, in this type of drive circuit, a ring signal (vibration component) is generated in the drive signal of the load because the pulse signal drive has a wide band and the configuration of the load impedance including the ultrasonic probe is generally complicated. easy. Further, the load impedance of the ultrasonic probe is slightly changed due to manual operation (cable routing) of the ultrasonic probe and the like. There is a problem that the circuit oscillates.
[0004]
SUMMARY OF THE INVENTION The present invention has been made in consideration of the above-described problems of the related art, and an object of the present invention is to provide an ultrasonic driving apparatus capable of obtaining a stable circuit operation with a simple configuration.
[0005]
[Means for Solving the Problems]
The above problem is solved by, for example, the structure in FIG. That is, the ultrasonic driving device of the present invention (1) includes an amplifier 1 capable of controlling a gain for amplifying an input ultrasonic driving signal, and a load circuit 2 driven by an output of the amplifier 1. A sensor including an ultrasonic transducer 101, a detection unit 3 for intermittently detecting a drive signal level of the load circuit unit 2, and a drive signal level of the load circuit unit 2 based on the detected drive signal level. And a gain control unit 4 for generating a gain control signal for the amplifying unit 1.
[0006]
According to the first aspect of the present invention, since the drive signal level of the load is intermittently detected and the gain of the amplifying unit is intermittently controlled, a continuous negative feedback type amplifying circuit as in the related art is not provided. Oscillation of the drive circuit can be effectively prevented, and the load can be driven stably even if the load impedance is unstable. In addition, since the element characteristics do not change abruptly even when temperature fluctuations or aging (deterioration) occur during operation, the intermittent gain control is sufficient even if the element characteristics do not vary when the circuit is manufactured. Can be compensated for.
[0007]
In the present invention (2), in the present invention (1), the gain control section 4 generates a gain control signal based on an average value of a plurality of drive signal levels detected in advance. Therefore, the influence of noise can be suppressed, and the stability and reliability of gain control are improved.
[0008]
In the present invention (3), in the above present invention (1), the detecting section 3 detects the level of the drive current flowing through the load circuit section 2. The drive current level flowing through the load circuit unit 2 can be detected by, for example, a terminal voltage of a resistor inserted in series with the load circuit or a coil wound around a line of the load circuit.
[0009]
According to the present invention (4), in the above present invention (1), the detecting section 3 detects a drive voltage level applied to the load circuit section 2. One example is shown in FIG. 7 described below.
[0010]
Further, the above problem is solved by, for example, the structure in FIG. That is, the ultrasonic driving apparatus of the present invention (5) includes a differential input type amplifying section 5 for amplifying an input ultrasonic driving signal, and a load circuit section 2 driven by an output of the amplifying section 5. And a feedback circuit section 6 which intermittently samples and holds the drive signal level of the load circuit section 2 and negatively feeds back a signal proportional to the drive signal level to the input side of the amplifier section 5. It is provided.
[0011]
In the present invention (5), the drive signal level of the load is intermittently sampled and held, and the input side of the amplifier is intermittently negatively fed back, so that the conventional continuous negative feedback type amplifier circuit is not provided. Therefore, oscillation of the circuit can be effectively prevented, and the load can be driven stably even if the load impedance is unstable. In addition to the variation in element characteristics during the manufacture of the circuit, the element characteristics do not change abruptly even when temperature fluctuations or aging (deterioration) occur during operation. Can be compensated for.
[0012]
In the present invention (6), in the present invention (5), the feedback circuit section 6 holds an average value of a plurality of drive signal levels sampled in advance. Therefore, the influence of noise can be suppressed, and the stability and reliability of the negative feedback control are improved.
[0013]
In the present invention (7), in the present invention (5), the feedback circuit section 6 samples and holds the drive current level flowing through the load circuit section 2.
[0014]
In the present invention (8), in the present invention (5), the feedback circuit section 6 samples and holds the drive voltage level applied to the load circuit section 2.
[0015]
According to the present invention (9), in the present invention (1), a plurality of units each including the amplifying unit 1, the detecting unit 3, and the gain control unit 4 according to the present invention (1) are provided in parallel, and a unit including an ultrasonic transducer is provided. One load circuit unit 2 is configured to be capable of push-pull drive. Therefore, a large load can be effectively driven by a simple combination of unit circuits.
[0016]
According to the present invention (10), in the present invention (5), a plurality of units each including the amplifying unit 5 and the feedback circuit unit 6 according to the present invention (5) are provided in parallel, and a single load circuit including an ultrasonic transducer is provided. The unit 2 is configured to be capable of push-pull driving. Therefore, a large load can be effectively driven by a simple combination of unit circuits.
[0017]
An ultrasonic diagnostic apparatus according to the present invention (11) includes the ultrasonic driving apparatus according to the present invention (1), (5), (9), or (10). Therefore, stable ultrasonic drive characteristics can be obtained, which greatly contributes to the improvement of the reliability of the ultrasonic diagnostic apparatus.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a plurality of embodiments suitable for the present invention will be described in detail with reference to the accompanying drawings. Note that the same reference numerals indicate the same or corresponding parts throughout the drawings.
[0019]
FIG. 2 is a block diagram of an ultrasonic diagnostic apparatus according to an embodiment, which is suitable for including an ultrasonic driving apparatus according to the present invention. In the figure, 100 is an ultrasonic probe, 100A is a connection cable thereof, 200 is a main body of an ultrasonic diagnostic apparatus, 10A is a transmitting / receiving section for transmitting and receiving ultrasonic signals according to various diagnostic modes, and 10 is an ultrasonic drive signal. The transmitting units (T) and 20 are receiving units of ultrasonic reflected signals, 40 is a signal processing unit that performs signal processing of various ultrasonic receiving signals based on, for example, B-mode display, M-mode display, Doppler mode display, and 51 is an ultrasonic unit. An image memory of an ultrasonic diagnostic signal, 52 is a display control unit of an ultrasonic diagnostic image, 61 is a CPU for performing main control and processing of the apparatus, 62 is a main memory (MM) including a RAM, a ROM and the like used by the CPU, 63 Is a secondary storage device (DSK) composed of a hard disk device, etc., 64 is a common bus of the CPU, 300 is a display unit (CRT) such as a CRT, and 400 is a keyboard and various operation buttons. It is a obtain console (CSL).
[0020]
In the ultrasonic diagnostic apparatus having such a configuration, the ultrasonic driving device according to the present invention is included in the transmission unit 10, and some configuration examples will be specifically described below.
[0021]
FIG. 3 is a diagram for explaining the ultrasonic drive circuit according to the first embodiment, and shows a case where the ultrasonic drive current level of the load is intermittently detected and the gain of the amplifier is intermittently controlled. . In the figure, reference numeral 11 denotes a signal generator (SG) for generating ultrasonic drive signal data DS, and 12 a signal D for converting a series of the drive signal data DS into an analog drive signal having a size corresponding to the gain control signal REF. / a converter (DAC), 13 is intermittently sampled current sense voltage v F of the resistor R, a / D converter for converting a digital signal of corresponding value (a / D), 14 a D / A gain control unit (GC) for generating and holding a gain control signal REF to be applied to the A conversion unit 12, a microprocessor (MPU) 21 for controlling the above-described units, a common bus 22 for the MPU 21, and an ultrasonic drive for input Q P channel FET for converting the signal v G corresponding to the ultrasonic drive current i D, R is the source current of the FETs Q (i.e., the ultrasonic drive current i D) resistance for detecting, PT pulse Trang , 100 remote ultrasonic probe including 101 ultrasonic transducer (a piezoelectric element or the like), 100A is a signal cable having a length of about 1~1.5m connecting between pulse transformer and the ultrasonic probe.
[0022]
Further, a detailed configuration of each of the above-mentioned main parts will be described. The signal generating part 11 includes a phase locked loop (PLL) 11 for generating a clock signal of a required high frequency, and a frequency-divided clock signal for generating a plurality of different frequency signals. A frequency divider (1 / M) 112 for generating a clock signal of the same type, a selector (SEL) 113 for selecting any one of a plurality of frequency clock signals in response to a selection signal SL from the MPU 21, and A counter (CTR) 114 for counting clock signals to generate an address signal of a memory 115; a memory (ROM) 115 for storing at least one cycle of ultrasonic drive signal data; and reading from the memory 115 A latch circuit (LTH) 116 for latching and holding data.
[0023]
An inset (a) shows an example of unipolar pulse waveform data stored in the memory 115. By repeatedly reading such waveform data, an ultrasonic drive pulse signal having a desired waveform and arrangement pattern can be obtained. Also, by selecting clock signals of different frequencies, ultrasonic drive pulse signals of various frequencies can be generated.
[0024]
Further, the gain signal generation unit 14 includes a latch circuit (LTH) 141 for latching and holding the gain control data set by the MPU 21 and a D / A converter (D) for converting the gain control data into a corresponding analog gain control signal REF. / A) 142. Further, A / D converter 13, MPU 21 is in accordance with the sampling pulse signal SP for intermittently generating a voltage v F of the input sampling · A / D converter at that time, and outputs the MPU 21.
[0025]
The D / A converter 12 includes a D / A converter (D / A) 121 that converts the input ultrasonic drive signal data DS into an analog signal having a magnitude (amplitude) proportional to the gain control signal REF. And a low-pass filter (LPF) 122 for suppressing a high-frequency (glitch) component of the D / A conversion output signal. In the D / A converter 121, the amplitude of the input signal data DS is constant, but by changing the signal level of the gain control signal REF, the gate voltage v G of the FET Q is changed as shown by a solid line or a dotted line in the figure. its amplitude is changed, and the drain (ultrasonic drive) current i D of FETQ accordingly, the amplitude as indicated by the solid line and the dotted line in FIG changes.
[0026]
FIG. 4 shows a configuration of the D / A converter 121 as an example of a method of generating a weighted current using an R-2R ladder resistor. In the figure, a bias voltage is supplied to a ladder resistor network from an input gain control voltage signal REF. Regarding the resistance of this ladder resistance network, all the combined resistances beyond that from any node are R. That is, the combined resistance looking forward from the node (1) is R (2R and 2R are in parallel), and the combined resistance looking ahead from the node (2) is also RＲ2R and (R + R). Parallel｝. Thereafter, the process proceeds in the same manner, and the combined resistance when the ladder resistance network is viewed from the bias supply point is also R. Therefore, the bias supply current I REF = REF / R to the ladder resistor network is obtained, and its magnitude is proportional to the input gain control voltage REF. Further, since the current is halved at each node, a branch current weighted in binary as shown in the figure is obtained.
[0027]
On the other hand, the input ultrasonic drive signal data DS is connected to switch control the switch circuits of each branch from the MSB to the LSB. In this state, by connecting each switch to the “0” or “1” side, the corresponding added current flows to the current-voltage conversion circuit by the operational amplifier OPA, where it is converted to the corresponding voltage Vout. Therefore, the amplitude of the output voltage Vout can be controlled by the gain control signal REF. As the D / A converter 121 whose gain can be controlled, various other known types can be used.
[0028]
FIGS. 5 and 6 are diagrams (1) and (2) for explaining a control method of the ultrasonic drive circuit according to the first embodiment. FIG. 5 (A) is a flowchart of a gain control process executed by the MPU 21. Show. Preferably, it is input to this processing in synchronization with the transmission of the ultrasonic drive pulse signal. At step S11, and outputs a sampling pulse SP to the A / D converter 13 to obtain the detection signal v F of the ultrasonic drive pulse current i D. In step S12 v F> THU whether determined, in the case of v F> THU, after decreasing the gain control signal data REF by a predetermined value α in step S13, it exits the process. After addition if v F> not THU is still v F <Determine THL whether at step S14, when the v F <THL, increases the gain control signal data REF by a predetermined value α in step S15, Exit this process. In the case nor the v F <THL is determined at the step S14, it exits the process.
[0029]
FIG. 5B shows a control image based on the waveform of the gain control process. For example, when it is desired to control the current detection signal v F (= R × i D ) to a required constant level THM, the upper threshold THU and the lower threshold THL are determined slightly above and below the required level THM. In this state, the monitor signal v F sampled and detected at a certain timing t is, ▲ 1 ▼ v F> case of THU, since the driving pulse current i D is greater than the required, decrease the gain control signal data REF by α by reduces the driving pulse current i D. On the other hand, ▲ 2 ▼ v F <For THL, the driving pulse current i D is less than the required, by increasing the gain control signal data REF only alpha, increases the driving pulse current i D.
[0030]
Here, α is a parameter that determines the convergence speed to the target drive pulse current, and its magnitude is appropriately selected. In this case, if α is large, the characteristic quickly follows the characteristic fluctuation, but the control may vibrate (overcompensation). On the other hand, if α is small, the characteristic variation slowly follows (with a delay), but generally, the temperature variation of the circuit characteristic does not progress rapidly, and therefore, it can actually sufficiently follow.
[0031]
The method of changing (converging) the gain control signal data REF is not limited to the method described above. For example, it may be changed by the gain control signal data REF amount proportional to the current detection signal v F and the difference between the target threshold THM (v F -THM).
[0032]
Next, according to FIG. 6, the detection timing of the ultrasonic drive pulse current i D, for the generation timing of the gain control signal associated therewith will be described several patterns. FIG. 6A shows a case of B (luminance) mode display in ultrasonic diagnosis. Under the B-mode display, the drive pulse P1 is repeatedly transmitted at a rate of one every cycle T1 (= on the order of several μS to several tens of μS), and the reflected wave signal detected at each of these intermediate parts is received and received. Processing is performed. In this case, for example, the amplitude of the current drive pulse P1 is detected, and based on the amplitude, gain control is performed to make the amplitude of the next (after the period T1) drive pulse P1 a required constant. This control is performed every cycle. Alternatively, when a fast response is not required, the above control is performed once every several tens of milliseconds to one second. Alternatively, an average value (or a moving average value) of detection signals for several preceding pulses is obtained, and gain control for making the amplitude of the next (after period T1) drive pulse P1 a required constant is performed based on the average value. May go. In this way, the influence of noise included in the detection signal can be suppressed, and the reliability and stability of gain control are improved.
[0033]
FIG. 6B shows a case of Doppler mode display in ultrasonic diagnosis. Under the Doppler mode display, drive pulses P1 to P16 and the like are burst-transmitted at a rate of 2 to 16 every cycle T1 (= order of several μS to several tens of μS), and a reflected Doppler wave signal detected in this section Is received and processed. In this case, for example, the amplitude of the first drive pulse P1 is detected, and based on the amplitude, the amplitudes of the drive pulses P2 to P16, etc. at the next time (period T2 = 100 ns to several hundreds ns) or the like are required to be constant. Perform gain control. This control is performed every period T1. Alternatively, when a fast response is not required, the above control is performed once every several tens of milliseconds to one second. Alternatively, an average value (or a moving average value) of the detection signals of several preceding pulses may be obtained, and the gain control of the next and subsequent drive pulses (after the period T2) may be performed based on the average value.
[0034]
FIG. 6C shows a case where a dummy cycle for gain control is provided. In this case, the amplitude of the driving pulse P in the photographing cycle (B mode display, Doppler mode display, etc.) is set to a required constant based on the detection signal (or average value) of one or more driving pulses D in the dummy cycle. Gain control to make Such gain control is performed for each dummy cycle period (on the order of several tens mS to 1S).
[0035]
As described above, the first embodiment does not include a continuous analog negative feedback amplifier circuit as in the prior art, so that oscillation of the drive circuit can be effectively prevented and a stable circuit operation can be obtained. . In addition, the characteristics of the circuit elements during the manufacture of the present circuit are not limited, and the characteristics of the elements do not change rapidly even if the temperature changes during operation or the aging (deterioration) occurs. Even with a simple control, the characteristics can be sufficiently compensated.
[0036]
FIG. 7 is a diagram for explaining an ultrasonic driving circuit according to the second embodiment, and shows a case where the ultrasonic driving voltage level of the load is intermittently detected and the gain of the amplifier is intermittently controlled. . In the figure, C is a coupling capacitor for blocking direct current, and 15 is a resistance voltage dividing circuit for detecting the drain voltage (ultrasonic drive voltage level) of the FET Q. Other configurations may be the same as those described with reference to FIG. However, in this example, since the current detection resistor R is not provided in the source circuit of the FET Q, the power loss can be reduced. Since it grounded source of FETs Q, the control by the gate voltage v G is stabilized.
[0037]
With this configuration, now, the ultrasonic drive pulse current i D is changed, the change rate (di D / dt) the magnitude of the voltage proportional to (about 100 V) appears on the drain D of the FETs Q. This was extracted via a coupling configuration Den C, by dividing by the resistor divider 15 can obtain the drive voltage v F in proportion to the magnitude of the ultrasonic drive pulse current i D. Thus, MPU 21 is FIG. 5, by the same method as that described in FIG. 6, it is possible to control the magnitude of the ultrasonic drive pulse current i D to a required constant. However, it goes without saying that the actual values of the threshold values THU and THL are different from those described with reference to FIG.
[0038]
FIG. 8 is a diagram for explaining an ultrasonic driving circuit according to the third embodiment. The ultrasonic driving current level of the load is intermittently sampled and held, and the negative feedback is intermittently fed back to the input side of the differential amplifier. Shows the case. In the figure, OPA is an operational amplifier constituting a negative feedback amplifier circuit of an analog system, Q is a FET driven by the output of the OPA, R is a current detection resistor inserted in the source circuit of the FET Q, and 16 is a resistor R analog switch for detecting the voltage v F intermittently pass through the (ASW), 17 is a sample hold circuit for sample holding an output of ASW16 (SH). Other configurations may be the same as those described with reference to FIG. However, the gain control signal REF applied to the D / A converter 12 may be set by the MPU 21 or may be a predetermined constant (fixed) as shown.
[0039]
MPU21 is synchronized with the transmission of the ultrasonic drive pulse signals, first open the ASW16 generates a sampling gate signal SG, to retain the current detection voltage v F at that time SH17 by the sampling pulse signal SP. Its holding voltage v H is conventional in the same manner, OPA of - but is negatively fed back to the terminal, unlike the prior art, because it does not constitute a continuous negative feedback circuit, the load impedance is unstable This also effectively prevents the drive circuit from oscillating. In this state, now, the temperature change or the like, the size of the ultrasonic drive pulse current i D is changed as a solid line and dotted illustrated, the sample hold value of the current detection repression v F Accordingly v H also intermittently Accordingly, the gate voltage (bias component) v G of the FET Q changes intermittently, and the magnitude of the ultrasonic drive pulse current i D is controlled to be a required constant.
[0040]
FIG. 9 is a diagram for explaining an ultrasonic drive circuit according to the fourth embodiment, and shows a case where an ultrasonic transducer is driven by a bipolar signal. In the figure, the drive circuit including the FET Q1 and the drive circuit including the FET Q2 have the same circuit configuration (for example, the same circuit configuration as that in FIG. 3), and thereby, the ultrasonic transducer 101 is switched between positive and negative (bipolar). Push-pull drive is performed at the maximum amplitude. Therefore, a large ultrasonic output can be obtained.
[0041]
The inset (a) shows a waveform image of the ultrasonic drive data stored in the memory 115 of the signal generator 11. This drive data is composed of the first half positive pulse signal data and the second half negative pulse signal data.
[0042]
MPU21 sends a sampling pulse SP1 to the A / D converter 13a in synchronization with the transmission timing of the positive drive pulse, obtains the detected voltage v F1 of the current detecting resistor R1, if necessary gain control signal in response thereto Change REF1. Accordingly, the amplitude of the gate voltage v G1 of the output of the DAC 12a changes in both positive and negative directions. In this example, the P-channel FET Q1 responds only to the first half positive pulse signal voltage v G1 and has a corresponding magnitude. It outputs a drain current i D1 , thereby driving the pulse transformer PT in the positive direction. Thus, the magnitude of the ultrasonic driving pulse current i D1 of the driving circuit including the FET Q1 can be controlled to a required constant regardless of the temperature fluctuation or the like.
[0043]
The MPU21 sends a sampling pulse SP2 to the A / D converter 13b in synchronization with the transmission timing of the negative driving pulses to obtain the detected voltage v F2 of the current detection resistor R2, if necessary gain control in accordance with this Change the signal REF2. Accordingly, the amplitude of the output gate voltage v G2 (however, the polarity is inverted) of the output of the DAC 12b changes in both positive and negative directions. In this example, the P-channel FET Q2 outputs the positive pulse signal voltage v in the latter half. In response to only G2 , a corresponding magnitude of drain current iD2 is output, thereby driving the pulse transformer PT in the negative direction. Thus, the magnitude of the ultrasonic drive pulse current i D2 of the drive circuit including the FET Q2 can be controlled to a required constant, preferably independently of the positive drive pulse circuit, irrespective of temperature fluctuations and the like.
[0044]
Although the ultrasonic drive circuit according to the fourth embodiment is configured by combining a plurality of drive circuits according to the first embodiment (FIG. 3), the present invention is not limited to this. For example, it is apparent that a plurality of drive circuits of the second and third embodiments (FIGS. 7 and 8) may be combined. Further, as a circuit for driving the ultrasonic transducer 101 by push-pull, various known circuits may be used, and the intermittent negative feedback control according to the present invention can be applied to these circuits. It is.
[0045]
Further, in each of the above embodiments, the case where the memory 115 of the signal generation unit 11 stores pulse waveform data has been described, but the present invention is not limited to this. Alternatively, waveform data of an arbitrary shape such as a sin / cos waveform may be stored.
[0046]
Further, the first, third and fourth embodiments has been described a case where a resistor R as a detection means of the ultrasonic drive pulse current i D, not limited to this. For example, by a method of winding the current sensing coil (so-called current probe) to the line of flow of the ultrasonic drive pulse current i D, it may detect the ultrasonic drive pulse current i D.
[0047]
Further, in each of the above embodiments, the FET is used as the switching element of the ultrasonic drive circuit. However, the present invention is not limited to this. Alternatively, a junction transistor may be used.
[0048]
In addition, although a plurality of embodiments suitable for the present invention have been described, it goes without saying that various changes in the configuration, control, processing, and combinations thereof can be made without departing from the spirit of the present invention. .
[0049]
【The invention's effect】
As described above, according to the present invention, the oscillation of the ultrasonic drive circuit can be effectively prevented by the simple circuit configuration and the intermittent control, which greatly contributes to the improvement of the stability and reliability of the ultrasonic diagnostic apparatus.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating the principle of the present invention.
FIG. 2 is a block diagram of the ultrasonic diagnostic apparatus according to the embodiment.
FIG. 3 is a diagram illustrating an ultrasonic drive circuit according to the first embodiment.
FIG. 4 is a diagram illustrating an example of a D / A converter.
FIG. 5 is a diagram (1) illustrating a control method of the ultrasonic drive circuit according to the first embodiment.
FIG. 6 is a diagram (2) illustrating a control method of the ultrasonic drive circuit according to the first embodiment.
FIG. 7 is a diagram illustrating an ultrasonic drive circuit according to a second embodiment.
FIG. 8 is a diagram illustrating an ultrasonic drive circuit according to a third embodiment.
FIG. 9 is a diagram illustrating an ultrasonic drive circuit according to a fourth embodiment.
[Explanation of symbols]
10 Transmission unit (T)
11 Signal generator (SG)
12 D / A converter (DAC)
13 A / D converter (A / D)
14. Gain control unit (GC)
21 Microprocessor (MPU)
Reference Signs List 20 receiving unit 40 signal processing unit 51 image memory 52 display control unit 61 CPU
62 Main memory (MM)
63 Secondary storage device (DSK)
100 Ultrasonic probe (USP)
101 ultrasonic transducer 200 main unit 300 display unit (CRT)
400 Operator console (CSL)
OPA Operational amplifier PT Pulse transformer
