JP2004080444A - ビタビ復号装置 - Google Patents

Abstract

【課題】互いに相関のあるべき要素を含む入力信号系列をビタビ復号する際に、枝メトリックの計算精度を向上させる。
【解決手段】符号化率が１／Ｎ（Ｎは２以上の整数）であり、Ｎビットの出力のうち、少なくとも２ビットの値の間に互いに相関があるよう畳み込み符号化されて送信された信号系列を最尤復号するビタビ復号装置であって、入力信号の相関関係があるべき要素のうち、少なくとも１つの要素の値を、その相関関係を用いて補正する入力補正部１０と、期待値生成部１１からの期待値と入力補正部１０からの補正後の入力信号とに基づいて枝メトリックを計算する枝メトリック計算部１３とを備える。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、畳み込み符号化された信号系列を最尤復号にて復号するビタビ（Ｖｉｔｅｒｂｉ）復号装置に関する。
【０００２】
【従来の技術】
畳み込み符号化されたデータ系列を効率よく復号する手段として、従来よりビタビ復号がよく用いられている。図８は、欧州電気通信標準化機構（ＥＴＳＩ）にてＥＴＳＩ３００４０１として規格化されている欧州ＤＡＢ（Ｄｉｇｉｔａｌ　Ａｕｄｉｏ　Ｂｒｏａｄｃａｓｔｉｎｇ）放送（以下、ＤＡＢとする）の送信時の符号化において用いられている畳み込み符号器であり、その符号化率は１／４で、入力１ビットに対して上から順にｘ１、ｘ２、ｘ３、ｘ４の４ビットの信号を出力する。ここで、ｘ１とｘ４は同じ値となる。ＤＡＢではこれら畳み込み符号化後の４ビットの値が、さらにパンクチャ処理され、インターリーブ処理され、ＯＦＤＭ変調されて伝送される。受信側では受信信号を復調し、デインターリーブ処理を行い、デパンクチャ処理を経てビタビ復号を行い、復号信号系列を得る。
【０００３】
以下、従来のビタビ復号について、図面を参照しながら説明する。
図９は、図８に示す畳み込み符号器にて符号化された畳み込み符号をビタビ復号する従来のビタビ復号装置の構成を示すブロック図である。
図９において、従来のビタビ復号装置は、期待値生成部１１と、パスメトリック記憶部１２と、枝メトリック計算部１３と、ＡＣＳ（Ａｄｄ　Ｃｏｍｐａｒｅ　Ｓｅｌｅｃｔ）部１４と、パス選択情報記憶部１５と、最尤状態判定部１６と、復号出力部１７とを備える。
【０００４】
期待値生成部１１は、畳み込み符号器のとり得る各状態について、２つ存在する直前状態からの状態遷移に対応する２つの期待値を生成して出力する。パスメトリック記憶部１２は、畳み込み符号器のとり得る各状態に対応するパスメトリックを記憶する。枝メトリック計算部１３は、期待値生成部１１から出力された２つの期待値について、入力信号とそれぞれの期待値との差を計算することにより、各状態について２つの枝メトリックを計算する。ＡＣＳ部１４は、パスメトリック記憶部１２から読み出したパスメトリックと、枝メトリック計算部１３から出力された枝メトリックとを入力とし、パスメトリックと枝メトリックとを加算することにより各状態について２つの新しいパスメトリックを求める。そして、その２つの新しいパスメトリックを比較し、パスメトリックの小さいパスを生き残りパスとして各状態について選択し、パス選択後の各状態ごとのパスメトリックを最尤状態判定部１６に出力するとともにパスメトリック記憶部１２に記憶させる。また、各状態についての２つの直前状態のうち、いずれを選択したか、すなわち選択後の生き残りパスを示すパス選択情報をパス選択情報記憶部１５に記憶させる。パス選択情報記憶部１５は、ＡＣＳ部１４からのパス選択情報を記憶する。最尤状態判定部１６は、ＡＣＳ部１４によるパス選択後の各状態ごとのパスメトリックに基づいて、最も尤度の高い状態、すなわちパスメトリックが最小となる状態を最尤状態と判定する。復号出力部１７は、最尤状態判定部１６による判定結果と、パス選択情報記憶部１５に記憶されているパス選択情報とに基づいて、復号処理を行い、復号信号系列を出力する。
【０００５】
次に、従来のビタビ復号装置の動作について説明する。
受信信号は、復調処理、デインターリーブ処理を施されて、枝メトリック計算部１３に入力信号として入力される。ここで、枝メトリック計算部１３において、メトリックは軟判定により求められることとする。そして、その動作の理解を容易にするため、入力信号の各要素はそれぞれ４ビットに量子化されており、０から１５までの整数値をとるとする。本来、デジタル信号では０と１しか値をとり得ないため、ノイズの重畳により受信側で０と１との間の値を受信した場合には、一般には“０”か“１”を受信したと判断されるが、４ビットに量子化されている場合には、０から１５までのいずれかの整数値を受信したと判断されることとなる。なお、畳み込み符号器の期待値は、０か１であるが、入力信号の各要素が４ビットに量子化されていることにあわせ、畳み込み符号器の出力が０の場合は期待値０とし、畳み込み符号器の出力が１の場合は期待値１５とする。
【０００６】
また、畳み込み符号器の出力を｛ｘ１，ｘ２，ｘ３，ｘ４｝、対応する入力信号を＜ｙ１，ｙ２，ｙ３，ｙ４＞、期待値を［ｚ１，ｚ２，ｚ３，ｚ４］と表記する。さらに、パスメトリック記憶部１２で記憶されている各状態のパスメトリックの初期値はすべて０であるとする。
【０００７】
以下、送信側の畳み込み後の信号が｛０，０，０，０｝であり、伝送路でノイズが重畳され、ビタビ復号装置への入力信号が＜２，３，２，８＞となった場合を考える。
図１０は、直前状態から状態０、１への遷移を示すトレリス線図である。
まず、状態０に対する処理が行われる。状態０の直前状態は状態０と状態１の２状態であるので、期待値生成部１１は畳み込み符号器の出力から期待値を求め、次のように出力する。状態０から状態０への遷移の場合には、図８で示される畳み込み符号器の各遅延器のタップはすべて０であるため、畳み込み符号器の出力は｛０，０，０，０｝となる。したがって、状態０から状態０への遷移の場合の第１の期待値として［０，０，０，０］が出力される。一方、状態１から状態０への遷移の場合には、畳み込み符号器の各遅延器のうち、一番右側の遅延器の出力のみが１であり、それ以外のタップはすべて０であるため、畳み込み符号器の出力は｛１，１，１，１｝となる。したがって、状態１から状態０への遷移の場合の第２の期待値として［１５，１５，１５，１５］が出力される。
【０００８】
次に、枝メトリック計算部１３において、入力信号＜２，３，２，８＞と第１の期待値［０，０，０，０］との差が集計され、枝メトリックとしてｂｍ０＝｜２−０｜＋｜３−０｜＋｜２−０｜＋｜８−０｜＝１５　が出力される。また、入力信号＜２，３，２，８＞と第２の期待値［１５，１５，１５，１５］との差が集計され、枝メトリックとしてｂｍ１＝｜１５−２｜＋｜１５−３｜＋｜１５−２｜＋｜１５−８｜＝４５　が出力される。
【０００９】
枝メトリック計算部１３から出力された枝メトリックｂｍ０、ｂｍ１は、ＡＣＳ部１４に入力され、ＡＣＳ部１４において、パスメトリック記憶部１２から読み出された状態０及び状態１のパスメトリックであるｐｍ０、ｐｍ１とそれぞれ加算される。いま、処理開始直後であるためｐｍ０＝ｐｍ１＝０である。そして、ｂｍ０とｐｍ０の和をｐｍｂ０とし、ｂｍ１とｐｍ１の和をｐｍｂ１として、両者を比較して直前状態を選択する。ｐｍｂ０＝１５であり、ｐｍｂ１＝４５であるのでｐｍｂ０＜ｐｍｂ１となり、状態０の直前状態としてメトリック値の小さい状態０の方が確からしいと判断される。その結果、状態０の直前状態として状態０を選択するデータがパス選択情報記憶部１５に書き込まれる。また、ｐｍｂ０が状態０の新しいパスメトリックとして最尤状態判定部１６に出力されるとともに、パスメトリック記憶部１２に書き込まれる。ここで、パス選択情報記憶部１５に書き込まれるパス選択情報としては、例えば、選択した直前状態の最下位ビット（ＬＳＢ、すなわち図８の一番右側の遅延器の出力）が用いられる。ある状態に対する２つの直前状態は、最下位ビットが異なるだけであるため、その最下位ビットのみを記憶しておけば、どのパスを選択したかを判別できるからである。
【００１０】
次に、状態１について、状態０における処理と同様の処理を行う。
まず、２つの直前状態から状態１への遷移におけるそれぞれの期待値が期待値生成部１１で求められる。図１０で示すように、状態１の直前状態としては状態２と状態３がある。それぞれの状態から状態１への状態遷移に対応する畳み込み符号器の出力値は｛１，０，０，１｝と｛０，１，１，０｝であるので、状態２、状態３から状態１への遷移の期待値として、それぞれ［１５，０，０，１５］と、［０，１５，１５，０］が出力される。
【００１１】
次に、枝メトリック計算部１３において、状態２からの遷移の枝メトリックｂｍ２と、状態３からの遷移の枝メトリックｂｍ３とが計算され、ｂｍ２＝｜１５−２｜＋｜０−３｜＋｜０−２｜＋｜１５−８｜＝２５と、ｂｍ３＝｜０−２｜＋｜１５−３｜＋｜１５−２｜＋｜０−８｜＝３５　とが出力される。その枝メトリックｂｍ２とｂｍ３は、ＡＣＳ部１４において、パスメトリック記憶部１２から読み出された状態２、状態３に対応するパスメトリックｐｍ２、ｐｍ３とそれぞれ加算される。ｐｍ２、ｐｍ３はともに初期値０であるため、新しいパスメトリック候補はｐｍｂ２＝ｐｍ２＋ｂｍ２＝２５、ｐｍｂ３＝ｐｍ３＋ｂｍ３＝３５となる。両者を比較すると、ｐｍｂ２＜ｐｍｂ３であるので、状態１の直前状態として状態２の方が確からしいと判断され、状態２を選択するデータがパス選択情報記憶部１５に書き込まれる。また、ｐｍｂ２が状態１の新しいパスメトリックとして最尤状態判定部１６に出力されるとともに、パスメトリック記憶部１２に書き込まれる。
【００１２】
このようにして、図１０のトレリス線図における実線で示されるように、状態０、状態１の直前状態として、それぞれ状態０、状態２が選択される。この一連の処理が、畳み込み符号器の取りうる状態である状態２から状態６３までに対して同様に行なわれ、全状態（状態０〜６３）のパスメトリックがパスメトリック記憶部１２に記憶される。さらに、この処理が繰り返されることにより、各状態のそれぞれのパスメトリックが累計されていく。
【００１３】
ＡＣＳ部１４から出力される各状態のパスメトリックは最尤状態判定部１６により監視されており、ある時点で最もパスメトリックの小さい状態が最尤状態として判定され、最尤状態を示す情報、すなわち状態０〜６３のうち、どの状態が最尤状態であるかを示す情報が出力される。
【００１４】
最尤状態判定部１６から出力された最尤状態を示す情報は復号出力部１７に入力され、復号出力部１７において、その最尤状態に対応する生き残りパスがパス選択情報記憶部１５に記憶されているパス選択情報に基づいて求められる。そして、求められたパスに対応する信号系列が、復号信号系列として出力される。例えば、パス選択情報記憶部１５に、各状態ごとに選択した直前状態の最下位ビットが記録されている場合には、該最下位ビットは、畳み込み符号器の入力信号が該畳み込み符号器に含まれる遅延器の個数だけ遅延された信号であるので、パス選択情報記憶部１５に記憶されているデータのうち、最尤状態に対応して記憶されている信号系列が、そのまま最尤状態へ至る状態遷移における入力信号系列であり、この信号系列を復号信号系列として出力することができる。このようにしてビタビ復号が行われる。
【００１５】
【発明が解決しようとする課題】
このように、ビタビ復号では、入力信号と期待値との差である枝メトリックの値が累積されて最尤状態の判定に用いられるため、枝メトリックの計算精度が復号精度に大きく影響する。ここで、伝送路においてノイズが重畳された入力信号は、０から１５までの範囲に一様に分布するのではなく、図１１に示すように元の値に近いほど発生する確率が高くなるように分布する傾向がある。さらに畳み込み符号化された信号のうち、ｘ１とｘ４のように同一となる要素については双方とも同様の分布を示す。
【００１６】
しかしながら、上述した従来のビタビ復号装置では、枝メトリックの計算時に、本来同一であるべき要素ｘ１と要素ｘ４との関係を考慮せずに入力信号の値をそのまま用いて期待値との差を計算するため、重畳されたノイズ成分が補正されずに用いられてしまい、復号精度が悪いという問題があった。
【００１７】
本発明は、上記問題点を解決するためになされたものであり、入力信号のうち、所定の要素間に存在すべき相関関係を考慮してビタビ復号処理を行うことにより、精度の高い復号処理を行うことができるビタビ復号装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、本発明によるビタビ復号装置は、符号化率が１／Ｎ（Ｎは２以上の整数）であり、Ｎビットの符号化出力のうち少なくとも２ビットの値の間に互いに相関があるよう畳み込み符号化されたＮビットの入力信号よりなる信号系列を最尤復号するビタビ復号装置であって、上記入力信号のＮビットの値のうち、相互に相関があるべき要素の少なくとも１つを、その相関関係を用いて補正する入力補正部と、その補正後の入力信号に対して、ビタビ復号処理を行うビタビ復号処理部とを備えたことを特徴とするものである。
【００１９】
また、本発明によるビタビ復号装置は、前記ビタビ復号装置において、前記ビタビ復号処理部は、畳み込み符号器のとり得る各状態に関する遷移ごとに期待値を生成する期待値生成部と、前記期待値生成部からの期待値と前記入力補正部からの補正後の入力信号とに基づいて枝メトリックを計算する枝メトリック計算部と、畳み込み符号器のとり得る各状態に対応するパスメトリックを記憶するパスメトリック記憶部と、前記パスメトリック記憶部から読み出したパスメトリックと、前記枝メトリック計算部により計算された枝メトリックとを加算し、その加算結果を比較することにより各状態ごとの生き残りパスを選択し、パス選択後の各状態ごとのパスメトリックを出力するとともに前記パスメトリック記憶部に記憶させ、パス選択後の生き残りパスを示すパス選択情報を出力するＡＣＳ部と、前記ＡＣＳ部から出力されたパス選択情報を記憶するパス選択情報記憶部と、前記ＡＣＳ部から出力されたパスメトリックに基づいて、最尤状態を判定する最尤状態判定部と、前記最尤状態判定部による判定結果と、前記パス選択情報記憶部に記憶されているパス選択情報とに基づいて、復号信号系列を出力する復号出力部とを有することを特徴とするものである。
【００２０】
また、本発明によるビタビ復号装置は、前記ビタビ復号装置において、前記入力補正部は、前記期待値生成部により生成された期待値を受け取り、前記入力信号の相関のあるべき要素のうち、対応する期待値の要素に一番近い要素に基づいて、その要素と相関のあるべき他の要素を補正することを特徴とするものである。
【００２１】
また、本発明によるビタビ復号装置は、前記ビタビ復号装置において、前記Ｎビットの出力のうち、第１の要素と第２の要素とは互いに同一の値となる関係を有しており、前記入力補正部は、前記入力信号の第１の要素から、期待値の第１の要素を減算する第１の減算器と、前記入力信号の第２の要素から、期待値の第１の要素を減算する第２の減算器と、前記第１及び第２の減算器による減算結果を比較する比較器と、該比較器による比較結果に基づいて、前記第１及び第２の要素のうち、期待値の第１の要素に近い方を選択し、該選択した要素の値を、前記第１及び第２の要素の共通の値として出力する選択器とを有することを特徴とするものである。
【００２２】
また、本発明によるビタビ復号装置は、前記ビタビ復号装置において、前記入力補正部は、入力信号の相関のあるべき各要素が、期待値のうち小さい方の値以上であり、第１のしきい値未満である第１の範囲、あるいは該第１のしきい値以上の値である第２のしきい値より大きく、期待値のうち大きい方の値以下である第２の範囲のどちらかに、それぞれ含まれる場合、前記第１の範囲に含まれる各要素を前記期待値のうち小さい方の値に補正し、前記第２の範囲に含まれる各要素を前記期待値のうち大きい方の値に補正して出力することを特徴とするものである。
【００２３】
また、本発明によるビタビ復号装置は、前記ビタビ復号装置において、前記第１のしきい値と、前記第２のしきい値とが等しいことを特徴とするものである。
【００２４】
また、本発明によるビタビ復号装置は、前記ビタビ復号装置において、前記Ｎビットの出力のうち、第１の要素と第２の要素とは互いに同一の値となる関係を有しており、前記入力補正部は、前記入力信号の第１及び第２の要素と、前記第１のしきい値とを比較する第１の比較器と、前記入力信号の第１及び第２の要素と、前記第２のしきい値とを比較する第２の比較器と、前記第１の比較器による比較の結果、前記第１及び第２の要素が前記第１のしきい値より小さいときには、期待値のうち小さい方の値を選択して補正後の第１及び第２の要素として出力し、前記第２の比較器による比較の結果、前記第１及び第２の要素が前記第２のしきい値より大きいときには、期待値のうち大きい方の値を選択して補正後の第１及び第２の要素として出力し、それ以外のときには、前記入力信号の第１及び第２の要素をそのまま出力する選択器とを有することを特徴とするものである。
【００２５】
また、本発明によるビタビ復号装置は、前記ビタビ復号装置において、入力信号の各要素のうち、パンクチャ処理により間引かれた要素にダミーを挿入し、そのダミー挿入後の入力信号と、信号の各要素がダミーであるか否かを示すパンクチャパターンとを出力するデパンクチャ部をさらに備え、前記入力補正部は、前記デパンクチャ部によりダミーの挿入された入力信号と、前記パンクチャパターンとを入力とし、該パンクチャパターンに基づいて、前記入力信号の相関のあるべき要素のうち、ダミーである要素を、ダミーでない要素を用いて補正するものであり、前記枝メトリック計算部は、前記入力補正部からの補正後の入力信号のうち、ダミーである要素は考慮に入れないで枝メトリックを計算するものであることを特徴とするものである。
【００２６】
また、本発明によるビタビ復号装置は、前記ビタビ復号装置において、前記Ｎビットの出力のうち、第１の要素と第２の要素とは互いに同一の値となる関係を有しており、前記入力補正部は、前記パンクチャパターンに基づいて、入力信号の第１及び第２の要素がダミーであるか否かを判断し、入力信号の第１の要素がダミーでなく、入力信号の第２の要素がダミーのときには、該第２の要素を該第１の要素で置き換えて出力し、入力信号の第２の要素がダミーでなく、入力信号の第１の要素がダミーのときには、該第１の要素を該第２の要素で置き換えて出力することを特徴とするものである。
【００２７】
また、本発明によるビタビ復号装置は、前記ビタビ復号装置において、前記Ｎビットの出力のうち、第１の要素と第２の要素とは互いに同一の値となる関係を有しており、該第１の要素はパンクチャ処理されずに送信されるものであり、前記入力補正部は、前記パンクチャパターンに基づいて、入力信号の第２の要素がダミーであるか否かを判断し、入力信号の第２の要素がダミーのときには、入力信号の第１の要素を選択し、入力信号の第２の要素がダミーでないときには、入力信号の第２の要素を選択して、その選択した要素を補正後の信号の第２の要素として出力することを特徴とするものである。
【００２８】
【発明の実施の形態】
実施の形態１．
以下、本発明の実施の形態１によるビタビ復号装置について、図面を参照しながら説明する。
図１は、本実施の形態１によるビタビ復号装置の構成を示すブロック図である。
図１において、本実施の形態１によるビタビ復号装置は、入力補正部１０と、期待値生成部１１と、パスメトリック記憶部１２と、枝メトリック計算部１３と、ＡＣＳ部１４と、パス選択情報記憶部１５と、最尤状態判定部１６と、復号出力部１７とを備える。なお、入力補正部１０以外の構成は従来例と同様であり、その説明を省略する。
【００２９】
図２は、本実施の形態１による入力補正部１０の構成を示すブロック図である。
入力補正部１０は、入力信号の相関のあるべき要素のうち、対応する期待値の要素に一番近い要素に基づいて、その要素と相関のあるべき他の要素を補正するものであり、入力信号の２つの要素のそれぞれと、期待値生成部１１からの所定の期待値との減算を行う減算器２１、２２と、減算器２１、２２におけるそれぞれの減算結果の絶対値の大小を比較する比較器２３と、比較器２３の比較結果に基づいて、入力信号の２つの要素のうち、どちらかを選択するセレクタ２４とを有する。
【００３０】
以上のように構成された本実施の形態１によるビタビ復号装置について、以下、その動作を説明する。
入力信号については、従来例と同様にＤＡＢにおける畳み込み符号を想定する。したがって、畳み込み符号器の出力のうち、第１の要素と第４の要素とは同一となる。さらに畳み込み符号器の出力を｛ｘ１，ｘ２，ｘ３，ｘ４｝、入力信号を＜ｙ１，ｙ２，ｙ３，ｙ４＞、期待値を［ｚ１，ｚ２，ｚ３，ｚ４］と表記する点についても、従来例と同様とする。送信側の畳み込み後のデータが｛０，０，０，０｝であり、伝送路でノイズが重畳され、ビタビ復号装置への入力信号として＜ｙ１，ｙ２，ｙ３，ｙ４＞＝＜２，３，２，８＞が与えられた場合を考える。
【００３１】
状態０の直前状態は状態０と状態１の２状態であるので、状態０及び状態１から状態０への遷移における各期待値として、従来例と同様に第１の期待値［０，０，０，０］と、第２の期待値［１５，１５，１５，１５］とが期待値生成部１１から出力される。
【００３２】
入力補正部１０の動作について説明する。まず、第１の期待値を用いて入力信号の補正が行われる。入力信号＜２，３，２，８＞のうち、同一となるべき要素である第１の要素ｙ１＝２と、第４の要素ｙ４＝８が、それぞれ減算器２１、２２に入力される。そして、減算器２１、２２において、それぞれの要素の値と第１の期待値［０，０，０，０］の第１の要素ｅ１＝０との差、及び第１の期待値［０，０，０，０］の第４の要素ｅ４＝０との差がそれぞれ計算され、第１の要素と期待値との差である“２”、及び第４の要素と期待値との差である“８”が出力される。ここで、ＤＡＢ規格では期待値の第１の要素ｅ１と第４の要素ｅ４とは等しいため、減算器２２では、第４の要素ｅ４の代わりに、第１の要素ｅ１を用いている。
【００３３】
次に、比較器２３において、減算器２１、２２からの出力“２”と“８”のそれぞれの絶対値の大小が比較され、減算器２１からの出力“２”の方が、減算器２２からの出力“８”よりも小さいという結果が出力される。この場合、図１１から分かるように、入力信号の第１の要素の方が第４の要素よりも確からしいと判断されるため、その比較器２３の比較結果に基づいて、セレクタ２４は、第１及び第４の要素のうち、対応する期待値の要素に近い方の要素、すなわち期待値との差の小さい方の要素を選択する。したがって、第１の要素ｙ１＝２がセレクタ２４により選択され、補正後の第１の要素ｚ１、及び第４の要素ｚ４として出力される。このようにして、第４の要素の値が第１の要素の値である２に置き換えられて、第１の補正入力信号として＜２，３，２，２＞が出力される。
【００３４】
次に、入力補正部１０において、同様にして第２の期待値を用いて入力信号の補正が行われる。入力信号＜２，３，２，８＞のうち、同一となるべき要素である第１の要素ｙ１＝２と、第４の要素ｙ４＝８とのそれぞれと、第２の期待値［１５，１５，１５，１５］の第１の要素ｅ１＝１５との差が計算され、第１の要素と期待値との差である“−１３”及び第４の要素と期待値との差である“−７”が出力される。次に、これら２つの出力の絶対値の大小が比較される。この場合、第４の要素と期待値との差の絶対値の方が小さいので、セレクタ２４で第４の要素“８”が選択される。この結果、第１の要素の値が第４の要素の値である８に置き換えられ、第２の補正入力信号として＜８，３，２，８＞が出力される。
【００３５】
次に、枝メトリック計算部１３において、入力補正部１０から出力された第１の補正入力信号＜２，３，２，２＞と第１の期待値［０，０，０，０］とから、第１の枝メトリック値ｂｍ０＝｜２−０｜＋｜３−０｜＋｜２−０｜＋｜２−０｜＝９が計算され、出力される。また、第２の補正入力信号＜８，３，２，８＞と第２の期待値［１５，１５，１５，１５］とから、第２の枝メトリック値ｂｍ１＝｜１５−８｜＋｜１５−３｜＋｜１５−２｜＋｜１５−８｜＝３９が計算され、出力される。
【００３６】
その枝メトリックｂｍ０、ｂｍ１は、ＡＣＳ部１４において、パスメトリック記憶部１２から読み出された状態０及び状態１のパスメトリックであるｐｍ０、ｐｍ１とそれぞれ加算される。いま、処理開始直後であるためｐｍ０＝ｐｍ１＝０である。したがって、ｐｍ０とｂｍ０の和ｐｍｂ０は、ｐｍｂ０＝９となり、ｐｍ１とｂｍ１の和ｐｍｂ１は、ｐｍｂ１＝３９となる。両者を比較すると、ｐｍｂ０＜ｐｍｂ１となり、状態０の直前状態として状態０の方が確からしいと判断され、直前状態として状態０を選択するデータがパス選択情報記憶部１５に書き込まれる。また、状態０に対する新しいパスメトリックとしてｐｍｂ０＝９が最尤状態判定部１６に出力されるとともに、パスメトリック記憶部１２に書き込まれる。
【００３７】
以上で状態０に対する処理が終わり、次に状態１に対する処理が行われる。状態１の直前状態は状態２と状態３であり、状態２、状態３からの遷移の期待値は、それぞれ第１の期待値［１５，０，０，１５］と、第２の期待値［０，１５，１５，０］となる。
【００３８】
入力信号＜２，３，２，８＞の第１の要素２と、第１の期待値の第１の要素１５との差は“−１３”であり、入力信号＜２，３，２，８＞の第４の要素８と、第１の期待値の第１の要素１５との差は“−７”である。同様に入力信号＜２，３，２，８＞の第１の要素２と、第２の期待値の第１の要素０との差は“２”であり、入力信号＜２，３，２，８＞の第４の要素８と、第２の期待値の第１の要素０との差は“８”である。したがって、第１の補正入力信号として＜８，３，２，８＞が出力され、第２の補正入力信号として＜２，３，２，２＞が出力される。
【００３９】
次に、枝メトリック計算部１３において、第１の補正入力信号、及び第２の補正入力信号のそれぞれと、第１の期待値、及び第２の期待値との差の絶対値の和である枝メトリックｂｍ２＝｜１５−８｜＋｜０−３｜＋｜０−２｜＋｜１５−８｜＝１９、ｂｍ３＝｜０−２｜＋｜１５−３｜＋｜１５−２｜＋｜０−２｜＝２９　が計算され、出力される。
【００４０】
その枝メトリックｂｍ２、ｂｍ３は、ＡＣＳ部１４において、パスメトリック記憶部１２から読み出された状態２及び状態３のパスメトリックであるｐｍ２、ｐｍ３とそれぞれ加算される。いま、処理開始直後であるためｐｍ２＝ｐｍ３＝０である。したがって、ｐｍ２とｂｍ２の和ｐｍｂ２は、ｐｍｂ２＝１９となり、ｐｍ３とｂｍ３の和ｐｍｂ３は、ｐｍｂ３＝２９となる。両者を比較すると、ｐｍｂ２＜ｐｍｂ３となり、状態１の直前状態として状態２の方が確からしいと判断され、直前状態として状態２を選択するデータがパス選択情報記憶部１５に書き込まれる。また、状態１に対する新しいパスメトリックとしてｐｍｂ０＝１９が最尤状態判定部１６に出力されるとともに、パスメトリック記憶部１２に書き込まれる。
【００４１】
この一連の処理が、畳み込み符号器の取りうる状態である状態２から状態６３までに対して同様に行われ、全状態（状態０〜６３）のパスメトリックがパスメトリック記憶部１２に記憶される。さらにこの処理を繰り返すことにより、各状態それぞれのパスメトリックが累計されていく。
【００４２】
ＡＣＳ部１４から出力される各状態のパスメトリックに対してなされる最尤状態の判定、及びその判定結果に基づいてなされる復号信号系列の出力については、従来例と同様であり、その説明を省略する。
【００４３】
以上のように、本実施の形態１によるビタビ復号装置によれば、入力信号の第１の要素から、期待値の第１の要素を減算する減算器２１と、入力信号の第４の要素から、期待値の第１の要素を減算する減算器２２と、減算器２１、２２による減算結果を比較する比較器２３と、その比較結果に基づいて、第１及び第４の要素のうち、期待値の第１の要素に近い方を選択し、その選択した要素の値を、第１及び第４の要素の共通の値として出力するセレクタ２４とを有する入力補正部１０を備え、入力信号の第１及び第４の要素の相関関係を用いて、そのどちらかの要素を補正し、その補正後の入力信号に基づいて枝メトリックを計算することで、枝メトリックの計算精度を向上させることができ、その結果、ビタビ復号処理の精度を向上させることができる。
【００４４】
なお、補正入力信号の計算において、差の絶対値を比較器２３で比較すると説明したが、差の絶対値と同様の大小関係を有する計算方法、例えば二乗誤差の計算などを用い、その計算結果を比較器２３で比較するようにしてもよい。
また、入力補正部１０を２つ備えるようにすることで、ある状態に対して存在する２つの直前状態（例えば、状態０の直前状態である状態０と状態１）に関する補正入力信号の計算を並列して行うようにしてもよい。
【００４５】
実施の形態２．
以下、本発明の実施の形態２によるビタビ復号装置について、図面を参照しながら説明する。
図３は、本実施の形態２によるビタビ復号装置の構成を示すブロック図である。
図３において、本実施の形態２によるビタビ復号装置は、期待値生成部１１と、パスメトリック記憶部１２と、枝メトリック計算部１３と、ＡＣＳ部１４と、パス選択情報記憶部１５と、最尤状態判定部１６と、復号出力部１７と、入力補正部２０とを備える。なお、入力補正部２０以外の構成は実施の形態１と同様であり、その説明を省略する。
【００４６】
図４は、本実施の形態２による入力補正部２０の構成を示すブロック図である。
入力補正部２０は、入力信号の相関のあるべき各要素が、期待値のうち小さい方の値ｅ１＝０以上であり、しきい値ｓ１未満である第１の範囲、あるいはしきい値ｓ２より大きく、期待値のうち大きい方の値ｅ２＝１５以下である第２の範囲のどちらかに、それぞれ含まれる場合、しきい値ｓ１未満である各要素をｅ１に補正し、しきい値ｓ２より大きい各要素をｅ２に補正して出力するものであり、比較器３０１〜３０４と、ＡＮＤ回路３０５、３０６と、セレクタ３０７〜３１０とを有する。ここで、第１のしきい値ｓ１と、第２のしきい値ｓ２との間には、ｓ１≦ｓ２の関係があるものとする。
【００４７】
比較器３０１は、入力信号の第１の要素ｙ１としきい値ｓ１との大小を比較する。そして、ｙ１＜ｓ１のときにはＨレベルの信号を出力し、それ以外のときにはＬレベルの信号を出力する。比較器３０２は、入力信号の第４の要素ｙ４としきい値ｓ１との大小を比較する。そして、ｙ４＜ｓ１のときにはＨレベルの信号を出力し、それ以外のときにはＬレベルの信号を出力する。
【００４８】
比較器３０３は、入力信号の第１の要素ｙ１としきい値ｓ２との大小を比較する。そして、ｙ１＞ｓ２のときにはＨレベルの信号を出力し、それ以外のときにはＬレベルの信号を出力する。比較器３０４は、入力信号の第４の要素ｙ４としきい値ｓ２との大小を比較する。そして、ｙ４＞ｓ２のときにはＨレベルの信号を出力し、それ以外のときにはＬレベルの信号を出力する。
【００４９】
セレクタ３０７は、ＡＮＤ回路３０５からの選択信号がＨレベルのときには第１の補正値候補ｅ１を選択し、選択信号がＬレベルのときには入力信号の第１の要素ｙ１を選択する。セレクタ３０８は、ＡＮＤ回路３０５からの選択信号がＨレベルのときには第１の補正値候補ｅ１を選択し、選択信号がＬレベルのときには入力信号の第４の要素ｙ４を選択する。
【００５０】
セレクタ３０９は、ＡＮＤ回路３０６からの選択信号がＨレベルのときには第２の補正値候補ｅ２を選択し、選択信号がＬレベルのときにはセレクタ３０７の出力を選択する。セレクタ３１０は、ＡＮＤ回路３０６からの選択信号がＨレベルのときには第２の補正値候補ｅ２を選択し、選択信号がＬレベルのときにはセレクタ３０８の出力を選択する。ここで、第１の補正値候補ｅ１と、第２の補正値候補ｅ２との間には、ｅ１＜ｅ２の関係があり、第１の補正値候補ｅ１は期待値のとり得る小さい方の値であり、第２の補正値候補ｅ２は期待値のとり得る大きい方の値であるとする。したがって、本実施の形態２では、ｅ１＝０であり、ｅ２＝１５である。
【００５１】
以上のように構成された本実施の形態２によるビタビ復号装置について、以下、その動作を説明する。
入力信号は、実施の形態１と同様にＤＡＢにおける畳み込み符号の場合を想定し、各信号の表記は実施の形態１の説明で用いたものと同様とする。また、入力信号は＜ｙ１，ｙ２，ｙ３，ｙ４＞＝＜１，３，２，２＞とし、第１のしきい値ｓ１を３、第２のしきい値ｓ２を１２とする。
【００５２】
まず、実施の形態１と同様に、状態０の直前状態である状態０及び状態１から状態０への遷移における各期待値として、第１の期待値［０，０，０，０］と、第２の期待値［１５，１５，１５，１５］とが期待値生成部１１から出力される。
【００５３】
次に、入力補正部２０の動作について説明する。入力信号＜１，３，２，２＞のうち、同一となるべき要素である第１の要素ｙ１＝１、及び第４の要素ｙ４＝２について、第１のしきい値ｓ１、及び第２のしきい値ｓ２との比較が比較器３０１〜３０４により行われる。その比較の結果、ｙ１、ｙ４はともに第１のしきい値ｓ１＝３より小さいため、比較器３０１、３０２の出力はＨレベルとなり、ＡＮＤ回路３０５の出力もＨレベルとなる。また、ｙ１、ｙ４はともに第２のしきい値ｓ２＝１２より小さいため、比較器３０３、３０４の出力はＬレベルとなり、ＡＮＤ回路３０６の出力もＬレベルとなる。
【００５４】
したがって、セレクタ３０７、３０８は、それぞれ第１の補正値候補ｅ１＝０を選択して出力する。また、セレクタ３０９、３１０は、それぞれセレクタ３０７、３０８の出力する第１の補正値候補ｅ１＝０を選択して出力する。なお、入力信号のうち互いの要素と同一となるべき関係がない第２の要素ｙ２と、第３の要素ｙ３はそのまま出力される。このように、上記の場合、ｙ１、ｙ４はともに第１のしきい値ｓ１よりも期待値（第１の補正値候補）ｅ１に近いことから、畳み込み符号器の出力は両者ともにｅ１＝０であったことが確からしいと判断されるため、補正入力信号として＜ｚ１，ｚ２，ｚ３，ｚ４＞＝＜０，３，２，０＞が入力補正部２０から出力される。
【００５５】
次に、枝メトリック計算部１３において、入力補正部２０から出力された補正入力信号＜０，３，２，０＞と、第１の期待値［０，０，０，０］とから、第１の枝メトリック値ｂｍ０＝｜０−０｜＋｜３−０｜＋｜２−０｜＋｜０−０｜＝５が計算され、補正入力信号＜０，３，２，０＞と、第２の期待値［１５，１５，１５，１５］とから、第２の枝メトリック値ｂｍ１＝｜１５−０｜＋｜１５−３｜＋｜１５−２｜＋｜１５−０｜＝５５が計算され、それぞれ出力される。
【００５６】
その枝メトリックｂｍ０、ｂｍ１は、ＡＣＳ部１４において、パスメトリック記憶部１２から読み出された状態０及び状態１のパスメトリックであるｐｍ０、ｐｍ１とそれぞれ加算される。いま処理開始直後であるためｐｍ０＝ｐｍ１＝０である。したがって、ｐｍ０とｂｍ０の和ｐｍｂ０は、ｐｍｂ０＝５となり、ｐｍ１とｂｍ１の和ｐｍｂ１は、ｐｍｂ１＝５５となる。両者を比較すると、ｐｍｂ０＜ｐｍｂ１となり、状態０の直前状態として状態０の方が確からしいと判断され、直前状態として状態０を選択するデータがパス選択情報記憶部１５に書き込まれる。また、状態０に対する新しいパスメトリックとしてｐｍｂ０＝５が最尤状態判定部１６に出力されるとともに、パスメトリック記憶部１２に書き込まれる。
【００５７】
この一連の処理が、畳み込み符号器の取りうる状態である状態１から状態６３までに対して同様に行われ、全状態（状態０〜６３）のパスメトリックがパスメトリック記憶部１２に記憶される。さらにこの処理が繰り返されることにより、各状態それぞれのパスメトリックが累計されていく。
【００５８】
ＡＣＳ部１４から出力される各状態のパスメトリックに対してなされる最尤状態の判定、及びその判定結果に基づいてなされる復号信号系列の出力については、従来例と同様であり、その説明を省略する。
【００５９】
以上のように、本実施の形態２によるビタビ復号装置によれば、入力信号の第１及び第４の要素と、しきい値ｓ１、ｓ２とを比較する比較器３０１〜３０４と、比較器３０１〜３０４による比較の結果、第１及び第４の要素がしきい値ｓ１より小さいときには、第１の補正値候補ｅ１を選択して補正後の第１及び第４の要素として出力し、第１及び第４の要素がしきい値ｓ２より大きいときには、第２の補正値候補ｅ２を選択して補正後の第１及び第４の要素として出力し、それ以外のときには、入力信号の第１及び第４の要素をそのまま補正後の第１及び第４の要素として出力するセレクタ３０７〜３１０とを有する入力補正部２０を備えたことで、入力信号の第１及び第４の要素に関する相関関係を用いて枝メトリックの計算精度を向上させることができ、その結果、ビタビ復号処理の精度を向上させることができる。
【００６０】
なお、入力信号の補正において、第１のしきい値と第２のしきい値とが異なる値である場合について説明したが、第１のしきい値と第２のしきい値とは共通の値であってもよい。両者を共通の値とすることで、入力補正部における比較器及びＡＮＤ回路の個数を半分にすることができ、回路規模を減少させることができる。
【００６１】
実施の形態３．
以下、本発明の実施の形態３によるビタビ復号装置について、図面を参照しながら説明する。
図５は、本実施の形態３によるビタビ復号装置の構成を示すブロック図である。
【００６２】
図５において、本実施の形態３によるビタビ復号装置は、期待値生成部１１と、パスメトリック記憶部１２と、ＡＣＳ部１４と、パス選択情報記憶部１５と、最尤状態判定部１６と、復号出力部１７と、デパンクチャ部４０と、入力補正部４１と、枝メトリック計算部４２とを備える。なお、デパンクチャ部４０、入力補正部４１、及び枝メトリック計算部４２以外の構成は実施の形態１と同様であり、その説明を省略する。
【００６３】
デパンクチャ部４０は、パンクチャ処理された信号系列を入力とし、パンクチャ処理により間引かれた要素にダミーを挿入する。そして、信号の各要素がダミーであるか否かを示すパンクチャパターンとともに、ダミーを挿入した信号を出力する。
【００６４】
入力補正部４１は、デパンクチャ部４０からの入力信号を受け取り、その入力信号のうち同一となるべき各要素の一部がダミーである場合に、ダミーでない要素を用いてダミーである要素の値を補正し、その補正にあわせてパンクチャパターンも補正し、その補正後の補正入力信号と補正パンクチャパターンとを出力する。
【００６５】
ここで、本実施の形態３においても、畳み込み符号化はＤＡＢ規格に基づいて、第１の要素と第４の要素とが同一となるように行われているものとする。また、パンクチャルールについても、同様にＤＡＢ規格に基づいているものとする。すなわち、第１の要素はパンクチャ処理されずに送信されるものとする。また、パンクチャパターンは、その各要素の値が０の場合には対応する入力信号の要素がダミーであり、１の場合にはダミーでないものとする。
【００６６】
このようにＤＡＢ規格に準拠している場合には、入力信号の第１の要素がダミーであることはないため、入力補正部４１の構成は、図６で示されるようになる。図６において、入力補正部４１は、第４の要素のパンクチャパターンｐ４に基づいて、第４の要素ｙ４がダミーであるとき（すなわち、ｐ４＝０のとき）には入力信号の第１の要素ｙ１を選択し、第４の要素ｙ４がダミーでないとき（すなわち、ｐ４＝１のとき）には第４の要素ｙ４を選択するセレクタ５１を有する。
【００６７】
枝メトリック計算部４２は、期待値生成部１１からの期待値と、入力補正部４１からの補正入力信号と、補正パンクチャパターンとを入力とし、補正入力信号の各要素のうち、ダミーである要素については、その要素と期待値との差が０であるとし、ダミーでない要素については、実施の形態１で説明したように、その要素と期待値との差の絶対値を求め、それらを加算することにより枝メトリックを計算する。
【００６８】
以上のように構成された本実施の形態３によるビタビ復号装置について、以下、その動作を説明する。なお、各信号の表記は、実施の形態１の説明で用いたものと同様とする。
デパンクチャ部４０に信号が入力されると、パンクチャ処理により間引かれた要素にダミーが挿入され、４つの要素を有する信号として出力される。また、デパンクチャ部４０からは、その信号の各要素がダミーであるか否かを示すパンクチャパターンも出力される。
【００６９】
以下、デパンクチャ部４０から出力された信号が＜ｙ１，ｙ２，ｙ３，ｙ４＞＝＜１０，３，０，０＞であり、パンクチャパターンが＜ｐ１，ｐ２，ｐ３，ｐ４＞＝＜１，１，０，０＞である場合について説明する。すなわち、この場合には第３の要素ｙ３と、第４の要素ｙ４とがダミーである。そのデパンクチャ処理後の信号とパンクチャパターンとは、入力補正部４１に入力される。
【００７０】
まず、実施の形態１と同様に、状態０の直前状態である状態０及び１から状態０への遷移の場合の期待値として、第１の期待値［０，０，０，０］と第２の期待値［１５，１５，１５，１５］とが期待値生成部１１から出力される。
【００７１】
次に、入力補正部４１の動作について説明する。デパンクチャ部４０からの入力信号＜ｙ１，ｙ２，ｙ３，ｙ４＞と、パンクチャパターン＜ｐ１，ｐ２，ｐ３，ｐ４＞との各要素うち、同一となるべき関係のない要素であるｙ２，ｙ３は、それぞれ対応するパンクチャパターンの要素ｐ２，ｐ３とともにそのまま出力される。一方、同一となるべき要素に該当する第１の要素ｙ１と第４の要素ｙ４のうち、ＤＡＢ規格では、ｙ１は必ずパンクチャされていない要素であるので、ｙ１は対応するパンクチャパターンの要素ｐ１とともにそのまま出力される。最後に、ダミーである可能性があるｙ４は、ダミーであるか否かによって出力が変化する。いま、第４の要素ｙ４に対応するパンクチャパターンｐ４の値が０であるので、その結果、セレクタ５１はｙ１＝１０を選択し、セレクタ５１の出力ｚ４は１０となる。
【００７２】
したがって、入力補正部４１からは、補正入力信号として＜ｚ１，ｚ２，ｚ３，ｚ４＞＝＜１０，３，０，１０＞が出力され、補正パンクチャパターンとして＜ｐ１ｂ，ｐ２ｂ，ｐ３ｂ，ｐ４ｂ＞＝＜１，１，０，１＞が出力される。
【００７３】
次に、枝メトリック計算部４２において、入力補正部４１から出力された補正入力信号＜１０，３，０，１０＞と、補正パンクチャパターン＜１，１，０，１＞とを用いて、次のように枝メトリックが計算される。対応するパンクチャパターンの要素の値が１の要素については、期待値との差の絶対値が求められ、対応するパンクチャパターンの要素の値が０の要素については、期待値との差の絶対値が常に０であるとされる。具体的には、第１の期待値［０，０，０，０］から第１の枝メトリックｂｍ０＝｜１０−０｜＋｜３−０｜＋０＋｜１０−０｜＝２３が計算され、第２の期待値［１５，１５，１５，１５］から第２の枝メトリックｂｍ１＝｜１５−１０｜＋｜１５−３｜＋０＋｜１５−１０｜＝２２が計算され、それぞれ出力される。
その後、枝メトリック計算部４２の出力する枝メトリックを用いて、実施の形態１と同様にビタビ復号処理が行われる。
【００７４】
以上のように、本実施の形態３によるビタビ復号装置によれば、入力信号の各要素のうち、パンクチャ処理により間引かれた要素にダミーを挿入し、そのダミー挿入後の入力信号と、信号の各要素がダミーであるか否かを示すパンクチャパターンとを出力するデパンクチャ部４０と、デパンクチャ部４０によりダミーの挿入された入力信号と、パンクチャパターンとを入力とし、そのパンクチャパターンに基づいて、入力信号の相関のあるべき要素のうち、ダミーである要素を、ダミーでない要素を用いて補正する入力補正部４１と、入力補正部４１からの補正後の入力信号のうち、ダミーである要素は考慮に入れないで枝メトリックを計算する枝メトリック計算部４２とを備えたことで、枝メトリックの計算に寄与しないダミーである要素を、枝メトリックの計算に寄与しうるダミーでない要素に置き換える補正を行うことができ、枝メトリックの精度を向上させることができ、結果として、ビタビ復号処理の精度を向上させることができる。
【００７５】
なお、上記説明では、入力信号の第１の要素がダミーとはならないＤＡＢ規格の場合について説明したが、入力信号の第１及び第４の要素は同一の値となる関係を有しているが、第１の要素がダミーとなりうる場合についても、図７で示すように入力補正部４１を構成することで、入力信号の補正を行うことができる。図７において、セレクタ６１及び６２は、ＡＮＤ回路から入力される選択信号がＨレベルのときにそれぞれｙ１、ｙ４を選択し、Ｌレベルのときにそれぞれｙ４、ｙ１を選択する。したがって、この入力補正部４１では、入力信号の第１の要素ｙ１がダミーでなく、第４の要素ｙ４がダミーのときには、ｙ４をｙ１で置き換えて出力し、入力信号の第４の要素ｙ４がダミーでなく、第１の要素ｙ１がダミーのときには、ｙ１をｙ４で置き換えて出力することとなる。
【００７６】
また、本実施の形態３では、入力信号において同一の値となるべき要素の個数が２個であり、一方がダミーでなく他方がダミーとなりうる場合について説明したが、入力信号において同一の値となるべき要素の個数が３個以上であってもよい。すなわち、その同一の値となるべき要素の少なくとも１つがダミーでなく、残りの要素のうち少なくとも１つがデパンクチャ処理に起因するダミーである場合に、そのダミーである要素の値をダミーでない要素の代表値で置き換えるように入力信号の要素を補正するようにしてもよい。ここで、ダミーでない要素が１つの場合には、その要素の値をダミーでない要素の代表値として用いるが、ダミーでない要素が複数ある場合には、それらの要素の平均値、最大値、最小値などをその代表値としてもよく、あるいはダミーでない複数の要素と期待値との関係に基づいて、その代表値を求めてもよい。
【００７７】
また、上記各実施の形態において、畳み込み符号に存在する相関関係として互いに同一の値となる場合について説明したが、互いに逆の関係である場合（例えば、一方が“０”であれば、他方が“１”となる場合）や、同一と逆の関係を交互に繰り返す場合などについても、その相関関係に応じて入力補正部を構成することで、同様の効果を得ることができる。
【００７８】
また、上記各実施の形態によるビタビ復号装置のうち、プログラム制御により実現可能な構成については、ハードウェアで構成してもよく、あるいはプログラム制御のソフトウェアで構成してもよい。
【００７９】
【発明の効果】
以上の説明から明らかなように、本発明によるビタビ復号装置によれば、符号化率が１／Ｎ（Ｎは２以上の整数）であり、Ｎビットの符号化出力のうち少なくとも２ビットの値の間に互いに相関があるよう畳み込み符号化されたＮビットの入力信号よりなる信号系列を最尤復号するビタビ復号装置であって、上記Ｎビットの入力信号の相関があるべき要素のうち、少なくとも１つの要素を、その相関関係を用いて補正する入力補正部と、その補正後の入力信号に対して、ビタビ復号処理を行うビタビ復号処理部とを備えたことで、入力信号の各要素間に存在する相関関係を用いて入力信号を補正することにより枝メトリックの計算精度を向上させることができ、その結果、ビタビ復号処理の精度を向上させることができる。
【００８０】
また、本発明によるビタビ復号装置によれば、前記ビタビ復号装置において、前記入力補正部が、前記期待値生成部により生成された期待値を受け取り、前記入力信号の相関のあるべき要素のうち、対応する期待値の要素に一番近い要素に基づいて、その要素と相関のあるべき他の要素を補正することで、入力信号の相関のあるべき要素のうち、その分布状況と期待値との関係により最も確からしいと判断される要素に基づいて、その要素と相関のあるべき他の要素を補正することとなり、枝メトリックの計算精度を向上させることができ、その結果、ビタビ復号処理の精度を向上させることができる。
【００８１】
また、本発明によるビタビ復号装置によれば、前記ビタビ復号装置において、前記入力補正部は、入力信号の相関のあるべき各要素が、期待値のうち小さい方の値以上であり、第１のしきい値未満である第１の範囲、あるいは該第１のしきい値以上の値である第２のしきい値より大きく、期待値のうち大きい方の値以下である第２の範囲のどちらかに、それぞれ含まれる場合、前記第１の範囲に含まれる各要素を前記期待値のうち小さい方の値に補正し、前記第２の範囲に含まれる各要素を前記期待値のうち大きい方の値に補正して出力することで、入力信号の相関のあるべき要素としきい値とを比較して、それら相関のあるべき要素を確からしい期待値に補正することとなり、枝メトリックの計算精度を向上させることができ、その結果、ビタビ復号処理の精度を向上させることができる。
【００８２】
また、本発明によるビタビ復号装置によれば、前記ビタビ復号装置において、前記第１のしきい値と、前記第２のしきい値とを等しくすることで、前記入力補正部の回路規模を削減することができる効果が得られる。
【００８３】
また、本発明によるビタビ復号装置によれば、前記ビタビ復号装置において、入力信号の各要素のうち、パンクチャ処理により間引かれた要素にダミーを挿入し、そのダミー挿入後の入力信号と、信号の各要素がダミーであるか否かを示すパンクチャパターンとを出力するデパンクチャ部をさらに備え、前記入力補正部は、前記デパンクチャ部によりダミーの挿入された入力信号と、前記パンクチャパターンとを入力とし、該パンクチャパターンに基づいて、前記入力信号の相関のあるべき要素のうち、ダミーである要素を、ダミーでない要素を用いて補正するものであり、前記枝メトリック計算部は、前記入力補正部からの補正後の入力信号のうち、ダミーである要素は考慮に入れないで枝メトリックを計算するものであることで、入力信号の各要素間に存在する相関関係を用いて、入力信号のダミーである要素をダミーでない要素を用いて補正することとなり、枝メトリックの計算精度を向上させることができ、その結果、ビタビ復号処理の精度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるビタビ復号装置の構成を示すブロック図である。
【図２】本発明の実施の形態１によるビタビ復号装置における入力補正部の構成を示すブロック図である。
【図３】本発明の実施の形態２によるビタビ復号装置の構成を示すブロック図である。
【図４】本発明の実施の形態２によるビタビ復号装置における入力補正部の構成を示すブロック図である。
【図５】本発明の実施の形態３によるビタビ復号装置の構成を示すブロック図である。
【図６】本発明の実施の形態３によるビタビ復号装置における入力補正部の構成を示すブロック図である。
【図７】本発明の実施の形態３によるビタビ復号装置における入力補正部の構成を示すブロック図である。
【図８】欧州ＤＡＢ規格の畳み込み符号器の構成を示す図である。
【図９】従来のビタビ復号装置の構成を示すブロック図である。
【図１０】直前状態から状態０、１への遷移を示すトレリス線図である。
【図１１】入力信号の分布の一例を示す図である。
【符号の説明】
１０、２０、４１　入力補正部
１１　期待値生成部
１２　パスメトリック記憶部
１３、４２　枝メトリック計算部
１４　ＡＣＳ部
１５　パス選択情報記憶部
１６　最尤状態判定部
１７　復号出力部
２１、２２　減算器
２３、３０１〜３０４　比較器
２４、５１、６１、６２、３０７〜３１０　セレクタ
４０　デパンクチャ部
３０５、３０６　ＡＮＤ回路

Claims (10)

1. 符号化率が１／Ｎ（Ｎは２以上の整数）であり、Ｎビットの符号化出力のうち少なくとも２ビットの値の間に互いに相関があるよう畳み込み符号化されたＮビットの入力信号よりなる信号系列を最尤復号するビタビ復号装置であって、
   上記入力信号のＮビットの値のうち、相互に相関があるべき要素の少なくとも１つを、その相関関係を用いて補正する入力補正部と、
   その補正後の入力信号に対して、ビタビ復号処理を行うビタビ復号処理部と、
   を備えたことを特徴とするビタビ復号装置。
2. 請求項１記載のビタビ復号装置において、
   前記ビタビ復号処理部は、
   畳み込み符号器のとり得る各状態に関する遷移ごとに期待値を生成する期待値生成部と、
   前記期待値生成部からの期待値と前記入力補正部からの補正後の入力信号とに基づいて枝メトリックを計算する枝メトリック計算部と、
   畳み込み符号器のとり得る各状態に対応するパスメトリックを記憶するパスメトリック記憶部と、
   前記パスメトリック記憶部から読み出したパスメトリックと、前記枝メトリック計算部により計算された枝メトリックとを加算し、その加算結果を比較することにより各状態ごとの生き残りパスを選択し、パス選択後の各状態ごとのパスメトリックを出力するとともに前記パスメトリック記憶部に記憶させ、パス選択後の生き残りパスを示すパス選択情報を出力するＡＣＳ部と、
   前記ＡＣＳ部から出力されたパス選択情報を記憶するパス選択情報記憶部と、
   前記ＡＣＳ部から出力されたパスメトリックに基づいて、最尤状態を判定する最尤状態判定部と、
   前記最尤状態判定部による判定結果と、前記パス選択情報記憶部に記憶されているパス選択情報とに基づいて、復号信号系列を出力する復号出力部と、
   を有することを特徴とするビタビ復号装置。
3. 請求項２記載のビタビ復号装置において、
   前記入力補正部は、前記期待値生成部により生成された期待値を受け取り、前記入力信号の相関のあるべき要素のうち、対応する期待値の要素に一番近い要素に基づいて、その要素と相関のあるべき他の要素を補正する、
   ことを特徴とするビタビ復号装置。
4. 請求項３記載のビタビ復号装置において、
   前記Ｎビットの出力のうち、第１の要素と第２の要素とは互いに同一の値となる関係を有しており、
   前記入力補正部は、
   前記入力信号の第１の要素から、期待値の第１の要素を減算する第１の減算器と、
   前記入力信号の第２の要素から、期待値の第１の要素を減算する第２の減算器と、
   前記第１及び第２の減算器による減算結果を比較する比較器と、
   該比較器による比較結果に基づいて、前記第１及び第２の要素のうち、期待値の第１の要素に近い方を選択し、該選択した要素の値を、前記第１及び第２の要素の共通の値として出力する選択器と、を有する、
   ことを特徴とするビタビ復号装置。
5. 請求項２記載のビタビ復号装置において、
   前記入力補正部は、入力信号の相関のあるべき各要素が、期待値のうち小さい方の値以上であり、第１のしきい値未満である第１の範囲、あるいは該第１のしきい値以上の値である第２のしきい値より大きく、期待値のうち大きい方の値以下である第２の範囲のどちらかに、それぞれ含まれる場合、前記第１の範囲に含まれる各要素を前記期待値のうち小さい方の値に補正し、前記第２の範囲に含まれる各要素を前記期待値のうち大きい方の値に補正して出力する、
   ことを特徴とするビタビ復号装置。
6. 請求項５記載のビタビ復号装置において、
   前記第１のしきい値と、前記第２のしきい値とが等しい、
   ことを特徴とするビタビ復号装置。
7. 請求項５記載のビタビ復号装置において、
   前記Ｎビットの出力のうち、第１の要素と第２の要素とは互いに同一の値となる関係を有しており、
   前記入力補正部は、
   前記入力信号の第１及び第２の要素と、前記第１のしきい値とを比較する第１の比較器と、
   前記入力信号の第１及び第２の要素と、前記第２のしきい値とを比較する第２の比較器と、
   前記第１の比較器による比較の結果、前記第１及び第２の要素が前記第１のしきい値より小さいときには、期待値のうち小さい方の値を選択して補正後の第１及び第２の要素として出力し、前記第２の比較器による比較の結果、前記第１及び第２の要素が前記第２のしきい値より大きいときには、期待値のうち大きい方の値を選択して補正後の第１及び第２の要素として出力し、それ以外のときには、前記入力信号の第１及び第２の要素をそのまま出力する選択器と、を有する、
   ことを特徴とするビタビ復号装置。
8. 請求項２記載のビタビ復号装置において、
   入力信号の各要素のうち、パンクチャ処理により間引かれた要素にダミーを挿入し、そのダミー挿入後の入力信号と、信号の各要素がダミーであるか否かを示すパンクチャパターンとを出力するデパンクチャ部をさらに備え、
   前記入力補正部は、前記デパンクチャ部によりダミーの挿入された入力信号と、前記パンクチャパターンとを入力とし、該パンクチャパターンに基づいて、前記入力信号の相関のあるべき要素のうち、ダミーである要素を、ダミーでない要素を用いて補正するものであり、
   前記枝メトリック計算部は、前記入力補正部からの補正後の入力信号のうち、ダミーである要素は考慮に入れないで枝メトリックを計算するものである、
   ことを特徴とするビタビ復号装置。
9. 請求項８記載のビタビ復号装置において、
   前記Ｎビットの出力のうち、第１の要素と第２の要素とは互いに同一の値となる関係を有しており、
   前記入力補正部は、前記パンクチャパターンに基づいて、入力信号の第１及び第２の要素がダミーであるか否かを判断し、入力信号の第１の要素がダミーでなく、入力信号の第２の要素がダミーのときには、該第２の要素を該第１の要素で置き換えて出力し、入力信号の第２の要素がダミーでなく、入力信号の第１の要素がダミーのときには、該第１の要素を該第２の要素で置き換えて出力する、
   ことを特徴とするビタビ復号装置。
10. 請求項８記載のビタビ復号装置において、
    前記Ｎビットの出力のうち、第１の要素と第２の要素とは互いに同一の値となる関係を有しており、該第１の要素はパンクチャ処理されずに送信されるものであり、
    前記入力補正部は、前記パンクチャパターンに基づいて、入力信号の第２の要素がダミーであるか否かを判断し、入力信号の第２の要素がダミーのときには、入力信号の第１の要素を選択し、入力信号の第２の要素がダミーでないときには、入力信号の第２の要素を選択して、その選択した要素を補正後の信号の第２の要素として出力する、
    ことを特徴とするビタビ復号装置。

Images