JP2004079954A - 上部に自己配置結合パッドを有する印刷回路基板 - Google Patents
上部に自己配置結合パッドを有する印刷回路基板 Download PDFInfo
- Publication number
- JP2004079954A JP2004079954A JP2002241848A JP2002241848A JP2004079954A JP 2004079954 A JP2004079954 A JP 2004079954A JP 2002241848 A JP2002241848 A JP 2002241848A JP 2002241848 A JP2002241848 A JP 2002241848A JP 2004079954 A JP2004079954 A JP 2004079954A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- bias
- conductor pattern
- printed circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】フリップチップとの結合力を増加可能な上部に自己配置結合パッドを有する印刷回路基板を提供する。
【解決手段】上部に結合パッド21を有する印刷回路基板はコンダクター型20を有する土台10からなる。コンダクター型20は所定の配置の複数の図形からなる。はんだ面30がコンダクター型20を保護するために土台10の上部に設置されている。はんだ面30は、コンダクター型20の所定の部分を露出させるため、バイアス31を提供している。パッド層40はバイアス31の側面にそれぞれ設置され、結合パッド21を形成するため、露出部で電気的にコンダクター型20と接続されている。はんだ突起を有するフリップチップが結合パッドに挿入されると、はんだ突起がそこに充填され、強固にパッド層と接続され、フリップチップと印刷回路基板とは強固に接続される。
【選択図】 図3
【解決手段】上部に結合パッド21を有する印刷回路基板はコンダクター型20を有する土台10からなる。コンダクター型20は所定の配置の複数の図形からなる。はんだ面30がコンダクター型20を保護するために土台10の上部に設置されている。はんだ面30は、コンダクター型20の所定の部分を露出させるため、バイアス31を提供している。パッド層40はバイアス31の側面にそれぞれ設置され、結合パッド21を形成するため、露出部で電気的にコンダクター型20と接続されている。はんだ突起を有するフリップチップが結合パッドに挿入されると、はんだ突起がそこに充填され、強固にパッド層と接続され、フリップチップと印刷回路基板とは強固に接続される。
【選択図】 図3
Description
【0001】
【発明の属する技術分野】
本発明は、電気製品に関し、特に、上部に自己配置結合パッドを有する印刷回路基板(PCB)に関する。
【0002】
【従来の技術】
現在の電気産業界で、直接チップ設置(DCA)法またはチップサイズパッケージ(Chip Size Package:CSP)は、フリップチップを土台または印刷回路基板(PCB)に配置するため、製造業者にとって一般的である。写真現像法は、上部にバイアスを形成するため、土台のはんだ面またはPCBに使用される。
そして、結合パッドを形成するため、コンダクターパターンの露出部にそれぞれニッケル−金層がめっきされ、フリップチップと土台とを結合するため、上部にはんだ突起が注入される。しかしながら、写真面を土台に付着するときに偏差があり、バイアスは配置されるべき位置から所定の距離を移動する。
【0003】
従来より、土台のはんだ面のバイアスの移動を修正する2つの方法があり、それははんだ面限定法と非はんだ面限定法である。はんだ面限定法は、バイアスの移動を補うため、より幅広い結合パッドが準備されている。非はんだ面限定法は、結合パッドをより広範囲で露出させるため、より大きいバイアスが準備されている。したがって、フリップチップははんだ突起とともに土台の上部に配置され、フリップチップは土台と結合され、フリップチップははんだ突起を介して電気的に結合パッドと接続される。
【0004】
図1は、非はんだ面限定法で形成されている土台80上の2個の結合パッド81である。土台80は上部にコンダクターパターン82と、コンダクターパターン82を保護するために土台に配置されているはんだ面83とを有する。はんだ面83は、コンダクターパターン82の所定の部分を露出させるため、バイアス84を提供している。バイアス84によるコンダクターパターン82の露出部は、結合パッド81を形成するため、上部にニッケル−金層85がそれぞれ配置されている。また、図1に示すように、バイアス84は一定の距離を移動するため、結合パッド81はバイアス84の側面にそれぞれ配置されている。
【0005】
図2に示すように、フリップチップ90は、結合パッド81と接続されているはんだ突起91とともに土台80の上部に配置されている。バイアス84がより大きい距離を移動するとき、結合パッド81がバイアス84によるより小さい露出部を有することは明白である。したがって、はんだ突起91がフリップチップ90と土台80とを結合する力は小さい。このため、土台80は製造上大きな欠点を有する。
【0006】
さらに、結合パッド81の間のパッドピッチは、フリップチップ90が上部のより小さいはんだ突起91と配置されるように拡大されなければならない。または、土台80上の結合パッド81の数とピッチとを満たすため、より多くの上部のはんだ突起91と接触するようにフリップチップ90の大きさは拡大されなければならない。
【0007】
フリップチップ90が土台80の上部に配置された後、はんだ突起91は電気的にフリップチップ90および結合パッド81を介して土台80のコンダクターパターン82と接続される。しかしながら、溶剤残留物92がバイアス84に残存していることがあり、それらは除去が困難である。
はんだ面限定法で形成されている土台の結合パッドも前述と同様の問題を有する。
【0008】
【発明が解決しようとする課題】
本発明の目的は、上部に結合パッドを有するPCBを提供することにあり、それによって前述した欠点を解消する。
【0009】
【課題を解決するための手段】
本発明の請求項記載の上部に自己配置結合パッドを有する印刷回路基板によると、上部に結合パッドを有する印刷回路基板(PCB)はコンダクターパターンを有する土台からなる。コンダクターパターンは所定の配置の複数の図形からなる。はんだ面がコンダクターパターンを保護するために土台の上部に設置されている。はんだ面は、コンダクターパターンの所定の部分を露出させるため、バイアスを提供している。パッド層ははんだ面のバイアスの側面にそれぞれ設置され、印刷回路基板の結合パッドを形成するため、バイアスにより露出されている部分で電気的にコンダクターパターンと接続されている。したがって、はんだ突起を有するフリップチップが結合パッドに挿入されると、はんだ突起はそこに充填され、強固にパッド層と接続され、フリップチップとPCBとは強固に接続される。
【0010】
【発明の実施の形態】
図3に示すように、本発明の一実施例は、下記の要素からなる印刷回路基板(PCB)を提供する。
土台10は、本実施例では多機能エポキシ樹脂のようなベース材から形成されている。土台10は上部に所定の配置の複数の銅図面からなるコンダクターパターン20を有する。本実施例のPCBは単層PCBまたは複数層PCBである。
【0011】
多機能エポキシ樹脂で形成されているはんだ面30は、コンダクターパターン20を保護するため、土台10に設置されている。はんだ面30は、コンダクターパターン20の所定の部分を露出させるため、上部にバイアス31を提供している。図3に示すように、バイアス31がバイアス31を形成するために用いられる写真現像法で発生する誤りにより一定の距離を移動するため、コンダクターパターン20の銅図面はバイアス31による露出部を有するのみである。
【0012】
パッド層40はバイアス31の側面およびコンダクターパターン20の露出部にそれぞれ設置されている。それぞれのパッド層40は、バイアス31の側面に設置されている銅層であり、露出銅図面の表面であり、土台10との接触部を有することもある内層41と、内層41に付着されているニッケル−金層である外層42とを有する。パッド層40は、結合パッド21を形成するため、電気的にコンダクターパターン20と接続されている。
【0013】
本実施例は、下記の長所を有する。
1.バイアス31の位置は、コンダクターパターン20が上部にバイアス31による露出部を有し、パッド層40がコンダクターパターン20に接触するように配置されているような位置であればよい。このため、それらを自己配置結合パッドと称する。したがって、本実施例は、従来法よりはんだ面30に付着されている写真面(図示していない)の耐久力を有するため、本実施例のPCBは製造上の欠点を減少する。
【0014】
2.図4に示すように、本実施例の結合パッド21の位置はバイアス31によるコンダクターパターン20の露出部というよりバイアス31の位置である。したがって、本実施例は前述した従来の結合パッドの問題を解決する。本実施例の結合パッド21の面積は従来の結合パッドの大きさより大きいバイアス31全体と実質上等しい。したがって、フリップチップ70が土台10に配置されるとき、はんだ突起71はパッド層40全体に接着され、フリップチップ70と土台10とを結合する大きな力を提供する。さらに、はんだ突起71がバイアス31に充填されるため、溶剤は残存しない。
【0015】
3.従来の工程のように幅広いコンダクターパターン20の銅図面を準備する必要はなく、大きな直径のバイアス31を準備する必要もない。本実施例のバイアス31の直径は実質上コンダクターパターン20の銅図面の幅と等しく、本実施例の結合パッド21のパッドピッチは従来の結合パッドのものより小さい。したがって、土台10とフリップチップ70とはより小さい大きさで形成されている。
【0016】
この記載に従って、本実施例のPCBの製造工程を示す。
図5に示すように、本実施例のPCBの第一製造工程は下記の工程を有する。
A.上部にコンダクターパターン20を有する土台10を準備し、はんだ面30をコンダクターパターン20を保護するために土台10に被覆する。はんだ面30は、コンダクターパターン20の所定の位置を露出させるため、バイアス31を提供している。
【0017】
B.はんだ面30に非電着性金属析出の銅層41を化学めっきする。非電着性金属析出の銅層41はバイアス31の側面およびコンダクターパターン20の露出部に付着し、バイアス31が大きな距離を移動するとき、土台10にも付着する。
C.バイアス31を被覆するマスキング層50を設置し、露出している非電着性金属析出の銅層41を除去する。
D.マスキング層50を除去する。
【0018】
図6に示すように、本実施例のPCBの第二製造工程は下記の工程を有する。
A.上部にコンダクターパターン20を有する土台10を準備し、はんだ面30をコンダクターパターン20を保護するために土台10に被覆する。はんだ面30は、コンダクター層20の所定の部分を露出させるため、バイアス31を提供している。
【0019】
B.はんだ面30、バイアス31の側面およびコンダクターパターン20の露出部に非電着性金属析出の銅層41を化学めっきする。それは土台に付着することもある。
C.マスキング層60をはんだ面30に設置し、バイアス31を露出する。
【0020】
D.ニッケル−金層42を露出している非電着性金属析出の銅層41にめっきする。
E.マスキング層60および露出している非電着性金属析出の銅層41を除去する。したがって、非電着性金属析出の銅層41とニッケル−金層42とは前述のようなパッド層40になる。
【0021】
特に、外層42は非電着性金属析出のニッケル−金層を化学めっきすることにより形成されている。しかしながら、非電着性金属析出のニッケル−金層は薄いため、より厚い外層42を得ようとするとき、非電着性金属析出のニッケル−金層にさらに非電着性金属析出の銅層をめっきしなければならない。もちろん、より厚い外層を得るため、非電着性金属析出のニッケル−金層を内層41に直接めっきできる。
本実施例のPCBの結合パッドはPCBと別の回路を接続するために使用され、フリップチップを配置するための使用では、前述した事項に限定されない。
【図面の簡単な説明】
【図1】従来の印刷回路基板の断面図である。
【図2】従来の印刷回路基板にフリップチップが設置されている状態を示す断面図である。
【図3】本発明の一実施例による上部に自己配置結合パッドを有する印刷回路基板を示す断面図である。
【図4】本発明の一実施例による上部に自己配置結合パッドを有する印刷回路基板にフリップチップが設置されている状態を示す断面図である。
【図5】本発明の一実施例による上部に自己配置結合パッドを有する印刷回路基板の第一製造工程を示す断面図である。
【図6】本発明の一実施例による上部に自己配置結合パッドを有する印刷回路基板の第二製造工程を示す断面図である。
【符号の説明】
10 土台
20 コンダクターパターン
21 結合パッド
30 はんだ面
31 バイアス
40 パッド層
41 内層
42 外層
【発明の属する技術分野】
本発明は、電気製品に関し、特に、上部に自己配置結合パッドを有する印刷回路基板(PCB)に関する。
【0002】
【従来の技術】
現在の電気産業界で、直接チップ設置(DCA)法またはチップサイズパッケージ(Chip Size Package:CSP)は、フリップチップを土台または印刷回路基板(PCB)に配置するため、製造業者にとって一般的である。写真現像法は、上部にバイアスを形成するため、土台のはんだ面またはPCBに使用される。
そして、結合パッドを形成するため、コンダクターパターンの露出部にそれぞれニッケル−金層がめっきされ、フリップチップと土台とを結合するため、上部にはんだ突起が注入される。しかしながら、写真面を土台に付着するときに偏差があり、バイアスは配置されるべき位置から所定の距離を移動する。
【0003】
従来より、土台のはんだ面のバイアスの移動を修正する2つの方法があり、それははんだ面限定法と非はんだ面限定法である。はんだ面限定法は、バイアスの移動を補うため、より幅広い結合パッドが準備されている。非はんだ面限定法は、結合パッドをより広範囲で露出させるため、より大きいバイアスが準備されている。したがって、フリップチップははんだ突起とともに土台の上部に配置され、フリップチップは土台と結合され、フリップチップははんだ突起を介して電気的に結合パッドと接続される。
【0004】
図1は、非はんだ面限定法で形成されている土台80上の2個の結合パッド81である。土台80は上部にコンダクターパターン82と、コンダクターパターン82を保護するために土台に配置されているはんだ面83とを有する。はんだ面83は、コンダクターパターン82の所定の部分を露出させるため、バイアス84を提供している。バイアス84によるコンダクターパターン82の露出部は、結合パッド81を形成するため、上部にニッケル−金層85がそれぞれ配置されている。また、図1に示すように、バイアス84は一定の距離を移動するため、結合パッド81はバイアス84の側面にそれぞれ配置されている。
【0005】
図2に示すように、フリップチップ90は、結合パッド81と接続されているはんだ突起91とともに土台80の上部に配置されている。バイアス84がより大きい距離を移動するとき、結合パッド81がバイアス84によるより小さい露出部を有することは明白である。したがって、はんだ突起91がフリップチップ90と土台80とを結合する力は小さい。このため、土台80は製造上大きな欠点を有する。
【0006】
さらに、結合パッド81の間のパッドピッチは、フリップチップ90が上部のより小さいはんだ突起91と配置されるように拡大されなければならない。または、土台80上の結合パッド81の数とピッチとを満たすため、より多くの上部のはんだ突起91と接触するようにフリップチップ90の大きさは拡大されなければならない。
【0007】
フリップチップ90が土台80の上部に配置された後、はんだ突起91は電気的にフリップチップ90および結合パッド81を介して土台80のコンダクターパターン82と接続される。しかしながら、溶剤残留物92がバイアス84に残存していることがあり、それらは除去が困難である。
はんだ面限定法で形成されている土台の結合パッドも前述と同様の問題を有する。
【0008】
【発明が解決しようとする課題】
本発明の目的は、上部に結合パッドを有するPCBを提供することにあり、それによって前述した欠点を解消する。
【0009】
【課題を解決するための手段】
本発明の請求項記載の上部に自己配置結合パッドを有する印刷回路基板によると、上部に結合パッドを有する印刷回路基板(PCB)はコンダクターパターンを有する土台からなる。コンダクターパターンは所定の配置の複数の図形からなる。はんだ面がコンダクターパターンを保護するために土台の上部に設置されている。はんだ面は、コンダクターパターンの所定の部分を露出させるため、バイアスを提供している。パッド層ははんだ面のバイアスの側面にそれぞれ設置され、印刷回路基板の結合パッドを形成するため、バイアスにより露出されている部分で電気的にコンダクターパターンと接続されている。したがって、はんだ突起を有するフリップチップが結合パッドに挿入されると、はんだ突起はそこに充填され、強固にパッド層と接続され、フリップチップとPCBとは強固に接続される。
【0010】
【発明の実施の形態】
図3に示すように、本発明の一実施例は、下記の要素からなる印刷回路基板(PCB)を提供する。
土台10は、本実施例では多機能エポキシ樹脂のようなベース材から形成されている。土台10は上部に所定の配置の複数の銅図面からなるコンダクターパターン20を有する。本実施例のPCBは単層PCBまたは複数層PCBである。
【0011】
多機能エポキシ樹脂で形成されているはんだ面30は、コンダクターパターン20を保護するため、土台10に設置されている。はんだ面30は、コンダクターパターン20の所定の部分を露出させるため、上部にバイアス31を提供している。図3に示すように、バイアス31がバイアス31を形成するために用いられる写真現像法で発生する誤りにより一定の距離を移動するため、コンダクターパターン20の銅図面はバイアス31による露出部を有するのみである。
【0012】
パッド層40はバイアス31の側面およびコンダクターパターン20の露出部にそれぞれ設置されている。それぞれのパッド層40は、バイアス31の側面に設置されている銅層であり、露出銅図面の表面であり、土台10との接触部を有することもある内層41と、内層41に付着されているニッケル−金層である外層42とを有する。パッド層40は、結合パッド21を形成するため、電気的にコンダクターパターン20と接続されている。
【0013】
本実施例は、下記の長所を有する。
1.バイアス31の位置は、コンダクターパターン20が上部にバイアス31による露出部を有し、パッド層40がコンダクターパターン20に接触するように配置されているような位置であればよい。このため、それらを自己配置結合パッドと称する。したがって、本実施例は、従来法よりはんだ面30に付着されている写真面(図示していない)の耐久力を有するため、本実施例のPCBは製造上の欠点を減少する。
【0014】
2.図4に示すように、本実施例の結合パッド21の位置はバイアス31によるコンダクターパターン20の露出部というよりバイアス31の位置である。したがって、本実施例は前述した従来の結合パッドの問題を解決する。本実施例の結合パッド21の面積は従来の結合パッドの大きさより大きいバイアス31全体と実質上等しい。したがって、フリップチップ70が土台10に配置されるとき、はんだ突起71はパッド層40全体に接着され、フリップチップ70と土台10とを結合する大きな力を提供する。さらに、はんだ突起71がバイアス31に充填されるため、溶剤は残存しない。
【0015】
3.従来の工程のように幅広いコンダクターパターン20の銅図面を準備する必要はなく、大きな直径のバイアス31を準備する必要もない。本実施例のバイアス31の直径は実質上コンダクターパターン20の銅図面の幅と等しく、本実施例の結合パッド21のパッドピッチは従来の結合パッドのものより小さい。したがって、土台10とフリップチップ70とはより小さい大きさで形成されている。
【0016】
この記載に従って、本実施例のPCBの製造工程を示す。
図5に示すように、本実施例のPCBの第一製造工程は下記の工程を有する。
A.上部にコンダクターパターン20を有する土台10を準備し、はんだ面30をコンダクターパターン20を保護するために土台10に被覆する。はんだ面30は、コンダクターパターン20の所定の位置を露出させるため、バイアス31を提供している。
【0017】
B.はんだ面30に非電着性金属析出の銅層41を化学めっきする。非電着性金属析出の銅層41はバイアス31の側面およびコンダクターパターン20の露出部に付着し、バイアス31が大きな距離を移動するとき、土台10にも付着する。
C.バイアス31を被覆するマスキング層50を設置し、露出している非電着性金属析出の銅層41を除去する。
D.マスキング層50を除去する。
【0018】
図6に示すように、本実施例のPCBの第二製造工程は下記の工程を有する。
A.上部にコンダクターパターン20を有する土台10を準備し、はんだ面30をコンダクターパターン20を保護するために土台10に被覆する。はんだ面30は、コンダクター層20の所定の部分を露出させるため、バイアス31を提供している。
【0019】
B.はんだ面30、バイアス31の側面およびコンダクターパターン20の露出部に非電着性金属析出の銅層41を化学めっきする。それは土台に付着することもある。
C.マスキング層60をはんだ面30に設置し、バイアス31を露出する。
【0020】
D.ニッケル−金層42を露出している非電着性金属析出の銅層41にめっきする。
E.マスキング層60および露出している非電着性金属析出の銅層41を除去する。したがって、非電着性金属析出の銅層41とニッケル−金層42とは前述のようなパッド層40になる。
【0021】
特に、外層42は非電着性金属析出のニッケル−金層を化学めっきすることにより形成されている。しかしながら、非電着性金属析出のニッケル−金層は薄いため、より厚い外層42を得ようとするとき、非電着性金属析出のニッケル−金層にさらに非電着性金属析出の銅層をめっきしなければならない。もちろん、より厚い外層を得るため、非電着性金属析出のニッケル−金層を内層41に直接めっきできる。
本実施例のPCBの結合パッドはPCBと別の回路を接続するために使用され、フリップチップを配置するための使用では、前述した事項に限定されない。
【図面の簡単な説明】
【図1】従来の印刷回路基板の断面図である。
【図2】従来の印刷回路基板にフリップチップが設置されている状態を示す断面図である。
【図3】本発明の一実施例による上部に自己配置結合パッドを有する印刷回路基板を示す断面図である。
【図4】本発明の一実施例による上部に自己配置結合パッドを有する印刷回路基板にフリップチップが設置されている状態を示す断面図である。
【図5】本発明の一実施例による上部に自己配置結合パッドを有する印刷回路基板の第一製造工程を示す断面図である。
【図6】本発明の一実施例による上部に自己配置結合パッドを有する印刷回路基板の第二製造工程を示す断面図である。
【符号の説明】
10 土台
20 コンダクターパターン
21 結合パッド
30 はんだ面
31 バイアス
40 パッド層
41 内層
42 外層
Claims (9)
- 上部に結合パッドを有する印刷回路基板であって、
所定の配置の複数の図面からなるコンダクターパターンを有する土台と、
前記コンダクターパターンを保護するため、前記土台に設置され、前記コンダクターパターンの所定の部分を露出させるため、バイアスを提供しているはんだ面と、
前記はんだ面の前記バイアスの側面に配置され、前記印刷回路基板に前記結合パッドを形成するため、前記バイアスを介して露出部で前記コンダクターパターンと電気的に接続されているパッド層と、
を有することを特徴とする。 - 請求項1記載の印刷回路基板であって、前記パッド層は前記はんだ面の前記バイアスの側面および前記コンダクターパターンの露出部に設置されている内層と、前記内層に設置されている外層とを有することを特徴とする。
- 請求項2記載の印刷回路基板であって、前記パッド層の前記内層は銅層であることを特徴とする。
- 請求項2記載の印刷回路基板であって、前記パッド層の前記外層はニッケル−金層であることを特徴とする。
- 請求項1記載の印刷回路基板であって、前記コンダクターパターンの露出部は前記はんだ面の前記バイアスの側面にそれぞれ配置され、前記パッド層は前記土台に接触している部分を有することを特徴とする。
- 請求項2記載の印刷回路基板であって、前記コンダクターパターンの露出部は前記はんだ面の前記バイアスの側面にそれぞれ配置され、前記パッド層の前記内層は前記土台に接触している部分を有することを特徴とする。
- 請求項1記載の印刷回路基板であって、前記はんだ面はエポキシ樹脂で形成されていることを特徴とする。
- 請求項1記載の印刷回路基板であって、前記土台はエポキシ樹脂で形成されていることを特徴とする。
- 請求項1記載の印刷回路基板であって、前記はんだ面の前記バイアスの直径は前記コンダクターパターンの形状とほぼ同じ幅であることを特徴とする。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002241848A JP2004079954A (ja) | 2002-08-22 | 2002-08-22 | 上部に自己配置結合パッドを有する印刷回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002241848A JP2004079954A (ja) | 2002-08-22 | 2002-08-22 | 上部に自己配置結合パッドを有する印刷回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004079954A true JP2004079954A (ja) | 2004-03-11 |
Family
ID=32024216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002241848A Pending JP2004079954A (ja) | 2002-08-22 | 2002-08-22 | 上部に自己配置結合パッドを有する印刷回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004079954A (ja) |
-
2002
- 2002-08-22 JP JP2002241848A patent/JP2004079954A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
AU713920B2 (en) | High-density mounting method and structure for electronic circuit board | |
US8704369B1 (en) | Flip chip bump structure and fabrication method | |
US7606038B2 (en) | Method for producing a printed circuit board with a heat radiating structure and a printed circuit board with a heat radiating structure | |
US5636104A (en) | Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board | |
US20030218249A1 (en) | High-density integrated circuit package and method for the same | |
US8043514B2 (en) | Method of manufacturing a wiring board by utilizing electro plating | |
US7340829B2 (en) | Method for fabricating electrical connection structure of circuit board | |
US5525204A (en) | Method for fabricating a printed circuit for DCA semiconductor chips | |
US20120152606A1 (en) | Printed wiring board | |
JP2001230513A (ja) | プリント基板及びその製造方法 | |
JP3650500B2 (ja) | 回路基板およびその製造方法 | |
JP2004079666A (ja) | プリント基板、プリント基板の製造方法および電子部品の実装方法 | |
KR20160084666A (ko) | 인쇄회로기판, 반도체 패키지 및 이들의 제조방법 | |
KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
JP2004079954A (ja) | 上部に自己配置結合パッドを有する印刷回路基板 | |
JPH0537146A (ja) | 配線基板 | |
EP1392089A1 (en) | Printed circuit board with self align bonding pads thereon | |
JP2005032931A (ja) | 回路基板、回路基板の製造方法及び電子回路装置 | |
JPH10284846A (ja) | ボールグリッドアレイパッケージ形半導体部品の実装構造 | |
JP3875407B2 (ja) | 半導体パッケージ | |
KR20030011434A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
JPH08181239A (ja) | フリップチップ実装用回路基板 | |
KR200257975Y1 (ko) | 숨겨진 레이저 비아홀을 갖는 다층 인쇄회로기판 | |
KR20040018617A (ko) | 자체 정열 접합 패드를 갖는 인쇄 회로 기판 |