JP2004079782A - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP2004079782A JP2004079782A JP2002238087A JP2002238087A JP2004079782A JP 2004079782 A JP2004079782 A JP 2004079782A JP 2002238087 A JP2002238087 A JP 2002238087A JP 2002238087 A JP2002238087 A JP 2002238087A JP 2004079782 A JP2004079782 A JP 2004079782A
- Authority
- JP
- Japan
- Prior art keywords
- base
- electronic component
- film
- manufacturing
- masking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】本発明は、生産の容易性,実装性の向上,特性の向上の少なくとも一つが実現可能な電子部品の製造方法を提供することを目的とする。
【解決手段】基台1にインダクタンス,抵抗,キャパシタの少なくとも一つの機能を有する素子部3を形成し、基台1の少なくとも側面上にレジスト膜4等のマスキングを形成し、マスキングされていない所定の部分に粉体塗装を用い、保護材5を形成し、その後マスキングを除去した。
【選択図】 図13
【解決手段】基台1にインダクタンス,抵抗,キャパシタの少なくとも一つの機能を有する素子部3を形成し、基台1の少なくとも側面上にレジスト膜4等のマスキングを形成し、マスキングされていない所定の部分に粉体塗装を用い、保護材5を形成し、その後マスキングを除去した。
【選択図】 図13
Description
【0001】
【発明の属する技術分野】
本発明は、移動体通信などの電子機器に用いられ、特に高周波回路等に好適に用いられる電子部品の製造方法に関するものである。
【0002】
【従来の技術】
チップ型の電子部品として、積層型電子部品や、基台等の表面に導電膜等をメッキで形成し、その導電膜などに加工を施して素子部を形成し、その素子部を覆うように保護材を設ける電子部品等が挙げられる。
【0003】
特に後者の場合、保護材を設ける場合には絶縁性ペーストなどを塗布して形成されている。比較的サイズの大きな電子部品の場合、上述の通り、ペーストを塗布する方法で保護材を形成しても、あまり問題はなかったが、近年1005サイズ,0603サイズの電子部品が登場してきており、将来では0402サイズの電子部品などが考えられている。
【0004】
この様に電子部品の小型化に伴って、上述の通りペーストなどで保護材を形成すると、保護材が丸く形成され、素子立ち現象などが顕著に発生するという問題点が生じてきており、しかも塗布精度が悪いために、電子部品の両端に形成される端子電極の形状にバラツキが生じ、電子部品の特性に悪影響を与えている。
【0005】
そこで、特開平11−3820号公報等に示されている通り、保護材を電着法を用いて形成することなどが提案されている。
【0006】
【発明が解決しようとする課題】
しかしながら、前述の後方の様に、単に電子部品の保護材を電着膜で形成すると、電着膜は素子のあらゆる部分に付着してしまうので、端子電極を形成する際に、素子の両端部に付着した電着膜を取り除いたりしなければならず、非常に手間を要しており、生産性が向上しなかった。また、電着膜を取り除く際に、基台上に設けられた導電膜などに損傷を与え、特性の劣化が生じたり、その結果として特性にバラツキを生じることがあった。更に、上述の先行例に記載されているように、素子の両端部を治具などで覆い、電着膜が素子の両端に付着しないような工程を採用しても、素子と治具との隙間から電着液が進入し素子両端部に電着膜が付着してしまい、素子の両端に端子電極を形成しにくい等の問題点があった。
【0007】
更に、保護材をペースト塗布で形成したり電着膜で形成する場合に、保護材の端部には凹凸が形成され、端子電極の素子中心側端部が凹凸形状となり、実装性や特性に影響を与えていた。
【0008】
本発明は、上記従来の課題を解決するもので、生産の容易性,実装性の向上,特性の向上の少なくとも一つが実現可能な電子部品の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明は、基台にインダクタンス,抵抗,キャパシタの少なくとも一つの機能を有する素子部を形成し、基台の少なくとも側面上の絶縁被膜が不要な部分に予めマスキングを施し、前記基台の表面上に粉体塗料を塗装し、その後、マスキングを除去した。
【0010】
【発明の実施の形態】
請求項1記載の発明は、基台にインダクタンス,抵抗,キャパシタの少なくとも一つの機能を有する素子部を形成し、前記基台の表面上に粉体塗料を塗装し、絶縁皮膜を形成する工法において、前記基台の表面上で絶縁被膜が不要な部分に予めマスキングを施し、前記基台の表面上に粉体塗料を塗装し、その後、マスキングを除去したことを特徴とする電子部品の製造方法としたもので、マスキングを施したのちに保護材を形成することで、保護材の特に端部を精度良く形成できるので、端子部となる部分の寸法精度を向上させることができ、端子部のサイズの違いによる素子立ち現象などを防止でき、実装性を高めることができ、保護材が必要部分に付着することを防止できるので、作業性が良く生産性が向上する。
【0011】
請求項2記載の発明は、マスキングを除去した後に素子部と電気的に接続した端子電極を設けたことを特徴とする請求項1記載の電子部品の製造方法とすることで、回路基板などとの接合性を良好に行うことができる。
【0012】
請求項3記載の発明は、素子部を形成する際に基台表面上に形成膜を形成した後にトリミングにて溝を設けたり、或いはパターン形成にて構成したことを特徴とする請求項1記載の電子部品の製造方法とすることで、容易に素子部を形成することができる。
【0013】
請求項4記載の発明は、粉体塗料を帯電させ、静電力により粉体塗料を塗装した請求項1記載の電子部品の製造方法とすることで、薄くしかも基台の形状に沿って保護膜を作製できるので、精度良い保護膜を容易に形成でき、しかも一度に大量の処理を行うことができる。
【0014】
請求項5記載の発明は、粉体塗料の平均粒径を5〜20μmとした請求項1記載の電子部品の製造方法とすることで、薄く均一な厚みに保護膜を作製できるので、精度良い保護膜を容易に形成でき、しかも一度に大量の処理を行うことができる。
【0015】
請求項6記載の発明は、基台表面上に感光性樹脂を塗装し、露光、現像して不要部分を取り除き、マスキングを設けることを特徴とする請求項1記載の電子部品の製造方法とすることで、不要部分に紫外線などの電磁波を照射して現像するだけでパターニングできるので、非常に精度良くパターニングでき、しかも生産性が飛躍的に向上する。
【0016】
請求項7記載の発明は、基台表面上で絶縁被膜が不要な部分に、予め覆いをかぶせることによりマスキングを設けることを特徴とする請求項1記載の電子部品の製造方法とすることで、薄く均一に保護材を形成でき、しかも一括して大量の処理を行うことができ、しかも熱処理温度を調整することで、程度の硬度を有する保護材を容易に形成できる。
【0017】
請求項8記載の発明は、基台表面上で絶縁被膜が不要な部分に、帯電させた粉体塗料と同極性の電界を設けることを特徴とする請求項1記載の電子部品の製造方法とすることで、同極性の電界により、帯電させた粉体塗料が、基台表面上の所定の部位にのみ付着し、保護材を容易に形成できる。
【0018】
請求項9記載の発明は、基台表面上で絶縁被膜が不要な部分に、気体を吹きかけることを特徴とする請求項1記載の電子部品の製造方法とすることで、気体を吹きかけることにより、帯電させた粉体塗料が、基台表面上の所定の部位にのみ付着し、保護材を容易に形成できる。
【0019】
請求項10記載の発明は、柱状の基台の少なくとも全側面に連続した形成膜を形成し、前記基台の側面上に形成された形成膜にトリミングやパターニングにて素子部を形成し、前記基台表面上で絶縁被膜が不要な部分にマスキングを設け、表出した素子部上に粉体塗装により保護材を形成し、前記マスキングを除去したことを特徴とする電子部品の製造方法とすることで、基台表面上で絶縁被膜が不要な部分にマスキングを設けすることで、保護材の特に端部を精度良く形成できるので、端子部となる部分の寸法精度を向上させることができ、端子部のサイズの違いによる素子立ち現象などを防止でき、実装性を高めることができ、保護材が必要部分に付着することを防止できるので、作業性が良く生産性が向上する。しかも柱状(好ましくは略四角柱状)の基台として、基台の側面全周に渡って素子部を形成できるので、あらゆる素子部の形態を取ることが可能となり、幅広い電子部品に対応できる。
【0020】
以下、本発明における電子部品及び製造方法の実施の形態について具体的に説明する。
【0021】
なお、本実施の形態で示す電子部品とは、基台表面に素子部を形成するチップインダクタ,チップ抵抗器,チップコンデンサ,チップアンテナ,チップ電流ヒューズ等を表している。
【0022】
先ず、図1,図2に示すように柱状の基台1を粉体成型,押し出し法等を用いて形成する。基台1はアルミナ等のセラミック材料或いは樹脂材料などの絶縁材料やフェライトなどの磁性材料などで構成されている。基台1の形状としては板状体,柱状体が好適に用いられ、具体的には、図示している四角柱状体,五角柱状体等の多角柱状体や円柱状体等が用いられる。実装性などを考慮すると、基台1の形状は多角柱状体であることが好ましく、特に好ましいのは構成が簡単な図示している四角柱状体である。
【0023】
また、基台1の形状として多角柱状体を用いた場合には、角部に面取りを施すことが好ましい。面取りを施すことで、基台1上に形成する導電膜などが角部で薄くなったりすることを防止でき、特性劣化を抑制できる。少なくとも基台1の側面間で構成される角部1aにおいて、面取りを施すことが好ましい。なぜならこの基台1の側面の一部或いは全周に渡って、インダクタンス,抵抗,キャパシタの少なくとも一つの特性を有する素子部を形成するからである。
【0024】
次に、図3,図4に示すように、基台1の全表面に形成膜2を設ける。形成膜2としては、導電膜や抵抗膜で構成される。例えば、電子部品としてチップインダクタやチップコンデンサの場合には、形成膜2は導電膜で構成され、チップ抵抗器の場合には抵抗膜や薄い導電膜で構成される。更に、電子部品としてチップアンテナの場合には、形成膜2は導電膜で構成される。更に、電子部品としてチップ電流ヒューズの場合には抵抗膜や薄い導電膜で形成膜2は構成される。
【0025】
形成膜2の具体的材料としては、金,銀,銅,炭素,Ni−Cr,酸化ルテニウム,ニッケル等の導電材料や抵抗材料が挙げられる。なお、当然のことながら前述の材料単体や前述の材料と他の元素との合金なども好適に用いられる。
【0026】
形成膜2の製法としては、無電界メッキ法,電界鍍金法,蒸着法,スパッタリング法,ペーストを塗布し基台1に焼き付ける方法,印刷法などがある。
【0027】
なお、本実施の形態では、形成膜2を基台1の全面に設けたが、電子部品の種類などによっては、基台1の側面の全周にのみ設けたり、或いは側面の一部にのみ設ける構成であればよい。すなわち、少なくとも側面の一部に形成膜2は上述の材料及び製法で構成されている。
【0028】
次に、図5,図6に示すように、基台1の両端を避けて素子部3を形成する。
これは、一般的に基台の両端部は端子部として用いるためであるが、端子部を基台1の中央部,一方の端部等に一つ或いは3つ以上形成する場合には、その端子部となる領域以外の部分にこの素子部3を形成する。
【0029】
素子部3の構成は電子部品の種類等によって異なるので、種類別によって、具体的に説明する。
【0030】
まず、電子部品がチップインダクタの場合には、前述の形成膜2は銅などの導電膜で形成され、しかも形成膜2は、少なくとも基台1の側面全周に渡って形成される。レーザー加工や砥石加工などのトリミングにて、形成膜2或いは形成膜2と基台1の表面部に溝を形成する。これは、図5,図6に示している。溝は基台1の側面全周に渡ってヘリカル状に形成され、その結果ヘリカル状に形成膜2が残ることになる。このヘリカル状の形成膜2の軸心は基台1の端面1bに対して交差するように形成される。溝の幅,巻回密度等を調整することで、インダクタンス値の調整を行うことができる。なお、チップアンテナも同様の構成で実現でき、チップ抵抗器も形成膜を抵抗膜に代えれば上述の構成で実現可能である。
なお、本実施の形態では、予め形成膜2を基台1上に設ける。
【0031】
また、チップコンデンサの場合には、上述のトリミングによって、形成膜2を複数に分割する溝を設けて素子部3を形成する。
【0032】
更にチップ電流ヒューズの場合には、上述のトリミングによって、溝を周回状に設け、しかも溝の先端部間で形成膜2に狭幅部(溶断部)を設けて素子部3を形成する。
【0033】
また、一つの基台1上にヘリカル状の溝を形成するとともに、周回状に溝を形成することで、コイルとコンデンサを一体化したLC複合電子部品やLR複合電子部品などの複合電子部品も構成することができる。
【0034】
なお、本実施の形態では、いずれの電子部品の場合にも、形成膜2にトリミングを施し溝を形成して素子部3を形成したが、予めパターン形成で、トリミング等を用いずにヘリカル状の導電膜を形成してチップインダクタやチップアンテナを形成したり、ヘリカル状の抵抗膜を形成してチップ抵抗器を形成しても良い。
【0035】
塗装にもちいる保護材は、粉体塗料が良く、塗装時には、粉体塗料を帯電させ、静電気の吸引力を利用して素子表面に塗装するのが良い。
【0036】
粉体塗料はエポキシ系樹脂、ポリエステル系樹脂、アクリル系樹脂、ポリ塩化ビニール系樹脂、ポリエチレン系樹脂、ポリアミド系樹脂等の樹脂をベースに、着色を目的に各種顔料が調合され、また、粉体の物性、流動性等の調整を目的に各種充填材が配合され、また、帯電させることを目的に帯電助剤が添加されている。
【0037】
粉体塗料の作製は、ベースとなる樹脂に顔料、充填材、添加剤等を練りこみ、裁断、粉砕、分級してつくられる。
【0038】
本発明の対象物である電子部品等の形状物への保護材の塗装においては、粉体塗装でなければ難しく、液体状の塗料では、塗装後に塗着膜が重力を受けたり、塗料の表面張力により流動し、塗着膜の厚みを一定に保つことができなくなる。
さらに、粉体塗料の塗装方法としては、粉体塗料を帯電させ、静電気の吸引力を利用して素子表面に塗装する静電塗装方法が良い。通常の塗装では、被塗物のエッジ部分では塗装厚みが薄くなってしまい、電子部品等においては、絶縁性を悪くしてしまう。被塗物のエッジ部分で塗装厚みが薄くなる理由は、液体状の塗料では、塗料の表面張力によりエッジ部の塗料はまわりへ引っ張られ、薄くなるからであり、また、静電気を利用しない粉体塗装では、例えば、エアガンでの塗装の場合、素子のエッジ部付近はエアの流速が速まるため、塗着厚みが薄くなってしまうからである。
【0039】
電子部品等の形状物への粉体塗装においては、粉体の平均粒径は5〜20μmの範囲のものが良い。粉体の平均粒径が5μm未満の場合、塗装の際に、粉体の流動性が悪くなり、均一な厚みの膜に仕上げることが難しくなる。また、粉体の平均粒径が20μmを超える場合は、薄く均一な厚みの膜に仕上げることが難しくなる。
【0040】
静電粉体塗装方法としては、粉体塗料を吹き付け機によって、被塗物へ吹き付ける吹きつけ法と、容器中で粉体塗料を空気等により流動させ、この中へ被塗物を浸漬する流動浸漬法とがあり、電子部品等の形状物への粉体塗装では、これらの塗装方法を用いることができる。吹き付け法では、粉体塗装ガンの先端に設けた電極に数十から百kVの高電圧を印加し、その周囲の空気をイオン化させ、この中を圧縮空気等によって送り出された粉体塗料を通過させることによって、粉体塗料を帯電させるコロナ帯電式と、粉体塗装ガン内部に、粉体塗料と帯電序列の異なる材料からなり、粉体塗料と接触することにより、粉体塗料を帯電させる摩擦帯電式とがある。また、流動浸漬法では、流動層内にイオン化した空気を送り込むことにより粉体塗料を帯電させることができる。
【0041】
図7から図25に、素子の所定の部分に保護材を塗装するための方法を示した。
【0042】
まず図7から図13については、請求項6記載の基台表面上に感光性樹脂を塗装し、露光、現像して不要部分を取り除き、マスキングを設ける方法を示している。
【0043】
図7,図8に示すように、素子の全体を覆うようにレジスト膜4を形成する。
レジスト膜4としては、ポジ型或いはネガ型の双方を用いることができる。また、レジスト膜4としては、紫外線硬化樹脂,紫外線崩壊樹脂,電子線硬化樹脂,電子線崩壊樹脂,可視光硬化樹脂,可視光崩壊樹脂,X線硬化樹脂,X線崩壊樹脂,放射線硬化樹脂,放射線崩壊樹脂等のエネルギー線硬化樹脂やエネルギー線崩壊樹脂が好適に用いられる。具体的にはエポキシ系樹脂(フェノールノボラックなど)やアクリル系樹脂(ウレタンアクリレートなど)この様にビームにより硬化或いは崩壊する材料を用いることで、極めて精度良くパターニングすることができる。また、レジスト膜4としては、熱硬化型樹脂や熱崩壊樹脂も使用可能である。具体的材料としてはアクリル系樹脂,ウレタン樹脂,エポキシ樹脂,尿素樹脂,メラニン樹脂等がある。
【0044】
レジスト膜4と形成方法としては、塗布して乾燥させる方法や、電着法によって形成し、乾燥させる方法がある。特に電着法による形成法においては、薄くレジスト膜4が形成でき、しかも素子の角部に形成されるレジスト膜4が丸くならないので特に好ましい。すなわち、素子の表面に沿ってレジスト膜4が形成されやすい。この電着法でレジスト膜4を形成する場合には、その膜厚は3〜30μm(好ましくは5〜20μm)とすることが好ましく、膜厚が3μmより小さいと、十分に素子を覆うことができず、後述する保護材が付着しては行けない部分に付着する可能性があり、しかも30μmより厚いと、レジスト膜4が丸みを帯びてしまい精度良い保護材が形成しにくい。又電着法以外にも静電粉体紫外線塗装等によって、レジスト膜を形成しても良い。
【0045】
本実施の形態では、紫外線崩壊樹脂をレジスト膜4として用いた場合について説明する。先ず、レジスト膜4を電着法にて素子上に形成し、80〜120℃の温度で5〜10分乾燥させる。次に図9に示すA領域にのみ遮蔽板などを介して紫外線を数秒から十数秒照射する。この時紫外線はA領域で示される素子の側面全周に渡って照射される。このA領域には素子部3が対向している。B領域は端子部となる部分である。
【0046】
次に、素子を現像剤にて現像すると、紫外線が照射された部分(ほぼA領域)のレジスト膜4が除去され、素子部3が表出し、B領域のレジスト膜4が素子の両端部に残る(図10,図11参照)。
【0047】
また、紫外線硬化樹脂をレジスト膜4として用いる場合には、紫外線をやはり遮蔽板などを用いて図9に示すB領域のみに照射して、現像することでA領域のレジスト膜4を除去し、B領域のレジスト膜4を残留させる。
【0048】
以上の様にB領域、すなわち端子部となる領域に非常に精度良くレジスト膜4を残留させることができるので、後述する保護材が端子部を形成しようとする部分に付着することを防止でき、しかも保護材の素子中心側端部の凹凸を極めて小さくすることができる。
【0049】
なお、本実施の形態では、レジスト膜4を素子の全面に形成したが、例えば、電着法などでレジスト膜4や後述の保護材を形成する場合には、図1に示す両端面1bに導電性を有する治具部材を当接させて製造時の搬送等を容易にした場合には、レジスト膜4は実質的に素子の全側面上にのみ形成される。従って、レジスト膜4は少なくとも素子の側面上に形成することが好ましい。
【0050】
次に図12,図13に示すように静電粉体塗装によって、塗装された膜で構成された保護材5が素子部3を覆うように形成する。この時保護材5はエポキシ系樹脂、ポリエステル系樹脂、アクリル系樹脂、ポリ塩化ビニール系樹脂、ポリエチレン系樹脂、ポリアミド系樹脂等などの樹脂材料の少なくとも1つをベースに構成された粉体塗料膜によって構成されている。保護材5の膜厚は平均で10μm〜25μm(好ましくは12〜20μm)とした方が好ましい。
【0051】
保護材5はハンダの融点である183℃で、燃焼したり、蒸発しない特性を有するものが好ましい。
【0052】
次に図14から図17については、請求項7記載の基台表面上で絶縁被膜が不要な部分に、予め覆いをかぶせることによりマスキングを設ける方法を示している。
【0053】
図14,図15に示すように、素子の一部分に覆いをかぶせることによりマスキング6を形成する。マスキング6の材質は金属、プラスチック、セラミックのいずれか、または、それらの複合物であってもよい。マスキング6の厚みCは、素子の幅に比較して、5分の1以上、5倍以内が好ましい。マスキング6の厚みCが素子の幅に比較して5分の1未満である場合には、マスキング6の機械的強度が劣り、破損しやすく、また、加工が困難になる。また、マスキング6の厚みCが素子の幅に比較して5倍を超える場合は、粉体塗装の際に、マスキング6が粉体の塗着を妨げるため、均一な塗膜を得ることが困難となる。マスキング6と素子との隙間Dは10μmから50μm、好ましくは10μmから20μmの範囲が望ましい。マスキング6と素子との隙間Dが10μm未満の場合は、マスキング6を素子に装着することが困難となり、また、マスキング6と素子との隙間Dは50μmを超える場合は、粉体塗装時に、粉体がマスキング6と素子との隙間に入り込んでしまい、後工程での端子電極形成の際に十分な端子電極面積を得ることができなくなる。
【0054】
図14,図15に示したように、マスキング6を形成した素子に粉体塗装を行うことにより、図16,図17に示すように、素子の所定の部分に粉体塗装を行うことができる。粉体塗装時には、粉体塗料はマスキング6の表面に付着しても、付着しなくてもよい。いずれにしても、後工程で、マスキング6は取り外して、粉体塗料を硬化させるからである。
【0055】
次に図18から図21については、請求項8記載の基台表面上で絶縁被膜が不要な部分に、帯電させた粉体塗料と同極性の電界を設ける方法を示している。
【0056】
図18,図19に示すように、素子の2つの側面を冶具で固定する。冶具を構成する基材7は、絶縁材であり、材質は、プラスチック、セラミック等からなる。基材7の内部を通る導線8は、その一端が素子の導通面である側面に接触し、多端は接地、または、電源に接続される。基材7の外側を覆う電極面9は、素子との距離が一番近い部分が一定の間隔Eを保つように配置されている。電極面9は、その一端が電源に接続されている。電極面9は、素子、および、導線8と電気的に遮断されている。
【0057】
粉体塗料を素子に塗装するときは、帯電させる粉体塗料の極性に対し、素子の極性は、導線8を通じて、接地されているか、または、逆極性にチャージされている。また、帯電させる粉体塗料の極性に対し、電極面9は、同極性にチャージされている。
【0058】
このような冶具により素子を保持し、静電粉体塗装することにより、チャージした粉体が素子付近に近づくと、接地、または、逆極性にチャージされた素子に粉体が付着する。素子が接地されている場合は、帯電した粉体粒子が素子に近づくと、素子の導通面に電気的な鏡像を形成し、クーロン力により粉体と素子とが接着する。また、素子が粉体とは逆極性にチャージされている場合は、帯電した粉体と素子とが電気的吸引力により接着する。一方、素子の電極面9付近では、電極面9が粉体とは電気的に逆極性にチャージされているため、粉体が近づいたときに、電極面9と電気的に反発するため、素子表面で、電極面9に近い部分は、電極面9から一定の距離以内には、粉体塗料が付着しない部分ができる。このようにして、素子表面上で、素子部3にのみ粉体塗料を塗装することができる(図20、図21)。図21に示した素子の冶具側の端から粉体塗装される部位までの距離Eは、粉体の帯電量と電極面9に印加する電圧により調整される。
【0059】
次に図22から図25については、請求項9記載の基台表面上で絶縁被膜が不要な部分に、気体を吹きかける方法を示している。
【0060】
図22,図23に示すように、素子の2つの側面を冶具10で固定する。冶具10は、素子を保持する際に、素子の側面の一部を覆うように固定する。字具10の材質は、金属、プラスチック、セラミックのいずれか、または、それらの複合物であってもよい。冶具10には冶具を貫通する穴11が設けられている。粉体塗装の際には、冶具10に設けられた穴11を通じて、冶具10の外側から、素子側へ、所定の圧力、流量で空気等の気体が供給される。
【0061】
このような冶具により素子を保持し、粉体塗装することにより、粉体が素子付近に近づくと、素子の表面に粉体が付着する。一方、素子の冶具10付近では、冶具10側から吹き付けられる気体の圧力により、粉体塗料の付着が妨げられる。このようにして、素子表面上で、素子部3にのみ粉体塗料を塗装することができる(図24、図25)。冶具10の厚みGは、素子の幅に比較して、5分の1以上、5倍以内が好ましい。冶具10の厚みGが素子の幅に比較して5分の1未満である場合には、冶具10の機械的強度が劣り、破損しやすく、また、加工が困難になる。また、冶具10の厚みGが素子の幅に比較して5倍を超える場合は、粉体塗装の際に、冶具10粉体の塗着を妨げるため、均一な塗膜を得ることが困難となる。図25に示した素子の冶具側の端から粉体塗装される部位までの距離Hは、冶具10の外側から、素子側へ供給される気体の圧力と流量により調整される。
【0062】
図7から図25に、素子の所定の部分に保護材を塗装するための各種方法を示したが、以下に、保護材を塗装した後の工程について述べる。
【0063】
図7から図25で素子の所定の部分に保護材を塗装、硬化させた後に、それぞれの方法で素子の端子部をマスキングするために用いたレジスト膜、冶具等を除く。図26及び図27にレジスト膜、冶具等を除いた素子の状態を示した。
【0064】
素子の両端に形成されたレジスト膜4を除去する方法としては、例えばレジスト膜4をエネルギー線崩壊樹脂で構成した場合には、紫外線などを少なくともレジスト膜4に照射した後に現像剤などによって、現像しほぼ100%レジスト膜4を除去し、形成膜2を表出させる。また、その他の、保護材を塗装する方法で述べた、素子を保持するための冶具の除去については、冶具と素子とを機械的に引き離すことによって、除去する。
【0065】
図28,図29において、端子電極12は素子の両端に表出した形成膜2の上に形成されている。端子電極12は単層或いは複数層を積層した積層構造で形成されている。端子電極12は鍍金法,スパッタリング法,蒸着法等の薄膜形性技術や導電性ペーストを塗布して焼き付ける方法などが挙げられる。
【0066】
本実施の形態では、一度にたくさんの端子電極12が形成でき、しかも保護材5をパターンとして用いることができる鍍金法(特に電界鍍金法)を用いた。
【0067】
端子電極12は耐食層か接合層の少なくとも一方を単層或いは積層構造として構成される。
【0068】
耐食層としては、Ti,Ni,W,Cr等の腐食しにくい金属膜や、それら金属材料の合金膜(Ni−Cr等)等の耐食膜を膜厚0.5〜3μmの膜厚で構成することが良い。特に、Ni単体か若しくはNi合金を用いることが、特性面やコスト面等で優れている。
【0069】
更に、耐食膜もしくは形成膜2の上に半田や鉛フリーの接合材(Sn単体もしくはSnにAg,Cu,Zn,Bi,Inの少なくとも一つを含ませた鉛フリー半田等)で構成された接合膜を5〜10μmの膜厚で形成しても良い。
【0070】
この様に構成することで、端子電極12の耐蝕性や或いは回路基板などとの接合性を向上させることができる。
【0071】
なお、端子電極12を形成した際には、好ましくは端子電極12の表面が保護材5の表面よりも2μm以上突出する構成となるようにした方が良い。なお、生産性等を考慮すると前記突出量は7μm以下とする法が好ましい。この様な構成とすることで、回路基板などの上に実装した際に両端の端子電極12が回路基板上のランドなどと接触することになり、実装性が向上する。
【0072】
以上の様に、製造された電子部品は保護材5を、レジスト膜4を用いてパターニングして構成するので、従来の塗布による保護材の形成の場合よりも、精度良く保護材を形成でき、しかも従来の様に電着で保護材5を形成した場合等に発生していた不要箇所への電着膜の付着を防止でき、電着膜の取り除き作業などが発生せず生産性が向上する。
【0073】
また、以上の様な構成によれば、保護材5と両端の形成膜2の境界部もしくは保護材5と端子電極12との境界部の凹凸の差を7μm以下とすることでき、端子部となる形成膜2もしくは端子電極12の寸法精度を極めて高くすることができるので、素子立ち現象の防止等を行うことができる。
【0074】
なお、上記電子部品は長さL1,幅L2,高さL3は以下の通りとなっていることが好ましい。
【0075】
L1=0.2〜2.0mm(好ましくは0.2〜1.0mm)
L2=0.1〜1.0mm(好ましくは0.1〜0.5mm)
L3=0.1〜1.0mm(好ましくは0.1〜0.5mm)
上記製法は特に小型の電子部品に特に有用であり、いわゆる1005サイズの電子部品、0603サイズの電子部品、0402サイズの電子部品及び0402〜1005サイズ範囲の電子部品に特に有用である。
【0076】
すなわち、電子部品の小型化にともない両端の端子部の寸法精度は特に実装性に影響を及ぼしており、端子部の寸法精度の悪化は素子立ち現象などの発生を誘発しやすい。
【0077】
なお、本実施の形態では、基台1の表面に素子部3を形成した電子部品の例で説明したが、素子部3を基台中に埋設して保護材5を設ける必要のある電子部品などにも適応でき、更には、本実施の形態では、基台1の全側面に渡って素子部3を形成し、基台1の全側面に渡って保護材を設けたが、例えば、基台1の側面の一面或いは数面に渡って素子部3を形成し、その素子部3を覆うように基台1の側面の一面或いは数面(全周ではない)に渡って保護材5を設けてもよい。例えば、基台1を板状とすることで、基台1の側面における一面に素子部3を形成し、その一面上に保護材5を設けていわゆるプレート型の電子部品にも適応できる。
【0078】
【発明の効果】
本発明は、基台にインダクタンス,抵抗,キャパシタの少なくとも一つの機能を有する素子部を形成し、基台の少なくとも側面上にレジスト膜を形成し、レジスト膜をパターニングして不要部分を除去し、除去した部分に保護材を形成し、レジスト膜の残留部分を除去したことで、レジスト膜を用いて保護材を形成することで、保護材の特に端部を精度良く形成できるので、端子部となる部分の寸法精度を向上させることができ、端子部のサイズの違いによる素子立ち現象などを防止でき、実装性を高めることができ、保護材が必要部分に付着することを防止できるので、作業性が良く生産性が向上する。
【図面の簡単な説明】
【図1】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図2】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図3】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図4】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図5】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図6】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図7】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図8】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図9】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図10】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図11】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図12】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図13】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図14】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図15】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図16】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図17】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図18】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図19】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図20】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図21】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図22】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図23】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図24】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図25】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図26】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図27】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図28】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図29】本発明の一実施の形態における電子部品の製造方法を示す断面図
【符号の説明】
1 基台
2 形成膜
3 素子部
4 レジスト膜
5 保護材
6 マスキング
7 基材
8 導線
9 電極面
10 冶具
11 穴
12 端子電極
【発明の属する技術分野】
本発明は、移動体通信などの電子機器に用いられ、特に高周波回路等に好適に用いられる電子部品の製造方法に関するものである。
【0002】
【従来の技術】
チップ型の電子部品として、積層型電子部品や、基台等の表面に導電膜等をメッキで形成し、その導電膜などに加工を施して素子部を形成し、その素子部を覆うように保護材を設ける電子部品等が挙げられる。
【0003】
特に後者の場合、保護材を設ける場合には絶縁性ペーストなどを塗布して形成されている。比較的サイズの大きな電子部品の場合、上述の通り、ペーストを塗布する方法で保護材を形成しても、あまり問題はなかったが、近年1005サイズ,0603サイズの電子部品が登場してきており、将来では0402サイズの電子部品などが考えられている。
【0004】
この様に電子部品の小型化に伴って、上述の通りペーストなどで保護材を形成すると、保護材が丸く形成され、素子立ち現象などが顕著に発生するという問題点が生じてきており、しかも塗布精度が悪いために、電子部品の両端に形成される端子電極の形状にバラツキが生じ、電子部品の特性に悪影響を与えている。
【0005】
そこで、特開平11−3820号公報等に示されている通り、保護材を電着法を用いて形成することなどが提案されている。
【0006】
【発明が解決しようとする課題】
しかしながら、前述の後方の様に、単に電子部品の保護材を電着膜で形成すると、電着膜は素子のあらゆる部分に付着してしまうので、端子電極を形成する際に、素子の両端部に付着した電着膜を取り除いたりしなければならず、非常に手間を要しており、生産性が向上しなかった。また、電着膜を取り除く際に、基台上に設けられた導電膜などに損傷を与え、特性の劣化が生じたり、その結果として特性にバラツキを生じることがあった。更に、上述の先行例に記載されているように、素子の両端部を治具などで覆い、電着膜が素子の両端に付着しないような工程を採用しても、素子と治具との隙間から電着液が進入し素子両端部に電着膜が付着してしまい、素子の両端に端子電極を形成しにくい等の問題点があった。
【0007】
更に、保護材をペースト塗布で形成したり電着膜で形成する場合に、保護材の端部には凹凸が形成され、端子電極の素子中心側端部が凹凸形状となり、実装性や特性に影響を与えていた。
【0008】
本発明は、上記従来の課題を解決するもので、生産の容易性,実装性の向上,特性の向上の少なくとも一つが実現可能な電子部品の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明は、基台にインダクタンス,抵抗,キャパシタの少なくとも一つの機能を有する素子部を形成し、基台の少なくとも側面上の絶縁被膜が不要な部分に予めマスキングを施し、前記基台の表面上に粉体塗料を塗装し、その後、マスキングを除去した。
【0010】
【発明の実施の形態】
請求項1記載の発明は、基台にインダクタンス,抵抗,キャパシタの少なくとも一つの機能を有する素子部を形成し、前記基台の表面上に粉体塗料を塗装し、絶縁皮膜を形成する工法において、前記基台の表面上で絶縁被膜が不要な部分に予めマスキングを施し、前記基台の表面上に粉体塗料を塗装し、その後、マスキングを除去したことを特徴とする電子部品の製造方法としたもので、マスキングを施したのちに保護材を形成することで、保護材の特に端部を精度良く形成できるので、端子部となる部分の寸法精度を向上させることができ、端子部のサイズの違いによる素子立ち現象などを防止でき、実装性を高めることができ、保護材が必要部分に付着することを防止できるので、作業性が良く生産性が向上する。
【0011】
請求項2記載の発明は、マスキングを除去した後に素子部と電気的に接続した端子電極を設けたことを特徴とする請求項1記載の電子部品の製造方法とすることで、回路基板などとの接合性を良好に行うことができる。
【0012】
請求項3記載の発明は、素子部を形成する際に基台表面上に形成膜を形成した後にトリミングにて溝を設けたり、或いはパターン形成にて構成したことを特徴とする請求項1記載の電子部品の製造方法とすることで、容易に素子部を形成することができる。
【0013】
請求項4記載の発明は、粉体塗料を帯電させ、静電力により粉体塗料を塗装した請求項1記載の電子部品の製造方法とすることで、薄くしかも基台の形状に沿って保護膜を作製できるので、精度良い保護膜を容易に形成でき、しかも一度に大量の処理を行うことができる。
【0014】
請求項5記載の発明は、粉体塗料の平均粒径を5〜20μmとした請求項1記載の電子部品の製造方法とすることで、薄く均一な厚みに保護膜を作製できるので、精度良い保護膜を容易に形成でき、しかも一度に大量の処理を行うことができる。
【0015】
請求項6記載の発明は、基台表面上に感光性樹脂を塗装し、露光、現像して不要部分を取り除き、マスキングを設けることを特徴とする請求項1記載の電子部品の製造方法とすることで、不要部分に紫外線などの電磁波を照射して現像するだけでパターニングできるので、非常に精度良くパターニングでき、しかも生産性が飛躍的に向上する。
【0016】
請求項7記載の発明は、基台表面上で絶縁被膜が不要な部分に、予め覆いをかぶせることによりマスキングを設けることを特徴とする請求項1記載の電子部品の製造方法とすることで、薄く均一に保護材を形成でき、しかも一括して大量の処理を行うことができ、しかも熱処理温度を調整することで、程度の硬度を有する保護材を容易に形成できる。
【0017】
請求項8記載の発明は、基台表面上で絶縁被膜が不要な部分に、帯電させた粉体塗料と同極性の電界を設けることを特徴とする請求項1記載の電子部品の製造方法とすることで、同極性の電界により、帯電させた粉体塗料が、基台表面上の所定の部位にのみ付着し、保護材を容易に形成できる。
【0018】
請求項9記載の発明は、基台表面上で絶縁被膜が不要な部分に、気体を吹きかけることを特徴とする請求項1記載の電子部品の製造方法とすることで、気体を吹きかけることにより、帯電させた粉体塗料が、基台表面上の所定の部位にのみ付着し、保護材を容易に形成できる。
【0019】
請求項10記載の発明は、柱状の基台の少なくとも全側面に連続した形成膜を形成し、前記基台の側面上に形成された形成膜にトリミングやパターニングにて素子部を形成し、前記基台表面上で絶縁被膜が不要な部分にマスキングを設け、表出した素子部上に粉体塗装により保護材を形成し、前記マスキングを除去したことを特徴とする電子部品の製造方法とすることで、基台表面上で絶縁被膜が不要な部分にマスキングを設けすることで、保護材の特に端部を精度良く形成できるので、端子部となる部分の寸法精度を向上させることができ、端子部のサイズの違いによる素子立ち現象などを防止でき、実装性を高めることができ、保護材が必要部分に付着することを防止できるので、作業性が良く生産性が向上する。しかも柱状(好ましくは略四角柱状)の基台として、基台の側面全周に渡って素子部を形成できるので、あらゆる素子部の形態を取ることが可能となり、幅広い電子部品に対応できる。
【0020】
以下、本発明における電子部品及び製造方法の実施の形態について具体的に説明する。
【0021】
なお、本実施の形態で示す電子部品とは、基台表面に素子部を形成するチップインダクタ,チップ抵抗器,チップコンデンサ,チップアンテナ,チップ電流ヒューズ等を表している。
【0022】
先ず、図1,図2に示すように柱状の基台1を粉体成型,押し出し法等を用いて形成する。基台1はアルミナ等のセラミック材料或いは樹脂材料などの絶縁材料やフェライトなどの磁性材料などで構成されている。基台1の形状としては板状体,柱状体が好適に用いられ、具体的には、図示している四角柱状体,五角柱状体等の多角柱状体や円柱状体等が用いられる。実装性などを考慮すると、基台1の形状は多角柱状体であることが好ましく、特に好ましいのは構成が簡単な図示している四角柱状体である。
【0023】
また、基台1の形状として多角柱状体を用いた場合には、角部に面取りを施すことが好ましい。面取りを施すことで、基台1上に形成する導電膜などが角部で薄くなったりすることを防止でき、特性劣化を抑制できる。少なくとも基台1の側面間で構成される角部1aにおいて、面取りを施すことが好ましい。なぜならこの基台1の側面の一部或いは全周に渡って、インダクタンス,抵抗,キャパシタの少なくとも一つの特性を有する素子部を形成するからである。
【0024】
次に、図3,図4に示すように、基台1の全表面に形成膜2を設ける。形成膜2としては、導電膜や抵抗膜で構成される。例えば、電子部品としてチップインダクタやチップコンデンサの場合には、形成膜2は導電膜で構成され、チップ抵抗器の場合には抵抗膜や薄い導電膜で構成される。更に、電子部品としてチップアンテナの場合には、形成膜2は導電膜で構成される。更に、電子部品としてチップ電流ヒューズの場合には抵抗膜や薄い導電膜で形成膜2は構成される。
【0025】
形成膜2の具体的材料としては、金,銀,銅,炭素,Ni−Cr,酸化ルテニウム,ニッケル等の導電材料や抵抗材料が挙げられる。なお、当然のことながら前述の材料単体や前述の材料と他の元素との合金なども好適に用いられる。
【0026】
形成膜2の製法としては、無電界メッキ法,電界鍍金法,蒸着法,スパッタリング法,ペーストを塗布し基台1に焼き付ける方法,印刷法などがある。
【0027】
なお、本実施の形態では、形成膜2を基台1の全面に設けたが、電子部品の種類などによっては、基台1の側面の全周にのみ設けたり、或いは側面の一部にのみ設ける構成であればよい。すなわち、少なくとも側面の一部に形成膜2は上述の材料及び製法で構成されている。
【0028】
次に、図5,図6に示すように、基台1の両端を避けて素子部3を形成する。
これは、一般的に基台の両端部は端子部として用いるためであるが、端子部を基台1の中央部,一方の端部等に一つ或いは3つ以上形成する場合には、その端子部となる領域以外の部分にこの素子部3を形成する。
【0029】
素子部3の構成は電子部品の種類等によって異なるので、種類別によって、具体的に説明する。
【0030】
まず、電子部品がチップインダクタの場合には、前述の形成膜2は銅などの導電膜で形成され、しかも形成膜2は、少なくとも基台1の側面全周に渡って形成される。レーザー加工や砥石加工などのトリミングにて、形成膜2或いは形成膜2と基台1の表面部に溝を形成する。これは、図5,図6に示している。溝は基台1の側面全周に渡ってヘリカル状に形成され、その結果ヘリカル状に形成膜2が残ることになる。このヘリカル状の形成膜2の軸心は基台1の端面1bに対して交差するように形成される。溝の幅,巻回密度等を調整することで、インダクタンス値の調整を行うことができる。なお、チップアンテナも同様の構成で実現でき、チップ抵抗器も形成膜を抵抗膜に代えれば上述の構成で実現可能である。
なお、本実施の形態では、予め形成膜2を基台1上に設ける。
【0031】
また、チップコンデンサの場合には、上述のトリミングによって、形成膜2を複数に分割する溝を設けて素子部3を形成する。
【0032】
更にチップ電流ヒューズの場合には、上述のトリミングによって、溝を周回状に設け、しかも溝の先端部間で形成膜2に狭幅部(溶断部)を設けて素子部3を形成する。
【0033】
また、一つの基台1上にヘリカル状の溝を形成するとともに、周回状に溝を形成することで、コイルとコンデンサを一体化したLC複合電子部品やLR複合電子部品などの複合電子部品も構成することができる。
【0034】
なお、本実施の形態では、いずれの電子部品の場合にも、形成膜2にトリミングを施し溝を形成して素子部3を形成したが、予めパターン形成で、トリミング等を用いずにヘリカル状の導電膜を形成してチップインダクタやチップアンテナを形成したり、ヘリカル状の抵抗膜を形成してチップ抵抗器を形成しても良い。
【0035】
塗装にもちいる保護材は、粉体塗料が良く、塗装時には、粉体塗料を帯電させ、静電気の吸引力を利用して素子表面に塗装するのが良い。
【0036】
粉体塗料はエポキシ系樹脂、ポリエステル系樹脂、アクリル系樹脂、ポリ塩化ビニール系樹脂、ポリエチレン系樹脂、ポリアミド系樹脂等の樹脂をベースに、着色を目的に各種顔料が調合され、また、粉体の物性、流動性等の調整を目的に各種充填材が配合され、また、帯電させることを目的に帯電助剤が添加されている。
【0037】
粉体塗料の作製は、ベースとなる樹脂に顔料、充填材、添加剤等を練りこみ、裁断、粉砕、分級してつくられる。
【0038】
本発明の対象物である電子部品等の形状物への保護材の塗装においては、粉体塗装でなければ難しく、液体状の塗料では、塗装後に塗着膜が重力を受けたり、塗料の表面張力により流動し、塗着膜の厚みを一定に保つことができなくなる。
さらに、粉体塗料の塗装方法としては、粉体塗料を帯電させ、静電気の吸引力を利用して素子表面に塗装する静電塗装方法が良い。通常の塗装では、被塗物のエッジ部分では塗装厚みが薄くなってしまい、電子部品等においては、絶縁性を悪くしてしまう。被塗物のエッジ部分で塗装厚みが薄くなる理由は、液体状の塗料では、塗料の表面張力によりエッジ部の塗料はまわりへ引っ張られ、薄くなるからであり、また、静電気を利用しない粉体塗装では、例えば、エアガンでの塗装の場合、素子のエッジ部付近はエアの流速が速まるため、塗着厚みが薄くなってしまうからである。
【0039】
電子部品等の形状物への粉体塗装においては、粉体の平均粒径は5〜20μmの範囲のものが良い。粉体の平均粒径が5μm未満の場合、塗装の際に、粉体の流動性が悪くなり、均一な厚みの膜に仕上げることが難しくなる。また、粉体の平均粒径が20μmを超える場合は、薄く均一な厚みの膜に仕上げることが難しくなる。
【0040】
静電粉体塗装方法としては、粉体塗料を吹き付け機によって、被塗物へ吹き付ける吹きつけ法と、容器中で粉体塗料を空気等により流動させ、この中へ被塗物を浸漬する流動浸漬法とがあり、電子部品等の形状物への粉体塗装では、これらの塗装方法を用いることができる。吹き付け法では、粉体塗装ガンの先端に設けた電極に数十から百kVの高電圧を印加し、その周囲の空気をイオン化させ、この中を圧縮空気等によって送り出された粉体塗料を通過させることによって、粉体塗料を帯電させるコロナ帯電式と、粉体塗装ガン内部に、粉体塗料と帯電序列の異なる材料からなり、粉体塗料と接触することにより、粉体塗料を帯電させる摩擦帯電式とがある。また、流動浸漬法では、流動層内にイオン化した空気を送り込むことにより粉体塗料を帯電させることができる。
【0041】
図7から図25に、素子の所定の部分に保護材を塗装するための方法を示した。
【0042】
まず図7から図13については、請求項6記載の基台表面上に感光性樹脂を塗装し、露光、現像して不要部分を取り除き、マスキングを設ける方法を示している。
【0043】
図7,図8に示すように、素子の全体を覆うようにレジスト膜4を形成する。
レジスト膜4としては、ポジ型或いはネガ型の双方を用いることができる。また、レジスト膜4としては、紫外線硬化樹脂,紫外線崩壊樹脂,電子線硬化樹脂,電子線崩壊樹脂,可視光硬化樹脂,可視光崩壊樹脂,X線硬化樹脂,X線崩壊樹脂,放射線硬化樹脂,放射線崩壊樹脂等のエネルギー線硬化樹脂やエネルギー線崩壊樹脂が好適に用いられる。具体的にはエポキシ系樹脂(フェノールノボラックなど)やアクリル系樹脂(ウレタンアクリレートなど)この様にビームにより硬化或いは崩壊する材料を用いることで、極めて精度良くパターニングすることができる。また、レジスト膜4としては、熱硬化型樹脂や熱崩壊樹脂も使用可能である。具体的材料としてはアクリル系樹脂,ウレタン樹脂,エポキシ樹脂,尿素樹脂,メラニン樹脂等がある。
【0044】
レジスト膜4と形成方法としては、塗布して乾燥させる方法や、電着法によって形成し、乾燥させる方法がある。特に電着法による形成法においては、薄くレジスト膜4が形成でき、しかも素子の角部に形成されるレジスト膜4が丸くならないので特に好ましい。すなわち、素子の表面に沿ってレジスト膜4が形成されやすい。この電着法でレジスト膜4を形成する場合には、その膜厚は3〜30μm(好ましくは5〜20μm)とすることが好ましく、膜厚が3μmより小さいと、十分に素子を覆うことができず、後述する保護材が付着しては行けない部分に付着する可能性があり、しかも30μmより厚いと、レジスト膜4が丸みを帯びてしまい精度良い保護材が形成しにくい。又電着法以外にも静電粉体紫外線塗装等によって、レジスト膜を形成しても良い。
【0045】
本実施の形態では、紫外線崩壊樹脂をレジスト膜4として用いた場合について説明する。先ず、レジスト膜4を電着法にて素子上に形成し、80〜120℃の温度で5〜10分乾燥させる。次に図9に示すA領域にのみ遮蔽板などを介して紫外線を数秒から十数秒照射する。この時紫外線はA領域で示される素子の側面全周に渡って照射される。このA領域には素子部3が対向している。B領域は端子部となる部分である。
【0046】
次に、素子を現像剤にて現像すると、紫外線が照射された部分(ほぼA領域)のレジスト膜4が除去され、素子部3が表出し、B領域のレジスト膜4が素子の両端部に残る(図10,図11参照)。
【0047】
また、紫外線硬化樹脂をレジスト膜4として用いる場合には、紫外線をやはり遮蔽板などを用いて図9に示すB領域のみに照射して、現像することでA領域のレジスト膜4を除去し、B領域のレジスト膜4を残留させる。
【0048】
以上の様にB領域、すなわち端子部となる領域に非常に精度良くレジスト膜4を残留させることができるので、後述する保護材が端子部を形成しようとする部分に付着することを防止でき、しかも保護材の素子中心側端部の凹凸を極めて小さくすることができる。
【0049】
なお、本実施の形態では、レジスト膜4を素子の全面に形成したが、例えば、電着法などでレジスト膜4や後述の保護材を形成する場合には、図1に示す両端面1bに導電性を有する治具部材を当接させて製造時の搬送等を容易にした場合には、レジスト膜4は実質的に素子の全側面上にのみ形成される。従って、レジスト膜4は少なくとも素子の側面上に形成することが好ましい。
【0050】
次に図12,図13に示すように静電粉体塗装によって、塗装された膜で構成された保護材5が素子部3を覆うように形成する。この時保護材5はエポキシ系樹脂、ポリエステル系樹脂、アクリル系樹脂、ポリ塩化ビニール系樹脂、ポリエチレン系樹脂、ポリアミド系樹脂等などの樹脂材料の少なくとも1つをベースに構成された粉体塗料膜によって構成されている。保護材5の膜厚は平均で10μm〜25μm(好ましくは12〜20μm)とした方が好ましい。
【0051】
保護材5はハンダの融点である183℃で、燃焼したり、蒸発しない特性を有するものが好ましい。
【0052】
次に図14から図17については、請求項7記載の基台表面上で絶縁被膜が不要な部分に、予め覆いをかぶせることによりマスキングを設ける方法を示している。
【0053】
図14,図15に示すように、素子の一部分に覆いをかぶせることによりマスキング6を形成する。マスキング6の材質は金属、プラスチック、セラミックのいずれか、または、それらの複合物であってもよい。マスキング6の厚みCは、素子の幅に比較して、5分の1以上、5倍以内が好ましい。マスキング6の厚みCが素子の幅に比較して5分の1未満である場合には、マスキング6の機械的強度が劣り、破損しやすく、また、加工が困難になる。また、マスキング6の厚みCが素子の幅に比較して5倍を超える場合は、粉体塗装の際に、マスキング6が粉体の塗着を妨げるため、均一な塗膜を得ることが困難となる。マスキング6と素子との隙間Dは10μmから50μm、好ましくは10μmから20μmの範囲が望ましい。マスキング6と素子との隙間Dが10μm未満の場合は、マスキング6を素子に装着することが困難となり、また、マスキング6と素子との隙間Dは50μmを超える場合は、粉体塗装時に、粉体がマスキング6と素子との隙間に入り込んでしまい、後工程での端子電極形成の際に十分な端子電極面積を得ることができなくなる。
【0054】
図14,図15に示したように、マスキング6を形成した素子に粉体塗装を行うことにより、図16,図17に示すように、素子の所定の部分に粉体塗装を行うことができる。粉体塗装時には、粉体塗料はマスキング6の表面に付着しても、付着しなくてもよい。いずれにしても、後工程で、マスキング6は取り外して、粉体塗料を硬化させるからである。
【0055】
次に図18から図21については、請求項8記載の基台表面上で絶縁被膜が不要な部分に、帯電させた粉体塗料と同極性の電界を設ける方法を示している。
【0056】
図18,図19に示すように、素子の2つの側面を冶具で固定する。冶具を構成する基材7は、絶縁材であり、材質は、プラスチック、セラミック等からなる。基材7の内部を通る導線8は、その一端が素子の導通面である側面に接触し、多端は接地、または、電源に接続される。基材7の外側を覆う電極面9は、素子との距離が一番近い部分が一定の間隔Eを保つように配置されている。電極面9は、その一端が電源に接続されている。電極面9は、素子、および、導線8と電気的に遮断されている。
【0057】
粉体塗料を素子に塗装するときは、帯電させる粉体塗料の極性に対し、素子の極性は、導線8を通じて、接地されているか、または、逆極性にチャージされている。また、帯電させる粉体塗料の極性に対し、電極面9は、同極性にチャージされている。
【0058】
このような冶具により素子を保持し、静電粉体塗装することにより、チャージした粉体が素子付近に近づくと、接地、または、逆極性にチャージされた素子に粉体が付着する。素子が接地されている場合は、帯電した粉体粒子が素子に近づくと、素子の導通面に電気的な鏡像を形成し、クーロン力により粉体と素子とが接着する。また、素子が粉体とは逆極性にチャージされている場合は、帯電した粉体と素子とが電気的吸引力により接着する。一方、素子の電極面9付近では、電極面9が粉体とは電気的に逆極性にチャージされているため、粉体が近づいたときに、電極面9と電気的に反発するため、素子表面で、電極面9に近い部分は、電極面9から一定の距離以内には、粉体塗料が付着しない部分ができる。このようにして、素子表面上で、素子部3にのみ粉体塗料を塗装することができる(図20、図21)。図21に示した素子の冶具側の端から粉体塗装される部位までの距離Eは、粉体の帯電量と電極面9に印加する電圧により調整される。
【0059】
次に図22から図25については、請求項9記載の基台表面上で絶縁被膜が不要な部分に、気体を吹きかける方法を示している。
【0060】
図22,図23に示すように、素子の2つの側面を冶具10で固定する。冶具10は、素子を保持する際に、素子の側面の一部を覆うように固定する。字具10の材質は、金属、プラスチック、セラミックのいずれか、または、それらの複合物であってもよい。冶具10には冶具を貫通する穴11が設けられている。粉体塗装の際には、冶具10に設けられた穴11を通じて、冶具10の外側から、素子側へ、所定の圧力、流量で空気等の気体が供給される。
【0061】
このような冶具により素子を保持し、粉体塗装することにより、粉体が素子付近に近づくと、素子の表面に粉体が付着する。一方、素子の冶具10付近では、冶具10側から吹き付けられる気体の圧力により、粉体塗料の付着が妨げられる。このようにして、素子表面上で、素子部3にのみ粉体塗料を塗装することができる(図24、図25)。冶具10の厚みGは、素子の幅に比較して、5分の1以上、5倍以内が好ましい。冶具10の厚みGが素子の幅に比較して5分の1未満である場合には、冶具10の機械的強度が劣り、破損しやすく、また、加工が困難になる。また、冶具10の厚みGが素子の幅に比較して5倍を超える場合は、粉体塗装の際に、冶具10粉体の塗着を妨げるため、均一な塗膜を得ることが困難となる。図25に示した素子の冶具側の端から粉体塗装される部位までの距離Hは、冶具10の外側から、素子側へ供給される気体の圧力と流量により調整される。
【0062】
図7から図25に、素子の所定の部分に保護材を塗装するための各種方法を示したが、以下に、保護材を塗装した後の工程について述べる。
【0063】
図7から図25で素子の所定の部分に保護材を塗装、硬化させた後に、それぞれの方法で素子の端子部をマスキングするために用いたレジスト膜、冶具等を除く。図26及び図27にレジスト膜、冶具等を除いた素子の状態を示した。
【0064】
素子の両端に形成されたレジスト膜4を除去する方法としては、例えばレジスト膜4をエネルギー線崩壊樹脂で構成した場合には、紫外線などを少なくともレジスト膜4に照射した後に現像剤などによって、現像しほぼ100%レジスト膜4を除去し、形成膜2を表出させる。また、その他の、保護材を塗装する方法で述べた、素子を保持するための冶具の除去については、冶具と素子とを機械的に引き離すことによって、除去する。
【0065】
図28,図29において、端子電極12は素子の両端に表出した形成膜2の上に形成されている。端子電極12は単層或いは複数層を積層した積層構造で形成されている。端子電極12は鍍金法,スパッタリング法,蒸着法等の薄膜形性技術や導電性ペーストを塗布して焼き付ける方法などが挙げられる。
【0066】
本実施の形態では、一度にたくさんの端子電極12が形成でき、しかも保護材5をパターンとして用いることができる鍍金法(特に電界鍍金法)を用いた。
【0067】
端子電極12は耐食層か接合層の少なくとも一方を単層或いは積層構造として構成される。
【0068】
耐食層としては、Ti,Ni,W,Cr等の腐食しにくい金属膜や、それら金属材料の合金膜(Ni−Cr等)等の耐食膜を膜厚0.5〜3μmの膜厚で構成することが良い。特に、Ni単体か若しくはNi合金を用いることが、特性面やコスト面等で優れている。
【0069】
更に、耐食膜もしくは形成膜2の上に半田や鉛フリーの接合材(Sn単体もしくはSnにAg,Cu,Zn,Bi,Inの少なくとも一つを含ませた鉛フリー半田等)で構成された接合膜を5〜10μmの膜厚で形成しても良い。
【0070】
この様に構成することで、端子電極12の耐蝕性や或いは回路基板などとの接合性を向上させることができる。
【0071】
なお、端子電極12を形成した際には、好ましくは端子電極12の表面が保護材5の表面よりも2μm以上突出する構成となるようにした方が良い。なお、生産性等を考慮すると前記突出量は7μm以下とする法が好ましい。この様な構成とすることで、回路基板などの上に実装した際に両端の端子電極12が回路基板上のランドなどと接触することになり、実装性が向上する。
【0072】
以上の様に、製造された電子部品は保護材5を、レジスト膜4を用いてパターニングして構成するので、従来の塗布による保護材の形成の場合よりも、精度良く保護材を形成でき、しかも従来の様に電着で保護材5を形成した場合等に発生していた不要箇所への電着膜の付着を防止でき、電着膜の取り除き作業などが発生せず生産性が向上する。
【0073】
また、以上の様な構成によれば、保護材5と両端の形成膜2の境界部もしくは保護材5と端子電極12との境界部の凹凸の差を7μm以下とすることでき、端子部となる形成膜2もしくは端子電極12の寸法精度を極めて高くすることができるので、素子立ち現象の防止等を行うことができる。
【0074】
なお、上記電子部品は長さL1,幅L2,高さL3は以下の通りとなっていることが好ましい。
【0075】
L1=0.2〜2.0mm(好ましくは0.2〜1.0mm)
L2=0.1〜1.0mm(好ましくは0.1〜0.5mm)
L3=0.1〜1.0mm(好ましくは0.1〜0.5mm)
上記製法は特に小型の電子部品に特に有用であり、いわゆる1005サイズの電子部品、0603サイズの電子部品、0402サイズの電子部品及び0402〜1005サイズ範囲の電子部品に特に有用である。
【0076】
すなわち、電子部品の小型化にともない両端の端子部の寸法精度は特に実装性に影響を及ぼしており、端子部の寸法精度の悪化は素子立ち現象などの発生を誘発しやすい。
【0077】
なお、本実施の形態では、基台1の表面に素子部3を形成した電子部品の例で説明したが、素子部3を基台中に埋設して保護材5を設ける必要のある電子部品などにも適応でき、更には、本実施の形態では、基台1の全側面に渡って素子部3を形成し、基台1の全側面に渡って保護材を設けたが、例えば、基台1の側面の一面或いは数面に渡って素子部3を形成し、その素子部3を覆うように基台1の側面の一面或いは数面(全周ではない)に渡って保護材5を設けてもよい。例えば、基台1を板状とすることで、基台1の側面における一面に素子部3を形成し、その一面上に保護材5を設けていわゆるプレート型の電子部品にも適応できる。
【0078】
【発明の効果】
本発明は、基台にインダクタンス,抵抗,キャパシタの少なくとも一つの機能を有する素子部を形成し、基台の少なくとも側面上にレジスト膜を形成し、レジスト膜をパターニングして不要部分を除去し、除去した部分に保護材を形成し、レジスト膜の残留部分を除去したことで、レジスト膜を用いて保護材を形成することで、保護材の特に端部を精度良く形成できるので、端子部となる部分の寸法精度を向上させることができ、端子部のサイズの違いによる素子立ち現象などを防止でき、実装性を高めることができ、保護材が必要部分に付着することを防止できるので、作業性が良く生産性が向上する。
【図面の簡単な説明】
【図1】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図2】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図3】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図4】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図5】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図6】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図7】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図8】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図9】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図10】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図11】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図12】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図13】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図14】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図15】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図16】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図17】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図18】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図19】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図20】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図21】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図22】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図23】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図24】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図25】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図26】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図27】本発明の一実施の形態における電子部品の製造方法を示す断面図
【図28】本発明の一実施の形態における電子部品の製造方法を示す斜視図
【図29】本発明の一実施の形態における電子部品の製造方法を示す断面図
【符号の説明】
1 基台
2 形成膜
3 素子部
4 レジスト膜
5 保護材
6 マスキング
7 基材
8 導線
9 電極面
10 冶具
11 穴
12 端子電極
Claims (10)
- 基台にインダクタンス,抵抗,キャパシタの少なくとも一つの機能を有する素子部を形成し、前記基台の表面上に粉体塗料を塗装し、絶縁皮膜を形成する工法において、前記基台の表面上で絶縁被膜が不要な部分に予めマスキングを施し、前記基台の表面上に粉体塗料を塗装し、その後、マスキングを除去したことを特徴とする電子部品の製造方法。
- マスキングを除去した後に素子部と電気的に接続した端子電極を設けたことを特徴とする請求項1記載の電子部品の製造方法。
- 素子部を形成する際に基台表面上に形成膜を形成した後にトリミングにて溝を設けたり、或いはパターン形成にて構成したことを特徴とする請求項1記載の電子部品の製造方法。
- 粉体塗料を帯電させ、静電力により粉体塗料を塗装したことを特徴とする請求項1記載の電子部品の製造方法。
- 粉体塗料の平均粒径を5〜20μmとしたことを特徴とする請求項1記載の電子部品の製造方法。
- 基台表面上に感光性樹脂を塗装し、露光、現像して不要部分を取り除き、マスキングを設けることを特徴とする請求項1記載の電子部品の製造方法。
- 基台表面上で絶縁被膜が不要な部分に、予め覆いをかぶせることによりマスキングを設けることを特徴とする請求項1記載の電子部品の製造方法。
- 基台表面上で絶縁被膜が不要な部分に、帯電させた粉体塗料と同極性の電界を設けることを特徴とする請求項1記載の電子部品の製造方法。
- 基台表面上で絶縁被膜が不要な部分に、気体を吹きかけることを特徴とする請求項1記載の電子部品の製造方法。
- 柱状の基台の少なくとも全側面に連続した形成膜を形成し、前記基台の側面上に形成された形成膜にトリミングやパターニングにて素子部を形成し、前記基台表面上で絶縁被膜が不要な部分にマスキングを設け、表出した素子部上に粉体塗装により保護材を形成し、前記マスキングを除去したことを特徴とする電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002238087A JP2004079782A (ja) | 2002-08-19 | 2002-08-19 | 電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002238087A JP2004079782A (ja) | 2002-08-19 | 2002-08-19 | 電子部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004079782A true JP2004079782A (ja) | 2004-03-11 |
Family
ID=32021608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002238087A Withdrawn JP2004079782A (ja) | 2002-08-19 | 2002-08-19 | 電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004079782A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016175069A1 (ja) * | 2015-04-28 | 2016-11-03 | 信越化学工業株式会社 | 希土類磁石の製造方法 |
-
2002
- 2002-08-19 JP JP2002238087A patent/JP2004079782A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016175069A1 (ja) * | 2015-04-28 | 2016-11-03 | 信越化学工業株式会社 | 希土類磁石の製造方法 |
JP2016207985A (ja) * | 2015-04-28 | 2016-12-08 | 信越化学工業株式会社 | 希土類磁石の製造方法 |
US11084059B2 (en) | 2015-04-28 | 2021-08-10 | Shin-Etsu Chemical Co., Ltd. | Method for producing rare-earth magnet |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6946945B2 (en) | Electronic component and method of manufacturing the same | |
US4532152A (en) | Fabrication of a printed circuit board with metal-filled channels | |
CN110335739B (zh) | 线圈电子组件和制造该线圈电子组件的方法 | |
US6373368B1 (en) | Inductor and manufacturing method thereof | |
US20180247764A1 (en) | Electronic component and method for manufacturing the same | |
US9401242B2 (en) | Composite electronic component and composite electronic component manufacturing method | |
CN113593811A (zh) | 电感器部件以及电感器构造体 | |
JPH07263841A (ja) | 配線基板 | |
JPH09287092A (ja) | 透磁性コアの製造方法及びその装置 | |
JP2004079782A (ja) | 電子部品の製造方法 | |
JP2000243629A (ja) | インダクタおよびその製造方法 | |
JP3697271B2 (ja) | 回路基板の製造方法 | |
CN111837210B (zh) | 布线基板及其制造方法 | |
JPH10335142A (ja) | チップインダクタとその製造方法 | |
JPH07231154A (ja) | 立体回路の形成方法 | |
US20040082179A1 (en) | Method for forming metal coating and method for manufacturing chip electronic components | |
CN115116693A (zh) | 线圈部件及其制造方法 | |
CA2505315A1 (en) | Multi-layer circuit assembly and process for preparing the same | |
JP4857530B2 (ja) | 電子部品及びその製造方法 | |
CN112582150A (zh) | 电子部件 | |
JP2000054112A (ja) | マスキング方法 | |
JP2022153771A (ja) | インダクタおよびその製造方法 | |
JP4357792B2 (ja) | プリント配線板の製造方法 | |
CN111837209A (zh) | 布线基板的制造方法 | |
JPH0737720A (ja) | チップ部品及びその使用方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050818 |
|
RD01 | Notification of change of attorney |
Effective date: 20050913 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070730 |