JP2004079578A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2004079578A
JP2004079578A JP2002233756A JP2002233756A JP2004079578A JP 2004079578 A JP2004079578 A JP 2004079578A JP 2002233756 A JP2002233756 A JP 2002233756A JP 2002233756 A JP2002233756 A JP 2002233756A JP 2004079578 A JP2004079578 A JP 2004079578A
Authority
JP
Japan
Prior art keywords
solid
state imaging
semiconductor chip
region
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002233756A
Other languages
Japanese (ja)
Other versions
JP4352664B2 (en
JP2004079578A5 (en
Inventor
Ikuo Yoshihara
吉原 郁夫
Kazuhiro Hoshino
星野 和弘
Shinichi Kato
加藤 伸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002233756A priority Critical patent/JP4352664B2/en
Publication of JP2004079578A publication Critical patent/JP2004079578A/en
Publication of JP2004079578A5 publication Critical patent/JP2004079578A5/ja
Application granted granted Critical
Publication of JP4352664B2 publication Critical patent/JP4352664B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To improve resolution of a solid-state imaging device by solving the field curvature problem and to secure reliability by alleviating strain and stress on peripheral regions. <P>SOLUTION: A substrate 20 for mounting a semiconductor chip 10 having a solid-state imaging device, peripheral circuits, or the like, formed thereon is provided with a sliding mechanism that uses an external force to curve the solid-state imaging device formation region. The sliding mechanism gives stress to and curves the semiconductor chip 10, the curvature rate is then varied and adjusted before the semiconductor chip 10 is fixed at a prescribed position. The sliding mechanism curves only the solid-state imaging device formation region, and other regions outside the solid-state imaging device formation region, such as regions for peripheral circuits or for electrode pads, are left flat without being curved. The design eliminates junction leaks or the like in the peripheral circuit region, and simplifies the processes of flip-flop chip mounting, wire bonding, or the like, because the electrode pad region is flat. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、例えばCCDやCMOSセンサ等の固体撮像素子を高密度に実装したカメラモジュール等に用いられる半導体装置に関し、特に薄型で周辺ボケの少ない固体撮像装置を実現することができる半導体装置に関する。
【0002】
【従来の技術】
従来より、例えばCCDイメージセンサやCMOSイメージセンサといった固体撮像装置において、同一基板上に固体撮像素子形成領域と周辺回路領域を設けたものが提供されている。
一般的に、このような固体撮像装置の結像光学系に関しては、像面湾曲と呼ばれるレンズの収差が発生するという問題がある。
図10は、このような像面湾曲の発生原理を説明するための図であり、固体撮像素子1と結像光学系2との配置状態を示している。
図示のように、固体撮像素子1の中心部で合焦点位置をAに合わせても、撮像素子1の周辺部では像面湾曲の影響により焦点位置がBとなるため、焦点ずれが発生してしまう。
その結果、画像の中心部と周辺部とで画質が不均一になるなど、撮像特性の劣化が発生していた。
【0003】
さらに具体的には、撮像素子1の中心部Aがジャストフォーカスになるようにレンズマウントを行うと、撮像素子1の周辺部Bの画像はピンボケした画像になる。このため、レンズマウントの手法として、中心のフォーカスを若干デフォーカスさせて、周辺の解像度を高めるようなレンズマウントを行う。
しかし、この場合、画像の全体的な解像度は比較的改善できるが、中心から周辺までをジャストフォーカスにすることは、レンズの持つ収差の影響により不可能であった。
この他にも、カメラモジュールの厚みを薄くしたいという要求に対して、カメラモジュールを薄型化するほどレンズ設計が困難になるという問題もあった。
【0004】
そこで、従来より、上述のような像面湾曲の問題を解決し、レンズユニットを簡略化する目的で、例えば特開平10−108078号、特開2001−156278号、及び特開2001−284564号等に開示されるように、固体撮像素子を構成する半導体チップ全体を湾曲実装する技術が提案されている。
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来の湾曲実装技術では、半導体チップ全体を湾曲させて実装するため、半導体チップ上の全ての半導体回路素子について、シリコン基板結晶に表面歪応力がかかることになる。このため、例えば、像面湾曲の問題とは無関係な周辺回路領域についても表面歪応力が作用し、それによる基板表面の接合リークが生じ、周辺回路の信頼性を劣化させるという問題がある。
また、従来のように半導体チップを一律に湾曲させることは、高密度実装の点でも不利である。
さらに、半導体チップを外部回路と接続する電極パッド領域にも湾曲が生じることになり、半導体チップと外部回路とを接続するフリップチップ実装やワイヤボンディング等の工程を複雑化するという問題がある。
【0006】
そこで本発明の目的は、固体撮像素子に対する像面湾曲の問題を解決し、かつ、周辺部分にかかる歪応力を軽減でき、解像度の改善やレンズユニットの簡略化を達成できる半導体装置を提供することにある。
【0007】
【課題を解決するための手段】
本発明は前記目的を達成するため、複数の光電変換素子により被写体の撮像を行う固体撮像素子形成領域と、周辺回路領域とを同一基板上に形成した半導体チップを有し、前記半導体チップの固体撮像素子形成領域は湾曲されて形成され、前記周辺回路領域が平坦に形成されていることを特徴とする。
【0008】
また本発明は、複数の光電変換素子により被写体の撮像を行う固体撮像素子形成領域と、前記固体撮像素子形成領域の各素子と外部回路とを接続するための電極パッド領域とを同一基板上に形成した半導体チップを有し、前記半導体チップの固体撮像素子形成領域が所定の曲率で湾曲されて形成され、前記電極パッド領域が平坦に形成されていることを特徴とする。
【0009】
本発明の半導体装置では、半導体チップに設けられる固体撮像素子形成領域だけを所定の曲率に湾曲させて形成し、その他の周辺回路領域や電極パッド領域は平坦に形成したことから、固体撮像素子形成領域については像面湾曲の問題を解決し、周辺部分にかかる歪応力を軽減でき、接合リークの問題を解決し、かつ電極パッドによる接続性を改善でき、撮像装置における解像度の改善やレンズユニットの簡略化を達成することができる。
【0010】
【発明の実施の形態】
以下、本発明による半導体装置の実施の形態例について説明する。
本実施の形態例は、固体撮像素子形成領域と周辺回路領域や電極パッド領域とを同一半導体チップ上に形成した半導体装置において、固体撮像素子形成領域だけを湾曲して形成し、周辺回路領域や電極パッド領域を平坦に形成したものである。
具体的には、固体撮像素子や周辺回路等を形成したSiウェーハに裏面研削を行い、所定の厚さに薄型化する。その後、ダイシングを行い、個々の半導体チップに分割し、これを実装用基板に実装する。この際、実装用基板には、固体撮像素子形成領域を外部からの力によって湾曲させるスライド機構(応力付与手段)を設けることにより、このスライド機構によって半導体チップに応力を付与して湾曲させ、その湾曲率を可変調整した状態で、所定の位置にて固定する。
また、スライド機構は、固体撮像素子形成領域だけを湾曲させる構造とし、固体撮像素子形成領域の外側の周辺回路領域や電極パッド領域は、平坦なままの状態で固体撮像素子形成領域だけを湾曲させるようにする。
これにより、周辺回路領域における接合リーク等をなくし、信頼性を向上できるとともに、平坦な電極パッド部によってフリップチップ実装やワイヤボンディング等の作業を簡略化することができる。
【0011】
図1〜図3は、本発明の第1の実施の形態例による半導体装置を搭載したカメラモジュールの構成例を示す図であり、図1はカメラモジュールの各構成要素の組み付け状態を示す断面図、図2はカメラモジュールに搭載される半導体チップの各素子配置を示す平面図、図3はカメラモジュールに設けられる実装用基板とそのスライド機構を示す平面図である。
図1に示すように、本例のカメラモジュールは、半導体チップ10、実装用基板20、及びレンズユニット30で構成されている。
半導体チップ10は、図2に示すように、全体が長方形の薄板状に形成され、中央部に固体撮像素子形成領域11が形成され、その両側に周辺回路領域12が形成され、さらにその外側に電極パッド領域13が形成されている。
【0012】
固体撮像素子形成領域11には、CCD型センサである場合には、フォトダイオード(光電変換素子)を2次元配列で配置した単位画素や垂直、水平の各転送レジスタ等が設けられている。また、CMOS型センサの場合には、フォトダイオード及び各種画素トランジスタによって構成される2次元配列の単位画素や各種信号線等が設けられている。
また、周辺回路領域12は、固体撮像素子形成領域11の駆動回路や信号処理回路、さらには各種のバスライン等が設けられている。
さらに、電極パッド領域13は、半導体チップ10と外部回路とを接続するための複数の電極パッド13Aが配置されている。
なお、半導体チップ10は、デジタル信号処理回路を含むワンチップでデジタル出力が可能な機能を有するものを用いても良いし、または、信号処理回路を独立させて、センサ出力機能のみを有するものを用いても良い。
【0013】
実装用基板20は、Auバンプ14及びアンダーフィル材15を介して半導体チップ10を実装するものであり、図3に示すように、基板本体21及びスライド基板22より構成される。
基板本体21は、固体撮像素子形成領域11の受光面に対応する開口部21Aを有するとともに、この基板本体21の両側部には、スライド基板22をスライド自在に取り付けるためのスライドレール部21Bが設けられている。
スライド基板22は、スライドレール部21Bによってスライド自在に保持され、図3に示す矢印A方向にスライドするものである。
【0014】
この実装用基板20には、図示しない回路配線パターンが形成されており、この回路配線パターンに半導体チップ10の電極パッド13AがAuバンプ14を介して接続されている。また、電極パッド13AのAuバンプ14による接合部分には、アンダーフィル材15が充填され、接合状態が補強されている。
そして、この接合状態で、半導体チップ10の固体撮像素子形成領域11の受光面は、実装用基板20の開口部21Aに臨み、この開口部21Aを通してレンズユニット30からの光を受光する。
なお、開口部21Aには、シールガラス23が装着され、塵芥等の進入を防止している。
また、半導体チップ10は、カメラモジュールが組み立てれらた状態で、図1に示すように、固体撮像素子形成領域11だけが湾曲した状態で固定され、周辺回路領域12及び電極パッド領域13は平坦な状態に保持され、さらに図1では省略するモールド樹脂によって包囲されている。なお、このような湾曲形状を得る方法については後述する。
【0015】
また、レンズユニット30は、実装用基板20の上面に装着されるものであり、固定絞り31を設けた鏡筒32にレンズ33を設けたものである。なお、鏡筒32は、一体物であっても、ネジ式でレンズ部が可動するような機構を持たせたものであっても良い。
このようなカメラモジュールでは、固定絞り31及びレンズ33を通して入射した光が、半導体チップ10の固体撮像素子形成領域11に受光され、この固体撮像素子形成領域11によって画像信号に変換され、周辺回路領域12及び電極パッド領域13を経て実装基板側の回路に伝送される。
【0016】
次に、以上のようなカメラモジュールの組み立て工程と各要素の具体例について説明する。
図4は本実施の形態例によるカメラモジュールの組み立て工程を示す断面図である。
まず、図4(A)に示すように、実装用基板20に対する半導体チップ10のフリップチップ実装を行う。この際、半導体チップ10は湾曲させるために、厚さ50μmまで薄くする。なお、半導体チップ10の厚みの範囲としては、例えば20μmから70μmまでの範囲が望ましい。
このフリップチップ実装工程において、実装用基板20にAuバンプ14を形成し、超音波接合により実装用基板20と半導体チップ10を接合する。なお、ここでの実装方法としては、例えばAgペーストによる接合、異方性導電膜による接合等、別の方法であっても良い。
続いて、バンプ接合箇所にアンダーフィル材15を充填し、接合強度を補強する。
【0017】
次に、図4(B)に示すように、実装用基板20の基板本体21とスライド基板22のいずれか一方(図4ではスライド基板22側より)から力を加えて固体撮像素子形成領域11を下方に突出する方向に湾曲させる。この際、実装用基板20を電気的に画出し用ボードに接続し、測定用のモニタ上で出力画像を見ながら画面の中心及び4隅の解像度が最大となるような位置にスライド基板22を瞬間接着材等で固定する。
なお、ここで、解像度を確認する代わりに、所定のピッチで白黒の縦線を描いたパターンを撮像し、そのMTF(Modulation Transfer Function)を確認しながらフォーカス調整を行ってもよい。
【0018】
次に、図4(C)に示すように、半導体チップ10の補強としてモールド樹脂16を図示のように塗布形成する。
次に、固体撮像素子形成領域11等に付着した浮遊ゴミなどを除去するための洗浄を行い、シールガラス23を実装用基板20に接合し、固体撮像素子形成領域11を封止する。シールガラス23は赤外線カットフィルタ機能を持たせることもできる。また、例えば回折格子による色偽防止機構をもたせることも可能である。
次に、図4(D)に示すように、レンズユニット30を実装用基板20に固定する。
【0019】
以上のような工程により、湾曲した固体撮像素子形成領域を有する半導体装置が完成する。
なお、本実施の形態においては、スライド機構を有する実装用基板20の位置調整により、固体撮像素子形成領域の受光面の曲率を任意に変更することが可能であり、各種のレンズに適用することが可能である。
そして、固体撮像素子形成領域のみを湾曲させることにより、微小リークが問題となる周辺回路領域においては歪応力のない平坦なシリコン基板を用いることができ、回路の信頼性を向上できる。
さらに、パッド領域は、平坦な基板面を用いることにより、フリップチップ実装そのものに従来と同様の手法を流用でき、製造作業の簡略化を得ることが可能である。つまり、半導体チップをフリップチップ実装する相手側の基板を高精度な湾曲面にするような必要がなく、煩雑化を避けることができる。
これはワイヤボンディングにおいても同様な効果が得られる。つまり、従来と同様な平坦なチップ部分に対してワイヤボンディングをすれば良く、不安定な湾曲面に対してワイヤボンディングする必要はないという利点がある。
【0020】
図5は、本発明の第2の実施の形態例による半導体装置を搭載したカメラモジュールの構成例を示す図であり、カメラモジュールに設けられる実装用基板とそのスライド機構を示す平面図である。なお、半導体チップ及びレンズユニットの構成については第1の実施の形態例と共通であるため、図面は省略し、同一符号を用いて説明する。
本例は、半導体チップ10の両側からスライド基板をスライドさせて湾曲実装する場合の構成例である。すなわち、本例の実装基板40には、基板本体41に図中の左右両側から半導体チップ10を押圧する一対のスライド基板42、43が実装基板40の上下両側に設けられたスライドレール部41Bによってスライド自在に設けられている。
そして、半導体チップ10を湾曲実装する場合には、両側のスライド基板42、43を矢印A、B方向にスライドし、半導体チップ10の固体撮像素子形成領域11を所望の曲率で湾曲させる。
なお、基板本体41に形成した開口部41Aは、上述した開口部21Aと同様である。
また、カメラモジュールの組み立て製造工程は、半導体チップの湾曲方法を除いて図4に示した第1の実施の形態例と同様であるので、ここでは省略する。
【0021】
次に、以上のような第1、第2の実施の形態例において、半導体チップ10の固体撮像素子形成領域11のみを湾曲させる方法について説明する。
まず、第1の方法としては、半導体チップ10の周辺回路領域12及びパッド領域13を実装用基板20または実装用基板40に強固に接合して補強し、その平坦性が損なわれないようにした状態で、スライド基板22またはスライド基板42、43を移動することにより、固体撮像素子形成領域11のみを湾曲させることができる。
この際、半導体チップ10の周辺回路領域12及びパッド領域13と実装用基板20、40との接合強度、及び半導体チップ10の板厚を適宜選択することにより、容易に所望の湾曲状態を得ることが可能となる。
【0022】
また、第2の方法として、湾曲型による吸着実装を行うことが可能である。
図6は、この場合の湾曲型と実装作業の具体例を示す断面図である。
図示のように、湾曲型50には、半導体チップ10の固体撮像素子形成領域11の湾曲形状に対応する円弧状の凹部51と、周辺回路領域12及びパッド領域13を平坦に保持するための平坦部52が形成されるとともに、半導体チップ10を真空吸着するための複数の吸着孔53が凹部51から平坦部52にわたって分散して形成されている。
このような湾曲型50では、凹部51及び平坦部52を半導体チップ10に当てがった状態で、吸着孔53によって真空吸着を行い、固体撮像素子形成領域11だけを所望の湾曲形状に湾曲させることができる。
なお、この際の湾曲変形に同期して上述したスライド基板22または42、43をスライドさせ、半導体チップ10の変形に追従することが可能となる。
また、湾曲後の固定等の作業は上述した通りであるので説明は省略する。
【0023】
図7及び図8は、本発明の第3の実施の形態例による半導体装置を搭載したカメラモジュールの構成例を示す図であり、図7はカメラモジュールの各構成要素の組み付け状態を示す断面図、図8はカメラモジュールに搭載される半導体チップの各素子配置を示す平面図である。
本例の半導体チップ60は、中央部に固体撮像素子形成領域61が設けられているが、その側部にパッド領域62が設けられ、さらにその外側に周辺回路領域63が設けられている。
そして、本例では、半導体チップ60の周辺回路領域63を設けた外縁部分64を裏面方向に90°折り曲げることにより、幅方向に縮小したモジュールを構成するものである。なお、半導体チップ60の折り曲げられた部分自体は平坦であることから、周辺回路領域63での表面歪応力は小さいものとなり、接合リークの問題は生じない。
なお、その他の実装用基板及びレンズユニットについては、寸法上の変更はあるものの、基本的原理は上述した第1、第2の実施の形態例と同様であるので同一符号を付して説明は省略する。
【0024】
また、図9は、上述した第3の実施の形態例による半導体チップを湾曲実装する場合の湾曲型と実装作業の具体例を示す断面図である。
図示のように、湾曲型70には、半導体チップ60の固体撮像素子形成領域61の湾曲形状に対応する円弧状の凹部71と、パッド領域62を受けるエッジ部72と、周辺回路領域63を90°折れ曲がった状態で平坦に保持するための垂直平坦部73とを有する。
そして、凹部71及び垂直平坦部73には、半導体チップ10を真空吸着するための複数の吸着孔74が分散して形成されている。
このような湾曲型70により、半導体チップ60の固体撮像素子形成領域61を円弧状に吸着湾曲するとともに、周辺回路領域63を90°折り曲がった状態に整形し、図7に示すようなカメラモジュールを得ることができる。
なお、周辺回路領域63の90°折り曲げ加工は、真空吸着だけでなく、予め機械的に曲げるような処理で実現することもできる。また、湾曲型の具体的形状等は、図示のものに限らず、種々変形が可能である。
例えば、湾曲型の形状は半円筒状又は球面状のいずれであってもよく、また、湾曲面は一定の曲率をもった理想曲面でなくてもよい。
【0025】
以上説明したように、本発明の各実施の形態例によれば、固体撮像素子の受光面をレンズの像面湾曲収差を吸収するように湾曲させることができ、薄型で、かつ、画面の全領域に渡ってフォーカスが合った固体撮像素子を搭載した半導体装置を得ることができる。
また、固体撮像素子形成領域の湾曲率は、出力画像をモニタしながら調整することが可能であり、固体差の少ない、精度の高い工法が実現できる。
また、設計の異なるレンズに最適な湾曲位置で固体撮像素子を実装することも可能であり、レンズ設計に依存しない精密な固体撮像素子を製造することができる。
また、半導体チップの一部を折り曲げた状態でカメラモジュールに組み込むことも可能であり、固体撮像素子ならびにカメラモジュールの小型化に貢献することができる。
【0026】
なお、以上の実施の形態例では、同一チップ上に固体撮像素子形成領域、周辺回路領域、及びパッド領域を設けた場合について説明したが、同一チップ上に固体撮像素子形成領域と周辺回路領域、あるいは同一チップ上に固体撮像素子形成領域とパッド領域を設けた素子構成のものについても同様に適用し得るものである。
また、本発明に適用する撮像素子としては、CCD型やCMOS型等の各種の形態のものに適用できるものである。
【0027】
【発明の効果】
以上説明したように本発明の半導体装置によれば、半導体チップに設けられる固体撮像素子形成領域だけを所定の曲率に湾曲させて形成し、その他の周辺回路領域や電極パッド領域は平坦に形成したことから、固体撮像素子形成領域については像面湾曲の問題を解決し、周辺部分にかかる歪応力を軽減でき、接合リークの問題を解決し、かつ電極パッドによる接続性を改善でき、撮像装置における解像度の改善やレンズユニットの簡略化を達成できる効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態例による半導体装置を搭載したカメラモジュールの各構成要素の組み付け状態を示す断面図である。
【図2】図1に示すカメラモジュールに搭載される半導体チップの各素子配置を示す平面図である。
【図3】図1に示すカメラモジュールに設けられる実装用基板とそのスライド機構を示す平面図である。
【図4】図1に示すカメラモジュールの組み立て工程を示す断面図である。
【図5】本発明の第2の実施の形態例による半導体装置を搭載したカメラモジュールに設けられる実装用基板とそのスライド機構を示す平面図である。
【図6】図1及び図5に示す半導体チップに用いる湾曲型と実装作業の具体例を示す断面図である。
【図7】本発明の第3の実施の形態例による半導体装置を搭載したカメラモジュールの各構成要素の組み付け状態を示す断面図である。
【図8】図7に示すカメラモジュールに搭載される半導体チップの各素子配置を示す平面図である。
【図9】図7に示す半導体チップに用いる湾曲型と実装作業の具体例を示す断面図である。
【図10】従来の固体撮像装置において生じる像面湾曲の発生原理を説明する側面図である。
【符号の説明】
10……半導体チップ、11……固体撮像素子形成領域、12……周辺回路領域、13……電極パッド領域、20……実装用基板、21……基板本体、21A……開口部、21B……スライドレール部、22……スライド基板、23……シールガラス、30……レンズユニット、31……固定絞り、32……鏡筒、33……レンズ。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device used for a camera module or the like on which a solid-state imaging device such as a CCD or a CMOS sensor is mounted at a high density, and more particularly to a semiconductor device capable of realizing a thin solid-state imaging device with less peripheral blur.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, there has been provided a solid-state imaging device such as a CCD image sensor or a CMOS image sensor in which a solid-state imaging element formation region and a peripheral circuit region are provided on the same substrate.
Generally, such an imaging optical system of a solid-state imaging device has a problem that lens aberration called field curvature occurs.
FIG. 10 is a diagram for explaining the principle of occurrence of such field curvature, and shows an arrangement state of the solid-state imaging device 1 and the imaging optical system 2.
As shown in the figure, even if the focus position is set to A at the center of the solid-state imaging device 1, the focal position becomes B due to the influence of the curvature of field in the peripheral portion of the imaging device 1. I will.
As a result, the imaging characteristics have deteriorated, for example, the image quality becomes non-uniform between the central portion and the peripheral portion of the image.
[0003]
More specifically, when the lens mount is performed so that the central portion A of the image sensor 1 is in the just focus, the image of the peripheral portion B of the image sensor 1 becomes an out-of-focus image. For this reason, as a method of lens mounting, a lens mount that slightly defocuses the center focus and increases the peripheral resolution is performed.
However, in this case, the overall resolution of the image can be relatively improved, but it is impossible to make the focus from the center to the periphery just because of the aberration of the lens.
In addition to this, there is a problem that the thinner the camera module, the more difficult the lens design becomes in response to a demand to reduce the thickness of the camera module.
[0004]
Therefore, conventionally, for the purpose of solving the above-described problem of the field curvature and simplifying the lens unit, for example, JP-A-10-108078, JP-A-2001-156278, JP-A-2001-284564, and the like. As disclosed in Japanese Patent Application Laid-Open No. H11-260, a technique for bending and mounting the entire semiconductor chip constituting a solid-state imaging device has been proposed.
[0005]
[Problems to be solved by the invention]
However, in the above-described conventional curved mounting technology, since the entire semiconductor chip is mounted in a curved state, surface strain stress is applied to the silicon substrate crystal for all semiconductor circuit elements on the semiconductor chip. For this reason, for example, there is a problem that a surface strain stress acts on a peripheral circuit region irrelevant to the problem of the curvature of field, thereby causing a junction leak on the substrate surface and deteriorating the reliability of the peripheral circuit.
In addition, uniformly bending a semiconductor chip as in the related art is disadvantageous in terms of high-density mounting.
In addition, the electrode pad region for connecting the semiconductor chip to the external circuit is also curved, and there is a problem that the steps of flip-chip mounting and wire bonding for connecting the semiconductor chip and the external circuit are complicated.
[0006]
Therefore, an object of the present invention is to provide a semiconductor device which can solve the problem of field curvature with respect to a solid-state imaging device, can reduce the strain stress applied to the peripheral portion, and can improve the resolution and simplify the lens unit. It is in.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, the present invention has a solid state imaging device forming region for imaging a subject by a plurality of photoelectric conversion elements, and a semiconductor chip having a peripheral circuit region formed on the same substrate, wherein the solid state of the semiconductor chip is The imaging element formation region is formed to be curved, and the peripheral circuit region is formed to be flat.
[0008]
Further, according to the present invention, a solid-state imaging device formation region for imaging a subject by a plurality of photoelectric conversion elements, and an electrode pad region for connecting each device of the solid-state imaging device formation region and an external circuit are formed on the same substrate. The semiconductor chip is formed, and the solid-state imaging element formation region of the semiconductor chip is formed to be curved with a predetermined curvature, and the electrode pad region is formed flat.
[0009]
In the semiconductor device of the present invention, only the solid-state imaging element formation region provided on the semiconductor chip is formed to be curved at a predetermined curvature, and the other peripheral circuit regions and electrode pad regions are formed flat. In the area, the field curvature problem can be solved, the strain stress applied to the peripheral part can be reduced, the junction leak problem can be solved, and the connectivity by the electrode pads can be improved. Simplification can be achieved.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of a semiconductor device according to the present invention will be described.
In the present embodiment, in a semiconductor device in which a solid-state imaging device formation region and a peripheral circuit region and an electrode pad region are formed on the same semiconductor chip, only the solid-state imaging device formation region is formed to be curved, and the peripheral circuit region and the The electrode pad region is formed flat.
Specifically, the back surface is ground on the Si wafer on which the solid-state imaging device, peripheral circuits, and the like are formed, and the thickness is reduced to a predetermined thickness. Thereafter, dicing is performed to divide the semiconductor chips into individual semiconductor chips, which are mounted on a mounting substrate. At this time, the mounting substrate is provided with a slide mechanism (stress applying means) that bends the solid-state imaging element formation region by an external force, so that the slide mechanism applies a stress to the semiconductor chip and bends the semiconductor chip. With the curvature adjusted variably, it is fixed at a predetermined position.
In addition, the slide mechanism has a structure in which only the solid-state imaging device formation region is curved, and the peripheral circuit region and the electrode pad region outside the solid-state imaging device formation region bend only the solid-state imaging device formation region while remaining flat. To do.
This eliminates junction leaks and the like in the peripheral circuit region, improves reliability, and simplifies operations such as flip-chip mounting and wire bonding using flat electrode pads.
[0011]
1 to 3 are views showing a configuration example of a camera module on which a semiconductor device according to a first embodiment of the present invention is mounted, and FIG. 1 is a cross-sectional view showing an assembled state of each component of the camera module. FIG. 2 is a plan view showing the arrangement of elements of a semiconductor chip mounted on the camera module, and FIG. 3 is a plan view showing a mounting board provided on the camera module and a slide mechanism thereof.
As shown in FIG. 1, the camera module of the present embodiment includes a semiconductor chip 10, a mounting substrate 20, and a lens unit 30.
As shown in FIG. 2, the semiconductor chip 10 is entirely formed in a rectangular thin plate shape, a solid-state imaging element formation region 11 is formed in a central portion, a peripheral circuit region 12 is formed on both sides thereof, and furthermore, outside thereof. An electrode pad region 13 is formed.
[0012]
In the case of a CCD type sensor, the solid-state imaging element formation area 11 is provided with unit pixels in which photodiodes (photoelectric conversion elements) are arranged in a two-dimensional array, vertical and horizontal transfer registers, and the like. Further, in the case of a CMOS sensor, a two-dimensional array of unit pixels, various signal lines, and the like constituted by a photodiode and various pixel transistors are provided.
Further, the peripheral circuit region 12 is provided with a drive circuit and a signal processing circuit for the solid-state imaging device formation region 11, and various bus lines and the like.
Further, in the electrode pad region 13, a plurality of electrode pads 13A for connecting the semiconductor chip 10 and an external circuit are arranged.
The semiconductor chip 10 may be a device having a function capable of digital output in a single chip including a digital signal processing circuit, or a device having only a sensor output function by making the signal processing circuit independent. May be used.
[0013]
The mounting substrate 20 mounts the semiconductor chip 10 via the Au bumps 14 and the underfill material 15, and includes a substrate main body 21 and a slide substrate 22, as shown in FIG.
The substrate main body 21 has an opening 21A corresponding to the light receiving surface of the solid-state imaging element formation region 11, and slide rails 21B for slidably mounting a slide substrate 22 are provided on both sides of the substrate main body 21. Have been.
The slide substrate 22 is slidably held by a slide rail portion 21B and slides in the direction of arrow A shown in FIG.
[0014]
A circuit wiring pattern (not shown) is formed on the mounting substrate 20, and the electrode pads 13A of the semiconductor chip 10 are connected to the circuit wiring pattern via the Au bumps. In addition, an underfill material 15 is filled in a bonding portion of the electrode pad 13A by the Au bump 14, and the bonding state is reinforced.
Then, in this joined state, the light receiving surface of the solid-state imaging element formation region 11 of the semiconductor chip 10 faces the opening 21A of the mounting substrate 20, and receives light from the lens unit 30 through the opening 21A.
In addition, a seal glass 23 is attached to the opening 21A to prevent ingress of dust and the like.
In addition, the semiconductor chip 10 is fixed in a state where only the solid-state imaging element formation region 11 is curved as shown in FIG. 1 in a state where the camera module is assembled, and the peripheral circuit region 12 and the electrode pad region 13 are flat. It is held in a state, and is surrounded by a mold resin which is omitted in FIG. A method for obtaining such a curved shape will be described later.
[0015]
The lens unit 30 is mounted on the upper surface of the mounting substrate 20, and has a lens barrel 33 provided with a lens barrel 32 provided with a fixed diaphragm 31. Note that the lens barrel 32 may be an integral body, or may be a screw type having a mechanism capable of moving a lens unit.
In such a camera module, light incident through the fixed diaphragm 31 and the lens 33 is received by the solid-state imaging device forming region 11 of the semiconductor chip 10, converted into an image signal by the solid-state imaging device forming region 11, and converted into a peripheral circuit region. The signal is transmitted to the circuit on the mounting substrate side via the electrode pad region 12 and the electrode pad region 13.
[0016]
Next, an assembling process of the above-described camera module and specific examples of each element will be described.
FIG. 4 is a sectional view showing an assembling process of the camera module according to the present embodiment.
First, as shown in FIG. 4A, the semiconductor chip 10 is flip-chip mounted on the mounting substrate 20. At this time, the semiconductor chip 10 is thinned to a thickness of 50 μm to bend. The thickness of the semiconductor chip 10 is desirably in a range of, for example, 20 μm to 70 μm.
In this flip chip mounting step, the Au bumps 14 are formed on the mounting substrate 20 and the mounting substrate 20 and the semiconductor chip 10 are bonded by ultrasonic bonding. The mounting method here may be another method such as bonding using an Ag paste or bonding using an anisotropic conductive film.
Subsequently, the underfill material 15 is filled in the bump joining portion to reinforce the joining strength.
[0017]
Next, as shown in FIG. 4B, a force is applied from one of the substrate body 21 of the mounting substrate 20 and the slide substrate 22 (from the slide substrate 22 side in FIG. 4) to form the solid-state imaging element formation region 11. Are bent in a direction protruding downward. At this time, the mounting substrate 20 is electrically connected to the image drawing board, and the slide substrate 22 is positioned at a position where the resolution at the center and four corners of the screen is maximized while viewing the output image on the monitor for measurement. Is fixed with an instant adhesive or the like.
Here, instead of checking the resolution, a pattern in which black and white vertical lines are drawn at a predetermined pitch may be imaged, and the focus adjustment may be performed while checking the MTF (Modulation Transfer Function).
[0018]
Next, as shown in FIG. 4C, a mold resin 16 is applied and formed as shown in FIG.
Next, cleaning is performed to remove floating dust and the like attached to the solid-state imaging device formation region 11 and the like, the seal glass 23 is bonded to the mounting substrate 20, and the solid-state imaging device formation region 11 is sealed. The seal glass 23 may have an infrared cut filter function. Further, for example, a color false prevention mechanism using a diffraction grating can be provided.
Next, as shown in FIG. 4D, the lens unit 30 is fixed to the mounting substrate 20.
[0019]
Through the steps described above, a semiconductor device having a curved solid-state imaging element formation region is completed.
In the present embodiment, it is possible to arbitrarily change the curvature of the light receiving surface of the solid-state imaging element formation region by adjusting the position of the mounting substrate 20 having the slide mechanism, and to apply the present invention to various types of lenses. Is possible.
Then, by bending only the solid-state imaging element formation region, a flat silicon substrate free from strain stress can be used in a peripheral circuit region where minute leakage is a problem, and the reliability of the circuit can be improved.
Furthermore, by using a flat substrate surface for the pad region, the same method as in the past can be used for flip chip mounting itself, and simplification of the manufacturing operation can be obtained. In other words, it is not necessary to make the mating substrate on which the semiconductor chip is flip-chip mounted a highly accurate curved surface, and it is possible to avoid complication.
This has the same effect in wire bonding. That is, there is an advantage that wire bonding may be performed on a flat chip portion similar to the conventional one, and it is not necessary to perform wire bonding on an unstable curved surface.
[0020]
FIG. 5 is a diagram showing a configuration example of a camera module on which a semiconductor device according to a second embodiment of the present invention is mounted, and is a plan view showing a mounting board provided in the camera module and a slide mechanism thereof. Since the configurations of the semiconductor chip and the lens unit are common to those of the first embodiment, the drawings are omitted and the description will be made using the same reference numerals.
This example is a configuration example in the case where the slide substrate is slid from both sides of the semiconductor chip 10 and mounted in a curved manner. That is, the mounting board 40 of the present example is provided with a pair of slide boards 42 and 43 for pressing the semiconductor chip 10 from the left and right sides of the board body 41 on the board body 41 by the slide rail portions 41B provided on the upper and lower sides of the mounting board 40. It is slidably provided.
When the semiconductor chip 10 is mounted in a curved manner, the slide substrates 42 and 43 on both sides are slid in the directions of arrows A and B, and the solid-state imaging element formation region 11 of the semiconductor chip 10 is curved with a desired curvature.
The opening 41A formed in the substrate main body 41 is the same as the above-described opening 21A.
The camera module assembling / manufacturing process is the same as that of the first embodiment shown in FIG. 4 except for the method of bending the semiconductor chip.
[0021]
Next, a method for bending only the solid-state imaging element formation region 11 of the semiconductor chip 10 in the first and second embodiments as described above will be described.
First, as a first method, the peripheral circuit region 12 and the pad region 13 of the semiconductor chip 10 are firmly joined to the mounting substrate 20 or the mounting substrate 40 and reinforced so that their flatness is not impaired. In this state, by moving the slide substrate 22 or the slide substrates 42 and 43, only the solid-state imaging element formation region 11 can be curved.
At this time, a desired bending state can be easily obtained by appropriately selecting the bonding strength between the peripheral circuit region 12 and the pad region 13 of the semiconductor chip 10 and the mounting substrates 20 and 40, and the thickness of the semiconductor chip 10. Becomes possible.
[0022]
As a second method, it is possible to perform suction mounting by a curved type.
FIG. 6 is a cross-sectional view showing a specific example of the bending type and the mounting operation in this case.
As shown in the drawing, the curved mold 50 has an arc-shaped concave portion 51 corresponding to the curved shape of the solid-state imaging device forming region 11 of the semiconductor chip 10 and a flat surface for holding the peripheral circuit region 12 and the pad region 13 flat. A portion 52 is formed, and a plurality of suction holes 53 for vacuum-sucking the semiconductor chip 10 are formed in a distributed manner from the concave portion 51 to the flat portion 52.
In such a curved mold 50, vacuum suction is performed by the suction holes 53 in a state where the concave portion 51 and the flat portion 52 are in contact with the semiconductor chip 10, and only the solid-state imaging element formation region 11 is curved into a desired curved shape. be able to.
In addition, it is possible to slide the slide substrate 22 or 42 or 43 described above in synchronization with the bending deformation at this time, and to follow the deformation of the semiconductor chip 10.
In addition, operations such as fixing after bending are the same as described above, and a description thereof will be omitted.
[0023]
7 and 8 are views showing a configuration example of a camera module on which a semiconductor device according to a third embodiment of the present invention is mounted, and FIG. 7 is a cross-sectional view showing an assembled state of each component of the camera module. FIG. 8 is a plan view showing the arrangement of each element of a semiconductor chip mounted on a camera module.
In the semiconductor chip 60 of this example, a solid-state imaging element formation region 61 is provided in the center portion, a pad region 62 is provided on a side portion thereof, and a peripheral circuit region 63 is provided outside the pad region 62.
In this example, the outer edge portion 64 of the semiconductor chip 60 where the peripheral circuit region 63 is provided is bent 90 ° in the back direction to form a module reduced in the width direction. Since the bent portion of the semiconductor chip 60 is flat, the surface strain stress in the peripheral circuit region 63 is small, and the problem of junction leakage does not occur.
Although the dimensions of other mounting substrates and lens units are changed, the basic principles are the same as those of the first and second embodiments described above. Omitted.
[0024]
FIG. 9 is a cross-sectional view showing a curved die and a specific example of a mounting operation when the semiconductor chip according to the third embodiment is bent and mounted.
As shown in the figure, the curved mold 70 includes an arc-shaped concave portion 71 corresponding to the curved shape of the solid-state imaging element forming region 61 of the semiconductor chip 60, an edge portion 72 receiving the pad region 62, and a peripheral circuit region 63. And a vertical flat portion 73 for holding flat in a bent state.
A plurality of suction holes 74 for vacuum-suctioning the semiconductor chip 10 are formed in the concave portion 71 and the vertical flat portion 73 in a dispersed manner.
With such a curved mold 70, the solid-state imaging element forming area 61 of the semiconductor chip 60 is suction-curved in an arc shape, and the peripheral circuit area 63 is shaped into a 90-degree bent state. Can be obtained.
The 90 ° bending process of the peripheral circuit region 63 can be realized not only by vacuum suction but also by a process of mechanically bending in advance. In addition, the specific shape of the curved type is not limited to the illustrated one, and various modifications are possible.
For example, the curved shape may be either a semi-cylindrical shape or a spherical shape, and the curved surface may not be an ideal curved surface having a constant curvature.
[0025]
As described above, according to each of the embodiments of the present invention, the light receiving surface of the solid-state imaging device can be curved so as to absorb the field curvature aberration of the lens. A semiconductor device mounted with a solid-state imaging device that is in focus over the region can be obtained.
In addition, the curvature of the solid-state imaging element formation region can be adjusted while monitoring the output image, and a highly accurate method with a small difference between individuals can be realized.
In addition, it is possible to mount the solid-state imaging device at an optimal curved position on a lens having a different design, and it is possible to manufacture a precise solid-state imaging device that does not depend on the lens design.
Further, it is possible to incorporate a part of the semiconductor chip into the camera module in a bent state, which can contribute to downsizing of the solid-state imaging device and the camera module.
[0026]
In the above embodiment, the case where the solid-state imaging device formation region, the peripheral circuit region, and the pad region are provided on the same chip has been described, but the solid-state imaging device formation region and the peripheral circuit region are provided on the same chip. Alternatively, the present invention can be similarly applied to an element having a solid-state imaging element formation region and a pad region on the same chip.
Further, as the image pickup device applied to the present invention, it is possible to apply the image pickup device to various types such as a CCD type and a CMOS type.
[0027]
【The invention's effect】
As described above, according to the semiconductor device of the present invention, only the solid-state imaging element forming region provided in the semiconductor chip is formed by bending to a predetermined curvature, and other peripheral circuit regions and electrode pad regions are formed flat. Therefore, for the solid-state imaging element formation region, the problem of field curvature can be solved, the strain stress applied to the peripheral portion can be reduced, the problem of junction leakage can be solved, and the connectivity by the electrode pads can be improved, and the This has the effect of improving the resolution and simplifying the lens unit.
[Brief description of the drawings]
FIG. 1 is a sectional view showing an assembled state of components of a camera module on which a semiconductor device according to a first embodiment of the present invention is mounted.
FIG. 2 is a plan view showing an arrangement of each element of a semiconductor chip mounted on the camera module shown in FIG. 1;
FIG. 3 is a plan view showing a mounting board provided in the camera module shown in FIG. 1 and a slide mechanism thereof.
FIG. 4 is a sectional view showing an assembling step of the camera module shown in FIG. 1;
FIG. 5 is a plan view showing a mounting board provided in a camera module on which a semiconductor device according to a second embodiment of the present invention is mounted and a slide mechanism thereof.
FIG. 6 is a cross-sectional view showing a specific example of a curved die used for the semiconductor chip shown in FIGS. 1 and 5 and a mounting operation.
FIG. 7 is a cross-sectional view illustrating an assembled state of components of a camera module equipped with a semiconductor device according to a third embodiment of the present invention.
8 is a plan view showing an arrangement of each element of a semiconductor chip mounted on the camera module shown in FIG. 7;
FIG. 9 is a cross-sectional view showing a specific example of a curved die used for the semiconductor chip shown in FIG. 7 and a mounting operation.
FIG. 10 is a side view illustrating the principle of occurrence of curvature of field that occurs in a conventional solid-state imaging device.
[Explanation of symbols]
Reference numeral 10: semiconductor chip, 11: solid-state imaging element formation region, 12: peripheral circuit region, 13: electrode pad region, 20: mounting substrate, 21: substrate body, 21A: opening, 21B ... ... Slide rail part, 22 ... Slide board, 23 ... Seal glass, 30 ... Lens unit, 31 ... Fixed aperture, 32 ... Barrel, 33 ... Lens.

Claims (8)

複数の光電変換素子により被写体の撮像を行う固体撮像素子形成領域と、周辺回路領域とを同一基板上に形成した半導体チップを有し、
前記半導体チップの固体撮像素子形成領域は湾曲されて形成され、前記周辺回路領域が平坦に形成されている、
ことを特徴とする半導体装置。
A solid-state imaging element forming region for imaging a subject by a plurality of photoelectric conversion elements, and a semiconductor chip having a peripheral circuit region formed on the same substrate;
The solid-state imaging element forming region of the semiconductor chip is formed to be curved, and the peripheral circuit region is formed to be flat,
A semiconductor device characterized by the above-mentioned.
前記周辺回路領域は前記固体撮像素子形成領域の各素子の駆動回路又は信号処理回路の少なくとも一方を含むことを特徴とする請求項1記載の半導体装置。2. The semiconductor device according to claim 1, wherein the peripheral circuit region includes at least one of a driving circuit and a signal processing circuit of each element in the solid-state imaging device formation region. 前記半導体チップは、前記固体撮像素子形成領域と同一基板上に形成され該固体撮像素子形成領域の各素子と外部回路とを接続するための電極パッド領域を有し、
前記半導体チップの電極パッド領域は平坦に形成されていることを特徴とする請求項1記載の半導体装置。
The semiconductor chip has an electrode pad region formed on the same substrate as the solid-state imaging device formation region and for connecting each element of the solid-state imaging device formation region to an external circuit,
2. The semiconductor device according to claim 1, wherein an electrode pad region of said semiconductor chip is formed flat.
前記半導体チップを実装する実装用基板を有し、前記実装用基板に設けられた応力付与手段によって前記半導体チップの基板面方向に応力を付与することにより、前記固体撮像素子形成領域が湾曲されていることを特徴とする請求項1記載の半導体装置。The solid-state imaging device forming region is curved by applying a stress in a substrate surface direction of the semiconductor chip by a stress applying unit provided on the mounting substrate, the mounting substrate having the mounting substrate on which the semiconductor chip is mounted. The semiconductor device according to claim 1, wherein 前記半導体チップの周辺回路領域を設けた部分が、前記固体撮像素子形成領域を設けた部分に対して半導体チップの裏面方向に折れ曲がっていることを特徴とする請求項1記載の半導体装置。2. The semiconductor device according to claim 1, wherein a portion where the peripheral circuit region of the semiconductor chip is provided is bent in a direction toward a back surface of the semiconductor chip with respect to a portion where the solid-state imaging device formation region is provided. 複数の光電変換素子により被写体の撮像を行う固体撮像素子形成領域と、前記固体撮像素子形成領域の各素子と外部回路とを接続するための電極パッド領域とを同一基板上に形成した半導体チップを有し、
前記半導体チップの固体撮像素子形成領域が所定の曲率で湾曲されて形成され、前記電極パッド領域が平坦に形成されている、
ことを特徴とする半導体装置。
A semiconductor chip in which a solid-state imaging element forming area for imaging a subject by a plurality of photoelectric conversion elements and an electrode pad area for connecting each element of the solid-state imaging element forming area and an external circuit are formed on the same substrate. Have
The solid-state imaging element forming region of the semiconductor chip is formed to be curved at a predetermined curvature, and the electrode pad region is formed flat.
A semiconductor device characterized by the above-mentioned.
前記半導体チップを実装する実装用基板を有し、前記実装用基板に設けられた応力付与手段によって前記半導体チップの基板面方向に応力を付与することにより、前記固体撮像素子形成領域が湾曲されていることを特徴とする請求項5記載の半導体装置。The solid-state imaging device forming region is curved by applying a stress in a substrate surface direction of the semiconductor chip by a stress applying unit provided on the mounting substrate, the mounting substrate having the mounting substrate on which the semiconductor chip is mounted. 6. The semiconductor device according to claim 5, wherein: 前記半導体チップが前記電極パッド領域を介して前記実装用基板に設けられた回路配線に接続されていることを特徴とする請求項7記載の半導体装置。8. The semiconductor device according to claim 7, wherein said semiconductor chip is connected to circuit wiring provided on said mounting substrate via said electrode pad region.
JP2002233756A 2002-08-09 2002-08-09 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4352664B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002233756A JP4352664B2 (en) 2002-08-09 2002-08-09 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002233756A JP4352664B2 (en) 2002-08-09 2002-08-09 Semiconductor device and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2004079578A true JP2004079578A (en) 2004-03-11
JP2004079578A5 JP2004079578A5 (en) 2005-10-20
JP4352664B2 JP4352664B2 (en) 2009-10-28

Family

ID=32018805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002233756A Expired - Fee Related JP4352664B2 (en) 2002-08-09 2002-08-09 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4352664B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319614A (en) * 2005-05-12 2006-11-24 Konica Minolta Opto Inc Image sensor, camera module, and image sensing device
JP2008159823A (en) * 2006-12-25 2008-07-10 Matsushita Electric Ind Co Ltd Solid-state image sensing device and its manufacturing method
JP2012028620A (en) * 2010-07-26 2012-02-09 Sharp Corp Solid state imaging apparatus, and method for manufacturing the same, and electronic device
US20120147207A1 (en) * 2010-11-24 2012-06-14 Sony Corporation Solid-state imaging device and manufacturing method thereof, and electronic apparatus
KR20120101306A (en) * 2011-02-28 2012-09-13 소니 주식회사 Method of manufacturing solid-state imaging element, solid-state imaging and electronic apparatus
JP2012182244A (en) * 2011-02-28 2012-09-20 Sony Corp Method for manufacturing solid state imaging device, solid state imaging device and electronic equipment using the same
JP2012182194A (en) * 2011-02-28 2012-09-20 Sony Corp Solid-state imaging device and electronic equipment
JP2012182243A (en) * 2011-02-28 2012-09-20 Sony Corp Method for manufacturing solid state imaging device, solid state imaging device and electronic equipment using the same
JP2016197788A (en) * 2015-04-02 2016-11-24 キヤノン株式会社 Imaging device and imaging apparatus

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319614A (en) * 2005-05-12 2006-11-24 Konica Minolta Opto Inc Image sensor, camera module, and image sensing device
JP2008159823A (en) * 2006-12-25 2008-07-10 Matsushita Electric Ind Co Ltd Solid-state image sensing device and its manufacturing method
JP2012028620A (en) * 2010-07-26 2012-02-09 Sharp Corp Solid state imaging apparatus, and method for manufacturing the same, and electronic device
US20120147207A1 (en) * 2010-11-24 2012-06-14 Sony Corporation Solid-state imaging device and manufacturing method thereof, and electronic apparatus
US9490285B2 (en) * 2010-11-24 2016-11-08 Sony Corporation Solid-state imaging device and manufacturing method thereof, and electronic apparatus
KR20120101306A (en) * 2011-02-28 2012-09-13 소니 주식회사 Method of manufacturing solid-state imaging element, solid-state imaging and electronic apparatus
JP2012182244A (en) * 2011-02-28 2012-09-20 Sony Corp Method for manufacturing solid state imaging device, solid state imaging device and electronic equipment using the same
JP2012182194A (en) * 2011-02-28 2012-09-20 Sony Corp Solid-state imaging device and electronic equipment
JP2012182243A (en) * 2011-02-28 2012-09-20 Sony Corp Method for manufacturing solid state imaging device, solid state imaging device and electronic equipment using the same
KR101947177B1 (en) * 2011-02-28 2019-02-12 소니 세미컨덕터 솔루션즈 가부시키가이샤 Method of manufacturing solid-state imaging element, solid-state imaging element and electronic apparatus
JP2016197788A (en) * 2015-04-02 2016-11-24 キヤノン株式会社 Imaging device and imaging apparatus

Also Published As

Publication number Publication date
JP4352664B2 (en) 2009-10-28

Similar Documents

Publication Publication Date Title
JP5724322B2 (en) Method for manufacturing solid-state imaging device
US7414663B2 (en) Imaging element, imaging device, camera module and camera system
JP4204368B2 (en) Optical device module and method of manufacturing optical device module
JP5709435B2 (en) Imaging module and camera
WO2017135062A1 (en) Semiconductor device and manufacturing method, imaging apparatus, and electronic equipment
TW200537152A (en) Module for optical devices, and manufacturing method of module for optical devices
JP5392458B2 (en) Semiconductor image sensor
JP2011018747A (en) Imaging unit
JP4352664B2 (en) Semiconductor device and manufacturing method thereof
JP4720120B2 (en) Semiconductor image sensor module
JP4641578B2 (en) Optical module, imaging device, and camera system
JP2013153361A (en) Camera module
WO2021111716A1 (en) Imaging device and manufacturing method for imaging device
JP2006080597A (en) Image pickup module and method of manufacturing the same
JP2004146633A (en) Solid-state imaging device and its fabricating process
JP3896586B2 (en) Solid-state imaging device and solid-state imaging camera
US20090001493A1 (en) Electronic imaging device
JP2011066092A (en) Imaging unit
KR100956381B1 (en) method for manufacturing wafer level camera module
US20050205898A1 (en) Electronic imaging device
TWI543613B (en) Image sensor module
WO2015122299A1 (en) Solid-state imaging device, electronic apparatus, and solid-state imaging device manufacturing method
JP3959711B2 (en) Solid-state imaging device and manufacturing method thereof
JP2011066093A (en) Imaging unit
JP2002222935A (en) Solid-state image pickup device, manufacturing method thereof, and solid-state image pickup system

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090720

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees