JP2004077532A - Method and apparatus for manufacturing reticle - Google Patents

Method and apparatus for manufacturing reticle Download PDF

Info

Publication number
JP2004077532A
JP2004077532A JP2002233714A JP2002233714A JP2004077532A JP 2004077532 A JP2004077532 A JP 2004077532A JP 2002233714 A JP2002233714 A JP 2002233714A JP 2002233714 A JP2002233714 A JP 2002233714A JP 2004077532 A JP2004077532 A JP 2004077532A
Authority
JP
Japan
Prior art keywords
reticle
pattern
resist film
chemically amplified
amplified resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002233714A
Other languages
Japanese (ja)
Inventor
Tadao Takahashi
高橋 伊生
Itsuo Kamata
鎌田 逸男
Miki Niwa
丹羽 幹
Kenji Sato
佐藤 健次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002233714A priority Critical patent/JP2004077532A/en
Publication of JP2004077532A publication Critical patent/JP2004077532A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a reticle, which can improve the precision of the pattern dimension without increasing the number of processes. <P>SOLUTION: A chemically amplifying resist film is formed on a reticle substrate, the chemically amplifying resist film is preliminarily baked, a reticle pattern is drawn on the resist film, and the drawn region is subjected to PEB (post exposure bake) treatment. The pattern density PD in the drawing region is calculated based on the drawing data of the reticle pattern and the heating energy on the chemically amplifying resist film in the PEB treatment process is controlled based on the pattern density. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
この発明は、半導体装置のリソグラフィ工程で使用するレチクルの製造方法に関するものである。
【0002】
近年、半導体装置は益々高集積化及び微細化が進んでおり、その微細化をさらに推し進めるために、リソグラフィ工程においてより微細なレジストパターンを形成する必要がある。また、微細なレジストパターンを形成するために、リソグラフィ工程で使用するレチクルのパターン精度を向上させることが必要であるとともに、そのレチクル製造工程の工程数の増大を防止することが必要となっている。
【0003】
【従来の技術】
近年のリソグラフィ技術においては、生産性の向上等を目的として、化学増幅型レジストに代表される高感度レジストの採用が進んでいる。高感度レジストは、一般のレジストに比して高感度ではあるが、ベーキング温度やベーキング時間に対する寸法変化が激しく、高精度のベーキングが不可欠である。
【0004】
また、露光からベーキングまでの時間に依存して寸法の変化が発生するため、基板上には露光からの経過時間に依存した寸法誤差分布が発生することが知られている。
【0005】
例えば、電子ビーム露光等の逐次露光方法では、露光時間が長いだけでなく、露光の速度もパターン密度に依存して変えられたりするため、寸法の変動要因がより複雑になっている。
【0006】
また、露光の終了後から露光後ベーク(PEB:Post Exposure Bake)までの時間に依存して、雰囲気の影響や発生した酸触媒の影響を受ける。
ステッパ等の光露光で用いられるレチクルもリソグラフィ技術を用いて製造されるが、レチクル製造工程においては、高感度レジストを用いても、一時間を超える露光時間を必要とする高密度データの露光もある。
【0007】
この露光時間の長さに依存する寸法変動は、レチクルパターンの高精度化の要求に対し許容されるものではない。
また、特にレチクルの場合にはその外形形状が方形で厚さも数mmと厚く、さらに熱伝導性が著しく悪い石英等のガラスでできているため、円形で熱伝導性に優れたウェハに比して複雑な熱特性を示し、レジスト膜の均一なベーキングを一層困難にしている。
【0008】
このような高感度レジストを使用して、レチクルパターンの高精度化を図るパターン形成方法が、特開平11−194506号公報に開示されている。
すなわち、寸法分布の均一化を目的に2回のベーキング工程を行い、各工程間においてパターン寸法の測定を行うことでPEB工程を含む第一のベーキング工程後に光学的に反応したレジストパターンの寸法を測定する。
【0009】
次いで、その測定結果に基づいて、第二のベーキング工程で寸法誤差分布の面内不均一を均一化するようなベーキングを行う方法が開示されている。
【0010】
【発明が解決しようとする課題】
ところが、上記のようなパターン形成方法では、2回のベーキング工程を必要とするため、工程数が増大するという問題点がある。
【0011】
また、レジストパターンの寸法測定は、クローム(Cr)等の遮光膜の寸法測定に比して、測定ばらつきが大きく、第二のベーキング工程で寸法誤差を確実に補正するためのデータを得ることができない。
【0012】
また、第一のベーキング工程後のレジストパターンの寸法測定は、サンプルの測定で代替することはできるが、依然として2回のベーキング工程を必要とするため、工程数の増大を防止することはできない。
【0013】
この発明の目的は、工程数を増加させることなく、パターン寸法の精度を向上させ得るレチクル製造方法を提供することにある。
【0014】
【課題を解決するための手段】
レチクル基板に化学増幅型レジスト膜を形成し、該化学増幅型レジスト膜をプリベークし、該化学増幅型レジスト膜にレチクルパターンを描画し、該描画領域にPEB処理を行うレチクル製造方法において、前記レチクルパターンの描画データに基づいて、前記描画領域のパターン密度を算出し、該パターン密度に基づいてPEB処理工程における化学増幅型レジスト膜への加熱量を調節する。
【0015】
【発明の実施の形態】
以下、この発明を具体化したレチクル製造方法及びレチクル製造装置の一実施の形態を図面に従って説明する。
【0016】
図1に示すように、レチクル製造に先立って、描画データ処理部1ではレチクルパターンの描画データの生成が行われ、生成された描画データは描画データファイル2に格納される。
【0017】
次いで、描画データファイル2に格納されている描画データと、描画配置情報及び変換パラメータ入力部3から入力されるデータに基づいて、レチクルイメージデータ処理部4でイメージデータ処理が行われ、その処理結果が密度定義ファイル5に格納される。
【0018】
そして、密度定義ファイル5に格納されたデータに基づいて、ベークポイント制御装置6が動作して、PEB装置の制御が行われる。
前記レチクルイメージデータ処理部4の処理内容を図2に示す。描画データファイル2からの描画データの入力に続いて(ステップ1)、まず描画データの座標変換を行う(ステップ2)。
【0019】
描画データの中心座標は、各データ領域の左下部に設定されているが、描画配置情報及び変換パラメータ入力部3から入力される描画配置情報は、原点座標をデータ領域の中心として設定されている。
【0020】
そこで、描画データの中心座標を描画配置情報の中心座標と一致するように、各データ領域の原点座標がデータ領域の中心となるように変換する。
次いで、描画配置情報に基づいて全描画データをレチクルイメージに展開する(ステップ3)。次いで、展開後の描画データでパターンの重複部分の検出を妥当性チェックとして行い(ステップ4)、重複部分がなければ、描画データの合成処理を行う(ステップ5)。このような描画データの合成処理により、図6に示すレチクルイメージ7が生成される。
【0021】
次いで、レチクルイメージ7を多数の格子領域8に分割する(ステップ6)。例えば図6において、レチクルイメージ7は変換パラメータに基づいて、実際のパターン領域に若干のマージンを見込んで150mm□の有効領域で設定され、格子領域8は有効領域を20分割した7.5mm□として設定される。
【0022】
次いで、分割された格子領域8のパターン密度を算出し(ステップ7)、そのパターン密度に基づいて前記密度定義ファイル5を生成する(ステップ8)。
密度定義ファイル5に格納されるデータは、次のようなものである。
【0023】
最小パターン寸法; 図6に示すように、格子領域8内のパターンの最小幅w1を格納する。同図に示す例では、例えば300nmとして格納される。
最小スペース寸法; 格子領域8内のパターン間の最小間隔w2を格納する。図6に示す例では、例えば200nmとして格納される。
【0024】
格子の左下座標; レチクルイメージ7の原点座標に対する格子の左下角C1のX,Y座標が格納される。
格子の左上座標; レチクルイメージ7の原点座標に対する格子の左上角C2のX,Y座標が格納される。
【0025】
格子の右上座標; レチクルイメージ7の原点座標に対する格子の右上角C3のX,Y座標が格納される。
格子の右下座標; レチクルイメージ7の原点座標に対する格子の右下角C4のX,Y座標が格納される。
【0026】
格子中心座標; レチクルイメージ7の原点座標に対する格子の中心C5のX,Y座標が格納される。
格子の面積;各格子の面積が格納される。図6に示す例では、7.5mm□の格子の面積として、56.25mmの値が格納される。
【0027】
格子内総パターン面積;格子領域8内のパターン部分の総面積が格納される。図6に示す例では、33.86mmの値が格納される。
パターン密度;格子の面積に対する格子内総パターン面積の比率を格納する。レチクルイメージ7上での各格子領域8のパターン密度分布PDは、図7に示すように、通常のデバイスでは中央部分のパターン密度が高く、周囲部分のパターン密度が低くなる。
【0028】
パターン占有率;パターン密度×100を算出して、パターン占有率として格納する。図7においては、各格子領域8のパターン占有率を円の大きさで相対的に表したものであり、最大パターン占有率は60%、最小パターン占有率は0.1%である。
【0029】
図4は、PEB装置9の概要を示す。XYステージ駆動回路部10はベークポイント制御装置6から出力される制御信号に基づいて、モータコントローラ11を制御する。
【0030】
モータコントローラ11は、Xモータ12及びYモータ13を制御して、XYステージ14をX方向あるいはY方向に移動させる。
図5に示すように、XYステージ14上にはクールプレート15を介してレチクル基板16が載置され、レチクル基板16の上方にガイドプレート19が設けられる。
【0031】
温調制御回路部17には、前記XYステージ駆動回路部10からXYステージの位置情報が入力されるとともに、ベークポイント制御装置6から温調制御情報が入力される。そして、温調制御回路部17は入力情報に基づいて温調制御部18を制御する。
【0032】
前記温調制御部18は、温調制御回路部17から出力される制御信号に基づいて、送風管20から95°に温調された空気をレチクル基板16上にスポット状に送風する。
【0033】
送風管20の送風口は、熱拡散を考慮して、格子領域より小さい6mm□で構成される。
次に、レチクル製造工程を図3に従って説明する。レチクル基板16の表面にポジレジストを塗布し(ステップ11)、プリベーク装置によりプリベーク処理を行う(ステップ12)。
【0034】
次いで、電子ビーム露光装置でレチクル基板16に対しレチクルパターンの描画を行う(ステップ13)。
次いで、ベークポイント制御装置6の制御に基づいて、PEB装置9によりレチクル基板16上の描画領域にPEB処理を行う(ステップ14)。すなわち、PEB処理はXYステージ14をX方向あるいはY方向にステップ移動させて、各格子領域毎に行う。
【0035】
そして、図8に示すように、対象となる格子領域8のパターン占有率が60%の場合には、XYステージ14を15秒間滞在させて、温調した空気をレジスト膜面に向けて送風する。
【0036】
また、対象となる格子領域8のパターン占有率が30%の場合には、XYステージ14を30秒間滞在させて、温調した空気をレジスト膜面に向けて送風する。
【0037】
このようにして、各格子領域8のパターン占有率に基づいて、XYステージ14の滞在時間を線形補正する。
また、上記補正処理に加えて、ステップ13でのパターン描画からPEB処理を行うまでの時間についての補正処理も行う。すなわち、パターン描画からPEB処理を施すまでの高感度レジストの触媒反応の経時変化に対し、XYステージ14の滞在時間を線形補正する。
【0038】
図9に示すように、パターン描画処理からPEB処理までの経過時間が長くなるにつれて、格子領域8内のパターン間のスペース寸法が大きくなる。描画処理から240分経過したとき、50nmの寸法誤差が発生するとき、60分経過する毎に平均12.5nmの寸法誤差が発生する。
【0039】
そこで、PEB処理において、描画処理から240分近く経過した格子領域8では、XYステージ14を32秒間滞在させ、60分経過した格子領域8では24秒間滞在させるというような線形補正を行う。
【0040】
次いで、ステップ15において、レジスト膜の現像処理を行い、従来と同様なポストベーク処理、ディスカム処理及びエッチング処理を行って、レチクル製造を行う(ステップ16〜18)。
【0041】
上記のようなレチクル製造方法により、図7に示すパターン占有率を備えたレチクルにおいて、従来例のように均一なベーキングを施した場合に比して、寸法誤差及びレチクル面上の位置に関する寸法誤差のばらつきの縮小が可能となる。
【0042】
上記のようなレチクル製造方法では、次に示す作用効果を得ることができる。
(1)測定ばらつきの大きいベーキング処理後のレジストパターン寸法を測定して、その後のベーキング処理を補正するのではなく、描画データに基づいてパターン密度分布を算出し、そのパターン密度分布に基づいてPEB処理に補正を加えることとした。従って、レジストパターンの寸法誤差の面内不均一性を補正するPEB処理を1回のPEB工程で行うことができる。
(2)1回のPEB工程で、パターン寸法の寸法誤差の面内不均一性を均一化したレチクルを製造することができる。従って、レチクル製造工程を増大させることはない。
(3)レチクルイメージ7を分割した多数の格子領域8のパターン占有率に基づいて、各格子領域8毎にPEB処理の補正を行うことができる。従って、正確なレジストパターンを形成することができる。
(4)レジストパターンの描画からPEB処理までの経過時間に基づいて、各格子領域8毎にPEB処理の補正を行うことができる。従って、高感度レジストの使用に基づくレジストパターンの寸法誤差の面内不均一性を補正して、正確なレジストパターンを形成することができる。
(5)算出されたパターン密度分布あるいはパターン占有率に基づいてPEB装置9を制御することにより、PEB処理の補正を行うことができる。従って、PEB処理工程以外の工程は、従来と同様な処理でよいので、煩雑な工程変更を必要とすることはない。
【0043】
上記実施の形態は、次に示すように変更することもできる。
・各格子領域8のパターン密度情報あるいはパターン占有率に基づいて、PEB処理における加熱量を加熱温度で制御してレジストパターンの補正を行うようにしてもよい。
【0044】
【発明の効果】
以上詳述したように、この発明は工程数を増加させることなく、パターン寸法の精度を向上させ得るレチクル製造方法を提供することができる。
【図面の簡単な説明】
【図1】一実施の形態のPEB処理データ生成部を示す説明図である。
【図2】PEB補正処理データ生成工程を示すフローチャート図である。
【図3】レチクル製造工程を示すフローチャート図である。
【図4】PEB装置を示す概要図である。
【図5】XYステージを示す概要図である。
【図6】PEB補正処理データ生成動作を示す説明図である。
【図7】パターン密度分布を示す説明図である。
【図8】ステージ滞在時間の補正値を示す説明図である。
【図9】描画後経過時間とレジストパターンの寸法誤差との関係を示す説明図である。
【符号の説明】
1     描画データ処理部
4     レチクルイメージデータ処理部
6     ベークポイント制御装置
7     レチクルイメージ
8     格子領域
9     PEB装置
14    XYステージ
16    レチクル基板
PD    パターン密度
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a reticle used in a lithography process of a semiconductor device.
[0002]
In recent years, semiconductor devices have been increasingly integrated and miniaturized, and in order to further promote the miniaturization, it is necessary to form a finer resist pattern in a lithography process. Further, in order to form a fine resist pattern, it is necessary to improve the pattern accuracy of a reticle used in a lithography process, and it is necessary to prevent an increase in the number of steps in the reticle manufacturing process. .
[0003]
[Prior art]
In recent lithography techniques, high-sensitivity resists represented by chemically amplified resists have been adopted for the purpose of improving productivity and the like. High-sensitivity resists have higher sensitivity than general resists, but undergo dramatic dimensional changes with respect to baking temperature and baking time, and high-precision baking is indispensable.
[0004]
It is also known that a dimensional change occurs depending on the time from exposure to baking, so that a dimensional error distribution depending on the elapsed time from exposure occurs on the substrate.
[0005]
For example, in a sequential exposure method such as electron beam exposure, not only the exposure time is long, but also the exposure speed can be changed depending on the pattern density, so that the dimensional variation factor is more complicated.
[0006]
Further, depending on the time from the end of the exposure to the post-exposure bake (PEB: Post Exposure Bake), it is affected by the atmosphere and the generated acid catalyst.
Reticles used in light exposure such as steppers are also manufactured using lithography technology.However, in the reticle manufacturing process, even when using a high-sensitivity resist, high-density data exposure that requires an exposure time exceeding one hour is also required. is there.
[0007]
This dimensional variation depending on the length of the exposure time is not acceptable for the demand for higher precision of the reticle pattern.
In particular, in the case of a reticle, the outer shape of the reticle is square, the thickness is several mm, and the glass is made of glass such as quartz, which has extremely poor thermal conductivity. And complicated thermal characteristics, making uniform baking of the resist film more difficult.
[0008]
Japanese Patent Application Laid-Open No. H11-194506 discloses a pattern forming method for improving the accuracy of a reticle pattern using such a high-sensitivity resist.
That is, two baking steps are performed for the purpose of uniforming the size distribution, and the dimension of the resist pattern that has been optically reacted after the first baking step including the PEB step is performed by measuring the pattern dimension between each step. Measure.
[0009]
Then, there is disclosed a method of performing baking such that in-plane nonuniformity of a dimensional error distribution is uniformed in a second baking step based on the measurement result.
[0010]
[Problems to be solved by the invention]
However, the above-described pattern forming method requires two baking steps, and thus has a problem that the number of steps increases.
[0011]
In addition, the dimension measurement of the resist pattern has a large measurement variation as compared with the dimension measurement of a light shielding film such as chrome (Cr), so that data for reliably correcting the dimension error in the second baking step can be obtained. Can not.
[0012]
Further, although the dimension measurement of the resist pattern after the first baking step can be replaced by the measurement of a sample, the number of steps cannot be prevented since two baking steps are still required.
[0013]
An object of the present invention is to provide a reticle manufacturing method capable of improving the accuracy of a pattern dimension without increasing the number of steps.
[0014]
[Means for Solving the Problems]
A reticle manufacturing method comprising: forming a chemically amplified resist film on a reticle substrate, prebaking the chemically amplified resist film, drawing a reticle pattern on the chemically amplified resist film, and performing PEB processing on the drawn region. The pattern density of the drawing area is calculated based on the pattern drawing data, and the amount of heating of the chemically amplified resist film in the PEB process is adjusted based on the pattern density.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a reticle manufacturing method and a reticle manufacturing apparatus according to an embodiment of the present invention will be described with reference to the drawings.
[0016]
As shown in FIG. 1, prior to manufacturing a reticle, the drawing data processing unit 1 generates drawing data of a reticle pattern, and the generated drawing data is stored in a drawing data file 2.
[0017]
Next, based on the drawing data stored in the drawing data file 2 and the data input from the drawing arrangement information and the conversion parameter input unit 3, image data processing is performed by the reticle image data processing unit 4, and the processing result Is stored in the density definition file 5.
[0018]
Then, the bake point control device 6 operates based on the data stored in the density definition file 5 to control the PEB device.
FIG. 2 shows the processing contents of the reticle image data processing unit 4. Subsequent to input of the drawing data from the drawing data file 2 (step 1), first, coordinate conversion of the drawing data is performed (step 2).
[0019]
The center coordinate of the drawing data is set at the lower left of each data area, but the drawing arrangement information input from the drawing arrangement information and the conversion parameter input unit 3 is set with the origin coordinates set as the center of the data area. .
[0020]
Therefore, conversion is performed so that the origin coordinates of each data area become the center of the data area so that the center coordinates of the drawing data match the center coordinates of the drawing arrangement information.
Next, all drawing data is developed into a reticle image based on the drawing arrangement information (step 3). Next, detection of an overlapping portion of the pattern is performed as a validity check in the developed drawing data (step 4), and if there is no overlapping portion, a drawing data combining process is performed (step 5). The reticle image 7 shown in FIG. 6 is generated by such a process of synthesizing the drawing data.
[0021]
Next, the reticle image 7 is divided into a number of grid regions 8 (step 6). For example, in FIG. 6, the reticle image 7 is set to an effective area of 150 mm □ based on the conversion parameters with a slight margin in the actual pattern area, and the grid area 8 is 7.5 mm □ obtained by dividing the effective area into 20 areas. Is set.
[0022]
Next, the pattern density of the divided grid area 8 is calculated (Step 7), and the density definition file 5 is generated based on the pattern density (Step 8).
The data stored in the density definition file 5 is as follows.
[0023]
Minimum pattern size: As shown in FIG. 6, the minimum width w1 of the pattern in the lattice area 8 is stored. In the example shown in FIG.
Minimum space dimension; The minimum space w2 between the patterns in the lattice area 8 is stored. In the example shown in FIG. 6, it is stored as, for example, 200 nm.
[0024]
Lower left coordinates of grid; X and Y coordinates of lower left corner C1 of the grid with respect to the origin coordinates of reticle image 7 are stored.
Upper left coordinates of the grid; X and Y coordinates of the upper left corner C2 of the grid with respect to the origin coordinates of the reticle image 7 are stored.
[0025]
Upper right coordinates of the grid; X, Y coordinates of the upper right corner C3 of the grid with respect to the origin coordinates of the reticle image 7 are stored.
Lower right coordinates of grid; X, Y coordinates of lower right corner C4 of grid with respect to origin coordinates of reticle image 7 are stored.
[0026]
Grid center coordinates: The X and Y coordinates of the center C5 of the grid with respect to the origin coordinates of the reticle image 7 are stored.
Grid area; area of each grid is stored. In the example shown in FIG. 6, a value of 56.25 mm 2 is stored as the area of the grid of 7.5 mm square.
[0027]
Total pattern area in lattice; The total area of the pattern portion in the lattice area 8 is stored. In the example shown in FIG. 6, a value of 33.86 mm 2 is stored.
Pattern density: The ratio of the total pattern area in the grid to the grid area is stored. As shown in FIG. 7, the pattern density distribution PD of each lattice region 8 on the reticle image 7 is such that the pattern density in the central portion is high and the pattern density in the peripheral portion is low in a normal device.
[0028]
Pattern occupancy; pattern density × 100 is calculated and stored as the pattern occupancy. In FIG. 7, the pattern occupancy of each lattice region 8 is relatively represented by the size of a circle, where the maximum pattern occupancy is 60% and the minimum pattern occupancy is 0.1%.
[0029]
FIG. 4 shows the outline of the PEB device 9. The XY stage drive circuit unit 10 controls the motor controller 11 based on a control signal output from the bake point control device 6.
[0030]
The motor controller 11 controls the X motor 12 and the Y motor 13 to move the XY stage 14 in the X direction or the Y direction.
As shown in FIG. 5, a reticle substrate 16 is mounted on an XY stage 14 via a cool plate 15, and a guide plate 19 is provided above the reticle substrate 16.
[0031]
The temperature control circuit 17 receives the position information of the XY stage from the XY stage drive circuit 10 and the temperature control information from the bake point control device 6. Then, the temperature control circuit 17 controls the temperature control controller 18 based on the input information.
[0032]
The temperature control unit 18 blows the air whose temperature is adjusted to 95 ° from the blower tube 20 onto the reticle substrate 16 in a spot shape based on a control signal output from the temperature control circuit unit 17.
[0033]
The air outlet of the air duct 20 is made of 6 mm square smaller than the lattice area in consideration of heat diffusion.
Next, the reticle manufacturing process will be described with reference to FIG. A positive resist is applied to the surface of the reticle substrate 16 (step 11), and a pre-bake process is performed by a pre-bake device (step 12).
[0034]
Next, a reticle pattern is drawn on the reticle substrate 16 by an electron beam exposure apparatus (step 13).
Next, based on the control of the bake point control device 6, the PEB device 9 performs the PEB process on the drawing area on the reticle substrate 16 (step 14). That is, the PEB process is performed for each lattice area by moving the XY stage 14 stepwise in the X direction or the Y direction.
[0035]
Then, as shown in FIG. 8, when the pattern occupation ratio of the target grid region 8 is 60%, the XY stage 14 is allowed to stay for 15 seconds, and the temperature-controlled air is blown toward the resist film surface. .
[0036]
When the pattern occupancy of the target grid region 8 is 30%, the XY stage 14 is allowed to stay for 30 seconds, and the temperature-controlled air is blown toward the resist film surface.
[0037]
In this way, the stay time of the XY stage 14 is linearly corrected based on the pattern occupancy of each lattice area 8.
Further, in addition to the above-described correction processing, a correction processing for the time from the pattern drawing in step 13 to the PEB processing is also performed. That is, the staying time of the XY stage 14 is linearly corrected with respect to the time-dependent change in the catalytic reaction of the high-sensitivity resist from pattern drawing to PEB processing.
[0038]
As shown in FIG. 9, as the elapsed time from the pattern drawing processing to the PEB processing becomes longer, the space dimension between the patterns in the lattice area 8 becomes larger. When a dimensional error of 50 nm occurs when 240 minutes have elapsed from the drawing process, an average dimensional error of 12.5 nm occurs every 60 minutes.
[0039]
Thus, in the PEB processing, linear correction is performed such that the XY stage 14 stays for 32 seconds in the grid area 8 where 240 minutes have passed since the drawing processing, and stays for 24 seconds in the grid area 8 where 60 minutes have passed.
[0040]
Next, in step 15, the resist film is developed, and post-baking, discumming, and etching are performed as in the related art to manufacture a reticle (steps 16 to 18).
[0041]
With the reticle manufacturing method as described above, the dimensional error and the dimensional error related to the position on the reticle surface of the reticle having the pattern occupancy shown in FIG. Can be reduced.
[0042]
In the reticle manufacturing method as described above, the following operation and effect can be obtained.
(1) Rather than measuring the resist pattern dimensions after the baking process with large measurement variations and correcting the subsequent baking process, the pattern density distribution is calculated based on the drawing data, and the PEB is calculated based on the pattern density distribution. It was decided to add a correction to the processing. Therefore, the PEB process for correcting the in-plane non-uniformity of the dimensional error of the resist pattern can be performed in one PEB process.
(2) A reticle in which the in-plane non-uniformity of the dimensional error of the pattern dimension is made uniform by one PEB process can be manufactured. Therefore, the number of reticle manufacturing steps is not increased.
(3) The PEB processing can be corrected for each grid region 8 based on the pattern occupancy of a large number of grid regions 8 obtained by dividing the reticle image 7. Therefore, an accurate resist pattern can be formed.
(4) The PEB process can be corrected for each grid region 8 based on the elapsed time from the drawing of the resist pattern to the PEB process. Therefore, it is possible to correct the in-plane non-uniformity of the dimensional error of the resist pattern based on the use of the high-sensitivity resist, and to form an accurate resist pattern.
(5) The PEB processing can be corrected by controlling the PEB device 9 based on the calculated pattern density distribution or pattern occupancy. Therefore, the steps other than the PEB processing step may be the same as the conventional processing, so that complicated steps need not be changed.
[0043]
The above embodiment can be modified as follows.
The resist pattern may be corrected by controlling the heating amount in the PEB process based on the heating temperature based on the pattern density information or the pattern occupancy of each lattice region 8.
[0044]
【The invention's effect】
As described in detail above, the present invention can provide a reticle manufacturing method capable of improving the accuracy of pattern dimensions without increasing the number of steps.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram illustrating a PEB processing data generation unit according to an embodiment;
FIG. 2 is a flowchart illustrating a PEB correction processing data generation step.
FIG. 3 is a flowchart illustrating a reticle manufacturing process.
FIG. 4 is a schematic diagram showing a PEB device.
FIG. 5 is a schematic diagram showing an XY stage.
FIG. 6 is an explanatory diagram showing a PEB correction processing data generation operation.
FIG. 7 is an explanatory diagram showing a pattern density distribution.
FIG. 8 is an explanatory diagram showing a correction value of a stage stay time.
FIG. 9 is an explanatory diagram showing a relationship between an elapsed time after writing and a dimensional error of a resist pattern.
[Explanation of symbols]
REFERENCE SIGNS LIST 1 drawing data processing unit 4 reticle image data processing unit 6 bake point control device 7 reticle image 8 lattice area 9 PEB device 14 XY stage 16 reticle substrate PD pattern density

Claims (7)

レチクルイメージのパターン密度を算出し、該パターン密度に基づいてPEB処理を行うことを特徴とするレチクル製造方法。A reticle manufacturing method comprising: calculating a pattern density of a reticle image; and performing a PEB process based on the pattern density. レチクル基板に化学増幅型レジスト膜を形成し、該化学増幅型レジスト膜をプリベークし、該化学増幅型レジスト膜にレチクルパターンを描画し、該描画領域にPEB処理を行うレチクル製造方法であって、
前記レチクルパターンの描画データに基づいて、前記描画領域のパターン密度を算出し、該パターン密度に基づいてPEB処理工程における化学増幅型レジスト膜への加熱量を調節することを特徴とするレチクル製造方法。
A reticle manufacturing method for forming a chemically amplified resist film on a reticle substrate, prebaking the chemically amplified resist film, drawing a reticle pattern on the chemically amplified resist film, and performing a PEB process on the drawn region,
A reticle manufacturing method, comprising: calculating a pattern density of the writing area based on the writing data of the reticle pattern; and adjusting a heating amount of the chemically amplified resist film in a PEB processing step based on the pattern density. .
レチクル基板に化学増幅型レジスト膜を形成し、該化学増幅型レジスト膜をプリベークし、該化学増幅型レジスト膜にレチクルパターンを描画し、該描画領域にPEB処理を行うレチクル製造方法であって、
前記レチクルパターンの描画データを複数の格子領域に分割し、各格子領域のパターン密度を算出し、該パターン密度に基づいてPEB処理工程における化学増幅型レジスト膜への加熱量を調節することを特徴とするレチクル製造方法。
A reticle manufacturing method for forming a chemically amplified resist film on a reticle substrate, prebaking the chemically amplified resist film, drawing a reticle pattern on the chemically amplified resist film, and performing a PEB process on the drawn region,
The drawing data of the reticle pattern is divided into a plurality of grid areas, the pattern density of each grid area is calculated, and the amount of heating of the chemically amplified resist film in the PEB process is adjusted based on the pattern density. Reticle manufacturing method.
レチクル基板に化学増幅型レジスト膜を形成し、該化学増幅型レジスト膜をプリベークし、該化学増幅型レジスト膜にレチクルパターンを描画し、該描画領域にPEB処理を行うレチクル製造方法であって、
前記レチクルパターンの描画データを複数の格子領域に分割し、各格子領域のパターン占有率を算出し、該パターン占有率に基づいてPEB処理工程における化学増幅型レジスト膜への加熱量を調節することを特徴とするレチクル製造方法。
A reticle manufacturing method for forming a chemically amplified resist film on a reticle substrate, prebaking the chemically amplified resist film, drawing a reticle pattern on the chemically amplified resist film, and performing a PEB process on the drawn region,
Dividing the drawing data of the reticle pattern into a plurality of grid regions, calculating a pattern occupancy of each grid region, and adjusting a heating amount to the chemically amplified resist film in the PEB processing step based on the pattern occupancy. A reticle manufacturing method characterized by the above-mentioned.
前記加熱量は、PEB装置のXYステージの滞在時間を調整して行うことを特徴とする請求項2乃至4のいずれかに記載のレチクル製造方法。The reticle manufacturing method according to claim 2, wherein the heating amount is adjusted by adjusting a residence time of an XY stage of a PEB apparatus. 前記加熱量は、PEB装置において化学増幅型レジスト膜に向かって送風する空気の温度を調整して行うことを特徴とする請求項2乃至4のいずれかに記載のレチクル製造方法。The reticle manufacturing method according to claim 2, wherein the heating amount is adjusted by adjusting a temperature of air blown toward the chemically amplified resist film in the PEB apparatus. レチクルパターンの描画データを生成する描画データ処理部と、
前記描画データに基づいてレチクルイメージデータを生成し、該レチクルイメージデータを複数の格子領域に分割し、該格子領域のパターン密度を算出するレチクルイメージデータ処理部と、
前記パターン密度に基づいて、PEB装置のXYステージの滞在時間を制御して、レチクル基板上のレジストパターンの寸法誤差の面内不均一性を均一化するベークポイント制御装置と
を備えたことを特徴とするレチクル製造装置。
A drawing data processing unit that generates drawing data of the reticle pattern;
A reticle image data processing unit that generates reticle image data based on the drawing data, divides the reticle image data into a plurality of grid areas, and calculates a pattern density of the grid areas;
A bake point control device for controlling the residence time of the XY stage of the PEB apparatus based on the pattern density to uniform the in-plane non-uniformity of the dimensional error of the resist pattern on the reticle substrate. Reticle manufacturing equipment.
JP2002233714A 2002-08-09 2002-08-09 Method and apparatus for manufacturing reticle Withdrawn JP2004077532A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002233714A JP2004077532A (en) 2002-08-09 2002-08-09 Method and apparatus for manufacturing reticle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002233714A JP2004077532A (en) 2002-08-09 2002-08-09 Method and apparatus for manufacturing reticle

Publications (1)

Publication Number Publication Date
JP2004077532A true JP2004077532A (en) 2004-03-11

Family

ID=32018778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002233714A Withdrawn JP2004077532A (en) 2002-08-09 2002-08-09 Method and apparatus for manufacturing reticle

Country Status (1)

Country Link
JP (1) JP2004077532A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329187A (en) * 2006-06-06 2007-12-20 Nuflare Technology Inc Charged particle beam exposure apparatus and method therefor
CN113221499A (en) * 2021-05-31 2021-08-06 Tcl华星光电技术有限公司 Mask layout generation method and device, computer equipment and storage medium
CN114488723A (en) * 2022-04-02 2022-05-13 深圳市龙图光电有限公司 Phase shift mask photoresist baking method for semiconductor chip and storage medium

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329187A (en) * 2006-06-06 2007-12-20 Nuflare Technology Inc Charged particle beam exposure apparatus and method therefor
CN113221499A (en) * 2021-05-31 2021-08-06 Tcl华星光电技术有限公司 Mask layout generation method and device, computer equipment and storage medium
CN113221499B (en) * 2021-05-31 2023-12-05 Tcl华星光电技术有限公司 Mask layout generation method and device, computer equipment and storage medium
CN114488723A (en) * 2022-04-02 2022-05-13 深圳市龙图光电有限公司 Phase shift mask photoresist baking method for semiconductor chip and storage medium
CN114488723B (en) * 2022-04-02 2022-07-01 深圳市龙图光电有限公司 Phase shift mask photoresist baking method for semiconductor chip and storage medium

Similar Documents

Publication Publication Date Title
JP3009923B2 (en) Improved mask for photolithography
US7563561B2 (en) Pattern forming method and a semiconductor device manufacturing method
JP2006228816A (en) Method and apparatus of setting temperature of heat treating board, program and computer readable recording medium recording program
JP3445045B2 (en) Projection exposure apparatus and device manufacturing method using the same
JP4127664B2 (en) Method for adjusting development processing apparatus
TW201102763A (en) Charged particle beam drawing method and device
CN105573064B (en) Exposure method, exposure device and article manufacturing method
TW201921133A (en) Method of adapting feed-forward parameters
JP3708858B2 (en) Pattern drawing method and drawing apparatus
JP2000216080A (en) Method and apparatus for transferring mask pattern, manufacture of device, and transfer mask
US7785755B2 (en) Exposure system, exposure method, and method for manufacturing semiconductor device
JPH11176749A (en) Exposure method and manufacture of device
JP3680425B2 (en) Photomask manufacturing method and method for determining electron beam irradiation correction amount for resist material
JP2004077532A (en) Method and apparatus for manufacturing reticle
JP3719837B2 (en) Pattern formation method
JP3526385B2 (en) Pattern forming equipment
JP2010074043A (en) Semiconductor manufacturing method and semiconductor manufacturing device
JP4282204B2 (en) Heat treatment method
JP4383817B2 (en) Verification method of proximity effect correction in electron beam writing
US20100211207A1 (en) Manufacturing apparatus for semiconductor device, controlling method for the manufacturing apparatus, and storage medium storing control program for the manufacturing apparatus
JP6788559B2 (en) Pattern formation method, lithography equipment, and article manufacturing method
JP2003243280A (en) Manufacturing system of semiconductor device and manufacturing method therefor
JP2004119570A (en) Exposure setting method, exposure method and aligner using the same
JP7022807B2 (en) Pattern forming method, lithography equipment, and article manufacturing method
JP2806307B2 (en) Reticle for measuring lens distortion and method for measuring the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051101