JP2004071708A - 半導体評価装置 - Google Patents
半導体評価装置 Download PDFInfo
- Publication number
- JP2004071708A JP2004071708A JP2002226293A JP2002226293A JP2004071708A JP 2004071708 A JP2004071708 A JP 2004071708A JP 2002226293 A JP2002226293 A JP 2002226293A JP 2002226293 A JP2002226293 A JP 2002226293A JP 2004071708 A JP2004071708 A JP 2004071708A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- probe
- semiconductor device
- drain
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【課題】絶縁破壊や探針の破壊を確実に防止する。
【解決手段】カンチレバー探針１５によるＦＥＴ１１の不純物キャリア領域の走査期間中に、キャパシターセンサ１９による容量特性の検出、及びＳＣＭ処理部２２によるＳＣＭ信号の生成を繰り返し、この繰り返し生成されたＳＣＭ信号に基づいて、不純物キャリア領域のキャリア分布を表示装置２４の画面に表示する。このとき、ＦＥＴ１１の動作用の直流電圧を供給する各電源の共通ラインにキャリア変調用の交流電圧Ｖｃを印加し、ＦＥＴ１１の基板にもキャリア変調用の交流電圧Ｖｃを印加している。このため、不純物キャリア領域の断面とカンチレバー探針１５間の電圧が常に安定化し、絶縁破壊や探針の破壊が確実に防止される。
【選択図】図４
【解決手段】カンチレバー探針１５によるＦＥＴ１１の不純物キャリア領域の走査期間中に、キャパシターセンサ１９による容量特性の検出、及びＳＣＭ処理部２２によるＳＣＭ信号の生成を繰り返し、この繰り返し生成されたＳＣＭ信号に基づいて、不純物キャリア領域のキャリア分布を表示装置２４の画面に表示する。このとき、ＦＥＴ１１の動作用の直流電圧を供給する各電源の共通ラインにキャリア変調用の交流電圧Ｖｃを印加し、ＦＥＴ１１の基板にもキャリア変調用の交流電圧Ｖｃを印加している。このため、不純物キャリア領域の断面とカンチレバー探針１５間の電圧が常に安定化し、絶縁破壊や探針の破壊が確実に防止される。
【選択図】図４
Description
【０００１】
【発明の属する技術分野】
本発明は、走査型容量顕微鏡を用いて半導体デバイスのキャリア分布を解析する半導体評価装置に関する。
【０００２】
【従来の技術】
この種の走査型容量顕微鏡（ＳＣＭ装置）は、半導体デバイス断面に絶縁膜を介して探針を接触させ、この探針により半導体デバイス断面を走査しつつ、半導体デバイス断面と探針間の容量を検出し、この容量に基づいて、半導体デバイスのキャリア分布を解析するものであって、この解析により不純物キャリア濃度の２次元プロファイルが得られることから、様々な分野で応用されている。
【０００３】
より具体的には、半導体デバイス断面に酸化絶縁膜を生成し、探針を酸化膜に接触させて（ＭＯＳ構造となる）、探針と不純物キャリア領域が酸化膜を介して対峙する容量を形成し、探針により不純物キャリア領域を走査しつつ、半導体デバイス断面と探針間にキャリア変調用の交流電圧を印加して、両者間の容量を検出している。
【０００４】
ところで、探針は、その先端が数十ｎｍと極端に細い。このため、半導体デバイスにバイアス電圧を印加して、半導体デバイスを動作状態に設定し、その上でキャリア分布を解析するときには、探針の細い先端に電界集中が起こって、探針と不純物キャリア領域間の絶縁膜が破壊されたり、探針そのものが破壊されることがある。
【０００５】
この様な探針先端の電界集中を防止するために、例えばバイアス電圧を供給する直流電源のアースラインをＳＣＭ装置のアースラインに接続していた。あるいは、バイアス回路や半導体デバイスの適宜の位置に交流駆動信号を印加していた（特開２０００−１４６８１０号公報を参照）。
【０００６】
しかしながら、アースラインを共通化するだけでは、探針の電界集中を完全に防止することはできなかった。また、交流駆動信号を印加する場合は、交流駆動信号とキャリア変調用の交流電圧との位相ずれ等を原因として、予想外の高電圧が絶縁膜に印加され、絶縁膜や探針が破壊されることがあった。あるいは、交流駆動信号の印加位置によっては、探針により特定箇所を走査しているときに、高電圧が絶縁膜に印加されて、絶縁膜や探針が破壊されることがあった。
【０００７】
【発明が解決しようとする課題】
このため、交流駆動信号をキャリア変調用の交流電圧に同期させ、これにより交流駆動信号とキャリア変調用の交流電圧間の電位差が常に一定となり、予想外の高電圧が絶縁膜に印加されずに済む。また、キャリア変調用の交流電圧をバイアス電圧よりも高く設定した場合は、キャリア変調用の交流電圧により探針と不純物キャリア領域間の容量の充放電が繰り返され、絶縁破壊に至る危険性が直流駆動と比較して低下する。
【０００８】
また、従来のＳＣＭ測定の方法の様に、交流駆動信号を半導体デバイスに印加する場合は、半導体デバイスの評価範囲が制約されてしまった。例えば、半導体デバイスが電界効果型トランジスタ（以下ＦＥＴと称する）であり、このＦＥＴに交流駆動信号を印加する場合は、ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性に対する評価や、ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性に対する評価を行なうことができなくなった。これらのＩＶ特性は、ＦＥＴの評価に欠かすことができない。
【０００９】
また、上記公報によれば、交流駆動信号をＦＥＴの基板とソースに印加しているものの、ゲートやドレインには印加していない。このため、探針がゲートやソースの近傍に接触したときに、絶縁破壊や探針の破壊が発生される危険性が高かった。更に、ＦＥＴの動作状況をモニターしておらず、ＦＥＴの評価が該ＦＥＴの正常動作時になされたか否かを確認することができなかった。
【００１０】
そこで、本発明は、上記従来の問題点に鑑みてなされたものであり、絶縁破壊や探針の破壊を確実に防止することができ、半導体デバイスの評価範囲が制約されず、半導体デバイスの評価のときにその動作状況をモニターすることが可能な半導体評価装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明は、半導体デバイス断面に絶縁膜を介して探針を接触させ、この探針により半導体デバイス断面を走査しつつ、半導体デバイス断面と探針間の容量を検出し、この容量に基づいて、半導体デバイスのキャリア分布を解析する半導体評価装置において、容量測定用の交流電圧を半導体デバイス動作用の直流電圧のラインに重畳して印加している。
【００１２】
この様な構成の本発明よれば、容量測定用の交流電圧を半導体デバイス動作用の直流電圧のラインに重畳して印加している。このため、半導体デバイス断面と探針間の電圧が常に安定化し、絶縁破壊や探針の破壊を確実に防止することができる。また、半導体デバイス動作用の直流電圧を印加するので、例えば電界効果型トランジスタの評価として、ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性に対する評価や、ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性に対する評価を行なうことができる。
【００１３】
また、本発明においては、半導体デバイスが電界効果型トランジスタであり、動作用の直流電圧を抵抗を介して該電界効果型トランジスタのゲート電極に印加している。
【００１４】
この抵抗により電界効果型トランジスタのゲート電極に流れる電流が制限されるので、ゲート酸化膜の破壊を防止することができると同時にゲート電極に流れる電流値のモニターが可能となる。
【００１５】
更に、本発明においては、半導体デバイスが電界効果型トランジスタであり、動作用の直流電圧を抵抗を介して該電界効果型トランジスタのドレイン電極に印加している。
【００１６】
この抵抗により電界効果型トランジスタのドレイン電極に流れる電流を制限すると同時にドレイン電極に流れる電流値のモニターが可能となる。
【００１７】
また、本発明においては、半導体デバイスのキャリア分布が解析される度に、探針による走査に同期して動作用の直流電圧を変更する電圧制御手段を備えている。
【００１８】
探針による走査は、Ｘ方向の各ラインを繰り返し走査することにより行われ、かつ最初のラインから最終のラインへとＹ方向に走査することにより行われる。そして、Ｙ方向の走査が一巡したときには、半導体デバイスのキャリア分布の解析が一度行われたことになる。そこで、半導体デバイスのキャリア分布が解析される度に、探針による走査に同期して動作用の直流電圧を変更すれば、動作用の直流電圧の変化に対応する半導体デバイスのキャリア分布の変化を容易に求めることができる。
【００１９】
更に、本発明においては、抵抗の電圧降下をモニターするモニター手段を備えている。
【００２０】
例えば、電界効果型トランジスタのドレイン電極に付加された抵抗の電圧降下をモニターすれば、電界効果型トランジスタの評価のときにその動作状況をモニターすることができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。
【００２２】
まず、本発明の半導体評価装置の原理について説明する。この半導体評価装置では、走査型容量顕微鏡（以下ＳＣＭ装置と称する）を用いることを前提としており、半導体デバイスの各箇所の電圧対容量特性（以下ＣＶ特性と称する）を測定し、このＣＶ特性に基づいて、半導体デバイスのキャリア分布を解析している。より詳しくは、図１に示す様に導電性の探針１を半導体デバイス断面の酸化絶縁膜２に接触させて（ＭＯＳ構造となる）、探針１と半導体デバイスの不純物キャリア領域３が酸化絶縁膜２を介して対峙する容量Ｃを形成し、探針１と不純物キャリア領域３間にキャリア変調用の交流電圧Ｖｃを印加して、この容量Ｃを検出する。そして、キャリア変調用の交流電圧Ｖｃの変化に対する容量Ｃの変化の特性を測定し、この特性に基づいて、不純物キャリア濃度を求める。更に、探針１により不純物キャリア領域３をＸＹ方向に走査しつつ、不純物キャリア濃度を繰り返し求めることにより、不純物キャリア領域３のキャリア分布を解析する。
【００２３】
一般的には、不純物キャリア濃度が高くなる程、容量Ｃの変化が小さくなり、逆に不純物キャリア濃度が小さくなる程、容量Ｃの変化が大きくなる。また、不純物キャリアがｐ型及びｎ型のいずれであるかによっても、容量Ｃの変化が異なる。
【００２４】
図２（ａ）は、ｐ型の不純物キャリアについての交流電圧Ｖｃに対する容量Ｃの特性を示すグラフであり、不純物濃度が低いときの特性曲線Ｐ１及び不純物濃度が高いときの特性曲線Ｐ２を示している。このグラフから明らかな様に、ｐ型の不純物キャリアの場合は、交流電圧Ｖｃが高くなる程、容量Ｃが大きくなり、また不純物キャリア濃度が高くなる程、容量Ｃの変化が小さくなる。図２（ｂ）は、各特性曲線Ｐ１，Ｐ２の微分特性を示すそれぞれの特性曲線ｄＰ１，ｄＰ２を示すグラフであり、縦軸が不純物キャリア濃度を示す。
【００２５】
図３（ａ）は、ｎ型の不純物キャリアについての交流電圧Ｖｃに対する容量Ｃの特性を示すグラフであり、不純物濃度が低いときの特性曲線Ｎ１及び不純物濃度が高いときの特性曲線Ｎ２を示している。このグラフから明らかな様に、ｎ型の不純物キャリアの場合は、交流電圧Ｖｃが高くなる程、容量Ｃが小さくなり、また不純物キャリア濃度が高くなる程、容量Ｃの変化が大きくなる。図３（ｂ）は、各特性曲線Ｎ１，Ｎ２の微分特性を示すそれぞれの特性曲線ｄＮ１，ｄＮ２を示すグラフであり、縦軸が不純物キャリア濃度を示す。
【００２６】
ＳＣＭ装置では、探針１により不純物キャリア領域３をＸＹ方向に走査しつつ、図２（ｂ）又は図３（ｂ）の特性曲線を繰り返し求め、つまり不純物キャリア濃度を繰り返し求め、この不純物キャリア濃度を示すＳＣＭ信号を逐次生成し、このＳＣＭ信号に基づいて、不純物キャリア領域３のキャリア分布を表示装置の画面に表示する。
【００２７】
尚、探針１による走査に際しては、原子間力顕微鏡（ＡＦＭ）の機能を利用して、不純物キャリア領域３の断面の凹凸を測定し、この断面の凹凸も表示装置の画面に表示すことが好ましい。
【００２８】
一方、評価対象となる半導体デバイスのサンプルの形成手順は、半導体デバイスを透明或いは半透明の樹脂により封止し、光学顕微鏡等により観察しながら、ダイヤモンドカッター等により半導体デバイスを適当な大きさに切り出し、研磨により観察すべき半導体デバイス断面を露呈させ、コロイダルシリカ等の研磨剤を用いた最終研磨により該断面を仕上げるというものである。そして、半導体デバイスの動作を確認してから、半導体デバイスをＳＣＭ装置の試料搭載ステージに搭載し、この半導体デバイス断面のキャリア濃度の２次元プロファイルを解析する。
【００２９】
これまでの装置の原理は、周知のことである。本発明においては、その上で、動作状態の半導体デバイスを評価するために、キャリア変調用の交流電圧Ｖｃを半導体デバイス動作用の直流電圧の供給ラインに重畳して印加している。例えば、半導体デバイスが電界効果型トランジスタ（以下ＦＥＴと称する）である場合は、キャリア変調用の交流電圧Ｖｃをゲート電圧やソース・ドレイン間の電圧に重畳している。そして、ソース・ドレイン間の電圧を一定にして、ゲート電圧を少しずつ変化させ、この電圧の変化の度に、ゲート近傍の不純物キャリア領域のキャリア分布を解析して、ソース・ドレイン間の電圧を一定にしたときのゲート電圧依存のＩＶ特性に対する評価を行なったり、ゲート電圧を一定にして、ソース・ドレイン間の電圧を少しずつ変化させ、この電圧の変化の度に、ゲート近傍の不純物キャリア領域のキャリア分布を解析して、ゲート電圧を一定にしたときのソース・ドレイン間電圧依存のＩＶ特性に対する評価を行なっている。
【００３０】
また、ゲート電極、ソース電極、及びドレイン電極等には、それぞれの抵抗を直列接続し、各電極に流れる電流を制限している。更に、これらの抵抗の電圧降下をモニターし、半導体デバイスの動作を確認している。
【００３１】
図４は、本発明の半導体評価装置の一実施形態を示すブロック図である。本実施形態の半導体評価装置は、評価対象となるＦＥＴ１１を搭載するＳＣＭ搭載ステージ１２、ＳＣＭ搭載ステージ１２をＸＹＺ方向に移動させる３軸ピエゾスキャナ１３、３軸ピエゾスキャナ１３を駆動制御するピエゾ駆動信号発生回路１４、ＦＥＴ１１の断面（ゲート近傍の不純物キャリア領域）の酸化絶縁膜に接触させられるカンチレバー探針１５、カンチレバー探針１５とＦＥＴ１１の断面間の容量に印加されるキャリア変調用の交流電圧Ｖｃを発生する交流電源１６、キャリア変調用の交流電圧Ｖｃにバイアス電圧を重畳させるＤＣバイアス電源１７、動作用の直流電圧をＦＥＴ１１に印加する駆動用電源１８、キャリア変調用の交流電圧Ｖｃに対する容量の特性をカンチレバー探針１５を通じて検出するキャパシターセンサ１９、キャパシターセンサ１９の検出出力のノイズ除去及び増幅を行なうロックインアンプ２１、キャパシターセンサ１９の検出出力に基づいて不純物キャリア濃度を示すＳＣＭ信号を生成するＳＣＭ処理部２２、ＳＣＭ信号をＩ／Ｏ部２３を通じて入力し、このＳＣＭ信号に基づいてＦＥＴ１１の断面のキャリア分布を画面に表示する表示装置２４、カンチレバー探針１５で反射されたレーザ光を受光するフォトセンサ２５、このフォトセンサ２５の受光出力に基づいてＦＥＴ１１の断面の凹凸を検出するＡＦＭ処理部２６、ＡＦＭ処理部２６の出力信号をＩ／Ｏ部２７を通じて入力し、この出力信号に基づいてＦＥＴ１１の断面の凹凸を表示する表示装置２８、及び該半導体評価装置全体の制御を司るシステムコントローラ２９を備えている。
【００３２】
３軸ピエゾスキャナ１３は、ピエゾ駆動信号発生回路１４からのＺ方向駆動信号に応答して、ＳＣＭ搭載ステージ１２上のＦＥＴ１１をＺ方向に移動させ、カンチレバー探針１５の先端をＦＥＴ１１の断面の酸化絶縁膜に接触させる。そして、カンチレバー探針１５の先端を酸化絶縁膜に接触させた状態で、３軸ピエゾスキャナ１３は、ピエゾ駆動信号発生回路１４からのＸ方向駆動信号及びＹ方向駆動信号に応答して、ＳＣＭ搭載ステージ１２上のＦＥＴ１１をＸ方向及びＹ方向に移動させ、カンチレバー探針１５の先端によりＦＥＴ１１の断面（ゲート近傍の不純物キャリア領域）を走査させる。例えば、カンチレバー探針１５の先端により不純物キャリア領域をＸ方向に延びる２５６本のラインに沿って走査する。１ライン目の走査は、Ｙ方向駆動信号及びＸ方向駆動信号を１ライン目の最初の位置（初期位置）に対応するそれぞれの初期電圧に設定した上で、Ｘ方向駆動信号をラインの最初の位置に対応する初期電圧から該ラインの最後の位置に対応する最終電圧まで一定の速度で変化させ、この後にＸ方向駆動信号を初期電圧に戻すことにより行われ、これに応答して３軸ピエゾスキャナ１３によりＦＥＴ１１が移動され、カンチレバー探針１５により不純物キャリア領域の１ライン目が走査される。２ライン目の走査は、Ｙ方向駆動信号を２ライン目の最初の位置に対応する電圧に設定した上で、Ｘ方向駆動信号を初期電圧から最終電圧まで一定の速度で変化させ、この後にＸ方向駆動信号を初期電圧に戻すことにより行われ、これに応答して３軸ピエゾスキャナ１３によりＦＥＴ１１が移動され、カンチレバー探針１５により不純物キャリア領域の２ライン目が走査される。以降同様に、次のラインの走査は、Ｙ方向駆動信号を次のラインの最初の位置に対応する電圧に設定した上で、Ｘ方向駆動信号を初期電圧から最終電圧まで一定の速度で変化させ、この後にＸ方向駆動信号を初期電圧に戻すことにより行われ、これに応答して３軸ピエゾスキャナ１３によりＦＥＴ１１が移動され、カンチレバー探針１５により不純物キャリア領域の該次のラインが走査される。そして、最終のラインの走査のときに、Ｙ方向駆動信号が最大の電圧に設定され、この最終のラインの走査が終了すると、Ｘ方向駆動信号が初期電圧に戻されると共に、Ｙ方向駆動信号が１ライン目の最初の位置に対応する初期電圧に戻され、カンチレバー探針１５の先端が不純物キャリア領域の初期位置に戻される。
【００３３】
こうしてカンチレバー探針１５の先端により不純物キャリア領域をＸ方向及びＹ方向に走査している期間中に、キャパシターセンサ１９による容量特性の検出、及びＳＣＭ処理部２２によるＳＣＭ信号の生成を繰り返し、この繰り返し生成されたＳＣＭ信号に基づいて、不純物キャリア領域のキャリア分布を表示装置２４の画面に表示する。また、同時にＡＦＭ処理部２６による不純物キャリア領域の凹凸の検出を繰り返し、ＡＦＭ処理部２６から繰り返し出力された出力信号に基づいて、不純物キャリア領域の凹凸を表示装置２８に表示する。
【００３４】
駆動用電源１８は、図５に示す様にドレイン用プログラマブル可変ＤＣ電源３１、ゲート用プログラマブル可変ＤＣ電源３２、ドレイン電流制限抵抗３３、ゲート電流制限抵抗３４、ソース用ＤＣ電源３５、及びドレイン電圧モニター３７を備えている。そして、ドレイン用プログラマブル可変ＤＣ電源３１、ゲート用プログラマブル可変ＤＣ電源３２、及びソース用ＤＣ電源３５の共通ラインに、交流電源１６からのキャリア変調用の交流電圧Ｖｃを印加している。また、ＦＥＴ１１の基板１１ａにも、キャリア変調用の交流電圧Ｖｃを印加している。
【００３５】
ドレイン用プログラマブル可変ＤＣ電源３１及びソース用ＤＣ電源３５は、ＦＥＴ１１のソース・ドレイン間の電圧を供給するためのものであり、ドレイン用プログラマブル可変ＤＣ電源３１によりソース・ドレイン間の電圧を変更することができる。また、ゲート用プログラマブル可変ＤＣ電源３２は、ＦＥＴ１１のゲート電圧を供給するためのものであり、ゲート電圧を変更することができる。
【００３６】
これらの電源３１，３２，３５からゲート電圧及びソース・ドレイン間の電圧をＦＥＴ１１に供給して、ＦＥＴ１１を動作させる。そして、ゲート電圧及びソース・ドレイン間の電圧を制御することによりＦＥＴ１１の動作状態を変化させ、この動作状態の変化の度に、カンチレバー探針１５の先端によりＦＥＴ１１の不純物キャリア領域を走査して、不純物キャリア領域のキャリア分布を表示装置２４の画面に表示し、かつ不純物キャリア領域の凹凸を表示装置２８に表示する。
【００３７】
例えば、ドレイン用プログラマブル可変ＤＣ電源３１によりソース・ドレイン間の電圧を一定にして、ゲート用プログラマブル可変ＤＣ電源３２によりゲート電圧を少しずつ変化させ、この電圧の変化の度に、不純物キャリア領域のキャリア分布を解析して、ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性に対する評価を行なう。あるいは、ゲート用プログラマブル可変ＤＣ電源３２によりゲート電圧を一定に保持して、ドレイン用プログラマブル可変ＤＣ電源３１によりソース・ドレイン間の電圧を少しずつ変化させ、この電圧の変化の度に、不純物キャリア領域のキャリア分布を解析して、ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性に対する評価を行なう。
【００３８】
この様な評価期間中は、各電源３１，３２，３５の共通ラインにキャリア変調用の交流電圧Ｖｃが印加され、ＦＥＴ１１の基板１１ａにもキャリア変調用の交流電圧Ｖｃが印加されている。このため、不純物キャリア領域の断面とカンチレバー探針１５間の電圧が常に安定化し、絶縁破壊や探針の破壊を確実に防止することができる。
【００３９】
また、ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性に対する評価に際し、ゲート用プログラマブル可変ＤＣ電源３２は、ピエゾ駆動信号発生回路１４からのＹ方向駆動信号を監視し、このＹ方向駆動信号が初期位置に対応する電圧に設定される度に、ゲート電圧を少しずつ変化させる。これにより、不純物キャリア領域のキャリア分布が解析される度に、ゲート電圧が変化することになり、ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性に対する評価を行なうことが容易になる。
【００４０】
同様に、ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性に対する評価に際し、ドレイン用プログラマブル可変ＤＣ電源３１は、ピエゾ駆動信号発生回路１４からのＹ方向駆動信号を監視し、このＹ方向駆動信号が初期位置に対応する電圧に設定される度に、ソース・ドレイン間の電圧を少しずつ変化させる。これにより、不純物キャリア領域のキャリア分布が解析される度に、ソース・ドレイン間の電圧が変化することになり、ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性に対する評価を行なうことが容易になる。
【００４１】
この様なソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性やゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性は、ＦＥＴ１１の評価に欠かすことができない。
【００４２】
次に、図６に示す様なｐ型のＦＥＴ１１のソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性に対する評価を行なうための手順を述べる。
【００４３】
まず、ソース用ＤＣ電源３５によりソース電極のソース電圧を負の電圧Ｖｓに設定し、かつドレイン用プログラマブル可変ＤＣ電源３１によりドレイン電極のドレイン電圧を負の電圧Ｖｄに設定し、これによりソース・ドレイン間の電圧を一定に保持する。このとき、｜Ｖｓ｜＜｜Ｖｄ｜である。
【００４４】
この状態で、ゲート用プログラマブル可変ＤＣ電源３２によりゲート電極のゲート電圧Ｖｇを０Ｖから負の方に徐々に下降させていく。｜Ｖｇ｜＜｜Ｖｓ｜のときには、ゲート電極とソース電極間が逆バイアスとなって、ドレイン電流が流れず、ドレイン電流制限抵抗３３で発生する電位差が０Ｖである。｜Ｖｓ｜＜｜Ｖｇ｜＜｜Ｖｔｈ｜＜｜Ｖｄ｜になると、ドレイン電流が僅かに流れ、ドレイン電流制限抵抗３３に電位差が僅かに発生する。尚、Ｖｔｈは、ＦＥＴ１１に固有の閾値電圧である。
【００４５】
更に、ゲート電圧Ｖｇを下降させ、｜Ｖｔｈ｜≦｜Ｖｇ｜あるいは｜Ｖｔｈ｜＜｜Ｖｇ｜になると、ドレイン電流が急激に増加し、ドレイン電流制限抵抗３３に高い電位差が発生する。
【００４６】
こうしてゲート用プログラマブル可変ＤＣ電源３２によりゲート電圧Ｖｇを少しずつ変化させ、このゲート電圧Ｖｇの変化の度に、ゲート近傍の不純物キャリア領域のキャリア分布を解析して、ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性に対する評価を行なう。
【００４７】
また、ドレイン電流制限抵抗３３の電圧をドレイン電圧モニター３７により監視し、ＦＥＴ１１が正常に動作しているか否かを監視する。
【００４８】
また、ゲート電流制限抵抗３４は、ＦＥＴ１１のゲート電流を制限して、ゲート酸化膜の絶縁破壊を防止する。ドレイン電流制限抵抗３３は、ＦＥＴ１１のドレイン電流を制限して、過電流が流れることを防止する。
【００４９】
図７は、ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性を示すグラフである。また、図８（ａ）、（ｂ）、（ｃ）、及び（ｄ）は、図７のＩＶ特性におけるゲート電圧Ｖｇがａ，ｂ，ｃ，ｄのときに解析されたゲート近傍のキャリア分布を示す図である。
【００５０】
図８（ａ）は、｜Ｖｇ｜＜｜Ｖｓ｜のときの不純物キャリア領域のキャリア分布を示しており、ソース・ドレイン間にチャンネルが形成されておらず、ドレイン電流が流れていない様子が分かる。
【００５１】
図８（ｂ）は、｜Ｖｓ｜＜｜Ｖｇ｜＜｜Ｖｔｈ｜＜｜Ｖｄ｜のときの不純物キャリア領域のキャリア分布を示しており、ソース・ドレイン間にチャンネルが形成されつつあるのが分かる。また、空乏層がドレイン電極から伸びてソース電極側の空乏層に接触する様子も確認される。
【００５２】
図８（ｃ）及び（ｄ）は、｜Ｖｔｈ｜≦｜Ｖｇ｜あるいは｜Ｖｔｈ｜＜｜Ｖｇ｜のときの不純物キャリア領域のキャリア分布を示しており、ソース・ドレイン間にチャンネルが形成され、電流ルートが完全に形成されているのが分かる。また、空乏層が完全につながっているのも確認される。
【００５３】
次に、図６に示すｐ型のＦＥＴ１１のゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性に対する評価を行なうための手順を述べる。
【００５４】
まず、ゲート用プログラマブル可変ＤＣ電源３２によりゲート電極のゲート電圧を負の電圧Ｖｇに設定し、この電圧Ｖｇを一定に保持する。
【００５５】
この状態で、ソース用ＤＣ電源３５によりソース電極のソース電圧を０に設定するか、あるいはソース用ＤＣ電源３５を短絡する。そして、ドレイン用プログラマブル可変ＤＣ電源３１によりドレイン電極のドレイン電圧Ｖｄ（＝ソース・ドレイン間の電圧Ｖｓｄ）を０Ｖから負の方に徐々に下降させていく。｜Ｖｓｄ｜＜｜Ｖｇ｜のときには、電圧Ｖｓｄの下降に伴い、ドレイン電流が直線的に増大する。
【００５６】
引き続いて、｜Ｖｓｄ｜＝｜Ｖｇ｜になると、ドレイン電流が飽和状態に近くなって、ドレイン電流が僅かに増大するに過ぎない。更に、ソース・ドレイン間の電圧Ｖｓｄを下降させ、｜Ｖｇ｜＜｜Ｖｓｄ｜になると、ドレイン電流が飽和状態になって、ドレイン電流の増大が殆ど見られなくなる。
【００５７】
この様なドレイン電流の変化は、ドレイン電流制限抵抗３３の電圧変化としてドレイン電圧モニター３７により観察することができる。
【００５８】
こうしてソース用ＤＣ電源３５によりソース・ドレイン間の電圧Ｖｓｄを少しずつ変化させ、この電圧Ｖｓｄの変化の度に、不純物キャリア領域のキャリア分布を解析して、ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性に対する評価を行なう。
【００５９】
図９は、ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性を示すグラフである。また、図１０（ｅ）、（ｆ）、及び（ｇ）は、図９のＩＶ特性におけるソース・ドレイン間の電圧Ｖｓｄがｅ，ｆ，ｇのときに解析されたそれぞれのキャリア分布を示す図である。
【００６０】
図１０（ｅ）は、｜Ｖｓｄ｜＜｜Ｖｇ｜のときの不純物キャリア領域のキャリア分布を示しており、不純物キャリア領域が既に形成され、空乏層がつながっている様子が確認される。
【００６１】
図１０（ｆ）は、｜Ｖｓｄ｜＝｜Ｖｇ｜のときの不純物キャリア領域のキャリア分布を示しており、ドレイン電流の増加率の変極点での様子である。このときは、ピンチオフの状態であり、チャンネルが切れていることが分かる。
【００６２】
図１０（ｇ）は、｜Ｖｇ｜＜｜Ｖｓｄ｜のときの不純物キャリア領域のキャリア分布を示しており、ドレイン電流が飽和しているときの様子である。このときは、チャンネルが切れているものの、一定のドレイン電流が流れている。
【００６３】
尚、本発明は、上記実施形態に限定されるものではなく、特許請求の範囲を逸脱しない程度に多様に変形することができる。
【００６４】
【発明の効果】
以上説明した様に本発明よれば、容量測定用の交流電圧を半導体デバイス動作用の直流電圧のラインに重畳して印加している。このため、半導体デバイス断面と探針間の電圧が常に安定化し、絶縁破壊や探針の破壊を確実に防止することができる。また、半導体デバイス動作用の直流電圧を印加するので、例えば電界効果型トランジスタの評価として、ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性に対する評価や、ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性に対する評価を行なうことができる。
【００６５】
また、動作用の直流電圧を抵抗を介して電界効果型トランジスタのゲート電極に印加しているので、ゲート電極に流れる電流が制限され、ゲート酸化膜の破壊を防止することができる。あるいは、動作用の直流電圧を抵抗を介して電界効果型トランジスタのドレイン電極に印加しているので、ドレイン電極に流れる電流を制限することができる。
【００６６】
更に、半導体デバイスのキャリア分布が解析される度に、探針による走査に同期して動作用の直流電圧を変更しているので、動作用の直流電圧の変化に対応する半導体デバイスのキャリア分布の変化を容易に求めることができる。
【００６７】
また、電界効果型トランジスタの電極に接続された抵抗の電圧降下をモニターしているので、電界効果型トランジスタの評価のときにその動作状況をモニターすることができる。
【図面の簡単な説明】
【図１】探針を半導体デバイス断面の酸化絶縁膜に接触させた状態を示す図である。
【図２】（ａ）はｐ型の不純物キャリアについての交流電圧Ｖｃに対する容量Ｃの特性を示すグラフであり、（ｂ）は（ａ）の特性曲線の微分特性を示すグラフである。
【図３】（ａ）はｎ型の不純物キャリアについての交流電圧Ｖｃに対する容量Ｃの特性を示すグラフであり、（ｂ）は（ａ）の特性曲線の微分特性を示すグラフである。
【図４】本発明の半導体評価装置の一実施形態を示すブロック図である。
【図５】図４の装置における駆動用電源の構成を示すブロック図である。
【図６】ｐ型のＦＥＴの接続状態を示す図である。
【図７】ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性を示すグラフである。
【図８】（ａ）、（ｂ）、（ｃ）、及び（ｄ）は、図７のＩＶ特性におけるゲート電圧Ｖｇがａ，ｂ，ｃ，ｄのときに解析されたそれぞれのキャリア分布を示す図である。
【図９】ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性を示すグラフである。
【図１０】（ｅ）、（ｆ）、及び（ｇ）は、図９のＩＶ特性におけるソース・ドレイン間の電圧Ｖｓｄがｅ，ｆ，ｇのときに解析されたそれぞれのキャリア分布を示す図である。
【符号の説明】
１１ ＦＥＴ
１２ ＳＣＭ搭載ステージ
１３ ３軸ピエゾスキャナ
１４ ピエゾ駆動信号発生回路
１５ カンチレバー探針
１６ 交流電源
１７ ＤＣバイアス電源
１８ 駆動用電源
１９ キャパシターセンサ
２１ ロックインアンプ
２２ ＳＣＭ処理部
２３ ，２７ Ｉ／Ｏ部
２４，２８ 表示装置
２５ フォトセンサ
２６ ＡＦＭ処理部
２９ システムコントローラ
３１ ドレイン用プログラマブル可変ＤＣ電源
３２ ゲート用プログラマブル可変ＤＣ電源
３３ ドレイン電流制限抵抗
３４ ゲート電流制限抵抗
３５ ソース用ＤＣ電源
３７ ドレイン電圧モニター
【発明の属する技術分野】
本発明は、走査型容量顕微鏡を用いて半導体デバイスのキャリア分布を解析する半導体評価装置に関する。
【０００２】
【従来の技術】
この種の走査型容量顕微鏡（ＳＣＭ装置）は、半導体デバイス断面に絶縁膜を介して探針を接触させ、この探針により半導体デバイス断面を走査しつつ、半導体デバイス断面と探針間の容量を検出し、この容量に基づいて、半導体デバイスのキャリア分布を解析するものであって、この解析により不純物キャリア濃度の２次元プロファイルが得られることから、様々な分野で応用されている。
【０００３】
より具体的には、半導体デバイス断面に酸化絶縁膜を生成し、探針を酸化膜に接触させて（ＭＯＳ構造となる）、探針と不純物キャリア領域が酸化膜を介して対峙する容量を形成し、探針により不純物キャリア領域を走査しつつ、半導体デバイス断面と探針間にキャリア変調用の交流電圧を印加して、両者間の容量を検出している。
【０００４】
ところで、探針は、その先端が数十ｎｍと極端に細い。このため、半導体デバイスにバイアス電圧を印加して、半導体デバイスを動作状態に設定し、その上でキャリア分布を解析するときには、探針の細い先端に電界集中が起こって、探針と不純物キャリア領域間の絶縁膜が破壊されたり、探針そのものが破壊されることがある。
【０００５】
この様な探針先端の電界集中を防止するために、例えばバイアス電圧を供給する直流電源のアースラインをＳＣＭ装置のアースラインに接続していた。あるいは、バイアス回路や半導体デバイスの適宜の位置に交流駆動信号を印加していた（特開２０００−１４６８１０号公報を参照）。
【０００６】
しかしながら、アースラインを共通化するだけでは、探針の電界集中を完全に防止することはできなかった。また、交流駆動信号を印加する場合は、交流駆動信号とキャリア変調用の交流電圧との位相ずれ等を原因として、予想外の高電圧が絶縁膜に印加され、絶縁膜や探針が破壊されることがあった。あるいは、交流駆動信号の印加位置によっては、探針により特定箇所を走査しているときに、高電圧が絶縁膜に印加されて、絶縁膜や探針が破壊されることがあった。
【０００７】
【発明が解決しようとする課題】
このため、交流駆動信号をキャリア変調用の交流電圧に同期させ、これにより交流駆動信号とキャリア変調用の交流電圧間の電位差が常に一定となり、予想外の高電圧が絶縁膜に印加されずに済む。また、キャリア変調用の交流電圧をバイアス電圧よりも高く設定した場合は、キャリア変調用の交流電圧により探針と不純物キャリア領域間の容量の充放電が繰り返され、絶縁破壊に至る危険性が直流駆動と比較して低下する。
【０００８】
また、従来のＳＣＭ測定の方法の様に、交流駆動信号を半導体デバイスに印加する場合は、半導体デバイスの評価範囲が制約されてしまった。例えば、半導体デバイスが電界効果型トランジスタ（以下ＦＥＴと称する）であり、このＦＥＴに交流駆動信号を印加する場合は、ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性に対する評価や、ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性に対する評価を行なうことができなくなった。これらのＩＶ特性は、ＦＥＴの評価に欠かすことができない。
【０００９】
また、上記公報によれば、交流駆動信号をＦＥＴの基板とソースに印加しているものの、ゲートやドレインには印加していない。このため、探針がゲートやソースの近傍に接触したときに、絶縁破壊や探針の破壊が発生される危険性が高かった。更に、ＦＥＴの動作状況をモニターしておらず、ＦＥＴの評価が該ＦＥＴの正常動作時になされたか否かを確認することができなかった。
【００１０】
そこで、本発明は、上記従来の問題点に鑑みてなされたものであり、絶縁破壊や探針の破壊を確実に防止することができ、半導体デバイスの評価範囲が制約されず、半導体デバイスの評価のときにその動作状況をモニターすることが可能な半導体評価装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明は、半導体デバイス断面に絶縁膜を介して探針を接触させ、この探針により半導体デバイス断面を走査しつつ、半導体デバイス断面と探針間の容量を検出し、この容量に基づいて、半導体デバイスのキャリア分布を解析する半導体評価装置において、容量測定用の交流電圧を半導体デバイス動作用の直流電圧のラインに重畳して印加している。
【００１２】
この様な構成の本発明よれば、容量測定用の交流電圧を半導体デバイス動作用の直流電圧のラインに重畳して印加している。このため、半導体デバイス断面と探針間の電圧が常に安定化し、絶縁破壊や探針の破壊を確実に防止することができる。また、半導体デバイス動作用の直流電圧を印加するので、例えば電界効果型トランジスタの評価として、ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性に対する評価や、ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性に対する評価を行なうことができる。
【００１３】
また、本発明においては、半導体デバイスが電界効果型トランジスタであり、動作用の直流電圧を抵抗を介して該電界効果型トランジスタのゲート電極に印加している。
【００１４】
この抵抗により電界効果型トランジスタのゲート電極に流れる電流が制限されるので、ゲート酸化膜の破壊を防止することができると同時にゲート電極に流れる電流値のモニターが可能となる。
【００１５】
更に、本発明においては、半導体デバイスが電界効果型トランジスタであり、動作用の直流電圧を抵抗を介して該電界効果型トランジスタのドレイン電極に印加している。
【００１６】
この抵抗により電界効果型トランジスタのドレイン電極に流れる電流を制限すると同時にドレイン電極に流れる電流値のモニターが可能となる。
【００１７】
また、本発明においては、半導体デバイスのキャリア分布が解析される度に、探針による走査に同期して動作用の直流電圧を変更する電圧制御手段を備えている。
【００１８】
探針による走査は、Ｘ方向の各ラインを繰り返し走査することにより行われ、かつ最初のラインから最終のラインへとＹ方向に走査することにより行われる。そして、Ｙ方向の走査が一巡したときには、半導体デバイスのキャリア分布の解析が一度行われたことになる。そこで、半導体デバイスのキャリア分布が解析される度に、探針による走査に同期して動作用の直流電圧を変更すれば、動作用の直流電圧の変化に対応する半導体デバイスのキャリア分布の変化を容易に求めることができる。
【００１９】
更に、本発明においては、抵抗の電圧降下をモニターするモニター手段を備えている。
【００２０】
例えば、電界効果型トランジスタのドレイン電極に付加された抵抗の電圧降下をモニターすれば、電界効果型トランジスタの評価のときにその動作状況をモニターすることができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。
【００２２】
まず、本発明の半導体評価装置の原理について説明する。この半導体評価装置では、走査型容量顕微鏡（以下ＳＣＭ装置と称する）を用いることを前提としており、半導体デバイスの各箇所の電圧対容量特性（以下ＣＶ特性と称する）を測定し、このＣＶ特性に基づいて、半導体デバイスのキャリア分布を解析している。より詳しくは、図１に示す様に導電性の探針１を半導体デバイス断面の酸化絶縁膜２に接触させて（ＭＯＳ構造となる）、探針１と半導体デバイスの不純物キャリア領域３が酸化絶縁膜２を介して対峙する容量Ｃを形成し、探針１と不純物キャリア領域３間にキャリア変調用の交流電圧Ｖｃを印加して、この容量Ｃを検出する。そして、キャリア変調用の交流電圧Ｖｃの変化に対する容量Ｃの変化の特性を測定し、この特性に基づいて、不純物キャリア濃度を求める。更に、探針１により不純物キャリア領域３をＸＹ方向に走査しつつ、不純物キャリア濃度を繰り返し求めることにより、不純物キャリア領域３のキャリア分布を解析する。
【００２３】
一般的には、不純物キャリア濃度が高くなる程、容量Ｃの変化が小さくなり、逆に不純物キャリア濃度が小さくなる程、容量Ｃの変化が大きくなる。また、不純物キャリアがｐ型及びｎ型のいずれであるかによっても、容量Ｃの変化が異なる。
【００２４】
図２（ａ）は、ｐ型の不純物キャリアについての交流電圧Ｖｃに対する容量Ｃの特性を示すグラフであり、不純物濃度が低いときの特性曲線Ｐ１及び不純物濃度が高いときの特性曲線Ｐ２を示している。このグラフから明らかな様に、ｐ型の不純物キャリアの場合は、交流電圧Ｖｃが高くなる程、容量Ｃが大きくなり、また不純物キャリア濃度が高くなる程、容量Ｃの変化が小さくなる。図２（ｂ）は、各特性曲線Ｐ１，Ｐ２の微分特性を示すそれぞれの特性曲線ｄＰ１，ｄＰ２を示すグラフであり、縦軸が不純物キャリア濃度を示す。
【００２５】
図３（ａ）は、ｎ型の不純物キャリアについての交流電圧Ｖｃに対する容量Ｃの特性を示すグラフであり、不純物濃度が低いときの特性曲線Ｎ１及び不純物濃度が高いときの特性曲線Ｎ２を示している。このグラフから明らかな様に、ｎ型の不純物キャリアの場合は、交流電圧Ｖｃが高くなる程、容量Ｃが小さくなり、また不純物キャリア濃度が高くなる程、容量Ｃの変化が大きくなる。図３（ｂ）は、各特性曲線Ｎ１，Ｎ２の微分特性を示すそれぞれの特性曲線ｄＮ１，ｄＮ２を示すグラフであり、縦軸が不純物キャリア濃度を示す。
【００２６】
ＳＣＭ装置では、探針１により不純物キャリア領域３をＸＹ方向に走査しつつ、図２（ｂ）又は図３（ｂ）の特性曲線を繰り返し求め、つまり不純物キャリア濃度を繰り返し求め、この不純物キャリア濃度を示すＳＣＭ信号を逐次生成し、このＳＣＭ信号に基づいて、不純物キャリア領域３のキャリア分布を表示装置の画面に表示する。
【００２７】
尚、探針１による走査に際しては、原子間力顕微鏡（ＡＦＭ）の機能を利用して、不純物キャリア領域３の断面の凹凸を測定し、この断面の凹凸も表示装置の画面に表示すことが好ましい。
【００２８】
一方、評価対象となる半導体デバイスのサンプルの形成手順は、半導体デバイスを透明或いは半透明の樹脂により封止し、光学顕微鏡等により観察しながら、ダイヤモンドカッター等により半導体デバイスを適当な大きさに切り出し、研磨により観察すべき半導体デバイス断面を露呈させ、コロイダルシリカ等の研磨剤を用いた最終研磨により該断面を仕上げるというものである。そして、半導体デバイスの動作を確認してから、半導体デバイスをＳＣＭ装置の試料搭載ステージに搭載し、この半導体デバイス断面のキャリア濃度の２次元プロファイルを解析する。
【００２９】
これまでの装置の原理は、周知のことである。本発明においては、その上で、動作状態の半導体デバイスを評価するために、キャリア変調用の交流電圧Ｖｃを半導体デバイス動作用の直流電圧の供給ラインに重畳して印加している。例えば、半導体デバイスが電界効果型トランジスタ（以下ＦＥＴと称する）である場合は、キャリア変調用の交流電圧Ｖｃをゲート電圧やソース・ドレイン間の電圧に重畳している。そして、ソース・ドレイン間の電圧を一定にして、ゲート電圧を少しずつ変化させ、この電圧の変化の度に、ゲート近傍の不純物キャリア領域のキャリア分布を解析して、ソース・ドレイン間の電圧を一定にしたときのゲート電圧依存のＩＶ特性に対する評価を行なったり、ゲート電圧を一定にして、ソース・ドレイン間の電圧を少しずつ変化させ、この電圧の変化の度に、ゲート近傍の不純物キャリア領域のキャリア分布を解析して、ゲート電圧を一定にしたときのソース・ドレイン間電圧依存のＩＶ特性に対する評価を行なっている。
【００３０】
また、ゲート電極、ソース電極、及びドレイン電極等には、それぞれの抵抗を直列接続し、各電極に流れる電流を制限している。更に、これらの抵抗の電圧降下をモニターし、半導体デバイスの動作を確認している。
【００３１】
図４は、本発明の半導体評価装置の一実施形態を示すブロック図である。本実施形態の半導体評価装置は、評価対象となるＦＥＴ１１を搭載するＳＣＭ搭載ステージ１２、ＳＣＭ搭載ステージ１２をＸＹＺ方向に移動させる３軸ピエゾスキャナ１３、３軸ピエゾスキャナ１３を駆動制御するピエゾ駆動信号発生回路１４、ＦＥＴ１１の断面（ゲート近傍の不純物キャリア領域）の酸化絶縁膜に接触させられるカンチレバー探針１５、カンチレバー探針１５とＦＥＴ１１の断面間の容量に印加されるキャリア変調用の交流電圧Ｖｃを発生する交流電源１６、キャリア変調用の交流電圧Ｖｃにバイアス電圧を重畳させるＤＣバイアス電源１７、動作用の直流電圧をＦＥＴ１１に印加する駆動用電源１８、キャリア変調用の交流電圧Ｖｃに対する容量の特性をカンチレバー探針１５を通じて検出するキャパシターセンサ１９、キャパシターセンサ１９の検出出力のノイズ除去及び増幅を行なうロックインアンプ２１、キャパシターセンサ１９の検出出力に基づいて不純物キャリア濃度を示すＳＣＭ信号を生成するＳＣＭ処理部２２、ＳＣＭ信号をＩ／Ｏ部２３を通じて入力し、このＳＣＭ信号に基づいてＦＥＴ１１の断面のキャリア分布を画面に表示する表示装置２４、カンチレバー探針１５で反射されたレーザ光を受光するフォトセンサ２５、このフォトセンサ２５の受光出力に基づいてＦＥＴ１１の断面の凹凸を検出するＡＦＭ処理部２６、ＡＦＭ処理部２６の出力信号をＩ／Ｏ部２７を通じて入力し、この出力信号に基づいてＦＥＴ１１の断面の凹凸を表示する表示装置２８、及び該半導体評価装置全体の制御を司るシステムコントローラ２９を備えている。
【００３２】
３軸ピエゾスキャナ１３は、ピエゾ駆動信号発生回路１４からのＺ方向駆動信号に応答して、ＳＣＭ搭載ステージ１２上のＦＥＴ１１をＺ方向に移動させ、カンチレバー探針１５の先端をＦＥＴ１１の断面の酸化絶縁膜に接触させる。そして、カンチレバー探針１５の先端を酸化絶縁膜に接触させた状態で、３軸ピエゾスキャナ１３は、ピエゾ駆動信号発生回路１４からのＸ方向駆動信号及びＹ方向駆動信号に応答して、ＳＣＭ搭載ステージ１２上のＦＥＴ１１をＸ方向及びＹ方向に移動させ、カンチレバー探針１５の先端によりＦＥＴ１１の断面（ゲート近傍の不純物キャリア領域）を走査させる。例えば、カンチレバー探針１５の先端により不純物キャリア領域をＸ方向に延びる２５６本のラインに沿って走査する。１ライン目の走査は、Ｙ方向駆動信号及びＸ方向駆動信号を１ライン目の最初の位置（初期位置）に対応するそれぞれの初期電圧に設定した上で、Ｘ方向駆動信号をラインの最初の位置に対応する初期電圧から該ラインの最後の位置に対応する最終電圧まで一定の速度で変化させ、この後にＸ方向駆動信号を初期電圧に戻すことにより行われ、これに応答して３軸ピエゾスキャナ１３によりＦＥＴ１１が移動され、カンチレバー探針１５により不純物キャリア領域の１ライン目が走査される。２ライン目の走査は、Ｙ方向駆動信号を２ライン目の最初の位置に対応する電圧に設定した上で、Ｘ方向駆動信号を初期電圧から最終電圧まで一定の速度で変化させ、この後にＸ方向駆動信号を初期電圧に戻すことにより行われ、これに応答して３軸ピエゾスキャナ１３によりＦＥＴ１１が移動され、カンチレバー探針１５により不純物キャリア領域の２ライン目が走査される。以降同様に、次のラインの走査は、Ｙ方向駆動信号を次のラインの最初の位置に対応する電圧に設定した上で、Ｘ方向駆動信号を初期電圧から最終電圧まで一定の速度で変化させ、この後にＸ方向駆動信号を初期電圧に戻すことにより行われ、これに応答して３軸ピエゾスキャナ１３によりＦＥＴ１１が移動され、カンチレバー探針１５により不純物キャリア領域の該次のラインが走査される。そして、最終のラインの走査のときに、Ｙ方向駆動信号が最大の電圧に設定され、この最終のラインの走査が終了すると、Ｘ方向駆動信号が初期電圧に戻されると共に、Ｙ方向駆動信号が１ライン目の最初の位置に対応する初期電圧に戻され、カンチレバー探針１５の先端が不純物キャリア領域の初期位置に戻される。
【００３３】
こうしてカンチレバー探針１５の先端により不純物キャリア領域をＸ方向及びＹ方向に走査している期間中に、キャパシターセンサ１９による容量特性の検出、及びＳＣＭ処理部２２によるＳＣＭ信号の生成を繰り返し、この繰り返し生成されたＳＣＭ信号に基づいて、不純物キャリア領域のキャリア分布を表示装置２４の画面に表示する。また、同時にＡＦＭ処理部２６による不純物キャリア領域の凹凸の検出を繰り返し、ＡＦＭ処理部２６から繰り返し出力された出力信号に基づいて、不純物キャリア領域の凹凸を表示装置２８に表示する。
【００３４】
駆動用電源１８は、図５に示す様にドレイン用プログラマブル可変ＤＣ電源３１、ゲート用プログラマブル可変ＤＣ電源３２、ドレイン電流制限抵抗３３、ゲート電流制限抵抗３４、ソース用ＤＣ電源３５、及びドレイン電圧モニター３７を備えている。そして、ドレイン用プログラマブル可変ＤＣ電源３１、ゲート用プログラマブル可変ＤＣ電源３２、及びソース用ＤＣ電源３５の共通ラインに、交流電源１６からのキャリア変調用の交流電圧Ｖｃを印加している。また、ＦＥＴ１１の基板１１ａにも、キャリア変調用の交流電圧Ｖｃを印加している。
【００３５】
ドレイン用プログラマブル可変ＤＣ電源３１及びソース用ＤＣ電源３５は、ＦＥＴ１１のソース・ドレイン間の電圧を供給するためのものであり、ドレイン用プログラマブル可変ＤＣ電源３１によりソース・ドレイン間の電圧を変更することができる。また、ゲート用プログラマブル可変ＤＣ電源３２は、ＦＥＴ１１のゲート電圧を供給するためのものであり、ゲート電圧を変更することができる。
【００３６】
これらの電源３１，３２，３５からゲート電圧及びソース・ドレイン間の電圧をＦＥＴ１１に供給して、ＦＥＴ１１を動作させる。そして、ゲート電圧及びソース・ドレイン間の電圧を制御することによりＦＥＴ１１の動作状態を変化させ、この動作状態の変化の度に、カンチレバー探針１５の先端によりＦＥＴ１１の不純物キャリア領域を走査して、不純物キャリア領域のキャリア分布を表示装置２４の画面に表示し、かつ不純物キャリア領域の凹凸を表示装置２８に表示する。
【００３７】
例えば、ドレイン用プログラマブル可変ＤＣ電源３１によりソース・ドレイン間の電圧を一定にして、ゲート用プログラマブル可変ＤＣ電源３２によりゲート電圧を少しずつ変化させ、この電圧の変化の度に、不純物キャリア領域のキャリア分布を解析して、ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性に対する評価を行なう。あるいは、ゲート用プログラマブル可変ＤＣ電源３２によりゲート電圧を一定に保持して、ドレイン用プログラマブル可変ＤＣ電源３１によりソース・ドレイン間の電圧を少しずつ変化させ、この電圧の変化の度に、不純物キャリア領域のキャリア分布を解析して、ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性に対する評価を行なう。
【００３８】
この様な評価期間中は、各電源３１，３２，３５の共通ラインにキャリア変調用の交流電圧Ｖｃが印加され、ＦＥＴ１１の基板１１ａにもキャリア変調用の交流電圧Ｖｃが印加されている。このため、不純物キャリア領域の断面とカンチレバー探針１５間の電圧が常に安定化し、絶縁破壊や探針の破壊を確実に防止することができる。
【００３９】
また、ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性に対する評価に際し、ゲート用プログラマブル可変ＤＣ電源３２は、ピエゾ駆動信号発生回路１４からのＹ方向駆動信号を監視し、このＹ方向駆動信号が初期位置に対応する電圧に設定される度に、ゲート電圧を少しずつ変化させる。これにより、不純物キャリア領域のキャリア分布が解析される度に、ゲート電圧が変化することになり、ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性に対する評価を行なうことが容易になる。
【００４０】
同様に、ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性に対する評価に際し、ドレイン用プログラマブル可変ＤＣ電源３１は、ピエゾ駆動信号発生回路１４からのＹ方向駆動信号を監視し、このＹ方向駆動信号が初期位置に対応する電圧に設定される度に、ソース・ドレイン間の電圧を少しずつ変化させる。これにより、不純物キャリア領域のキャリア分布が解析される度に、ソース・ドレイン間の電圧が変化することになり、ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性に対する評価を行なうことが容易になる。
【００４１】
この様なソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性やゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性は、ＦＥＴ１１の評価に欠かすことができない。
【００４２】
次に、図６に示す様なｐ型のＦＥＴ１１のソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性に対する評価を行なうための手順を述べる。
【００４３】
まず、ソース用ＤＣ電源３５によりソース電極のソース電圧を負の電圧Ｖｓに設定し、かつドレイン用プログラマブル可変ＤＣ電源３１によりドレイン電極のドレイン電圧を負の電圧Ｖｄに設定し、これによりソース・ドレイン間の電圧を一定に保持する。このとき、｜Ｖｓ｜＜｜Ｖｄ｜である。
【００４４】
この状態で、ゲート用プログラマブル可変ＤＣ電源３２によりゲート電極のゲート電圧Ｖｇを０Ｖから負の方に徐々に下降させていく。｜Ｖｇ｜＜｜Ｖｓ｜のときには、ゲート電極とソース電極間が逆バイアスとなって、ドレイン電流が流れず、ドレイン電流制限抵抗３３で発生する電位差が０Ｖである。｜Ｖｓ｜＜｜Ｖｇ｜＜｜Ｖｔｈ｜＜｜Ｖｄ｜になると、ドレイン電流が僅かに流れ、ドレイン電流制限抵抗３３に電位差が僅かに発生する。尚、Ｖｔｈは、ＦＥＴ１１に固有の閾値電圧である。
【００４５】
更に、ゲート電圧Ｖｇを下降させ、｜Ｖｔｈ｜≦｜Ｖｇ｜あるいは｜Ｖｔｈ｜＜｜Ｖｇ｜になると、ドレイン電流が急激に増加し、ドレイン電流制限抵抗３３に高い電位差が発生する。
【００４６】
こうしてゲート用プログラマブル可変ＤＣ電源３２によりゲート電圧Ｖｇを少しずつ変化させ、このゲート電圧Ｖｇの変化の度に、ゲート近傍の不純物キャリア領域のキャリア分布を解析して、ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性に対する評価を行なう。
【００４７】
また、ドレイン電流制限抵抗３３の電圧をドレイン電圧モニター３７により監視し、ＦＥＴ１１が正常に動作しているか否かを監視する。
【００４８】
また、ゲート電流制限抵抗３４は、ＦＥＴ１１のゲート電流を制限して、ゲート酸化膜の絶縁破壊を防止する。ドレイン電流制限抵抗３３は、ＦＥＴ１１のドレイン電流を制限して、過電流が流れることを防止する。
【００４９】
図７は、ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性を示すグラフである。また、図８（ａ）、（ｂ）、（ｃ）、及び（ｄ）は、図７のＩＶ特性におけるゲート電圧Ｖｇがａ，ｂ，ｃ，ｄのときに解析されたゲート近傍のキャリア分布を示す図である。
【００５０】
図８（ａ）は、｜Ｖｇ｜＜｜Ｖｓ｜のときの不純物キャリア領域のキャリア分布を示しており、ソース・ドレイン間にチャンネルが形成されておらず、ドレイン電流が流れていない様子が分かる。
【００５１】
図８（ｂ）は、｜Ｖｓ｜＜｜Ｖｇ｜＜｜Ｖｔｈ｜＜｜Ｖｄ｜のときの不純物キャリア領域のキャリア分布を示しており、ソース・ドレイン間にチャンネルが形成されつつあるのが分かる。また、空乏層がドレイン電極から伸びてソース電極側の空乏層に接触する様子も確認される。
【００５２】
図８（ｃ）及び（ｄ）は、｜Ｖｔｈ｜≦｜Ｖｇ｜あるいは｜Ｖｔｈ｜＜｜Ｖｇ｜のときの不純物キャリア領域のキャリア分布を示しており、ソース・ドレイン間にチャンネルが形成され、電流ルートが完全に形成されているのが分かる。また、空乏層が完全につながっているのも確認される。
【００５３】
次に、図６に示すｐ型のＦＥＴ１１のゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性に対する評価を行なうための手順を述べる。
【００５４】
まず、ゲート用プログラマブル可変ＤＣ電源３２によりゲート電極のゲート電圧を負の電圧Ｖｇに設定し、この電圧Ｖｇを一定に保持する。
【００５５】
この状態で、ソース用ＤＣ電源３５によりソース電極のソース電圧を０に設定するか、あるいはソース用ＤＣ電源３５を短絡する。そして、ドレイン用プログラマブル可変ＤＣ電源３１によりドレイン電極のドレイン電圧Ｖｄ（＝ソース・ドレイン間の電圧Ｖｓｄ）を０Ｖから負の方に徐々に下降させていく。｜Ｖｓｄ｜＜｜Ｖｇ｜のときには、電圧Ｖｓｄの下降に伴い、ドレイン電流が直線的に増大する。
【００５６】
引き続いて、｜Ｖｓｄ｜＝｜Ｖｇ｜になると、ドレイン電流が飽和状態に近くなって、ドレイン電流が僅かに増大するに過ぎない。更に、ソース・ドレイン間の電圧Ｖｓｄを下降させ、｜Ｖｇ｜＜｜Ｖｓｄ｜になると、ドレイン電流が飽和状態になって、ドレイン電流の増大が殆ど見られなくなる。
【００５７】
この様なドレイン電流の変化は、ドレイン電流制限抵抗３３の電圧変化としてドレイン電圧モニター３７により観察することができる。
【００５８】
こうしてソース用ＤＣ電源３５によりソース・ドレイン間の電圧Ｖｓｄを少しずつ変化させ、この電圧Ｖｓｄの変化の度に、不純物キャリア領域のキャリア分布を解析して、ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性に対する評価を行なう。
【００５９】
図９は、ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性を示すグラフである。また、図１０（ｅ）、（ｆ）、及び（ｇ）は、図９のＩＶ特性におけるソース・ドレイン間の電圧Ｖｓｄがｅ，ｆ，ｇのときに解析されたそれぞれのキャリア分布を示す図である。
【００６０】
図１０（ｅ）は、｜Ｖｓｄ｜＜｜Ｖｇ｜のときの不純物キャリア領域のキャリア分布を示しており、不純物キャリア領域が既に形成され、空乏層がつながっている様子が確認される。
【００６１】
図１０（ｆ）は、｜Ｖｓｄ｜＝｜Ｖｇ｜のときの不純物キャリア領域のキャリア分布を示しており、ドレイン電流の増加率の変極点での様子である。このときは、ピンチオフの状態であり、チャンネルが切れていることが分かる。
【００６２】
図１０（ｇ）は、｜Ｖｇ｜＜｜Ｖｓｄ｜のときの不純物キャリア領域のキャリア分布を示しており、ドレイン電流が飽和しているときの様子である。このときは、チャンネルが切れているものの、一定のドレイン電流が流れている。
【００６３】
尚、本発明は、上記実施形態に限定されるものではなく、特許請求の範囲を逸脱しない程度に多様に変形することができる。
【００６４】
【発明の効果】
以上説明した様に本発明よれば、容量測定用の交流電圧を半導体デバイス動作用の直流電圧のラインに重畳して印加している。このため、半導体デバイス断面と探針間の電圧が常に安定化し、絶縁破壊や探針の破壊を確実に防止することができる。また、半導体デバイス動作用の直流電圧を印加するので、例えば電界効果型トランジスタの評価として、ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性に対する評価や、ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性に対する評価を行なうことができる。
【００６５】
また、動作用の直流電圧を抵抗を介して電界効果型トランジスタのゲート電極に印加しているので、ゲート電極に流れる電流が制限され、ゲート酸化膜の破壊を防止することができる。あるいは、動作用の直流電圧を抵抗を介して電界効果型トランジスタのドレイン電極に印加しているので、ドレイン電極に流れる電流を制限することができる。
【００６６】
更に、半導体デバイスのキャリア分布が解析される度に、探針による走査に同期して動作用の直流電圧を変更しているので、動作用の直流電圧の変化に対応する半導体デバイスのキャリア分布の変化を容易に求めることができる。
【００６７】
また、電界効果型トランジスタの電極に接続された抵抗の電圧降下をモニターしているので、電界効果型トランジスタの評価のときにその動作状況をモニターすることができる。
【図面の簡単な説明】
【図１】探針を半導体デバイス断面の酸化絶縁膜に接触させた状態を示す図である。
【図２】（ａ）はｐ型の不純物キャリアについての交流電圧Ｖｃに対する容量Ｃの特性を示すグラフであり、（ｂ）は（ａ）の特性曲線の微分特性を示すグラフである。
【図３】（ａ）はｎ型の不純物キャリアについての交流電圧Ｖｃに対する容量Ｃの特性を示すグラフであり、（ｂ）は（ａ）の特性曲線の微分特性を示すグラフである。
【図４】本発明の半導体評価装置の一実施形態を示すブロック図である。
【図５】図４の装置における駆動用電源の構成を示すブロック図である。
【図６】ｐ型のＦＥＴの接続状態を示す図である。
【図７】ソース・ドレイン間の電圧を一定にしたときのゲートのＩＶ特性を示すグラフである。
【図８】（ａ）、（ｂ）、（ｃ）、及び（ｄ）は、図７のＩＶ特性におけるゲート電圧Ｖｇがａ，ｂ，ｃ，ｄのときに解析されたそれぞれのキャリア分布を示す図である。
【図９】ゲート電圧を一定にしたときのソース・ドレイン間のＩＶ特性を示すグラフである。
【図１０】（ｅ）、（ｆ）、及び（ｇ）は、図９のＩＶ特性におけるソース・ドレイン間の電圧Ｖｓｄがｅ，ｆ，ｇのときに解析されたそれぞれのキャリア分布を示す図である。
【符号の説明】
１１ ＦＥＴ
１２ ＳＣＭ搭載ステージ
１３ ３軸ピエゾスキャナ
１４ ピエゾ駆動信号発生回路
１５ カンチレバー探針
１６ 交流電源
１７ ＤＣバイアス電源
１８ 駆動用電源
１９ キャパシターセンサ
２１ ロックインアンプ
２２ ＳＣＭ処理部
２３ ，２７ Ｉ／Ｏ部
２４，２８ 表示装置
２５ フォトセンサ
２６ ＡＦＭ処理部
２９ システムコントローラ
３１ ドレイン用プログラマブル可変ＤＣ電源
３２ ゲート用プログラマブル可変ＤＣ電源
３３ ドレイン電流制限抵抗
３４ ゲート電流制限抵抗
３５ ソース用ＤＣ電源
３７ ドレイン電圧モニター
Claims (5)
- 半導体デバイス断面に絶縁膜を介して探針を接触させ、この探針により半導体デバイス断面を走査しつつ、半導体デバイス断面と探針間の容量を検出し、この容量に基づいて、半導体デバイスのキャリア分布を解析する半導体評価装置において、
容量測定用の交流電圧を半導体デバイス動作用の直流電圧のラインに重畳して印加することを特徴とする半導体評価装置。 - 半導体デバイスが電界効果型トランジスタであり、動作用の直流電圧を抵抗を介して該電界効果型トランジスタのゲート電極に印加することを特徴とする請求項１に記載の半導体評価装置。
- 半導体デバイスが電界効果型トランジスタであり、動作用の直流電圧を抵抗を介して該電界効果型トランジスタのドレイン電極に印加することを特徴とする請求項１に記載の半導体評価装置。
- 半導体デバイスのキャリア分布が解析される度に、探針による走査に同期して動作用の直流電圧を変更する電圧制御手段を備えることを特徴とする請求項１に記載の半導体評価装置。
- 抵抗の電圧降下をモニターするモニター手段を備えることを特徴とする請求項２又は３に記載の半導体評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002226293A JP2004071708A (ja) | 2002-08-02 | 2002-08-02 | 半導体評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002226293A JP2004071708A (ja) | 2002-08-02 | 2002-08-02 | 半導体評価装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004071708A true JP2004071708A (ja) | 2004-03-04 |
Family
ID=32013685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002226293A Pending JP2004071708A (ja) | 2002-08-02 | 2002-08-02 | 半導体評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004071708A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008215940A (ja) * | 2007-03-01 | 2008-09-18 | Canon Inc | 異物検査装置及びこれを用いた異物検査方法 |
-
2002
- 2002-08-02 JP JP2002226293A patent/JP2004071708A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008215940A (ja) * | 2007-03-01 | 2008-09-18 | Canon Inc | 異物検査装置及びこれを用いた異物検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7812621B2 (en) | Measuring apparatus and method for measuring a surface capacitance of an insulating film | |
| JP3202916B2 (ja) | 電荷測定装置 | |
| US5723981A (en) | Method for measuring the electrical potential in a semiconductor element | |
| US6201401B1 (en) | Method for measuring the electrical potential in a semiconductor element | |
| JPH07318568A (ja) | 走査型プローブ顕微鏡 | |
| Doukkali et al. | Surface potential mapping of biased pn junction with kelvin probe force microscopy: application to cross-section devices | |
| US6888135B2 (en) | Scanning probe microscope with probe formed by single conductive material | |
| US10132831B2 (en) | Electrostatic force balance microscopy | |
| Nxumalo et al. | Cross‐sectional imaging of semiconductor device structures by scanning resistance microscopy | |
| US20050127926A1 (en) | Method using conductive atomic force microscopy to measure contact leakage current | |
| US20070279080A1 (en) | Method For Evaluating Semiconductor Wafer And Apparatus For Evaluating Semiconductor Wafer | |
| JP2004071708A (ja) | 半導体評価装置 | |
| JPH1130622A (ja) | 走査型静電容量顕微鏡 | |
| EP3066701B1 (en) | Nanotube based transistor structure, method of fabrication and uses thereof | |
| JP2002116132A (ja) | 信号検出装置、該信号検出装置によって構成した走査型原子間力顕微鏡、および信号検出方法 | |
| JP2005142304A (ja) | トランジスタの評価方法 | |
| JP2900764B2 (ja) | 半導体表面薄膜の評価方法 | |
| JP3766261B2 (ja) | 走査型静電容量顕微鏡による測定方法および測定装置 | |
| US6208151B1 (en) | Method and apparatus for measurement of microscopic electrical characteristics | |
| Cristoloveanu et al. | Model for carrier lifetime extraction from pseudo-MOSFET transients | |
| Abdullah et al. | The Effect of Nanowire Gap for Silicon Nanowire Transistor to the Current-Voltage (I-Vds) | |
| Yamaoka et al. | Enhanced Scanning Nonlinear Dielectric Microscopy with Stepwise dC/dV and dC/dz Imaging—Achieving Qualitative, Quantitative and Artifact-Free Carrier Density Profiling of Semiconductor Devices | |
| JP4425566B2 (ja) | 顕微鏡を用いた測定装置、測定方法およびそのプログラム | |
| Hendarto et al. | Investigation on the thermal distribution of nMOSFETs under different operation modes by scanning thermal microscopy | |
| JP2000164664A (ja) | 画像処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |