JP2004071527A - 電子放出装置 - Google Patents

電子放出装置 Download PDF

Info

Publication number
JP2004071527A
JP2004071527A JP2002266114A JP2002266114A JP2004071527A JP 2004071527 A JP2004071527 A JP 2004071527A JP 2002266114 A JP2002266114 A JP 2002266114A JP 2002266114 A JP2002266114 A JP 2002266114A JP 2004071527 A JP2004071527 A JP 2004071527A
Authority
JP
Japan
Prior art keywords
electrode
electron source
electron
film
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002266114A
Other languages
English (en)
Inventor
Yasushi Sano
佐野 康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SP SOLUTION KK
Original Assignee
SP SOLUTION KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SP SOLUTION KK filed Critical SP SOLUTION KK
Priority to JP2002266114A priority Critical patent/JP2004071527A/ja
Publication of JP2004071527A publication Critical patent/JP2004071527A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【目的】エミッタホールが比較的大きな開口を有する形状であるにもかかわらず、ダイオードアクションを起こさない電子放出装置を提供する。
【構成】絶縁基板と、前記絶縁基板上に配設されたカソード電極と、前記カソード電極の上面全面またはその中央部分だけに配設された電子源膜と、前記電子源膜が配設されていない前記カソード電極部分の上面またはカソード電極部分の上面を覆うゲート絶縁膜と、このゲート絶縁膜の上面の全部または一部を覆うゲート電極と、前記ゲート電極および電子源膜の上方に離間して配設されたアノード電極で構成された電子放出装置において、前記中央部分の電子源膜が周辺部分の電子源膜よりもくぼんでいることを特徴とする電子放出装置。
【選択図】図1

Description

【0001】
【発明の属する技術分野】電子放出装置に関する。
【0002】
【従来の技術】
カーボンナノチューブを用いた電子放出装置は従来からいくつか提案されてきた。韓国のサムソンSDIが開発したCNT−FED(カーボンナノチューブフィールドエミッションディスプレイ)技術は日経マイクロデバイス別冊フラットパネル・ディスプレイ2002戦略編P196〜204(日経BP社発行:電話03−5696−1111)に説明されている。図17がカソードパネル8の構成である。前記カソードパネルにおいて、ゲート配線7とカソード配線2とがゲート絶縁膜6を介して互いに直交して配列されている。ゲート配線とカソード配線との交差部分には円筒穴形状にゲート配線とゲート絶縁膜を取り除いた部分があり、この部分をエミッタホール11と呼ぶ。前記エミッタホールの底部にカーボンナノチューブ含有ペースト(以後、CNTペーストと呼ぶ)を電子源膜5として塗布してある。この構造の断面構造を図18に示す。ガラス基板1の上にカソード配線2とゲート絶縁膜6とゲート配線7が配設されている。ゲート配線7とゲート絶縁膜6とには開口(エミッタホール)が設けられていて、その底部にはカソード電極と電気的に接触したCNTペーストが電子源膜5として堆積されている。真空を介して蛍光パネル9がカソードパネル8に対向して配置される。図17および図18に示した構成において、エミッタホールの穴の深さは20μm、穴径は30μm程度、蛍光パネルとカソードパネルとの距離は1.5mm程度とする場合が一般的である。エミッタホールの底部はほぼ平坦である。
【0003】
【解決しようとする課題】
図18に示す構造の電子放出装置ではダイオードアクションと呼ばれる故障動作が深刻な問題の1つである。この問題について説明する。図18においてエミッタホールの穴径が30μm、深さが20μm、蛍光パネルとゲート配線との距離が1480μm、ゲート配線の厚みは限りなく薄いという構造に対して、電子源膜からの電子放出現象を解説する。電子源膜はその表面の平均電界が1kV/mm以上で電子が放出し、3kV/mmで蛍光パネルを十分に明るく発光させる量の電子放出が得られる性質を備えている。カソード配線に−30V、ゲート配線に+30V、蛍光パネルに+5970Vを印加することで電子放出がなされる。エミッタホール底部のうち、円周付近ではカソード配線とゲート配線との印加電位差(+30V,−30Vのトータルで60V)が20μmの距離を隔てていることによる60V/20μm=3kV/mmの電界が発生することで電子が放出される。中心付近では前記ゲート配線とカソード配線間の電位差による電界と蛍光パネルとカソード配線間の電位差(+5970V,−30Vのトータル6000V)が1480μm+20μm=1500μの距離を隔てていることによる6000V/1500μm=4kV/mmの両方の電界の影響を受けて電子が放出される。FEDなどの応用においては蛍光パネルへの高圧の印加電圧を一定に維持して、ゲート配線、カソード配線の電圧制御によって電子放出量を制御することが一般的である。単純マトリクス方式と呼ばれる駆動方式においては各セル(発光デバイスではピクセルと呼ぶ)のカソード配線(Vk)、ゲート配線(Vg)、蛍光パネル(Vp)のそれぞれの印加電圧は以下の4種類があり得る。(1)Vk=−30V,Vg=+30V,Vp=5970V、(2)Vk=0V,Vg=+30V,Vp=5970V)、(3)Vk=−30V,Vg=+0V,Vp=5970V、(4)Vk=0V,Vg=0V,Vp=5970Vの4種類である。(1)では電子放出がなされて、(2)と(3)と(4)では電子放出がゼロにならなければならない。(1)についてはすでに考察済みであるので(2)と(3)について以下で考察する。(2)の印加電圧においてはエミッタホール底部の円周周辺においての電界は、電圧Vg−Vk=+15V、距離20μmの条件によって0.75KV/mmである。電子放出のしきい値である1kV/mm以下であるのでこの部分からは電子放出されないと考えてよい。中心部分においては蛍光パネルの印加電圧の影響による約4kV/mmの電界の影響を強く受ける。この電界は電子放出させるに十分な電界である。上記蛍光パネルによる高電界の影響を受けてエミッタホールの底部では円周部分から中心に向かって電界が高くなり、1KV/mmを超えると電子放出が起きてしまう。(2)の印加状態では電子放出を無くしたいのであるが、この状態でも電子が放出されてしまう故障状態をダイオードアクションと呼んでいる。ダイオードアクションを抑制するには蛍光パネルの印加電圧を下げる、蛍光パネルとカソードパネルの距離を離す、エミッターホールの開口を狭くする、などの方法があるが、蛍光パネルの印加電圧を下げると蛍光体の発光が低下して暗くなる、距離を離すにはその構造を支える構造を作るのが難しくなりコストが上がる、エミッタホールの開口を狭くするには高コストのプロセス技術を使用する必要がある、といった具合にそれぞれ問題が生じる。上記(3)の印加電圧条件でも(2)と同様の問題がある。
【0004】
【課題を解決する手段】
本発明の電子放出装置は、絶縁基板と、前記絶縁基板上に配設されたカソード電極と、前記カソード電極の上面全面またはその中央部分だけに配設された電子源膜と、前記電子源膜が配設されていない前記カソード電極部分の上面またはカソード電極部分の上面を覆うゲート絶縁膜と、このゲート絶縁膜の上面の全部または一部を覆うゲート電極と、前記ゲート電極および電子源膜の上方に離間して配設されたアノード電極で構成されていることに加えて、前記中央部分の電子源膜が周辺部分の電子源膜よりもくぼんでいることを第1の特徴とし、
第2に、前記第1の特徴に加えて、前記中央部分の電子源膜の表面が前記周辺部分のカソード電極下面高さよりも低く位置することを、
第3に、前記第1または第2の特徴に加えて、前記周辺部分の電子源表面高さと前記中央部分の電子源表面高さとの差分高さが前記ゲート絶縁膜厚よりも大きいことを、
第4に、前記第1から第3のいずれかの特徴に加えて、前記周辺部分にはカソード電極が配設されていて中央部分にはカソード電極が配設されていないことと、前記電子源膜が導電性を有してかつ前記周辺部のカソード電極上と中心部分絶縁基板露出表面の両方の領域に配設されていることを、
第5に、前記第1から第4のいずれかの特徴に加えて、前記周辺部のカソード電極表面が前記絶縁基板表面と平行な平坦表面であることを、
第6に、絶縁基板と、前記絶縁基板上に配設された第1のカソード電極と、前記第1のカソード電極の上面の周辺部分にカソード絶縁膜を介して配設する第2のカソード電極と少なくとも前記第2のカソード電極の上面に配設された電子源膜と、前記電子源膜が配設されていない前記第2のカソード電極部分の上面を覆うゲート絶縁膜と、このゲート絶縁膜の上面の全部または一部を覆うゲート電極と、前記ゲート電極および電子源膜の上方に離間して配設されたアノード電極で構成された特徴に加えて、前記中央部分の第1のカソード電極の少なくとも一部の表面が露出していることを、
第7に、第1から第5のいずれかの特徴に加えて、前記アノード電極、ゲート電極、カソード電極の各電位がVa,Vg,Vk、前記アノード電極とゲート電極上面との距離がda、前記ゲート電極下面と前記電子源膜中央部分の上面との距離をdkcとした場合にその関係が(Va−Vg)/da≧(Vg−Vk)/dkcの条件において前記電子源膜の中央部分からの電子放出密度が周辺部からの電子放出密度よりも少ないことを、
第8に、前記第6の特徴に加えて、前記アノード電極、ゲート電極、第1のカソード電極の各電位がVa,Vg,Vk1、前記アノード電極とゲート電極上面との距離がda、前記ゲート電極下面と前記電子源膜中央部分の上面との距離をdkcとした場合にその関係が(Va−Vg)/da≧(Vg−Vk1)/dkcの条件において前記電子源膜の中央部分からの電子放出密度が周辺部からの電子放出密度よりも少ないようにVk1を設定することを、
第9に、前記第1から第6のいずれかの特徴に加えて、(Va−Vg)/da<(Vg−Vk1)/dkcの条件において前記電子源膜から放出された電子が前記ゲート電極高さで前記電子源膜中央に集束されていることを特徴とする。
【0005】
【発明の実施の形態】
本発明の電子放出装置において、絶縁基板と、前記絶縁基板上に配設されたカソード電極と、前記カソード電極の上面全面またはその中央部分だけに配設された電子源膜と、前記電子源膜が配設されていない前記カソード電極部分の上面またはカソード電極部分の上面を覆うゲート絶縁膜と、このゲート絶縁膜の上面の全部または一部を覆うゲート電極と、前記ゲート電極および電子源膜の上方に離間して配設されたアノード電極で構成されていることに加えて、前記中央部分の電子源膜が周辺部分の電子源膜よりもくぼんでいる第1の特徴を備えている場合には、フィールドエミッションディスプレイ(略称:FED)や真空管アンプなどで従来から一般的に採用されているゲート構造と呼ばれる電子放出装置の構造において、従来は平坦もしくは中央部が突起状になっている電子放出表面が中央部で下に凸のくぼんだ形状になっている。FED等の電子放出装置では一般的に蛍光スクリーンなどのアノード電極に正の高電圧を印加し、この高電圧がアノード電極とカソード電極間の電界に影響を与える。前記高電圧が高いとゲート電極の印加電圧如何に関わらずカソード電極中心に電子放出に十分な電界が発生して電子が放出しかねない。本発明では中心部がくぼんでいる分だけ中心部分での電界が弱まり、アノード電極の高電圧による無用な電子を抑制できる。
第2に、前記第1の特徴に加えて、前記中央部分の電子源膜の表面が前記周辺部分のカソード電極下面高さよりも低く位置する特徴を備える場合には、スクリーン印刷やスパッタ堆積等で形成したカソード電極に対して、電子源の周辺部分でのカソード電極の下面高さに対して中央部分での電子源膜の表面の高さを低くする。低くする方法の1つとして、前記中央部分以外をマスクして前記中央部分を選択的にエッチングして中央部分のカソード電極を除去してその後にCNTペーストなどの電子源膜を堆積する。前記エッチング方法としてはサンドブラストやドライエッチング、ウエットエッチングなどがある。
第3に、前記第1または第2の特徴に加えて、前記周辺部分の電子源表面高さと前記中央部分の電子源表面高さとの差分高さが前記ゲート絶縁膜厚よりも大きい特徴を備える場合には、前記アノード電極に正の高電圧が印加さえている状況において前記ゲートで絶縁膜上に配設されたゲート電極への印加電圧によって前記周辺部分の電子源表面からの電子放出を制御する際に前記周辺部分からの電子放出を十分低いレベルまたは完全に抑制するゲート電極印加電圧において前記中央部分の電子源表面からの電子放出も十分低いレベルまたは完全に抑制するために十分に深い位置に前記中央部分電子源表面を配置することとして前記周辺部分の電子源表面高さと前記中央部分の電子源表面高さとの差分高さが前記ゲート絶縁膜厚よりも大きく設定した。
第4に、前記第1から第3のいずれかの特徴に加えて、前記周辺部分にはカソード電極が配設されていて中央部分にはカソード電極が配設されていないことと、前記電子源膜が導電性を有してかつ前記周辺部のカソード電極上と中心部分絶縁基板露出表面の両方の領域に配設されている特徴を備える場合には、導電性のカーボンナノチューブまたは導電性のグラファイト片やナノパーティクルまたは金属粉または有機バインダー成分が加熱によって炭化したもの、またはその組み合わせたものを電子源膜として用いることで中央部分にカソード電極がない状態でも前記導電性の電子源膜が前記周辺部分のカソード電極と電気的に接続していることで前記カソード電極と同電位を有する。前記電子源膜の導電性と中央部分からの電子放出または中央部分へのイオン照射またはその両方によっては前記周辺部分でのカソード電極電位と中央部分の電子源膜電位とは異なるように設計することが可能である。電子源膜が高抵抗で電子放出または正イオン照射またはその両方が前記中央部分で盛んに行われると中央部分の電子源膜の電位が周辺部分のカソード電極電位よりも正にシフトすることで前記中央部分の実効電界を低減して電子放出や破壊的な放電現象を抑制するセーフティーフィードバックに設定することができる。
第5に、前記第1から第4のいずれかの特徴に加えて、前記周辺部のカソード電極表面が前記絶縁基板表面と平行な平坦表面である特徴を備える場合には、平坦なガラス基板上にスクリーン印刷法で選択的に塗布した銀ペースト配線の平坦な表面の上に一部が円筒形に取り除かれたゲート絶縁膜が堆積されていて、そのゲート絶縁膜の上面を導電性配線であるゲート電極が覆った構造において、前記円筒形に取り除かれた部分の直径50ミクロンに対して同心円で直径30ミクロンを内径50ミクロンを外径とするドーナッツ状の周辺部分は前記平坦なカソード配線表面に電子源膜がスプレー塗布されている。そして前記直径30ミクロンよりも内側の領域は中心部の深さが周辺部よりも20ミクロン下方となる概半球形状のくぼみ形状になっている。前記スプレー塗布された電子源膜は前記くぼみ形状の部分にも塗布されており、電子膜自身が導電性のため、このくぼみ部分までカソード電極印加電圧となる。ゲート電極に正の電圧を印加することで前記周辺部の平坦表面状から電子が放出される。電子の放出密度は周辺ほど大きく内縁に近づくに従って小さくなる。ただし、くぼみ形状のエッジ部分は電界集中効果によって電子放出密度がその周辺よりも大きい。くぼみ形状の部分は電子源膜の表面とゲート電極との高低差が大きいので電子放出は小さい。ゲート電極電位によっては周辺の平坦部分からは電子放出して、くぼみ部分からは電子放出しないという状況も作り出せる。くぼみ部分は穴が深くなっているのでアノード電極印加の高電圧の影響によるダイオードアクションと呼ばれる電子放出をすることがない。このダイオードアクションとは、アノード、ゲート、カソードのトライオード(三極管とも呼ぶ)構造において、電子放出を制御するゲート電極の制御があまり効かずあたかもアノードとカソードのダイオード(二極管とも呼ぶ)構造で電子が放出されているかのような動作(アクション)のことである。アノード電極に正の高電圧が印加されている場合には、ゲート電極電位が、「電子放出ゼロ」の電圧を印加しているにもかかわらずカソード電極からアノード電極に向けて電子放出されている現象はダイオードアクションの特徴的な1つの現象である。前記特徴的なダイオードアクションを起こす電子源ではゲート電極電位による電子放出制御性が乏しいのでゲート電極電位を「電子放出」の電圧にしても電子放出が少ないという現象を現す場合が多い。
第6に、絶縁基板と、前記絶縁基板上に配設された第1のカソード電極と、前記第1のカソード電極の上面の周辺部分にカソード絶縁膜を介して配設する第2のカソード電極と少なくとも前記第2のカソード電極の上面に配設された電子源膜と、前記電子源膜が配設されていない前記第2のカソード電極部分の上面を覆うゲート絶縁膜と、このゲート絶縁膜の上面の全部または一部を覆うゲート電極と、前記ゲート電極および電子源膜の上方に離間して配設されたアノード電極で構成された特徴に加えて、前記中央部分の第1のカソード電極の少なくとも一部の表面が露出している場合には、各電極の印加電位を低い電位のものを先に高い電位のものを後に示すと、第1のカソード電極、第2のカソード電極、ゲート電極、アノード電極という状況においては正のイオンが最も低い電位の第1のカソード電極に選択的に突入してその分、第2のカソード電極への正イオン突入が抑制される。電子放出が暴走して放電破壊に結びつく可能性が他よりも高い電子源膜へ正イオンが突入するということをこの構造とこの電位関係で達成できる。一方、各電極の印加電位を低い電位のものを先に高い電位のものを後に示すと、第2のカソード電極、第1のカソード電極、ゲート電極、アノード電極という状況においては第1のカソード電極電位が第2のカソード電極電位よりも正電位であることによって、中央部付近の電子源膜にかかる電界を弱めることになり、ダイオードアクションによる制御の効かない電子放出という課題を軽減できる。
第7に、第1から第5のいずれかの特徴に加えて、前記アノード電極、ゲート電極、カソード電極の各電位がVa,Vg,Vk、前記アノード電極とゲート電極上面との距離がda、前記ゲート電極下面と前記電子源膜中央部分の上面との距離をdkcとした場合にその関係が(Va−Vg)/da≧(Vg−Vk)/dkcの条件において前記電子源膜の中央部分からの電子放出密度が周辺部からの電子放出密度よりも少ない特徴を備える場合には、ゲート電極による制御に対して応答がよい周辺部分の電子源膜の電子放出を最適にする際に中央部分から無用に電子放出されることを考慮しないでよい。
第8に、前記第6の特徴に加えて、前記アノード電極、ゲート電極、第1のカソード電極の各電位がVa,Vg,Vk2、前記アノード電極とゲート電極上面との距離がda、前記ゲート電極下面と前記電子源膜中央部分の上面との距離をdkcとした場合にその関係が(Va−Vg)/da≧(Vg−Vk2)/dkcの条件において前記電子源膜の中央部分からの電子放出密度が周辺部からの電子放出密度よりも少ないようにVk1を設定する特徴を備える場合には、
第9に、前記第1から第6のいずれかの特徴に加えて、(Va−Vg)/da<(Vg−Vk1)/dkcの条件において前記電子源膜から放出された電子が前記ゲート電極高さで前記電子源膜中央に集束されていることを特徴とする。
【0006】
【実施例】本発明の実施例1を説明する。図1は本発明の電子放出装置の断面構造である。エミッタホール11の構造である。従来の構造との主な違いはエミッタホール底部がドーナッツ状の周辺領域では平坦な面で、それよりも中心領域では下側に窪んだ形状という2つの特徴的な領域を備えることである。便宜上エミッタホール底部でドーナッツ状の平坦部分を「ドーナッツ状領域4」、中心の窪んだ領域を「窪み領域3」と呼ぶ。まず、「窪み領域」の構造について図1を用いて説明する。厚み1.1mmのガラス基板1の上面に銀を含んだ導電性電極であるカソード配線2が配設されている。このカソード配線の厚みは5ミクロンである。カソード配線2と前記ガラス基板には貫通した略円筒状穴3を設けてある。略円筒状穴の直径は20ミクロンで中心部分の深さは50ミクロンである。穴の形状を「略円筒状」と表現したが、実際には半球状もしくは下側につぼんだ円錐台形状に近い。円錐台として窪みの形状を表現すると上底は20ミクロン直径、下底は16ミクロン直径、深さは50ミクロンである。エミッタホールはその中心部分に上記くぼみ領域を備え、このくぼみ領域の外周にはドーナッツ状領域を備える。ドーナッツ状領域4は前記直径20ミクロンの穴を内径として前記穴と同心円で直径40ミクロンを外周とする領域である。この領域ではカソード配線の上面が平坦な形状で存在する。この平坦なドーナッツ上領域と前記窪み領域3の表面にはスプレーで噴霧塗布したカーボンナノチューブ含有の電子源膜5が固着されている。前記ドーナッツ状領域の電子源膜に含まれるカーボンナノチューブは膜上面に対して垂直配向させて電子放出のための電界集中を促進している。前記ドーナッツ状領域の外側の領域はゲート絶縁膜6とゲート電極7で覆われている。ゲート絶縁膜はスクリーン印刷されたガラスペーストの焼結材料でその厚みは20ミクロン、ゲート電極は銀含有の導電性電極でその厚みは5ミクロンである。前記ガラス基板およびその上に配設した記号7番までの構造を総称してカソードパネル8と呼ぶ。カソードパネル8と蛍光パネル9はそれぞれ前記電子源膜5と蛍光体塗布面10が真空を介して対向するように配置して使用される。カソードパネルと蛍光パネルとの対向距離は1.5mmである。電子源膜は塗布・乾燥後に粘着シートを押し付けることで表面を毛羽立たせる活性化処理を行っている。
【0007】本発明の実施例2を図2と図3に描く。図1の構造の電子放出装置に実際に電圧を印加した例である。図2では蛍光パネルに6KV、ゲート配線には+30V、カソード配線には−30Vを印加した。等電位面を図2に描く。ドーナッツ状領域では十分な強度の電界が電子源膜に印加されるので十分量の電子放出が得られる。ドーナッツ状領域の中でも内周付近の角では電界集中の効果で低い電圧でも電子放出がしやすい。図3はカソード配線に0V,ゲート配線に+30V、蛍光パネルに6KVを印加した状態を描いたものである。くぼみ領域は十分にくぼんでいるのでこの領域での電子源膜表面の電界は弱く電子が放出しない。ドーナッツ状領域ではゲート配線とカソード配線とで生じさせた低電界の影響で電子放出を抑制できている。ドーナッツ状領域の内周部の角では電界集中によってわずかながら電子が放出する可能性がある。この角の形状を丸めることで電界集中を抑制して電子放出を抑制したり、この角ではCNTなどの微小突起を寝かせておくなどの工夫をして図3の状態での電子放出を無くしている。
【0008】本発明の実施例3を図4を用いて説明する。図1の構造と同様であるが、電子源膜を周辺程盛り上げて塗布していることに特徴がある。エミッタホールのドーナッツ状領域の最外周でゲート絶縁膜と接する部分では20ミクロンの厚みのゲート絶縁膜の半分の高さである10ミクロンの高さまで電子源膜を積み上げてある。エミッタホールの中心部分に向かってすり鉢状に電子源膜の厚みを減らしており、内周に隣接する部分では厚みは1ミクロン程度である。この構造ではドーナッツ状領域のうち、ゲート配線とカソード配線との間の電位差で制御できる割合が強い最外周領域では電子源膜の高さを高く積むことで実効的にゲート配線とカソード配線との間の電位差で与える電子源膜表面電界を強くして、小さな電位差で大電流の電子放出を行わせて、中心に近いダイオードアクションの危険が大きい領域では電子源膜の電界が弱めになるようにしてある。このすり鉢状の構造は粘着テープによる毛羽立たせ活性化の効率を上げるのにも役立っている。ゲート配線とカソード配線との電位差により制御可能な領域として重要な領域である周辺部の活性化がしやすい構造である。
【0009】本発明の実施例4を説明する。図1と同様であるが、電子源膜の活性化方法が粘着テープではなく、レーザーなどの非接触方法で行うことで窪み領域内部も活性化していることである。窪み内部が活性化していても図5に示すようにくぼみ領域の印加電界自身を抑制しているのでダイオードアクションは起こらない。
【0010】本発明の図4の構造を形成する方法を図6から図13までを用いて実施例5として説明する。図6はガラス基板1の上にカソード配線2、ゲート絶縁膜6、ゲート配線7を堆積して、その上にフォトレジスト膜12を載せてある。このフォトレジスト膜はドライフィルムと呼ばれる感光性シートでもよいし、液体レジストでもよい。エミッタホールとして予定している位置に40ミクロンの開口を設けて前記フォトレジスト膜を形成する。図7は前記フォトレスト膜をマスクとしてエミッタホールの穴あけを行なった状態を描いた。穴あけにはサンドブラストを用いた。ゲート配線とゲート絶縁膜はそれぞれ銀粉含有ペーストとガラス成分含有ペーストの乾燥膜である。一方、ガラス基板、カソード配線はそれぞれガラスと金属膜である。まず、前記乾燥膜、ガラス、金属膜の全てを短時間で穴あけできるブラスト粉末およびエアー圧を用いて穴あけ加工を行う。ブラスト粉末とブラストエアーの比率およびエアー圧を調整することで薄いフォトレジスト膜でも十分にマスクとして使用できる条件があることを見つけたのでその条件を用いた。このブラスト工程を第1のブラスト工程と呼ぶ。この工程を完了すると図7の形状になる。乾燥膜のほうが材料としてはブラストレートがガラスや金属よりも高めであるが、穴の中心部分でかつブラスト噴射に垂直な面のブラストレートが高いため形状要素によって図7のようなすり鉢状にガラス基板まで貫通した穴形状が出来上がる。次に、フォトマスクをそのままにして、ブラストの粉末やエアー条件を変えて第2のブラスト工程を行う。一般的に前者の乾燥膜は後者のガラスまたは金属膜に比べてブラストで容易に削れやすい。すなわちブラストレートが高い。ブラスト粉末材料の選定を工夫することでさらに乾燥膜とガラス、金属膜とのブラストレートの差を大きくすることが出来る。ガラスや金属膜よりも硬度が低いブラスト粉末を使用することもブラストレートの差を大きくする工夫の1つである。図8には第2のブラスト工程を終了した時点での穴形状を描いた。こののブラストでは乾燥膜であるゲート電極と絶縁膜に対してだけ加工効果があるので第2のブラスト工程によってドーナッツ状領域の平坦なカソード配線表面を露出させることができた。この後、第1および第2のブラスト工程で使用していたフォトレジスト膜を剥離して新たに薄いシート状のフォトレジスト膜を貼り付ける。このフォトレジスト膜には工夫を施している。通常のフォトレジスト膜では剥離工程でウェット処理を行う必要がある。すなわち、フォトレジスト膜を剥がすために溶液に浸漬させる処理を行う必要がある。以下で説明する工程ではフォトレジスト膜の剥離以前にCNTをスプレーで塗布する工程が含まれている。塗布されたCNT膜が剥離のためのウェット工程で遊離剥離してしまったり、前記剥離のための溶液でCNTの微細構造が壊れたりすることが懸念されるので、フォトレジスト剥離のためのウェット処理は避けたい。そこで、本実施例ではストリッパブルドライフィルムまたはストリッパブルフォトフィルムとよぶフィルム状のレジストを用いた。このレジストはフィルムを基板に密着するための糊成分に工夫をしているので使用後に剥離する際にはウェット処理なしに、物理的な力だけで簡単に実施できる。剥離しやすくするために多少の湿度を与える場合もある。場合によっては加熱や逆に冷却処理を行ってフィルムを剥離しやすくすることもある。図9は貼り付け直後である。エミッタホールの形状に沿ってフォトレジスト膜が曲がっている。このフォトレジスト膜の露光にはいくつかの方法がある。その1つはポジタイプのフォトレジスト膜を用いて、ガラス基板の裏面から紫外線を照射する方法である。図9でのカソード配線開口部分、すなわち窪み領域では光がレジスト膜に到達してその後の現像で図10に示すように穴が開く。カソード配線の隙間でも光が通過する可能性があるが、その上のゲート配線がある部分ではゲート配線が遮光する。カソード配線とゲート配線との共通の隙間部分では光がフォトレジスト膜に到達する可能性があるがゲート絶縁膜が光吸収性に優れていたり反射特性にすぐれていたりすればこのような余分な部分が現像で穴の開くことは防げる。別の方法は表面からマスクを介して露光する方法である。いずれの方法でも図10の形状にフォトレジスト膜を加工することができる。このマスクをCNT含有ペーストの噴霧マスクにしてエミッタホールにCNT含有ペーストを噴霧塗布する。フォトレジスト膜がひさし形状に残してあるので図11に示すようにゲート配線に接触することがなく、電子源膜を形成できる。乾燥後に表面の毛羽立たせを行う。この乾燥工程ではCNT含有ペーストに僅かに付加してある粘着性有機物を枯化させる効果もある。図12は粘着シートをエミッタホールに押し付けるようにして貼り付けた様子を描いている。シートとカソード基板の間に閉じ込められた空気がエアーダンパーとしてシートと電子源膜との接触を妨げないように十分に空気抜きをしながら貼り付け作業を行う。図13は活性化した電子源表面の様子を描いている。尚、CNT含有ペーストは導電性であるので中心部分にもカソード電位は伝えられる。
【0011】本発明の実施例6を説明する。図1と同様であるが、ドーナッツ状領域の平坦なカソード表面が存在していなくてエミッタホール全体がすり鉢状になっている。この上に電子源膜が塗布される。その様子を図14に示す。
【0012】本発明の実施例7を示す。図15に構造を描く。窪み領域に電子源膜が塗布されていない構造である。この図ではカソード配線も除去されていて窪み部分には導電性の電極がないが、この部分にも導電性を持たせる場合もある。
【0013】本発明の実施例8を示す。図16に示す。図15と同様の構造であるが、窪み領域の底部には前記カソード配線ともゲート配線とも別の第3の電極を露出している。この第3の電極の電位を制御することでダイオードアクションの抑制とゲート−カソード配線の電圧制御を低電圧で行うことの両立を達成できた。
【0014】
【発明の効果】本発明の電子放出装置は開口が比較的大きなエミッタホールにおいて、ダイオードアクションを防ぐことと低電圧なゲート−カソード間電圧で電子放出を制御することを可能にした。
【図面の簡単な説明】
【図1】本発明の実施例1を示す構成図である。
【図2】本発明の実施例2の第1の状態を示す構成図である。
【図3】本発明の実施例2の第2の状態を示す構成図である。
【図4】本発明の実施例3を示す構成図である。
【図5】本発明の実施例4を示す構成図である。
【図6】本発明の実施例5の第1工程を示す構成図である。
【図7】本発明の実施例5の第2工程を示す構成図である。
【図8】本発明の実施例5の第3工程を示す構成図である。
【図9】本発明の実施例5の第4工程を示す構成図である。
【図10】本発明の実施例5の第5工程を示す構成図である。
【図11】本発明の実施例5の第6工程を示す構成図である。
【図12】本発明の実施例5の第7工程を示す構成図である。
【図13】本発明の実施例5の第8工程を示す構成図である。
【図14】本発明の実施例6を示す構成図である。
【図15】本発明の実施例7を示す構成図である。
【図16】本発明の実施例8を示す構成図である。
【図17】従来の構成を示す構成図である。
【図18】従来の構造を示す構成図である。
【符号】1はガラス基板、2はカソード配線、3は窪み領域、4はドーナッツ状領域、5は電子源膜、6はゲート絶縁膜、7はゲート配線、8はカソードパネル、9は蛍光パネル、10は蛍光体塗布面、11はエミッタホール、12はフォトレジスト膜である。

Claims (9)

  1. 絶縁基板と、前記絶縁基板上に配設されたカソード電極と、前記カソード電極の上面全面またはその中央部分だけに配設された電子源膜と、前記電子源膜が配設されていない前記カソード電極部分の上面またはカソード電極部分の上面を覆うゲート絶縁膜と、このゲート絶縁膜の上面の全部または一部を覆うゲート電極と、前記ゲート電極および電子源膜の上方に離間して配設されたアノード電極で構成された電子放出装置において、前記中央部分の電子源膜が周辺部分の電子源膜よりもくぼんでいることを特徴とする電子放出装置。
  2. 請求項1の電子放出装置において、前記中央部分の電子源膜の表面が前記周辺部分のカソード電極下面高さよりも低く位置することを特徴とする電子放出装置。
  3. 請求項1の電子放出装置において、前記周辺部分の電子源表面高さと前記中央部分の電子源表面高さとの差分高さが前記ゲート絶縁膜厚よりも大きいことを特徴とする電子放出装置。
  4. 請求項1から3のいずれかの電子放出装置において、前記周辺部分にはカソード電極が配設されていて中央部分にはカソード電極が配設されていないことと、前記電子源膜が導電性を有してかつ前記周辺部のカソード電極上と中心部分絶縁基板露出表面の両方の領域に配設されていることを特徴とする電子放出装置。
  5. 請求項1から4のいずれかの電子放出装置において、前記周辺部のカソード電極表面が前記絶縁基板表面と平行な平坦表面であることを特徴とする電子放出装置。
  6. 絶縁基板と、前記絶縁基板上に配設された第1のカソード電極と、前記第1のカソード電極の上面の周辺部分にカソード絶縁膜を介して配設する第2のカソード電極と少なくとも前記第2のカソード電極の上面に配設された電子源膜と、前記電子源膜が配設されていない前記第2のカソード電極部分の上面を覆うゲート絶縁膜と、このゲート絶縁膜の上面の全部または一部を覆うゲート電極と、前記ゲート電極および電子源膜の上方に離間して配設されたアノード電極で構成された電子放出装置において、前記中央部分の第1のカソード電極の少なくとも一部の表面が露出していることを特徴とする電子放出装置。
  7. 請求項1から5のいずれかの電子放出装置において、前記アノード電極、ゲート電極、カソード電極の各電位がVa,Vg,Vk、前記アノード電極とゲート電極上面との距離がda、前記ゲート電極下面と前記電子源膜中央部分の上面との距離をdkcとした場合にその関係が(Va−Vg)/da≧(Vg−Vk)/dkcの条件において前記電子源膜の中央部分からの電子放出密度が周辺部からの電子放出密度よりも少ないことを特徴とする電子放出装置。
  8. 請求項6の電子放出装置において、前記アノード電極、ゲート電極、第1のカソード電極の各電位がVa,Vg,Vk1、前記アノード電極とゲート電極上面との距離がda、前記ゲート電極下面と前記電子源膜中央部分の上面との距離をdkcとした場合にその関係が(Va−Vg)/da≧(Vg−Vk1)/dkcの条件において前記電子源膜の中央部分からの電子放出密度が周辺部からの電子放出密度よりも少ないようにVk1を設定することを特徴とする電子放出装置。
  9. 請求項1から6のいずれかの電子放出装置において、(Va−Vg)/da<(Vg−Vk2)/dkcの条件において前記電子源膜から放出された電子が前記ゲート電極高さで前記電子源膜中央に集束されていることを特徴とする電子放出装置。
JP2002266114A 2002-08-08 2002-08-08 電子放出装置 Withdrawn JP2004071527A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002266114A JP2004071527A (ja) 2002-08-08 2002-08-08 電子放出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002266114A JP2004071527A (ja) 2002-08-08 2002-08-08 電子放出装置

Publications (1)

Publication Number Publication Date
JP2004071527A true JP2004071527A (ja) 2004-03-04

Family

ID=32024722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002266114A Withdrawn JP2004071527A (ja) 2002-08-08 2002-08-08 電子放出装置

Country Status (1)

Country Link
JP (1) JP2004071527A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158696A (ja) * 2003-11-27 2005-06-16 Samsung Sdi Co Ltd 電界放出表示装置
JP2005340200A (ja) * 2004-05-22 2005-12-08 Samsung Sdi Co Ltd 電界放出表示装置及びその製造方法
JP2006339110A (ja) * 2005-06-06 2006-12-14 Mitsubishi Electric Corp ナノ構造体群を用いた電子素子およびその製造方法
GB2432254A (en) * 2005-11-10 2007-05-16 Schlumberger Holdings Nano-based device and method
JP2007257994A (ja) * 2006-03-23 2007-10-04 Mitsubishi Electric Corp 電界電子放出装置およびその製造方法
JP2008311083A (ja) * 2007-06-14 2008-12-25 Nara Institute Of Science & Technology 電子放出装置
JP2011070919A (ja) * 2009-09-25 2011-04-07 Toppan Printing Co Ltd ナノ炭素材料複合基板製造方法、ナノ炭素材料複合基板、電子放出素子、電界電子放出型ランプ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158696A (ja) * 2003-11-27 2005-06-16 Samsung Sdi Co Ltd 電界放出表示装置
JP2005340200A (ja) * 2004-05-22 2005-12-08 Samsung Sdi Co Ltd 電界放出表示装置及びその製造方法
JP2006339110A (ja) * 2005-06-06 2006-12-14 Mitsubishi Electric Corp ナノ構造体群を用いた電子素子およびその製造方法
JP4703270B2 (ja) * 2005-06-06 2011-06-15 三菱電機株式会社 ナノ構造体群を用いた電子素子
GB2432254A (en) * 2005-11-10 2007-05-16 Schlumberger Holdings Nano-based device and method
US7629604B2 (en) 2005-11-10 2009-12-08 Schlumberger Technology Corporation Nano-based device and method
GB2432254B (en) * 2005-11-10 2010-04-21 Schlumberger Technology Bv Nano-based device and method
JP2007257994A (ja) * 2006-03-23 2007-10-04 Mitsubishi Electric Corp 電界電子放出装置およびその製造方法
JP4611228B2 (ja) * 2006-03-23 2011-01-12 三菱電機株式会社 電界電子放出装置およびその製造方法
JP2008311083A (ja) * 2007-06-14 2008-12-25 Nara Institute Of Science & Technology 電子放出装置
JP2011070919A (ja) * 2009-09-25 2011-04-07 Toppan Printing Co Ltd ナノ炭素材料複合基板製造方法、ナノ炭素材料複合基板、電子放出素子、電界電子放出型ランプ

Similar Documents

Publication Publication Date Title
JP4670137B2 (ja) 平面型表示装置
US6774548B2 (en) Carbon nanotube field emission display
JP2004504690A (ja) 電子電界エミッタの放出状態を改善するための方法
US20040195950A1 (en) Field emission display including electron emission source formed in multi-layer structure
JPH11213866A (ja) 電子放出装置及びその製造方法並びにこれを用いた表示装置
JP2002170480A (ja) 電界放出型冷陰極及びその製造方法並びに平面画像表示装置
KR20030059291A (ko) 카본 나노튜브의 패턴 형성 방법 및 전계 방출형 냉음극과그 제조 방법
JPH08102248A (ja) 電界放出装置のarcサプレッサ
JP3468723B2 (ja) 電子放出源の製造方法、電子放出源及び蛍光発光型表示器
JP2004071527A (ja) 電子放出装置
JP2006066267A (ja) 画像表示装置
JP2006510179A (ja) フィールドエミッションデバイスおよびそのようなデバイスを製作する方法
TWI471890B (zh) 場發射陰極裝置及其驅動方法
JP2000311590A (ja) 電子放出源の製造方法、電子放出源及び蛍光発光型表示器
US20040124756A1 (en) Field emission device and method of manufacturing the same
JP2005116417A (ja) 電界放出型冷陰極装置の製造方法,電界放出型冷陰極,発光装置及び表示装置
JP2006318918A (ja) 電子放出源とその製造方法,電子放出素子及び電子放出源形成用の組成物
JP2005116500A (ja) 電界放出表示装置及びその製造方法
JP2004349187A (ja) 電子放出素子の製造方法及び表示装置の製造方法
JP2003059392A (ja) 冷陰極電子源及びその製造方法
JP2000353466A (ja) 電子放出素子およびその製造方法、並びに表示装置およびその製造方法
JP4082328B2 (ja) 電子放出素子の製造方法及び表示装置の製造方法
JP2006012578A (ja) 表示装置の製造方法
JP2004505405A (ja) 電界放出デバイス
JP4236627B2 (ja) 冷陰極画像表示装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051101