JP2004071027A

JP2004071027A - Semiconductor memory device

Info

Publication number: JP2004071027A
Application number: JP2002227416A
Authority: JP
Inventors: Toshiyuki Uetake; 植竹　俊行
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-08-05
Filing date: 2002-08-05
Publication date: 2004-03-04
Anticipated expiration: 2022-08-05
Also published as: JP4518234B2

Abstract

<P>PROBLEM TO BE SOLVED: To increase the speed for reading data signals at a low cost without depending on particular processing when manufacturing the memory. <P>SOLUTION: A delay inverter circuit 10 is composed of an enhancement mode transistors Tr2, Tr3, and outputs read signals RS1 obtained by delaying the clock signals CK2 inputted from the outside. In other words, the power supply voltage is dropped for the delay inverter circuit 10 by using an enhanced mode transistor Tr1 which does not require particular processing, and the speed is made high for reading the data signal at the higher voltage side of the standard voltage within the tolerable power supply voltage. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は半導体記憶装置に関し、特にデータを記憶する半導体記憶装置に関する。
【０００２】
【従来の技術】
ＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）の読み出し動作は、一般に、クロック信号を受けてアドレス信号をデコードし、ワード線を選択する。選択されたワード線に接続されたメモリセルは、記憶していたデータ信号を相補ビット線に出力する。センスアンプ回路は、相補ビット線に出力されたデータ信号の差を増幅して出力する。
【０００３】
図８は、従来のＳＲＡＭの回路ブロック図である。図に示すＳＲＡＭ１００は、コントロール回路（ＣＴ）１０１、アドレスデコーダ回路（ＤＣ）１０２、メモリセル（ＭＣ）１０３ａａ〜１０３ｍｎ、センスアンプ回路（ＳＡ）１０４ａ〜１０４ｎから構成されている。
【０００４】
コントロール回路１０１は、アドレス信号ＩＡとクロック信号ＣＫを受信し、アドレスデコーダ回路１０２に送る。また、コントロール回路１０１は、受信したクロック信号ＣＫを所定時間遅延し、読み出し信号ＲＳとしてセンスアンプ回路１０４ａ〜１０４ｎに出力する。
【０００５】
アドレスデコーダ回路１０２は、クロック信号ＣＫを受信して、アドレス信号ＩＡをデコードし、メモリセル１０３ａａ〜１０３ｍｎのワード線ＷＬを選択する。選択されたワード線ＷＬに接続されたメモリセル１０３ａａ〜１０３ｍｎは、記憶していたデータ信号を相補ビット線ＢＬ，ＸＢＬに出力する。
【０００６】
センスアンプ回路１０４ａ〜１０４ｎは、読み出し信号ＲＳを受信して、相補ビット線ＢＬ，ＸＢＬに出力されているデータ信号の電位差を増幅してメモリデータとして出力する。
【０００７】
ところで、センスアンプ回路１０４ａ〜１０４ｎは、相補ビット線ＢＬ，ＸＢＬに出力されるデータ信号が所定の電位差を持たないと、データ信号を正しく増幅することができない。
【０００８】
図９は、相補ビット線に出力されるデータ信号を示す。図に示すように、相補ビット線ＢＬ，ＸＢＬに出力されるデータ信号の電位差は、メモリセル１０３ａａ〜１０３ｍｎが選択されてから、時間の経過とともに大きくなる。
【０００９】
そのため、コントロール回路１０１は、センスアンプ回路１０４ａ〜１０４ｎがデータ信号を正しく増幅できるように、クロック信号ＣＫを遅延させた読み出し信号ＲＳを出力する。このクロック信号ＣＫの遅延は、遅延バッファ回路によって行われる。
【００１０】
図１０は、コントロール回路を示す図で、（ａ）はコントロール回路のブロック図、（ｂ）は遅延バッファ回路の回路図を示す。
図１０（ａ）に示すように、コントロール回路１０１は、パルスジェネレータ（ｐｕｌｓｅ　ｇｅｎｅｒａｔｏｒ）１０１ａと、遅延バッファ回路１０１ｂａ〜１０１ｂｎを有している。コントロール回路１０１のパルスジェネレータ１０１ａは、クロック信号ＣＫを整形し、遅延バッファ回路１０１ｂａに送る。
【００１１】
遅延バッファ回路１０１ｂａは、図１０（ｂ）に示すように、ＰチャネルＭＯＳトランジスタＴｒ７、ＮチャネルＭＯＳトランジスタＴｒ８から構成されるインバータ回路で、クロック信号ＣＫを所定時間遅延させる。遅延バッファ回路１０１ｂｂ〜１０１ｂｎは、遅延バッファ回路１０１ｂａと同じ回路構成である。
【００１２】
クロック信号ＣＫは、遅延バッファ回路１０１ｂａ〜１０１ｂｎの多段接続によって所定時間遅延され、読み出し信号ＲＳとして、センスアンプ回路１０４ａ〜１０４ｎへ出力される。
【００１３】
【発明が解決しようとする課題】
ところで、アドレス信号ＩＡ、クロック信号ＣＫがコントロール回路１０１に入力されてから、メモリセル１０３ａａ〜１０３ｍｎが選択されるまでの選択時間は、ＳＲＡＭ１００に供給される電源電圧に依存する。また、遅延バッファ回路１０１ｂａ〜１０１ｂｎがクロック信号ＣＫを遅延する遅延時間は、ＳＲＡＭ１００に供給される電源電圧に依存する。そして、選択時間、遅延時間の両者の電源依存度は、基本的に同じである。
【００１４】
図１１は、電源電圧と選択時間、遅延時間、及びデータ信号の電位差の関係を示す図である。図に示す波形Ｃ１は、電源電圧とアドレス信号ＩＡ、クロック信号ＣＫがコントロール回路１０１に入力されてから、メモリセル１０３ａａ〜１０３ｍｎが選択されるまでの選択時間との関係を示す。波形Ｃ２は、電源電圧と遅延バッファ回路１０１ｂａ〜１０１ｂｎがクロック信号ＣＫを遅延する遅延時間との関係を示す。波形Ｃ３は、電源電圧と相補ビット線ＢＬ，ＸＢＬに出力されるデータ信号の電位差との関係を示す。波形Ｃ１，Ｃ２に示すように、選択時間と遅延時間は、電源電圧の低下に伴って同じように多くなる。データ信号の電位差は、波形Ｃ３に示すように、電源電圧の低下に伴って小さくなる。
【００１５】
電源電圧の許容範囲内の低電圧側においてＳＲＡＭ１００を動作させた場合、メモリセル１０３ａａ〜１０３ｍｎが選択されるまでの選択時間が遅延するとともに、データ信号の電位差は小さくなる。このため、データ信号がセンスアンプ回路１０４ａ〜１０４ｎによって増幅することができる電位差を持つまで、クロック信号ＣＫの遅延時間をより遅延させる必要がある。
【００１６】
従って、動作を保証するため、電源電圧の許容範囲内の最低電圧において、データ信号がセンスアンプ回路１０４ａ〜１０４ｎによって増幅することができる電位差を持つまで、クロック信号ＣＫを遅延させる必要がある。そのため、遅延バッファ回路を追加接続する必要がある。
【００１７】
しかし、電源電圧の許容範囲内の標準電圧、高電圧側では、必要以上の遅延時間を持ってしまい、データ信号の読み出しの高速化の妨げになる。特開平９−２５１７９３に示す半導体記憶装置及びデータ処理装置によって、この高速化の妨げを解消することも可能であるが、デプレッションタイプ・トランジスタでは、しきい電圧制御用のイオン注入工程など特別プロセスを必要とするため、高コストになるという問題点があった。
【００１８】
本発明はこのような点に鑑みてなされたものであり、特別プロセスを用いることなく低コストで、データ信号の読み出し動作の高速化ができる半導体記憶装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明では、上記課題を解決するために、図１に示すようなデータを記憶する半導体記憶装置において、複数のメモリセルから出力されるデータ信号を、読み出し信号を受けて増幅し出力するセンスアンプ回路と、外部から入力されるクロック信号ＣＫ２を遅延して読み出し信号を出力するための遅延インバータ回路２２ａａと、遅延インバータ回路２２ａａに供給される電源電圧を低く設定するために、遅延インバータ回路２２ａａと電源の間に接続されるエンハンスメントタイプ・トランジスタ回路Ｔｒ３と、を有することを特徴とする半導体記憶装置が提供される。
【００２０】
このような半導体記憶装置によれば、エンハンスメントタイプ・トランジスタ回路Ｔｒ３によって、遅延インバータ回路２２ａａの電源を低く設定したことにより、読み出し信号ＲＳ１の遅延時間の電源電圧依存とメモリセルから出力されるデータ信号の出力時間の電源電圧依存とに差を生じさせることができ、特別プロセスを用いることなく、低コストで電源電圧の許容範囲内における標準電圧、高電圧側において、データ信号の読み出しを高速化する。
【００２１】
【発明の実施の形態】
以下、本発明の第１の実施の形態を図面を参照して説明する。
図２は、本発明の第１の実施の形態に係るＳＲＡＭの回路ブロック図を示す。ＳＲＡＭ１０は、コントロール回路（ＣＴ）２０、アドレスデコーダ回路（ＤＣ）３０、メモリセル（ＭＣ）４０ａａ〜４０ｍｎ、センスアンプ回路（ＳＡ）５０ａ〜５０ｎから構成されている。
【００２２】
コントロール回路２０は、外部からのアドレス信号ＩＡ、クロック信号ＣＫ１を受信し、アドレスデコーダ回路３０に送る。また、コントロール回路２０は、受信したクロック信号ＣＫ１を所定時間遅延し、読み出し信号ＲＳｎとしてセンスアンプ回路５０ａ〜５０ｎに出力する。
【００２３】
アドレスデコーダ回路３０は、クロック信号ＣＫ１を受信して、アドレス信号ＩＡをデコードし、メモリセル４０ａａ〜４０ｍｎのワード線ＷＬを選択する。選択されたワード線ＷＬに接続されたメモリセル４０ａａ〜４０ｍｎは、記憶していたデータ信号を相補ビット線ＢＬ，ＸＢＬに出力する。
【００２４】
センスアンプ回路５０ａ〜５０ｎは、読み出し信号ＲＳｎを受信して、相補ビット線ＢＬ，ＸＢＬに出力されているデータ信号の電位差を増幅してメモリデータとして出力する。
【００２５】
センスアンプ回路５０ａ〜５０ｎは、相補ビット線ＢＬ，ＸＢＬに出力されるデータ信号が所定の電位差を持たないと、データ信号を正しく増幅することができない。そのため、コントロール回路２０は、アドレス信号ＩＡ、クロック信号ＣＫ１が入力されてから、相補ビット線ＢＬ，ＸＢＬに、センスアンプ回路５０ａ〜５０ｎがデータ信号を増幅できる電位差が出力されるまで、クロック信号ＣＫ１を遅延する。すなわち、相補ビット線ＢＬ，ＸＢＬ間に、所定の電位差が生じたときに、読み出し信号ＲＳｎがセンスアンプ回路５０ａ〜５０ｎに出力される。
【００２６】
図３は、コントロール回路の回路ブロック図を示す。図に示すように、コントロール回路２０は、パルスジェネレータ（ｐｕｌｓｅ　ｇｅｎｅｒａｔｏｒ）２１と、遅延バッファ回路２２ａ〜２２ｎを有している。
【００２７】
コントロール回路２０のパルスジェネレータ２１は、クロック信号ＣＫ１を整形し、クロック信号ＣＫ２を遅延バッファ回路２２ａ〜２２ｎに送る。遅延バッファ回路２２ａは、クロック信号ＣＫ２を遅延し、読み出し信号ＲＳ１を出力する。以下、遅延バッファ回路２２ｂ〜２２ｎは、読み出し信号ＲＳ１を読み出し信号ＲＳ２〜ＲＳｎと遅延して出力する。遅延バッファ回路が直列に多く接続されているほど、クロック信号ＣＫ２は、より遅延される。
【００２８】
図１は、遅延バッファ回路の回路図を示す。図に示すように遅延バッファ回路２２ａは、エンハンスメントタイプのＰチャネルＭＯＳ（ＰＭＯＳ）トランジスタＴｒ１，Ｔｒ３、エンハンスメントタイプのＮチャネルＭＯＳ（ＮＭＯＳ）トランジスタＴｒ２から構成される。
【００２９】
ＰＭＯＳトランジスタＴｒ３のソースは、ＳＲＡＭに供給されている電源ＶＤＤに接続されている。ＰＭＯＳトランジスタＴｒ３のゲートとドレインは接続されており、ＰＭＯＳトランジスタＴｒ３のソース−ドレイン間は、ダイオードと同じ作用をする。
【００３０】
ＰＭＯＳトランジスタＴｒ１のソースは、ＰＭＯＳトランジスタＴｒ３のゲート、ソースに接続されている。
ＮＭＯＳトランジスタＴｒ２のドレインは、ＰＭＯＳトランジスタＴｒ１のドレインに接続されている。ＮＭＯＳトランジスタＴｒ２のゲートは、ＰＭＯＳトランジスタＴｒ１のゲートに接続されている。ＮＭＯＳトランジスタＴｒ２のソースは、ＳＲＡＭ１に供給される電源ＶＳＳに接続されている。なお、電源ＶＤＤ，ＶＳＳの電圧には、電源ＶＤＤ＞電源ＶＳＳの関係がある。例えば、電源ＶＤＤは、電源の正極で、電源ＶＳＳは、グランドである。
【００３１】
ＰＭＯＳトランジスタＴｒ１、ＮＭＯＳトランジスタＴｒ２によって、遅延インバータ回路２２ａａが構成される。そして、遅延インバータ回路２２ａａに供給される電源ＶＤＤが、ダイオード接続されたＰＭＯＳトランジスタＴｒ３によって下げられる。すなわち、ＰＭＯＳトランジスタＴｒ１、ＮＭＯＳトランジスタＴｒ２によって構成された遅延インバータ回路２２ａａは、電源ＶＤＤ，ＶＳＳで駆動したときよりも低い電源電圧で駆動されることになり、クロック信号ＣＫ２を遅延する遅延時間が長くなる。
【００３２】
なお、遅延バッファ回路２２ｂ〜２２ｎは、遅延バッファ回路２２ａと同じ回路構成であり、その説明は省略する。
図４は、電源電圧と選択時間、遅延時間、及びデータ信号の電位差の関係を示す図である。
【００３３】
図に示す波形Ａ１は、電源電圧とアドレス信号ＩＡ、クロック信号ＣＫ１がコントロール回路２０に入力されてから、メモリセル４０ａａ〜４０ｍｎが選択されるまでの選択時間との関係を示す。
【００３４】
波形Ａ２ａは、電源電圧と遅延バッファ回路２２ａ〜２２ｎがクロック信号ＣＫ１を遅延する遅延時間との関係を示す。
波形Ａ２ｂは、電源電圧と図１においてＰＭＯＳトランジスタＴｒ３が接続されない場合の遅延バッファ回路（従来の遅延バッファ回路）がクロック信号ＣＫ１を遅延する遅延時間との関係を示す。
【００３５】
波形Ａ３は、電源電圧と遅延時間のタイミング調整がおこなわれた遅延バッファ回路２２ａ〜２２ｎがクロック信号ＣＫ１を遅延する遅延時間の関係を示す。波形Ａ４は、電源電圧と相補ビット線ＢＬ，ＸＢＬに出力されるデータ信号の電位差との関係を示す。
【００３６】
遅延バッファ回路２２ａ〜２２ｎは、供給される電源ＶＤＤをダイオード接続されたＰＭＯＳトランジスタＴｒ３によって下げられる。これにより、従来の遅延インバータ回路に対し、信号を遅延する遅延時間が長くなる。すなわち、波形Ａ２ａは、波形Ａ２ｂを電源電圧の高い方へ（図中において右方）シフトさせた状態となる。
【００３７】
このままでは、遅延時間がかかりすぎなので、遅延バッファ回路２２ａ〜２２ｎの接続数を減らすなどをして、遅延時間のタイミング調整を行う。遅延バッファ回路２２ａ〜２２ｎの接続数を減らした場合、波形Ａ３に示すように、波形Ａ２は、遅延時間が減る方向（図中において下方）へシフトされる。
【００３８】
ここで、波形Ａ１と波形Ａ３を比較すると、矢印Ｂ１，Ｂ２に示すように、電圧電源が低くなるに連れて、波形Ａ３の遅延時間と波形Ａ１の選択時間との時間差は大きくなる。
【００３９】
すなわち、電源電圧の許容範囲内の低電圧側においては、アドレス信号ＩＡがコントロール回路２０に入力されてからメモリセル４０ａａ〜４０ｍｎが選択されるまでの選択時間より、クロック信号ＣＫ１は、十分遅延される。そして、電源電圧が高電圧側に近づくにつれて、遅延時間と選択時間の時間差は、減少される。
【００４０】
このように、特別なプロセスを必要としないエンハンスメントトランジスタを用いて、遅延インバータ回路の電源電圧を低く設定したことにより、電源電圧の許容範囲内における標準電圧、高電圧側において、データ信号の読み出しを高速化することができる。
【００４１】
次に本発明の第２の実施の形態を図面を参照して説明する。第２の実施の形態では、第１の実施の形態に対し図１に示した遅延バッファ回路２２ａの構成が一部異なり、以下では遅延バッファ回路のみを説明する。
【００４２】
図５は、本発明の第２の実施の形態に係る遅延バッファ回路の回路図を示す。図１に示した構成要素と同じ要素は同じ符号を付してその詳細な説明は省略する。図に示す遅延バッファ回路６１は、遅延インバータ回路２２ａａ、エンハンスメントタイプのＮチャネルＭＯＳ（ＮＭＯＳ）トランジスタＴｒ４から構成される。
【００４３】
ＮＭＯＳトランジスタＴｒ４のソースは、電源ＶＳＳに接続されている。ＮＭＯＳトランジスタＴｒ４のゲートとドレインは、遅延インバータ回路２２ａａのＮＭＯＳトランジスタＴｒ２のソースに接続されている。ＮＭＯＳトランジスタＴｒ４のソース−ドレイン間は、ゲートとドレインの接続によってダイオードと同じ作用をする。
【００４４】
遅延インバータ回路２２ａａのＰＭＯＳトランジスタＴｒ１のソースは、電源ＶＤＤに接続されている。
このように、ダイオード接続されたＮＭＯＳトランジスタＴｒ４を、遅延インバータ回路２２ａａと電源ＶＳＳの間に接続することにより、遅延バッファ回路６１は、電源ＶＤＤ，ＶＳＳで駆動したときよりも低い電源電圧で駆動されることになり、クロック信号ＣＫ２を遅延する遅延時間が長くなる。
【００４５】
すなわち、特別なプロセスを必要としないエンハンスメントトランジスタを用いて、遅延インバータ回路の電源電圧を低く設定したことにより、低コストで電源電圧の許容範囲内における標準電圧、高電圧側において、データ信号の読み出しを高速化することができる。
【００４６】
次に本発明の第３の実施の形態を図面を参照して説明する。第３の実施の形態では、第１の実施の形態に対し図１に示した遅延バッファ回路の構成が一部異なり、以下では遅延バッファ回路のみを説明する。
【００４７】
図６は、本発明の第３の実施の形態に係る遅延バッファ回路の回路図を示す。なお、図１に示した構成要素と同じ要素は同じ符号を付してその詳細な説明は省略する。図に示す遅延バッファ回路６２は、遅延インバータ回路２２ａａ、エンハンスメントタイプのＮチャネルＭＯＳ（ＮＭＯＳ）トランジスタＴｒ５から構成される。
【００４８】
ＮＭＯＳトランジスタＴｒ５のゲート、ドレインは、電源ＶＤＤに接続されている。ＮＭＯＳトランジスタＴｒ５のソース−ドレイン間は、ゲートとドレインの接続によってダイオードと同じ作用をする。ＮＭＯＳトランジスタＴｒ５のソースは、遅延インバータ回路２２ａａのＰＭＯＳトランジスタＴｒ１のソースに接続されている。
【００４９】
遅延インバータ回路２２ａａのＮＭＯＳトランジスタＴｒ２のソースは、電源ＶＳＳに接続されている。
このように、ダイオード接続されたＮＭＯＳトランジスタＴｒ５を、遅延インバータ回路２２ａａと電源ＶＤＤの間に接続することにより、遅延バッファ回路６２は、電源ＶＤＤ，ＶＳＳで駆動したときよりも低い電源電圧で駆動されることになり、クロック信号ＣＫ２を遅延する遅延時間が長くなる。
【００５０】
すなわち、特別なプロセスを必要としないエンハンスメントトランジスタを用いて、遅延インバータ回路の電源電圧を低く設定したことにより、低コストで電源電圧の許容範囲内における標準電圧、高電圧側において、データ信号の読み出しを高速化することができる。
【００５１】
次に本発明の第４の実施の形態を図面を参照して説明する。第４の実施の形態では、第１の実施の形態に対し図１に示した遅延バッファ回路の構成が一部異なり、以下では遅延バッファ回路のみを説明する。
【００５２】
図７は、本発明の第４の実施の形態に係る遅延バッファ回路の回路図を示す。なお、図１に示した構成要素と同じ要素は同じ符号を付してその詳細な説明は省略する。図に示す遅延バッファ回路６３は、遅延インバータ回路２２ａａ、エンハンスメントタイプのＰチャネルＭＯＳ（ＰＭＯＳ）トランジスタＴｒ６から構成される。
【００５３】
ＰＭＯＳトランジスタＴｒ６のゲートとドレインは、電源ＶＳＳに接続されている。ＰＭＯＳトランジスタＴｒ６のソース−ドレイン間は、ゲートとドレインの接続によってダイオードと同じ作用をする。ＰＭＯＳトランジスタＴｒ６のソースは、遅延インバータ回路２２ａａのＮＭＯＳトランジスタＴｒ２のソースに接続されている。
【００５４】
遅延インバータ回路２２ａａのＰＭＯＳトランジスタＴｒ１のソースは、電源ＶＤＤに接続されている。
このように、ダイオード接続されたＮＭＯＳトランジスタＴｒ６を、遅延インバータ回路２２ａａと電源ＶＳＳの間に接続することにより、遅延バッファ回路６２は、電源ＶＤＤ，ＶＳＳで駆動したときよりも低い電源電圧で駆動されることになり、クロック信号ＣＫ２を遅延する遅延時間が長くなる。
【００５５】
すなわち、特別なプロセスを必要としないエンハンスメントトランジスタを用いて、遅延インバータ回路の電源電圧を低く設定したことにより、低コストで電源電圧の許容範囲内における標準電圧、高電圧側において、データ信号の読み出しを高速化することができる。
【００５６】
【発明の効果】
以上説明したように本発明では、エンハンスメントタイプ・トランジスタ回路を、クロック信号を遅延して読み出し信号を出力する遅延バッファ回路と電源との間に接続し、遅延インバータ回路の電源電圧を低く設定するようにした。
【００５７】
これにより、特別なプロセスを必要としないエンハンスメントタイプ・トランジスタＴｒ１を用いて、読み出し信号の遅延時間の電源電圧依存とメモリセルから出力されるデータ信号の出力時間の電源電圧依存とに差を生じさせることができ、低コストで電源電圧の許容範囲内における標準電圧、高電圧側において、データ信号の読み出しを高速化することができる。
【図面の簡単な説明】
【図１】遅延バッファ回路の回路図を示す。
【図２】本発明の第１の実施の形態に係るＳＲＡＭの回路ブロック図を示す。
【図３】コントロール回路の回路ブロック図を示す。
【図４】電源電圧と選択時間、遅延時間、及びデータ信号の電位差の関係を示す図である。
【図５】本発明の第２の実施の形態に係る遅延バッファ回路の回路図を示す。
【図６】本発明の第３の実施の形態に係る遅延バッファ回路の回路図を示す。
【図７】本発明の第４の実施の形態に係る遅延バッファ回路の回路図を示す。
【図８】従来のＳＲＡＭの回路ブロック図である。
【図９】相補ビット線に出力されるデータ信号を示す。
【図１０】コントロール回路を示す図で、（ａ）はコントロール回路のブロック図、（ｂ）は遅延バッファ回路の回路図を示す。
【図１１】電源電圧と選択時間、遅延時間、及びデータ信号の電位差の関係を示す図である。
【符号の説明】
１０　ＳＲＡＭ
２０　コントロール回路
２２ａ〜２２ｎ，６１〜６３　遅延バッファ回路
２２ａａ　遅延インバータ回路
３０　アドレスデコーダ
４０ａａ〜４０ｍｎ　メモリセル
５０　センスアンプ回路
Ｔｒ１，Ｔｒ３，Ｔｒ６，Ｔｒ７　ＰチャネルＭＯＳトランジスタ
Ｔｒ２，Ｔｒ４，Ｔｒ５，Ｔｒ８　ＮチャネルＭＯＳトランジスタ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor memory device, and more particularly, to a semiconductor memory device that stores data.
[0002]
[Prior art]
In a read operation of an SRAM (Static Random Access Memory), generally, a clock signal is received, an address signal is decoded, and a word line is selected. The memory cell connected to the selected word line outputs the stored data signal to the complementary bit line. The sense amplifier circuit amplifies and outputs the difference between the data signals output to the complementary bit lines.
[0003]
FIG. 8 is a circuit block diagram of a conventional SRAM. The SRAM 100 shown in FIG. 1 includes a control circuit (CT) 101, an address decoder circuit (DC) 102, memory cells (MC) 103aa to 103mn, and sense amplifier circuits (SA) 104a to 104n.
[0004]
The control circuit 101 receives the address signal IA and the clock signal CK and sends them to the address decoder circuit 102. Further, the control circuit 101 delays the received clock signal CK by a predetermined time, and outputs the read clock signal CK to the sense amplifier circuits 104a to 104n.
[0005]
The address decoder circuit 102 receives the clock signal CK, decodes the address signal IA, and selects a word line WL of the memory cells 103aa to 103mn. The memory cells 103aa to 103mn connected to the selected word line WL output the stored data signal to the complementary bit lines BL and XBL.
[0006]
The sense amplifier circuits 104a to 104n receive the read signal RS, amplify the potential difference between the data signals output to the complementary bit lines BL and XBL, and output the amplified data as memory data.
[0007]
Incidentally, the sense amplifier circuits 104a to 104n cannot correctly amplify the data signal unless the data signal output to the complementary bit lines BL and XBL has a predetermined potential difference.
[0008]
FIG. 9 shows a data signal output to the complementary bit line. As shown in the figure, the potential difference between the data signals output to the complementary bit lines BL and XBL increases as time elapses after the memory cells 103aa to 103mn are selected.
[0009]
Therefore, the control circuit 101 outputs the read signal RS obtained by delaying the clock signal CK so that the sense amplifier circuits 104a to 104n can correctly amplify the data signal. The delay of the clock signal CK is performed by a delay buffer circuit.
[0010]
FIGS. 10A and 10B are diagrams showing a control circuit. FIG. 10A is a block diagram of the control circuit, and FIG. 10B is a circuit diagram of a delay buffer circuit.
As shown in FIG. 10A, the control circuit 101 includes a pulse generator (pulse generator) 101a and delay buffer circuits 101ba to 101bn. The pulse generator 101a of the control circuit 101 shapes the clock signal CK and sends it to the delay buffer circuit 101ba.
[0011]
As shown in FIG. 10B, the delay buffer circuit 101ba is an inverter circuit including a P-channel MOS transistor Tr7 and an N-channel MOS transistor Tr8, and delays the clock signal CK for a predetermined time. Delay buffer circuits 101bb to 101bn have the same circuit configuration as delay buffer circuit 101ba.
[0012]
The clock signal CK is delayed for a predetermined time by the multi-stage connection of the delay buffer circuits 101ba to 101bn, and is output to the sense amplifier circuits 104a to 104n as a read signal RS.
[0013]
[Problems to be solved by the invention]
The selection time from when the address signal IA and the clock signal CK are input to the control circuit 101 to when the memory cells 103aa to 103mn are selected depends on the power supply voltage supplied to the SRAM 100. Further, the delay time during which the delay buffer circuits 101 ba to 101 bn delay the clock signal CK depends on the power supply voltage supplied to the SRAM 100. The power supply dependency of the selection time and the delay time is basically the same.
[0014]
FIG. 11 is a diagram showing the relationship between the power supply voltage, the selection time, the delay time, and the potential difference of the data signal. The waveform C1 shown in the figure shows the relationship between the power supply voltage and the selection time from when the address signal IA and the clock signal CK are input to the control circuit 101 to when the memory cells 103aa to 103mn are selected. A waveform C2 indicates a relationship between the power supply voltage and a delay time in which the delay buffer circuits 101ba to 101bn delay the clock signal CK. A waveform C3 indicates the relationship between the power supply voltage and the potential difference between the data signals output to the complementary bit lines BL and XBL. As shown by the waveforms C1 and C2, the selection time and the delay time similarly increase as the power supply voltage decreases. The potential difference of the data signal decreases as the power supply voltage decreases, as shown by the waveform C3.
[0015]
When the SRAM 100 is operated on the low voltage side within the allowable range of the power supply voltage, the selection time until the memory cells 103aa to 103mn are selected is delayed, and the potential difference of the data signal is reduced. Therefore, it is necessary to further delay the delay time of the clock signal CK until the data signal has a potential difference that can be amplified by the sense amplifier circuits 104a to 104n.
[0016]
Therefore, in order to guarantee the operation, the clock signal CK needs to be delayed until the data signal has a potential difference that can be amplified by the sense amplifier circuits 104a to 104n at the lowest voltage within the allowable range of the power supply voltage. Therefore, it is necessary to additionally connect a delay buffer circuit.
[0017]
However, the standard voltage and the high voltage side within the allowable range of the power supply voltage have an unnecessarily long delay time, which hinders speeding up the reading of the data signal. Although it is possible to eliminate the hindrance of the increase in speed by the semiconductor memory device and data processing device disclosed in Japanese Patent Application Laid-Open No. 9-251793, the depletion type transistor requires a special process such as an ion implantation process for controlling a threshold voltage. There is a problem that the cost is high because of the necessity.
[0018]
The present invention has been made in view of such a point, and it is an object of the present invention to provide a semiconductor memory device which can speed up a data signal reading operation at low cost without using a special process.
[0019]
[Means for Solving the Problems]
According to the present invention, in order to solve the above-mentioned problem, in a semiconductor memory device storing data as shown in FIG. A delay inverter circuit 22aa for delaying the clock signal CK2 input from the outside and outputting a read signal; and a delay inverter circuit 22aa for setting the power supply voltage supplied to the delay inverter circuit 22aa low. And an enhancement-type transistor circuit Tr3 connected between the power supplies.
[0020]
According to such a semiconductor memory device, the power supply of the delay inverter circuit 22aa is set low by the enhancement type transistor circuit Tr3, so that the delay time of the read signal RS1 depends on the power supply voltage and the data signal output from the memory cell. Difference between the output time of the power supply voltage and the power supply voltage, speeds up the reading of the data signal at the standard voltage and the high voltage side within the allowable range of the power supply voltage at low cost without using a special process. .
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
FIG. 2 is a circuit block diagram of the SRAM according to the first embodiment of the present invention. The SRAM 10 includes a control circuit (CT) 20, an address decoder circuit (DC) 30, memory cells (MC) 40aa to 40mn, and sense amplifier circuits (SA) 50a to 50n.
[0022]
The control circuit 20 receives the address signal IA and the clock signal CK1 from the outside, and sends them to the address decoder circuit 30. Further, the control circuit 20 delays the received clock signal CK1 by a predetermined time and outputs it to the sense amplifier circuits 50a to 50n as a read signal RSn.
[0023]
The address decoder circuit 30 receives the clock signal CK1, decodes the address signal IA, and selects the word line WL of the memory cells 40aa to 40mn. The memory cells 40aa to 40mn connected to the selected word line WL output the stored data signal to the complementary bit lines BL and XBL.
[0024]
The sense amplifier circuits 50a to 50n receive the read signal RSn, amplify the potential difference between the data signals output to the complementary bit lines BL and XBL, and output the same as memory data.
[0025]
Unless the data signals output to the complementary bit lines BL and XBL have a predetermined potential difference, the sense amplifier circuits 50a to 50n cannot correctly amplify the data signals. Therefore, the control circuit 20 controls the clock signal CK1 from the input of the address signal IA and the clock signal CK1 to the output of the potential difference at which the sense amplifier circuits 50a to 50n can amplify the data signal to the complementary bit lines BL and XBL. Delay. That is, when a predetermined potential difference occurs between complementary bit lines BL and XBL, read signal RSn is output to sense amplifier circuits 50a to 50n.
[0026]
FIG. 3 shows a circuit block diagram of the control circuit. As shown in the figure, the control circuit 20 has a pulse generator (pulse generator) 21 and delay buffer circuits 22a to 22n.
[0027]
The pulse generator 21 of the control circuit 20 shapes the clock signal CK1, and sends the clock signal CK2 to the delay buffer circuits 22a to 22n. The delay buffer circuit 22a delays the clock signal CK2 and outputs a read signal RS1. Hereinafter, the delay buffer circuits 22b to 22n delay the read signal RS1 and output the read signals RS2 to RSn. The more the delay buffer circuits are connected in series, the more the clock signal CK2 is delayed.
[0028]
FIG. 1 shows a circuit diagram of the delay buffer circuit. As shown in the figure, the delay buffer circuit 22a includes enhancement-type P-channel MOS (PMOS) transistors Tr1 and Tr3 and an enhancement-type N-channel MOS (NMOS) transistor Tr2.
[0029]
The source of the PMOS transistor Tr3 is connected to the power supply VDD supplied to the SRAM. The gate and the drain of the PMOS transistor Tr3 are connected, and the source-drain of the PMOS transistor Tr3 has the same function as a diode.
[0030]
The source of the PMOS transistor Tr1 is connected to the gate and the source of the PMOS transistor Tr3.
The drain of the NMOS transistor Tr2 is connected to the drain of the PMOS transistor Tr1. The gate of the NMOS transistor Tr2 is connected to the gate of the PMOS transistor Tr1. The source of the NMOS transistor Tr2 is connected to the power supply VSS supplied to the SRAM1. Note that the voltages of the power supplies VDD and VSS have a relationship of power supply VDD> power supply VSS. For example, the power supply VDD is a positive electrode of the power supply, and the power supply VSS is a ground.
[0031]
The PMOS transistor Tr1 and the NMOS transistor Tr2 form a delay inverter circuit 22aa. Then, the power supply VDD supplied to the delay inverter circuit 22aa is lowered by the diode-connected PMOS transistor Tr3. That is, the delay inverter circuit 22aa constituted by the PMOS transistor Tr1 and the NMOS transistor Tr2 is driven by a lower power supply voltage than when driven by the power supplies VDD and VSS, and the delay time for delaying the clock signal CK2 is longer. Become.
[0032]
Note that the delay buffer circuits 22b to 22n have the same circuit configuration as the delay buffer circuit 22a, and a description thereof will be omitted.
FIG. 4 is a diagram showing the relationship between the power supply voltage, the selection time, the delay time, and the potential difference of the data signal.
[0033]
The waveform A1 shown in the figure shows the relationship between the power supply voltage and the selection time from when the address signal IA and the clock signal CK1 are input to the control circuit 20 to when the memory cells 40aa to 40mn are selected.
[0034]
A waveform A2a shows the relationship between the power supply voltage and the delay time during which the delay buffer circuits 22a to 22n delay the clock signal CK1.
A waveform A2b shows the relationship between the power supply voltage and the delay time when the delay buffer circuit (conventional delay buffer circuit) delays the clock signal CK1 when the PMOS transistor Tr3 is not connected in FIG.
[0035]
A waveform A3 shows the relationship between the power supply voltage and the delay time for delaying the clock signal CK1 by the delay buffer circuits 22a to 22n whose timing has been adjusted. A waveform A4 shows the relationship between the power supply voltage and the potential difference between the data signals output to the complementary bit lines BL and XBL.
[0036]
The power supply VDD supplied to the delay buffer circuits 22a to 22n is reduced by a diode-connected PMOS transistor Tr3. Thus, the delay time for delaying the signal is longer than that of the conventional delay inverter circuit. That is, the waveform A2a is in a state where the waveform A2b is shifted to a higher power supply voltage (to the right in the drawing).
[0037]
Since the delay time is too long in this state, the timing of the delay time is adjusted by reducing the number of connections of the delay buffer circuits 22a to 22n. When the number of connections of the delay buffer circuits 22a to 22n is reduced, the waveform A2 is shifted in the direction of decreasing the delay time (downward in the figure) as shown in the waveform A3.
[0038]
Here, comparing the waveform A1 and the waveform A3, as shown by arrows B1 and B2, the time difference between the delay time of the waveform A3 and the selection time of the waveform A1 increases as the voltage power supply decreases.
[0039]
That is, on the low voltage side within the allowable range of the power supply voltage, the clock signal CK1 is sufficiently delayed from the selection time from when the address signal IA is input to the control circuit 20 to when the memory cells 40aa to 40mn are selected. You. Then, as the power supply voltage approaches the high voltage side, the time difference between the delay time and the selection time decreases.
[0040]
As described above, by setting the power supply voltage of the delay inverter circuit low by using the enhancement transistor that does not require a special process, the data signal can be read at the standard voltage and the high voltage side within the allowable range of the power supply voltage. Speed can be increased.
[0041]
Next, a second embodiment of the present invention will be described with reference to the drawings. In the second embodiment, the configuration of the delay buffer circuit 22a shown in FIG. 1 is partially different from that of the first embodiment, and only the delay buffer circuit will be described below.
[0042]
FIG. 5 shows a circuit diagram of a delay buffer circuit according to the second embodiment of the present invention. The same elements as those shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted. The illustrated delay buffer circuit 61 includes a delay inverter circuit 22aa and an enhancement type N-channel MOS (NMOS) transistor Tr4.
[0043]
The source of the NMOS transistor Tr4 is connected to the power supply VSS. The gate and the drain of the NMOS transistor Tr4 are connected to the source of the NMOS transistor Tr2 of the delay inverter circuit 22aa. The connection between the gate and the drain between the source and the drain of the NMOS transistor Tr4 has the same function as a diode.
[0044]
The source of the PMOS transistor Tr1 of the delay inverter circuit 22aa is connected to the power supply VDD.
In this way, by connecting the diode-connected NMOS transistor Tr4 between the delay inverter circuit 22aa and the power supply VSS, the delay buffer circuit 61 is driven at a lower power supply voltage than when driven by the power supplies VDD and VSS. As a result, the delay time for delaying the clock signal CK2 increases.
[0045]
That is, by setting the power supply voltage of the delay inverter circuit low by using an enhancement transistor that does not require a special process, the data signal can be read at a low cost at a standard voltage and a high voltage side within an allowable range of the power supply voltage. Can be speeded up.
[0046]
Next, a third embodiment of the present invention will be described with reference to the drawings. In the third embodiment, the configuration of the delay buffer circuit shown in FIG. 1 is partially different from that of the first embodiment, and only the delay buffer circuit will be described below.
[0047]
FIG. 6 shows a circuit diagram of a delay buffer circuit according to the third embodiment of the present invention. Note that the same components as those shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted. The illustrated delay buffer circuit 62 includes a delay inverter circuit 22aa and an enhancement type N-channel MOS (NMOS) transistor Tr5.
[0048]
The gate and the drain of the NMOS transistor Tr5 are connected to the power supply VDD. Between the source and the drain of the NMOS transistor Tr5, the connection between the gate and the drain has the same function as a diode. The source of the NMOS transistor Tr5 is connected to the source of the PMOS transistor Tr1 of the delay inverter circuit 22aa.
[0049]
The source of the NMOS transistor Tr2 of the delay inverter circuit 22aa is connected to the power supply VSS.
As described above, by connecting the diode-connected NMOS transistor Tr5 between the delay inverter circuit 22aa and the power supply VDD, the delay buffer circuit 62 is driven at a lower power supply voltage than when driven by the power supplies VDD and VSS. As a result, the delay time for delaying the clock signal CK2 increases.
[0050]
That is, by setting the power supply voltage of the delay inverter circuit low by using an enhancement transistor that does not require a special process, the data signal can be read at a low cost at a standard voltage and a high voltage side within an allowable range of the power supply voltage. Can be speeded up.
[0051]
Next, a fourth embodiment of the present invention will be described with reference to the drawings. In the fourth embodiment, the configuration of the delay buffer circuit shown in FIG. 1 is partially different from that of the first embodiment. Hereinafter, only the delay buffer circuit will be described.
[0052]
FIG. 7 shows a circuit diagram of a delay buffer circuit according to the fourth embodiment of the present invention. Note that the same components as those shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted. The illustrated delay buffer circuit 63 includes a delay inverter circuit 22aa and an enhancement type P-channel MOS (PMOS) transistor Tr6.
[0053]
The gate and the drain of the PMOS transistor Tr6 are connected to the power supply VSS. Between the source and the drain of the PMOS transistor Tr6, the connection between the gate and the drain has the same function as a diode. The source of the PMOS transistor Tr6 is connected to the source of the NMOS transistor Tr2 of the delay inverter circuit 22aa.
[0054]
The source of the PMOS transistor Tr1 of the delay inverter circuit 22aa is connected to the power supply VDD.
In this way, by connecting the diode-connected NMOS transistor Tr6 between the delay inverter circuit 22aa and the power supply VSS, the delay buffer circuit 62 is driven at a lower power supply voltage than when driven by the power supplies VDD and VSS. As a result, the delay time for delaying the clock signal CK2 increases.
[0055]
That is, by setting the power supply voltage of the delay inverter circuit low by using an enhancement transistor that does not require a special process, the data signal can be read at a standard voltage and a high voltage side within the allowable range of the power supply voltage at low cost. Can be speeded up.
[0056]
【The invention's effect】
As described above, in the present invention, the enhancement type transistor circuit is connected between the delay buffer circuit that delays the clock signal and outputs the read signal and the power supply, and the power supply voltage of the delay inverter circuit is set low. I made it.
[0057]
As a result, a difference is caused between the power supply voltage dependence of the delay time of the read signal and the power supply voltage of the data signal output from the memory cell by using the enhancement type transistor Tr1 which does not require a special process. This makes it possible to read data signals at high speed on the standard voltage and high voltage sides within the allowable range of the power supply voltage at low cost.
[Brief description of the drawings]
FIG. 1 shows a circuit diagram of a delay buffer circuit.
FIG. 2 is a circuit block diagram of the SRAM according to the first embodiment of the present invention.
FIG. 3 shows a circuit block diagram of a control circuit.
FIG. 4 is a diagram showing a relationship among a power supply voltage, a selection time, a delay time, and a potential difference of a data signal.
FIG. 5 is a circuit diagram of a delay buffer circuit according to a second embodiment of the present invention.
FIG. 6 is a circuit diagram of a delay buffer circuit according to a third embodiment of the present invention.
FIG. 7 shows a circuit diagram of a delay buffer circuit according to a fourth embodiment of the present invention.
FIG. 8 is a circuit block diagram of a conventional SRAM.
FIG. 9 shows a data signal output to a complementary bit line.
10A and 10B are diagrams showing a control circuit, wherein FIG. 10A is a block diagram of the control circuit, and FIG. 10B is a circuit diagram of a delay buffer circuit.
FIG. 11 is a diagram illustrating a relationship between a power supply voltage, a selection time, a delay time, and a potential difference of a data signal.
[Explanation of symbols]
10 SRAM
20 Control circuits 22a to 22n, 61 to 63 Delay buffer circuit 22aa Delay inverter circuit 30 Address decoder 40aa to 40mn Memory cell 50 Sense amplifier circuits Tr1, Tr3, Tr6, Tr7 P-channel MOS transistors Tr2, Tr4, Tr5, Tr8 N-channel MOS Transistor

Claims

In a semiconductor memory device for storing data,
A sense amplifier circuit that receives a read signal, amplifies and outputs data signals output from a plurality of memory cells,
A delay inverter circuit for delaying a clock signal input from the outside and outputting the read signal;
An enhancement-type transistor circuit connected between the delay inverter circuit and a power supply for setting a power supply voltage supplied to the delay inverter circuit low;
A semiconductor memory device comprising:

2. The enhancement-type transistor circuit is a P-channel MOS transistor having a gate and a drain connected to each other, and connected between the delay inverter circuit and a high voltage side of the power supply. Semiconductor storage device.

2. The enhancement-type transistor circuit is an N-channel MOS transistor having a gate and a drain connected to each other, and is connected between the delay inverter circuit and a low voltage side of the power supply. Semiconductor storage device.

2. The enhancement-type transistor circuit is an N-channel MOS transistor having a gate and a drain connected to each other, and is connected between the delay inverter circuit and a high voltage side of the power supply. Semiconductor storage device.

2. The enhancement-type transistor circuit is a P-channel MOS transistor having a gate and a drain connected to each other, and is connected between the delay inverter circuit and a low voltage side of the power supply. Semiconductor storage device.