【０００１】
【発明の属する技術分野】
この発明は、工業分野（鉄鋼・製紙・その他一般工業）で使用されるライン駆動用電動機を駆動するモータドライブ制御装置に関するものである。
【０００２】
【従来の技術】
図４は、従来のモータドライブ制御装置を示す構成図である。
図４において、１はモータドライブ制御装置内の信号を伝送するシステムバスであり、アドレス信号、データ信号、制御信号等を伝送する。１１はシーケンス制御プログラムに従って処理を実行するマイクロプロセッサで、システムバス１の制御を行う。１１Ａはマイクロプロセッサ１１で実行される制御プログラムを格納しているメモリ、１２はデータを一時的に格納するデータメモリ、１３は運転中の各種状態データを格納するトレースメモリ、１４は制御に使用される設定データを格納する定数メモリである。１５は外部との接点入出力等を行うプロセスＩ／Ｏ回路、１６は外部機器例えばメンテナンス用ツールなどの上位の制御コントローラとのＩ／Ｆ（インターフェイス）を行う外部データＩ／Ｆ回路、１７はインバータ主回路の電力半導体素子をスイッチングするためのゲートパルスを出力するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）回路である。１８はセンサからのアナログ信号をデジタル化してプロセッサに入力するＡ／Ｄ変換回路、１９は電動機に取付けられたパルス発生機（ＰＬＧ）からのパルス情報を元に電動機の速度検出を行う速度センサ回路である。
【０００３】
３１はＰＷＭ回路１７からのゲートパルス信号を電力半導体素子に対応した電気レベルに変換するゲートアンプ（ＧＰＡ）回路、３２は電動機に供給されている電流を検出するセンサ機器である。４１はインバータ主回路、４２は電動機、４３は電動機４２の軸に取付けられたパルス発生器（ＰＬＧ）である。
【０００４】
次に、動作について説明する。
モータドライブ制御装置は、一般的に図４に示されるように構成される。図４における全ての制御は、マイクロプロセッサ１１により実行される。このマイクロプロセッサ１１は、定数メモリ１４にあらかじめ設定され、格納された定数データを制御用パラメータとして使用し、あらかじめ決められたマイクロプログラムにより運転制御される。この制御動作としては、次のようなものがある。
ＰＷＭ回路１７により、インバータ主回路４１内の電力半導体をスイッチングさせるためのその元となるゲート信号パルスを生成する。そして、次段のＧＰＡ回路３１で、実際の電力半導体素子のゲートに必要なゲート電圧・電流を供給する。このようにして電動機４２に供給される電圧を発生させ、正弦波電流を電動機４２に供給する。
【０００５】
次に、センサ機器３２で電動機４２に供給されている実電流を検出し、運転中のフィードバックデータとして、アナログ信号からデジタルデータへ信号変換した後、マイクロプロセッサ１１へ取り込まれ、リアルタイム制御データとして使用される。
これに加えて、電動機速度の検出を行う。電動機ロータ軸に取付けられたＰＬＧ４３から回転数・回転方向に応じた２相のパルスが出力され、これをモータドライブ制御装置内の速度センサ回路１９で受けて、マイクロプロセッサ１１へリアルタイムのフィードバックデータとして取り込まれ、制御データとして使用される。
【０００６】
プロセスＩ／Ｏ回路１５は、外部との接点情報のインターフェースを行い、外部からの指令・故障情報の伝達等を行っている。外部データＩ／Ｆ回路１６は、外部とのデータ伝送インターフェースを形成し、保守用メンテナンス機器やパソコンとの情報通信及び上位制御コントローラ等との運転制御データの通信を行う。
従来のモータドライブ制御装置は、基本的に以上のような処理がプログラムによって運転中常時行われ、電動機の回転数・速度制御が実施される。
【０００７】
【発明が解決しようとする課題】
従来のモータドライブ制御装置は、以上のように構成されているが、主制御を司るマイクロプロセッサ１１及び入出力回路部分がシングル構成であり、いずれかの部分に一ヶ所でも異常もしくは故障が発生した場合、モータドライブ制御ユニットそのものを予備品と交換する必要があり、そのための手間・時間が多大であるという問題がある。
また、大容量インバータ等で重要設備に使用されている場合では、故障復旧が急がれると共に、大きな問題となることが考えられるという課題がある。
【０００８】
この発明は、上述のような課題を解決するためになされたもので、モータドライブ制御装置を冗長化構成とし、かつ故障発生時に運転切換えをスムーズに実施できるよう、制御データを全てバックアップ可能としたモータドライブ制御装置を得ることを目的としている。
【０００９】
【課題を解決するための手段】
この発明に係わるモータドライブ制御装置においては、筐体に着脱可能になるようにカセット化され、モータを制御するよう構成された主系の制御ユニットと、筐体に着脱可能になるようにカセット化され、主系の制御ユニットに替わってモータを制御するよう構成された待機系の制御ユニットと、主系の制御ユニット及び待機系の制御ユニットによってそれぞれアクセスされ、主系の制御ユニット及び待機系の制御ユニットによってデータが共有されるデュアルポートメモリと、主系の制御ユニット及び待機系の制御ユニットを切換える切換制御手段を備え、切換制御手段によって切換えられた主系の制御ユニット及び待機系の制御ユニットのいずれか一方によりモータが制御されるものである。
【００１０】
また、各制御ユニットは、モータの状態が入力される入力回路と、この入力回路から入力されたモータの状態に応じてモータを制御する制御信号を形成するマイクロプロセッサと、このマイクロプロセッサからの制御信号を出力するＰＷＭ回路と、入力回路から入力されたモータの状態を格納するトレースメモリとを有するものである。
また、トレースメモリは、制御ユニットのカセットに着脱可能になるようにカード化されているものである。
【００１１】
さらに、デュアルポートメモリには、主系の制御ユニット及び待機系の制御ユニットの各トレースメモリの内容が格納されると共に、切換制御手段による制御ユニットの切換に当たっては、デュアルポートメモリに格納されたトレースメモリの内容が、切換によってモータを制御する方の制御ユニットのトレースメモリに転送されるものである。
また、主系の制御ユニット及び待機系の制御ユニットは、デュアルポートメモリを用いて互いに相手の動作を検証するものである。
【００１２】
また、デュアルポートメモリは、不揮発性メモリによって構成されているものである。
【００１３】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図に基づいて説明する。
この発明の実施の形態１について図１により説明する。
図１は、この発明の実施の形態１によるモータドライブ制御装置を示す構成図である。
図１において、１はモータドライブ制御装置内の信号を伝送するシステムバスであり、アドレス信号、データ信号、制御信号等を伝送する。１１はシーケンス制御プログラムに従って処理を実行するマイクロプロセッサで、システムバス１の制御を行う。１１Ａはマイクロプロセッサ１１で実行される制御プログラムを格納しているメモリ、１２はデータを一時的に格納するデータメモリ、１３Ａは運転中の各種状態データを格納するトレースメモリを有するトレースメモリカード、１４は制御に使用される設定データを格納する定数メモリである。１５は外部との接点入出力等を行うプロセスＩ／Ｏ回路、１６は外部機器例えばメンテナンス用ツールなどの上位の制御コントローラとのＩ／Ｆを行う外部データＩ／Ｆ回路、１７はインバータ主回路の電力半導体素子をスイッチングするためのゲートパルスを出力するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）回路である。１８はセンサからのアナログ信号をデジタル化してプロセッサに入力するＡ／Ｄ変換回路、１９は電動機に取付けられたパルス発生機（ＰＬＧ）からのパルス情報を元に電動機の速度検出を行う速度センサ回路であり、Ａ／Ｄ変換回路１８と速度センサ回路１９は、モータの状態が入力される入力回路を構成する。
３１はＰＷＭ回路１７からのゲートパルス信号を電力半導体素子に応じた電気レベルに変換するゲートアンプ（ＧＰＡ）回路、３２は電動機に供給されている電流を検出するセンサ機器である。４１はインバータ主回路、４２は電動機（モータ）、４３は電動機４２の軸に取付けられたパルス発生器（ＰＬＧ）である。
【００１４】
以下が、この発明の特徴的な構成を示している。
２は１と、２１は１１と、１１Ａは２１Ａと、２２は１２と、２３は１３Ａと、２４は１４と、２５は１５と、２６は１６と、２７は１７と、２８は１８と、２９は１９とそれぞれ同等の回路である。なお、１、１１〜１９によって主系の制御ユニット（モータドライブ制御装置）を形成し、２、２１〜２９によって待機系の制御ユニットを形成している。
５１はＰＷＭ回路１７とＰＷＭ回路２７の出力を切換えてゲートアンプ回路３１に出力する切換回路、５２はセンサ機器５２の出力を切換え、ＡＤ変換回路１８またはＡＤ変換回路２８に出力する切換回路、５３はＰＬＧ４３の出力を切換え、速度センサ回路１９または速度センサ回路２９に出力する切換回路、５４は外部データが入出力される外部データＩ／Ｆ回路１５または外部データＩ／Ｆ回路２５を切換える切換回路である。
６１は主系のマイクロプロセッサと待機系のマイクロプロセッサの両方からアクセス可能なデュアルポートメモリであり、主系と待機系のマイクロプロセッサの共有データが格納される。図１では、矢印のように、システムバスのデータとデュアルポートメモリのデータがイコライズされる。６２は主系に異常または故障が発生した場合に待機系に制御を切換えるための切換制御回路（切換制御手段）で、切換回路５１〜５４の切換を制御する。７１はデュアルポートメモリ６１の記憶保持用電源である。なお、デュアルポートメモリ６１は、スペック的に不揮発性メモリが使用可能な場合は、これを使用してもよい。
【００１５】
図２は、この発明の実施の形態１によるモータドライブ制御装置のバックアップ回路切換えを示す図である。
図２において、１、２、１１〜１９、２１〜２９、３１、３２、４１〜４３、５１〜５４、６１、６２、７１は図１におけるものと同一のものである。図２は、図１に比べて、主系と待機系が入れ替わっている構成であり、矢印のように、システムバス２のデータとデュアルポートメモリのデータとがイコライズされる。
【００１６】
次に、実施の形態１によるモータドライブ制御装置の動作について説明する。この発明に係るモータドライブ制御装置の基本的な通常の動作は、次の通りである。
全ての制御は、主系のマイクロプロセッサ１１により実行される。マイクロプロセッサ１１は、あらかじめ設定され、定数メモリ１４に格納された定数データを制御用パラメータとして使用し、あらかじめ決められたマイクロプログラムにより運転制御される。この制御動作としては、次のようなものがある。
ＰＷＭ１７により、インバータ主回路４１内の電力半導体をスイッチングさせるためのその元となるゲート信号パルスを生成する。そして、次段のＧＰＡ回路３１で、実際の電力半導体素子のゲートに必要なゲート電圧・電流を供給する。このようにして電動機４２に供給する電圧を発生させ、正弦波電流を電動機４２に供給する。
【００１７】
次に、センサ機器３２で、電動機４２に供給されている実電流を検出し、運転中のフィードバックデータとして、ＡＤ変換回路１８により、アナログ信号からデジタルデータへ信号変換した後、マイクロプロセッサ１１へ取り込まれ、リアルタイム制御データとして使用される。
これに加えて、電動機速度の検出を行う。電動機ロータ軸に取付けられたＰＬＧ４３から回転数・回転方向に応じた２相のパルスが出力され、これを制御ユニット内の速度センサ回路１９で受けて、マイクロプロセッサ１１へリアルタイムのフィードバックデータとして取り込まれ、制御データとして使用される。
【００１８】
プロセスＩ／Ｏ回路１５は、外部との接点情報のインターフェースを行い、外部からの指令・故障情報の伝達等を行う。外部データＩ／Ｆ回路１６は、外部とのデータ伝送インターフェースを形成し、保守用のメンテナンス機器やパソコンとの情報通信及び上位制御コントローラ等との運転制御データの通信を行う。
モータドライブ制御装置は、基本的に以上のような処理がプログラムによって運転中、常時行われ、電動機４２の速度制御・トルク制御が実施される。
【００１９】
次に、以上のような運転動作実施中に主系のモータドライブ制御装置に何らかの異常または故障が発生した場合の動作について説明する。
主系側と待機系側のマイクロプロセッサは、通常時双方のデータＩ／Ｆを、両者間に設置されたデュアルポートメモリ６１を介して行っている。このデュアルポートメモリ６１は、主系側のデータメモリ１２、定数メモリ１４、トレースメモリカード１３Ａの各内容が遂次リアルタイム更新されている。つまり常時イコライズされている。さらに、主系と待機系のマイクロプロセッサは、このデュアルポートメモリ６１を使って双方のライフチェック（動作状況の検証）を実施している。このような動作中において、主系側に異常が発生した場合、待機系側マイクロプロセッサが、デュアルポートメモリ６１経由で、主系側マイクロプロセッサの異常を検知すると、制御ユニットの切換え準備動作に入る。このときの動作内容としては、切換制御回路６２が動作し、切換回路５１〜５４により主系と待機系の切換えを実施する。また、この切換制御回路６２には、デュアルポートメモリ６１自体の不測の事態へ対応するため、双方の異常信号の直接Ｉ／Ｆ機能も備えており、デュアルポートメモリ６１の異常にも対応可能である。（ただし、この場合は、デュアルポートメモリの内容は読み出せない可能性がある。）
【００２０】
ハードウエア的には、このような切換動作が行われるが、ソフトウエア的には、主系の運転データ・定数データ等がデュアルポートメモリ６１に格納されているので、待機系のマイクロプロセッサは、このデータを自己の系の各メモリにロードすることにより、主系と同等のデータ状態を作ることができ、切換えをスムーズに移行することができる。
主系の異常及び故障解析については、主系のトレースメモリカード１３Ａもしくはデュアルポートメモリ６１にトレースデータが格納されているので、これを読み出して波形解析を実施することができる。このトレースメモリカードには、運転時の状態データがリアルタイムに記憶されており、故障が発生すると同時に記憶動作は停止し、その故障発生時点のデータを保持する動作を行う。トレースデータを記憶するためのメモリを、不揮発性メモリにて構成すれば、電源断時も記憶されたデータを保持することができる。このトレースメモリカードは、カード式であり、取り外してパソコンに取付け、すぐ解析可能である。
また、従来は、例えばマイクロプロセッサ自体が故障した場合は、故障表示することができなくなり、故障内容の認知が遅れ、原因調査に時間がかかる等の課題があったが、この発明によれば、待機系が存在することにより、デュアルポートメモリ６１にて主系側の可能な限りの故障情報を入手することができるため、待機系にて主系側の故障情報をある程度表示することができ、故障原因の認知が可能であると共に、調査を手早く実施することも可能となる。
【００２１】
以上説明したように、通常運転の主系の制御ユニットの故障時に、待機系の制御ユニット側に、ハードウエア的にもソフトウエア的にもスムーズに短時間で切換え移行が可能となる。切換移行後は、切換えられた方が主系として動作し、図２に示されるように、システムバス２のデータとデュアルポートメモリ６１のデータがイコライズされる。
また、以上の説明では、一方のプロセッサを主系、他方を待機系として固定したような記述の仕方としたが、ハードウエアは全く同等であるため、いずれを主系、待機系としてもかまわない。つまり、従来のようなシングルプロセッサ構成での動作ももちろん可能である。これにより、バックアップ体制はとれないが、一方で運転実施しながら他方をメンテナンスする等の保守作業も行うことができる。冗長化した場合は、制御ハードウエアが２倍となり、この部分のコストも２倍となるが、予備品を常に本体に実装していると考えれば、コスト的な問題も特に大きくは無いと考えられる。アプリケーション上必要な箇所に使用すればよい。
【００２２】
実施の形態１によれば、モータドライブ制御装置において、ハードウエア的には、切換制御回路により、ソフトウエア的には、デュアルポートメモリ内格納データのリアルタイムイコライズ機能により、異常もしくは故障発生時、短時間でスムーズに制御ユニットの切換移行が行える効果が得られる。
また、一方の制御ユニットで運転しながら、他方を取り外して保守・メンテナンスできるという効果もある。
【００２３】
実施の形態２．
図３は、この発明の実施の形態１によるモータドライブ制御装置の制御ユニットの構造を示す図である。
図３において、４０１はＩ／Ｏケーブル、４０２はコネクタ、４０３は外部データＩ／Ｆ回路、４０４は２段積みされ、主系と待機系に２重化された制御ユニットで、２重化のそれぞれがモータドライブ制御装置である。４０５は制御ユニット４０４に着脱可能になるようにカード化されたトレースメモリカード、４０６はインバータユニット本体（筐体）である。外部データＩ／Ｆ回路４０３とトレースメモリカード４０５は、制御ユニット４０４に設けられている。
【００２４】
この発明の実施の形態２によるモータドライブ制御装置の全体の外観構造については、図３に示す通りである。図３に示すように、モータドライブ制御装置は、カセット構造としており、インバータ主回路本体からの着脱を容易にしている。
即ち、主系の制御ユニット４０４が故障し、待機系が主系に切替えられた場合、運転中のまま、故障した元の主系の制御ユニット４０４全体を一式交換できる。従って、速やかに待機系のバックアップ運転にすることができ、信頼性を向上することができる。
また、トレースメモリカード４０５を、取外し可能な構成にしたので、トレースメモリカード４０５だけをパソコンなどの故障解析装置に速やかにセットでき、故障原因を速やかにつきとめることができ、故障の再発防止を速やかに実行することができる。
【００２５】
実施の形態２によれば、モータドライブ制御装置のハードウエアをカセット化することで、切換・交換を即座に行うことができる。
さらに、トレースメモリをカード式とすることにより、パソコン等外部の機器によりアクセスすることが可能となる。
【００２６】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
筐体に着脱可能になるようにカセット化され、モータを制御するよう構成された主系の制御ユニットと、筐体に着脱可能になるようにカセット化され、主系の制御ユニットに替わってモータを制御するよう構成された待機系の制御ユニットと、主系の制御ユニット及び待機系の制御ユニットによってそれぞれアクセスされ、主系の制御ユニット及び待機系の制御ユニットによってデータが共有されるデュアルポートメモリと、主系の制御ユニット及び待機系の制御ユニットを切換える切換制御手段を備え、切換制御手段によって切換えられた主系の制御ユニット及び待機系の制御ユニットのいずれか一方によりモータが制御されるので、一方の制御ユニットの故障発生時、短時間でスムーズに他方の制御ユニットへの切換が行えると共に、制御ユニットをカセット化することにより、交換を即座に行うことができる。
【００２７】
また、各制御ユニットは、モータの状態が入力される入力回路と、この入力回路から入力されたモータの状態に応じてモータを制御する制御信号を形成するマイクロプロセッサと、このマイクロプロセッサからの制御信号を出力するＰＷＭ回路と、入力回路から入力されたモータの状態を格納するトレースメモリとを有するので、モータの状態に応じたモータの制御を行うことができる。
また、トレースメモリは、制御ユニットのカセットに着脱可能になるようにカード化されているので、パソコンなどの外部の機器によりアクセスすることが可能となる。
【００２８】
さらに、デュアルポートメモリには、主系の制御ユニット及び待機系の制御ユニットの各トレースメモリの内容が格納されると共に、切換制御手段による制御ユニットの切換に当たっては、デュアルポートメモリに格納されたトレースメモリの内容が、切換によってモータを制御する方の制御ユニットのトレースメモリに転送されるので、制御ユニットの切換に当たって、デュアルポートメモリを介してトレースメモリの内容を引き継ぐことができる。
また、主系の制御ユニット及び待機系の制御ユニットは、デュアルポートメモリを用いて互いに相手の動作を検証するので、互いに相手の故障を検出することができる。
【００２９】
また、デュアルポートメモリは、不揮発性メモリによって構成されているので、記憶保持用電源が不要となる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるモータドライブ制御装置を示す構成図である。
【図２】この発明の実施の形態１によるモータドライブ制御装置のバックアップ回路切換えを示す図である。
【図３】この発明の実施の形態２によるモータドライブ制御装置の制御ユニットの構造を示す図である。
【図４】従来のモータドライブ制御装置を示す構成図である。
【符号の説明】
１ 主系プロセッサシステムバス、２ 待機系プロセッサシステムバス、
１１，２２ マイクロプロセッサ、１１Ａ，２２Ａ プログラムメモリ、
１２，２２ データメモリ、１３Ａ，２３，４０５ トレースメモリカード、
１４，２４ 定数メモリ、１５，２５ プロセスＩ／Ｏ回路、
１６，２６，４０３ 外部データＩ／Ｆ回路、１７，２７ ＰＷＭ回路、
１８，２８ Ａ／Ｄ変換回路、１９，２９ 速度センサ回路、
３１ ゲートアンプ（ＧＰＡ）回路、３２ センサ機器、
４１ インバータ主回路部、４２ 電動機、４３ ＰＬＧ、
５１〜５４ 切換回路、６１ デュアルポートメモリ、６２ 切換制御回路、
７１ 記憶保持用電源、４０１ Ｉ／Ｏケーブル、４０２ コネクタ、
４０４ 制御ユニット、４０６ インバータユニット本体。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a motor drive control device for driving a line drive motor used in the industrial field (iron, paper, and other general industries).
[0002]
[Prior art]
FIG. 4 is a configuration diagram showing a conventional motor drive control device.
In FIG. 4, reference numeral 1 denotes a system bus for transmitting signals in the motor drive control device, which transmits address signals, data signals, control signals, and the like. Reference numeral 11 denotes a microprocessor that executes processing according to a sequence control program, and controls the system bus 1. 11A is a memory storing a control program executed by the microprocessor 11, 12 is a data memory for temporarily storing data, 13 is a trace memory for storing various state data during operation, and 14 is used for control. Is a constant memory for storing setting data. Reference numeral 15 denotes a process I / O circuit for performing contact input / output with the outside, reference numeral 16 denotes an external data I / F circuit for performing an I / F (interface) with an external device such as a maintenance tool or the like, and reference numeral 17 denotes This is a PWM (Pulse Width Modulation) circuit that outputs a gate pulse for switching the power semiconductor element of the inverter main circuit. Reference numeral 18 denotes an A / D conversion circuit which digitizes an analog signal from a sensor and inputs the digitalized signal to a processor. Reference numeral 19 denotes a speed sensor circuit which detects the speed of the motor based on pulse information from a pulse generator (PLG) attached to the motor. It is.
[0003]
Reference numeral 31 denotes a gate amplifier (GPA) circuit that converts a gate pulse signal from the PWM circuit 17 into an electric level corresponding to a power semiconductor element, and 32 denotes a sensor device that detects a current supplied to the electric motor. 41 is an inverter main circuit, 42 is a motor, and 43 is a pulse generator (PLG) mounted on the shaft of the motor 42.
[0004]
Next, the operation will be described.
The motor drive control device is generally configured as shown in FIG. All the controls in FIG. 4 are executed by the microprocessor 11. The operation of the microprocessor 11 is controlled by a predetermined microprogram, using constant data preset and stored in a constant memory 14 as control parameters. The control operation includes the following.
The PWM circuit 17 generates a gate signal pulse serving as a source for switching the power semiconductor in the inverter main circuit 41. Then, in the next-stage GPA circuit 31, a gate voltage and a current necessary for an actual gate of the power semiconductor element are supplied. In this way, a voltage to be supplied to the electric motor 42 is generated, and a sinusoidal current is supplied to the electric motor 42.
[0005]
Next, the sensor device 32 detects the actual current supplied to the electric motor 42, converts the analog signal into digital data as feedback data during operation, and then takes in the microprocessor 11 to use it as real-time control data. Is done.
In addition, the motor speed is detected. A two-phase pulse corresponding to the number of rotations and the direction of rotation is output from the PLG 43 attached to the motor rotor shaft, and the two-phase pulse is received by the speed sensor circuit 19 in the motor drive control device and sent to the microprocessor 11 as real-time feedback data. Captured and used as control data.
[0006]
The process I / O circuit 15 interfaces contact information with the outside and transmits commands and failure information from the outside. The external data I / F circuit 16 forms a data transmission interface with the outside, and performs information communication with a maintenance device for maintenance or a personal computer and communication of operation control data with a host controller or the like.
In the conventional motor drive control device, basically, the above-described processing is always performed during operation by a program, and the rotation speed and the speed of the electric motor are controlled.
[0007]
[Problems to be solved by the invention]
The conventional motor drive control device is configured as described above. However, the microprocessor 11 and the input / output circuit portion that control the main control have a single configuration, and any one of the portions has an abnormality or failure. In such a case, it is necessary to replace the motor drive control unit itself with a spare part, and there is a problem that it takes a lot of trouble and time.
In addition, when used in important equipment such as a large-capacity inverter or the like, there is a problem that failure recovery is hastened and a serious problem is considered.
[0008]
The present invention has been made in order to solve the above-described problems, and has a configuration in which a motor drive control device has a redundant configuration, and all control data can be backed up so that operation switching can be smoothly performed when a failure occurs. The purpose is to obtain a motor drive control device.
[0009]
[Means for Solving the Problems]
In the motor drive control device according to the present invention, a main control unit configured to be detachable from the housing and configured to control the motor and a cassette configured to be detachable from the housing are provided. The standby control unit is configured to control the motor in place of the main control unit, and the main control unit and the standby control unit are respectively accessed by the main control unit and the standby control unit. A dual-port memory in which data is shared by the control units, and switching control means for switching between the main control unit and the standby control unit, wherein the main control unit and the standby control unit are switched by the switching control means The motor is controlled by any one of the above.
[0010]
Each of the control units includes an input circuit to which the state of the motor is input, a microprocessor for forming a control signal for controlling the motor in accordance with the state of the motor input from the input circuit, and a control from the microprocessor. It has a PWM circuit that outputs a signal, and a trace memory that stores the state of the motor input from the input circuit.
The trace memory is carded so as to be detachable from the cassette of the control unit.
[0011]
Further, the dual port memory stores the contents of the trace memories of the main control unit and the standby control unit. When the control unit is switched by the switching control means, the trace stored in the dual port memory is stored. The contents of the memory are transferred to the trace memory of the control unit that controls the motor by switching.
The main control unit and the standby control unit verify the operation of each other by using a dual port memory.
[0012]
Further, the dual port memory is configured by a nonvolatile memory.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiment 1 FIG.
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
Embodiment 1 of the present invention will be described with reference to FIG.
FIG. 1 is a configuration diagram showing a motor drive control device according to Embodiment 1 of the present invention.
In FIG. 1, reference numeral 1 denotes a system bus for transmitting signals in the motor drive control device, which transmits address signals, data signals, control signals, and the like. Reference numeral 11 denotes a microprocessor that executes processing according to a sequence control program, and controls the system bus 1. 11A is a memory storing a control program executed by the microprocessor 11, 12 is a data memory for temporarily storing data, 13A is a trace memory card having a trace memory for storing various state data during operation, 14 Is a constant memory for storing setting data used for control. Reference numeral 15 denotes a process I / O circuit for performing input / output of contact points with the outside, reference numeral 16 denotes an external data I / F circuit for performing I / F with an external device, for example, a higher-level controller such as a maintenance tool, and reference numeral 17 denotes an inverter main circuit Is a PWM (Pulse Width Modulation) circuit that outputs a gate pulse for switching the power semiconductor element. Reference numeral 18 denotes an A / D conversion circuit which digitizes an analog signal from a sensor and inputs the digitalized signal to a processor. Reference numeral 19 denotes a speed sensor circuit which detects the speed of the motor based on pulse information from a pulse generator (PLG) attached to the motor. The A / D conversion circuit 18 and the speed sensor circuit 19 constitute an input circuit to which the state of the motor is input.
Reference numeral 31 denotes a gate amplifier (GPA) circuit that converts a gate pulse signal from the PWM circuit 17 into an electric level corresponding to the power semiconductor element, and 32 denotes a sensor device that detects a current supplied to the electric motor. 41 is an inverter main circuit, 42 is a motor (motor), and 43 is a pulse generator (PLG) attached to the shaft of the motor 42.
[0014]
The following shows a characteristic configuration of the present invention.
2 is 1, 21 is 11, 21A is 21A, 22 is 12, 23 is 13A, 24 is 14, 25 is 15, 26 is 16, 27 is 17, 28 is 18, 29 is a circuit equivalent to 19 respectively. Note that 1, 11 to 19 form a main control unit (motor drive control device), and 2, 21 to 29 form a standby control unit.
Reference numeral 51 denotes a switching circuit that switches the outputs of the PWM circuit 17 and the PWM circuit 27 and outputs the output to the gate amplifier circuit 31; 52, a switching circuit that switches the output of the sensor device 52 and outputs the output to the AD conversion circuit 18 or the AD conversion circuit 28; Is a switching circuit for switching the output of the PLG 43 and outputting it to the speed sensor circuit 19 or the speed sensor circuit 29, and 54 is a switching circuit for switching the external data I / F circuit 15 or the external data I / F circuit 25 to which external data is input / output. It is.
Reference numeral 61 denotes a dual port memory accessible from both the main microprocessor and the standby microprocessor, and stores data shared by the main microprocessor and the standby microprocessor. In FIG. 1, data of the system bus and data of the dual port memory are equalized as indicated by arrows. Reference numeral 62 denotes a switching control circuit (switching control means) for switching control to a standby system when an abnormality or failure occurs in the main system, and controls switching of the switching circuits 51 to 54. Reference numeral 71 denotes a power supply for holding the dual port memory 61. In addition, when a non-volatile memory can be used according to specifications, the dual port memory 61 may be used.
[0015]
FIG. 2 is a diagram showing switching of the backup circuit of the motor drive control device according to the first embodiment of the present invention.
2, 1, 2, 11 to 19, 21 to 29, 31, 32, 41 to 43, 51 to 54, 61, 62 and 71 are the same as those in FIG. FIG. 2 shows a configuration in which the main system and the standby system are switched as compared with FIG. 1, and the data of the system bus 2 and the data of the dual port memory are equalized as indicated by arrows.
[0016]
Next, the operation of the motor drive control device according to the first embodiment will be described. The basic normal operation of the motor drive control device according to the present invention is as follows.
All the controls are executed by the main microprocessor 11. The microprocessor 11 uses constant data set in advance and stored in the constant memory 14 as control parameters, and its operation is controlled by a predetermined microprogram. The control operation includes the following.
The PWM 17 generates a gate signal pulse serving as a source for switching the power semiconductor in the inverter main circuit 41. Then, in the next-stage GPA circuit 31, a gate voltage and a current necessary for an actual gate of the power semiconductor element are supplied. Thus, a voltage to be supplied to the electric motor 42 is generated, and a sine wave current is supplied to the electric motor 42.
[0017]
Next, the sensor device 32 detects the actual current supplied to the electric motor 42, converts the analog signal into digital data by the AD conversion circuit 18 as feedback data during operation, and takes it into the microprocessor 11. And used as real-time control data.
In addition, the motor speed is detected. A two-phase pulse corresponding to the number of rotations and the direction of rotation is output from the PLG 43 attached to the motor rotor shaft, received by the speed sensor circuit 19 in the control unit, and taken into the microprocessor 11 as real-time feedback data. , Used as control data.
[0018]
The process I / O circuit 15 interfaces contact information with the outside, and transmits commands and failure information from the outside. The external data I / F circuit 16 forms a data transmission interface with the outside, and performs information communication with a maintenance device for maintenance, a personal computer, and communication of operation control data with a host controller or the like.
In the motor drive control device, basically, the above-described processing is always performed during operation by the program, and the speed control and the torque control of the electric motor 42 are performed.
[0019]
Next, a description will be given of an operation when any abnormality or failure occurs in the main motor drive control device during the execution of the above-described operation operation.
The microprocessors on the main system side and the standby system side perform both data I / Fs in normal times via the dual port memory 61 installed between them. In the dual port memory 61, the contents of the data memory 12, the constant memory 14, and the trace memory card 13A of the main system are successively updated in real time. That is, it is always equalized. Further, the microprocessors of the main system and the standby system use the dual port memory 61 to perform a life check (verification of operation status) of both. During this operation, if an abnormality occurs in the main system, when the standby microprocessor detects an abnormality in the main microprocessor via the dual port memory 61, the control unit starts preparation for switching. . As the operation content at this time, the switching control circuit 62 operates and the switching circuits 51 to 54 perform switching between the main system and the standby system. The switching control circuit 62 is also provided with a direct I / F function for both abnormal signals in order to cope with an unexpected situation of the dual port memory 61 itself. is there. (However, in this case, the contents of the dual port memory may not be read.)
[0020]
In terms of hardware, such a switching operation is performed. However, in terms of software, since the operation data and constant data of the main system are stored in the dual port memory 61, the standby microprocessor is By loading this data into each memory of its own system, a data state equivalent to that of the main system can be created, and switching can be smoothly shifted.
Regarding the analysis of abnormality and failure of the main system, since the trace data is stored in the trace memory card 13A of the main system or the dual port memory 61, the trace data can be read out to perform the waveform analysis. State data during operation is stored in real time in the trace memory card, and when a failure occurs, the storage operation is stopped at the same time, and an operation of retaining data at the time of occurrence of the failure is performed. If the memory for storing the trace data is constituted by a non-volatile memory, the stored data can be retained even when the power is turned off. This trace memory card is a card type, which can be removed, attached to a personal computer, and analyzed immediately.
Further, conventionally, for example, when the microprocessor itself fails, it is impossible to display a failure, delay in recognizing the content of the failure, and there is a problem that it takes time to investigate the cause, but according to the present invention, The presence of the standby system allows the dual-port memory 61 to obtain as much failure information as possible on the main system, so that the standby system can display some of the failure information on the main system, The cause of the failure can be recognized, and the investigation can be performed quickly.
[0021]
As described above, when the main control unit in the normal operation fails, the switching can be smoothly and quickly switched to the standby control unit in terms of hardware and software. After the switching, the switched one operates as the main system, and the data of the system bus 2 and the data of the dual port memory 61 are equalized as shown in FIG.
In the above description, one processor is fixed as the main system and the other is fixed as the standby system. However, since the hardware is completely the same, either one may be the main system or the standby system. . In other words, it is of course possible to operate in a single processor configuration as in the related art. As a result, a backup system cannot be provided, but maintenance work such as maintenance while performing operation on one side can be performed. In the case of redundancy, the control hardware is doubled, and the cost of this part is also doubled. However, considering that spare parts are always mounted on the main unit, the cost problem is not particularly large. Can be It can be used where needed in the application.
[0022]
According to the first embodiment, in the motor drive control device, the switching control circuit in terms of hardware, and the real-time equalization function of the data stored in the dual port memory in terms of software, the short-circuit when an abnormality or failure occurs. It is possible to obtain the effect that the switching of the control unit can be smoothly performed in a short time.
In addition, there is an effect that maintenance and maintenance can be performed by removing the other while operating with one control unit.
[0023]
Embodiment 2 FIG.
FIG. 3 is a diagram showing a structure of a control unit of the motor drive control device according to the first embodiment of the present invention.
In FIG. 3, reference numeral 401 denotes an I / O cable, 402 denotes a connector, 403 denotes an external data I / F circuit, 404 denotes a control unit which is stacked in two stages and is duplexed into a main system and a standby system. Each is a motor drive control device. Reference numeral 405 denotes a trace memory card carded so as to be detachable from the control unit 404, and 406 denotes an inverter unit main body (housing). The external data I / F circuit 403 and the trace memory card 405 are provided in the control unit 404.
[0024]
The overall external structure of the motor drive control device according to the second embodiment of the present invention is as shown in FIG. As shown in FIG. 3, the motor drive control device has a cassette structure and facilitates attachment and detachment from the inverter main circuit main body.
That is, when the main control unit 404 fails and the standby system is switched to the main system, it is possible to replace the entire failed main control unit 404 while the system is operating. Therefore, the backup operation of the standby system can be promptly performed, and the reliability can be improved.
In addition, since the trace memory card 405 is configured to be removable, only the trace memory card 405 can be quickly set in a failure analysis device such as a personal computer, and the cause of the failure can be promptly determined, thereby preventing the recurrence of the failure quickly. Can be performed.
[0025]
According to the second embodiment, by switching the hardware of the motor drive control device into a cassette, switching and replacement can be performed immediately.
Further, by using a card-type trace memory, it is possible to access the external memory such as a personal computer.
[0026]
【The invention's effect】
Since the present invention is configured as described above, it has the following effects.
A main control unit that is made into a cassette so that it can be attached to and detached from the housing and configured to control a motor, and a motor that is made into a cassette so that it can be attached to and detached from the housing and replaces the main control unit And a dual-port memory that is accessed by the main control unit and the standby control unit, respectively, and is shared by the main control unit and the standby control unit. Switching control means for switching between the main control unit and the standby control unit, and the motor is controlled by one of the main control unit and the standby control unit switched by the switching control means. In the event of a failure of one control unit, switching to the other control unit can be performed smoothly in a short time, and By cassette the unit, can be performed immediately exchange.
[0027]
Each of the control units includes an input circuit to which the state of the motor is input, a microprocessor for forming a control signal for controlling the motor in accordance with the state of the motor input from the input circuit, and a control from the microprocessor. Since it has a PWM circuit that outputs signals and a trace memory that stores the state of the motor input from the input circuit, it is possible to control the motor according to the state of the motor.
In addition, since the trace memory is carded so as to be detachable from the cassette of the control unit, it can be accessed by an external device such as a personal computer.
[0028]
Further, the dual port memory stores the contents of the trace memories of the main control unit and the standby control unit. When the control unit is switched by the switching control means, the trace stored in the dual port memory is stored. Since the contents of the memory are transferred to the trace memory of the control unit that controls the motor by switching, the contents of the trace memory can be taken over via the dual port memory when the control unit is switched.
Further, since the main control unit and the standby control unit verify each other's operation using the dual port memory, they can detect each other's failure.
[0029]
Further, since the dual port memory is constituted by a non-volatile memory, a power source for storing data is not required.
[Brief description of the drawings]
FIG. 1 is a configuration diagram illustrating a motor drive control device according to a first embodiment of the present invention.
FIG. 2 is a diagram showing backup circuit switching of the motor drive control device according to the first embodiment of the present invention.
FIG. 3 is a diagram showing a structure of a control unit of a motor drive control device according to a second embodiment of the present invention.
FIG. 4 is a configuration diagram showing a conventional motor drive control device.
[Explanation of symbols]
1 main processor system bus, 2 standby processor system bus,
11,22 microprocessor, 11A, 22A program memory,
12,22 data memory, 13A, 23,405 trace memory card,
14, 24 constant memory, 15, 25 process I / O circuit,
16, 26, 403 external data I / F circuit, 17, 27 PWM circuit,
18, 28 A / D conversion circuit, 19, 29 Speed sensor circuit,
31 gate amplifier (GPA) circuit, 32 sensor equipment,
41 Inverter main circuit section, 42 motor, 43 PLG,
51-54 switching circuit, 61 dual-port memory, 62 switching control circuit,
71 power supply for storage retention, 401 I / O cable, 402 connector,
404 control unit, 406 inverter unit body.
