JP2004064731A - ローノイズブロックダウンコンバータ - Google Patents
ローノイズブロックダウンコンバータ Download PDFInfo
- Publication number
- JP2004064731A JP2004064731A JP2003116042A JP2003116042A JP2004064731A JP 2004064731 A JP2004064731 A JP 2004064731A JP 2003116042 A JP2003116042 A JP 2003116042A JP 2003116042 A JP2003116042 A JP 2003116042A JP 2004064731 A JP2004064731 A JP 2004064731A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- unique information
- reset
- microcomputers
- noise block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
- H01Q1/247—Supports; Mounting means by structural association with other equipment or articles with receiving set with frequency mixer, e.g. for direct satellite reception or Doppler radar
Abstract
【課題】複数のマイクロコンピュータによる固有情報の共有を確実に行う。
【解決手段】レシーバ１５をスレーブマイクロコンピュータ１３に割り当てられた入出力ポート１４ｃに接続しているものとすると、レシーバ１５からのＬＮＢ１１の固有情報の問い合わせをスレーブマイクロコンピュータ１３で受けることになる。スレーブマイクロコンピュータ１３は、この固有情報の問い合わせを受けると、固有情報をバス１６を通じてマスターマイクロコンピュータ１２へと要求する。マスターマイクロコンピュータ１２は、固有情報の要求を受けると、該マスターマイクロコンピュータ１２に予め記憶されている固有情報をバス１６を通じてスレーブマイクロコンピュータ１３に与える。スレーブマイクロコンピュータ１３は、この固有情報を入出力ポート１４ｃからレシーバ１５へと送出する。
【選択図】図１
【解決手段】レシーバ１５をスレーブマイクロコンピュータ１３に割り当てられた入出力ポート１４ｃに接続しているものとすると、レシーバ１５からのＬＮＢ１１の固有情報の問い合わせをスレーブマイクロコンピュータ１３で受けることになる。スレーブマイクロコンピュータ１３は、この固有情報の問い合わせを受けると、固有情報をバス１６を通じてマスターマイクロコンピュータ１２へと要求する。マスターマイクロコンピュータ１２は、固有情報の要求を受けると、該マスターマイクロコンピュータ１２に予め記憶されている固有情報をバス１６を通じてスレーブマイクロコンピュータ１３に与える。スレーブマイクロコンピュータ１３は、この固有情報を入出力ポート１４ｃからレシーバ１５へと送出する。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータに関する。
【０００２】
【従来の技術】
この種のローノイズブロックダウンコンバータ（以下ＬＮＢと称する）は、衛星放送受信用のパラボラアンテナのフィーダホーンに付設されており、パラボラアンテナにより集められて、フィーダホーンにより導かれて来た受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号を同軸ケーブルを通じてレシーバへと送出する。例えば、数ＧＨｚの受信信号を入力し、この受信信号を数ＭＨｚの信号に変換して、この周波数変換した信号を送出する。
【０００３】
また、高機能型のＬＮＢとして、マイクロコンピュータを搭載したものがある。図３に示すＬＮＢ１０１には、１個のマイクロコンピュータ１０４を搭載しており、マイクロコンピュータ１０４を各入出力ポート１０２を通じてそれぞれのレシーバ１０３に接続することができる。
【０００４】
ここで、マイクロコンピュータ１０４により対応可能な入出力ポート１０２の最大個数は、例えば２個に予め決められている。従って、図４に示す様な１個の入出力ポート１０２を有するＬＮＢ１１１の場合は、１個のマイクロコンピュータ１０４を搭載する。また、図５に示す様な４個の入出力ポート１０２を有するＬＮＢ１２１の場合は、２個のマイクロコンピュータ１０４を搭載する必要がある。更に、入出力ポート１０２を増設するならば、マイクロコンピュータ１０４も増設する必要ある。
【０００５】
この様なＬＮＢのマイクロコンピュータは、例えばレシーバからの問い合わせに応答して、該ＬＮＢの固有情報を入出力ポートからレシーバへと返送する。ＬＮＢの固有情報としては、ユーザサポートに用いられる該ＬＮＢのシリアル番号がある。
【０００６】
また、複数のマイクロコンピュータを同一のＬＮＢに搭載する場合は、該ＬＮＢの固有情報を該各マイクロコンピュータで共有する必要がある。このため、従来は、同一内容の固有情報を該各マイクロコンピュータに記憶させた上で、これらのマイクロコンピュータを同一のＬＮＢに搭載していた。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の様に同一内容の固有情報を記憶させた複数のマイクロコンピュータを同一のＬＮＢに搭載するには、これらのマイクロコンピュータを１組のものとして管理する必要があり、これが部品管理の煩雑化を招いた。あるいは、異なる内容のそれぞれの固有情報を記憶させた複数のマイクロコンピュータを同一のＬＮＢに誤って搭載してしまうことがあり、これがＬＮＢの不良の原因となった。
【０００８】
また、ＬＮＢの入出力ポートの様々な個数に応じて、それぞれに専用のマイクロコンピュータを開発すれば、ＬＮＢの入出力ポートの個数にかかわらず、１個のマイクロコンピュータをＬＮＢに搭載するだけで済み、異なる内容の複数の固有情報を１個のＬＮＢに与えることはない。しかしながら、この場合は、マイクロコンピュータの種類が増えることから、部品管理の煩雑化や、マイクロコンピュータのコストの上昇を招くことになる。
【０００９】
そこで、本発明は、上記従来の問題に鑑みてなされたものであり、複数のマイクロコンピュータによる固有情報の共有を確実に行うことが可能なローノイズブロックダウンコンバータを提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明は、パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、複数のマイクロコンピュータを備え、該各マイクロコンピュータを１つのマスターと少なくとも１つのスレーブに分け、該各マイクロコンピュータにより共有される固有情報をマスターのマイクロコンピュータに記憶しておき、該固有情報をマスターのマイクロコンピュータからスレーブのマイクロコンピュータへと授受している。
【００１１】
この様な構成の本発明によれば、固有情報をマスターのマイクロコンピュータのみに記憶し、固有情報をマスターのマイクロコンピュータからスレーブのマイクロコンピュータへと授受しているため、固有情報を複数のマイクロコンピュータにより共有することができる。このため、一台のＬＮＢが搭載する複数のマイコンが、誤って異なる内容の固有情報を記憶することがない。
【００１２】
また、本発明においては、各マイクロコンピュータがフラッシュマイクロコンピュータである。
【００１３】
フラッシュマイクロコンピュータとは、記憶しているデータやプログラムの書き換えが可能なマイクロコンピュータのことであり、固有情報の書込みや変更を容易に行い得る。このため、ＬＮＢ上の各マイクロコンピュータがフラッシュマイクロコンピュータであれば、いずれをもマスターとして用いることができる。
また、ローノイズブロックダウンコンバータの仕様変更に伴って、プログラムを急に変更する必要が生じたときにも、柔軟に対応することが可能である。
【００１４】
更に、本発明においては、マスターのマイクロコンピュータがフラッシュマイクロコンピュータであり、スレーブのマイクロコンピュータがマスクマイクロコンピュータである。
【００１５】
マスクマイクロコンピュータとは、その製造過程でデータを記憶させてしまうマイクロコンピュータのことであり、その後でのデータの書き換えを行うことができない。このため、マスクマイクロコンピュータは、固有情報が書き込まれるマスターとしては不適確であり、スレーブとして適用するのが望ましい。ただし、マスクマイクロコンピュータのコストが低いことから、マスクマイクロコンピュータをスレーブとして適用すれば、コストの低減を図ることができる。
【００１６】
また、本発明においては、スレーブのマイクロコンピュータは、レシーバからの固有情報の問い合わせに応答して固有情報をマスターのマイクロコンピュータから受け取り、この固有情報をレシーバへと返送している。
【００１７】
この様にレシーバからの固有情報の問い合わせに応答して、固有情報をマスターからスレーブへと授受すれば、マスターとスレーブ間で固有情報を常に一致させることができる。
【００１８】
更に、本発明においては、スレーブのマイクロコンピュータは、該ローノイズブロックダウンコンバータの電源オンに応答して固有情報をマスターのマイクロコンピュータから受け取って記憶している。
【００１９】
この様にローノイズブロックダウンコンバータの電源オンに応答して、固有情報をマスターからスレーブへと与えておけば、スレーブのマイクロコンピュータは、レシーバからの固有情報の問い合わせに対する応答を直ちに行うことができる。
【００２０】
次に、本発明は、パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、複数のマイクロコンピュータと、該各マイクロコンピュータにより共有される固有情報を記憶した固有情報記憶メモリとを備え、該固有情報を固有情報記憶メモリから該各マイクロコンピュータへと授受している。
【００２１】
この様な構成の本発明によれば、固有情報を固有情報記憶メモリのみに記憶している。このため、ＬＮＢでは、異なる内容の複数の固有情報を記憶して保有することがない。また、固有情報を固有情報記憶メモリから該各マイクロコンピュータへと授受しているため、固有情報を複数のマイクロコンピュータにより共有することができる。
【００２２】
また、本発明においては、各マイクロコンピュータがマスクマイクロコンピュータである。
【００２３】
ここでは、固有情報を各マイクロコンピュータのいずれにも記憶させる必要がない。このため、各マイクロコンピュータとしてマスクマイクロコンピュータを適用して、コストの低減を図ることができる。
【００２４】
更に、本発明においては、各マイクロコンピュータは、レシーバからの固有情報の問い合わせに応答して固有情報を固有情報記憶メモリから読み出し、この個有情報をレシーバへと返送している。
【００２５】
この様にレシーバからの固有情報の問い合わせに応答して、固有情報を固有情報記憶メモリからマイクロコンピュータへと授受すれば、各マイクロコンピュータ間で固有情報を常に一致させることができる。
【００２６】
また、本発明においては、各マイクロコンピュータは、該ローノイズブロックダウンコンバータの電源オンに応答して固有情報を固有情報記憶メモリから読み取って記憶している。
【００２７】
この様にローノイズブロックダウンコンバータの電源オンに応答して、固有情報を固有情報記憶メモリからマイクロコンピュータへと与えておけば、マイクロコンピュータは、レシーバからの固有情報の問い合わせに対する応答を直ちに行うことができる。
【００２８】
次に、本発明は、パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、それぞれのリセット端子を共通接続した複数のマイクロコンピュータを備え、該各マイクロコンピュータを１つのマスターと少なくとも１つのスレーブに分け、該各マイクロコンピュータにより共有される固有情報をマスターのマイクロコンピュータに記憶しておき、
各マイクロコンピュータのリセットに応答して、該固有情報をマスターのマイクロコンピュータからスレーブのマイクロコンピュータへと授受している。
【００２９】
この様な構成の本発明によれば、各マイクロコンピュータのリセット端子を共通接続していることから、各マイクロコンピュータを同時にリセットすることができ、各マイクロコンピュータのリセットに応答して、マスターのマイクロコンピュータからスレーブのマイクロコンピュータへの固有情報の授受を速やかに開始することができる。このため、スレーブのマイクロコンピュータは、リセット直後に固有情報を得ることができ、レシーバからの固有情報の問い合わせがあったときには、これに対する応答を直ちに行うことができる。
【００３０】
また、本発明においては、各マイクロコンピュータがフラッシュマイクロコンピュータである。
【００３１】
この様にＬＮＢ上の各マイクロコンピュータがフラッシュマイクロコンピュータであれば、いずれのマイクロコンピュータにおいても固有情報の書込みや変更を容易に行い得るので、いずれをもマスターとして用いることができる。また、ＬＮＢの仕様変更に伴って、プログラムを急に変更する必要が生じたときにも、柔軟に対応することが可能である。
【００３２】
更に、本発明においては、マスターのマイクロコンピュータがフラッシュマイクロコンピュータであり、スレーブのマイクロコンピュータがマスクマイクロコンピュータである。
【００３３】
この様にスレーブのマイクロコンピュータとして、マスクマイクロコンピュータを適用すれば、コストの低減を図ることができる。
【００３４】
更に、本発明においては、電源電圧を入力するＣＲ時定数回路を備え、ＣＲ時定数回路の出力により各マイクロコンピュータをリセットしている。
【００３５】
ＣＲ時定数回路を用いれば、コストの低減を果たすことができる。ただし、ＣＲ時定数回路の時定数が大きい程、Ｃの値及びＲの値のバラツキがＣＲ時定数回路の出力の立ち上がり時間のバラツキとして大きく反映される。このため、ＣＲ時定数回路の時定数を小さくするのが好ましい。
【００３６】
更に、本発明においては、電源電圧を入力するリセットＩＣを備え、リセットＩＣの出力により各マイクロコンピュータをリセットしている。
【００３７】
リセットＩＣは、ＣＲ時定数回路と比較すると、マイクロコンピュータのリセットを確実にかけられるという利点を持つ。
【００３８】
次に、本発明は、パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、複数のマイクロコンピュータと、該各マイクロコンピュータをリセットする複数のリセット手段を備え、該各マイクロコンピュータを１つのマスターと少なくとも１つのスレーブに分け、該各マイクロコンピュータにより共有される固有情報をマスターのマイクロコンピュータに記憶しておき、各リセット手段による各マイクロコンピュータのリセットに応答して、該固有情報をマスターのマイクロコンピュータからスレーブのマイクロコンピュータへと授受している。
【００３９】
例えば、各マイクロコンピュータを搭載する基板上に、各マイクロコンピュータのリセット端子を共通接続するラインを設けることができない場合は、基板上に、複数のリセット手段を分散配置して、各リセット手段の出力を各マイクロコンピュータに振り分けて印加し、各マイクロコンピュータをリセットすれば良い。
【００４０】
また、本発明においては、各リセット手段は、電源電圧を入力するそれぞれのＣＲ時定数回路であり、各ＣＲ時定数回路の出力を各マイクロコンピュータに振り分けて印加することにより、該各マイクロコンピュータをリセットしている。
【００４１】
各リセット手段として、各ＣＲ時定数回路を用いれば、コストの低減を果たすことができる。ただし、各ＣＲ時定数回路の時定数が大きい程、Ｃの値及びＲの値のバラツキが各ＣＲ時定数回路の出力の立ち上がり時間のバラツキとして大きく反映される。このことは、各マイクロコンピュータのリセットタイミングのずれが大きくなることを示唆している。このため、各ＣＲ時定数回路の時定数を小さくして、各マイクロコンピュータのリセットタイミングのずれを小さくするのが好ましい。
【００４２】
更に、本発明においては、各リセット手段は、電源電圧を入力するそれぞれのリセットＩＣを備え、各リセットＩＣの出力を各マイクロコンピュータに振り分けて印加することにより、該各マイクロコンピュータをリセットしている。
【００４３】
リセットＩＣは、ＣＲ時定数回路と比較すると、マイクロコンピュータのリセットを確実にかけられるという利点を持つ。
【００４４】
次に、本発明は、パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、それぞれのリセット端子を共通接続した複数のマイクロコンピュータと、該各マイクロコンピュータにより共有される固有情報を記憶した固有情報記憶メモリとを備え、各マイクロコンピュータのリセットに応答して、該固有情報を固有情報記憶メモリから該各マイクロコンピュータへと授受している。
【００４５】
また、本発明は、パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、複数のマイクロコンピュータと、該各マイクロコンピュータをリセットする複数のリセット手段と、該各マイクロコンピュータにより共有される固有情報を記憶した固有情報記憶メモリとを備え、各リセット手段による各マイクロコンピュータのリセットに応答して、該固有情報を固有情報記憶メモリから該各マイクロコンピュータへと授受している。
【００４６】
この様に固有情報を固有情報記憶メモリのみに記憶しておき、各マイクロコンピュータのリセットに応答して、該固有情報を固有情報記憶メモリから該各マイクロコンピュータへと授受することも可能である。
【００４７】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。
【００４８】
図１は、本発明のローノイズブロックダウンコンバータの第１実施形態を示すブロック図である。本実施形態のローノイズブロックダウンコンバータ（以下ＬＮＢと称する）１１は、マスターマイクロコンピュータ１２、スレーブマイクロコンピュータ１３、及び４個の入出力ポート１４ａ，１４ｂ，１４ｃ，１４ｄを備えている。
【００４９】
このＬＮＢ１１は、衛星放送受信用のパラボラアンテナのフィーダホーンに付設されるものであり、パラボラアンテナにより集められて、フィーダホーンにより導かれて来た受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号を各入出力ポート１４ａ〜１４ｄから各同軸ケーブル（図示せず）を通じてそれぞれのレシーバへと送出する。
【００５０】
一方、マスターマイクロコンピュータ１２及びスレーブマイクロコンピュータ１３は、いずれもが２個の入出力ポートに対応可能であり、マスターマイクロコンピュータ１２に各入出力ポート１４ａ，１４ｂを割り当て、またスレーブマイクロコンピュータ１３に各入出力ポート１４ｃ，１４ｄを割り当てている。
【００５１】
マスターマイクロコンピュータ１２は、フラッシュマイクロコンピュータである。フラッシュマイクロコンピュータとは、記憶しているデータの書き換えが可能なマイクロコンピュータのことである。このデータの書き換えが可能なマスターマイクロコンピュータ１２にＬＮＢ１１の固有情報を予め書き込んでいる。ＬＮＢ１１の固有情報としては、ユーザサポートに用いられる該ＬＮＢ１１のシリアル番号がある。
【００５２】
スレーブマイクロコンピュータ１３は、マスクマイクロコンピュータである。
マスクマイクロコンピュータとは、その製造過程でデータを記憶させてしまうマイクロコンピュータのことであり、その後でのデータの書き換えを行うことができない。このため、マスクマイクロコンピュータは、固有情報が書き込まれるマスターマイクロコンピュータ１２としては不適確である。ただし、マスクマイクロコンピュータのコストが低いことから、マスクマイクロコンピュータをスレーブマイクロコンピュータ１３として適用することにより、ＬＮＢ１１のコストの低減を図ることができる。
【００５３】
この様な構成のＬＮＢ１１において、例えばレシーバ１５をスレーブマイクロコンピュータ１３に割り当てられた入出力ポート１４ｃに接続しているものとすると、レシーバ１５からのＬＮＢ１１の固有情報の問い合わせをスレーブマイクロコンピュータ１３で受けることになる。スレーブマイクロコンピュータ１３は、この固有情報の問い合わせを受けると、ＬＮＢ１１の固有情報を保有していないことを確認し、この固有情報をバス１６を通じてマスターマイクロコンピュータ１２へと要求する。マスターマイクロコンピュータ１２は、固有情報の要求を受けると、該マスターマイクロコンピュータ１２に予め記憶されている固有情報をバス１６を通じてスレーブマイクロコンピュータ１３に与える。スレーブマイクロコンピュータ１３は、この固有情報を入出力ポート１４ｃからレシーバ１５へと送出する。
【００５４】
同様に、レシーバを入出力ポート１４ｄに接続しているときにも、レシーバからのＬＮＢ１１の固有情報の問い合わせをスレーブマイクロコンピュータ１３で受けることになり、スレーブマイクロコンピュータ１３からマスターマイクロコンピュータ１２へと固有情報を要求し、マスターマイクロコンピュータ１２からスレーブマイクロコンピュータ１３へと固有情報を授受し、この固有情報をスレーブマイクロコンピュータ１３から入出力ポート１４ｄを介してレシーバへと送出する。
【００５５】
また、レシーバ１５をマスターマイクロコンピュータ１２に割り当てられた各入出力ポート１４ａ，１４ｂのいずれかに接続しているものとすると、レシーバ１５からのＬＮＢ１１の固有情報の問い合わせをマスターマイクロコンピュータ１２で受けることになる。マスターマイクロコンピュータ１２は、この固有情報の問い合わせを受けると、ＬＮＢ１１の固有情報を保有していることを確認し、この固有情報をレシーバ１５へと直ちに送出する。
【００５６】
この様に本実施形態のＬＮＢ１１では、固有情報をマスターマイクロコンピュータ１２のみに記憶しているため、異なる内容の複数の固有情報を記憶して保有することがない。また、固有情報をマスターマイクロコンピュータ１２からスレーブマイクロコンピュータ１３へと授受しているため、固有情報を該各マイクロコンピュータ１２，１３により共有することができる。
【００５７】
尚、入出力ポートの増設に伴い、スレーブコンピュータを２つ以上に増設しても構わない。また、マスターマイクロコンピュータ１２及びスレーブマイクロコンピュータ１３のいずれにもフラッシュマイクロコンピュータを適用しても構わない。この場合は、各マイクロコンピュータのいずれをもマスターとして用いることができ、かつソフトウェアの変更に対して柔軟な対処が可能になる。更に、ＬＮＢ１１の電源オンのときに、固有情報をマスターマイクロコンピュータ１２からスレーブマイクロコンピュータ１３へと授受して、固有情報をスレーブマイクロコンピュータ１３内のＲＡＭに記憶しておいても構わない。これにより、スレーブマイクロコンピュータ１３であっても、レシーバからの固有情報の問い合わせに対する応答を直ちに行うことが可能になる。
【００５８】
図２は、本発明のＬＮＢの第２実施形態を示すブロック図である。本実施形態のＬＮＢ２１は、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）２２、Ｎ個のマイクロコンピュータ２３−１〜２３−Ｎ、及び２Ｎ個の入出力ポート２４−１〜２４−２Ｎを備えている。
【００５９】
このＬＮＢ１１も、衛星放送受信用のパラボラアンテナのフィーダホーンに付設されるものであり、受信信号の周波数変換を行って、この周波数変換した信号を各入出力ポート２４−１〜２４−２Ｎから各同軸ケーブル（図示せず）を通じてそれぞれのレシーバへと送出する。
【００６０】
ＥＰＲＯＭ２２には、ＬＮＢ２１の固有情報を予め書き込んでいる。ＬＮＢ２１の固有情報としては、該ＬＮＢ２１のシリアル番号がある。
【００６１】
また、各マイクロコンピュータ２３−１〜２３−Ｎのいずれにも、各入出力ポート２４−１〜２４−２Ｎが２個ずつ割り当てられている。これらのマイクロコンピュータ２３−１〜２３−Ｎは、マスクマイクロコンピュータである。このため、ＬＮＢ２１のコストの低減を図ることができる。
【００６２】
この様な構成のＬＮＢ２１において、例えばレシーバ２５をマイクロコンピュータ２３−１に割り当てられた入出力ポート２４−１に接続しているものとすると、レシーバ２５からのＬＮＢ２１の固有情報の問い合わせをマイクロコンピュータ２３−１で受けることになる。マイクロコンピュータ２３−１は、この固有情報の問い合わせを受けると、ＥＰＲＯＭ２２をバス２６を通じてアクセスし、この固有情報をＥＰＲＯＭ２２から読み出して、この固有情報を入出力ポート２４−１からレシーバ２５へと送出する。
【００６３】
同様に、レシーバを他の入出力ポートに接続している状態で、レシーバからのＬＮＢ２１の固有情報の問い合わせを他のマイクロコンピュータで受けると、該他のマイクロコンピュータからＥＰＲＯＭ２２へとアクセスを行い、この固有情報をＥＰＲＯＭ２２から読み出して、この固有情報を該他のマイクロコンピュータから該他の入出力ポートを介してレシーバへと送出する。
【００６４】
この様に本実施形態のＬＮＢ２１では、固有情報をＥＰＲＯＭ２２のみに記憶しているため、異なる内容の複数の固有情報を記憶して保有することがない。また、固有情報をＥＰＲＯＭ２２から各マイクロコンピュータへと授受しているため、固有情報を該各マイクロコンピュータにより共有することができる。
【００６５】
尚、フラッシュマイクロコンピュータを各マイクロコンピュータ２３−１〜２３−Ｎに適用しても構わない。この場合は、ソフトウェアの変更に対して柔軟な対処が可能になる。また、ＬＮＢ２１の電源オンのときに、固有情報をＥＰＲＯＭ２２から各マイクロコンピュータへと授受して、固有情報を各マイクロコンピュータ内のＲＡＭに記憶しておいても構わない。これにより、各マイクロコンピュータのいずれであっても、レシーバからの固有情報の問い合わせに対する応答を直ちに行うことが可能になる。
【００６６】
図６は、本発明のＬＮＢの第３実施形態を示すブロック図である。本実施形態のＬＮＢ３１は、電源３２、電源スイッチ３３、ＣＲ時定数回路３４、Ｎ個のマイクロコンピュータ３５−１〜３５−Ｎ、２Ｎ個の入出力ポート３６−１〜３６−２Ｎ、及びバスＢを備えている。
【００６７】
このＬＮＢ３１も、衛星放送受信用のパラボラアンテナのフィーダホーンに付設されるものであり、受信信号の周波数変換を行って、この周波数変換した信号を各入出力ポート３６−１〜３６−２Ｎから各同軸ケーブル（図示せず）を通じてそれぞれのレシーバ３７へと送出する。
【００６８】
各マイクロコンピュータ３５−１〜３５−Ｎのいずれにも、各入出力ポート３６−１〜３６−２Ｎが２個ずつ割り当てられている。マイクロコンピュータ３５−１は、マスターのフラッシュマイクロコンピュータであり、ＬＮＢ３１のシリアル番号を固有情報として予め格納している。他の各マイクロコンピュータ３５−２〜３５−Ｎは、スレーブのマスクマイクロコンピュータである。このマスクマイクロコンピュータの適用により、ＬＮＢ３１のコストの低減を図っている。
【００６９】
また、各マイクロコンピュータ３５−１〜３５−Ｎの電源端子Ｐと電源３２間に電源スイッチ３３を挿入している。電源スイッチ３３をオンにすると、電源３２の電源電圧Ｖが各マイクロコンピュータ３５−１〜３５−Ｎの電源端子Ｐに供給され、各マイクロコンピュータ３５−１〜３５−Ｎが動作可能状態となる。
【００７０】
ＣＲ時定数回路３４は、コンデンサ３４ａ及び抵抗３４ｂからなる回路であり、電源スイッチ３３と各マイクロコンピュータ３５−１〜３５−Ｎのリセット端子Ｓ間に挿入されている。
【００７１】
図７（ａ）は、ＣＲ時定数回路３４の出力特性を示すグラフである。図７（ａ）のグラフに示す様に時点ｔ０で、電源スイッチ３３をオンにすると、電源３２の電源電圧Ｖが各マイクロコンピュータ３５−１〜３５−Ｎの電源端子Ｐに供給される。また、電源３２の電源電圧ＶがＣＲ時定数回路３４に加えられ、ＣＲ時定数回路３４の出力電圧が特性曲線Ａに示す様に速やかに上昇して行く。
【００７２】
ＣＲ時定数回路３４の出力電圧は、各マイクロコンピュータ３５−１〜３５−Ｎのリセット端子Ｓに加えられ、リセット電圧まで上昇したときに、各マイクロコンピュータ３５−１〜３５−Ｎがリセットされて初期化され、各マイクロコンピュータ３５−１〜３５−Ｎが立ち上がる。
【００７３】
この様な構成のＬＮＢ３１では、各マイクロコンピュータ３５−１〜３５−Ｎのリセットに引き続き、各マイクロコンピュータ３５−１〜３５−Ｎのいずれでも図８のフローチャートの処理を行って、ＬＮＢ３１のシリアル番号を各マイクロコンピュータ３５−１〜３５−Ｎ間で授受する。次に、図８のフローチャートの処理を説明する。
【００７４】
まず、マイクロコンピュータは、リセットを終了すると（ステップＳ１０１）、一定時間Ｔ１を待機し（ステップＳ１０２で「Ｎｏ」）、一定時間Ｔ１を経過すると（ステップＳ１０２で「Ｙｅｓ」）、ＬＮＢ３１のシリアル番号を当該マイクロコンピュータで記憶しているか否かを判定する（ステップＳ１０３）。
【００７５】
例えば、マイクロコンピュータは、当該マイクロコンピュータがスレーブであって、ＬＮＢ３１のシリアル番号を記憶していなければ（ステップＳ１０３で「Ｎｏ」）、ＬＮＢ３１のシリアル番号をバスＢを介してマスターのマイクロコンピュータに問い合わせる（ステップＳ１０４）。そして、スレーブのマイクロコンピュータは、ＬＮＢ３１のシリアル番号をバスＢを介してマスターのマイクロコンピュータから取得し、このＬＮＢ３１のシリアル番号を記憶する（ステップＳ１０５）。
【００７６】
また、マイクロコンピュータは、当該マイクロコンピュータがマスターであれば、ＬＮＢ３１のシリアル番号を記憶していることから（ステップＳ１０３で「Ｙｅｓ」）、スレーブのマイクロコンピュータからのＬＮＢ３１のシリアル番号の問い合わせをリセット終了時点より一定時間Ｔ２だけ待機する（各ステップＳ１０６，Ｓ１０７で「Ｎｏ」）。そして、マスターのマイクロコンピュータは、スレーブのマイクロコンピュータからの問い合わせがあれば（ステップＳ１０６で「Ｙｅｓ」）、ＬＮＢ３１のシリアル番号をバスＢを介してスレーブのマイクロコンピュータに与える（ステップＳ１０８）。また、マスターマイクロコンピュータは、一定時間Ｔ２を経過すると（ステップＳ１０７で「Ｙｅｓ」）、ＬＮＢ３１のシリアル番号を授受するための処理を終了する。
【００７７】
この様に本実施形態のＬＮＢ３１では、ＬＮＢ３１のシリアル番号をマスターのマイクロコンピュータ３５−１のみに記憶し、各マイクロコンピュータ３５−１〜３５−Ｎのリセットに応答して、ＬＮＢ３１のシリアル番号をマスターのマイクロコンピュータ３５−１からスレーブのマイクロコンピュータへと授受している。このため、スレーブの各マイクロコンピュータ３５−２〜３５−Ｎは、リセット直後にＬＮＢ３１のシリアル番号を得ることができ、レシーバ３７からのＬＮＢ３１のシリアル番号の問い合わせがあったときには、これに対する応答を直ちに行うことができる。
【００７８】
ところで、各マイクロコンピュータ３５−１〜３５−Ｎのリセット電圧は、例えば図７（ａ）のグラフに示す様に電圧ｖ１〜ｖ２の範囲のバラツキを有する。このため、マイクロコンピュータ３５−１のリセット電圧がｖ１ならば、時点ｔ１で、ＣＲ時定数回路３４の出力電圧がリセット電圧ｖ１に達して、マイクロコンピュータ３５−１がリセットされる。また、マイクロコンピュータ３５−Ｎのリセット電圧がｖ２ならば、時点ｔ２で、ＣＲ時定数回路３４の出力電圧がリセット電圧ｖ２に達して、マイクロコンピュータ３５−２がリセットされる。従って、各マイクロコンピュータ３５−１〜３５−Ｎのリセットタイミングがずれることになる。
【００７９】
各マイクロコンピュータ３５−１〜３５−Ｎ間で、先に述べた図８のフローチャートの処理を速やかに進行させるには、最も遅いリセットタイミングを待機する必要があり、図８のフローチャートのステップＳ１０２の一定時間Ｔ１を長くしなければならない。しかしながら、図８のフローチャートの処理が遅れる程、電源スイッチ３３のオンから各マイクロコンピュータ３５−１〜３５−Ｎの動作開始までの時間が長くなってしまう。
【００８０】
このため、ＣＲ時定数回路３４の時定数を小さくして、ＣＲ時定数回路３４の出力電圧の立ち上がりを速くし、マイクロコンピュータ３５−１がリセットされる時点ｔ１とマイクロコンピュータ３５−Ｎがリセットされる時点ｔ２との差を小さくし、つまり各マイクロコンピュータ３５−１〜３５−Ｎのリセットタイミングのずれを小さくし、かつ電源スイッチ３３のオンから最も遅いリセットタイミングである時点ｔ２までの時間を短くするのが好ましい。
【００８１】
仮に、ＣＲ時定数回路３４の時定数が大きくて、ＣＲ時定数回路３４の出力電圧の立ち上がりが遅いと、図７（ｂ）のグラフに示す様にマイクロコンピュータ３５−１がリセットされる時点ｔ１とマイクロコンピュータ３５−Ｎがリセットされる時点ｔ２との差が大きくなり、電源スイッチ３３のオンから最も遅いリセットタイミングである時点ｔ２までの時間が長くなり、電源スイッチ３３のオンから各マイクロコンピュータ３５−１〜３５−Ｎの動作開始までの時間が長くなってしまう。
【００８２】
尚、また、フラッシュマイクロコンピュータを各マイクロコンピュータ３５−２〜３５−Ｎに適用しても構わない。この場合は、ソフトウェアの変更に対して柔軟な対処が可能になる。
【００８３】
図９は、本発明のＬＮＢの第４実施形態を示すブロック図である。本実施形態のＬＮＢ４１は、電源４２、電源スイッチ４３、リセットＩＣ４４、Ｎ個のマイクロコンピュータ４５−１〜４５−Ｎ、２Ｎ個の入出力ポート４６−１〜４６−２Ｎ、及びバスＢを備えている。
【００８４】
このＬＮＢ４１も、衛星放送受信用のパラボラアンテナのフィーダホーンに付設されるものであり、受信信号の周波数変換を行って、この周波数変換した信号を各入出力ポート４６−１〜４６−２Ｎからそれぞれのレシーバ４７へと送出する。
【００８５】
マイクロコンピュータ４５−１は、マスターのフラッシュマイクロコンピュータであり、ＬＮＢ４１のシリアル番号を固有情報として予め格納している。他の各マイクロコンピュータ４５−２〜４５−Ｎは、スレーブのマスクマイクロコンピュータである。
【００８６】
また、各マイクロコンピュータ４５−１〜４５−Ｎの電源端子Ｐと電源４２間に電源スイッチ４３を挿入している。電源スイッチ４３をオンにすると、電源４２の電源電圧Ｖが各マイクロコンピュータ４５−１〜４５−Ｎの電源端子Ｐに供給され、各マイクロコンピュータ４５−１〜４５−Ｎが動作可能状態となる。
【００８７】
リセットＩＣ４４は、電源スイッチ４３と各マイクロコンピュータ４５−１〜４５−Ｎのリセット端子Ｓ間に挿入されている。
【００８８】
ここで、電源スイッチ４３をオンにすると、電源４２が各マイクロコンピュータ４５−１〜４５−Ｎの電源端子Ｐ及びリセットＩＣ４４に接続され、電源４２の電源電圧が速やかに立ち上がって行く。リセットＩＣ４４は、電源電圧が十分に立ち上がって閾値に達すると、リセット電圧を各マイクロコンピュータ４５−１〜４５−Ｎのリセット端子Ｓに加える。これにより、各マイクロコンピュータ４５−１〜４５−Ｎがリセットされて初期化され、各マイクロコンピュータ４５−１〜４５−Ｎが立ち上がる。
【００８９】
この様な構成のＬＮＢ４１でも、ＬＮＢ３１と同様に、各マイクロコンピュータ４５−１〜４５−Ｎのリセットに引き続き、図８のフローチャートの処理を行って、ＬＮＢ４１のシリアル番号をマスターのマイクロコンピュータ４５−１からスレーブの他の各マイクロコンピュータ４５−２〜４５−Ｎへと授受する。
【００９０】
ところで、マイクロコンピュータをリセットするには、電源電圧が十分に立ち上がってから一定時間を経過した後で、リセット電圧をマイクロコンピュータのリセット端子に加える必要がある。仮に、電源電圧が十分に立ち上がってから一定時間を経過する前に、リセット電圧をマイクロコンピュータのリセット端子に加えても、マイクロコンピュータをリセットすることができない。
【００９１】
一般に、リセットＩＣ４４による電源４２の電源電圧の検出精度が高く、電源電圧と比較される閾値の調節が可能である。また、リセットＩＣ４４から出力されるリセット電圧の精度も高く、リセット電圧の調節も可能である。このため、各マイクロコンピュータ３５−１〜３５−Ｎを確実にリセットすることができる。
【００９２】
これに対してＣＲ時定数回路を用いた場合は、マイクロコンピュータをリセットできないことがある。ＣＲ時定数回路は、その出力が電源３２の電源電圧の立ち上がりに追従する。このため、図７（ａ）の電源電圧Ｖが速やかに立ち上がれば、電源電圧の立ち上がりからＣＲ時定数回路の出力電圧がリセット電圧に達するまでの一定時間ｔを確保することができるものの、電源電圧Ｖの立ち上がりが遅いと、この電源電圧Ｖの立ち上がりにＣＲ時定数回路の出力電圧が追従してしまい、一定時間ｔを確保することができず、マイクロコンピュータをリセットすることができなくなる。
【００９３】
尚、フラッシュマイクロコンピュータを各マイクロコンピュータ４５−２〜４５−Ｎに適用しても構わない。この場合は、ソフトウェアの変更に対して柔軟な対処が可能になる。
【００９４】
図１０は、本発明のＬＮＢの第５実施形態を示すブロック図である。本実施形態のＬＮＢ５１は、電源５２、電源スイッチ５３、ＣＲ時定数回路又はリセットＩＣからなる複数のリセット回路５４ａ，５４ｂ、Ｎ個のマイクロコンピュータ５５−１〜５５−Ｎ、２Ｎ個の入出力ポート５６−１〜５６−２Ｎ、及びバスＢを備えている。
【００９５】
このＬＮＢ５１も、衛星放送受信用のパラボラアンテナのフィーダホーンに付設されるものであり、受信信号の周波数変換を行って、この周波数変換した信号を各入出力ポート５６−１〜５６−２Ｎからそれぞれのレシーバ５７へと送出する。
【００９６】
マイクロコンピュータ５５−１は、マスターのフラッシュマイクロコンピュータであり、ＬＮＢ５１のシリアル番号を固有情報として予め格納している。他の各マイクロコンピュータ５５−２〜５５−Ｎは、スレーブのマスクマイクロコンピュータである。
【００９７】
リセット回路５５ａは、電源スイッチ５３と各マイクロコンピュータ５５−２〜５５−Ｎのリセット端子Ｓ間に挿入されている。また、リセット回路５５ｂは、電源スイッチ５３とマイクロコンピュータ５５−１のリセット端子Ｓ間に挿入されている。
【００９８】
ここでは、ＬＮＢ５１の基板上に、マイクロコンピュータ５５−１のリセット端子Ｓを他の各マイクロコンピュータ５５−２〜５５−Ｎのリセット端子Ｓに共通接続するラインを設けることができないことから、基板上に、２のリセット回路５４ａ，５４ｂを分散配置して、リセット回路５４ｂの出力をマイクロコンピュータ５５−１のリセット端子Ｓに印加すると共に、リセット回路５４ｂの出力を他の各マイクロコンピュータ５５−２〜５５−Ｎのリセット端子Ｓに印加し、各マイクロコンピュータ５５−１〜５５−Ｎをリセットしている。
【００９９】
電源スイッチ５３をオンにすると、電源５２の電源電圧Ｖが各マイクロコンピュータ５５−１〜５５−Ｎの電源端子Ｐに供給され、各マイクロコンピュータ５５−１〜５５−Ｎが動作可能状態となり、また電源５２が各リセット回路５４ａ，５４ｂに接続される。そして、各リセット回路５４ａ，５４ｂの出力により、各マイクロコンピュータ５５−１〜５５−Ｎがリセットされて初期化され、各マイクロコンピュータ５５−１〜５５−Ｎが立ち上がる。
【０１００】
この様な構成のＬＮＢ５１でも、ＬＮＢ３１と同様に、各マイクロコンピュータ５５−１〜５５−Ｎのリセットに引き続き、図８のフローチャートの処理を行って、ＬＮＢ５１のシリアル番号をマスターのマイクロコンピュータ５５−１からスレーブの他の各マイクロコンピュータ５５−２〜５５−Ｎへと授受する。
【０１０１】
ところで、各リセット回路５４ａ，５４ｂとして、ＣＲ時定数回路を適用した場合は、ＣＲ時定数回路の時定数の調節により、各マイクロコンピュータ５５−１〜５５−Ｎのリセットタイミングを設定することができる。例えば、ＣＲ時定数回路の時定数を小さくすれば、図７（ａ）に示す様にＣＲ時定数回路の出力電圧が速やかに上昇して行き、各マイクロコンピュータ５５−１〜５５−Ｎのリセットタイミングを早くすることができる。また、ＣＲ時定数回路の時定数を大きくすれば、図７（ｂ）に示す様にＣＲ時定数回路の出力電圧が緩やかに上昇して行き、各マイクロコンピュータ５５−１〜５５−Ｎのリセットタイミングを遅くすることができる。
【０１０２】
しかしながら、ＣＲ時定数回路の時定数が大きくなる程、Ｃの値及びＲの値のバラツキがＣＲ時定数回路の出力の立ち上がり時間のバラツキとして大きく反映される。これは、各リセット回路５４ａ，５４ｂによる各マイクロコンピュータ５５−１〜５５−Ｎのリセットタイミングのずれが大きくなることを示唆している。
このため、ＣＲ時定数回路の時定数を小さくして、各マイクロコンピュータ５５−１〜５５−Ｎのリセットタイミングのずれを抑えることが好ましい。
【０１０３】
尚、フラッシュマイクロコンピュータを各マイクロコンピュータ５５−２〜５５−Ｎに適用しても構わない。この場合は、ソフトウェアの変更に対して柔軟な対処が可能になる。
【０１０４】
図１１は、本発明のＬＮＢの第６実施形態を示すブロック図である。本実施形態のＬＮＢ６１は、電源６２、電源スイッチ６３、ＣＲ時定数回路又はリセットＩＣからなる複数のリセット回路６４ａ，６４ｂ、ＥＰＲＯＭ６５、Ｎ個のマイクロコンピュータ６６−１〜６６−Ｎ、２Ｎ個の入出力ポート６７−１〜６７−２Ｎ、及びバスＢを備えている。
【０１０５】
このＬＮＢ６１も、衛星放送受信用のパラボラアンテナのフィーダホーンに付設されるものであり、受信信号の周波数変換を行って、この周波数変換した信号を各入出力ポート６７−１〜６７−２Ｎからそれぞれのレシーバ６８へと送出する。
【０１０６】
ＥＰＲＯＭ６５には、ＬＮＢ６１のシリアル番号を予め書き込んでいる。
【０１０７】
各マイクロコンピュータ６６−１〜６６−Ｎは、スレーブのマスクマイクロコンピュータである。
【０１０８】
リセット回路６４ａは、電源スイッチ６３と各マイクロコンピュータ６６−２〜６６−Ｎのリセット端子Ｓ間に挿入されている。また、リセット回路６４ｂは、電源スイッチ６３とマイクロコンピュータ６５−１のリセット端子Ｓ間に挿入されている。
【０１０９】
電源スイッチ６３をオンにすると、電源６２の電源電圧Ｖが各マイクロコンピュータ６６−１〜６６−Ｎの電源端子Ｐに供給され、各マイクロコンピュータ６６−１〜６６−Ｎが動作可能状態となり、また電源６２が各リセット回路６４ａ，６４ｂに接続される。そして、各リセット回路６４ａ，６４ｂの出力により、各マイクロコンピュータ６６−１〜６６−Ｎがリセットされて初期化され、各マイクロコンピュータ６６−１〜６６−Ｎが立ち上がる。
【０１１０】
各マイクロコンピュータ６６−１〜６６−Ｎは、リセットにより立ち上がると、ＥＰＲＯＭ６５をバスＢを通じてアクセスし、このＬＮＢ６１のシリアル番号をＥＰＲＯＭ６５から読み出して、この固有情報を記憶する。
【０１１１】
この様に本実施形態のＬＮＢ６１では、ＬＮＢ６１のシリアル番号をＥＰＲＯＭ６５のみに記憶し、各マイクロコンピュータ６６−１〜６６−Ｎのリセットに応答して、ＬＮＢ６１のシリアル番号をＥＰＲＯＭ６５から各マイクロコンピュータ６６−１〜６６−Ｎへと授受している。このため、各マイクロコンピュータ６６−１〜６６−Ｎは、リセット直後にＬＮＢ６１のシリアル番号を得ることができ、レシーバ６８からのＬＮＢ６１のシリアル番号の問い合わせがあったときには、これに対する応答を直ちに行うことができる。
【０１１２】
尚、ＬＮＢ６１の基板上に、マイクロコンピュータ６６−１のリセット端子Ｓと他の各マイクロコンピュータ６６−２〜６６−Ｎのリセット端子Ｓとを共通接続するラインを設けることができるならば、１つのリセット回路を設けるだけで済む。
【０１１３】
また、フラッシュマイクロコンピュータを各マイクロコンピュータ６６−１〜６６−Ｎに適用しても構わない。この場合は、ソフトウェアの変更に対して柔軟な対処が可能になる。
【０１１４】
【発明の効果】
以上説明した様に本発明によれば、固有情報をマスターのマイクロコンピュータのみに記憶している。このため、ＬＮＢでは、異なる内容の複数の固有情報を記憶して保有することがない。また、固有情報をマスターのマイクロコンピュータからスレーブのマイクロコンピュータへと授受しているため、固有情報を複数のマイクロコンピュータにより共有することができる。
【０１１５】
また、ＬＮＢ上の各マイクロコンピュータがフラッシュマイクロコンピュータであるため、いずれをもマスターとして用いることができる。
【０１１６】
更に、マスクマイクロコンピュータをスレーブとして適用しているので、コストの低減を図ることができる。
【０１１７】
また、レシーバからの固有情報の問い合わせに応答して、固有情報をスレーブからマスターへと授受しているので、マスターとスレーブ間で固有情報を常に一致させることができる。
【０１１８】
更に、ＬＮＢの電源オンに応答して、固有情報をマスターからスレーブへと与えているので、スレーブのマイクロコンピュータは、レシーバからの固有情報の問い合わせに対する応答を直ちに行うことができる。
【０１１９】
一方、本発明によれば、固有情報を固有情報記憶メモリのみに記憶している。
このため、ＬＮＢでは、異なる内容の複数の固有情報を記憶して保有することがない。また、固有情報を固有情報記憶メモリから該各マイクロコンピュータへと授受しているため、固有情報を複数のマイクロコンピュータにより共有することができる。
【０１２０】
また、固有情報を各マイクロコンピュータのいずれにも記憶させる必要がないことから、各マイクロコンピュータとしてマスクマイクロコンピュータを適用して、コストの低減を図ることができる。
【０１２１】
また、本発明によれば、固有情報をマスターのマイクロコンピュータのみに記憶し、各マイクロコンピュータのリセットに応答して、固有情報をマスターのマイクロコンピュータからスレーブのマイクロコンピュータへと授受している。あるいは、固有情報を固有情報記憶メモリのみに記憶しておき、各マイクロコンピュータのリセットに応答して、該固有情報を固有情報記憶メモリから該各マイクロコンピュータへと授受している。このため、スレーブのマイクロコンピュータは、リセット直後に固有情報を得ることができ、レシーバからの固有情報の問い合わせがあったときには、これに対する応答を直ちに行うことができる。
【図面の簡単な説明】
【図１】本発明のＬＮＢの第１実施形態を示すブロック図である。
【図２】本発明のＬＮＢの第２実施形態を示すブロック図である。
【図３】従来のＬＮＢの一例を示すブロック図である。
【図４】従来のＬＮＢの他の例を示すブロック図である。
【図５】従来のＬＮＢの別の例を示すブロック図である。
【図６】本発明のＬＮＢの第３実施形態を示すブロック図である。
【図７】（ａ）は図６のＬＮＢにおけるＣＲ時定数回路の出力特性を示すグラフであり、（ｂ）は時定数を大きくしたときのＣＲ時定数回路の出力特性を示すグラフである。
【図８】図６のＬＮＢにおける各マイクロコンピュータ間で固有情報を授受するための処理を示すフローチャートである。
【図９】本発明のＬＮＢの第４実施形態を示すブロック図である。
【図１０】本発明のＬＮＢの第５実施形態を示すブロック図である。
【図１１】本発明のＬＮＢの第６実施形態を示すブロック図である。
【符号の説明】
１１，２１，３１，４１ ローノイズブロックダウンコンバータ（ＬＮＢ）
１２ マスターマイクロコンピュータ
１３ スレーブマイクロコンピュータ
１４ａ，１４ｂ，１４ｃ，１４ｄ，２４−１〜２４−２Ｎ 入出力ポート
１５，２５ レシーバ
１６，２６ バス
２２ ＥＰＲＯＭ
２３−１〜２３−Ｎ マイクロコンピュータ
３２，４２ 電源
３３，４３ 電源スイッチ
３４ ＣＲ時定数回路
４４ リセットＩＣ
【発明の属する技術分野】
本発明は、パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータに関する。
【０００２】
【従来の技術】
この種のローノイズブロックダウンコンバータ（以下ＬＮＢと称する）は、衛星放送受信用のパラボラアンテナのフィーダホーンに付設されており、パラボラアンテナにより集められて、フィーダホーンにより導かれて来た受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号を同軸ケーブルを通じてレシーバへと送出する。例えば、数ＧＨｚの受信信号を入力し、この受信信号を数ＭＨｚの信号に変換して、この周波数変換した信号を送出する。
【０００３】
また、高機能型のＬＮＢとして、マイクロコンピュータを搭載したものがある。図３に示すＬＮＢ１０１には、１個のマイクロコンピュータ１０４を搭載しており、マイクロコンピュータ１０４を各入出力ポート１０２を通じてそれぞれのレシーバ１０３に接続することができる。
【０００４】
ここで、マイクロコンピュータ１０４により対応可能な入出力ポート１０２の最大個数は、例えば２個に予め決められている。従って、図４に示す様な１個の入出力ポート１０２を有するＬＮＢ１１１の場合は、１個のマイクロコンピュータ１０４を搭載する。また、図５に示す様な４個の入出力ポート１０２を有するＬＮＢ１２１の場合は、２個のマイクロコンピュータ１０４を搭載する必要がある。更に、入出力ポート１０２を増設するならば、マイクロコンピュータ１０４も増設する必要ある。
【０００５】
この様なＬＮＢのマイクロコンピュータは、例えばレシーバからの問い合わせに応答して、該ＬＮＢの固有情報を入出力ポートからレシーバへと返送する。ＬＮＢの固有情報としては、ユーザサポートに用いられる該ＬＮＢのシリアル番号がある。
【０００６】
また、複数のマイクロコンピュータを同一のＬＮＢに搭載する場合は、該ＬＮＢの固有情報を該各マイクロコンピュータで共有する必要がある。このため、従来は、同一内容の固有情報を該各マイクロコンピュータに記憶させた上で、これらのマイクロコンピュータを同一のＬＮＢに搭載していた。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の様に同一内容の固有情報を記憶させた複数のマイクロコンピュータを同一のＬＮＢに搭載するには、これらのマイクロコンピュータを１組のものとして管理する必要があり、これが部品管理の煩雑化を招いた。あるいは、異なる内容のそれぞれの固有情報を記憶させた複数のマイクロコンピュータを同一のＬＮＢに誤って搭載してしまうことがあり、これがＬＮＢの不良の原因となった。
【０００８】
また、ＬＮＢの入出力ポートの様々な個数に応じて、それぞれに専用のマイクロコンピュータを開発すれば、ＬＮＢの入出力ポートの個数にかかわらず、１個のマイクロコンピュータをＬＮＢに搭載するだけで済み、異なる内容の複数の固有情報を１個のＬＮＢに与えることはない。しかしながら、この場合は、マイクロコンピュータの種類が増えることから、部品管理の煩雑化や、マイクロコンピュータのコストの上昇を招くことになる。
【０００９】
そこで、本発明は、上記従来の問題に鑑みてなされたものであり、複数のマイクロコンピュータによる固有情報の共有を確実に行うことが可能なローノイズブロックダウンコンバータを提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明は、パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、複数のマイクロコンピュータを備え、該各マイクロコンピュータを１つのマスターと少なくとも１つのスレーブに分け、該各マイクロコンピュータにより共有される固有情報をマスターのマイクロコンピュータに記憶しておき、該固有情報をマスターのマイクロコンピュータからスレーブのマイクロコンピュータへと授受している。
【００１１】
この様な構成の本発明によれば、固有情報をマスターのマイクロコンピュータのみに記憶し、固有情報をマスターのマイクロコンピュータからスレーブのマイクロコンピュータへと授受しているため、固有情報を複数のマイクロコンピュータにより共有することができる。このため、一台のＬＮＢが搭載する複数のマイコンが、誤って異なる内容の固有情報を記憶することがない。
【００１２】
また、本発明においては、各マイクロコンピュータがフラッシュマイクロコンピュータである。
【００１３】
フラッシュマイクロコンピュータとは、記憶しているデータやプログラムの書き換えが可能なマイクロコンピュータのことであり、固有情報の書込みや変更を容易に行い得る。このため、ＬＮＢ上の各マイクロコンピュータがフラッシュマイクロコンピュータであれば、いずれをもマスターとして用いることができる。
また、ローノイズブロックダウンコンバータの仕様変更に伴って、プログラムを急に変更する必要が生じたときにも、柔軟に対応することが可能である。
【００１４】
更に、本発明においては、マスターのマイクロコンピュータがフラッシュマイクロコンピュータであり、スレーブのマイクロコンピュータがマスクマイクロコンピュータである。
【００１５】
マスクマイクロコンピュータとは、その製造過程でデータを記憶させてしまうマイクロコンピュータのことであり、その後でのデータの書き換えを行うことができない。このため、マスクマイクロコンピュータは、固有情報が書き込まれるマスターとしては不適確であり、スレーブとして適用するのが望ましい。ただし、マスクマイクロコンピュータのコストが低いことから、マスクマイクロコンピュータをスレーブとして適用すれば、コストの低減を図ることができる。
【００１６】
また、本発明においては、スレーブのマイクロコンピュータは、レシーバからの固有情報の問い合わせに応答して固有情報をマスターのマイクロコンピュータから受け取り、この固有情報をレシーバへと返送している。
【００１７】
この様にレシーバからの固有情報の問い合わせに応答して、固有情報をマスターからスレーブへと授受すれば、マスターとスレーブ間で固有情報を常に一致させることができる。
【００１８】
更に、本発明においては、スレーブのマイクロコンピュータは、該ローノイズブロックダウンコンバータの電源オンに応答して固有情報をマスターのマイクロコンピュータから受け取って記憶している。
【００１９】
この様にローノイズブロックダウンコンバータの電源オンに応答して、固有情報をマスターからスレーブへと与えておけば、スレーブのマイクロコンピュータは、レシーバからの固有情報の問い合わせに対する応答を直ちに行うことができる。
【００２０】
次に、本発明は、パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、複数のマイクロコンピュータと、該各マイクロコンピュータにより共有される固有情報を記憶した固有情報記憶メモリとを備え、該固有情報を固有情報記憶メモリから該各マイクロコンピュータへと授受している。
【００２１】
この様な構成の本発明によれば、固有情報を固有情報記憶メモリのみに記憶している。このため、ＬＮＢでは、異なる内容の複数の固有情報を記憶して保有することがない。また、固有情報を固有情報記憶メモリから該各マイクロコンピュータへと授受しているため、固有情報を複数のマイクロコンピュータにより共有することができる。
【００２２】
また、本発明においては、各マイクロコンピュータがマスクマイクロコンピュータである。
【００２３】
ここでは、固有情報を各マイクロコンピュータのいずれにも記憶させる必要がない。このため、各マイクロコンピュータとしてマスクマイクロコンピュータを適用して、コストの低減を図ることができる。
【００２４】
更に、本発明においては、各マイクロコンピュータは、レシーバからの固有情報の問い合わせに応答して固有情報を固有情報記憶メモリから読み出し、この個有情報をレシーバへと返送している。
【００２５】
この様にレシーバからの固有情報の問い合わせに応答して、固有情報を固有情報記憶メモリからマイクロコンピュータへと授受すれば、各マイクロコンピュータ間で固有情報を常に一致させることができる。
【００２６】
また、本発明においては、各マイクロコンピュータは、該ローノイズブロックダウンコンバータの電源オンに応答して固有情報を固有情報記憶メモリから読み取って記憶している。
【００２７】
この様にローノイズブロックダウンコンバータの電源オンに応答して、固有情報を固有情報記憶メモリからマイクロコンピュータへと与えておけば、マイクロコンピュータは、レシーバからの固有情報の問い合わせに対する応答を直ちに行うことができる。
【００２８】
次に、本発明は、パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、それぞれのリセット端子を共通接続した複数のマイクロコンピュータを備え、該各マイクロコンピュータを１つのマスターと少なくとも１つのスレーブに分け、該各マイクロコンピュータにより共有される固有情報をマスターのマイクロコンピュータに記憶しておき、
各マイクロコンピュータのリセットに応答して、該固有情報をマスターのマイクロコンピュータからスレーブのマイクロコンピュータへと授受している。
【００２９】
この様な構成の本発明によれば、各マイクロコンピュータのリセット端子を共通接続していることから、各マイクロコンピュータを同時にリセットすることができ、各マイクロコンピュータのリセットに応答して、マスターのマイクロコンピュータからスレーブのマイクロコンピュータへの固有情報の授受を速やかに開始することができる。このため、スレーブのマイクロコンピュータは、リセット直後に固有情報を得ることができ、レシーバからの固有情報の問い合わせがあったときには、これに対する応答を直ちに行うことができる。
【００３０】
また、本発明においては、各マイクロコンピュータがフラッシュマイクロコンピュータである。
【００３１】
この様にＬＮＢ上の各マイクロコンピュータがフラッシュマイクロコンピュータであれば、いずれのマイクロコンピュータにおいても固有情報の書込みや変更を容易に行い得るので、いずれをもマスターとして用いることができる。また、ＬＮＢの仕様変更に伴って、プログラムを急に変更する必要が生じたときにも、柔軟に対応することが可能である。
【００３２】
更に、本発明においては、マスターのマイクロコンピュータがフラッシュマイクロコンピュータであり、スレーブのマイクロコンピュータがマスクマイクロコンピュータである。
【００３３】
この様にスレーブのマイクロコンピュータとして、マスクマイクロコンピュータを適用すれば、コストの低減を図ることができる。
【００３４】
更に、本発明においては、電源電圧を入力するＣＲ時定数回路を備え、ＣＲ時定数回路の出力により各マイクロコンピュータをリセットしている。
【００３５】
ＣＲ時定数回路を用いれば、コストの低減を果たすことができる。ただし、ＣＲ時定数回路の時定数が大きい程、Ｃの値及びＲの値のバラツキがＣＲ時定数回路の出力の立ち上がり時間のバラツキとして大きく反映される。このため、ＣＲ時定数回路の時定数を小さくするのが好ましい。
【００３６】
更に、本発明においては、電源電圧を入力するリセットＩＣを備え、リセットＩＣの出力により各マイクロコンピュータをリセットしている。
【００３７】
リセットＩＣは、ＣＲ時定数回路と比較すると、マイクロコンピュータのリセットを確実にかけられるという利点を持つ。
【００３８】
次に、本発明は、パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、複数のマイクロコンピュータと、該各マイクロコンピュータをリセットする複数のリセット手段を備え、該各マイクロコンピュータを１つのマスターと少なくとも１つのスレーブに分け、該各マイクロコンピュータにより共有される固有情報をマスターのマイクロコンピュータに記憶しておき、各リセット手段による各マイクロコンピュータのリセットに応答して、該固有情報をマスターのマイクロコンピュータからスレーブのマイクロコンピュータへと授受している。
【００３９】
例えば、各マイクロコンピュータを搭載する基板上に、各マイクロコンピュータのリセット端子を共通接続するラインを設けることができない場合は、基板上に、複数のリセット手段を分散配置して、各リセット手段の出力を各マイクロコンピュータに振り分けて印加し、各マイクロコンピュータをリセットすれば良い。
【００４０】
また、本発明においては、各リセット手段は、電源電圧を入力するそれぞれのＣＲ時定数回路であり、各ＣＲ時定数回路の出力を各マイクロコンピュータに振り分けて印加することにより、該各マイクロコンピュータをリセットしている。
【００４１】
各リセット手段として、各ＣＲ時定数回路を用いれば、コストの低減を果たすことができる。ただし、各ＣＲ時定数回路の時定数が大きい程、Ｃの値及びＲの値のバラツキが各ＣＲ時定数回路の出力の立ち上がり時間のバラツキとして大きく反映される。このことは、各マイクロコンピュータのリセットタイミングのずれが大きくなることを示唆している。このため、各ＣＲ時定数回路の時定数を小さくして、各マイクロコンピュータのリセットタイミングのずれを小さくするのが好ましい。
【００４２】
更に、本発明においては、各リセット手段は、電源電圧を入力するそれぞれのリセットＩＣを備え、各リセットＩＣの出力を各マイクロコンピュータに振り分けて印加することにより、該各マイクロコンピュータをリセットしている。
【００４３】
リセットＩＣは、ＣＲ時定数回路と比較すると、マイクロコンピュータのリセットを確実にかけられるという利点を持つ。
【００４４】
次に、本発明は、パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、それぞれのリセット端子を共通接続した複数のマイクロコンピュータと、該各マイクロコンピュータにより共有される固有情報を記憶した固有情報記憶メモリとを備え、各マイクロコンピュータのリセットに応答して、該固有情報を固有情報記憶メモリから該各マイクロコンピュータへと授受している。
【００４５】
また、本発明は、パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、複数のマイクロコンピュータと、該各マイクロコンピュータをリセットする複数のリセット手段と、該各マイクロコンピュータにより共有される固有情報を記憶した固有情報記憶メモリとを備え、各リセット手段による各マイクロコンピュータのリセットに応答して、該固有情報を固有情報記憶メモリから該各マイクロコンピュータへと授受している。
【００４６】
この様に固有情報を固有情報記憶メモリのみに記憶しておき、各マイクロコンピュータのリセットに応答して、該固有情報を固有情報記憶メモリから該各マイクロコンピュータへと授受することも可能である。
【００４７】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。
【００４８】
図１は、本発明のローノイズブロックダウンコンバータの第１実施形態を示すブロック図である。本実施形態のローノイズブロックダウンコンバータ（以下ＬＮＢと称する）１１は、マスターマイクロコンピュータ１２、スレーブマイクロコンピュータ１３、及び４個の入出力ポート１４ａ，１４ｂ，１４ｃ，１４ｄを備えている。
【００４９】
このＬＮＢ１１は、衛星放送受信用のパラボラアンテナのフィーダホーンに付設されるものであり、パラボラアンテナにより集められて、フィーダホーンにより導かれて来た受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号を各入出力ポート１４ａ〜１４ｄから各同軸ケーブル（図示せず）を通じてそれぞれのレシーバへと送出する。
【００５０】
一方、マスターマイクロコンピュータ１２及びスレーブマイクロコンピュータ１３は、いずれもが２個の入出力ポートに対応可能であり、マスターマイクロコンピュータ１２に各入出力ポート１４ａ，１４ｂを割り当て、またスレーブマイクロコンピュータ１３に各入出力ポート１４ｃ，１４ｄを割り当てている。
【００５１】
マスターマイクロコンピュータ１２は、フラッシュマイクロコンピュータである。フラッシュマイクロコンピュータとは、記憶しているデータの書き換えが可能なマイクロコンピュータのことである。このデータの書き換えが可能なマスターマイクロコンピュータ１２にＬＮＢ１１の固有情報を予め書き込んでいる。ＬＮＢ１１の固有情報としては、ユーザサポートに用いられる該ＬＮＢ１１のシリアル番号がある。
【００５２】
スレーブマイクロコンピュータ１３は、マスクマイクロコンピュータである。
マスクマイクロコンピュータとは、その製造過程でデータを記憶させてしまうマイクロコンピュータのことであり、その後でのデータの書き換えを行うことができない。このため、マスクマイクロコンピュータは、固有情報が書き込まれるマスターマイクロコンピュータ１２としては不適確である。ただし、マスクマイクロコンピュータのコストが低いことから、マスクマイクロコンピュータをスレーブマイクロコンピュータ１３として適用することにより、ＬＮＢ１１のコストの低減を図ることができる。
【００５３】
この様な構成のＬＮＢ１１において、例えばレシーバ１５をスレーブマイクロコンピュータ１３に割り当てられた入出力ポート１４ｃに接続しているものとすると、レシーバ１５からのＬＮＢ１１の固有情報の問い合わせをスレーブマイクロコンピュータ１３で受けることになる。スレーブマイクロコンピュータ１３は、この固有情報の問い合わせを受けると、ＬＮＢ１１の固有情報を保有していないことを確認し、この固有情報をバス１６を通じてマスターマイクロコンピュータ１２へと要求する。マスターマイクロコンピュータ１２は、固有情報の要求を受けると、該マスターマイクロコンピュータ１２に予め記憶されている固有情報をバス１６を通じてスレーブマイクロコンピュータ１３に与える。スレーブマイクロコンピュータ１３は、この固有情報を入出力ポート１４ｃからレシーバ１５へと送出する。
【００５４】
同様に、レシーバを入出力ポート１４ｄに接続しているときにも、レシーバからのＬＮＢ１１の固有情報の問い合わせをスレーブマイクロコンピュータ１３で受けることになり、スレーブマイクロコンピュータ１３からマスターマイクロコンピュータ１２へと固有情報を要求し、マスターマイクロコンピュータ１２からスレーブマイクロコンピュータ１３へと固有情報を授受し、この固有情報をスレーブマイクロコンピュータ１３から入出力ポート１４ｄを介してレシーバへと送出する。
【００５５】
また、レシーバ１５をマスターマイクロコンピュータ１２に割り当てられた各入出力ポート１４ａ，１４ｂのいずれかに接続しているものとすると、レシーバ１５からのＬＮＢ１１の固有情報の問い合わせをマスターマイクロコンピュータ１２で受けることになる。マスターマイクロコンピュータ１２は、この固有情報の問い合わせを受けると、ＬＮＢ１１の固有情報を保有していることを確認し、この固有情報をレシーバ１５へと直ちに送出する。
【００５６】
この様に本実施形態のＬＮＢ１１では、固有情報をマスターマイクロコンピュータ１２のみに記憶しているため、異なる内容の複数の固有情報を記憶して保有することがない。また、固有情報をマスターマイクロコンピュータ１２からスレーブマイクロコンピュータ１３へと授受しているため、固有情報を該各マイクロコンピュータ１２，１３により共有することができる。
【００５７】
尚、入出力ポートの増設に伴い、スレーブコンピュータを２つ以上に増設しても構わない。また、マスターマイクロコンピュータ１２及びスレーブマイクロコンピュータ１３のいずれにもフラッシュマイクロコンピュータを適用しても構わない。この場合は、各マイクロコンピュータのいずれをもマスターとして用いることができ、かつソフトウェアの変更に対して柔軟な対処が可能になる。更に、ＬＮＢ１１の電源オンのときに、固有情報をマスターマイクロコンピュータ１２からスレーブマイクロコンピュータ１３へと授受して、固有情報をスレーブマイクロコンピュータ１３内のＲＡＭに記憶しておいても構わない。これにより、スレーブマイクロコンピュータ１３であっても、レシーバからの固有情報の問い合わせに対する応答を直ちに行うことが可能になる。
【００５８】
図２は、本発明のＬＮＢの第２実施形態を示すブロック図である。本実施形態のＬＮＢ２１は、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）２２、Ｎ個のマイクロコンピュータ２３−１〜２３−Ｎ、及び２Ｎ個の入出力ポート２４−１〜２４−２Ｎを備えている。
【００５９】
このＬＮＢ１１も、衛星放送受信用のパラボラアンテナのフィーダホーンに付設されるものであり、受信信号の周波数変換を行って、この周波数変換した信号を各入出力ポート２４−１〜２４−２Ｎから各同軸ケーブル（図示せず）を通じてそれぞれのレシーバへと送出する。
【００６０】
ＥＰＲＯＭ２２には、ＬＮＢ２１の固有情報を予め書き込んでいる。ＬＮＢ２１の固有情報としては、該ＬＮＢ２１のシリアル番号がある。
【００６１】
また、各マイクロコンピュータ２３−１〜２３−Ｎのいずれにも、各入出力ポート２４−１〜２４−２Ｎが２個ずつ割り当てられている。これらのマイクロコンピュータ２３−１〜２３−Ｎは、マスクマイクロコンピュータである。このため、ＬＮＢ２１のコストの低減を図ることができる。
【００６２】
この様な構成のＬＮＢ２１において、例えばレシーバ２５をマイクロコンピュータ２３−１に割り当てられた入出力ポート２４−１に接続しているものとすると、レシーバ２５からのＬＮＢ２１の固有情報の問い合わせをマイクロコンピュータ２３−１で受けることになる。マイクロコンピュータ２３−１は、この固有情報の問い合わせを受けると、ＥＰＲＯＭ２２をバス２６を通じてアクセスし、この固有情報をＥＰＲＯＭ２２から読み出して、この固有情報を入出力ポート２４−１からレシーバ２５へと送出する。
【００６３】
同様に、レシーバを他の入出力ポートに接続している状態で、レシーバからのＬＮＢ２１の固有情報の問い合わせを他のマイクロコンピュータで受けると、該他のマイクロコンピュータからＥＰＲＯＭ２２へとアクセスを行い、この固有情報をＥＰＲＯＭ２２から読み出して、この固有情報を該他のマイクロコンピュータから該他の入出力ポートを介してレシーバへと送出する。
【００６４】
この様に本実施形態のＬＮＢ２１では、固有情報をＥＰＲＯＭ２２のみに記憶しているため、異なる内容の複数の固有情報を記憶して保有することがない。また、固有情報をＥＰＲＯＭ２２から各マイクロコンピュータへと授受しているため、固有情報を該各マイクロコンピュータにより共有することができる。
【００６５】
尚、フラッシュマイクロコンピュータを各マイクロコンピュータ２３−１〜２３−Ｎに適用しても構わない。この場合は、ソフトウェアの変更に対して柔軟な対処が可能になる。また、ＬＮＢ２１の電源オンのときに、固有情報をＥＰＲＯＭ２２から各マイクロコンピュータへと授受して、固有情報を各マイクロコンピュータ内のＲＡＭに記憶しておいても構わない。これにより、各マイクロコンピュータのいずれであっても、レシーバからの固有情報の問い合わせに対する応答を直ちに行うことが可能になる。
【００６６】
図６は、本発明のＬＮＢの第３実施形態を示すブロック図である。本実施形態のＬＮＢ３１は、電源３２、電源スイッチ３３、ＣＲ時定数回路３４、Ｎ個のマイクロコンピュータ３５−１〜３５−Ｎ、２Ｎ個の入出力ポート３６−１〜３６−２Ｎ、及びバスＢを備えている。
【００６７】
このＬＮＢ３１も、衛星放送受信用のパラボラアンテナのフィーダホーンに付設されるものであり、受信信号の周波数変換を行って、この周波数変換した信号を各入出力ポート３６−１〜３６−２Ｎから各同軸ケーブル（図示せず）を通じてそれぞれのレシーバ３７へと送出する。
【００６８】
各マイクロコンピュータ３５−１〜３５−Ｎのいずれにも、各入出力ポート３６−１〜３６−２Ｎが２個ずつ割り当てられている。マイクロコンピュータ３５−１は、マスターのフラッシュマイクロコンピュータであり、ＬＮＢ３１のシリアル番号を固有情報として予め格納している。他の各マイクロコンピュータ３５−２〜３５−Ｎは、スレーブのマスクマイクロコンピュータである。このマスクマイクロコンピュータの適用により、ＬＮＢ３１のコストの低減を図っている。
【００６９】
また、各マイクロコンピュータ３５−１〜３５−Ｎの電源端子Ｐと電源３２間に電源スイッチ３３を挿入している。電源スイッチ３３をオンにすると、電源３２の電源電圧Ｖが各マイクロコンピュータ３５−１〜３５−Ｎの電源端子Ｐに供給され、各マイクロコンピュータ３５−１〜３５−Ｎが動作可能状態となる。
【００７０】
ＣＲ時定数回路３４は、コンデンサ３４ａ及び抵抗３４ｂからなる回路であり、電源スイッチ３３と各マイクロコンピュータ３５−１〜３５−Ｎのリセット端子Ｓ間に挿入されている。
【００７１】
図７（ａ）は、ＣＲ時定数回路３４の出力特性を示すグラフである。図７（ａ）のグラフに示す様に時点ｔ０で、電源スイッチ３３をオンにすると、電源３２の電源電圧Ｖが各マイクロコンピュータ３５−１〜３５−Ｎの電源端子Ｐに供給される。また、電源３２の電源電圧ＶがＣＲ時定数回路３４に加えられ、ＣＲ時定数回路３４の出力電圧が特性曲線Ａに示す様に速やかに上昇して行く。
【００７２】
ＣＲ時定数回路３４の出力電圧は、各マイクロコンピュータ３５−１〜３５−Ｎのリセット端子Ｓに加えられ、リセット電圧まで上昇したときに、各マイクロコンピュータ３５−１〜３５−Ｎがリセットされて初期化され、各マイクロコンピュータ３５−１〜３５−Ｎが立ち上がる。
【００７３】
この様な構成のＬＮＢ３１では、各マイクロコンピュータ３５−１〜３５−Ｎのリセットに引き続き、各マイクロコンピュータ３５−１〜３５−Ｎのいずれでも図８のフローチャートの処理を行って、ＬＮＢ３１のシリアル番号を各マイクロコンピュータ３５−１〜３５−Ｎ間で授受する。次に、図８のフローチャートの処理を説明する。
【００７４】
まず、マイクロコンピュータは、リセットを終了すると（ステップＳ１０１）、一定時間Ｔ１を待機し（ステップＳ１０２で「Ｎｏ」）、一定時間Ｔ１を経過すると（ステップＳ１０２で「Ｙｅｓ」）、ＬＮＢ３１のシリアル番号を当該マイクロコンピュータで記憶しているか否かを判定する（ステップＳ１０３）。
【００７５】
例えば、マイクロコンピュータは、当該マイクロコンピュータがスレーブであって、ＬＮＢ３１のシリアル番号を記憶していなければ（ステップＳ１０３で「Ｎｏ」）、ＬＮＢ３１のシリアル番号をバスＢを介してマスターのマイクロコンピュータに問い合わせる（ステップＳ１０４）。そして、スレーブのマイクロコンピュータは、ＬＮＢ３１のシリアル番号をバスＢを介してマスターのマイクロコンピュータから取得し、このＬＮＢ３１のシリアル番号を記憶する（ステップＳ１０５）。
【００７６】
また、マイクロコンピュータは、当該マイクロコンピュータがマスターであれば、ＬＮＢ３１のシリアル番号を記憶していることから（ステップＳ１０３で「Ｙｅｓ」）、スレーブのマイクロコンピュータからのＬＮＢ３１のシリアル番号の問い合わせをリセット終了時点より一定時間Ｔ２だけ待機する（各ステップＳ１０６，Ｓ１０７で「Ｎｏ」）。そして、マスターのマイクロコンピュータは、スレーブのマイクロコンピュータからの問い合わせがあれば（ステップＳ１０６で「Ｙｅｓ」）、ＬＮＢ３１のシリアル番号をバスＢを介してスレーブのマイクロコンピュータに与える（ステップＳ１０８）。また、マスターマイクロコンピュータは、一定時間Ｔ２を経過すると（ステップＳ１０７で「Ｙｅｓ」）、ＬＮＢ３１のシリアル番号を授受するための処理を終了する。
【００７７】
この様に本実施形態のＬＮＢ３１では、ＬＮＢ３１のシリアル番号をマスターのマイクロコンピュータ３５−１のみに記憶し、各マイクロコンピュータ３５−１〜３５−Ｎのリセットに応答して、ＬＮＢ３１のシリアル番号をマスターのマイクロコンピュータ３５−１からスレーブのマイクロコンピュータへと授受している。このため、スレーブの各マイクロコンピュータ３５−２〜３５−Ｎは、リセット直後にＬＮＢ３１のシリアル番号を得ることができ、レシーバ３７からのＬＮＢ３１のシリアル番号の問い合わせがあったときには、これに対する応答を直ちに行うことができる。
【００７８】
ところで、各マイクロコンピュータ３５−１〜３５−Ｎのリセット電圧は、例えば図７（ａ）のグラフに示す様に電圧ｖ１〜ｖ２の範囲のバラツキを有する。このため、マイクロコンピュータ３５−１のリセット電圧がｖ１ならば、時点ｔ１で、ＣＲ時定数回路３４の出力電圧がリセット電圧ｖ１に達して、マイクロコンピュータ３５−１がリセットされる。また、マイクロコンピュータ３５−Ｎのリセット電圧がｖ２ならば、時点ｔ２で、ＣＲ時定数回路３４の出力電圧がリセット電圧ｖ２に達して、マイクロコンピュータ３５−２がリセットされる。従って、各マイクロコンピュータ３５−１〜３５−Ｎのリセットタイミングがずれることになる。
【００７９】
各マイクロコンピュータ３５−１〜３５−Ｎ間で、先に述べた図８のフローチャートの処理を速やかに進行させるには、最も遅いリセットタイミングを待機する必要があり、図８のフローチャートのステップＳ１０２の一定時間Ｔ１を長くしなければならない。しかしながら、図８のフローチャートの処理が遅れる程、電源スイッチ３３のオンから各マイクロコンピュータ３５−１〜３５−Ｎの動作開始までの時間が長くなってしまう。
【００８０】
このため、ＣＲ時定数回路３４の時定数を小さくして、ＣＲ時定数回路３４の出力電圧の立ち上がりを速くし、マイクロコンピュータ３５−１がリセットされる時点ｔ１とマイクロコンピュータ３５−Ｎがリセットされる時点ｔ２との差を小さくし、つまり各マイクロコンピュータ３５−１〜３５−Ｎのリセットタイミングのずれを小さくし、かつ電源スイッチ３３のオンから最も遅いリセットタイミングである時点ｔ２までの時間を短くするのが好ましい。
【００８１】
仮に、ＣＲ時定数回路３４の時定数が大きくて、ＣＲ時定数回路３４の出力電圧の立ち上がりが遅いと、図７（ｂ）のグラフに示す様にマイクロコンピュータ３５−１がリセットされる時点ｔ１とマイクロコンピュータ３５−Ｎがリセットされる時点ｔ２との差が大きくなり、電源スイッチ３３のオンから最も遅いリセットタイミングである時点ｔ２までの時間が長くなり、電源スイッチ３３のオンから各マイクロコンピュータ３５−１〜３５−Ｎの動作開始までの時間が長くなってしまう。
【００８２】
尚、また、フラッシュマイクロコンピュータを各マイクロコンピュータ３５−２〜３５−Ｎに適用しても構わない。この場合は、ソフトウェアの変更に対して柔軟な対処が可能になる。
【００８３】
図９は、本発明のＬＮＢの第４実施形態を示すブロック図である。本実施形態のＬＮＢ４１は、電源４２、電源スイッチ４３、リセットＩＣ４４、Ｎ個のマイクロコンピュータ４５−１〜４５−Ｎ、２Ｎ個の入出力ポート４６−１〜４６−２Ｎ、及びバスＢを備えている。
【００８４】
このＬＮＢ４１も、衛星放送受信用のパラボラアンテナのフィーダホーンに付設されるものであり、受信信号の周波数変換を行って、この周波数変換した信号を各入出力ポート４６−１〜４６−２Ｎからそれぞれのレシーバ４７へと送出する。
【００８５】
マイクロコンピュータ４５−１は、マスターのフラッシュマイクロコンピュータであり、ＬＮＢ４１のシリアル番号を固有情報として予め格納している。他の各マイクロコンピュータ４５−２〜４５−Ｎは、スレーブのマスクマイクロコンピュータである。
【００８６】
また、各マイクロコンピュータ４５−１〜４５−Ｎの電源端子Ｐと電源４２間に電源スイッチ４３を挿入している。電源スイッチ４３をオンにすると、電源４２の電源電圧Ｖが各マイクロコンピュータ４５−１〜４５−Ｎの電源端子Ｐに供給され、各マイクロコンピュータ４５−１〜４５−Ｎが動作可能状態となる。
【００８７】
リセットＩＣ４４は、電源スイッチ４３と各マイクロコンピュータ４５−１〜４５−Ｎのリセット端子Ｓ間に挿入されている。
【００８８】
ここで、電源スイッチ４３をオンにすると、電源４２が各マイクロコンピュータ４５−１〜４５−Ｎの電源端子Ｐ及びリセットＩＣ４４に接続され、電源４２の電源電圧が速やかに立ち上がって行く。リセットＩＣ４４は、電源電圧が十分に立ち上がって閾値に達すると、リセット電圧を各マイクロコンピュータ４５−１〜４５−Ｎのリセット端子Ｓに加える。これにより、各マイクロコンピュータ４５−１〜４５−Ｎがリセットされて初期化され、各マイクロコンピュータ４５−１〜４５−Ｎが立ち上がる。
【００８９】
この様な構成のＬＮＢ４１でも、ＬＮＢ３１と同様に、各マイクロコンピュータ４５−１〜４５−Ｎのリセットに引き続き、図８のフローチャートの処理を行って、ＬＮＢ４１のシリアル番号をマスターのマイクロコンピュータ４５−１からスレーブの他の各マイクロコンピュータ４５−２〜４５−Ｎへと授受する。
【００９０】
ところで、マイクロコンピュータをリセットするには、電源電圧が十分に立ち上がってから一定時間を経過した後で、リセット電圧をマイクロコンピュータのリセット端子に加える必要がある。仮に、電源電圧が十分に立ち上がってから一定時間を経過する前に、リセット電圧をマイクロコンピュータのリセット端子に加えても、マイクロコンピュータをリセットすることができない。
【００９１】
一般に、リセットＩＣ４４による電源４２の電源電圧の検出精度が高く、電源電圧と比較される閾値の調節が可能である。また、リセットＩＣ４４から出力されるリセット電圧の精度も高く、リセット電圧の調節も可能である。このため、各マイクロコンピュータ３５−１〜３５−Ｎを確実にリセットすることができる。
【００９２】
これに対してＣＲ時定数回路を用いた場合は、マイクロコンピュータをリセットできないことがある。ＣＲ時定数回路は、その出力が電源３２の電源電圧の立ち上がりに追従する。このため、図７（ａ）の電源電圧Ｖが速やかに立ち上がれば、電源電圧の立ち上がりからＣＲ時定数回路の出力電圧がリセット電圧に達するまでの一定時間ｔを確保することができるものの、電源電圧Ｖの立ち上がりが遅いと、この電源電圧Ｖの立ち上がりにＣＲ時定数回路の出力電圧が追従してしまい、一定時間ｔを確保することができず、マイクロコンピュータをリセットすることができなくなる。
【００９３】
尚、フラッシュマイクロコンピュータを各マイクロコンピュータ４５−２〜４５−Ｎに適用しても構わない。この場合は、ソフトウェアの変更に対して柔軟な対処が可能になる。
【００９４】
図１０は、本発明のＬＮＢの第５実施形態を示すブロック図である。本実施形態のＬＮＢ５１は、電源５２、電源スイッチ５３、ＣＲ時定数回路又はリセットＩＣからなる複数のリセット回路５４ａ，５４ｂ、Ｎ個のマイクロコンピュータ５５−１〜５５−Ｎ、２Ｎ個の入出力ポート５６−１〜５６−２Ｎ、及びバスＢを備えている。
【００９５】
このＬＮＢ５１も、衛星放送受信用のパラボラアンテナのフィーダホーンに付設されるものであり、受信信号の周波数変換を行って、この周波数変換した信号を各入出力ポート５６−１〜５６−２Ｎからそれぞれのレシーバ５７へと送出する。
【００９６】
マイクロコンピュータ５５−１は、マスターのフラッシュマイクロコンピュータであり、ＬＮＢ５１のシリアル番号を固有情報として予め格納している。他の各マイクロコンピュータ５５−２〜５５−Ｎは、スレーブのマスクマイクロコンピュータである。
【００９７】
リセット回路５５ａは、電源スイッチ５３と各マイクロコンピュータ５５−２〜５５−Ｎのリセット端子Ｓ間に挿入されている。また、リセット回路５５ｂは、電源スイッチ５３とマイクロコンピュータ５５−１のリセット端子Ｓ間に挿入されている。
【００９８】
ここでは、ＬＮＢ５１の基板上に、マイクロコンピュータ５５−１のリセット端子Ｓを他の各マイクロコンピュータ５５−２〜５５−Ｎのリセット端子Ｓに共通接続するラインを設けることができないことから、基板上に、２のリセット回路５４ａ，５４ｂを分散配置して、リセット回路５４ｂの出力をマイクロコンピュータ５５−１のリセット端子Ｓに印加すると共に、リセット回路５４ｂの出力を他の各マイクロコンピュータ５５−２〜５５−Ｎのリセット端子Ｓに印加し、各マイクロコンピュータ５５−１〜５５−Ｎをリセットしている。
【００９９】
電源スイッチ５３をオンにすると、電源５２の電源電圧Ｖが各マイクロコンピュータ５５−１〜５５−Ｎの電源端子Ｐに供給され、各マイクロコンピュータ５５−１〜５５−Ｎが動作可能状態となり、また電源５２が各リセット回路５４ａ，５４ｂに接続される。そして、各リセット回路５４ａ，５４ｂの出力により、各マイクロコンピュータ５５−１〜５５−Ｎがリセットされて初期化され、各マイクロコンピュータ５５−１〜５５−Ｎが立ち上がる。
【０１００】
この様な構成のＬＮＢ５１でも、ＬＮＢ３１と同様に、各マイクロコンピュータ５５−１〜５５−Ｎのリセットに引き続き、図８のフローチャートの処理を行って、ＬＮＢ５１のシリアル番号をマスターのマイクロコンピュータ５５−１からスレーブの他の各マイクロコンピュータ５５−２〜５５−Ｎへと授受する。
【０１０１】
ところで、各リセット回路５４ａ，５４ｂとして、ＣＲ時定数回路を適用した場合は、ＣＲ時定数回路の時定数の調節により、各マイクロコンピュータ５５−１〜５５−Ｎのリセットタイミングを設定することができる。例えば、ＣＲ時定数回路の時定数を小さくすれば、図７（ａ）に示す様にＣＲ時定数回路の出力電圧が速やかに上昇して行き、各マイクロコンピュータ５５−１〜５５−Ｎのリセットタイミングを早くすることができる。また、ＣＲ時定数回路の時定数を大きくすれば、図７（ｂ）に示す様にＣＲ時定数回路の出力電圧が緩やかに上昇して行き、各マイクロコンピュータ５５−１〜５５−Ｎのリセットタイミングを遅くすることができる。
【０１０２】
しかしながら、ＣＲ時定数回路の時定数が大きくなる程、Ｃの値及びＲの値のバラツキがＣＲ時定数回路の出力の立ち上がり時間のバラツキとして大きく反映される。これは、各リセット回路５４ａ，５４ｂによる各マイクロコンピュータ５５−１〜５５−Ｎのリセットタイミングのずれが大きくなることを示唆している。
このため、ＣＲ時定数回路の時定数を小さくして、各マイクロコンピュータ５５−１〜５５−Ｎのリセットタイミングのずれを抑えることが好ましい。
【０１０３】
尚、フラッシュマイクロコンピュータを各マイクロコンピュータ５５−２〜５５−Ｎに適用しても構わない。この場合は、ソフトウェアの変更に対して柔軟な対処が可能になる。
【０１０４】
図１１は、本発明のＬＮＢの第６実施形態を示すブロック図である。本実施形態のＬＮＢ６１は、電源６２、電源スイッチ６３、ＣＲ時定数回路又はリセットＩＣからなる複数のリセット回路６４ａ，６４ｂ、ＥＰＲＯＭ６５、Ｎ個のマイクロコンピュータ６６−１〜６６−Ｎ、２Ｎ個の入出力ポート６７−１〜６７−２Ｎ、及びバスＢを備えている。
【０１０５】
このＬＮＢ６１も、衛星放送受信用のパラボラアンテナのフィーダホーンに付設されるものであり、受信信号の周波数変換を行って、この周波数変換した信号を各入出力ポート６７−１〜６７−２Ｎからそれぞれのレシーバ６８へと送出する。
【０１０６】
ＥＰＲＯＭ６５には、ＬＮＢ６１のシリアル番号を予め書き込んでいる。
【０１０７】
各マイクロコンピュータ６６−１〜６６−Ｎは、スレーブのマスクマイクロコンピュータである。
【０１０８】
リセット回路６４ａは、電源スイッチ６３と各マイクロコンピュータ６６−２〜６６−Ｎのリセット端子Ｓ間に挿入されている。また、リセット回路６４ｂは、電源スイッチ６３とマイクロコンピュータ６５−１のリセット端子Ｓ間に挿入されている。
【０１０９】
電源スイッチ６３をオンにすると、電源６２の電源電圧Ｖが各マイクロコンピュータ６６−１〜６６−Ｎの電源端子Ｐに供給され、各マイクロコンピュータ６６−１〜６６−Ｎが動作可能状態となり、また電源６２が各リセット回路６４ａ，６４ｂに接続される。そして、各リセット回路６４ａ，６４ｂの出力により、各マイクロコンピュータ６６−１〜６６−Ｎがリセットされて初期化され、各マイクロコンピュータ６６−１〜６６−Ｎが立ち上がる。
【０１１０】
各マイクロコンピュータ６６−１〜６６−Ｎは、リセットにより立ち上がると、ＥＰＲＯＭ６５をバスＢを通じてアクセスし、このＬＮＢ６１のシリアル番号をＥＰＲＯＭ６５から読み出して、この固有情報を記憶する。
【０１１１】
この様に本実施形態のＬＮＢ６１では、ＬＮＢ６１のシリアル番号をＥＰＲＯＭ６５のみに記憶し、各マイクロコンピュータ６６−１〜６６−Ｎのリセットに応答して、ＬＮＢ６１のシリアル番号をＥＰＲＯＭ６５から各マイクロコンピュータ６６−１〜６６−Ｎへと授受している。このため、各マイクロコンピュータ６６−１〜６６−Ｎは、リセット直後にＬＮＢ６１のシリアル番号を得ることができ、レシーバ６８からのＬＮＢ６１のシリアル番号の問い合わせがあったときには、これに対する応答を直ちに行うことができる。
【０１１２】
尚、ＬＮＢ６１の基板上に、マイクロコンピュータ６６−１のリセット端子Ｓと他の各マイクロコンピュータ６６−２〜６６−Ｎのリセット端子Ｓとを共通接続するラインを設けることができるならば、１つのリセット回路を設けるだけで済む。
【０１１３】
また、フラッシュマイクロコンピュータを各マイクロコンピュータ６６−１〜６６−Ｎに適用しても構わない。この場合は、ソフトウェアの変更に対して柔軟な対処が可能になる。
【０１１４】
【発明の効果】
以上説明した様に本発明によれば、固有情報をマスターのマイクロコンピュータのみに記憶している。このため、ＬＮＢでは、異なる内容の複数の固有情報を記憶して保有することがない。また、固有情報をマスターのマイクロコンピュータからスレーブのマイクロコンピュータへと授受しているため、固有情報を複数のマイクロコンピュータにより共有することができる。
【０１１５】
また、ＬＮＢ上の各マイクロコンピュータがフラッシュマイクロコンピュータであるため、いずれをもマスターとして用いることができる。
【０１１６】
更に、マスクマイクロコンピュータをスレーブとして適用しているので、コストの低減を図ることができる。
【０１１７】
また、レシーバからの固有情報の問い合わせに応答して、固有情報をスレーブからマスターへと授受しているので、マスターとスレーブ間で固有情報を常に一致させることができる。
【０１１８】
更に、ＬＮＢの電源オンに応答して、固有情報をマスターからスレーブへと与えているので、スレーブのマイクロコンピュータは、レシーバからの固有情報の問い合わせに対する応答を直ちに行うことができる。
【０１１９】
一方、本発明によれば、固有情報を固有情報記憶メモリのみに記憶している。
このため、ＬＮＢでは、異なる内容の複数の固有情報を記憶して保有することがない。また、固有情報を固有情報記憶メモリから該各マイクロコンピュータへと授受しているため、固有情報を複数のマイクロコンピュータにより共有することができる。
【０１２０】
また、固有情報を各マイクロコンピュータのいずれにも記憶させる必要がないことから、各マイクロコンピュータとしてマスクマイクロコンピュータを適用して、コストの低減を図ることができる。
【０１２１】
また、本発明によれば、固有情報をマスターのマイクロコンピュータのみに記憶し、各マイクロコンピュータのリセットに応答して、固有情報をマスターのマイクロコンピュータからスレーブのマイクロコンピュータへと授受している。あるいは、固有情報を固有情報記憶メモリのみに記憶しておき、各マイクロコンピュータのリセットに応答して、該固有情報を固有情報記憶メモリから該各マイクロコンピュータへと授受している。このため、スレーブのマイクロコンピュータは、リセット直後に固有情報を得ることができ、レシーバからの固有情報の問い合わせがあったときには、これに対する応答を直ちに行うことができる。
【図面の簡単な説明】
【図１】本発明のＬＮＢの第１実施形態を示すブロック図である。
【図２】本発明のＬＮＢの第２実施形態を示すブロック図である。
【図３】従来のＬＮＢの一例を示すブロック図である。
【図４】従来のＬＮＢの他の例を示すブロック図である。
【図５】従来のＬＮＢの別の例を示すブロック図である。
【図６】本発明のＬＮＢの第３実施形態を示すブロック図である。
【図７】（ａ）は図６のＬＮＢにおけるＣＲ時定数回路の出力特性を示すグラフであり、（ｂ）は時定数を大きくしたときのＣＲ時定数回路の出力特性を示すグラフである。
【図８】図６のＬＮＢにおける各マイクロコンピュータ間で固有情報を授受するための処理を示すフローチャートである。
【図９】本発明のＬＮＢの第４実施形態を示すブロック図である。
【図１０】本発明のＬＮＢの第５実施形態を示すブロック図である。
【図１１】本発明のＬＮＢの第６実施形態を示すブロック図である。
【符号の説明】
１１，２１，３１，４１ ローノイズブロックダウンコンバータ（ＬＮＢ）
１２ マスターマイクロコンピュータ
１３ スレーブマイクロコンピュータ
１４ａ，１４ｂ，１４ｃ，１４ｄ，２４−１〜２４−２Ｎ 入出力ポート
１５，２５ レシーバ
１６，２６ バス
２２ ＥＰＲＯＭ
２３−１〜２３−Ｎ マイクロコンピュータ
３２，４２ 電源
３３，４３ 電源スイッチ
３４ ＣＲ時定数回路
４４ リセットＩＣ
Claims (19)
- パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、
複数のマイクロコンピュータを備え、該各マイクロコンピュータを１つのマスターと少なくとも１つのスレーブに分け、該各マイクロコンピュータにより共有される固有情報をマスターのマイクロコンピュータに記憶しておき、該固有情報をマスターのマイクロコンピュータからスレーブのマイクロコンピュータへと授受することを特徴とするローノイズブロックダウンコンバータ。 - 各マイクロコンピュータがフラッシュマイクロコンピュータであることを特徴とする請求項１に記載のローノイズブロックダウンコンバータ。
- マスターのマイクロコンピュータがフラッシュマイクロコンピュータであり、スレーブのマイクロコンピュータがマスクマイクロコンピュータであることを特徴とする請求項１に記載のローノイズブロックダウンコンバータ。
- スレーブのマイクロコンピュータは、レシーバからの固有情報の問い合わせに応答して固有情報をマスターのマイクロコンピュータから受け取り、この個有情報をレシーバへと返送することを特徴とする請求項１に記載のローノイズブロックダウンコンバータ。
- スレーブのマイクロコンピュータは、該ローノイズブロックダウンコンバータの電源オンに応答して固有情報をマスターのマイクロコンピュータから受け取って記憶することを特徴とする請求項１に記載のローノイズブロックダウンコンバータ。
- パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、
複数のマイクロコンピュータと、該各マイクロコンピュータにより共有される固有情報を記憶した固有情報記憶メモリとを備え、該固有情報を固有情報記憶メモリから該各マイクロコンピュータへと授受することを特徴とするローノイズブロックダウンコンバータ。 - 各マイクロコンピュータがマスクマイクロコンピュータであることを特徴とする請求項６に記載のローノイズブロックダウンコンバータ。
- 各マイクロコンピュータは、レシーバからの固有情報の問い合わせに応答して固有情報を固有情報記憶メモリから読み出し、この個有情報をレシーバへと返送することを特徴とする請求項６に記載のローノイズブロックダウンコンバータ。
- 各マイクロコンピュータは、該ローノイズブロックダウンコンバータの電源オンに応答して固有情報を固有情報記憶メモリから読み取って記憶することを特徴とする請求項６に記載のローノイズブロックダウンコンバータ。
- パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、
それぞれのリセット端子を共通接続した複数のマイクロコンピュータを備え、該各マイクロコンピュータを１つのマスターと少なくとも１つのスレーブに分け、該各マイクロコンピュータにより共有される固有情報をマスターのマイクロコンピュータに記憶しておき、
各マイクロコンピュータのリセットに応答して、該固有情報をマスターのマイクロコンピュータからスレーブのマイクロコンピュータへと授受することを特徴とするローノイズブロックダウンコンバータ。 - 各マイクロコンピュータがフラッシュマイクロコンピュータであることを特徴とする請求項１０に記載のローノイズブロックダウンコンバータ。
- マスターのマイクロコンピュータがフラッシュマイクロコンピュータであり、スレーブのマイクロコンピュータがマスクマイクロコンピュータであることを特徴とする請求項１０に記載のローノイズブロックダウンコンバータ。
- 電源電圧を入力するＣＲ時定数回路を備え、
ＣＲ時定数回路の出力を各マイクロコンピュータのリセット端子に加えて、各マイクロコンピュータをリセットすることを特徴とする請求項１０に記載のローノイズブロックダウンコンバータ。 - 電源電圧を入力するリセットＩＣを備え、
リセットＩＣの出力を各マイクロコンピュータのリセット端子に加えて、各マイクロコンピュータをリセットすることを特徴とする請求項１０に記載のローノイズブロックダウンコンバータ。 - パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、
複数のマイクロコンピュータと、該各マイクロコンピュータをリセットする複数のリセット手段を備え、該各マイクロコンピュータを１つのマスターと少なくとも１つのスレーブに分け、該各マイクロコンピュータにより共有される固有情報をマスターのマイクロコンピュータに記憶しておき、
各リセット手段による各マイクロコンピュータのリセットに応答して、該固有情報をマスターのマイクロコンピュータからスレーブのマイクロコンピュータへと授受することを特徴とするローノイズブロックダウンコンバータ。 - 各リセット手段は、電源電圧を入力するそれぞれのＣＲ時定数回路であり、
各ＣＲ時定数回路の出力を各マイクロコンピュータに振り分けて印加することにより、該各マイクロコンピュータをリセットすることを特徴とする請求項１５に記載のローノイズブロックダウンコンバータ。 - 各リセット手段は、電源電圧を入力するそれぞれのリセットＩＣを備え、
各リセットＩＣの出力を各マイクロコンピュータに振り分けて印加することにより、該各マイクロコンピュータをリセットすることを特徴とする請求項１５に記載のローノイズブロックダウンコンバータ。 - パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、
それぞれのリセット端子を共通接続した複数のマイクロコンピュータと、該各マイクロコンピュータにより共有される固有情報を記憶した固有情報記憶メモリとを備え、
各マイクロコンピュータのリセットに応答して、該固有情報を固有情報記憶メモリから該各マイクロコンピュータへと授受することを特徴とするローノイズブロックダウンコンバータ。 - パラボラアンテナにより受信された受信信号を入力し、この受信信号の周波数変換を行って、この周波数変換した信号をレシーバへと送出するローノイズブロックダウンコンバータにおいて、
複数のマイクロコンピュータと、該各マイクロコンピュータをリセットする複数のリセット手段と、該各マイクロコンピュータにより共有される固有情報を記憶した固有情報記憶メモリとを備え、
各リセット手段による各マイクロコンピュータのリセットに応答して、該固有情報を固有情報記憶メモリから該各マイクロコンピュータへと授受することを特徴とするローノイズブロックダウンコンバータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003116042A JP2004064731A (ja) | 2002-06-03 | 2003-04-21 | ローノイズブロックダウンコンバータ |
| US10/452,578 US7111082B2 (en) | 2002-06-03 | 2003-06-03 | Low noise blockdown converter |
| CNB031472311A CN100379176C (zh) | 2002-06-03 | 2003-06-03 | 低噪声块下变频器 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002161646 | 2002-06-03 | ||
| JP2003116042A JP2004064731A (ja) | 2002-06-03 | 2003-04-21 | ローノイズブロックダウンコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004064731A true JP2004064731A (ja) | 2004-02-26 |
Family
ID=29586034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003116042A Pending JP2004064731A (ja) | 2002-06-03 | 2003-04-21 | ローノイズブロックダウンコンバータ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7111082B2 (ja) |
| JP (1) | JP2004064731A (ja) |
| CN (1) | CN100379176C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101159023B1 (ko) * | 2011-01-17 | 2012-06-21 | 엘에스산전 주식회사 | 인버터간 입출력포트 공유 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8855430B1 (en) | 2012-05-30 | 2014-10-07 | Google Inc. | Refining image annotations |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07107966B2 (ja) * | 1985-07-18 | 1995-11-15 | 株式会社東芝 | スイツチ分配装置 |
| JP3071136B2 (ja) * | 1995-03-07 | 2000-07-31 | シャープ株式会社 | 端子構造ならびにこれを用いたユニバーサルｌｎｂ |
| JP3364098B2 (ja) * | 1995-12-04 | 2003-01-08 | シャープ株式会社 | 衛星放送チューナ |
| FR2747251B1 (fr) * | 1996-04-05 | 1998-05-07 | Thomson Multimedia Sa | Dispositif de reception de programmes emis par un satellite ou par une station mmds |
| DE19614238C1 (de) * | 1996-04-10 | 1997-12-11 | Siemens Ag | Kommunikationssystem mit einer Meisterstation und mindestens einer Sklavenstation |
| US6211016B1 (en) * | 1998-03-23 | 2001-04-03 | Texas Instruments-Acer Incorporated | Method for forming high density nonvolatile memories with high capacitive-coupling ratio |
| US6944878B1 (en) * | 1999-07-19 | 2005-09-13 | Thomson Licensing S.A. | Method and apparatus for selecting a satellite signal |
| JP3653215B2 (ja) | 1999-10-01 | 2005-05-25 | シャープ株式会社 | 衛星放送受信システム、ならびに衛星放送受信システムで用いられるローノイズブロックダウンコンバータおよび衛星放送受信機 |
| JP2003519831A (ja) * | 1999-12-30 | 2003-06-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | マルチタスク・ソフトウェア・アーキテクチャ |
-
2003
- 2003-04-21 JP JP2003116042A patent/JP2004064731A/ja active Pending
- 2003-06-03 US US10/452,578 patent/US7111082B2/en active Active
- 2003-06-03 CN CNB031472311A patent/CN100379176C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101159023B1 (ko) * | 2011-01-17 | 2012-06-21 | 엘에스산전 주식회사 | 인버터간 입출력포트 공유 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1471240A (zh) | 2004-01-28 |
| CN100379176C (zh) | 2008-04-02 |
| US20030225945A1 (en) | 2003-12-04 |
| US7111082B2 (en) | 2006-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10498046B2 (en) | Antenna module and electronic device | |
| US7302593B2 (en) | Method for remotely querying a blade server's physical location within a rack of blade servers | |
| US7617342B2 (en) | Universal serial bus dongle device with wireless telephony transceiver and system for use therewith | |
| CN108461918B (zh) | 天线调谐设备和天线调谐方法 | |
| US4422142A (en) | System for controlling a plurality of microprocessors | |
| US20090006675A1 (en) | Universal Serial Bus Dongle Device with Millimeter Wave Transceiver and System for use Therewith | |
| US20090006699A1 (en) | Universal serial bus dongle device with global positioning and system for use therewith | |
| US20150055720A1 (en) | Simple and flexible interface architecture for controlling rf front-end components | |
| JP2009104603A (ja) | システムソフトウェアのデータパケットの分配方法 | |
| US11336311B2 (en) | Electronic device and method for calibrating and detecting performance of radio-frequency integrated circuit | |
| US20210152194A1 (en) | Antenna adjustment method, apparatus and terminal device | |
| US20050259642A1 (en) | Blade server for auto-assigning communication addresses | |
| JP2004064731A (ja) | ローノイズブロックダウンコンバータ | |
| CN115694550B (zh) | 一种基于射频芯片实现蓝牙跳频的方法、装置及电子设备 | |
| US9118374B2 (en) | Integrated circuit with inter-chip link for boot-up | |
| US11290557B2 (en) | Systems and methods for proxying services between a modular information handling system and a mobile device | |
| US4730250A (en) | Local area network processing system | |
| US10944171B2 (en) | Fast transceiver front end serial control | |
| CN110324052B (zh) | 一种功能应用实现方法、装置、终端及存储介质 | |
| JP4985732B2 (ja) | Ｉｃタグ読取書込装置、電子装置、及びｉｃタグ読取書込方法 | |
| CN117687703B (zh) | 服务器的启动方法、装置、系统、存储介质和电子设备 | |
| US20240072737A1 (en) | Semiconductor device | |
| US9565327B2 (en) | Information processing device that responds to packet received from network and method of responding to packet | |
| KR20060112349A (ko) | 에스오씨 버스 시스템 및 버스 데이터 처리방법 | |
| US11886228B2 (en) | Interface bus combining |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081007 |