JP2004064528A5 - - Google Patents

Download PDF

Info

Publication number
JP2004064528A5
JP2004064528A5 JP2002221562A JP2002221562A JP2004064528A5 JP 2004064528 A5 JP2004064528 A5 JP 2004064528A5 JP 2002221562 A JP2002221562 A JP 2002221562A JP 2002221562 A JP2002221562 A JP 2002221562A JP 2004064528 A5 JP2004064528 A5 JP 2004064528A5
Authority
JP
Japan
Prior art keywords
transistor
wiring
electrically connected
gate
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002221562A
Other languages
Japanese (ja)
Other versions
JP2004064528A (en
JP2004064528A6 (en
JP4083493B2 (en
Filing date
Publication date
Application filed filed Critical
Priority to JP2002221562A priority Critical patent/JP4083493B2/en
Priority claimed from JP2002221562A external-priority patent/JP4083493B2/en
Publication of JP2004064528A publication Critical patent/JP2004064528A/en
Publication of JP2004064528A5 publication Critical patent/JP2004064528A5/ja
Publication of JP2004064528A6 publication Critical patent/JP2004064528A6/en
Application granted granted Critical
Publication of JP4083493B2 publication Critical patent/JP4083493B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (12)

画素部と、ゲート信号線駆動回路と、ソース信号線駆動回路とを含み、Including a pixel portion, a gate signal line driver circuit, and a source signal line driver circuit,
前記ゲート信号線駆動回路、及び前記ソース信号線駆動回路は、The gate signal line driving circuit and the source signal line driving circuit are:
入力端が第1の配線に電気的に接続された第1および第2のトランジスタと、First and second transistors whose input ends are electrically connected to the first wiring;
入力端が第2の配線に電気的に接続された第3および第4のトランジスタと、Third and fourth transistors whose input ends are electrically connected to the second wiring;
出力端が前記第1および第2のトランジスタのゲートと電気的に接続された第5のトランジスタと、A fifth transistor having an output terminal electrically connected to the gates of the first and second transistors;
前記第1のトランジスタのゲートと前記第1のトランジスタの出力端との間に設けられた第1の容量手段と、First capacitance means provided between the gate of the first transistor and the output terminal of the first transistor;
前記第3のトランジスタのゲートと前記第3のトランジスタの出力端との間に設けられた第2の容量手段と、Second capacitance means provided between the gate of the third transistor and the output terminal of the third transistor;
前記第3および第4のトランジスタのゲートに第1の信号を入力する第1の信号入力部と、A first signal input section for inputting a first signal to the gates of the third and fourth transistors;
前記第5のトランジスタの入力端に第2の信号を入力する第2の信号入力部と、A second signal input unit for inputting a second signal to an input terminal of the fifth transistor;
信号出力部と、をそれぞれ有し、Each having a signal output unit,
前記第1乃至第5のトランジスタはいずれも同一導電型であり、The first to fifth transistors are all of the same conductivity type,
前記第1のトランジスタの出力端と、前記第3のトランジスタの出力端とは電気的に接続され、The output terminal of the first transistor and the output terminal of the third transistor are electrically connected,
前記第2のトランジスタの出力端と、前記第4のトランジスタの出力端と、前記信号出力部とは電気的に接続され、The output terminal of the second transistor, the output terminal of the fourth transistor, and the signal output unit are electrically connected,
前記第5のトランジスタのゲートは、前記第1の配線もしくは、前記第3の配線と電気的に接続されることを特徴とする表示装置。The display device is characterized in that the gate of the fifth transistor is electrically connected to the first wiring or the third wiring.
請求項1において、In claim 1,
前記第1の容量手段は、活性層材料、ゲートを構成する材料、あるいは配線材料のうちいずれか2材料と、前記2材料間の絶縁層とを用いてなることを特徴とする表示装置。The display device is characterized in that the first capacitor means uses any two materials among an active layer material, a material constituting a gate, or a wiring material, and an insulating layer between the two materials.
請求項1または2において、In claim 1 or 2,
前記第2の容量手段は、活性層材料、ゲートを構成する材料、あるいは配線材料のうちいずれか2材料と、前記2材料間の絶縁層とを用いてなることを特徴とする表示装置。The display device characterized in that the second capacitor means uses any two materials among an active layer material, a material constituting a gate, or a wiring material, and an insulating layer between the two materials.
請求項1乃至3のいずれか一において、In any one of Claims 1 thru | or 3,
前記第1乃至第5のトランジスタの導電型がNチャネル型であるとき、第2の配線の電位<第3の配線の電位<第1の配線の電位であり、When the conductivity type of the first to fifth transistors is an N-channel type, the potential of the second wiring <the potential of the third wiring <the potential of the first wiring;
当該導電型がPチャネル型であるとき、第2の配線の電位>第3の配線の電位>第1の配線の電位であることを特徴とする表示装置。When the conductivity type is a p-channel type, a potential of the second wiring> a potential of the third wiring> a potential of the first wiring is provided.
画素部と、ゲート信号線駆動回路と、ソース信号線駆動回路とを含み、Including a pixel portion, a gate signal line driver circuit, and a source signal line driver circuit,
前記ゲート信号線駆動回路、及び前記ソース信号線駆動回路は、The gate signal line driving circuit and the source signal line driving circuit are:
入力端が第1の配線に電気的に接続された第1および第2のトランジスタと、First and second transistors whose input ends are electrically connected to the first wiring;
入力端が第2の配線に電気的に接続された第3および第4のトランジスタと、Third and fourth transistors whose input ends are electrically connected to the second wiring;
入力端が第1の配線に電気的に接続され、出力端が前記第1および第2のトランジスタのゲートと電気的に接続された第5のトランジスタと、A fifth transistor having an input end electrically connected to the first wiring and an output end electrically connected to the gates of the first and second transistors;
入力端が第2の配線に電気的に接続され、出力端が前記第1および第2のトランジスタのゲートと電気的に接続された第6のトランジスタと、A sixth transistor having an input end electrically connected to the second wiring and an output end electrically connected to the gates of the first and second transistors;
前記第1のトランジスタのゲートと前記第1のトランジスタの出力端との間に設けられた第1の容量手段と、First capacitance means provided between the gate of the first transistor and the output terminal of the first transistor;
前記第3のトランジスタのゲートと前記第3のトランジスタの出力端との間に設けられた第2の容量手段と、Second capacitance means provided between the gate of the third transistor and the output terminal of the third transistor;
前記第3、第4および第6のトランジスタのゲートに第1の信号を入力する第1の信号入力部と、A first signal input section for inputting a first signal to the gates of the third, fourth and sixth transistors;
前記第5のトランジスタのゲートに第2の信号を入力する第2の信号入力部と、A second signal input section for inputting a second signal to the gate of the fifth transistor;
信号出力部と、をそれぞれ有し、Each having a signal output unit,
前記第1乃至第6のトランジスタはいずれも同一導電型であり、The first to sixth transistors are all of the same conductivity type,
前記第1のトランジスタの出力端と、前記第3のトランジスタの出力端とは電気的に接続され、The output terminal of the first transistor and the output terminal of the third transistor are electrically connected,
前記第2のトランジスタの出力端と、前記第4のトランジスタの出力端とは電気的に接続されることを特徴とする表示装置。The display device, wherein an output terminal of the second transistor and an output terminal of the fourth transistor are electrically connected.
画素部と、ゲート信号線駆動回路と、ソース信号線駆動回路とを含み、Including a pixel portion, a gate signal line driver circuit, and a source signal line driver circuit,
前記ゲート信号線駆動回路、及び前記ソース信号線駆動回路は、The gate signal line driving circuit and the source signal line driving circuit are:
入力端が第1の配線に電気的に接続された第1および第2のトランジスタと、First and second transistors whose input ends are electrically connected to the first wiring;
入力端が第2の配線に電気的に接続された第3および第4のトランジスタと、Third and fourth transistors whose input ends are electrically connected to the second wiring;
入力端が第1の配線、及びゲートに電気的に接続され、出力端が前記第1および第2のトランジスタのゲートと電気的に接続された第5のトランジスタと、A fifth transistor having an input end electrically connected to the first wiring and the gate, and an output end electrically connected to the gates of the first and second transistors;
入力端が第2の配線に電気的に接続され、出力端が前記第1および第2のトランジスタのゲートと電気的に接続された第6のトランジスタと、A sixth transistor having an input end electrically connected to the second wiring and an output end electrically connected to the gates of the first and second transistors;
前記第1のトランジスタのゲートと前記第1のトランジスタの出力端との間に電気的に接続された第1の容量手段と、First capacitive means electrically connected between the gate of the first transistor and the output terminal of the first transistor;
前記第3のトランジスタのゲートと前記第3のトランジスタの出力端との間に電気的に接続された第2の容量手段と、Second capacitive means electrically connected between the gate of the third transistor and the output terminal of the third transistor;
前記第3、第4および第6のトランジスタのゲートに第1の信号を入力する信号入力部と、A signal input section for inputting a first signal to the gates of the third, fourth and sixth transistors;
信号出力部と、をそれぞれ有し、Each having a signal output unit,
前記第1乃至第6のトランジスタはいずれも同一導電型であり、The first to sixth transistors are all of the same conductivity type,
前記第1のトランジスタの出力端と、前記第3のトランジスタの出力端とは電気的に接続され、The output terminal of the first transistor and the output terminal of the third transistor are electrically connected,
前記第2のトランジスタの出力端と、前記第4のトランジスタの出力端とは電気的に接続されることを特徴とする表示装置。The display device, wherein an output terminal of the second transistor and an output terminal of the fourth transistor are electrically connected.
請求項5または6において、In claim 5 or 6,
前記第1の容量手段は、活性層材料、ゲートを構成する材料、あるいは配線材料のうちいずれか2材料と、前記2材料間の絶縁層とを用いてなることを特徴とする表示装置。The display device characterized in that the first capacitor means uses any two materials among an active layer material, a material constituting a gate, or a wiring material, and an insulating layer between the two materials.
請求項5または7において、In claim 5 or 7,
前記第2の容量手段は、活性層材料、ゲートを構成する材料、あるいは配線材料のうちいずれか2材料と、前記2材料間の絶縁層とを用いてなることを特徴とする表示装置。The display device characterized in that the second capacitor means uses any two materials of an active layer material, a material constituting a gate, or a wiring material, and an insulating layer between the two materials.
請求項5乃至8のいずれか一において、In any one of Claims 5 thru | or 8,
前記第1乃至第6の導電型がNチャネル型であるとき、第2の配線の電位<第1の配線の電位であり、When the first to sixth conductivity types are N-channel types, the potential of the second wiring <the potential of the first wiring;
当該導電型がPチャネル型であるとき、第2の配線の電位>第1の配線の電位であることを特徴とする表示装置。When the conductivity type is a p-channel type, the potential of the second wiring> the potential of the first wiring.
請求項1乃至請求項9に記載の表示装置において、前記画素部は、液晶を有することを特徴とする表示装置。10. The display device according to claim 1, wherein the pixel portion includes a liquid crystal. 請求項1乃至請求項9に記載の表示装置において、前記画素部は、EL素子を有することを特徴とする表示装置。10. The display device according to claim 1, wherein the pixel portion includes an EL element. 請求項1乃至11のいずれか一に記載の表示装置を具備することを特徴とする電子機器。An electronic apparatus comprising the display device according to claim 1.
JP2002221562A 2002-07-30 2002-07-30 Display device and electronic apparatus including the display device Expired - Fee Related JP4083493B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002221562A JP4083493B2 (en) 2002-07-30 2002-07-30 Display device and electronic apparatus including the display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001229054 2001-07-30
JP2002221562A JP4083493B2 (en) 2002-07-30 2002-07-30 Display device and electronic apparatus including the display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002221125A Division JP3590398B2 (en) 2001-07-30 2002-07-30 Semiconductor device, display device and electronic equipment

Publications (4)

Publication Number Publication Date
JP2004064528A JP2004064528A (en) 2004-02-26
JP2004064528A5 true JP2004064528A5 (en) 2005-10-20
JP2004064528A6 JP2004064528A6 (en) 2006-10-12
JP4083493B2 JP4083493B2 (en) 2008-04-30

Family

ID=31941841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002221562A Expired - Fee Related JP4083493B2 (en) 2002-07-30 2002-07-30 Display device and electronic apparatus including the display device

Country Status (1)

Country Link
JP (1) JP4083493B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294815A (en) * 2004-03-12 2005-10-20 Semiconductor Energy Lab Co Ltd Thin film transistor and semiconductor device
SG115733A1 (en) 2004-03-12 2005-10-28 Semiconductor Energy Lab Thin film transistor, semiconductor device, and method for manufacturing the same
JP5467454B2 (en) 2009-09-01 2014-04-09 Nltテクノロジー株式会社 Bootstrap circuit, level shift circuit, and word line drive circuit
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US8736315B2 (en) 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP2008089874A5 (en)
JP2008009393A5 (en)
JP2003167543A5 (en)
JP2007207413A5 (en)
JP2009017608A5 (en)
JP2008089915A5 (en)
JP2020057016A5 (en)
JP2008122939A5 (en)
JP2008287032A5 (en)
JP2007041571A5 (en)
JP2018022185A5 (en) Semiconductor device
JP2011090761A5 (en) Semiconductor device, display device and electronic device
JP2008287026A5 (en)
JP2005037842A5 (en)
JP2003223138A5 (en)
JP2010027194A5 (en)
JP2011087286A5 (en) Semiconductor device, display device and electronic device
TWI456293B (en) Display device and driving method thereof
JP2008083692A5 (en)
JP2003101394A5 (en)
EP1610292A3 (en) Display device, driving method thereof and electronic device
JP2013242573A5 (en) Semiconductor device, display device and electronic device
KR960012720A (en) Logic Circuit and Liquid Crystal Display
JP2002323873A5 (en)
JP2007206681A5 (en)